JP2713887B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2713887B2 JP2713887B2 JP61190119A JP19011986A JP2713887B2 JP 2713887 B2 JP2713887 B2 JP 2713887B2 JP 61190119 A JP61190119 A JP 61190119A JP 19011986 A JP19011986 A JP 19011986A JP 2713887 B2 JP2713887 B2 JP 2713887B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- numbered
- crystal display
- odd
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、ドットマトリクス液晶表示装置に関する。
（従来の技術）
第５図は液晶表示装置の構成を概略的に示しており、
51は液晶表示器、52…はそれぞれ液晶表示用LSI（大規
模集積回路）、53は印刷配線基板であって、上記複数個
の液晶表示用LSI52…および液晶駆動回路（図示せず）
などが搭載されると共に所要の印刷配線が施されてい
る。そして、上記基板53の出力信号端子（図示せず）と
前記液晶表示器51の電極端子とが導電部品（図示せず）
により電気的に接続されている。 上記液晶表示器51として表示画素がマトリクス状に配
列されたドットマトリクス方式のものを使用する場合、
前記液晶表示用LSI52は複数個の画素駆動信号を並列に
出力するように構成されており、その外部端子配列の従
来例を第６図に示している。即ち、61はパッケージ、P1
〜P19は画素駆動信号出力端子、Pcは制御用端子であ
る。 ここで、上記出力端子P1〜P19の配列の一端から他端
までの各画素駆動信号が前記液晶表示器51における一部
の画素配列の一端から他端までに対応して供給される。 一方、前記ドットマトリクス方式の液晶表示器51の従
来例を第７図に示している。この液晶表示器51は、対向
する面に画素（ドット）表示用の透明電極群が被着形成
された一対の透明基板（ガラスなど）と、この一対の透
明基板間に封入された液晶層と、上記一対の透明基板の
外面側に設けられた光偏向板とからなる。上記透明基板
の幅方向中央部が表示部71となっており、前記透明電極
の延長部分が配線部72および電極端子部73となってい
る。上記表示部71では、基板長手方向にｍ本（たとえば
５本）のコモン電極用の透明電極が形成されると共に、
基板幅方向にｎ本のセグメント電極用の透明電極が形成
されている。そして、上記ｎ本の透明電極に各対応して
接続されているｎ個の電極端子731〜73nは基板端方向の
両側端部に分割されて形成されており、その端子配列は
端子番号順に連続する数個からなるブロック毎に基板両
側端部に交互に位置している。 上記したような外部端子配列を有する従来のドットマ
トリクス方式液晶表示器を、前記したような外部端子配
列を有する従来の液晶表示用LSI52の複数個により表示
駆動する場合、このLSI52を搭載する印刷配線基板（第
５図53）の従来の印刷配線パターンの一例を第８図に示
している。即ち、印刷配線基板53上にたとえば２個の液
晶表示用LSI52が実装されており、それぞれの制御用端
子群には制御・電源用印刷配線が接続されており、それ
ぞれの画素駆動信号出力端子群は出力信号用印刷配線群
81を介して印刷配線基板53の両側端部に位置する出力信
号端子群82に接続されている。この場合、出力信号端子
群81の配列は、前記液晶表示器51の前述した電極端子群
の配列に一致するように対応づけられているので、前記
LSI52の出力端子群の一部については前記印刷配線基板5
3の出力信号端子群82の一部に対してそれぞれの配列方
向の向きが異なる。そこで、配列方向の向きが異なる端
子相互を接続する印刷配線群81が交叉することなく整然
と配列されるように、印刷配線基板53の両面に印刷配線
（裏面側の配線を点線で示している）を設けると共に両
面の印刷配線相互をスルーホール83により電気的に接続
している。 なお、液晶表示器51の幅方向のｍ本の透明電極に接続
されているｍ個の電極端子には時分割で駆動信号が印加
されるものであり、この駆動信号を発生するための液晶
駆動回路（図示せず）が前記印刷配線基板53上に実装さ
れており、上記駆動信号の供給に必要な印刷配線（図示
せず）、出力信号端子（図示せず）が印刷配線基板53上
に設けられている。 しかし、上記したように印刷配線基板53上で液晶表示
用LSI52の出力信号端子配列と液晶表示器51の電極端子
配列との対応関係を変更させると、必然的に前記スルー
ホール83の数が増大し、印刷配線基板53の製造コストが
高くなると共に配線接続の信頼性が低くなるという問題
があった。 った。 また、第７図に示したような従来の液晶表示器51にお
いては、端子番号順に連続する数個の電極端子がそのま
まの順序で横方向に配列されているので、電極端子数が
増すにつれて電極端子部73と表示部71の透明電極との間
の配線部72が大きな面積を占める傾向が生じる。これに
よって、液晶表示器51における表示部71の占有面積の割
合が低下し、表示内容（文字、図形、画像等）の大きさ
が小さくなって視認し難くなると共に、一対の透明基板
相互間に封入される液晶材料のうち表示に寄与しない無
駄な部分が増えるという問題があった。 （発明が解決しようとする問題点） 本発明は、上記したような液晶表示用集積回路搭載用
の印刷配線基板にスルーホールを必要とすることによる
問題点、および表示駆動対象であるドットマトリクス方
式液晶表示器の表示部が狭くなるなどの問題点を解決す
べくなされたもので、上記印刷配線基板の製造コストの
低減および配線の信頼性の向上を図り、ドットマトリク
ス方式液晶表示器の表示部を広く使用することが可能と
なり、表示内容が見易く、安価で信頼性が高いドットマ
トリクス方式液晶表示装置を提供することを目的とす
る。 ［発明の構成］ （問題点を解決するための手段） 本発明の液晶表示装置は、複数の画素電極が基板上に
マトリクス状に配列され、前記画素電極のうち奇数番目
の画素電極に接続された奇数番用の電極端子が前記基板
の一方の辺に配列され、前記画素電極のうち偶数番目の
画素電極に接続された偶数番用の電極端子が前記基板の
前記一方の辺に平行した他方の辺に配列されたドットマ
トリクス方式液晶表示器と、前記液晶表示器の各画素を
駆動する駆動信号を出力する複数の出力端子を有し、前
記出力端子が前記液晶表示器の奇数番用の電極端子に対
応した奇数番用の出力端子群と、前記液晶表示器の偶数
番用の電極端子に対応した偶数番用の出力端子群とに分
離され、印刷配線基板上に配設された集積回路と、前記
印刷配線基板の前記集積回路が配設された面と同一面上
に配設され、各一端が前記集積回路の前記奇数番用の出
力端子群にそれぞれ接続され、各他端が前記印刷配線基
板の一方の辺に前記液晶表示器の奇数番用の電極端子に
対応して配列された奇数番用の配線と、前記印刷配線基
板の前記奇数番用の配線が配設される面と同一面上に配
設され、各一端が前記集積回路の前記偶数番用の出力端
子群にそれぞれ接続され、各他端が前記印刷配線基板の
前記一方の辺に平行した他方の辺に前記液晶表示器の偶
数番用の電極端子に対応して配列された偶数番用の配線
とを具備している。 （作用） すなわち、本願発明において、ドットマトリクス方式
液晶表示器は、画素電極のうち奇数番目の画素電極に接
続された奇数番用の電極端子が基板の一方の辺に配列さ
れ、画素電極のうち偶数番目の画素電極に接続された偶
数番用の電極端子が基板の一方の辺に平行した他方の辺
に配列されている。したがって、奇数番目の画素電極と
奇数番用の電極端子とを最短距離で接続でき、偶数番目
の画素電極と偶数番用の電極端子とを最短距離で接続で
きるため、複数の画素電極が占める面積を大きくでき、
表示内容を見易くできる。 また、液晶表示器の各画素を駆動するための駆動信号
を出力する複数の出力端子を有した集積回路は、その出
力端子が液晶表示器の奇数番用の電極端子に対応した奇
数番用の出力端子群と偶数番用の電極端子に対応した偶
数番用の出力端子群とに分離されている。これら奇数番
用の出力端子群には奇数番用の配線の各一端が接続さ
れ、これら奇数番用の配線の各他端は印刷配線基板の一
方の辺に液晶表示器の奇数番用の電極端子に対応して配
列されている。さらに、偶数番用の出力端子群には偶数
番用の配線の各一端が接続され、これら偶数番用の配線
の各他端は印刷配線基板の一方の辺に平行した他方の辺
に液晶表示器の偶数番用の電極端子に対応して配列され
ている。つまり、奇数番用の配線と偶数番用の配線は印
刷配線基板の同一面上に配設されている。したがって、
液晶表示器の電極端子と集積回路の出力端子とを接続す
るために、印刷配線基板にスルーホールを必要とせず、
しかも、配線パターンを単純化できるため、製造コスト
を低廉化できるとともに、配線の信頼性を向上できる。
また、上記透明電極配線の配列間隔ひいては電極端子配
列間隔を画素配列間隔と同程度まで大きくとれるので、
液晶表示装置の製造が容易になり液晶表示装置を安価に
実現できる。 （実施例） 以下、図面を参照して本発明の一実施例を詳細に説明
する。 第１図に示す液晶表示用LSI10において、11はパッケ
ージ、Pcは制御用端子、P1〜P19はドットマトリクス方
式液晶表示器における一定方向に配列された、たとえば
19個の画素に対応して複数の画素駆動信号を並列に出力
するための画素駆動用出力端子群である。この場合、上
記画素群を形成する各画素の配列順番における奇数番目
の各画素に対応する奇数番用出力端子P1〜P19の配列部
分と、同じく上記画素配列順番における偶数番目の各画
素に対応する偶数番用出力端子P2〜P18の配列部分とが
分離して配列されている。たとえば奇数番用出力端子P1
〜P19は、それぞれの配列順位を表わす番号が画素駆動
出力端子配列方向に向って次第に大きくなるように配列
され、前記偶数番用出力端子P18〜P2は、それぞれの配
列順位を表わす番号が画素駆動出力端子配列方向に向っ
て次第に小さくなるように配列されている。 上記したような出力端子配列を有する液晶表示用LSI
によれば、それを印刷配線基板に実装し、この印刷配線
基板の基板端子部（画素駆動信号出力端子部）を導電部
材（たとえば導電ゴム）によりドットマトリクス方式液
晶表示器の電極端子部に電気的に接続して第５図に示し
たような液晶表示装置を実現する場合に、次に述べるよ
うな効果が得られる。即ち、第２図に示すように印刷配
線基板20上に液晶表示用LSI（図示を簡略化するために
出力端を少ない数で表わしている）10が実装された片面
側（あるいはその反対面側でもよい）で、上記LSI10の
奇数番用出力端子群および偶数番用出力端子群の各端子
部と基板20の両側端部に分離して配列された奇数番用端
子群21および偶数番用端子群22の各端子部との間に１対
１で対応する印刷配線群23を形成することが可能にな
る。この場合、印刷配線群23の各配線は互いに交叉する
ことなく単純なパターンとして形成することが可能であ
る。したがって、基板20の両面に印刷配線を形成して両
者をスルーホールで接続する従来例の印刷配線基板に比
べて、上記基板20は安価に製造することが可能であると
共に配線の信頼性が高い。なお、上記印刷配線基板20上
には、液晶表示器に時分割駆動信号を出力するための液
晶駆動回路（図示せず）およびそれに伴なう印刷配線、
信号端子（共に図示せず）が設けられており、上記液晶
駆動回路および液晶表示用LSI10は通常MPU（マイクロプ
ロセッサ）により制御される。 また、上記したような印刷配線基板20の端子配列に対
応して第３図に示すような電極端子配列を有するドット
マトリクス方式液晶表示器30を用いることが可能にな
る。この液晶表示器30は、一定方向に配列された画素に
対応する画素駆動電極端子部33のうち奇数番用電極端子
群と偶数番用電極端子群とが透明基板の幅方向両側端部
に分離して配列されている。したがって、透明基板にお
ける画素駆動用透明電極群のうちの奇数番透明電極群と
前記奇数番用電極端子群との間の透明電極配線部32の各
配線および偶数番透明電極群と偶数番用電極端子群との
間の透明電極配線部32の各配線を、それぞれほぼ最短距
離となるように直線状のパターンで形成することが可能
となり、この配線部32の透明基板幅方向における占有面
積を小さくし、表示部31の占有面積の割合を大きくして
表示内容を見易くすることが可能になる。また、前記透
明電極配線部32の各配線パターンが直線状であるので、
配線相互間隔ひいては電極端子群の電極端子相互間隔を
液晶表示器と印刷配線基板との組立て（電気的接続も含
む。）に必要な部品寸法公差を十分に吸収し得る程度に
大きくとることが可能になり、液晶表示装置の低コスト
化に寄与することが可能になる。なお、上記ドットマト
リクス方式液晶表示器の電極端子配列、透明電極配線以
外の基本的な構成は、従来例と同様であるので、その説
明を省略する。 なお、前記実施例の液晶表示用LSIを実現する構成は
多くの実施例が考えられ、たとえばLSIチップの上の複
数の画素駆動回路のレイアウトを工夫するとか、その出
力端と画素駆動信号出力パッドとの対応関係をたとえば
マトリクス回路により選択して配線すればよく、あるい
は表示データ用RAM（ランダム・アクセス・メモリ）部
を有する液晶表示用LSIの場合にはRAM部アドレスデコー
ダを工夫すればよい。ここで、表示データ用RAM部を有
する液晶表示用LSIのブロックの一例について第４図を
参照して説明する。即ち、40は液晶表示データの書込み
・読出しが行なわれる表示データRAM部、41は上記RAM部
40のアドレス選択を行なうアドレスデコーダ、42は上記
アドレスデコーダ41にアドレス信号を入力するアドレス
カウンタ、43は外部のMPU（マイクロプロセッサ）から
与えられるアドレスデータおよび書込みデータを受け取
って上記アドレスカウンタ42の入力およびRAM部40の書
込み入力として与えるインターフェース回路、44はRAM
部40からの読出しデータ（表示すべき画素配列の各画素
に対応する複数ビット分のデータ）をラッチするラッチ
回路部、45は上記ラッチ回路部44のラッチデータが入力
して表示すべき画素配列の各画素を表示駆動するための
複数個の画素駆動信号を出力する画素駆動回路部であ
り、上記複数個の画素駆動信号は各対応して画素駆動出
力パッドを経て複数個の画素駆動出力端子に出力する。
前記アドレスカウンタ42は、外部MPUから表示データの
スタートアドレスが与えられた後はクロック入力に同期
して歩進し、一定のアドレス領域を走査的に指定する。
前記アドレスデコーダ41は、アドレスカウンタ42からの
アドレス信号入力に対して、（１） アドレス入力とRA
M部40のアドレスとが同じアドレスで対応するように通
常のデコードを行なう第１のデコーダ系と、（２） ア
ドレス入力とRAM部40のアドレスとの対応関係を変更し
てRAM部40のアドレス選択を行なうようにデコードを行
ない、RAM部40からの読出しデータが前記ラッチ回路部4
4、画素駆動回路部45を経て複数個の画素駆動出力端子
に現われた場合に、その出力端子配列が前述した奇数番
用出力端子配列および偶数番用出力端子配列と等価にな
るように関係づける第２のデコーダ系とを有している。
そして、上記２系統のデコーダを選択的に使用するため
に、たとえばチップ上に形成されたヒューズ回路の溶断
を行なうか否かによって上記２系統の切換選択を行なう
手段、あるいは集積回路外部端子（制御用端子）に印加
される制御電圧レベルに応じて上記２系統の切換選択を
行なう手段等が設けられている。 なお、前記実施例の液晶表示用LSIにおける奇数番用
出力端子と偶数番用出力端子部との配列位置を入れ替
え、偶数番用出力端子部の各対応する画素配列順位（偶
数番号）が端子配列方向に向って次第に大きくなり、奇
数番用出力端子部の各対応する画素配列順位（奇数番
号）が配列方向に向って次第に小さくなるように構成し
た場合でも前記実施例と同様な効果が得られる。換言す
れば、画素駆動出力端子に各対応して駆動対象となる画
素の配列順位番号を付した場合、その出力端子配列の中
央部までの半分は奇数番号または偶数番号が次第に大き
く（または小さく）なり、残り半分は残りの偶数番号ま
たは奇数番号が次第に小さく（または大きく）なるよう
に構成すれば、前述したような効果が得られる。 また、前記実施例では、ドットマトリクス方式液晶表
示器の時分割駆動用電極端子に印加するための時分割駆
動信号を前記液晶駆動用LSIとは別の液晶駆動回路から
発生させたが、この回路機能を本発明の液晶表示用LSI
に内蔵させるようにしてもよい。 また、本発明の液晶表示用集積回路は、前記実施例の
ような画素駆動出力端子配列を有するパッケージングさ
れたデバイスに限らず、上記画素駆動出力端子配列と同
様の画素駆動出力パッド配列を有する集積回路チップも
含むものである。 また、液晶表示器以外のドットマトリクス方式表示器
を表示駆動する場合にも本発明を適用し得る場合があ
る。 ［発明の効果］ 上述したように本発明によれば、ドットマトリクス方
式液晶表示装置を組立てる際に必要な印刷配線基板の製
造コストを低減し得ると共に、その配線の信頼性を高め
ることができ、しかもドットマトリクス方式液晶表示装
置における表示部の占有面積の割合を大きくして表示内
容を見易くすることができるので、表示内容が見易く、
安価で信頼性が高いドットマトリクス方式液晶表示装置
を提供できる。
51は液晶表示器、52…はそれぞれ液晶表示用LSI（大規
模集積回路）、53は印刷配線基板であって、上記複数個
の液晶表示用LSI52…および液晶駆動回路（図示せず）
などが搭載されると共に所要の印刷配線が施されてい
る。そして、上記基板53の出力信号端子（図示せず）と
前記液晶表示器51の電極端子とが導電部品（図示せず）
により電気的に接続されている。 上記液晶表示器51として表示画素がマトリクス状に配
列されたドットマトリクス方式のものを使用する場合、
前記液晶表示用LSI52は複数個の画素駆動信号を並列に
出力するように構成されており、その外部端子配列の従
来例を第６図に示している。即ち、61はパッケージ、P1
〜P19は画素駆動信号出力端子、Pcは制御用端子であ
る。 ここで、上記出力端子P1〜P19の配列の一端から他端
までの各画素駆動信号が前記液晶表示器51における一部
の画素配列の一端から他端までに対応して供給される。 一方、前記ドットマトリクス方式の液晶表示器51の従
来例を第７図に示している。この液晶表示器51は、対向
する面に画素（ドット）表示用の透明電極群が被着形成
された一対の透明基板（ガラスなど）と、この一対の透
明基板間に封入された液晶層と、上記一対の透明基板の
外面側に設けられた光偏向板とからなる。上記透明基板
の幅方向中央部が表示部71となっており、前記透明電極
の延長部分が配線部72および電極端子部73となってい
る。上記表示部71では、基板長手方向にｍ本（たとえば
５本）のコモン電極用の透明電極が形成されると共に、
基板幅方向にｎ本のセグメント電極用の透明電極が形成
されている。そして、上記ｎ本の透明電極に各対応して
接続されているｎ個の電極端子731〜73nは基板端方向の
両側端部に分割されて形成されており、その端子配列は
端子番号順に連続する数個からなるブロック毎に基板両
側端部に交互に位置している。 上記したような外部端子配列を有する従来のドットマ
トリクス方式液晶表示器を、前記したような外部端子配
列を有する従来の液晶表示用LSI52の複数個により表示
駆動する場合、このLSI52を搭載する印刷配線基板（第
５図53）の従来の印刷配線パターンの一例を第８図に示
している。即ち、印刷配線基板53上にたとえば２個の液
晶表示用LSI52が実装されており、それぞれの制御用端
子群には制御・電源用印刷配線が接続されており、それ
ぞれの画素駆動信号出力端子群は出力信号用印刷配線群
81を介して印刷配線基板53の両側端部に位置する出力信
号端子群82に接続されている。この場合、出力信号端子
群81の配列は、前記液晶表示器51の前述した電極端子群
の配列に一致するように対応づけられているので、前記
LSI52の出力端子群の一部については前記印刷配線基板5
3の出力信号端子群82の一部に対してそれぞれの配列方
向の向きが異なる。そこで、配列方向の向きが異なる端
子相互を接続する印刷配線群81が交叉することなく整然
と配列されるように、印刷配線基板53の両面に印刷配線
（裏面側の配線を点線で示している）を設けると共に両
面の印刷配線相互をスルーホール83により電気的に接続
している。 なお、液晶表示器51の幅方向のｍ本の透明電極に接続
されているｍ個の電極端子には時分割で駆動信号が印加
されるものであり、この駆動信号を発生するための液晶
駆動回路（図示せず）が前記印刷配線基板53上に実装さ
れており、上記駆動信号の供給に必要な印刷配線（図示
せず）、出力信号端子（図示せず）が印刷配線基板53上
に設けられている。 しかし、上記したように印刷配線基板53上で液晶表示
用LSI52の出力信号端子配列と液晶表示器51の電極端子
配列との対応関係を変更させると、必然的に前記スルー
ホール83の数が増大し、印刷配線基板53の製造コストが
高くなると共に配線接続の信頼性が低くなるという問題
があった。 った。 また、第７図に示したような従来の液晶表示器51にお
いては、端子番号順に連続する数個の電極端子がそのま
まの順序で横方向に配列されているので、電極端子数が
増すにつれて電極端子部73と表示部71の透明電極との間
の配線部72が大きな面積を占める傾向が生じる。これに
よって、液晶表示器51における表示部71の占有面積の割
合が低下し、表示内容（文字、図形、画像等）の大きさ
が小さくなって視認し難くなると共に、一対の透明基板
相互間に封入される液晶材料のうち表示に寄与しない無
駄な部分が増えるという問題があった。 （発明が解決しようとする問題点） 本発明は、上記したような液晶表示用集積回路搭載用
の印刷配線基板にスルーホールを必要とすることによる
問題点、および表示駆動対象であるドットマトリクス方
式液晶表示器の表示部が狭くなるなどの問題点を解決す
べくなされたもので、上記印刷配線基板の製造コストの
低減および配線の信頼性の向上を図り、ドットマトリク
ス方式液晶表示器の表示部を広く使用することが可能と
なり、表示内容が見易く、安価で信頼性が高いドットマ
トリクス方式液晶表示装置を提供することを目的とす
る。 ［発明の構成］ （問題点を解決するための手段） 本発明の液晶表示装置は、複数の画素電極が基板上に
マトリクス状に配列され、前記画素電極のうち奇数番目
の画素電極に接続された奇数番用の電極端子が前記基板
の一方の辺に配列され、前記画素電極のうち偶数番目の
画素電極に接続された偶数番用の電極端子が前記基板の
前記一方の辺に平行した他方の辺に配列されたドットマ
トリクス方式液晶表示器と、前記液晶表示器の各画素を
駆動する駆動信号を出力する複数の出力端子を有し、前
記出力端子が前記液晶表示器の奇数番用の電極端子に対
応した奇数番用の出力端子群と、前記液晶表示器の偶数
番用の電極端子に対応した偶数番用の出力端子群とに分
離され、印刷配線基板上に配設された集積回路と、前記
印刷配線基板の前記集積回路が配設された面と同一面上
に配設され、各一端が前記集積回路の前記奇数番用の出
力端子群にそれぞれ接続され、各他端が前記印刷配線基
板の一方の辺に前記液晶表示器の奇数番用の電極端子に
対応して配列された奇数番用の配線と、前記印刷配線基
板の前記奇数番用の配線が配設される面と同一面上に配
設され、各一端が前記集積回路の前記偶数番用の出力端
子群にそれぞれ接続され、各他端が前記印刷配線基板の
前記一方の辺に平行した他方の辺に前記液晶表示器の偶
数番用の電極端子に対応して配列された偶数番用の配線
とを具備している。 （作用） すなわち、本願発明において、ドットマトリクス方式
液晶表示器は、画素電極のうち奇数番目の画素電極に接
続された奇数番用の電極端子が基板の一方の辺に配列さ
れ、画素電極のうち偶数番目の画素電極に接続された偶
数番用の電極端子が基板の一方の辺に平行した他方の辺
に配列されている。したがって、奇数番目の画素電極と
奇数番用の電極端子とを最短距離で接続でき、偶数番目
の画素電極と偶数番用の電極端子とを最短距離で接続で
きるため、複数の画素電極が占める面積を大きくでき、
表示内容を見易くできる。 また、液晶表示器の各画素を駆動するための駆動信号
を出力する複数の出力端子を有した集積回路は、その出
力端子が液晶表示器の奇数番用の電極端子に対応した奇
数番用の出力端子群と偶数番用の電極端子に対応した偶
数番用の出力端子群とに分離されている。これら奇数番
用の出力端子群には奇数番用の配線の各一端が接続さ
れ、これら奇数番用の配線の各他端は印刷配線基板の一
方の辺に液晶表示器の奇数番用の電極端子に対応して配
列されている。さらに、偶数番用の出力端子群には偶数
番用の配線の各一端が接続され、これら偶数番用の配線
の各他端は印刷配線基板の一方の辺に平行した他方の辺
に液晶表示器の偶数番用の電極端子に対応して配列され
ている。つまり、奇数番用の配線と偶数番用の配線は印
刷配線基板の同一面上に配設されている。したがって、
液晶表示器の電極端子と集積回路の出力端子とを接続す
るために、印刷配線基板にスルーホールを必要とせず、
しかも、配線パターンを単純化できるため、製造コスト
を低廉化できるとともに、配線の信頼性を向上できる。
また、上記透明電極配線の配列間隔ひいては電極端子配
列間隔を画素配列間隔と同程度まで大きくとれるので、
液晶表示装置の製造が容易になり液晶表示装置を安価に
実現できる。 （実施例） 以下、図面を参照して本発明の一実施例を詳細に説明
する。 第１図に示す液晶表示用LSI10において、11はパッケ
ージ、Pcは制御用端子、P1〜P19はドットマトリクス方
式液晶表示器における一定方向に配列された、たとえば
19個の画素に対応して複数の画素駆動信号を並列に出力
するための画素駆動用出力端子群である。この場合、上
記画素群を形成する各画素の配列順番における奇数番目
の各画素に対応する奇数番用出力端子P1〜P19の配列部
分と、同じく上記画素配列順番における偶数番目の各画
素に対応する偶数番用出力端子P2〜P18の配列部分とが
分離して配列されている。たとえば奇数番用出力端子P1
〜P19は、それぞれの配列順位を表わす番号が画素駆動
出力端子配列方向に向って次第に大きくなるように配列
され、前記偶数番用出力端子P18〜P2は、それぞれの配
列順位を表わす番号が画素駆動出力端子配列方向に向っ
て次第に小さくなるように配列されている。 上記したような出力端子配列を有する液晶表示用LSI
によれば、それを印刷配線基板に実装し、この印刷配線
基板の基板端子部（画素駆動信号出力端子部）を導電部
材（たとえば導電ゴム）によりドットマトリクス方式液
晶表示器の電極端子部に電気的に接続して第５図に示し
たような液晶表示装置を実現する場合に、次に述べるよ
うな効果が得られる。即ち、第２図に示すように印刷配
線基板20上に液晶表示用LSI（図示を簡略化するために
出力端を少ない数で表わしている）10が実装された片面
側（あるいはその反対面側でもよい）で、上記LSI10の
奇数番用出力端子群および偶数番用出力端子群の各端子
部と基板20の両側端部に分離して配列された奇数番用端
子群21および偶数番用端子群22の各端子部との間に１対
１で対応する印刷配線群23を形成することが可能にな
る。この場合、印刷配線群23の各配線は互いに交叉する
ことなく単純なパターンとして形成することが可能であ
る。したがって、基板20の両面に印刷配線を形成して両
者をスルーホールで接続する従来例の印刷配線基板に比
べて、上記基板20は安価に製造することが可能であると
共に配線の信頼性が高い。なお、上記印刷配線基板20上
には、液晶表示器に時分割駆動信号を出力するための液
晶駆動回路（図示せず）およびそれに伴なう印刷配線、
信号端子（共に図示せず）が設けられており、上記液晶
駆動回路および液晶表示用LSI10は通常MPU（マイクロプ
ロセッサ）により制御される。 また、上記したような印刷配線基板20の端子配列に対
応して第３図に示すような電極端子配列を有するドット
マトリクス方式液晶表示器30を用いることが可能にな
る。この液晶表示器30は、一定方向に配列された画素に
対応する画素駆動電極端子部33のうち奇数番用電極端子
群と偶数番用電極端子群とが透明基板の幅方向両側端部
に分離して配列されている。したがって、透明基板にお
ける画素駆動用透明電極群のうちの奇数番透明電極群と
前記奇数番用電極端子群との間の透明電極配線部32の各
配線および偶数番透明電極群と偶数番用電極端子群との
間の透明電極配線部32の各配線を、それぞれほぼ最短距
離となるように直線状のパターンで形成することが可能
となり、この配線部32の透明基板幅方向における占有面
積を小さくし、表示部31の占有面積の割合を大きくして
表示内容を見易くすることが可能になる。また、前記透
明電極配線部32の各配線パターンが直線状であるので、
配線相互間隔ひいては電極端子群の電極端子相互間隔を
液晶表示器と印刷配線基板との組立て（電気的接続も含
む。）に必要な部品寸法公差を十分に吸収し得る程度に
大きくとることが可能になり、液晶表示装置の低コスト
化に寄与することが可能になる。なお、上記ドットマト
リクス方式液晶表示器の電極端子配列、透明電極配線以
外の基本的な構成は、従来例と同様であるので、その説
明を省略する。 なお、前記実施例の液晶表示用LSIを実現する構成は
多くの実施例が考えられ、たとえばLSIチップの上の複
数の画素駆動回路のレイアウトを工夫するとか、その出
力端と画素駆動信号出力パッドとの対応関係をたとえば
マトリクス回路により選択して配線すればよく、あるい
は表示データ用RAM（ランダム・アクセス・メモリ）部
を有する液晶表示用LSIの場合にはRAM部アドレスデコー
ダを工夫すればよい。ここで、表示データ用RAM部を有
する液晶表示用LSIのブロックの一例について第４図を
参照して説明する。即ち、40は液晶表示データの書込み
・読出しが行なわれる表示データRAM部、41は上記RAM部
40のアドレス選択を行なうアドレスデコーダ、42は上記
アドレスデコーダ41にアドレス信号を入力するアドレス
カウンタ、43は外部のMPU（マイクロプロセッサ）から
与えられるアドレスデータおよび書込みデータを受け取
って上記アドレスカウンタ42の入力およびRAM部40の書
込み入力として与えるインターフェース回路、44はRAM
部40からの読出しデータ（表示すべき画素配列の各画素
に対応する複数ビット分のデータ）をラッチするラッチ
回路部、45は上記ラッチ回路部44のラッチデータが入力
して表示すべき画素配列の各画素を表示駆動するための
複数個の画素駆動信号を出力する画素駆動回路部であ
り、上記複数個の画素駆動信号は各対応して画素駆動出
力パッドを経て複数個の画素駆動出力端子に出力する。
前記アドレスカウンタ42は、外部MPUから表示データの
スタートアドレスが与えられた後はクロック入力に同期
して歩進し、一定のアドレス領域を走査的に指定する。
前記アドレスデコーダ41は、アドレスカウンタ42からの
アドレス信号入力に対して、（１） アドレス入力とRA
M部40のアドレスとが同じアドレスで対応するように通
常のデコードを行なう第１のデコーダ系と、（２） ア
ドレス入力とRAM部40のアドレスとの対応関係を変更し
てRAM部40のアドレス選択を行なうようにデコードを行
ない、RAM部40からの読出しデータが前記ラッチ回路部4
4、画素駆動回路部45を経て複数個の画素駆動出力端子
に現われた場合に、その出力端子配列が前述した奇数番
用出力端子配列および偶数番用出力端子配列と等価にな
るように関係づける第２のデコーダ系とを有している。
そして、上記２系統のデコーダを選択的に使用するため
に、たとえばチップ上に形成されたヒューズ回路の溶断
を行なうか否かによって上記２系統の切換選択を行なう
手段、あるいは集積回路外部端子（制御用端子）に印加
される制御電圧レベルに応じて上記２系統の切換選択を
行なう手段等が設けられている。 なお、前記実施例の液晶表示用LSIにおける奇数番用
出力端子と偶数番用出力端子部との配列位置を入れ替
え、偶数番用出力端子部の各対応する画素配列順位（偶
数番号）が端子配列方向に向って次第に大きくなり、奇
数番用出力端子部の各対応する画素配列順位（奇数番
号）が配列方向に向って次第に小さくなるように構成し
た場合でも前記実施例と同様な効果が得られる。換言す
れば、画素駆動出力端子に各対応して駆動対象となる画
素の配列順位番号を付した場合、その出力端子配列の中
央部までの半分は奇数番号または偶数番号が次第に大き
く（または小さく）なり、残り半分は残りの偶数番号ま
たは奇数番号が次第に小さく（または大きく）なるよう
に構成すれば、前述したような効果が得られる。 また、前記実施例では、ドットマトリクス方式液晶表
示器の時分割駆動用電極端子に印加するための時分割駆
動信号を前記液晶駆動用LSIとは別の液晶駆動回路から
発生させたが、この回路機能を本発明の液晶表示用LSI
に内蔵させるようにしてもよい。 また、本発明の液晶表示用集積回路は、前記実施例の
ような画素駆動出力端子配列を有するパッケージングさ
れたデバイスに限らず、上記画素駆動出力端子配列と同
様の画素駆動出力パッド配列を有する集積回路チップも
含むものである。 また、液晶表示器以外のドットマトリクス方式表示器
を表示駆動する場合にも本発明を適用し得る場合があ
る。 ［発明の効果］ 上述したように本発明によれば、ドットマトリクス方
式液晶表示装置を組立てる際に必要な印刷配線基板の製
造コストを低減し得ると共に、その配線の信頼性を高め
ることができ、しかもドットマトリクス方式液晶表示装
置における表示部の占有面積の割合を大きくして表示内
容を見易くすることができるので、表示内容が見易く、
安価で信頼性が高いドットマトリクス方式液晶表示装置
を提供できる。
【図面の簡単な説明】
第１図は本発明の一実施例に係る液晶表示用LSIを示す
平面図、第２図および第３図は第１図のLSIと共に液晶
表示装置を構成するための印刷配線基板の一例を示す平
面図およびドットマトリクス方式液晶表示器の一例を示
す構成説明図、第４図は第１図のLSIの内部回路の一例
を示すブロック図、第５図は液晶表示装置の一例を概略
的に示す分解斜視図、第６図は第５図中の液晶表示用LS
Iの従来例を示す平面図、第７図は第５図中の印刷配線
基板の従来例を示す平面図、第８図は第５図中の液晶表
示器の一例を示す構成説明図である。 10……液晶表示用LSI、P1〜P19……奇数番用出力端子、
P2〜P18……偶数番用出力端子。
平面図、第２図および第３図は第１図のLSIと共に液晶
表示装置を構成するための印刷配線基板の一例を示す平
面図およびドットマトリクス方式液晶表示器の一例を示
す構成説明図、第４図は第１図のLSIの内部回路の一例
を示すブロック図、第５図は液晶表示装置の一例を概略
的に示す分解斜視図、第６図は第５図中の液晶表示用LS
Iの従来例を示す平面図、第７図は第５図中の印刷配線
基板の従来例を示す平面図、第８図は第５図中の液晶表
示器の一例を示す構成説明図である。 10……液晶表示用LSI、P1〜P19……奇数番用出力端子、
P2〜P18……偶数番用出力端子。
フロントページの続き
(72)発明者 斉田 博文
川崎市幸区堀川町72番地 東芝電子デバ
イスエンジニアリング株式会社内
(56)参考文献 特開 昭58−52685（ＪＰ，Ａ)
特開 昭60−53993（ＪＰ，Ａ)
特開 昭57−52088（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．複数の画素電極が基板上にマトリクス状に配列さ
れ、前記画素電極のうち奇数番目の画素電極に接続され
た奇数番用の電極端子が前記基板の一方の辺に配列さ
れ、前記画素電極のうち偶数番目の画素電極に接続され
た偶数番用の電極端子が前記基板の前記一方の辺に平行
した他方の辺に配列されたドットマトリクス方式液晶表
示器と、 前記液晶表示器の各画素を駆動する駆動信号を出力する
複数の出力端子を有し、前記出力端子が前記液晶表示器
の奇数番用の電極端子に対応した奇数番用の出力端子群
と、前記液晶表示器の偶数番用の電極端子に対応した偶
数番用の出力端子群とに分離され、印刷配線基板上に配
設された集積回路と、 前記印刷配線基板の前記集積回路が配設された面と同一
面上に配設され、各一端が前記集積回路の前記奇数番用
の出力端子群にそれぞれ接続され、各他端が前記印刷配
線基板の一方の辺に前記液晶表示器の奇数番用の電極端
子に対応して配列された奇数番用の配線と、 前記印刷配線基板の前記奇数番用の配線が配設される面
と同一面上に配設され、各一端が前記集積回路の前記偶
数番用の出力端子群にそれぞれ接続され、各他端が前記
印刷配線基板の前記一方の辺に平行した他方の辺に前記
液晶表示器の偶数番用の電極端子に対応して配列された
偶数番用の配線と を具備することを特徴とする液晶表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61190119A JP2713887B2 (ja) | 1986-08-13 | 1986-08-13 | 液晶表示装置 |
| EP87111555A EP0261369B1 (en) | 1986-08-13 | 1987-08-10 | Integrated circuit for liquid crystal display |
| DE3751560T DE3751560T2 (de) | 1986-08-13 | 1987-08-10 | Integrierte Schaltung für eine Flüssigkristallanzeige. |
| KR1019870008880A KR900004438B1 (ko) | 1986-08-13 | 1987-08-13 | 액정표시구동용 집적회로 |
| US07/715,890 US5260698A (en) | 1986-08-13 | 1991-06-19 | Integrated circuit for liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61190119A JP2713887B2 (ja) | 1986-08-13 | 1986-08-13 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6346491A JPS6346491A (ja) | 1988-02-27 |
| JP2713887B2 true JP2713887B2 (ja) | 1998-02-16 |
Family
ID=16252702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61190119A Expired - Lifetime JP2713887B2 (ja) | 1986-08-13 | 1986-08-13 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0261369B1 (ja) |
| JP (1) | JP2713887B2 (ja) |
| KR (1) | KR900004438B1 (ja) |
| DE (1) | DE3751560T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2776357B2 (ja) * | 1996-01-31 | 1998-07-16 | 日本電気株式会社 | 液晶表示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5752088A (en) * | 1980-09-12 | 1982-03-27 | Tokyo Shibaura Electric Co | Display unit |
| JPS5849987A (ja) * | 1981-09-19 | 1983-03-24 | シャープ株式会社 | 表示駆動方式 |
| JPS5852685A (ja) * | 1981-09-24 | 1983-03-28 | シャープ株式会社 | 表示装置 |
| JPH07118794B2 (ja) * | 1983-03-16 | 1995-12-18 | シチズン時計株式会社 | 表示装置 |
-
1986
- 1986-08-13 JP JP61190119A patent/JP2713887B2/ja not_active Expired - Lifetime
-
1987
- 1987-08-10 DE DE3751560T patent/DE3751560T2/de not_active Expired - Fee Related
- 1987-08-10 EP EP87111555A patent/EP0261369B1/en not_active Expired - Lifetime
- 1987-08-13 KR KR1019870008880A patent/KR900004438B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE3751560D1 (de) | 1995-11-16 |
| JPS6346491A (ja) | 1988-02-27 |
| EP0261369A1 (en) | 1988-03-30 |
| KR900004438B1 (ko) | 1990-06-25 |
| DE3751560T2 (de) | 1996-05-30 |
| EP0261369B1 (en) | 1995-10-11 |
| KR880003277A (ko) | 1988-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323930B1 (en) | Liquid crystal display device, production method thereof and mobile telephone | |
| KR970019784A (ko) | 프린트배선판과 플랫패널 디스플레이 구동회로용 프린트배선판 및 플랫패널 디스플레이장치 | |
| KR930005378B1 (ko) | 액정표시용 집적회로 및 액정표시장치 | |
| US6982694B2 (en) | Source driver | |
| US4710680A (en) | Driver device mounting for a flat matrix display panel | |
| US4384763A (en) | Double layer liquid crystal device for a dot matrix display | |
| US6864941B2 (en) | Display apparatus characterized by wiring structure | |
| JP2713887B2 (ja) | 液晶表示装置 | |
| US5260698A (en) | Integrated circuit for liquid crystal display | |
| US5621554A (en) | Liquid crystal display device having interconnecting lines between column electrodes and method of driving the display device | |
| US6803908B2 (en) | Semiconductor integrated circuit | |
| JP2683169B2 (ja) | 半導体装置 | |
| CN220731152U (zh) | 电子纸显示装置、显示面板和显示装置 | |
| JPH04333095A (ja) | 半導体装置 | |
| JP2655061B2 (ja) | 液晶表示装置 | |
| JPH01253791A (ja) | 液晶表示パネル | |
| JPS6020941Y2 (ja) | 混成集積回路 | |
| JP3456020B2 (ja) | 表示装置 | |
| CN117475747A (zh) | 显示面板及显示装置 | |
| JPH0467193B2 (ja) | ||
| CN116564974A (zh) | 显示基板及显示装置 | |
| JPH1091106A (ja) | 液晶表示装置 | |
| JPH04323688A (ja) | 液晶表示装置 | |
| JPH043025A (ja) | 表示パネルの接続構造 | |
| JP2000236148A (ja) | 基板装置及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |