JPS6020941Y2 - 混成集積回路 - Google Patents

Description

【考案の詳細な説明】 本考案は混成集積回路（ハイブリッドＩＣ，以下ＨＩＣ
と呼ぶ）の構造に関する。

一般に、ＨＩＣはセラミック等の基材にスクリーン印刷
により配線パターン及び厚膜抵抗が形成され、半導体素
子のチップ等が、配線パターンとワイヤボンディングに
より接続され、内容物を気密に保つためセラミック材の
蓋あるいはエポキシ等充填材にて覆われ入出力端よりピ
ンリードが外部に引出された構造をもっている。

また、ＨＩＣの用途は多岐に互っているが、特にコアメ
モリアクセス回路や、放電表示板ドライブ回路のように
、所要回路数が多い上に、大電流または高電圧出力が要
求される分野に多用されている。

一例として、放電表示板ドライブ回路への応用をながめ
てみる。

放電表示板は、一般にＸ電極群とＹ電極群がそれぞれ形
成された２枚のガラス板が、各電極群が直角に対向する
様に放電空間を介して配置され、放電空間にはネオン等
のイオン化ガスが気密封止された構造をもち、例えば、
Ｙ電極群の各電極を１本ずつ順次電気的に励震し、Ｙ電
極群の１電極が励震されているとき、この電極上の表示
点灯すべき放電セルに対応するＸ電極群の各電極を電気
的に励震して放電セルを点灯せしめて表示を得る、いわ
ゆる線順次走査方法により駆動される。

放電表示板の励震に要する電圧は一般に１５０〜２５０
Ｖの高電圧であって、モノリシック集積回路にてドライ
バー回路を構成することは、現在のところ技術的困難を
伴い、経済的ではない。

従って、トランジスタ、抵抗器等の単体電気素子を使っ
て、ドライバー回路を組立てることになるが、例えば、
５×７ドツトで１文字を構成するマトリックス方式で３
紋字×８行（２５６文字）の表示を得るためには１６鉢
のＸ電極群と５６本のＹ電極群が必要となり、単体電気
素子にて全ドライバー回路を組むことは、全く経済性に
欠けるばかりでなく、ドライバー回路部の占める容積が
大きく、スペースファクタの悪い表示装置となってしま
う。

そこで、トランジスタのチップと厚膜抵抗等で構成でき
るＨＩＣの採用は非常に有効な手段となる。

放電表示板の５〜６電極分のドライバー回路を１パツケ
ージのＨＩＣに組込んだ場合、表示装置の組立工数は数
分の１、回路部容積は半分以下に改善され得るからであ
る。

さらにＨＩＣを採用した場合、ドライバー回路部だけで
なく、論理回路ＴｒＬのチップをも同一パッケージ内に
組込めるという利点もある。

さて、放電表示板の放電セルにて構成される画素のピッ
チは０．５〜１１ｒｇｎ程度のときに最も見易い文字の
大きさが得られる。

表示板の外部へＸ電極及びＹ電を銭引き出す端子部のピ
ッチは、Ｘ電極及びＹ電極は、それぞれ表示板の相対す
る２辺に引出せるで、画素ピッチの２倍即ち、１〜２Ｗ
１１となる。

ところでドライバー用ＨＩＣの出力端子ピッチが、放電
表示板の端子ピッチと一致していれば、ＨＩＣの出力端
子と放電表示板の端子を直線的に配線することができる
。

即ち、ＨＩＣの出力端子リード線を放電表示板の端子に
直接接続する等、コネクタあるいはプリント配線基板に
よるピッチの変換手段を構する必要がなくなり、安価な
表示装置を提供することが可能となる。

ところで、ドライバー回路構成部の面積が大きくとれて
、しかも出力端子ピッチを１〜２Ｗ！ｎと細かくできる
ＨＩＣの構造としてドライバー回路の形成された基板を
複数枚重ね合わせたものが提唱されている。

例えば２枚の基板を重ねた場合、第１の基板及び第２の
基板の出力端子ピッチをそれぞれ２．５４ｗｎとした場
合、組合せ後、出力を第１の基板と第２の基板から交互
に取出せば１．２７ｍ＋＋ピッチが得られるというもの
である。

さて、第１図にブロック図にて示す回路は、シリアル入
カパレラル出力シフトレジスタの各出力にドライバー回
路が付いたもので、例えば、前述の放電表示板のＹ電極
の各電極を１本ずつ順次電気的に励震するような場合に
広く用いられる回路構成である。

この種のシフトレジスタを含んだドライバー回路を、前
述したように２枚の基板を重ね合せた構造をもつＨＩＣ
に構成する手段を提供するのが、本考案の目的である。

本考案は、複数の入力端子と複数の出力端子を有し、複
数ビットのシフトレジスタと複数個のドライバー回路を
含む基板をＮ枚重ね合わせた構造をもつＨＩＣに於て、
ＨＩＣの出力端辺をＮ分割して、第１の基板の出力端子
をＮ分割の第１の領域に、第２の基板の出力端子を第２
の領域に、第Ｎの基板の出力端子を第Ｎの領域に順次位
置づけることにより、その目的を遠戚したものである。

第２図ａ〜ｄは、本考案の実施例を示す図であり、第２
図ａは正面図、第２図すは側面図、第２図Ｃは第１の基
板の回路形成模式図、第２図ｄは第２の基板の回路形成
模式図である。

本実施例に示すＨＩＣは、それぞれ８ビツトシリアル入
力パラレル出力シフトレジスタチツプとドライバー回路
８回路分が形成された第１の基板Ａ及び第２の基板Ｂの
２枚の基板が背中合せに重ね合わせられた構造をもつ。

入力端子１ａ及び１ｂは外部で接続されて、クロック信
号が与えられる。

また、入力端子２ａにはシフト信号が与えられ、この信
号はクロック信号によりシフトレジスタ内を順次転送さ
され、ドライバー回路を励震するので出力端子３ａ〜１
０ａに順次電気出力を与える。

第１の基板のシフト信号出力端子１１ａは、第２の基板
の入力端子２ｂに外部接続されるので、第１の基板のシ
フト完了後次に第２の基板の出力端子３ｂ〜１０ｂに順
次電気出力が現われる。

本実施例に於ては、第１の基板の出力端子はＨＩＣの出
力端辺の左半分に、第２の基板の出力端子は同じく右半
分に位置しており、ドライバー出力は、最も左の３ａか
ら順次右に移って最も右の１０ｂに達するよう出力され
るので、プリント配線基板等で、順序を入替えることな
く、ＨＩＣ出力を、例えば放電表示板のＹ電極群へ直接
接続することができ、安価なシステムを提供することが
可能となる。

【図面の簡単な説明】

第１図はシフトレジスタを含むドライバー回路図、第２
図ａとｂは本考案の実施例を示す正面図と側面図、第２
図ｃ、ｌ！：ｄは本考案の実施例の一対を基板のそれぞ
れの回路形成模式図。 Ａ・・・・・・第１の基板、Ｂ・・・・・・第２の基板
。

Claims (1)

【実用新案登録請求の範囲】
1. 複数の入力端子と複数の出力端子とを有する基板を複数
   枚重ねた構造の混成集積回路において、前記各基板の各
   出力端子群がその群ごとに位置を異ならせて同一方向に
   引き出されていることを特徴とする混成集積回路。