JP2823031B2 - 平面実装構造 - Google Patents
平面実装構造Info
- Publication number
- JP2823031B2 JP2823031B2 JP4232447A JP23244792A JP2823031B2 JP 2823031 B2 JP2823031 B2 JP 2823031B2 JP 4232447 A JP4232447 A JP 4232447A JP 23244792 A JP23244792 A JP 23244792A JP 2823031 B2 JP2823031 B2 JP 2823031B2
- Authority
- JP
- Japan
- Prior art keywords
- film tape
- wiring
- pair
- chip
- external leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【産業上の利用分野】本発明は平面実装構造に関するも
のである。
のである。
【０００２】
【従来の技術】通常、フラットパネルユニットはディス
プレイパネルと、これを駆動するドライバと、ドライバ
をコントロールするコントロールボードの３つのデバイ
スからなる。
プレイパネルと、これを駆動するドライバと、ドライバ
をコントロールするコントロールボードの３つのデバイ
スからなる。
【０００３】近時、液晶ディスプレイ（ＬＣＤ）、プラ
ズマディスプレイ（ＰＤＰ）などのフラットパネルディ
スプレイは高解像度、大面積化が進み、駆動するための
ドライバも多出力化になってきている。それに伴い如何
に効率よくこれらのデバイスを実装するかは生産性にお
いて大きな問題になってきている。現在、その有効な方
法としてテープキャリアパッケージ（ＴＣＰ）による平
面実装がある。本発明は、ＴＣＰによる平面実装をより
効果的にするためのものである。
ズマディスプレイ（ＰＤＰ）などのフラットパネルディ
スプレイは高解像度、大面積化が進み、駆動するための
ドライバも多出力化になってきている。それに伴い如何
に効率よくこれらのデバイスを実装するかは生産性にお
いて大きな問題になってきている。現在、その有効な方
法としてテープキャリアパッケージ（ＴＣＰ）による平
面実装がある。本発明は、ＴＣＰによる平面実装をより
効果的にするためのものである。
【０００４】ところで、従来の平面実装構造において
は、ドライバＩＣのパッドの配列は、通常、長方形のチ
ップの１辺にデータ入出力や電源などのコントロールピ
ンのパッドを配置し、残りの３辺にドライバを駆動する
出力パッドを配置するものである。
は、ドライバＩＣのパッドの配列は、通常、長方形のチ
ップの１辺にデータ入出力や電源などのコントロールピ
ンのパッドを配置し、残りの３辺にドライバを駆動する
出力パッドを配置するものである。
【０００５】このため、テープキャリアパッケージ（Ｔ
ＣＰ）のテープ上の配線のパターンは、図４に示すよう
にチップの夫々のパッドの位置からフィルムテープ１の
長辺の一方に出力ピンからの外部リード５、フィルムテ
ープ１の長辺の他方にコントロールピンからの外部リー
ド７を接続するよう配線されている。
ＣＰ）のテープ上の配線のパターンは、図４に示すよう
にチップの夫々のパッドの位置からフィルムテープ１の
長辺の一方に出力ピンからの外部リード５、フィルムテ
ープ１の長辺の他方にコントロールピンからの外部リー
ド７を接続するよう配線されている。
【０００６】また、フィルムテープ１上にチップの領域
にデバイスホール２とテープを歯車により搬送するため
のスプロケットホール３を形成する。さらに配線材料に
より所定のパターンの金属配線４を形成する。
にデバイスホール２とテープを歯車により搬送するため
のスプロケットホール３を形成する。さらに配線材料に
より所定のパターンの金属配線４を形成する。
【０００７】この場合において、出力はパネルに直接接
続できるように外部リード５をテープ１の長辺の一辺に
配線し、内部リード６は、チップのパッドの位置に合わ
せて配線してある。そして、コントロールパッドの位置
に合わせて内部リード８に配線し、外部リード７をテー
プ１の長辺の残りの一辺に配線してある。
続できるように外部リード５をテープ１の長辺の一辺に
配線し、内部リード６は、チップのパッドの位置に合わ
せて配線してある。そして、コントロールパッドの位置
に合わせて内部リード８に配線し、外部リード７をテー
プ１の長辺の残りの一辺に配線してある。
【０００８】通常、コントロールピンには電源（ＶＤ
Ｄ，ＧＮＤ）、画像データ転送のためのクロック（ＣＬ
Ｋ）、ラッチ（ＬＥ）端子、及びデータ入力（ＤＩ
Ｎ）、データ出力（ＤＯＵＴ）端子がある。
Ｄ，ＧＮＤ）、画像データ転送のためのクロック（ＣＬ
Ｋ）、ラッチ（ＬＥ）端子、及びデータ入力（ＤＩ
Ｎ）、データ出力（ＤＯＵＴ）端子がある。
【０００９】図５をも参照して、上述のようなＴＣＰ１
１による実装構造に於いては、チップ１４をフィルムに
ボンディングし固定する。さらに、各チップ１４毎に切
り離しパネル、及びコントロールボード９に接続する。
ディスプレイパネルには通常複数個のドライバＩＣを使
用する。
１による実装構造に於いては、チップ１４をフィルムに
ボンディングし固定する。さらに、各チップ１４毎に切
り離しパネル、及びコントロールボード９に接続する。
ディスプレイパネルには通常複数個のドライバＩＣを使
用する。
【００１０】図５は、各チップ１４毎に切り離したフィ
ルムとコントロールボード９に接続したときの配線を示
している。即ち、コントロールボード９上に金属配線１
０が形成されており、各チップ１４毎に切り離したＴＣ
Ｐ１１をコントロールボード９に接続するようになって
いる。
ルムとコントロールボード９に接続したときの配線を示
している。即ち、コントロールボード９上に金属配線１
０が形成されており、各チップ１４毎に切り離したＴＣ
Ｐ１１をコントロールボード９に接続するようになって
いる。
【００１１】この場合において、各チップに並列に接続
される配線（即ち、電源配線（ＶＤＤ及びＧＮＤ）、全
チップを同時にコントロールする入力の配線（ＣＬＫ及
びＬＥ））と、直列に接続される配線（即ち、シフトレ
ジスタによる画像のデータのシリアル転送の為の端子の
配線（ＤＩＮ及びＤＯＵＴ））とがあり、これらをコン
トロールボード９上で配線すると図５のように交差して
しまう。
される配線（即ち、電源配線（ＶＤＤ及びＧＮＤ）、全
チップを同時にコントロールする入力の配線（ＣＬＫ及
びＬＥ））と、直列に接続される配線（即ち、シフトレ
ジスタによる画像のデータのシリアル転送の為の端子の
配線（ＤＩＮ及びＤＯＵＴ））とがあり、これらをコン
トロールボード９上で配線すると図５のように交差して
しまう。
【００１２】従って、この従来技術においては、ボード
９上でコンタクトホール１２を介して裏面配線１３へ接
続し、配線が交差してショートしないようにしている。
９上でコンタクトホール１２を介して裏面配線１３へ接
続し、配線が交差してショートしないようにしている。
【００１３】
【発明が解決しようとする課題】このように従来技術で
は裏面配線または２層配線が不可欠である。このためボ
ードの２層配線または裏面への配線によりボード製作の
価格が高価になり、また裏面配線することによりコント
ロールボードの裏面への実装、配線の制約を受けざるを
得ず実装の効率が低下する。
は裏面配線または２層配線が不可欠である。このためボ
ードの２層配線または裏面への配線によりボード製作の
価格が高価になり、また裏面配線することによりコント
ロールボードの裏面への実装、配線の制約を受けざるを
得ず実装の効率が低下する。
【００１４】本発明は上記従来技術の課題に鑑みて提案
されたもので、ボードの加工価格の低廉化と実装効率の
向上を図ることを目的とする。
されたもので、ボードの加工価格の低廉化と実装効率の
向上を図ることを目的とする。
【００１５】
【課題を解決するための手段】本発明によれば、フィル
ムテープ（１）と、該フィルムテープの半導体チップ
（１４）が載置される領域に設けられたデバイスホール
（２）と、前記フィルムテープの前記領域と前記フィル
ムテープの一辺との間の前記フィルムテープ面上に、前
記半導体チップから左右対称に引き出されるように形成
された一対の同電位の外部リード（ＶＤＤ又はＬＥ又は
ＣＬＫ）と、前記一対の同電位の外部リード同志を、前
記フィルムテープの前記領域上を通して、接続する内部
リード（８）とを有することを特徴とする平面実装構造
が得られる。
ムテープ（１）と、該フィルムテープの半導体チップ
（１４）が載置される領域に設けられたデバイスホール
（２）と、前記フィルムテープの前記領域と前記フィル
ムテープの一辺との間の前記フィルムテープ面上に、前
記半導体チップから左右対称に引き出されるように形成
された一対の同電位の外部リード（ＶＤＤ又はＬＥ又は
ＣＬＫ）と、前記一対の同電位の外部リード同志を、前
記フィルムテープの前記領域上を通して、接続する内部
リード（８）とを有することを特徴とする平面実装構造
が得られる。
【００１６】更に本発明によれば、前記半導体チップが
載置される領域が、前記フィルムテープの長手方向に左
右にそれぞれ存在し、前記デバイスホールは、前記フィ
ルムテープの前記左右の領域にそれぞれ設けられ、前記
一対の同電位の外部リードは、前記フィルムテープの前
記左右の領域のそれぞれに対応して存在し、前記内部リ
ードは、前記フィルムテープの前記左右の領域のそれぞ
れに対応して存在し、前記フィルムテープの前記左の領
域の対応する前記一対の同電位の外部リードのうちの右
の外部リードと前記フィルムテープの前記右の領域の対
応する前記一対の同電位の外部リードのうちの左の外部
リードとが、前記フィルムテープ面上形成された配線で
相互に接続されていることを特徴とする平面実装構造が
得られる。
載置される領域が、前記フィルムテープの長手方向に左
右にそれぞれ存在し、前記デバイスホールは、前記フィ
ルムテープの前記左右の領域にそれぞれ設けられ、前記
一対の同電位の外部リードは、前記フィルムテープの前
記左右の領域のそれぞれに対応して存在し、前記内部リ
ードは、前記フィルムテープの前記左右の領域のそれぞ
れに対応して存在し、前記フィルムテープの前記左の領
域の対応する前記一対の同電位の外部リードのうちの右
の外部リードと前記フィルムテープの前記右の領域の対
応する前記一対の同電位の外部リードのうちの左の外部
リードとが、前記フィルムテープ面上形成された配線で
相互に接続されていることを特徴とする平面実装構造が
得られる。
【００１７】本発明の平面実装構造では、チップが載置
される領域上の内部リード（８）を通して、フィルムテ
ープ面上に、前記半導体チップから左右対称に引き出さ
れるように形成された一対の同電位の外部リード（ＶＤ
Ｄ又はＬＥ又はＣＬＫ）を互いに接続することにより、
コントロールボード上での配線を交差させる必要をなく
し、これにより２層配線または裏面への配線を不要と
し、効率的に実装を可能にならしめる。
される領域上の内部リード（８）を通して、フィルムテ
ープ面上に、前記半導体チップから左右対称に引き出さ
れるように形成された一対の同電位の外部リード（ＶＤ
Ｄ又はＬＥ又はＣＬＫ）を互いに接続することにより、
コントロールボード上での配線を交差させる必要をなく
し、これにより２層配線または裏面への配線を不要と
し、効率的に実装を可能にならしめる。
【００１８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１９】第１図は本発明の第１実施例の平面実装構
造を示す図である。
造を示す図である。
【００２０】フィルムテープ１上にチップの領域にデバ
イスホール２とテープを歯車により搬送するためのスプ
ロケットホール３を形成する。さらに配線材料により所
定のパターンの金属配線４を形成する。この場合におい
て、出力はパネルに直接接続できるように外部リード５
をフィルムテープ１の長辺の一辺に配線し、内部リード
６はチップのパッドの位置に合わせて配線する。
イスホール２とテープを歯車により搬送するためのスプ
ロケットホール３を形成する。さらに配線材料により所
定のパターンの金属配線４を形成する。この場合におい
て、出力はパネルに直接接続できるように外部リード５
をフィルムテープ１の長辺の一辺に配線し、内部リード
６はチップのパッドの位置に合わせて配線する。
【００２１】またコントロールピンはフィルムテープ１
の長辺の他の一辺に外部リード７を配線し、内部リード
８はチップが載置される領域上を通してチップの左右対
称に引き出せるように配線する。ただし、シフトレジス
タの入力出力（ＤＩＮ，ＤＯＵＴ）のようにシリアルに
接続するリードは、左右対称に引き出す必要はない。図
２に示したように、このように配線したフィルム上にチ
ップ１４を載置してパッドに接続する。
の長辺の他の一辺に外部リード７を配線し、内部リード
８はチップが載置される領域上を通してチップの左右対
称に引き出せるように配線する。ただし、シフトレジス
タの入力出力（ＤＩＮ，ＤＯＵＴ）のようにシリアルに
接続するリードは、左右対称に引き出す必要はない。図
２に示したように、このように配線したフィルム上にチ
ップ１４を載置してパッドに接続する。
【００２２】つぎに、各チップ１４毎に切り離し、パネ
ル及びコントロールボード９とフィルムを接続する。こ
の場合、コントロールボード９上での配線は交差する必
要がなく２層配線または裏面への配線は必要なく効率的
に実装できる。
ル及びコントロールボード９とフィルムを接続する。こ
の場合、コントロールボード９上での配線は交差する必
要がなく２層配線または裏面への配線は必要なく効率的
に実装できる。
【００２３】次に、本発明の第２実施例の平面実装構造
について説明する。図３に示すように、本発明の第２実
施例の平面実装構造では、１枚分のフィルム上に２つの
チップ１４をボンディングする。そして、これらのチッ
プ１４間の配線をフィルムテープ１上にて接続するよう
にする。
について説明する。図３に示すように、本発明の第２実
施例の平面実装構造では、１枚分のフィルム上に２つの
チップ１４をボンディングする。そして、これらのチッ
プ１４間の配線をフィルムテープ１上にて接続するよう
にする。
【００２４】この実施例によると、コントロールピンの
ボンディングが１チップ分のみでよく、外部との接続を
減らすことができ、工程の簡略化が可能となる。
ボンディングが１チップ分のみでよく、外部との接続を
減らすことができ、工程の簡略化が可能となる。
【００２５】
【発明の効果】以上説明したように、本発明の平面実装
構造はチップの載置される領域上を通してコントロール
の導電体を左右対称に配線するので、コントロールボー
ド上での配線が交差することがなくなる。この結果、従
来技術の課題のような２層配線または裏面への配線が必
要なくなり、それだけ工程の簡略化が図れ、実装効率を
向上させるという効果がある。
構造はチップの載置される領域上を通してコントロール
の導電体を左右対称に配線するので、コントロールボー
ド上での配線が交差することがなくなる。この結果、従
来技術の課題のような２層配線または裏面への配線が必
要なくなり、それだけ工程の簡略化が図れ、実装効率を
向上させるという効果がある。
【図１】本発明の第１実施例のパッケージの概略図であ
る。
る。
【図２】第１図で示したパッケージの実装概略図であ
る。
る。
【図３】本発明の第２実施例のパッケージの概略図であ
る。
る。
【図４】従来の技術のパッケージ概略図である。
【図５】第４図で示したパッケージの実装概略図であ
る。
る。
１…フィルムテープ ２…デバイスホール ３…スプロケットホール ４…金属配線 ５…外部リード（出力） ６…内部リード（出力） ７…外部リード（コントロール） ８…内部リード（コントロール） ９…コントロールボード １０…金属配線 １１…テープキャリヤパッケージ（ＴＣＰ） １２…コンタクトホール １３…裏面配線 １４…チップ
Claims (2)
- 【請求項１】 フィルムテープ（１）と、 該フィルムテープの半導体チップ（１４）が載置される
領域に設けられたデバイスホール（２）と、 前記フィルムテープの前記領域と前記フィルムテープの
一辺との間の前記フィルムテープ面上に、前記半導体チ
ップから左右対称に引き出されるように形成された一対
の同電位の外部リード（ＶＤＤ又はＬＥ又はＣＬＫ）
と、 前記一対の同電位の外部リード同志を、前記フィルムテ
ープの前記領域上を通して、接続する内部リード（８）
とを有することを特徴とする平面実装構造。 - 【請求項２】 請求項１に記載の平面実装構造におい
て、 前記半導体チップが載置される領域が、前記フィルムテ
ープの長手方向に左右にそれぞれ存在し、 前記デバイスホールは、前記フィルムテープの前記左右
の領域にそれぞれ設けられ、 前記一対の同電位の外部リードは、前記フィルムテープ
の前記左右の領域のそれぞれに対応して存在し、 前記内部リードは、前記フィルムテープの前記左右の領
域のそれぞれに対応して存在し、 前記フィルムテープの前記左の領域の対応する前記一対
の同電位の外部リードのうちの右の外部リードと前記フ
ィルムテープの前記右の領域の対応する前記一対の同電
位の外部リードのうちの左の外部リードとが、前記フィ
ルムテープ面上形成された配線で相互に接続されている
ことを特徴とする平面実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4232447A JP2823031B2 (ja) | 1992-08-31 | 1992-08-31 | 平面実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4232447A JP2823031B2 (ja) | 1992-08-31 | 1992-08-31 | 平面実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0684997A JPH0684997A (ja) | 1994-03-25 |
| JP2823031B2 true JP2823031B2 (ja) | 1998-11-11 |
Family
ID=16939427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4232447A Expired - Fee Related JP2823031B2 (ja) | 1992-08-31 | 1992-08-31 | 平面実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2823031B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6418490B1 (en) * | 1998-12-30 | 2002-07-09 | International Business Machines Corporation | Electronic circuit interconnection system using a virtual mirror cross over package |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5954252A (ja) * | 1982-09-21 | 1984-03-29 | Nec Corp | フイルムキヤリアテ−プ |
| JP2602237B2 (ja) * | 1987-07-24 | 1997-04-23 | 株式会社日立製作所 | 液晶表示装置 |
| JPH04144148A (ja) * | 1990-10-04 | 1992-05-18 | Toshiba Corp | フイルムキャリヤテープ |
-
1992
- 1992-08-31 JP JP4232447A patent/JP2823031B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0684997A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5402255A (en) | Liquid crystal panel module and tape carrier package for liquid crystal driver IC | |
| KR100442728B1 (ko) | 반도체장치 및 이를 사용하는 액정모듈 | |
| US5309326A (en) | Circuit module having stacked circuit boards | |
| JP2755689B2 (ja) | 液晶表示用集積回路および液晶表示装置 | |
| KR100644028B1 (ko) | 반도체 칩 및 반도체 칩 패키지 | |
| KR100665184B1 (ko) | 반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및상기 테이프 캐리어 패키지를 포함하는 액정표시장치 | |
| JP2730536B2 (ja) | 液晶表示装置 | |
| JP2823031B2 (ja) | 平面実装構造 | |
| JP3858135B2 (ja) | 半導体装置の接合構造 | |
| US5654730A (en) | Liquid crystal display device | |
| JP2870621B2 (ja) | テープキャリアパッケージ及びそれを実装してなる液晶パネルモジュール | |
| JP3649050B2 (ja) | 半導体装置の接合構造 | |
| JPH11337966A (ja) | 半導体装置 | |
| JP3769979B2 (ja) | 表示パネル及びそれを備えた表示装置 | |
| JPH07263485A (ja) | Ｉｃチップおよびそれと基板との接続構造 | |
| JP3298345B2 (ja) | 半導体装置 | |
| JP2665275B2 (ja) | 半導体装置 | |
| JP2626389B2 (ja) | チップ部品 | |
| JPH07181511A (ja) | 液晶表示装置 | |
| JPH1116948A (ja) | 半導体装置 | |
| JPS5986031A (ja) | ドライバ−付き液晶表示装置 | |
| KR200141221Y1 (ko) | 멀티-칩 탭 팩키지 | |
| JP2002131772A (ja) | 液晶表示装置の構造 | |
| JPH11330356A (ja) | 半導体集積装置 | |
| JPH10161560A (ja) | 表示装置の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980805 |
|
| LAPS | Cancellation because of no payment of annual fees |