JPH11337966A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11337966A JPH11337966A JP10140271A JP14027198A JPH11337966A JP H11337966 A JPH11337966 A JP H11337966A JP 10140271 A JP10140271 A JP 10140271A JP 14027198 A JP14027198 A JP 14027198A JP H11337966 A JPH11337966 A JP H11337966A
- Authority
- JP
- Japan
- Prior art keywords
- input
- semiconductor element
- output
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Abstract
効率的に行い、半導体素子の引き廻し配線の面積を低減
することにより、液晶表示パネルの額縁を狭小化し、コ
スト低減を図る。 【解決手段】 液晶表示パネルに接続される駆動用出力
端子は半導体素子3の一方の長辺側に設けられる。液晶
表示装置を駆動する入出力系信号を送受信する入力系端
子14…及び出力系端子15…は半導体素子3の短辺に
沿って配される。入力系端子14…及び出力系端子15
…の下方には線分状の複数のITO配線5a…が並び配
される。入出力系信号の送受信に際しては、各ITO配
線5a…から半導体素子3の一方の短辺側の入力系端子
14…に入力系信号を入力し、かつ半導体素子3の他方
の短辺側の出力系端子15…から各ITO配線5a…に
出力系信号を出力する。
Description
動すべく液晶表示パネルの外縁に配される長方形をなす
半導体素子を備えた半導体装置に関し、特に、半導体素
子の入出力系端子における電極の配置及び配線パターン
に関するものである。
晶表示パネルの領域を広く確保しつつ装置全体の小型化
を図る上で、液晶表示パネルの外縁に配される液晶駆動
のための半導体装置の搭載容量、ひいては液晶表示パネ
ルの額縁を小さくすることが望まれている。
る複数の駆動回路素子を有する半導体素子100は、例
えば、図23に示すように、液晶表示パネルの各画素に
対応する出力端子101…が長方形の半導体素子100
における3辺又は4辺(同図においては4辺)に平行に
配置され、長辺の1辺側に画像信号入力用の入力端子1
02…及び電源端子103…等の入力用の端子が配置さ
れている。また、その内側に、駆動回路素子領域104
が設けられている。
は、図24に示すように、半導体素子であるICチップ
201を細長の長方形に形成し、上記と同様に、そのI
Cチップ201の3辺又は4辺(同図においては3辺)
に液晶表示パネルへの出力端子202…が配置され、残
りの長辺の1辺に電源端子及び入力端子203…等の入
力用の端子が配置された半導体装置であるテープキャリ
アパッケージ(TCP)200が開示されている。
02…が長方形のICチップ201における1つの長辺
及び両方の短辺に沿って設けられ、これら出力端子20
2…は、出力配線パターン204を通して図示しない液
晶表示パネルに接続されている。
来の半導体装置では、図25に示すように、TCP20
0・200の入力側(電源端子及び入力端子)に接続さ
れるプリント基板又はフレキシブル基板等の基板205
の入力配線パターンとしてなる基板配線206…のパタ
ーン化に大きな面積を有するという問題があり、液晶表
示装置に搭載する場合、額縁が大型化するという問題点
を有している。
辺に出力端子202…が配置されているためTCP20
0上の引き廻し配線の面積が大きくなり、TCP200
の外形寸法が大きくなり製造コストがアップするという
問題がある。
に端子を設け、この端子から長辺側に配線を引き回す場
合には、どうしても配線効率が悪くなるという問題点を
有している。
たものであって、その目的は、半導体素子の電極の配置
及び配線パターンを効率的に行い、半導体素子の引き廻
し配線の面積を低減することにより、液晶表示パネルの
額縁を狭小化し、コスト低減を図り得る半導体装置を提
供することにある。
導体装置は、上記課題を解決するために、液晶表示装置
を駆動すべく液晶表示パネルの外縁に配される長方形を
なす半導体素子を備え、上記半導体素子の両方の長辺と
両方の短辺とに沿って、液晶表示装置を駆動するための
入出力信号を送受信する電極及び液晶表示パネルに電気
的に接続される電極が形成される半導体装置において、
上記液晶表示パネルに電気的に接続される電極は半導体
素子の一方の長辺側に設けられる一方、上記液晶表示装
置を駆動するための入出力系信号を送受信する電極の一
部は上記半導体素子における短辺に沿って並び配設され
ると共に、これら短辺に設けられた電極の下方又は上方
には半導体素子の長辺と平行に線分状の複数の入出力用
配線が並び配設され、上記半導体素子の短辺に沿って並
び配設された電極に対する入出力系信号の送受信に際し
ては、上記各入出力用配線から半導体素子における一方
の短辺側の電極に入力系信号を入力し、かつ半導体素子
の他方の短辺側の電極から上記各入出力用配線に出力系
信号を出力することを特徴としている。
気的に接続される電極は半導体素子の一方の長辺側に設
けられる。一方、液晶表示装置を駆動するための入出力
系信号を送受信する電極の一部は、半導体素子における
短辺に沿って並び配設される。
方又は上方には半導体素子の長辺と平行に線分状の複数
の入出力用配線が並び配設される。
び配設された電極に対する入出力系信号の送受信に際し
ては、上記各入出力用配線から半導体素子における一方
の短辺側の電極に入力系信号を入力し、かつ半導体素子
の他方の短辺側の電極から上記各入出力用配線に出力系
信号を出力する。
辺側及び短辺側に設けた電極から、半導体素子の長辺側
に設けられている液晶表示パネルや他の長辺側に設けた
基板の入出力用配線に接続していたので、半導体素子の
短辺側に設けた端子からの引き回し配線に面積を要し、
半導体装置の面積が大きくなりこれに伴うコスト増大を
招くと共に、液晶表示パネルの額縁の狭小化を図ること
が困難であるという問題があった。
られる液晶表示パネルに対しては、半導体素子の一方の
長辺側の端子からのみ出力される。
くは半導体素子の他方の長辺側の端子から入出力される
が、一部の電極は、半導体素子における短辺に沿って並
び配設される。
しては、短辺に設けられた電極の下方又は上方において
半導体素子の長辺と平行に線分状に並び配設された複数
の入出力用配線にて入出力される。
び配設された電極に対しては長辺方向に平行に配線パタ
ーンを施せばよい。また、その配線パターンの長さも、
電極の下方又は上方に入出力用配線があるので、長くす
る必要がない。
素子の一方の長辺側に設けられた液晶表示パネルや他方
の長辺側に設けられた入出力用配線に向かって、半導体
素子の短辺に平行に配線すれば良いので、配線パターン
に無駄がなく、配線抵抗も小さくできる。
短辺に沿って並び配設された電極に対する入出力系信号
の送受信に際しては、線分状の各入出力用配線から半導
体素子における一方の短辺側の電極に入力系信号を入力
し、かつ半導体素子の他方の短辺側の電極から上記各入
出力用配線に出力系信号を出力する。尚、各入出力用配
線は、線分状に形成されているため、同一平行ライン上
における入出力用配線の短絡は生じない。
から入力して半導体素子の他方の短辺側の電極から出力
し、次の隣接する半導体素子の一方の短辺側の電極に入
力することができるので、隣接する半導体素子間の配線
を効率よく行うことができる。
線パターンが効率的に行われ、これによって、半導体素
子の引き廻し配線の面積を低減でき、ひいては、液晶表
示パネルの額縁を狭小化し、コスト低減を図り得る半導
体装置を提供することができる。
課題を解決するために、液晶表示装置を駆動すべく液晶
表示パネルの外縁に配される長方形をなす半導体素子を
備え、上記半導体素子の両方の長辺と両方の短辺とに沿
って、液晶表示装置を駆動するための入出力信号を送受
信する電極及び液晶表示パネルに電気的に接続される電
極が形成される半導体装置において、上記液晶表示パネ
ルに電気的に接続される電極は半導体素子の一方の長辺
側に設けられる一方、上記液晶表示装置を駆動するため
の入出力系信号を送受信する電極の一部は上記半導体素
子における短辺に沿って並び配設されると共に、これら
短辺に設けられた電極の下方又は上方には半導体素子の
長辺と平行に線分状の複数の入出力用配線が並び配設さ
れ、上記半導体素子の短辺に沿って並び配設された電極
に対する入出力系信号の送受信に際しては、上記各入出
力用配線から半導体素子における一方の短辺側の電極に
入出力系信号を入出力し、かつ半導体素子の他方の短辺
側の電極からも上記各入出力用配線に入出力系信号を入
出力することを特徴としている。
られる液晶表示パネルに対しては、半導体素子の一方の
長辺側の端子からのみ出力される。
くは半導体素子の他方の長辺側の端子から入出力される
が、一部の電極は、半導体素子における短辺に沿って並
び配設される。
しては、短辺に設けられた電極の下方又は上方において
半導体素子の長辺と平行に線分状に並び配設された複数
の入出力用配線にて入出力される。
び配設された電極に対しては長辺方向に平行に配線パタ
ーンを施せばよい。また、その配線パターンの長さも、
電極の下方又は上方に入出力用配線があるので、長くす
る必要がない。
半導体素子の一方の長辺側に設けられた液晶表示パネル
や他方の長辺側に設けられた入出力用配線に向かって、
半導体素子の短辺に平行に配線すれば良いので、配線パ
ターンに無駄がなく、配線抵抗も小さくできる。
短辺に沿って並び配設された電極に対する入出力系信号
の送受信に際しては、線分状の各入出力用配線から半導
体素子における一方の短辺側の電極に入出力系信号を入
出力し、かつ半導体素子の他方の短辺側の電極からも上
記各入出力用配線に入出力系信号を入出力する。尚、各
入出力用配線は、線分状に形成されているため、同一平
行ライン上における入出力用配線の短絡は生じない。
向から信号がきても対応することができる。
線パターンが効率的に行われ、これによって、半導体素
子の引き廻し配線の面積を低減でき、ひいては、液晶表
示パネルの額縁を狭小化し、コスト低減を図り得る半導
体装置を提供することができる。
課題を解決するために、液晶表示装置を駆動すべく液晶
表示パネルの外縁に配される長方形をなす半導体素子を
備え、上記半導体素子の両方の長辺と両方の短辺とに沿
って、液晶表示装置を駆動するための入出力信号を送受
信する電極及び液晶表示パネルに電気的に接続される電
極が形成される半導体装置において、上記液晶表示パネ
ルに電気的に接続される電極は半導体素子の一方の長辺
側に設けられる一方、上記液晶表示装置を駆動するため
の入力系信号を受信する電極の一部は上記半導体素子に
おける少なくとも一方の短辺に沿って並び配設されると
共に、これら短辺に設けられた電極の下方又は上方には
半導体素子の長辺と平行に連続する複数の入力用配線が
並び配設され、上記半導体素子の短辺に沿って並び配設
された電極に対する入力系信号の受信に際しては、上記
各入力用配線から半導体素子における少なくとも一方の
短辺側の電極に入力系信号が入力されることを特徴とし
ている。
られる液晶表示パネルに対しては、半導体素子の一方の
長辺側の端子からのみ出力される。
くは半導体素子の他方の長辺側の端子から入力される
が、一部の電極は、半導体素子における少なくとも一方
の短辺に沿って並び配設される。
けられた電極に対しては、短辺に設けられた電極の下方
又は上方において半導体素子の長辺と平行に並び配設さ
れた複数の入力用配線にて入力される。
び配設された電極に対しては長辺方向に平行に配線パタ
ーンを施せばよい。また、その配線パターンの長さも、
電極の下方又は上方に入力用配線があるので、長くする
必要がない。
半導体素子の一方の長辺側に設けられた液晶表示パネル
や他方の長辺側に設けられた入力用配線に向かって、半
導体素子の短辺に平行に配線すれば良いので、配線パタ
ーンに無駄がなく、配線抵抗も小さくできる。
短辺に沿って並び配設された電極に対する入力系信号の
受信に際しては、連続する各入力用配線から半導体素子
における少なくとも一方の短辺側の電極に入力系信号が
入力される。
2のように、線分状に形成することなく、液晶表示パネ
ルの長さに対応して連続した線として形成することがで
きる。
線パターンが効率的に行われ、これによって、半導体素
子の引き廻し配線の面積を低減でき、ひいては、液晶表
示パネルの額縁を狭小化し、コスト低減を図り得る半導
体装置を提供することができる。
課題を解決するために、請求項3記載の半導体装置にお
いて、上記液晶表示装置を駆動するための入力系信号を
受信する電極の一部が上記半導体素子における両方の短
辺に沿って並び配設されると共に、これら両方の短辺に
設けられた電極の下方又は上方には半導体素子の長辺と
平行に連続する複数の入力用配線が並び配設され、上記
半導体素子における両方の短辺に沿って並び配されて設
けられている入力系信号を受信する電極は、一方の短辺
側の各電極と他方の短辺側の各電極とが、上記並び配設
された入力用配線に対して順次交互に接続されることを
特徴としている。
するための入力系信号を受信する電極の一部が半導体素
子における両方の短辺に沿って並び配設される。また、
これら両方の短辺に設けられた電極の下方又は上方には
半導体素子の長辺と平行に連続する複数の入力用配線が
並び配設される。また、半導体素子における両方の短辺
に沿って並び配されて設けられている入力系信号を受信
する電極は、一方の短辺側の各電極と他方の短辺側の各
電極とが、上記並び配設された入力用配線に対して順次
交互に接続される。
の短辺側だけでなく、両方の短辺側に端子が設けられ
る。このため、配線の端子への圧着部が半導体素子の両
方の短辺側に設けられるので、半導体素子の半導体装置
への取り付けをバランス良く行うことができる。
課題を解決するために、請求項1〜4のいずれか1項に
記載の半導体装置において、上記の各電極は、駆動回路
素子領域内に設けられていることを特徴としている。
素子領域内に設けられている。このため、各電極が半導
体素子における駆動回路素子領域の外に設けられていた
領域分だけ面積を削減することができる。
できるので、液晶表示パネルの額縁を狭小化し、コスト
低減を図り得る半導体装置を提供することができる。
課題を解決するために、請求項1〜5のいずれか1項に
記載の半導体装置において、上記半導体素子における長
辺に沿って並び配設された入出力系信号を送受信する電
極は、基板に配設された入出力用配線又は入力用配線と
しての基板配線に接続される一方、上記半導体素子にお
ける短辺に沿って並び配設された電極は、基板外に配設
された入出力用配線又は入力用配線としてのITO配線
に接続されることを特徴としている。
長辺に沿って並び配設された入出力系信号を送受信する
電極は、基板に配設された入出力用配線又は入力用配線
としての基板配線に接続される。一方、上記半導体素子
における短辺に沿って並び配設された電極は、基板外に
配設された入出力用配線又は入力用配線としてのITO
配線に接続される。
れた入出力用配線又は入力用配線を使用せずに、基板外
に配設された例えばガラスパネル上のITO配線を経由
することにより、基板配線領域の縮小を図ることができ
る。
し、コスト低減を図り得る半導体装置を提供することが
できる。
課題を解決するために、請求項1〜5のいずれか1項に
記載の半導体装置において、上記半導体素子における長
辺に沿って並び配設された入出力系信号を送受信する電
極、及び半導体素子における短辺に沿って並び配設され
た電極の両方共、基板に配設された入出力用配線又は入
力用配線に接続されることを特徴としている。
短辺側から平行に基板に配設された入出力用配線又は入
力用配線に接続されるので、半導体素子の短辺側から長
辺側へ迂回して入出力用配線又は入力用配線に接続する
のに比べて、基板幅を縮小することができる。
し、コスト低減を図り得る半導体装置を提供することが
できる。
一形態について図1ないし図5に基づいて説明すれば、
以下の通りである。
キャリアパッケージ(以下、「TCP」という)1に
は、図2に示すように、中央部に矩形状に形成されたデ
バイスホール2の中に、細長い長方形のチップをなす半
導体素子3が実装されている。
装置を駆動するための液晶ドライバとして機能するもの
である。即ち、TCP1は、半導体素子3を実装した
後、図示しない液晶表示装置に装着されるようになって
いる。これは、従来と同様である。
方の長辺と両方の短辺に沿って多数の電極としての電極
パッド10…が形成されている。
図示しない金バンプ(Bump)が形成されている。上記金バ
ンプの高さやサイズはバンプピッチによって変わるが、
バンプサイズは例えば40〜90μm、バンプの高さは
10〜20μmのものが使用されている。
すように、半導体素子3における一方の長辺側にY1〜
Y240の240個の、液晶表示パネルに電気的に接続
される電極としての駆動用出力端子11…が設けられて
おり、他方の長辺側には複数の入力端子12…及び電源
端子13…が設けられている。
て左の短辺側(A側)に1列に配置された複数の入力系
端子14…が設けられており、同図において右の短辺側
(B側)には、同様に1列で配置された複数の出力系端
子15…が設けられている。
出力端子11…・入力端子12…・電源端子13…・入
力系端子14…から構成されている。
…よりも内側には、駆動回路素子領域20が設けられて
おり、この駆動回路素子領域20は、図4に示すよう
に、複数の回路セルからなっている。
ライバの駆動用出力端子11…と同じ数のドライババッ
ファ制御回路21・21、ドライババッファ22・22
及び出力端子用ESD保護素子23と、シリアルデータ
を保持するためのデータ・ラインラッチ回路24・24
と、データの制御等を行うコントロール回路25・25
と、入力端子12…から入力された信号を波形整形する
ための入力バッファ回路26・26と、上記入力バッフ
ァ回路26・26及びアルミ配線等によって接続された
出力バッファ回路27と、入力端子用ESD保護素子2
8・28と、液晶電源用ESD保護素子29とが設けら
れている。尚、この構成及びその配列は例示であって、
必ずしもこれに限ることはない。
態では、上記半導体素子3の一方の長辺側に配置された
Y1〜Y240の240個の駆動用出力端子11…は、
インナーリード配線11a…を通して図示しない液晶表
示装置のガラス上電極に接続される一方、上記他方の長
辺側の複数個の入力端子12…及び電源端子13…は、
図1に示すように、プリント基板又はフレキシブル基板
等の基板4に配設された基板配線4a…に接続される。
の短辺側に配置された複数個の入力系端子14…には、
同図においてA側から、図1に示す入力系端子14…の
下方に設けられたガラスパネル5上の入出力用配線とし
てのITO配線5a…が接続される。尚、上記ITO配
線5a…は入力系端子14…の下方に設けられている
が、必ずしもこれに限らず、例えば、入力系端子14…
の上方に設けることも可能である。また、本実施の形態
では、ITO配線5a…を使用しているが、必ずしもこ
れに限らず、例えば、通常の金属配線を使用することも
可能である。
との接続は、入力系端子14…に各々接続される図示し
ないTCP1の各ピンにITO配線5a…が接触するこ
とにより行われる。
力系端子15…を介してB側から出力され、図1に示す
ガラスパネル5上のITO配線5a…を経由して他のT
CP1における半導体素子3に接続されるものとなって
いる。
れた入力信号は、TCP1上のインナーリード配線14
a…、入力系端子14…のバンプ、半導体素子3内の図
示しないアルミ配線等の配線を経由して図4に示す入力
バッファ回路26・26に出力され、これによって、入
力バッファ回路26・26が駆動される。入力バッファ
回路26・26は、それ以降にアルミ配線等の配線によ
って接続されているコントロール回路25・25及び出
力バッファ回路27の図示しないトランジスタを駆動す
る。さらに、出力バッファ回路27からは、図示しない
アルミ配線等の配線、図2に示す出力系端子15…のバ
ンプ、及びTCP1上のインナーリード配線15a…を
経てB側に出力される。この出力信号は、図1に示すよ
うに、ガラスパネル5上のITO配線5a…等を経由し
て次のTCP1における半導体素子3に接続され、該次
の半導体素子3を駆動する。尚、このITO配線5a…
等を経由した接続は、出力側のTCP1と入力側のTC
P1との差のみで接続されるものとなっている。即ち、
上記のITO配線5a…は、本実施の形態では、TCP
1の下側において、線分状に途切れているので、入力信
号と出力信号とが短絡することはない。
B側に出力される場合であるが、必ずしもこれに限ら
ず、B側から入力されてA側に出力される場合もある。
仮に、B側から入力されてA側に出力される場合には、
入力バッファ回路26と出力バッファ回路27との位置
が入れ換わる。
辺側にも配置し、特に短辺側の入力系端子14…をフレ
キシブル基板やプリント基板等の基板4の基板配線4a
…を使わずにガラスパネル上のITO配線5a…を経由
してTCP1と半導体素子3を介して、半導体素子3の
一方の長辺側に配置されている複数個の入力端子2及び
電源端子3に接続された基板4の基板配線4a…配線領
域の縮小と基板4の配線抵抗を小さくすることができ
る。
比べて抵抗が高いが、TCP毎にITO配線が途切れて
いるために、低抵抗が可能となる。
は、図示しない液晶表示パネルに電気的に接続される駆
動用出力端子11…は半導体素子3の一方の長辺側に設
けられる。一方、液晶表示装置を駆動するための入出力
系信号を送受信する入力系端子14…及び出力系端子1
5…は、半導体素子3における短辺に沿って並び配設さ
れる。
子14…及び出力系端子15…の下方には半導体素子3
の長辺と平行に線分状の複数のITO配線5a…が並び
配設される。
配設された入力系端子14…及び出力系端子15…に対
する入出力系信号の送受信に際しては、ITO配線5a
…から半導体素子3における一方の短辺側の入力系端子
14…に入力系信号を入力し、かつ半導体素子3の他方
の短辺側の出力系端子15…からITO配線5a…に出
力系信号を出力する。
辺側及び短辺側に設けた電極から、半導体素子の長辺側
に設けられている液晶表示パネルや他の長辺側に設けた
基板の入出力用配線に接続していたので、半導体素子の
短辺側に設けた端子からの引き回し配線に面積を要し、
TCP1の面積が大きくなりこれに伴うコスト増大を招
くと共に、液晶表示パネルの額縁の狭小化を図ることが
困難であるという問題があった。
に設けられる液晶表示パネルに対しては、半導体素子3
の一方の長辺側の駆動用出力端子11…からのみ出力さ
れる。
は、半導体素子3の他方の長辺側の例えば入力端子12
…や電源端子13…等の端子から入力されるが、一部の
電極である入力系端子14…及び出力系端子15…は、
半導体素子3における短辺に沿って並び配設される。
子14…に対しては、短辺に設けられた入力系端子14
…の下方において半導体素子3の長辺と平行に線分状に
並び配設された複数のITO配線5a…にて入出力され
る。
配設された入力系端子14…及び出力系端子15…に対
しては長辺方向に平行に配線パターンを施せばよい。ま
た、その配線パターンの長さも、入力系端子14…及び
出力系端子15…の下方にITO配線5a…があるの
で、長くする必要がない。具体的には、隣接するTCP
1・TCP1間のみITO配線5a…を配する。
体素子3の一方の長辺側に設けられた液晶表示パネルや
他方の長辺側に設けられた基板4の基板配線4a…に向
かって、半導体素子3の短辺に平行に配線すれば良いの
で、配線パターンに無駄がなく、配線抵抗も小さくでき
る。
素子3の短辺に沿って並び配設された電極に対する入出
力系信号の送受信に際しては、線分状の各ITO配線5
a…から半導体素子3における一方の短辺側の入力系端
子14…に入力系信号を入力し、かつ半導体素子3の他
方の短辺側の出力系端子15…から各ITO配線5a…
に出力系信号を出力する。尚、各ITO配線5a…は、
線分状に形成されているため、同一平行ライン上におけ
る各ITO配線5a…の短絡は生じない。
力系端子14…から入力して半導体素子3の他方の短辺
側の出力系端子15…から出力し、次の隣接する半導体
素子3の一方の短辺側の入力系端子14…に入力するこ
とができるので、隣接するTCP1・TCP1間の配線
を効率よく行うことができる。
配線パターンが効率的に行われ、これによって、半導体
素子3の引き廻し配線の面積を低減でき、ひいては、液
晶表示パネルの額縁を狭小化し、コスト低減を図り得る
TCP1を提供することができる。
体素子3における長辺に沿って並び配設された入力や電
源を受信する入力端子12…及び電源端子13…は、基
板4に配設された入力用配線としての基板配線4a…に
接続される。一方、半導体素子3における短辺に沿って
並び配設された入力系端子14…及び出力系端子15…
は、基板4外に配設されたITO配線5aに接続され
る。
系端子15…に対して基板4に配設された基板配線4a
…を使用せずに、基板4外に配設されたガラスパネル5
上のITO配線5a…を経由することにより、基板配線
4a…の領域の縮小を図ることができる。
し、コスト低減を図り得るTCP1を提供することがで
きる。
の短辺側の入力系端子14…をフレキシブル配線板やプ
リント基板等の基板4を使わずにガラスパネル5上のI
TO配線5a…等を経由してTCP1の半導体素子3を
介して入力信号の送受を行うこととした。しかし、必ず
しもこれに限らず、図5に示すように、フレキシブル配
線板やプリント基板等の基板4に配設された基板配線4
a…を用いても、同様の効果が得られる。
やプリント基板等の基板4の配線領域の縮小化を図るこ
とができる。
から平行に、基板4に配設された基板配線4a…に接続
することにより、半導体素子3の短辺側から長辺側へ迂
回して引き回し、基板配線4a…に接続するのに比べ
て、基板4の幅を縮小することができる。
し、コスト低減を図り得るTCP1を提供することがで
きる。
表示装置を駆動するための入出力信号の送受信を行うべ
く、駆動回路素子領域20には、半導体素子3における
一方の短辺側に入力バッファ回路26が設けられ、他方
の短辺側に出力バッファ回路27が設けられている。
て、配線パターンを効率的に行うことができる。
について図6ないし図8に基づいて説明すれば、以下の
通りである。尚、説明の便宜上、前記の実施の形態1の
図面に示した部材と同一の機能を有する部材について
は、同一の符号を付し、その説明を省略する。
体素子30は、図6に示すように、短辺側の両方に入出
力系端子34…が設けられている。そして、前記実施の
形態1で示した入力バッファ回路26及び出力バッファ
回路27がそれぞれ入出力バッファ回路31・31に置
き換わったものとなっている。
される信号の方向に応じて片側が入力バッファ回路26
の役割をすると、他の片側が出力バッファ回路27の役
割をする。また、信号がどちらの方向から送られて来る
かによって、どちらを入力バッファ回路26又は出力バ
ッファ回路27とするかを半導体素子30の外部から設
定することが可能である。
を複数個搭載した場合の平面図は、図7又は図8にて示
される。
した平面図は、前記図2と同じであるため省略する。
ける半導体素子30では、液晶表示装置を駆動するため
の入出力系信号を送受信する入出力系端子34…は、半
導体素子30における両方の短辺に沿って並び配設され
ると共に、これら短辺に設けられた入出力系端子34…
の下方には半導体素子30の長辺と平行に線分状の複数
のITO配線5a…が並び配設される。そして、半導体
素子30の短辺に沿って並び配設された入出力系端子3
4…に対する入出力系信号の送受信に際しては、各IT
O配線5a…から半導体素子30における一方の短辺側
の入出力系端子34…に入出力系信号を入出力し、かつ
半導体素子30の他方の短辺側の入出力系端子34…か
らも各ITO配線5a…に入出力系信号を入出力する。
この場合、何れかの短辺側の入出力系端子34…が前記
入力系端子14…の役割を果たし、他の短辺側の入出力
系端子34…が前記出力系端子15…の役割を果たすこ
とになる。
されているため、同一平行ライン上におけるITO配線
5a…の短絡は生じない。
の方向から信号がきても対応することができる。
び配線パターンが効率的に行われ、これによって、半導
体素子30の引き廻し配線の面積を低減でき、ひいて
は、液晶表示パネルの額縁を狭小化し、コスト低減を図
り得るTCP1を提供することができる。
表示装置を駆動するための入出力信号の送受信を行うべ
く、駆動回路素子領域20には、半導体素子30におけ
る短辺側に入出力バッファ回路31・31がそれぞれ設
けられると共に、入出力バッファ回路31・31は低配
線抵抗にて入出力信号の送受信が行われるようになって
いる。即ち、ITO配線5a…は、アルミ配線等に比べ
て、抵抗が高いが、TCP1…毎にITO配線5a…が
線分状に途切れているため、低抵抗が可能となってい
る。
て、配線パターンを効率的に行うことができると共に、
信号の入出力を効率良く行うことができる。
について図9及び図10に基づいて説明すれば、以下の
通りである。尚、説明の便宜上、前記の実施の形態1及
び実施の形態2の図面に示した部材と同一の機能を有す
る部材については、同一の符号を付し、その説明を省略
する。
TCP1に実装される半導体素子3及び半導体素子30
の周辺に電極パッド10が設けられ、その内部に駆動回
路素子領域20が形成されていた。
体素子40では、図9に示すように、駆動回路素子領域
20の内部に電極パッド10が設けられている。
れ、図10(及び後述する図13参照)に示すように、
デバイスホール2を半導体素子40よりも小さくした構
造となっている。
け面積が小さくなるので、半導体素子40の小型化を図
ることができる。
と封止樹脂領域との和を小さくできるので、TCP1の
外形寸法も、最小限に短くすることができる。
は、半導体素子40における駆動回路素子領域20の内
側に電極パッド10…が設けられている。
子40における駆動回路素子領域20の外に設けられて
いた領域分だけ面積を削減することができる。
とができるので、液晶表示パネルの額縁を狭小化し、コ
スト低減を図り得るTCP1を提供することができる。
について図11ないし図13に基づいて説明すれば、以
下の通りである。尚、説明の便宜上、前記の実施の形態
1ないし実施の形態3の図面に示した部材と同一の機能
を有する部材については、同一の符号を付し、その説明
を省略する。
体素子50は、図11及び図12に示すように、前記実
施の形態3と同様に駆動回路素子領域20の内部に電極
パッド10が設けられるものである。
体素子50では、この電極パッド10の外側にスペーサ
ー用電極パッド51…が配置されている。
0は、TCP1の基材1aの下側に設けられており、イ
ンナーリード配線11a・12a・13aは開口である
デバイスホール2を通して駆動用出力端子11…や入力
端子12…等の電極パッド10に接続される。そして、
そのデバイスホール2の部分については、半導体素子5
0への遮光のために樹脂2aで封止される。
…が無い場合には、TCP1の基材1aが半導体素子5
0に接触し、半導体素子50を傷付けると共に機能素子
の断線、リーク電流の発生、ショート等の発生を招く虞
がある。
1aとの間に支持台としてスペーサー用電極パッド51
…を設けることにより、TCP1の基材1aの半導体素
子50への接触を防止することができる。これによっ
て、上述した半導体素子50への損傷を防止することが
できる。
0へ接触した場合には、半導体素子50と基材1aとの
間に樹脂2aが十分行き渡らず、その結果、半導体素子
50の封止を完全に行うことができない虞がある。
設けた場合には、基材1aと半導体素子50との間に空
間が確保され、樹脂2aが十分に行き渡り、これによっ
て、半導体素子50を完全に覆うことができるので、遮
光のための樹脂2aによる封止を完全に行うことができ
るという効果がある。
は、半導体素子50における駆動回路素子領域20の内
部に電極パッド10が設けられると共に、駆動回路素子
領域20の内部には、電極パッド10の外側に沿ってス
ペーサー用電極パッド51…がさらに配置されている。
子50への接触を防止して、半導体素子50への損傷を
防止することができると共に、半導体素子50の遮光の
ための樹脂2aによる封止を完全に行うことができる。
について図14ないし図20に基づいて説明すれば、以
下の通りである。尚、説明の便宜上、前記の実施の形態
1ないし実施の形態4の図面に示した部材と同一の機能
を有する部材については、同一の符号を付し、その説明
を省略する。
は、各ITO配線5a…は、線分状に形成されていた。
ように、ガラスパネル5上の各ITO配線65a…は、
基板4の長手方向に平行に連続したものとして形成され
ており、各ITO配線65a…には画像信号等の入力系
信号が通っている。
導体素子60における両方の短辺側から上記入力系信号
が入力されるようになっている。
る半導体素子60では、図15に示すように、入力系端
子64…の電極パッド61…が、A側とB側との両方に
設けられており、その配置は、図16にも示すように、
A側の入力系端子64a…とB側の入力系端子64bと
が、それぞれ交互にジグザクに配列されたものとなって
いる。
行にA側の入力系端子64a…とB側の入力系端子64
b…とがそれぞれ交互に配設されており、A側に設けら
れた入力系端子64a…とB側に設けられた入力系端子
64b…とが長辺の同一平行線上に位置しないようにな
っている。これによって、短辺に直角方向に沿って順次
配列されたITO配線65a…から順次重ならないよう
に、両短辺側から交互に入力系信号が入力されるものと
なっている。
素子60の左側の短辺の入力系端子64a…列には奇数
ラインのITO配線65a…が接続され、半導体素子6
0の右側の短辺の入力系端子64b…列には偶数ライン
のITO配線65a…が接続される。
入力系端子64a…が偶数ラインのITO配線65a…
に接続され、右側の短辺の入力系端子64b…列が奇数
ラインのITO配線65a…に接続されるよう形成する
ことも可能である。
力系端子64…からの入力信号に対応するために、本実
施の形態の半導体素子60に設けられた駆動回路素子領
域20では、図17に示すように、前記図4に示したも
のと比較して、B側にも入力バッファ回路26が設けら
れたものとなっている。
0の短辺側の入力系端子64…をフレキシブル配線板や
プリント基板等の基板4を使わずにガラスパネル5上の
ITO配線5a…等を経由してTCP1の半導体素子6
0を介して入力系信号の受信を行うこととした。しか
し、必ずしもこれに限らず、図18に示すように、フレ
キシブル配線板やプリント基板等の基板4のみを用いて
も、前記実施の形態1で述べたように、フレキシブル配
線板やプリント基板等の基板4の配線領域の縮小化を図
ることができる。この場合には、基板4上の基板配線4
a…にて入力が行われることになる。
電極パッド61…が半導体素子60の左右の短辺で交互
にジグザクする千鳥状に配列されたものとなっている
が、必ずしもこれに限らず、適当な位置で部分的にジグ
ザクに配置したりすることができる。
は、液晶表示装置を駆動するための入力系信号を受信す
る入力系端子64…が半導体素子60における両方の短
辺に沿って並び配設される。また、これら両方の短辺に
設けられた入力系端子64…の下方には半導体素子60
の長辺と平行に連続する複数の入力用配線としてのIT
O配線65a…が並び配設される。また、半導体素子6
0における両方の短辺に沿って並び配されて設けられて
いる入力系端子64…は、一方の短辺側の各入力系端子
64a…と他方の短辺側の各入力系端子64b…とが、
上記並び配設されたITO配線65a…に対して順次交
互に接続される。
一方の短辺側だけでなく、両方の短辺側に電極パッド6
1…が設けられる。このため、配線の電極パッド61…
への圧着部が半導体素子60の両方の短辺側に設けられ
るので、片方の短辺側に設けられる場合に比較して、半
導体素子60のTCP1への取り付けをバランス良く行
うことができる。
a…を、前記ITO配線5a…のように線分状に途切れ
たものとして形成するのではなく、液晶表示パネルの長
さに対応して連続した線として形成している。
1…の配置及び配線パターンが効率的に行われ、これに
よって、半導体素子60の引き廻し配線の面積を低減で
き、ひいては、液晶表示パネルの額縁を狭小化し、コス
ト低減を図り得るTCP1を提供することができる。
体素子60における一方の短辺側の各入力系端子64a
…は、ITO配線65a…における奇数線に接続され、
他方の短辺側の各入力系端子64b…は、ITO配線6
5a…における偶数線に接続される。
とが可能となる。
60の両方の短辺に入力系端子64…を設けて、交互に
ITO配線65a…から入力したが、本発明においては
必ずしもこれに限らず、例えば、図19及び図20に示
すように、半導体素子70における少なくとも一方の短
辺に入力系端子64…を設けることが可能である。
a…や基板配線4a…から入力系信号を入力することが
できるので、ITO配線65a…及び基板配線4a…の
配線パターンを効率的に行うことができる。
について図21及び図22に基づいて説明すれば、以下
の通りである。尚、説明の便宜上、前記の実施の形態1
ないし実施の形態5の図面に示した部材と同一の機能を
有する部材については、同一の符号を付し、その説明を
省略する。
様に、電極パッド81…をジグザグに形成するものにお
いて、図21に示すように、前記実施の形態3と同様
に、駆動回路素子領域20の内部に電極パッド81…が
設けられる内パッド方式の構成となっている。
は、図22に示すように、デバイスホール2を前記半導
体素子60よりも小さくした構造となっている。
域分だけ面積が小さくなるので、半導体素子80の小型
化を図ることができる。
と封止樹脂領域との和を小さくできるので、TCP1の
外形寸法を最小限に短くすることができる。
上のように、液晶表示パネルに電気的に接続される電極
は半導体素子の一方の長辺側に設けられる一方、上記液
晶表示装置を駆動するための入出力系信号を送受信する
電極の一部は上記半導体素子における短辺に沿って並び
配設されると共に、これら短辺に設けられた電極の下方
又は上方には半導体素子の長辺と平行に線分状の複数の
入出力用配線が並び配設され、上記半導体素子の短辺に
沿って並び配設された電極に対する入出力系信号の送受
信に際しては、上記各入出力用配線から半導体素子にお
ける一方の短辺側の電極に入力系信号を入力し、かつ半
導体素子の他方の短辺側の電極から上記各入出力用配線
に出力系信号を出力するものである。
配設された電極に対しては長辺方向に平行に配線パター
ンを施せばよい。また、その配線パターンの長さも、電
極の下方又は上方に入出力用配線があるので、長くする
必要がない。
素子の一方の長辺側に設けられた液晶表示パネルや他方
の長辺側に設けられた入出力用配線に向かって、半導体
素子の短辺に平行に配線すれば良いので、配線パターン
に無駄がなく、配線抵抗も小さくできる。
辺に沿って並び配設された電極に対する入出力系信号の
送受信に際しては、線分状の各入出力用配線から半導体
素子における一方の短辺側の電極に入力系信号を入力
し、かつ半導体素子の他方の短辺側の電極から上記各入
出力用配線に出力系信号を出力する。尚、各入出力用配
線は、線分状に形成されているため、同一平行ライン上
における入出力用配線の短絡は生じない。
から入力して半導体素子の他方の短辺側の電極から出力
し、次の隣接する半導体素子の一方の短辺側の電極に入
力することができるので、隣接する半導体素子間の配線
を効率よく行うことができる。
線パターンが効率的に行われ、これによって、半導体素
子の引き廻し配線の面積を低減でき、ひいては、液晶表
示パネルの額縁を狭小化し、コスト低減を図り得る半導
体装置を提供することができるという効果を奏する。
のように、液晶表示パネルに電気的に接続される電極は
半導体素子の一方の長辺側に設けられる一方、上記液晶
表示装置を駆動するための入出力系信号を送受信する電
極の一部は上記半導体素子における短辺に沿って並び配
設されると共に、これら短辺に設けられた電極の下方又
は上方には半導体素子の長辺と平行に線分状の複数の入
出力用配線が並び配設され、上記半導体素子の短辺に沿
って並び配設された電極に対する入出力系信号の送受信
に際しては、上記各入出力用配線から半導体素子におけ
る一方の短辺側の電極に入出力系信号を入出力し、かつ
半導体素子の他方の短辺側の電極からも上記各入出力用
配線に入出力系信号を入出力するものである。
配設された電極に対する入出力系信号の送受信に際して
は、線分状の各入出力用配線から半導体素子における一
方の短辺側の電極に入出力系信号を入出力し、かつ半導
体素子の他方の短辺側の電極からも上記各入出力用配線
に入出力系信号を入出力する。尚、各入出力用配線は、
線分状に形成されているため、同一平行ライン上におけ
る入出力用配線の短絡は生じない。
向から信号がきても対応することができる。
線パターンが効率的に行われ、これによって、半導体素
子の引き廻し配線の面積を低減でき、ひいては、液晶表
示パネルの額縁を狭小化し、コスト低減を図り得る半導
体装置を提供することができるという効果を奏する。
のように、液晶表示パネルに電気的に接続される電極は
半導体素子の一方の長辺側に設けられる一方、上記液晶
表示装置を駆動するための入力系信号を受信する電極の
一部は上記半導体素子における少なくとも一方の短辺に
沿って並び配設されると共に、これら短辺に設けられた
電極の下方又は上方には半導体素子の長辺と平行に連続
する複数の入力用配線が並び配設され、上記半導体素子
の短辺に沿って並び配設された電極に対する入力系信号
の受信に際しては、上記各入力用配線から半導体素子に
おける少なくとも一方の短辺側の電極に入力系信号が入
力されるものである。
配設された電極に対する入力系信号の受信に際しては、
連続する各入力用配線から半導体素子における少なくと
も一方の短辺側の電極に入力系信号が入力される。
2のように、線分状に形成することなく、液晶表示パネ
ルの長さに対応して連続した線として形成することがで
きる。
線パターンが効率的に行われ、これによって、半導体素
子の引き廻し配線の面積を低減でき、ひいては、液晶表
示パネルの額縁を狭小化し、コスト低減を図り得る半導
体装置を提供することができるという効果を奏する。
のように、請求項3記載の半導体装置において、上記液
晶表示装置を駆動するための入力系信号を受信する電極
の一部が上記半導体素子における両方の短辺に沿って並
び配設されると共に、これら両方の短辺に設けられた電
極の下方又は上方には半導体素子の長辺と平行に連続す
る複数の入力用配線が並び配設され、上記半導体素子に
おける両方の短辺に沿って並び配されて設けられている
入力系信号を受信する電極は、一方の短辺側の各電極と
他方の短辺側の各電極とが、上記並び配設された入力用
配線に対して順次交互に接続されるものである。
方の短辺側だけでなく、両方の短辺側に端子が設けられ
る。このため、配線の端子への圧着部が半導体素子の両
方の短辺側に設けられるので、半導体素子の半導体装置
への取り付けをバランス良く行うことができるという効
果を奏する。
のように、請求項1〜4のいずれか1項に記載の半導体
装置において、上記の各電極は、駆動回路素子領域内に
設けられているものである。
動回路素子領域の外に設けられていた領域分だけ面積を
削減することができる。
できるので、液晶表示パネルの額縁を狭小化し、コスト
低減を図り得る半導体装置を提供することができるとい
う効果を奏する。
のように、請求項1〜5のいずれか1項に記載の半導体
装置において、上記半導体素子における長辺に沿って並
び配設された入出力系信号を送受信する電極は、基板に
配設された入出力用配線又は入力用配線としての基板配
線に接続される一方、上記半導体素子における短辺に沿
って並び配設された電極は、基板外に配設された入出力
用配線又は入力用配線としてのITO配線に接続される
ものである。
設された入出力用配線又は入力用配線を使用せずに、基
板外に配設された例えばガラスパネル上のITO配線を
経由することにより、基板配線領域の縮小を図ることが
できる。
し、コスト低減を図り得る半導体装置を提供することが
できるという効果を奏する。
のように、請求項1〜5のいずれか1項に記載の半導体
装置において、上記半導体素子における長辺に沿って並
び配設された入出力系信号を送受信する電極、及び半導
体素子における短辺に沿って並び配設された電極の両方
共、基板に配設された入出力用配線又は入力用配線に接
続されるものである。
平行に基板に配設された入出力用配線又は入力用配線に
接続されるので、半導体素子の短辺側から長辺側へ迂回
して入出力用配線又は入力用配線に接続するのに比べ
て、基板幅を縮小することができる。
し、コスト低減を図り得る半導体装置を提供することが
できるという効果を奏する。
すものであり、複数個の半導体装置において入力系端子
を基板及びガラスパネルに接続した状態を示す平面図で
ある。
す平面図である。
部構成を詳細に示す平面図である。
基板のみに接続した状態を示す平面図である。
を示すものであり、半導体素子における駆動回路素子領
域の内部構成を詳細に示す平面図である。
基板及びガラスパネルに接続した状態を示す平面図であ
る。
基板のみに接続した状態を示す平面図である。
一形態を示すものであり、電極パッドを駆動回路素子領
域の内部に形成した半導体素子を示す平面図である。
平面図である。
の一形態を示すものであり、電極パッドの外側にスペー
サー用電極パッドを設けた半導体素子を示す平面図であ
る。
平面図である。
断面図である。
の一形態を示すものであり、短辺側に沿って両側に設け
られた入力系端子の接続順序として各入力系端子を両側
の短辺側において交互に接続した半導体素子を実装した
複数個の半導体装置において入力系端子を基板及びガラ
スパネルに接続した状態を示す平面図である。
態を拡大して示す要部平面図である。
内部構成を詳細に示す平面図である。
置において入力系端子を基板のみに接続した状態を示す
平面図である。
複数個の半導体装置において半導体素子の片側の短辺の
みに沿って設けられた入力系端子をガラスパネルに接続
した状態を示す平面図である。
の片側の短辺のみに沿って設けられた入力系端子を基板
に接続した状態を示す平面図である。
の一形態を示すものであり、電極パッドを駆動回路素子
領域の内部に形成し、かつ短辺側に沿って両側に設けら
れた入力系端子の接続順序として各入力系端子を両側の
短辺側において交互に接続する半導体素子を示す平面図
である。
平面図である。
示す平面図である。
す平面図である。
続される電極) 14 入力系端子(入出力系信号を送受信する電極) 15 出力系端子(入出力系信号を送受信する電極) 20 駆動回路素子領域 34 入出力系端子(入出力系信号を送受信する電
極) 65a ITO配線(入力用配線)
Claims (7)
- 【請求項1】液晶表示装置を駆動すべく液晶表示パネル
の外縁に配される長方形をなす半導体素子を備え、上記
半導体素子の両方の長辺と両方の短辺とに沿って、液晶
表示装置を駆動するための入出力信号を送受信する電極
及び液晶表示パネルに電気的に接続される電極が形成さ
れる半導体装置において、 上記液晶表示パネルに電気的に接続される電極は半導体
素子の一方の長辺側に設けられる一方、 上記液晶表示装置を駆動するための入出力系信号を送受
信する電極の一部は上記半導体素子における短辺に沿っ
て並び配設されると共に、これら短辺に設けられた電極
の下方又は上方には半導体素子の長辺と平行に線分状の
複数の入出力用配線が並び配設され、 上記半導体素子の短辺に沿って並び配設された電極に対
する入出力系信号の送受信に際しては、上記各入出力用
配線から半導体素子における一方の短辺側の電極に入力
系信号を入力し、かつ半導体素子の他方の短辺側の電極
から上記各入出力用配線に出力系信号を出力することを
特徴とする半導体装置。 - 【請求項2】液晶表示装置を駆動すべく液晶表示パネル
の外縁に配される長方形をなす半導体素子を備え、上記
半導体素子の両方の長辺と両方の短辺とに沿って、液晶
表示装置を駆動するための入出力信号を送受信する電極
及び液晶表示パネルに電気的に接続される電極が形成さ
れる半導体装置において、 上記液晶表示パネルに電気的に接続される電極は半導体
素子の一方の長辺側に設けられる一方、 上記液晶表示装置を駆動するための入出力系信号を送受
信する電極の一部は上記半導体素子における短辺に沿っ
て並び配設されると共に、これら短辺に設けられた電極
の下方又は上方には半導体素子の長辺と平行に線分状の
複数の入出力用配線が並び配設され、 上記半導体素子の短辺に沿って並び配設された電極に対
する入出力系信号の送受信に際しては、上記各入出力用
配線から半導体素子における一方の短辺側の電極に入出
力系信号を入出力し、かつ半導体素子の他方の短辺側の
電極からも上記各入出力用配線に入出力系信号を入出力
することを特徴とする半導体装置。 - 【請求項3】液晶表示装置を駆動すべく液晶表示パネル
の外縁に配される長方形をなす半導体素子を備え、上記
半導体素子の両方の長辺と両方の短辺とに沿って、液晶
表示装置を駆動するための入出力信号を送受信する電極
及び液晶表示パネルに電気的に接続される電極が形成さ
れる半導体装置において、 上記液晶表示パネルに電気的に接続される電極は半導体
素子の一方の長辺側に設けられる一方、 上記液晶表示装置を駆動するための入力系信号を受信す
る電極の一部は上記半導体素子における少なくとも一方
の短辺に沿って並び配設されると共に、これら短辺に設
けられた電極の下方又は上方には半導体素子の長辺と平
行に連続する複数の入力用配線が並び配設され、 上記半導体素子の短辺に沿って並び配設された電極に対
する入力系信号の受信に際しては、上記各入力用配線か
ら半導体素子における少なくとも一方の短辺側の電極に
入力系信号が入力されることを特徴とする半導体装置。 - 【請求項4】上記液晶表示装置を駆動するための入力系
信号を受信する電極の一部が上記半導体素子における両
方の短辺に沿って並び配設されると共に、これら両方の
短辺に設けられた電極の下方又は上方には半導体素子の
長辺と平行に連続する複数の入力用配線が並び配設さ
れ、 上記半導体素子における両方の短辺に沿って並び配され
て設けられている入力系信号を受信する電極は、一方の
短辺側の各電極と他方の短辺側の各電極とが、上記並び
配設された入力用配線に対して順次交互に接続されるこ
とを特徴とする請求項3記載の半導体装置。 - 【請求項5】上記の各電極は、駆動回路素子領域内に設
けられていることを特徴とする請求項1〜4のいずれか
1項に記載の半導体装置。 - 【請求項6】上記半導体素子における長辺に沿って並び
配設された入出力系信号を送受信する電極は、基板に配
設された入出力用配線又は入力用配線としての基板配線
に接続される一方、 上記半導体素子における短辺に沿って並び配設された電
極は、基板外に配設された入出力用配線又は入力用配線
としてのITO配線に接続されることを特徴とする請求
項1〜5のいずれか1項に記載の半導体装置。 - 【請求項7】上記半導体素子における長辺に沿って並び
配設された入出力系信号を送受信する電極、及び半導体
素子における短辺に沿って並び配設された電極の両方
共、基板に配設された入出力用配線又は入力用配線に接
続されることを特徴とする請求項1〜5のいずれか1項
に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14027198A JP3406517B2 (ja) | 1998-05-21 | 1998-05-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14027198A JP3406517B2 (ja) | 1998-05-21 | 1998-05-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11337966A true JPH11337966A (ja) | 1999-12-10 |
JP3406517B2 JP3406517B2 (ja) | 2003-05-12 |
Family
ID=15264902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14027198A Expired - Fee Related JP3406517B2 (ja) | 1998-05-21 | 1998-05-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3406517B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005062582A (ja) * | 2003-08-18 | 2005-03-10 | Hitachi Displays Ltd | 表示装置 |
JP2005203745A (ja) * | 2004-01-15 | 2005-07-28 | Samsung Electronics Co Ltd | 駆動チップ及びこれを有する表示装置 |
KR100665184B1 (ko) * | 2003-11-26 | 2007-01-04 | 삼성전자주식회사 | 반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및상기 테이프 캐리어 패키지를 포함하는 액정표시장치 |
CN1302315C (zh) * | 2003-11-05 | 2007-02-28 | 友达光电股份有限公司 | 液晶显示组件 |
JP2010015114A (ja) * | 2008-07-07 | 2010-01-21 | Toshiba Mobile Display Co Ltd | 表示装置 |
US8023087B2 (en) | 2006-08-23 | 2011-09-20 | Hitachi Displays, Ltd. | Display device having particular pixels and signal wiring internal circuits |
JP2014157219A (ja) * | 2013-02-15 | 2014-08-28 | Renesas Sp Drivers Inc | ドライバic及び画像表示装置 |
-
1998
- 1998-05-21 JP JP14027198A patent/JP3406517B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005062582A (ja) * | 2003-08-18 | 2005-03-10 | Hitachi Displays Ltd | 表示装置 |
CN1302315C (zh) * | 2003-11-05 | 2007-02-28 | 友达光电股份有限公司 | 液晶显示组件 |
KR100665184B1 (ko) * | 2003-11-26 | 2007-01-04 | 삼성전자주식회사 | 반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및상기 테이프 캐리어 패키지를 포함하는 액정표시장치 |
JP2005203745A (ja) * | 2004-01-15 | 2005-07-28 | Samsung Electronics Co Ltd | 駆動チップ及びこれを有する表示装置 |
US8023087B2 (en) | 2006-08-23 | 2011-09-20 | Hitachi Displays, Ltd. | Display device having particular pixels and signal wiring internal circuits |
US8139194B2 (en) | 2006-08-23 | 2012-03-20 | Hitachi Display, Ltd. | Display device having particular pixels and signal wiring internal circuits |
JP2010015114A (ja) * | 2008-07-07 | 2010-01-21 | Toshiba Mobile Display Co Ltd | 表示装置 |
JP2014157219A (ja) * | 2013-02-15 | 2014-08-28 | Renesas Sp Drivers Inc | ドライバic及び画像表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3406517B2 (ja) | 2003-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5737053A (en) | Wire substrate having branch lines perpendicular to the main lines in which the branch lines connect to driving circuits on a display device | |
EP0567209B1 (en) | Liquid crystal panel module and tape carrier package | |
JP3595754B2 (ja) | 液晶表示装置 | |
JP3696512B2 (ja) | 表示素子駆動装置およびそれを用いた表示装置 | |
US6587177B2 (en) | Connection structure of display device with a plurality of IC chips mounted thereon and wiring board | |
US20020080104A1 (en) | Semiconductor device | |
US20010050431A1 (en) | Semiconductor device and liquid crystal module adopting the same | |
JPH11305681A (ja) | 表示装置 | |
US6052171A (en) | Liquid crystal display with electrically connected integrated circuits and opposite voltage line between input and output wirings | |
JP2568748B2 (ja) | 半導体装置 | |
KR100209863B1 (ko) | 반도체 장치 테이프 캐리어 패키지 및 디스플레이 패널 모듈 | |
JP2006154726A (ja) | フレキシブル回路基板およびこれを用いた液晶表示装置 | |
JPH11337966A (ja) | 半導体装置 | |
US6603527B1 (en) | Liquid crystal display device | |
JP3580207B2 (ja) | 表示装置 | |
US20080119069A1 (en) | Board device and board | |
KR100687535B1 (ko) | 액정표시장치의 구동장치 | |
JP3199570B2 (ja) | 表示装置 | |
JP3858135B2 (ja) | 半導体装置の接合構造 | |
US5654730A (en) | Liquid crystal display device | |
JP3649050B2 (ja) | 半導体装置の接合構造 | |
JP3264103B2 (ja) | 液晶表示装置 | |
JP3778759B2 (ja) | 表示装置 | |
JPH06222378A (ja) | 平面型表示装置 | |
JPH07263485A (ja) | Icチップおよびそれと基板との接続構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080307 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |