JPH04144148A - フイルムキャリヤテープ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は１％に、複数の半導体チップを互いに接続して
１つの回路を構成するマルチチップ型のフィルムキャリ
ヤテープに係り、いずれか一方の半導体チップの不良を
発見した場合におけるり被ア構造に関する。

（従来の技術） 電子機器に搭載される電子モノエールの性能を１００チ
引き出して、その電子機器に備えられる性能を完全に達
成させるための１つの要因として、電子モノエールを構
成する半導体チップや電子部品と電子機器とを結び付け
る実装技術が重要である。

上記実装技術は、二つの電子部品間あるいは二つのＩＣ
の電極間などを接ぐ技術である接合技術と、電子部品を
搭載するためのがラスエキポジ回路基板やセラミック基
板などに関する回路基板技術などからなる。

また、上記実装技術は、半導体チップその本のの接続を
主体とする半導体装技術と、半導体装置のリードを回路
基板に接合する基板実装技術からなる。そして、上記半
導体装技術は、金やアルミニウム材の極細線を用いて電
極間を１本ずつ接合するワイヤボンディング技術と、上
記極細線を用いずに、かつ電ｊ数やリード数に無関係に
一回の動作で接合を行う、いわゆる−括接合のワイヤレ
スデンディング技術からなる。

上記ワイヤデンディング技術は、半導体産業が興されて
以来、使用され続けてきた技術であるが近年の技術向上
の目的を満足しぎれな（・事情から一括接合のワイヤレ
スボンディング技術である、いわゆるＴＡＢ技術が取り
入れらｎてきた。

上記ＴＡＢ　技術のプロセスは、フィルムキャリヤテー
プ製造工程、半導体チップにバンプと呼ばれる！極を形
成する工程、フィルムキャリヤテープに設けられるデバ
イスホールに突出するインナリードと上記半導体チップ
の電極とを接合するインナリードデンディング工程、こ
れら半導体チップおよびインナリードを樹脂封止する工
程、！気持性を検査する工程、アウタリードを打ち抜く
工程。

上記アウタリードを回路基板に接合するアウタリードデ
ンディング工程からなる。

上記フィルムキャリヤテープ製造工程と電極形成工種と
を除く、以下に説明した工程をまとめて１１ツケーノ工
程と呼んでいる。

このようなＴＡＢ技術によるノッケージの特徴として、
テープ上で電気的特性検査ができること。

テープの可撓性を利用して折り曲げや立体的な実装がで
きること、テープ上に配線パターンを形成して回路基板
にできること、薄型で小型のパツケージを得ることの他
に、同一テープに複数の半導体チップを搭載して１つの
回路を構成する。いわゆるマルチチップ型のフィルムキ
ャリヤテープが得られる利点がある。

これは、たとえば第５図に示すように構成される。フィ
ルムキャリヤテープのポリイミド樹脂からなるベースフ
ィルムｌに、ここでは２種類の開口面積のデバイスホー
ル２ｍ、２ｂが開口するとともに、それぞれの周縁から
デバイスホール２＆。

２ｂ内にインナリードを突出させ念リード配線３ａ・・
・、３ｂ・・・が設けられる。上記リード配線３＆・・
・、Ｊｂ・・・は２種類あって、その〜方３＆・・・は
他端部にテスト・ンツド４・・・が設けられるアウタリ
ードとなるもの、他方３ｂ・・は上記デバイスホール２
ｍ、２ｂ相互間を互（・に接続し、かつその両端がそれ
ぞれのデバイスホール２＊　、　２ｂに突出するインナ
リードであるものとに分かれる。また。

各デバイスホール２ｇ、２ｂには、それぞれ最適な面積
の第１の半導体チップ５ａと第２の半導体チップ５ｂと
が嵌合し、かつここでは図示しない電極上のバンプ（金
属突起）と上記インナリードとが接続される。

たとえば、上記第１の半導体チップ５ａは、ＣＰＵとし
て用いられ、上記第２の半導体チップ５ｂは、液晶表示
の駆動用ＬＳＩチップとして用いられる。このような使
い方であると、両方のチップ５ｈ、５ｂを接続するため
の接続箇所が減少するとともに特別に上記チップ５　ｍ
　、　、５　ｂを搭載するための回路基板が不要である
。すなわち、テープ自体が回路基板を兼用することとな
る。

（発明が解決しようとする課題） ところで、このよう彦マルチチップ型のフィルムキャリ
ヤテープにおいても、第１．第２の半導体チッ７’　５
　ａ　、　５　ｂをインナリードデンディングした状態
で、それぞれの電気的な特性を検査しなければならない
。

なお説明すれば、ウェノ・プロセスｉ了ｆのグローブ検
査では、所定の電圧、電流１周波数を印加できない場合
が多く、ウヱハグロセス終了５＆のグローブ検査で良品
と認められたチップでも、実際の機能検査を行なうと数
チから１０数多の不良チップが混在していることが多い
。そのための検査を上記工程後に行なう必要があり、　
ＴＡＢ技術を採用すると、この検査がテープの状態で連
続して行なえる特徴があることは、先に説明した通りで
ある。

マルチチッｆｆｊｌ−のフィルムキャリヤテープに上記
複数の半導体チップ５＊、５ｂをデンディングする方法
として、はじめ同一のベースフィルム１にたとえば第１
の半導体チッ７’　５　ｍを連続してダンディングし、
−旦ベースフイルムノを％’ｌＲる。

そして、再びＲ−スフイルム１を繰り出して第２の半導
体チップ５ｂをデンディングして巻き収る６電気特性検
査は、各半導体チツ７’　５　ｇ　、　５　ｂそれぞれ
について行われる。そのため、必ずしも両方の半導体チ
ツｆ　５　ｍ　、　５　ｂが揃って良品もしくは不良品
となる結果ばかりでなく、１・ずれ力・一方の半導体チ
ップたとえば５ａが良品で、他方の半導体チップ５ｂが
不良品であること、あるｔ−ば５ｂが良品で５＆が不良
品の場合もある。

両生導体チップ５＠、ｓ’ｏとも良品であれば何ら問題
がなく、また両生導体チップ５．，５ｂとも不良品であ
れば、そのまま廃棄するので問題力；ない。しかしなが
ら、一方の半導体チツ７’　５　ＪＬもしくは５ｂが良
品で、他方の半導体チップ５ｂもしくは５ａが不良品で
ある場合には、当然、そのまま使用することは不可であ
り、かと言って廃棄すると、良品の半導体チップ５ａも
しくは５ｂカームダとなってしまう。

単体の半導体チップで１つの回路が構成されるフィルム
キャリヤテープにおいては、電気特性検査による不良品
発見率は略一定していて、最大で歩留まり８０％である
。この数字をそのまま上述した複数の半導体チップで１
つの回路を構成するフィルムキャリヤテープに適用する
と、単純計算で歩留まりが４０〜５０チまでに低下して
しまいテープコストが極めて高いという不具合がある。

本発明は、上記事情に着目してなされたものであり、マ
ルチチップ型のものにおいて、いずれか一方の半導体チ
ップが不良品であることが判明し之場合に、残る良品で
ある半導体チップを生かしてテープコストの低減化を図
れるフィルムキャリヤテープを提供することを目的とす
る。

［発明の構成］ （課題を解決するための手段） 上述の目的を達成するため本発明は、可撓性を有するベ
ースフィルムに、所定間隙を存して複数のデバイスホー
ルを設け、これらデバイスホールに互いに所定間隙を存
してインナリードを突出する多数のリード配線を設け、
それぞれのデバイスホールに半導体チップを嵌合すると
ともに、これら半導体チップの電啄を上記インナリード
と接続し、かつ複数の半導体チップは上記リードフレー
ムを介して互いに接続して１つの回路を構成するマルチ
チップ型のフィルムキャリヤテープにおいて、上記半導
体チップ相互を接続するリード配線の所定位置が露出す
るようベースフィルムにリペア用開口部を設けたことを
特徴とするフィルムキャリヤテープである。

（作用） 互いに接続される複数の半導体チップのうちの、いずれ
か一方のみが不良品であることが発見されたら、これら
の間に設けられるリペア用開口部に沿ってベースフィル
ムを切断する。すると。

良品側の半導体チップに接続されるリード配線がＩＪ　
ｄア用開ロ部に突出した状態で残る。そして。

逆に他方のみが不良品であることが発見されたベースフ
ィルムをリペア用開口部に沿って切断し、残した良品側
の半導体チップと先に残した良品の半導体チップとのリ
ード配線を、リペア用開口部から突出する部位で接続す
る。その結果、良品相互の半導体チップが接続され、設
定された１つの回路を構成するマルチチップ型のフィル
ムキャリヤテープに換わる。

（実施例） 以下１本発明の一実施例を図面にもとづいて説明する。

第１図に、フィルムキャリヤテープを示す。後述するり
ベア用開口部１０及びＩＪ　、２ア時のベースフィルム
小片の位買決め穴ａ・・・を除いて、他の構成は先に説
明したものと全く同一でよい。すなわち、ポリイミド樹
脂からなるベースフィルム１に。

２穫類の開口面積のデバイスホール２＊、；Ｊｂが開口
され、それぞれの周縁からインナリードを突出させたリ
ード配８３ｍ・・・　３ｂ・・・が設けられる・上記リ
ード配線３ａ・・・、Ｊｂ・・・は、他端部にテストパ
ッド４・・・が設けられるアウタリードとなるもの、互
いのデバイスホール２ｍ、２ｂを接続シて両端部がイン
ナリードであるものとに分かれる。

それぞれのデバイスホール２ｍ、２ｂＫ、は、それぞれ
最適な面積の第１の半導体チップ５ａと第２の半導体チ
ップ５ｂとが嵌合し５かつここでは図示しない電極上の
バンプ（金属突起）と上記インナリードとが接続される
。

上記ＩＪ−＜ア用開ロ部１０は、第１．第２の半導体チ
ップ５ｍ、５ｂを接続するリード配線３ｂ・・・の中途
部に設けられる。すなわち、複数本あるリード配＠３ｂ
・・・の中途部全てが露出するよう、延出方向とは直交
する方向に亘って開口される。その開口面積と開口位置
の設定にあたっての条件として、上記リード配Ｈ３ｂ・
・・の保持強度を損なわない程度開口することは、最低
限必要である。

このようにして構成されるフィルムキャリヤテープにお
いて、インナリードデンディングを終了した時点で、そ
れぞれの半導体チップ５ｔｈ、５ｂに対する電気特性検
査を行う。

検査の結果、第２図に示すように、フィルムキャリヤテ
ープにおける。ある回路で、たとえば第１の半導体チッ
７’、５＋１１は良品であるが、第２の半導体チップ５
ｂは不良品であることが判明したら、良品側の第１の半
導体チッ７’　５　ｍおよびリード配線３＊、３ｂ及び
位置決め穴ａ、ａを残した状態で、かつアウタリードデ
ンディング可能な形状にベースフィルム１を部分的に打
ち抜く。その下段に示すように、上記テスト・母ツド４
・・・Ｋ接続していたリード配線３ａ・・・は、ベース
フィルムｌ端縁からそのアウタリードが突出する。第１
の半導体チップ５ａに接続していたリード配線３ｂ・・
・の中途部は、それまであったりペア用開口部１０の端
縁から突出する。ベースフィルム小片１１１Ｌが得られ
る。この状態で、残った不良品側の第２の半導体チッｆ
ｓｂをベースフィルム１ごと廃棄し。

良品側の第１の半導体チップ５ａとリード配線３ａ・−
・、３ｂ・・・の一部カ残っタヘースフイルム小片１１
ｍを保存する。

また、フィルムキャリヤテープにおける他の回路で、た
とえば第２の半導体チップ５ｂは良品であるが、第１の
半導体チップ５ａは不良品であることが判明し念ら、良
品側の第２の半導体チップ５ｂおよびリード配線３ａ・
・・、Ｊｂ・・・をリペア時の位置決め穴ａ、ａを残し
た状態でアウタリードゲンディング可能な形状に打ち抜
く。その下段に示すように、テスト・セット°４・・・
に接続していたリード配線３＆・・・ハ、ベースフィル
ム１端縁かラソのアウタリードが突出する。第２の半導
体チップ５ｂに接続していたリード配線３ｂ・・・の中
途部は。

その端縁がコ字状に残るように切断されたＩＪ　−＜ア
用開ロ部１０に突出するベースフィルム小片１１ｂが得
られる。この状態で、残った不良品側の第１の半導体チ
ップ５＆をベースフィルムｌごと廃棄し、打ち抜いた良
品側の第２の半導体チッｆｓｂとリード配線３ＩＬ・・
・、３ｂの一部および端縁が開口するＩＪ　／Ｊ？ア用
開ロｓ１０が残ったベースフィルム小片１１ｂを保存す
る。

対象となるベースフィルム小片１１ａ、ｌｌｂが揃っ念
ら、さらに下段に示すように、それぞれのベースフィル
ム小片１１纂、ｌｌｂの端縁相互を突き合わせ、かつＩ
Ｊ　ｄア用開ロ部１ｏ４．しくはその端縁から突出する
リード配線３ｂ・・・、Ｊｂ・・・相互を重ね合わせる
。そして、互いのリード配線３ｂ・・・、Ｊｂ・・・を
−括接合する。具体的には、たとえば第３図に示すよう
に、一部が突出し、かつベースフィルム小片１１＊、Ｉ
ｌｂを位置決めする位置決めピンｂを有する受は治具１
２を備え、この受は治具１２の位置決めビンｂにベース
フィルム小片１１ｈ、ｌｌｂの位置決め穴ａ・−・を挿
入し位置決めする。その結果、それぞれリペア用開口部
１０もしくはその端縁から突出するリード配線３ｂ　、
３ｂを重ね合せて保持し、加熱したデンディングツール
１３を下降してリード配Ｉｗ３ｂ＃３ｂ相互を加熱加圧
し接合する。したがって、再び第２図の最下段に示すよ
うに、互いに良品である第１．第２の半導体チップ５ｔ
ｈ、５ｂ相互が接続される１つの回路を備えたフィルム
キャリヤテープ片１４が得られることとなる。

なお、互いのリード配線３ｂ　、３ｂ相互を接合する手
段としては、この他、たとえば一方のＩＪ−ド配線３ｂ
を溶融はんだ中に浸漬し、かつここから引き上げて他の
リード配線３ｂにはんだメツキして接合する手段や、異
方性導電フィルムによる接合手段などがある。

第４図に示すように、上記ベースフィルム片１４を所定
のプリント基板１５上に載置し、かつリード配Ｎ３１・
・・、３ｂ・・・を接続パターン１６に接合する。上記
プリント基板１５にはたとえば液晶部１７が備えられ５
ここにも上記ベースフィルム片１４のリード配線３ａを
接合する。これらの接合にあたっては、上述したような
ゲンディングツール１３を用いてもよく、あるいははん
だメツキや異方性導電フィルムを用いてもよい。いずれ
にしても、所望の回路を構成することができる。

［発明の効果］ 以上説明したように本発明によれば、互いに接続される
複数の半導体チップのうちの、いずれか一方のみのが不
良品であっても、これらの間に設けられるリペア用開口
部に沿ってベースフィルムを切断して、良品側の半導体
チップに接続されるリード配線をＩＪ　ｄア用開ロ部に
突出した状態で残し、対象となる良品の半導体チップが
あれば同様に切断して、残した良品側の半導体チップと
先に残した良品の半導体チップとのリード配線相互を、
リペア用開口部から突出する部位で接続する。

したがって、設定された１つの回路を構成するマルチチ
ップ型のものくおいて、いずれか一方の半導体チップが
不良品であることが判明しても、残る良品である半導体
チップを生かすことができ、テープコストの低減化を図
れるという効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すフィルムキャリヤテー
プの正面図、第２図はり被ア工程を説明する図、第３図
はそのうちの接合工程を示す図。 第４図は本発明によって得られたフィルムキャリヤテー
プを用いた製品の概略の斜視図、第５図は本発明の従来
例を示すフィルムキャリヤテープの正面図である。 １・・・ベースフィルム、２ｍ、２ｂ・・・デバイスホ
ール、３＊、３ｂ・・・リード配線、５ｈ、５ｂ・・・
半導体チップ、１０・・・リペア用開口部。

Claims (1)

【特許請求の範囲】
1. 　可撓性を有するベースフィルムに、所定間隔を存して
   複数のデバイスホールが設けられ、これらデバイスホー
   ルに互いに所定間隔を存してインナリードが突出する多
   数のリード配線が設けられ、それぞれのデバイスホール
   に半導体チップが嵌合するとともにこの半導体チップの
   電極が上記インナリードと接続され、かつ複数の半導体
   チップは上記リード配線を介して互いに接続され１つの
   回路を構成するマルチチップ型のフィルムキャリヤテー
   プにおいて、上記半導体チップ相互を接続するリード配
   線の所定位置が露出するようベースフィルムにリペア用
   開口部を設けたことを特徴とするフィルムキャリヤテー
   プ。