JP3212640B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3212640B2
JP3212640B2 JP21893991A JP21893991A JP3212640B2 JP 3212640 B2 JP3212640 B2 JP 3212640B2 JP 21893991 A JP21893991 A JP 21893991A JP 21893991 A JP21893991 A JP 21893991A JP 3212640 B2 JP3212640 B2 JP 3212640B2
Authority
JP
Japan
Prior art keywords
product
film
inspection
substrate
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21893991A
Other languages
English (en)
Other versions
JPH0590332A (ja
Inventor
中島  茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optic Co Ltd filed Critical Olympus Optic Co Ltd
Priority to JP21893991A priority Critical patent/JP3212640B2/ja
Publication of JPH0590332A publication Critical patent/JPH0590332A/ja
Application granted granted Critical
Publication of JP3212640B2 publication Critical patent/JP3212640B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、製品部と検査部とをひ
とつのテープキャリア上に設けた半導体装置に関する。
【0002】
【従来の技術】従来、電子機器の小型化、薄型化に伴い
半導体装置の高密度化が要求されている。この半導体装
置の製造手段として、TAB(Tape Automated Bondin
g)方式がある。
【0003】このTAB方式は、 (i)ICチップなどの半導体素子を実装した部品をテー
プ状で供給できる (ii) 半導体素子を実装する際、一度に複数の接点を接
続できて時間短縮に繋がる などの利点から各分野において広く採用されている。
【0004】また、近年では半導体装置の小型化が進
み、半導体素子自体の小型化のみならず、この半導体素
子をバンプ接続するインナリードのピッチの縮小化、テ
ープキャリア上のパターンピッチの縮小化などが要求さ
れるにつれて、高密度化のために半導体素子を実装した
後の検査が極めて困難になってきており、特に、基板が
フィルム状なので検査作業は一層の困難を極めている。
【0005】そこで、テープキャリア上に予め製品部
と、ある程度の検査しやすい大きさを有する検査部とを
設け、検査を必要とするパターンをこの検査部に分岐し
ておき、実装後の検査を容易なしめ、検査終了後には上
記検査部を切断して上記製品部のみを基板とする技術が
採用されるに至った。
【0006】
【発明が解決しようとする課題】しかし、上記検査部を
切断する作業が半導体素子を実装した後に行われるた
め、寸法精度が極めて悪かった。すなわち、一般に、テ
ープキャリアからの型取りは、このテープキャリアに穿
設したガイド孔などを基準に行なうので高い寸法精度が
得られるが、半導体素子が実装された状態で、且つ、機
器内に組込む前の段階では、既にテープキャリアから型
抜きされているため、基準とするガイド孔がなく治具な
どを使用しても切断時の寸法精度を保証することができ
ない。
【0007】小型化により製品部の実装密度が高い最近
の半導体装置では、基板上に設けた切断部の寸法精度が
保証されないと、この切断部近傍のリードパターンが誤
って切断されたり、あるいは、リジットに設計された機
器内に上記半導体装置を組込むことが困難になるなどの
不都合が生じる。
【0008】本発明は、上記事情に鑑みてなされたもの
で、検査部を後加工により製品部から切断しても、この
製品部における必要な寸法精度は充分確保することがで
きて製品の品質を保証することのできる半導体装置を提
供することを目的としている。
【0009】
【課題を解決するための手段】上記目的を達成するため
本発明による半導体装置は、テープキャリア上に導体を
介して半導体素子を実装する製品部と型抜き部とを設
け、前記導体に接続する検査用パターンを前記製品部か
ら延設した半導体装置において、前記型抜き部に前記製
品部を突出させた突出部を設け、この突出部上に前記検
査用パターンを形成すると共に、前記半導体素子を実装
する部分より離れた前記突出部に前記検査用パターンと
前記突出部とを切断する切断部を設けたことを特徴とす
る。
【0010】
【作 用】上記構成において、テープキャリアに、導体
を介して半導体素子を実装する製品部と、この製品部
ら側方に突出し切断部を介して連設した検査用パターン
を形成された突出部とを型抜きし、次いで、この検査
パターンに分岐した上記導体の少なくとも一部にて所定
の検査を行う。
【0011】そして、この検査が所定に終了した後、上
突出部を上記製品部から上記切断部にて切断する。
【0012】この切断部が上記製品部の上記半導体を実
装する部分より離れ、且つ上記製品部の側方へ突出した
突出部分に設けられているので、検査用パターンの設け
られた上記突出部を比較的緩い寸法精度内で切断して
も、厳格な寸法精度を必要とする半導体実装部分に悪影
響を及ぼすことはない。
【0013】
【実施例】以下、図面に基づいて本発明の実施例を説明
する。
【0014】図1,図2は本発明の第一実施例を示し、
図1はテープキャリア上に設けた半導体装置の平面図、
図2は図1の要部拡大図である。
【0015】図中の符号1はテープキャリアで、このテ
ープキャリア1は、その両側に所定間隔ごとに穿設した
ガイド孔1aに係合するスプールの回転駆動により上手
方向に設けたロール(図示せず)から順次供給される。
【0016】このテープキャリア1には、フィルム状基
板2が所定間隔ごとに型抜形成されている。このフィル
ム状基板2は製品部3と検査部4とからなり、この製品
部3と検査部4とが切断部5を介して連設され、また、
この製品部3と検査部4とが支持部6a,6bを介して
上記テープキャリア1側に支持されている。
【0017】上記フィルム状基板2の表面の製品部3側
に複数のリードパターン7が貼付されており、このリー
ドパターン7の一部が上記製品部3の長手方向一側に穿
設したデバイスホール3aに延出されてバンプ接続部7
aを構成している。
【0018】上記デバイスホール3aにはICなどの半
導体素子9が裏面からセットされ、この半導体素子9の
電極が上記バンプ接続部7aにバンプ(図示せず)を介
して熱圧着などの手段により接続されている。
【0019】また、上記リードパターン7の他の一部が
上記フィルム状基板2の上記製品部3の長手方向端縁か
ら延出されて他のバンプ接続部7bを構成している。こ
のバンプ接続部7bには上記製品部3の裏側から固体撮
像素子10の電極が上記バンプを介して接続されてい
る。
【0020】また、上記製品部3の表側に貼付したリー
ドパターン7の別の一部が長手方向の他側へ延出され
て、外部リード接続部7cを形成している。
【0021】さらに、この外部リード接続部7cにスル
ーホール11が形成され、このスルーホール11を介し
てフィルム状基板2の裏側に貼付したリードパターン1
2が上記外部リード接続部7cに接続されている。
【0022】このリードパターン12は上記フィルム状
基板2の検査部4側へ延出されて検査用パターン12a
を形成している。
【0023】また、上記製品部3と検査部4とを接続す
る切断部5は上記製品部3の一側で上記半導体素子9の
実装位置より離れた部位、すなわち、図においては上記
外部リード接続部7cの近傍に突設した突部5aの端面
に設けられている。
【0024】リジットに設計された機器内に上記製品部
3を組付ける場合、半導体素子9および固体撮像素子1
0が実装する部分は、実装密度が高いため幅wが他の部
分に比し厳しく規制されている。一方、電子部品の実装
されていない外部リード接続部7cにおける寸法は比較
的緩く、上記切断部5は、寸法精度が緩く、しかも、切
断時の曲げ応力が上記製品部3のリードパターンなどに
影響を及ぼさない位置、すなわち、部品実装位置から離
れた部位でしかも、側方へ突出した位置に設けられてい
る。
【0025】また、この切断部5を端面に有する突部5
aに、組込み時に機器内の図示しないピンなどに装着固
定する固定用孔5bが穿設されている。
【0026】(作用)次に、上記構成における実施例の
作用について説明する。
【0027】まず、半導体装置の製造手順について説明
すると、図示しないロールからテープキャリア1を、こ
のテープキャリア1の両側に穿設したガイド孔1aに係
合するスプール(図示せず)を介して順次送り出す。そ
して、この送り出されたテープキャリア1に型抜きによ
りフィルム状基板2を形成する。
【0028】その後、このフィルム状基板2にリードパ
ターン7,12を貼付するとともにスルーホール11を
形成する。
【0029】次いで、半導体素子9、固体撮像素子10
の各電極を上記リードパターン7のバンプ接続部7a,
7bにバンプを介して所定に接続し配線する。
【0030】そして、上記フィルム状基板2に電子部品
を所定に実装した後、上記テープキャリア1に穿設した
ガイド孔1aを基準に上記フィルム状基板2を支持部6
a,6bから切り離す。
【0031】そして、上記テープキャリア1から切り離
したフィルム状基板2に他の必要な加工を施した後、こ
のフィルム状基板2の検査部4にて製品部3の検査を行
う。所定の検査が終了したら上記製品部3から検査部4
を切断部5で切り離し、半導体部品を完成させる。
【0032】ところで、上記テープキャリア1の支持部
6a,6bからフィルム状基板2を切り離す際には上記
ガイド孔1aを基準位置として行うので精度良く切断す
ることができる。一方、フィルム状基板2の製品部3か
ら検査部4を切り離す場合、この製品部3には部品が実
装されており、基準孔を設定することができず、治具な
どを用いても精度良く切断することはできない。
【0033】この実施例における切断部5が上記半導体
素子9、固体撮像素子10から離れた部位、すなわち、
寸法精度の比較的緩い位置に設けたので、切断後の製品
部3の必要な寸法精度を確保することができる。また、
切断部5が突部5aの端面であるため、製品部3のリー
ドパターン7を誤って切断してしまうこともない。さら
に、切断時に近傍のリードパターン7に曲げ応力が印加
されることもない。
【0034】(第二実施例)図3は本発明の第二実施例
を示し、(a)は製品部と検査部とが接続された状態の
フィルム状基板の平面図、(b)は製品部から検査部を
切り離した状態のフィルム状基板の平面図である。
【0035】この実施例では、突部5aを、フィルム状
基板2の製品部3から検査部4を切断したときに形成す
るようにしたもので、それ以外の構成、作用、効果は第
一実施例と同一である。
【0036】(第三実施例)図4以下は本発明の第三実
施例を示し、図4はフィルム状基板の展開図、図5は完
成した半導体装置の側面図、図6は図5の平面図、図7
は図5の底面図、図8はベース部材を示し、(a)は側
面図、(b)は底面図、(c)は右側面図である。
【0037】前述した第一実施例における部品を所定に
実装したフィルム状基板2の製品部3は、図4に示すよ
うに細長く形成され、そのほぼ中央に曲げ部2aを有
し、一方の端部側には、半導体素子9を実装するデバイ
スホール3aが穿設され、他方の端部側にはコンデンサ
21を実装するランド7dが形成されている。このフィ
ルム状基板2は上記曲げ部2aを中心としてU字状に折
返して使用するもので、上記デバイスホール3aに実装
する半導体素子9と上記ランド7dに実装したコンデン
サ21とが対向するように配設されている(図5参
照)。なお、図においては、各リードパターン7,7a
〜7dをハッチングて示している。
【0038】また、上記デバイスホール3aに臨まされ
たグランド側バンプ接続部7aの中途が上記フィルム状
基板2に穿設されたランドレススルーホール3b上をそ
れぞれ通過している。このランドレススルーホール3b
は各グランド側バンプ接続部7aに対応して設けられて
おり、このランドレススルーホール3bから露呈するバ
ンプ接続部7aを選択的に切断してオープンにすること
で、固定撮像素子10の特性のばらつきを補正する補正
値を設定する。
【0039】各ランドレススルーホール3bが各リード
パターン7に対応して穿設されているので、誤って他の
リードパターン7をカットしてしまうことがなく、必要
なリードパターン7のみを正確にカットすることができ
る。
【0040】なお、上記ランドレススルーホール3bは
ランドレスサイドスルーホールであってもよい。
【0041】また、図5に示すように、所定に電子部品
を実装して折返した状態の上記フィルム状基板2の対向
面間にベース部材22が介装されている。図8に示すよ
うに、このベース部材22は絶縁性を有する樹脂などを
素材に形成されたもので、上記フィルム状基板2に実装
した半導体素子9、コンデンサ21を逃げる逃げ部22
a,22bが形成され、また、前面下部には上記フィル
ム状基板2の端面を掛止する位置決め用段部22cが形
成されている。
【0042】さらに、このベース部材22の後部に上記
フィルム状基板2の曲げ部2aの中央を当接する受け面
22dと、この曲げ部2aの両端を当接する当て面22
eとが形成されており、上記曲げ部2aが上記受け面2
2dおよび当て面22eに沿ってコの字状に折り曲げら
れ、接着剤などを介して固着されている。
【0043】なお、上記フィルム状基板2のバンプ接続
部7bに接続した固体撮像素子10の前面にはカラーフ
ィルタ23が装着されている。また、符号24は信号線
および電源線の結束部分である。
【0044】この実施例では、フィルム状基板2の端面
を上記ベース部材22の段部22cに当接し、この端面
を基準に、上記ベース部材22の底面を後方へ順次当接
していき、まず、上記ベース部材22の底面側当て面2
2eに上記フィルム状基板2の曲げ部2aの下方の端部
側を接着剤などで固着する。次いで、曲げ部2aの中央
部分を上記ベース部材22の背面に設けた受け面22d
側に折り曲げ接着剤など固着する。
【0045】その後、上記曲げ部2aの上方の端部側を
上記ベース部材22の上面側当て面22eに折り曲げ、
接着剤などで固着し、さらに、フィルム状基板2の先端
側に接続した固体撮像素子10を上記ベース部材22の
前面に臨ませる。
【0046】このように、ベース部材22がフィルム状
基板2を折り曲げる際の位置決め治具を兼用しているた
め組立性がよい。また、ベース部材22がフィルム状基
板2の補強材になるため強度がアップする。さらに、フ
ィルム状基板2で全体を構成することができるため小型
化、薄型化を実現することができる。
【0047】また、曲げ部2aが半導体素子9、固体撮
像素子10、コンデンサ21から離れた位置にあるの
で、折り曲げた際にバンプ接続部7a,7bが断線して
しまうことがない。
【0048】
【発明の効果】以上、説明したように本発明によれば、
製品部と検査用パターンの設けられた突出部とを連設す
る切断部を製品部の前記半導体を実装する部分より離
れ、且つ上記製品部の側方へ突出した部分に設けたの
で、突出部を後加工により製品部から切断しても、この
製品部における必要な寸法精度は充分に確保することが
できて製品の品質を保証することができるなど優れた効
果が奏される。
【図面の簡単な説明】
【図1】図1,2は本発明の第一実施例を示し、図1は
テープキャリア上に設けた半導体装置の平面図
【図2】図1の要部拡大図
【図3】本発明の第二実施例を示し、(a)は、製品部
と検査部とが接続された状態のフィルム状基板の平面
図、(b)は製品部から検査部を切り離した状態のフィ
ルム状基板の平面図
【図4】図4以下は本発明の第三実施例を示し、図4は
フィルム状基板の展開図
【図5】完成した半導体装置の側面図
【図6】図5の平面図
【図7】図5の底面図
【図8】ベース部材を示し、(a)は側面図、(b)は
底面図、(c)は右側面図
【符号の説明】
1…テープキャリア 3…製品部 4…検査部 5…切断部 5a…突部 7a…導体 9…半導体素子 A…半導体装置

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 テープキャリア上に導体を介して半導体
    素子を実装する製品部と型抜き部とを設け、前記導体に
    接続する検査用パターンを前記製品部から延設した半導
    体装置において、 製品部に、半導体素子実装部とこの半導体素子実装部に
    並設して外部リード接続部とを設け、前記型抜き部に、
    前記製品部における半導体素子実装部と外部リード接続
    部との並列方向に対して略垂直な方向に該製品部から突
    出する突出部を設け、前記突出部上に前記外部リード接
    続部と電気的に接続される検査用パターンを形成すると
    共に、前記突出部と製品部との間に両者を切断する切断
    部を設けたことを特徴とする半導体装置。
JP21893991A 1991-08-29 1991-08-29 半導体装置 Expired - Lifetime JP3212640B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21893991A JP3212640B2 (ja) 1991-08-29 1991-08-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21893991A JP3212640B2 (ja) 1991-08-29 1991-08-29 半導体装置

Publications (2)

Publication Number Publication Date
JPH0590332A JPH0590332A (ja) 1993-04-09
JP3212640B2 true JP3212640B2 (ja) 2001-09-25

Family

ID=16727701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21893991A Expired - Lifetime JP3212640B2 (ja) 1991-08-29 1991-08-29 半導体装置

Country Status (1)

Country Link
JP (1) JP3212640B2 (ja)

Also Published As

Publication number Publication date
JPH0590332A (ja) 1993-04-09

Similar Documents

Publication Publication Date Title
US20050218485A1 (en) Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same
US6219912B1 (en) Method for manufacture electronic component device
US6763585B2 (en) Method for producing micro bump
JP3212640B2 (ja) 半導体装置
US20050003153A1 (en) Flexible substrate and a connection method thereof that can achieve reliable connection
JPH10142259A (ja) コンタクトプローブの製造方法並びにそれを用いたコンタクトプローブおよびそれを備えたプローブ装置
JP2875562B2 (ja) 半導体装置及びその製造方法
JP3446607B2 (ja) コンタクトピン及びコンタクトプローブの製造方法
JP3204146B2 (ja) コンタクトプローブおよびその製造方法、並びにコンタクトプローブを備えたプローブ装置
JP2503652B2 (ja) 半導体集積回路装置およびその検査方法
JP2003329734A (ja) 検査装置及び検査部材とその製造方法
JPH10300783A (ja) コンタクトプローブおよびそれを備えたプローブ装置
JP3409380B2 (ja) プリント基板装置
JP2553615B2 (ja) フィルムキャリア
JP2839686B2 (ja) フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置
JP2001194387A (ja) コンタクトプローブおよびその製造方法
JPH10221371A (ja) コンタクトプローブおよびその製造方法と前記コンタクトプローブを備えたプローブ装置
KR20030010256A (ko) 프로브 카드
JPH0563026A (ja) フイルムキヤリア半導体装置
JPH10239353A (ja) コンタクトプローブおよびそれを備えたプローブ装置並びにコンタクトプローブの製造方法
KR950002745B1 (ko) 탭 패키지
JP2003115648A (ja) プリント基板及びプリント基板のテストランド形成方法
JP2001044239A (ja) 電子部品の混載実装方法及びその混載実装工程に用いる部材
JPH04144148A (ja) フイルムキャリヤテープ
JPH05259214A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010319

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010710

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9