JPH0685419A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JPH0685419A JPH0685419A JP23066192A JP23066192A JPH0685419A JP H0685419 A JPH0685419 A JP H0685419A JP 23066192 A JP23066192 A JP 23066192A JP 23066192 A JP23066192 A JP 23066192A JP H0685419 A JPH0685419 A JP H0685419A
- Authority
- JP
- Japan
- Prior art keywords
- input
- pad
- output
- output pin
- relay chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
Abstract
(57)【要約】
【目的】 入出力ピンが配列されたプリント基板に中継
チップを固着し、該中継チップにワイヤを接続すること
で該入出力ピンに所定の入出力信号の接続が行われるプ
リント基板に関し、プリント基板に於けるパッドの欠陥
による障害の修復を容易にすることで、不良品として破
棄することなく用いることができるようにすることを目
的とする。 【構成】 プリント基板の所定面に配列された入出力ピ
ンに挿入される複数のスルーホールと、該スルーホール
に接続される接続パッドとを絶縁材に設けることで形成
される中継チップが該プリント基板に固着され、所定の
入出力信号の接続を行うワイヤを該接続パッドにボンデ
ィングすると共に、該スルーホールを該入出力ピンに半
田付することで該入出力ピンに該入出力信号の接続が行
われるように構成する。
チップを固着し、該中継チップにワイヤを接続すること
で該入出力ピンに所定の入出力信号の接続が行われるプ
リント基板に関し、プリント基板に於けるパッドの欠陥
による障害の修復を容易にすることで、不良品として破
棄することなく用いることができるようにすることを目
的とする。 【構成】 プリント基板の所定面に配列された入出力ピ
ンに挿入される複数のスルーホールと、該スルーホール
に接続される接続パッドとを絶縁材に設けることで形成
される中継チップが該プリント基板に固着され、所定の
入出力信号の接続を行うワイヤを該接続パッドにボンデ
ィングすると共に、該スルーホールを該入出力ピンに半
田付することで該入出力ピンに該入出力信号の接続が行
われるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、入出力ピンが配列され
たプリント基板に中継チップを固着し、該中継チップに
ワイヤを接続することで該入出力ピンに所定の入出力信
号の接続が行われるプリント基板に関する。
たプリント基板に中継チップを固着し、該中継チップに
ワイヤを接続することで該入出力ピンに所定の入出力信
号の接続が行われるプリント基板に関する。
【０００２】半導体素子を実装するプリント基板は、半
導体素子の小形化，高密度実装化が推進されるようにな
り、薄膜によるパターンを積層することで形成される多
層化基板が用いられるようになった。
導体素子の小形化，高密度実装化が推進されるようにな
り、薄膜によるパターンを積層することで形成される多
層化基板が用いられるようになった。
【０００３】
【従来の技術】従来は、図３の従来の説明図に示すよう
に形成されていた。図３の(a) は平面図,(b)は側面断面
図である。
に形成されていた。図３の(a) は平面図,(b)は側面断面
図である。
【０００４】図３の(a) に示すように、半導体素子など
の電子部品が実装されるプリント基板1 の所定面1Aには
複数の入出力ピン2 が配列され、入出力ピン2 にコネク
タなどが装着されることで外部からそれぞれの入出力ピ
ン2 に対して入出信号S1,S2,S3,S4 ・・の接続が行われ
る。
の電子部品が実装されるプリント基板1 の所定面1Aには
複数の入出力ピン2 が配列され、入出力ピン2 にコネク
タなどが装着されることで外部からそれぞれの入出力ピ
ン2 に対して入出信号S1,S2,S3,S4 ・・の接続が行われ
る。
【０００５】また、入出力ピン2 は、図３の(b) に示す
ように、所定面1Aに配列されたパッド12に半田付けなど
によって接合することで固着され、パッド12は接続ビア
11を介してパターン配線10に接続されるように形成され
ている。
ように、所定面1Aに配列されたパッド12に半田付けなど
によって接合することで固着され、パッド12は接続ビア
11を介してパターン配線10に接続されるように形成され
ている。
【０００６】したがって、入出力ピン2 に入出信号S1,S
2,S3,S4 ・・の接続が行われることでそれぞれのパター
ン配線10に入出信号S1,S2,S3,S4 ・・の伝播が行われる
ことになる。
2,S3,S4 ・・の接続が行われることでそれぞれのパター
ン配線10に入出信号S1,S2,S3,S4 ・・の伝播が行われる
ことになる。
【０００７】
【発明が解決しようとする課題】しかし、このような多
層化されたプリント基板1 に半導体素子などの電子部品
を実装する組立作業では、図３の(b) に示すA 部のよう
なパッド12に欠陥が生じると入出力ピン2 の接合が行わ
れなくなり、例えば、入出力ピン2 を介して伝播される
入出信号S3の接続が行われなくなる。
層化されたプリント基板1 に半導体素子などの電子部品
を実装する組立作業では、図３の(b) に示すA 部のよう
なパッド12に欠陥が生じると入出力ピン2 の接合が行わ
れなくなり、例えば、入出力ピン2 を介して伝播される
入出信号S3の接続が行われなくなる。
【０００８】したがって、このようなパッド12に欠陥が
生じた場合は、高価なプリント基板1 であっても、不良
品として破棄しなければならない問題を有していた。そ
こで、本発明では、プリント基板に於けるパッドの欠陥
による障害の修復を容易にすることで、不良品として破
棄することなく用いることができるようにすることを目
的とする。
生じた場合は、高価なプリント基板1 であっても、不良
品として破棄しなければならない問題を有していた。そ
こで、本発明では、プリント基板に於けるパッドの欠陥
による障害の修復を容易にすることで、不良品として破
棄することなく用いることができるようにすることを目
的とする。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図であり、図１に示すように、プリント基板1 の所定面
1Aに配列された入出力ピン2 に挿入される複数のスルー
ホール5 と、該スルーホール5 に接続される接続パッド
6 とを絶縁材4 に設けることで形成される中継チップ3
が該プリント基板1 に固着され、所定の入出力信号S の
接続を行うワイヤ7 を該接続パッド6 にボンディングす
ると共に、該スルーホール5 を該入出力ピン2 に半田付
することで該入出力ピン2 に該入出力信号S の接続が行
われるように構成する。
図であり、図１に示すように、プリント基板1 の所定面
1Aに配列された入出力ピン2 に挿入される複数のスルー
ホール5 と、該スルーホール5 に接続される接続パッド
6 とを絶縁材4 に設けることで形成される中継チップ3
が該プリント基板1 に固着され、所定の入出力信号S の
接続を行うワイヤ7 を該接続パッド6 にボンディングす
ると共に、該スルーホール5 を該入出力ピン2 に半田付
することで該入出力ピン2 に該入出力信号S の接続が行
われるように構成する。
【００１０】このように構成することによって前述の課
題は解決される。
題は解決される。
【００１１】
【作用】即ち、絶縁部材4 にスルーホール5 と、スルー
ホール5 に接続される接続パッド6 とを設けることで形
成された中継チップ3 がプリント基板1 に固着され、ス
ルーホール5 がプリント基板1 に配列された入出力ピン
2 に半田付けされされるようにしたものである。
ホール5 に接続される接続パッド6 とを設けることで形
成された中継チップ3 がプリント基板1 に固着され、ス
ルーホール5 がプリント基板1 に配列された入出力ピン
2 に半田付けされされるようにしたものである。
【００１２】そこで、接続パッド6 にワイヤ7 を接続
し、ワイヤ7 を介して所定の入出力信号S の伝播がプリ
ント基板1 に対して行われるようにしたものである。し
たがって、前述のようなパッド12に欠陥が生じても、中
継チップ3 を固着し、ワイヤ7 を接続することで不良品
のプリント基板1 を修復することができ、破棄すること
が避けられ、経済化が図れる。
し、ワイヤ7 を介して所定の入出力信号S の伝播がプリ
ント基板1 に対して行われるようにしたものである。し
たがって、前述のようなパッド12に欠陥が生じても、中
継チップ3 を固着し、ワイヤ7 を接続することで不良品
のプリント基板1 を修復することができ、破棄すること
が避けられ、経済化が図れる。
【００１３】
【実施例】以下本発明を図２を参考に詳細に説明する。
図２は本発明による一実施例の説明図で、(a)(b)は斜視
図,(c1) は中継チップの平面図,(c2) は中継チップの側
面断面図である。全図を通じて、同一符号は同一対象物
を示す。
図２は本発明による一実施例の説明図で、(a)(b)は斜視
図,(c1) は中継チップの平面図,(c2) は中継チップの側
面断面図である。全図を通じて、同一符号は同一対象物
を示す。
【００１４】図２の(a)(b)に示すように、プリント基板
1 の所定面1Aに配列された所定の入出力ピン2 には中継
チップ3 を接着剤15によって固着し、中継チップ3 のス
ルホール5 が入出力ピン2 に半田14によって半田付けさ
れ、中継チップ3 の接続パッド6 にはワイヤ7 がボンデ
ィングされることで接続が行われるように形成したもの
である。
1 の所定面1Aに配列された所定の入出力ピン2 には中継
チップ3 を接着剤15によって固着し、中継チップ3 のス
ルホール5 が入出力ピン2 に半田14によって半田付けさ
れ、中継チップ3 の接続パッド6 にはワイヤ7 がボンデ
ィングされることで接続が行われるように形成したもの
である。
【００１５】また、中継チップ3 は図２の(c1)(c2)に示
すように、絶縁材4 に入出力ピン2に挿入自在なスルー
ホール5 と、スルーホール5 に接続された接続パッド6
とが設けられている。
すように、絶縁材4 に入出力ピン2に挿入自在なスルー
ホール5 と、スルーホール5 に接続された接続パッド6
とが設けられている。
【００１６】この場合、接続パッド6 はスルーホール5
間に形成され、特に、接続パッド6を配設されるスペー
スを設けることがないように、更に、所定のスルーホー
ル5には、複数のワイヤ7 の接続が行えるよう一つのス
ルーホール5 に対して複数の接続パッド6 が設けられる
ように配慮されている。
間に形成され、特に、接続パッド6を配設されるスペー
スを設けることがないように、更に、所定のスルーホー
ル5には、複数のワイヤ7 の接続が行えるよう一つのス
ルーホール5 に対して複数の接続パッド6 が設けられる
ように配慮されている。
【００１７】そこで、パッド12にA 部に示す欠陥が生じ
た場合は、そのパッド12に接合すべき入出力ピン2 が中
継チップ3 のスルーホール5 に挿入させることが行える
よう中継チップ3 をプリント基板1 の所定面1Aに固着さ
せ、スルーホール5 と入出力ピン2 とを半田14によって
接合し、接続パッド6 と、所定の入出力信号S の接続を
行うパッド13との間にワイヤ7 の接続を行う。
た場合は、そのパッド12に接合すべき入出力ピン2 が中
継チップ3 のスルーホール5 に挿入させることが行える
よう中継チップ3 をプリント基板1 の所定面1Aに固着さ
せ、スルーホール5 と入出力ピン2 とを半田14によって
接合し、接続パッド6 と、所定の入出力信号S の接続を
行うパッド13との間にワイヤ7 の接続を行う。
【００１８】したがって、パッド12に欠陥が生じても、
ワイヤ7 が接続されることで接続すべき所定の入出力信
号S の接続を入出力ピン2 に行うようにすることがで
き、不良品のプリント基板1 を修復することで使用する
ことができる。
ワイヤ7 が接続されることで接続すべき所定の入出力信
号S の接続を入出力ピン2 に行うようにすることがで
き、不良品のプリント基板1 を修復することで使用する
ことができる。
【００１９】本発明の説明では、中継チップ3 には3 個
のスルーホール5 を設けることで図示されているが、特
にスルーホール5 を3 個に限定することではなく、2 個
以上であれば近接した入出力ピン2 に挿入することで中
継チップ3 を所定箇所に位置決めすることができるた
め、2 個以上であれば同等の効果を得ることができる。
のスルーホール5 を設けることで図示されているが、特
にスルーホール5 を3 個に限定することではなく、2 個
以上であれば近接した入出力ピン2 に挿入することで中
継チップ3 を所定箇所に位置決めすることができるた
め、2 個以上であれば同等の効果を得ることができる。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
パッドに欠陥が生じた入出力ピンに対しては、中継チッ
プを固着し、中継チップにワイヤを接続することで所定
の入出力信号の接続を容易に行うことができる。
パッドに欠陥が生じた入出力ピンに対しては、中継チッ
プを固着し、中継チップにワイヤを接続することで所定
の入出力信号の接続を容易に行うことができる。
【００２１】したがって、従来のようなパッドに欠陥が
生じることで破棄していたプリント基板を使用すること
ができ、経済化が図れ、実用的効果は大である。
生じることで破棄していたプリント基板を使用すること
ができ、経済化が図れ、実用的効果は大である。
【図１】 本発明の原理説明図
【図２】 本発明による一実施例の説明図
【図３】 従来の説明図
１ プリント基板 ２ 入出力ピン ３ 中継チップ ４ 絶縁材 ５ スルーホール ６ 接続パッド ７ ワイヤ 1A 面
Claims (1)
- 【請求項１】 プリント基板(1) の所定面(1A)に配列さ
れた入出力ピン(2)に挿入される複数のスルホール(5)
と、該スルーホール(5) に接続される接続パッド(6) と
を絶縁材(4) に設けることで形成される中継チップ(3)
が該プリント基板(1) に固着され、所定の入出力信号
(S) の接続を行うワイヤ(7) を該接続パッド(6) にボン
ディングすると共に、該スルーホール(5) を該入出力ピ
ン(2) に半田付することで該入出力ピン(2) に該入出力
信号(S) の接続が行われることを特徴とするプリント基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4230661A JP2738232B2 (ja) | 1992-08-31 | 1992-08-31 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4230661A JP2738232B2 (ja) | 1992-08-31 | 1992-08-31 | プリント基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685419A true JPH0685419A (ja) | 1994-03-25 |
| JP2738232B2 JP2738232B2 (ja) | 1998-04-08 |
Family
ID=16911313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4230661A Expired - Lifetime JP2738232B2 (ja) | 1992-08-31 | 1992-08-31 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738232B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319175B1 (ko) * | 1997-12-03 | 2002-04-22 | 마찌다 가쯔히꼬 | 전자 부품_ |
| US20220400557A1 (en) * | 2021-06-10 | 2022-12-15 | International Business Machines Corporation | Compliant pin surface mount technology pad for rework |
-
1992
- 1992-08-31 JP JP4230661A patent/JP2738232B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319175B1 (ko) * | 1997-12-03 | 2002-04-22 | 마찌다 가쯔히꼬 | 전자 부품_ |
| US20220400557A1 (en) * | 2021-06-10 | 2022-12-15 | International Business Machines Corporation | Compliant pin surface mount technology pad for rework |
| US11647591B2 (en) * | 2021-06-10 | 2023-05-09 | International Business Machines Corporation | Compliant pin surface mount technology pad for rework |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2738232B2 (ja) | 1998-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6862190B2 (en) | Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers | |
| US4435740A (en) | Electric circuit packaging member | |
| US4674811A (en) | Apparatus for connecting pin grid array devices to printed wiring boards | |
| JP2907127B2 (ja) | マルチチップモジュール | |
| US6570271B2 (en) | Apparatus for routing signals | |
| JPH0685419A (ja) | プリント基板 | |
| KR100396869B1 (ko) | 연성인쇄회로기판의 접합방법 | |
| JP3424685B2 (ja) | 電子回路装置とその製造方法 | |
| JP2837521B2 (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JPH03142943A (ja) | 半導体装置とプリント配線板構造の組合せ | |
| EP0551529B1 (en) | Method for replacing chips | |
| JP2581397B2 (ja) | 多ピン回路素子の取付／接続基板 | |
| JPH0722730A (ja) | 複合電子部品 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH0710969U (ja) | プリント基板 | |
| JPH09115949A (ja) | 位置ずれ検査パターンを有した電子装置およびその検査方法 | |
| JPH0751794Y2 (ja) | 半導体の実装構造 | |
| JPH11135716A (ja) | 半導体装置の積層構造およびその製造方法 | |
| JPH0288268U (ja) | ||
| JPH08102596A (ja) | 面実装部品の実装方法 | |
| JPH065765A (ja) | プリント配線へのワイヤボンディング方法 | |
| JPH02216891A (ja) | 回路基板の接続方法 | |
| JPH0779064A (ja) | 印刷配線板 | |
| JPH03250788A (ja) | 混成機能実装回路装置 | |
| JPH04276689A (ja) | 集積回路実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971216 |