JPH04145635A - Ｔａｂ型半導体装置 - Google Patents
Ｔａｂ型半導体装置Info
- Publication number
- JPH04145635A JPH04145635A JP2269949A JP26994990A JPH04145635A JP H04145635 A JPH04145635 A JP H04145635A JP 2269949 A JP2269949 A JP 2269949A JP 26994990 A JP26994990 A JP 26994990A JP H04145635 A JPH04145635 A JP H04145635A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- semiconductor device
- leads
- hole
- device hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 210000003739 neck Anatomy 0.000 abstract 3
- 238000005452 bending Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＴ Ａ Ｂ （ｔ、ａｐｅ ａｕｔｏｍａｔｅ
ｄ ｂｏｎｄｉｎｇ） 型の半導体装置に関する。
ｄ ｂｏｎｄｉｎｇ） 型の半導体装置に関する。
従来のＴＡＢ型半導体装１は、第３図に示すように、デ
バイスホール１を設けたキャリアテープ３の上に設けた
リード４と、リード４の先端部に熱圧着などによりボン
ディングしてデバイスホール１内にＩＣチップ６を備え
て構成される。キャリアテープ３の上に設けたリード４
の終端に接続してＩＣチップ６の電気的特性を試験する
ためのパッド電極５が設けられている。
バイスホール１を設けたキャリアテープ３の上に設けた
リード４と、リード４の先端部に熱圧着などによりボン
ディングしてデバイスホール１内にＩＣチップ６を備え
て構成される。キャリアテープ３の上に設けたリード４
の終端に接続してＩＣチップ６の電気的特性を試験する
ためのパッド電極５が設けられている。
キャリアテープに搭載されて供されるＴＡＢ型半導体装
置は、最終的にはり−ド４がデバイスホール内で切断さ
れ回路基板上にボンディングされ、実装される。
置は、最終的にはり−ド４がデバイスホール内で切断さ
れ回路基板上にボンディングされ、実装される。
回路基板への実装においては、リード４のピッチは実装
面積を小さくするため、可能な限り小さくされる。
面積を小さくするため、可能な限り小さくされる。
なお、この様に直接回路基板にＩＣチップ６を搭載する
ことにより、高密度に実装できることがＴＡＢ型半導体
装置の大きな特長である。
ことにより、高密度に実装できることがＴＡＢ型半導体
装置の大きな特長である。
従って、リード４のピッチは小さくなるが、電気的特性
を試験するためのパッド電極５については測定用のプロ
ーブをあてるため、大きさおよびピッチがリード４に比
べ大きくなる。
を試験するためのパッド電極５については測定用のプロ
ーブをあてるため、大きさおよびピッチがリード４に比
べ大きくなる。
第４図（ａ）〜（Ｃ）はＴＡＢ型半導体装置の実装方法
を説明するための工程順に示した断面図及びＡ部拡大図
である。
を説明するための工程順に示した断面図及びＡ部拡大図
である。
第４図（ａ）に示すように、キャリアテープ３上のリー
ド４に接続されたＩＣチップ６を有するＴＡＢ型半導体
装置は、第４図（ｂ）に示すように、リード４がキャリ
アテープ３の近傍で切断されてリード４の終端が回路基
板８にボンディングされ、実装される。
ド４に接続されたＩＣチップ６を有するＴＡＢ型半導体
装置は、第４図（ｂ）に示すように、リード４がキャリ
アテープ３の近傍で切断されてリード４の終端が回路基
板８にボンディングされ、実装される。
しかしながら、従来のＴＡＢ型半導体装置は、回路基板
８にボンディングするために、リード４は第４図（ｃ）
に示すように、曲げ加工が行なわれるが、この曲げ加工
においてはり−ド４に力が加わり、場合によっては機械
的な破壊の発生する恐れがある。従って、リード４の強
度やバンブ７に熱圧着されたリードの接着強度などが、
リードの曲げ加工時の力に耐える様に設計されるが、特
に弱い箇所はボンディングネック部っである。
８にボンディングするために、リード４は第４図（ｃ）
に示すように、曲げ加工が行なわれるが、この曲げ加工
においてはり−ド４に力が加わり、場合によっては機械
的な破壊の発生する恐れがある。従って、リード４の強
度やバンブ７に熱圧着されたリードの接着強度などが、
リードの曲げ加工時の力に耐える様に設計されるが、特
に弱い箇所はボンディングネック部っである。
なお、曲げ加工時の力への耐性を評価するなめにはボン
ディングされたリードの引張強度試験が一般的である。
ディングされたリードの引張強度試験が一般的である。
ここで、すでに述べた第３図に示す様なリード形状のＴ
ＡＢ型半導体装置のリードの引張強度試験を実施した結
果は第５図に示す様に、ストレート形状のリードの強度
が弱く、破断箇所はボンディングネック部であった。ボ
ンデングネック部が強度１劣ると、基板への実装までの
間に切断するという問題点があった。また、この種の切
断で特に問題となるのは、切断の発生したＴＡＢ型半導
体装置を実装したシステムにても、切断箇所が接触して
いて電気的な導通されていると、接触具合によりシステ
ムの動作不具合が間欠的に発生することになり、原因の
究明が困難で、信頼性および保全性の悪いシステムとな
ってしまう。
ＡＢ型半導体装置のリードの引張強度試験を実施した結
果は第５図に示す様に、ストレート形状のリードの強度
が弱く、破断箇所はボンディングネック部であった。ボ
ンデングネック部が強度１劣ると、基板への実装までの
間に切断するという問題点があった。また、この種の切
断で特に問題となるのは、切断の発生したＴＡＢ型半導
体装置を実装したシステムにても、切断箇所が接触して
いて電気的な導通されていると、接触具合によりシステ
ムの動作不具合が間欠的に発生することになり、原因の
究明が困難で、信頼性および保全性の悪いシステムとな
ってしまう。
本発明のＴＡＢ型半導体装置は、デバイスホールを有す
るキャリアテープと、前記デバイスホールの周囲のキャ
リアテープ上に配列し且つ一端を前記デバイスホール内
に突出して設けたリードと、前記リードの先端に接続し
て前記デバイスホールの中央に設けたＩＣチップとを有
するＴＡＢ型の半導体装置において、前記デバイスホー
ル内に突出したリードのすべてが同一平面内に設けた折
曲げ部を有する。
るキャリアテープと、前記デバイスホールの周囲のキャ
リアテープ上に配列し且つ一端を前記デバイスホール内
に突出して設けたリードと、前記リードの先端に接続し
て前記デバイスホールの中央に設けたＩＣチップとを有
するＴＡＢ型の半導体装置において、前記デバイスホー
ル内に突出したリードのすべてが同一平面内に設けた折
曲げ部を有する。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を示す平面図である。
第１図に示すように、中央部にデバイスホールｌを設け
、両側部にスプロケットホール２を設けたキャリアテー
プ３と、デバイスホール１の周囲のキャリアテープ１の
上に配列し且つ一端をデバイスホール１の内側に突出し
て設けたり−ド４と、リード４の他端に接続してキャリ
アテープ１上に設けたパッド電極５と、リード４の先端
に電極をボンディングしてデバイスホールｌの中央に設
けたＩＣチップ６とを有して構成され、デバイスホール
１の内側に突出したり−ド４の夫々はすべて同一平面内
でデバイスホールの辺に対して斜めの方向に折り曲げら
れた形状を有している。
、両側部にスプロケットホール２を設けたキャリアテー
プ３と、デバイスホール１の周囲のキャリアテープ１の
上に配列し且つ一端をデバイスホール１の内側に突出し
て設けたり−ド４と、リード４の他端に接続してキャリ
アテープ１上に設けたパッド電極５と、リード４の先端
に電極をボンディングしてデバイスホールｌの中央に設
けたＩＣチップ６とを有して構成され、デバイスホール
１の内側に突出したり−ド４の夫々はすべて同一平面内
でデバイスホールの辺に対して斜めの方向に折り曲げら
れた形状を有している。
ここで、リード３はＩＣチップ６とデバイスホール１の
外周との間で折り曲げられているためＩＣチップ６とリ
ード３の先端のボンディング部に加わるストレスを低減
させる効果がある。
外周との間で折り曲げられているためＩＣチップ６とリ
ード３の先端のボンディング部に加わるストレスを低減
させる効果がある。
第２図は本発明の第２の実施例を示す平面図である。
第２図に示すように、リード３の形状が直角に折り曲げ
られている以上は第１の実施例と同様の構成を有してお
り、応力の分散がより多くなる。
られている以上は第１の実施例と同様の構成を有してお
り、応力の分散がより多くなる。
以上説明したように本発明は、デバイスホール内に突出
したすべてのリードの形状を同一平面内で折り曲げた形
状にすることにより、ボンディングネック部に加わるス
トレスを低減させ、ネック部の切断の発生を防止すると
いう効果を有する。
したすべてのリードの形状を同一平面内で折り曲げた形
状にすることにより、ボンディングネック部に加わるス
トレスを低減させ、ネック部の切断の発生を防止すると
いう効果を有する。
第１図及び第２図は本発明の第１及び第２の実施例を示
す平面図、第３図は従来のＴＡＢ型半導体装置の一例を
示す平面図、第４図（ａ）〜（ｃ）はＴＡＢ型半導体装
置の実装方法を説明するための工程順に示した断面図及
びＡ部拡大図、第５図は従来のＴＡＢ型半導体装置のリ
ードの引張強度を示す特性図である。 １・・・デバイスホール、２・・・スプロケットホール
、３・・・キャリアテープ、４・・・リード、５・・・
バット電極、６・・・ＩＣチップ、７・・・バンプ、８
・・・回路基板、９・・・ボンディングネック部。
す平面図、第３図は従来のＴＡＢ型半導体装置の一例を
示す平面図、第４図（ａ）〜（ｃ）はＴＡＢ型半導体装
置の実装方法を説明するための工程順に示した断面図及
びＡ部拡大図、第５図は従来のＴＡＢ型半導体装置のリ
ードの引張強度を示す特性図である。 １・・・デバイスホール、２・・・スプロケットホール
、３・・・キャリアテープ、４・・・リード、５・・・
バット電極、６・・・ＩＣチップ、７・・・バンプ、８
・・・回路基板、９・・・ボンディングネック部。
Claims (1)
- デバイスホールを有するキャリアテープと、前記デバ
イスホールの周囲のキャリアテープ上に配列し且つ一端
を前記デバイスホール内に突出して設けたリードと、前
記リードの先端に接続して前記デバイスホールの中央に
設けたＩＣチップとを有するＴＡＢ型の半導体装置にお
いて、前記デバイスホール内に突出したリードのすべて
が同一平面内に設けた折曲げ部を有することを特徴とす
るＴＡＢ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2269949A JPH04145635A (ja) | 1990-10-08 | 1990-10-08 | Ｔａｂ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2269949A JPH04145635A (ja) | 1990-10-08 | 1990-10-08 | Ｔａｂ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04145635A true JPH04145635A (ja) | 1992-05-19 |
Family
ID=17479456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2269949A Pending JPH04145635A (ja) | 1990-10-08 | 1990-10-08 | Ｔａｂ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04145635A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0729941A (ja) * | 1993-07-13 | 1995-01-31 | Nec Corp | Ｔａｂ型半導体装置用キャリアテープ |
-
1990
- 1990-10-08 JP JP2269949A patent/JPH04145635A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0729941A (ja) * | 1993-07-13 | 1995-01-31 | Nec Corp | Ｔａｂ型半導体装置用キャリアテープ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5029386A (en) | Hierarchical tape automated bonding method | |
| WO1998018161A1 (en) | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| US5309020A (en) | Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate | |
| US6037662A (en) | Chip scale package | |
| JPH04273451A (ja) | 半導体装置 | |
| JPH09232499A (ja) | 半導体装置 | |
| JPS59222947A (ja) | 半導体装置およびその製造方法 | |
| JPH04145635A (ja) | Ｔａｂ型半導体装置 | |
| JP2004328015A (ja) | 樹脂封止型半導体装置 | |
| JPH05326648A (ja) | フィルムキャリアとこれを用いた半導体装置の製造方法 | |
| JPS5874064A (ja) | リ−ドフレ−ム | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
| JP2555878B2 (ja) | フィルムキャリヤーテープの製造方法 | |
| JP3061728B2 (ja) | 半導体パッケージ | |
| JP2699557B2 (ja) | Ｔａｂ形式半導体装置の製造方法 | |
| JPS62281341A (ja) | フイルムキヤリヤ−テ−プ | |
| JP2555916B2 (ja) | フィルムキャリヤ半導体装置 | |
| JPH03231435A (ja) | 半導体集積回路装置 | |
| JPH0497537A (ja) | 半導体装置の実装方法 | |
| JP3024046B2 (ja) | 半導体パッケージ | |
| JPH04299544A (ja) | フィルムキャリヤ半導体装置の製造方法 | |
| JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
| JPS6242376B2 (ja) | ||
| JPS62271443A (ja) | 半導体装置 |