JPH0729941A - Ｔａｂ型半導体装置用キャリアテープ - Google Patents
Ｔａｂ型半導体装置用キャリアテープInfo
- Publication number
- JPH0729941A JPH0729941A JP5195545A JP19554593A JPH0729941A JP H0729941 A JPH0729941 A JP H0729941A JP 5195545 A JP5195545 A JP 5195545A JP 19554593 A JP19554593 A JP 19554593A JP H0729941 A JPH0729941 A JP H0729941A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- width
- leads
- pattern
- carrier tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ＴＡＢ型半導体装置用キャリアテープにおい
てリードピッチのばらつきを防止する。 【構成】 複数のベースフィルム上のリードパターンの
接着面積の差異を抑えること又は１部接着面積の大きく
異なるリードパターンを必要とする場合はリードと同一
方向にリードパターンを配置することによりリード先端
部の位置ばらつきを低減する。
てリードピッチのばらつきを防止する。 【構成】 複数のベースフィルム上のリードパターンの
接着面積の差異を抑えること又は１部接着面積の大きく
異なるリードパターンを必要とする場合はリードと同一
方向にリードパターンを配置することによりリード先端
部の位置ばらつきを低減する。
Description
【０００１】
【産業上の利用分野】本発明はＴＡＢ型（テープオート
メティッドボンディング）半導体装置用キャリアテープ
に関する。
メティッドボンディング）半導体装置用キャリアテープ
に関する。
【０００２】
【従来の技術】従来のキャリアテープは、図４にその構
成を示す様に、ポリイミドテープなどによるベースフィ
ルム３にプレスにより送り穴２、デバイスホール１を開
孔し、次に銅箔接着を行ない、フォトレジスト塗布、露
光、現像、エッチング工程を経て、デバイスホール１内
にリード４を形成し、ベースフィルム３上にリードパタ
ーン７、電極パターン５が形成され、次にメッキを行な
う事によりキャリアテープを構成している。上記キャリ
アテープをＩＣチップの電極バンプにリードの先端を位
置合わせし、熱圧着によりボンディングし（インナーリ
ードボンディングと呼称される）ＴＡＢ型半導体装置を
構成する。ＴＡＢ型半導体装置を回路基板に搭載する場
合は、デバイスホール１内リード４の他端を切断し、回
路基板にボンディングする。（アウターリードボンディ
ングと呼称） ＴＡＢ型半導体装置の実装はＩＣチップ６の電極バンプ
９より引き出したリード４を回路基板に直接アウターリ
ードボンディングする事により高密度実装のできること
や、リードピッチが０．１mm前後で、例えば一般的な半
導体装置用のデュアルインライン型パッケージのリード
ピッチ２．５４mmと比較すると分かる様に狭いリードピ
ッチで多ピン化対応のできることを特徴としている。従
って、ＴＡＢ型半導体装置においてはリードピッチをよ
り狭めリード数を増やすことがその特徴を生かすために
重要な点となっている。
成を示す様に、ポリイミドテープなどによるベースフィ
ルム３にプレスにより送り穴２、デバイスホール１を開
孔し、次に銅箔接着を行ない、フォトレジスト塗布、露
光、現像、エッチング工程を経て、デバイスホール１内
にリード４を形成し、ベースフィルム３上にリードパタ
ーン７、電極パターン５が形成され、次にメッキを行な
う事によりキャリアテープを構成している。上記キャリ
アテープをＩＣチップの電極バンプにリードの先端を位
置合わせし、熱圧着によりボンディングし（インナーリ
ードボンディングと呼称される）ＴＡＢ型半導体装置を
構成する。ＴＡＢ型半導体装置を回路基板に搭載する場
合は、デバイスホール１内リード４の他端を切断し、回
路基板にボンディングする。（アウターリードボンディ
ングと呼称） ＴＡＢ型半導体装置の実装はＩＣチップ６の電極バンプ
９より引き出したリード４を回路基板に直接アウターリ
ードボンディングする事により高密度実装のできること
や、リードピッチが０．１mm前後で、例えば一般的な半
導体装置用のデュアルインライン型パッケージのリード
ピッチ２．５４mmと比較すると分かる様に狭いリードピ
ッチで多ピン化対応のできることを特徴としている。従
って、ＴＡＢ型半導体装置においてはリードピッチをよ
り狭めリード数を増やすことがその特徴を生かすために
重要な点となっている。
【０００３】
【発明が解決しようとする課題】ＴＡＢ型半導体装置の
インナーリードボンディング部の接合の、信頼性を確保
するためにはリード４の先端部と電極バンプ９の相対位
置が正しく合わせられ、所定の接着面積を得ることが大
事である。そのためにはリード４先端位置の水平方向の
位置ばらつきを許容して接着面積を得るためには電極バ
ンプ９を大きくする方策もあるが、その場合電極バンプ
９およびリード４のピッチを大きくする必要があり、Ｔ
ＡＢ型半導体装置の挟リードピッチによる多ピン対応と
いう特徴を疎外することになるので、リード４の先端位
置のばらつきを極力小さくするということが重要な課題
であった。図４に従来のＴＡＢ型半導体装置の例を示す
が、図４の様な形状で１辺のリード数が３４本（図面で
は簡単化のためにリードを１４本にしている）のキャリ
アテープのリード４の先端部のピッチを測定した結果を
図５に示す。図５の結果から、端リードパターン８につ
ながるリード先端部の位置が大きくばらつくという問題
があった。
インナーリードボンディング部の接合の、信頼性を確保
するためにはリード４の先端部と電極バンプ９の相対位
置が正しく合わせられ、所定の接着面積を得ることが大
事である。そのためにはリード４先端位置の水平方向の
位置ばらつきを許容して接着面積を得るためには電極バ
ンプ９を大きくする方策もあるが、その場合電極バンプ
９およびリード４のピッチを大きくする必要があり、Ｔ
ＡＢ型半導体装置の挟リードピッチによる多ピン対応と
いう特徴を疎外することになるので、リード４の先端位
置のばらつきを極力小さくするということが重要な課題
であった。図４に従来のＴＡＢ型半導体装置の例を示す
が、図４の様な形状で１辺のリード数が３４本（図面で
は簡単化のためにリードを１４本にしている）のキャリ
アテープのリード４の先端部のピッチを測定した結果を
図５に示す。図５の結果から、端リードパターン８につ
ながるリード先端部の位置が大きくばらつくという問題
があった。
【０００４】
【課題を解決するための手段】本発明は、ＴＡＢ型半導
体装置用キャリアテープにおいて、インナーリードボン
ディングおよびアウターリードボンディングに用いるリ
ードにつながるベースフィルム上のリードパターンにお
いて、各々のリードパターンの幅が同等か相互に隣接し
幅の異なるリードパターンの幅の大きいリードパターン
と幅の小さいリードパターンの比が１．５倍以内である
キャリアテープであり、また、ＴＡＢ型半導体装置用の
キャリアテープにおいて、複数のリードのそれぞれのリ
ードにつながるベースフィルム上のリードパターンにお
いて１部の幅の異なるリードパターンがデバイホール内
のリードと同一方向に配置されているキャリアテープで
ある。
体装置用キャリアテープにおいて、インナーリードボン
ディングおよびアウターリードボンディングに用いるリ
ードにつながるベースフィルム上のリードパターンにお
いて、各々のリードパターンの幅が同等か相互に隣接し
幅の異なるリードパターンの幅の大きいリードパターン
と幅の小さいリードパターンの比が１．５倍以内である
キャリアテープであり、また、ＴＡＢ型半導体装置用の
キャリアテープにおいて、複数のリードのそれぞれのリ
ードにつながるベースフィルム上のリードパターンにお
いて１部の幅の異なるリードパターンがデバイホール内
のリードと同一方向に配置されているキャリアテープで
ある。
【０００５】
【作用】本発明によれば、ＴＡＢ型半導体装置用キャリ
アテープはベースフィルム上に形成されるリードパター
ン７のパターン幅を同程度にすることにより、ベースフ
ィルム３とそれぞれのリードパターン７の接着面積の差
を抑え、リードパターンごとの応力差を少なくすること
で、リード先端位置がゆがみリードピッチのずれを防止
することができるものであり、また電源ライン等に用い
るため電気的特性の低インピーダンス化のために面積の
大きいリードパターンを必要とする場合はリードをゆが
める応力の影響を避けるため、リード方向と同一方向に
リードパターンを配置したり、リードパターンの分割に
より解決することができるものである。
アテープはベースフィルム上に形成されるリードパター
ン７のパターン幅を同程度にすることにより、ベースフ
ィルム３とそれぞれのリードパターン７の接着面積の差
を抑え、リードパターンごとの応力差を少なくすること
で、リード先端位置がゆがみリードピッチのずれを防止
することができるものであり、また電源ライン等に用い
るため電気的特性の低インピーダンス化のために面積の
大きいリードパターンを必要とする場合はリードをゆが
める応力の影響を避けるため、リード方向と同一方向に
リードパターンを配置したり、リードパターンの分割に
より解決することができるものである。
【０００６】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は、本発明の一実施例のキャリアテープ
の平面図である。２種の穴である送り穴２とデバイスホ
ール１の設けられたベースフィルム３にエッチングによ
り形成されたパターンを有し、これらパターンはデバイ
スホール１内のリード４とベースフィルム３上のリード
パターン７および端リードパターン８と電極パターン５
により構成され、端リードパターン８のリード幅
（Ｗ2 ）と他のリードパターン７のリード幅（Ｗ1 ）と
の比をＷ2 ／Ｗ1 ＝１．４としている。このことによ
り、端リードパターン８と隣接のリードパターン７のベ
ースフィルムとの接着面積に著しく差異の生ずる事が防
がれ、隣接リード間の応力差によるゆがみが、低減さ
れ、リードピッチのずれ量の増加が防止できる。図２に
本発明の一実施例でのキャリアテープのリードピッチの
測定結果を示す。図２においては、端リードパターン幅
（Ｗ2 ′）と隣接リードパターン幅（Ｗ1 ′）、との比
をＷ2 ′／Ｗ1 ′＝７．９として図５に示した従来型の
キャリアテープのリード間ピッチのばらつきに比べて、
著しくリード間ピッチのばらつきの少なくなっている事
が分かる。
説明する。図１は、本発明の一実施例のキャリアテープ
の平面図である。２種の穴である送り穴２とデバイスホ
ール１の設けられたベースフィルム３にエッチングによ
り形成されたパターンを有し、これらパターンはデバイ
スホール１内のリード４とベースフィルム３上のリード
パターン７および端リードパターン８と電極パターン５
により構成され、端リードパターン８のリード幅
（Ｗ2 ）と他のリードパターン７のリード幅（Ｗ1 ）と
の比をＷ2 ／Ｗ1 ＝１．４としている。このことによ
り、端リードパターン８と隣接のリードパターン７のベ
ースフィルムとの接着面積に著しく差異の生ずる事が防
がれ、隣接リード間の応力差によるゆがみが、低減さ
れ、リードピッチのずれ量の増加が防止できる。図２に
本発明の一実施例でのキャリアテープのリードピッチの
測定結果を示す。図２においては、端リードパターン幅
（Ｗ2 ′）と隣接リードパターン幅（Ｗ1 ′）、との比
をＷ2 ′／Ｗ1 ′＝７．９として図５に示した従来型の
キャリアテープのリード間ピッチのばらつきに比べて、
著しくリード間ピッチのばらつきの少なくなっている事
が分かる。
【０００７】なお、図１、図２においてはＷ2 ／Ｗ1 を
１．４としたが、これは電源端子に用いているリードパ
ターンの低インピーダンス化ためには広いリードパター
ンの方が有利であるため若干広くしていることによる
が、さらに広いリードパターンを必要とする場合の解決
方法として、本発明による他の実施例として図３に示す
ように１部の太いリードパターン１０については、デバ
イスホール切断面と垂直方向にパターンニングを行な
い、リード先端のゆがみを防ぐことができる。図６及
び、図７にキャリアテープの製造フロー及びＴＡＢ型半
導体装置の構成を示した。これは、ベースフィルムに送
り穴、デバイスホールをプレスによって形成する工程、
次に、銅箔を接着する工程、フォトレジストを塗布する
工程、露光工程、現像工程、エッチング工程、そしてリ
ードメッキ工程を有するものである。またＴＡＢ型半導
体装置は、図７（Ａ）のように送り穴を有しているベー
スフィルム３にデバイスホール１が形成され、そのデバ
イスホール１に、ＩＣチップ６が設けられている。図７
（Ｂ）にリード４をボンデングし、リード４の先端にＩ
Ｃチップ６が電極バンプ９によりボンデングされている
ものである。
１．４としたが、これは電源端子に用いているリードパ
ターンの低インピーダンス化ためには広いリードパター
ンの方が有利であるため若干広くしていることによる
が、さらに広いリードパターンを必要とする場合の解決
方法として、本発明による他の実施例として図３に示す
ように１部の太いリードパターン１０については、デバ
イスホール切断面と垂直方向にパターンニングを行な
い、リード先端のゆがみを防ぐことができる。図６及
び、図７にキャリアテープの製造フロー及びＴＡＢ型半
導体装置の構成を示した。これは、ベースフィルムに送
り穴、デバイスホールをプレスによって形成する工程、
次に、銅箔を接着する工程、フォトレジストを塗布する
工程、露光工程、現像工程、エッチング工程、そしてリ
ードメッキ工程を有するものである。またＴＡＢ型半導
体装置は、図７（Ａ）のように送り穴を有しているベー
スフィルム３にデバイスホール１が形成され、そのデバ
イスホール１に、ＩＣチップ６が設けられている。図７
（Ｂ）にリード４をボンデングし、リード４の先端にＩ
Ｃチップ６が電極バンプ９によりボンデングされている
ものである。
【０００８】
【発明の効果】以上説明したように、本発明によれば、
ベースフィルム上の各々のリードパターンの幅が著しく
異ならない様にし、ベースフィルムとの接着面積の差を
少くなくすることやリードパターンの配置の工夫により
リードのゆがみを防止し、リード間ピッチのずれ量の低
減ができ、インナーリードボンディングの高信頼性の確
保と、よりリードピッチが狭く高密度実装の可能なＴＡ
Ｂ型半導体装置を提供できるという効果を奏するもので
ある。
ベースフィルム上の各々のリードパターンの幅が著しく
異ならない様にし、ベースフィルムとの接着面積の差を
少くなくすることやリードパターンの配置の工夫により
リードのゆがみを防止し、リード間ピッチのずれ量の低
減ができ、インナーリードボンディングの高信頼性の確
保と、よりリードピッチが狭く高密度実装の可能なＴＡ
Ｂ型半導体装置を提供できるという効果を奏するもので
ある。
【図１】本発明の一実施例を示す図。
【図２】本発明によるキャリアテープのリードピッチデ
ータ。
ータ。
【図３】本発明の他の実施例を示す平面図。
【図４】従来のＴＡＢ型半導体装置用キャリアテープを
示す平面図。
示す平面図。
【図５】従来のＴＡＢ型半導体装置用キャリアテープの
リードピッチデータ。
リードピッチデータ。
【図６】キャリアテープの製造フローを示す図。
【図７】ＴＡＢ型半導体装置の構成を示す図。
１ デバイスホール ２ 送り穴 ３ ベースフィルム ４ リード ５ 電極パターン ６ ＩＣチップ ７ リードパターン ８ 端リードパターン ９ 電極バンプ １０ 太いリードパターン
Claims (2)
- 【請求項１】 ＴＡＢ型半導体装置用キャリアテープに
おいて、インナーリードボンディングおよびアウターリ
ードボンディングに用いるリードにつながるベールフィ
ルム上のリードパターンにおいて、各々のリードパター
ンの幅が同等か相互に隣接し幅の異なるリードパターン
の幅の大きいリードパターンと幅の小さいリードパター
ンの比が１．５倍以内であることを特徴とするキャリア
テープ。 - 【請求項２】 ＴＡＢ型半導体装置用のキャリアテープ
において、複数のリードのそれぞれのリードにつながる
ベースフィルム上のリードパターンにおいて１部の幅の
異なるリードパターンがデバイホール内のリードと同一
方向に配置されていることを特徴とする請求項１に記載
のキャリアテープ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5195545A JP2586736B2 (ja) | 1993-07-13 | 1993-07-13 | Ｔａｂ型半導体装置用キャリアテープ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5195545A JP2586736B2 (ja) | 1993-07-13 | 1993-07-13 | Ｔａｂ型半導体装置用キャリアテープ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0729941A true JPH0729941A (ja) | 1995-01-31 |
| JP2586736B2 JP2586736B2 (ja) | 1997-03-05 |
Family
ID=16342887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5195545A Expired - Lifetime JP2586736B2 (ja) | 1993-07-13 | 1993-07-13 | Ｔａｂ型半導体装置用キャリアテープ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2586736B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263339A (ja) * | 1990-03-13 | 1991-11-22 | Fujitsu Ltd | フィルムキャリア及び半導体装置 |
| JPH04145635A (ja) * | 1990-10-08 | 1992-05-19 | Nec Corp | Ｔａｂ型半導体装置 |
| JPH04188740A (ja) * | 1990-11-21 | 1992-07-07 | Seiko Epson Corp | Ｔａｂ内蔵型半導体装置 |
-
1993
- 1993-07-13 JP JP5195545A patent/JP2586736B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263339A (ja) * | 1990-03-13 | 1991-11-22 | Fujitsu Ltd | フィルムキャリア及び半導体装置 |
| JPH04145635A (ja) * | 1990-10-08 | 1992-05-19 | Nec Corp | Ｔａｂ型半導体装置 |
| JPH04188740A (ja) * | 1990-11-21 | 1992-07-07 | Seiko Epson Corp | Ｔａｂ内蔵型半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2586736B2 (ja) | 1997-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563645B2 (en) | Electronic package having a folded package substrate | |
| US5448020A (en) | System and method for forming a controlled impedance flex circuit | |
| JP3429718B2 (ja) | 表面実装用基板及び表面実装構造 | |
| US5357400A (en) | Tape automated bonding semiconductor device and production process thereof | |
| US4466181A (en) | Method for mounting conjoined devices | |
| US20070020999A1 (en) | Semiconductor device | |
| JPH0236285Y2 (ja) | ||
| US20020086514A1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| JP3927783B2 (ja) | 半導体部品 | |
| US5162896A (en) | IC package for high-speed semiconductor integrated circuit device | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| US20070096271A1 (en) | Substrate frame | |
| KR950014677B1 (ko) | Ic 실장장치 | |
| JPH0794555A (ja) | 半導体パッケージ用フィルムキャリアテ−プ及びこれを用いた半導体装置 | |
| KR20000028840A (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JPH0729941A (ja) | Ｔａｂ型半導体装置用キャリアテープ | |
| JP2001118994A (ja) | 半導体装置 | |
| JPH0669638A (ja) | プリント配線板のランド部構造 | |
| JP4701563B2 (ja) | 半導体チップ搭載基板及びそれを用いた半導体装置 | |
| JPS59152656A (ja) | 半導体装置 | |
| US6977443B2 (en) | Substrate for carrying a semiconductor chip and semiconductor device using same | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP2839083B2 (ja) | 半導体装置 | |
| KR200243279Y1 (ko) | 반도체장치용써킷테이프 | |
| JP2836208B2 (ja) | フィルムキャリアテープ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960416 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961015 |