JPS6346491A - 液晶表示用集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、トントマトＩＪクス液晶表示器の宍示罵勅に
用いられる液晶表示用集積回路に係り、特に複数の画素
表示駆動信号を並列に出力するだめの出力端子の配列に
関する。

（従来の技術） 第５図は液晶表示装置の構成を概略的に示しており、５
ノは液晶表示器、５２・・・はそれぞれ液晶表示用ＬＳ
Ｉ　（大規模集積回路）、５３は印刷配線基板であって
、上記複数個の液晶表示用ＬＳＩ５２・・・および液晶
駆動回路（図示せず）などが搭載されると共に所要の印
刷配線が施されている。そして、上記基板５３の出力信
号端子（図示せず）と前記液晶表示器５１の電極端子と
が導電部品（図示せず）により電気的に接続されている
。

上記液晶表示器５１として表示画素がマ）　ＩＪクス状
に配列されたドツトマトリクス方式のものを使用する場
合、前記液晶表示用ＬＳＩ　５２は複数個の画素駆動信
号を並列に出力するように構成されてお９、その外部端
子配列の従来例を第６図に示している。即ち、６１はパ
ッケージ、Ｐ１〜Ｐ１９は画素駆動信号出力端子、Ｐｃ
は制御用端子である。

ここで、上記出力端子Ｐ１〜ｐｉｅの配列の一端うλら
他端までの各画素駆動信号が前記液晶表示器５１におけ
る一部の画素配列の一端から他端までに対応して供給さ
れる。

一方、前記ドットマ）　ｌ）クス方式の液晶表示器５１
の従来例を第７図に示している。この液晶表示器５１は
、対向する面に画素（ドツト）表示用の透明電極群が被
着形成された一対の透明基板（ガラスなどうと、この一
対の透明基板間に封入された液晶層と、上記一対の透明
基板の外面側に設けられた光偏向板とからなる。上記透
明基板の幅方向中央部が表示部７１となっており、前記
透明電極の延長部分が配線部７２および電極端子部７３
となっている。上記表示部７１では、基板長手方向にｍ
本（たとえば５本）のコモン電極用の透明電極が形成さ
れると共に、基板幅方向にｎ本のセグメントｌＥ’１ｆ
ｆｌ用の透明電極が形成されている。

そして、上記ｎ本の透明′電極に各対応して接続されて
いるｎ（！５の電極端子７３１〜７３ｎは基板端方向の
両側端部に分割されて形成されておシ、その端子配列は
端子番号順に連続する数個からなるブロック毎に基板両
側端部に交互に位置している。

上記したような外部端子配列を有する従来のドツトマト
リクス方式液晶表示器を、前記したような外部端子配列
を有する従来の液晶表示用ＬＳＩ５２の複数個により表
示駆動する場合、このＬＳＩ　５２を搭載する印刷配線
基板（第５図５３）の従来の印刷配線Ａ’ターンの一例
を第８図に示している。

即ち、印刷配線基板５３上にたとえば２個の液晶表示用
ＬＳＩ　５２が実装されておシ、それぞれの制御用端子
群には制御・電源用印刷配線が接続されており、それぞ
れの画素駆動信号出力端子群は出力信号用印刷配線群８
１を介して印刷配線基板５３０両側端部に位置する出力
信号端子群８２に接続されている。この場曾、出力信号
端子＃８１の配列は、前記液晶表示器５１の前述した電
極端子群の配列に一致するように対応づけられているの
で、前記ＬＳＩ　５２の出力端子群の一部については前
記印刷配線基板５３の出力信号端子群８２の一部に対し
てそれぞれの配列方向の向きが異なる。そこで、配列方
向の向きが異なる端子相互を接続する印刷配線群８Ｉが
交叉することなく整然と配列されるように、印刷配線基
板５３の両面に印刷配線（４面側の配線を点線で示して
いる〕を設けると共に両面の印刷配線相互をスルーホー
ル８３により電気的に接続している。

なお、液晶表示器５１の幅方向のｍ本の透明１倶に接続
されているｍ個の電極端子には時分割で駆動信号が印加
されるものであり、この駆動信号を発生するだめの液晶
駆動回路（図示せず〕が前記印刷配線基板５３上に実装
されておシ、上記駆動信号の供給に必要な印刷配線（図
示せず）、出力信号端子（図示せず）が印刷配線基板５
３上に設けられている。

しかし、上記したように印刷配線基板５３上で液晶表示
用ＬＳＩ５２の出力信号端子配列と液晶表示？Ｓ５ノの
成甑端子配列との対応関係を変更させると、必然的に前
記スルーホール８３の数が増大し、印刷配線基板５３の
製造コストが高くなると共に配線接続の信頼性が低くな
るという問題があった。

った。

また、第７図に示したような従来の液晶表示器５１にお
いては、端子番号順に連続する数個の電極端子がそのま
まの順序で横方向に配列されているので、を極端子数が
増すにつれて電極端子部７３と表示部７１の透明電極と
の間の配線部７２が大きな面積を占める傾向が生じる。

これによって、液晶表示器５１における表示部７１の占
有面積の割合が低下し、表示内容（文字、図形、画像等
）の大きさが小さくなって視認し難くなると共に、一対
の透明基板相互間に封入される液晶材料のうち表示に寄
与しない無駄な部分が増えるという問題があった。

（発明が解決しようとする問題点） 不発明は、上記したよりな孜晶表示用集積回路搭載用の
印刷配線基板にスルーボールを必要とすることによる問
題点、および表示駆動対象であるドツトマトリクス方式
液晶表示器の表示部が狭くなるなどの問題点を解決すべ
くなされたもので、上記印刷配線基板の製造コストの低
減および配線の信頼性の向上を図り、ドットマ）　ＩＪ
クス方式液晶表示器の表示部を広く使用することが可能
となり、表示内容が見易く、安価で信頼性が高いドツト
マトリクス方式液晶表示装置を実現し得る液晶表示用集
積回路を提供することを目的とする。

［発明の構成］ （問題点を解決するための手段） 本発明の液晶表示用集積回路は、ドツトマトリクス方式
液晶表示器における一定方向に配列された画素群に対応
して複数の画素駆動信号を並列に出力するための画素駆
動用出力端子群が、上記ｌ［！ｊ素群を形成する各画素
の配列順番における奇数番目の各画素に対応する奇数番
用出力端子群の配列部分と、同じく上記画素配列順番に
おける偶数番目の各画素に対応する：鳥数番用出力端子
群の配列部分とに分離して配列されていることを特徴と
する。この場合、上記奇数番用出力端子群の各出力端子
はそれぞれ対応する画素の配列順位（奇数番号）が画素
駆動出力端子配列方向に向って次第に大きく（または小
さく）なるように配列され、前記偶数番用出力端子群の
各出力端子はそれぞれ対応する画素の配列順位（偶数番
号）が画素駆動出力端子配列方向に向って次第に小さく
（マたは大きく）なるように配列される。

（作用） 上記したような出力端子配列を有する液晶表示用集積回
路を印刷配線基板上に実装する場合、上記出力端子配列
に対応して印刷配線基板上に奇数番用基板端子群、偶数
番用基板端子群を分離配列すれば、集積回路出力端子と
基板端子との間の印刷配線を基板片面側に単純なパター
ンで形成することが可能になり、基板両面に印刷配線を
形成してスルーホール接続を行なう必要はないので、印
刷配線基板を安価に実現し得ると共に、その配線の信頼
性を高めることができる。また、上記印刷配線基板にド
ットマ）　ＩＪクス方式液晶辰示器を電気的に接続して
液晶表示装置を構成する場合、上記基板の端子配列に対
応して液晶表示器の透明基板上に奇数番用電極端子群、
偶数着用電極端子群を分離配列すれば、透明電極と上記
電極端子との間の透明電極配線をほぼ最短距離で直線状
に形成することが可能になり、液晶表示器における上記
透明電極配線部の占有面積を小さくして液晶表示部を大
きくして表示内容を見易くすることが可能になる。また
、上記透明電極配線の配列間隔ひいては電極端子配列間
隔を画素配列間隔と同程度まで犬さくとれるので、液晶
表示装置の製造が容易になり液晶表示装置を安価に実現
できる。

（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。

第１図に示す液晶表示用ＬＳＩ　１０において、１１は
Ａ’ノケージ、Ｐｏは制御用端子、Ｐ１〜Ｐ１９はドッ
トマ）　ＩＪクス方式液晶表示器における一定方向に配
列さｎた、たとえば１９個の画素に対応して複数の１１
素、実動信号を並列に出力するだめの画素駆動用出力端
子群である。この場合、上記画素群を形成する各画素の
配列順番における奇数番目の各画素に対応する奇数番用
出力端子Ｐ１〜Ｐ１９の配列部分と、同じく上記画素配
列順番における偶数番目の各画素に対応する偶数番用出
力端子Ｐ２〜Ｐｉ１１の配列部分とが分離して配列され
ている。たとえば奇数番用出力端子Ｐ１〜Ｐ１９は、そ
れぞれの配列順位を表わす番号が画素駆動出力端子配列
方向に向って次第に大きくなるように配列され、前記偶
数番用出力端子Ｐ１８〜Ｐ２は、それぞれの配列順位を
表わす番号が画素、電動出力端子配列方向に回って次第
に小さくなるように配列されている。

上記したような出力端子配列を有する液晶表示用ＬＳＩ
によれば、それを印刷配線基板に実装し、この印刷配線
基板の基板端子部（画素駆動信号出力端子部）を４醒部
材（たとえば導電ゴム）にょシドットマトリクス方式液
晶表示器の電率端子部に電気的に接続して第５図に示し
たような液晶表示装置を実現する場合に、次に述べるよ
う々効果が得られる。即ち、第２図に示すように印すリ
配憧基板２０上に液晶表示用ＬＳＩ　（図示を簡略化す
るために出力端を少ない数で表わしている）１ｏが実装
さｎた片面側（あるいはその反対面側でもよい）で、上
記ＬＳＩ　１０の奇数番用出力端子群２よび偶数番用出
力端子群の各端子部と基板２ｏの両側端部に分離して配
列された奇数番用端子群２１および偶数番用端子群２２
の各端子部との間に１対１で対応する印刷配線群２３を
形成することが可能になる。この場合、印刷配線群２３
の各配線は互いに交叉することなく単純なｉ４’ターン
として形成することが可能である。したがって、基板２
゜の両面に印刷配線を形成して両者をスルーホールで接
続する従来例の印刷配線基板に比べて、上記基板２０は
安価に製造することが可能であると共に配線の信頼性が
高い。なお、上記印刷配線基板２０上には、液晶表示器
に時分割駆動信号を出力するための液晶駆動回路（図示
せず）およびそれに伴なう印刷配線、信号端子（共に図
示せず）が設けられており、上記液晶駆動回路および液
晶表示用ＬＳＩ　１０は通常ＭＰＵ　（マイクロプロセ
ッサ〕によ多制御される。

また、上記したような印刷配線基板２０の端子配列に対
応して第３図に示すような電極端子配列を有するドツト
マトリクス方式液晶表示器３ｏを用いることが可能にな
る。この液晶表示器３０は、一定方向に配列された画素
に対応する画素′ｇｉ動シ極端子部３３のうち奇数番用
電極端子群と偶数番用電極端子群とが透明基板の幅方向
両側端部に分離して配列されている。したがって、透明
基板における画素実動用透明電極群のうちの奇数番透明
電極群と前記奇数番用電極端子群との間の透明電極配線
部３２の各配線および偶数番透明電極群と偶数番用電極
端子群との間の透明電極配線部３２の各配線を、それぞ
れほぼ最短距離となるように直線状のＩ？ターンで形成
することが可能となり、この配線部３２の透明基板幅方
向における占有面積を小さくし、表示部３１の占有面積
の割合を大きくして表示内容を見易くすることが可能に
なる。

また、前記透明電極配線部３２の各配線パターンが直線
状であるので、配浦相互間隔ひいては′成極端子群の電
極端子相互間隔を液晶表示器と印刷配線基板との組立て
〔電気的接続も含む。〕に必賛な部品寸法公差を十分に
吸収し得る程度に大きくとることが可能になシ、液晶表
示装置の低コスト化に寄与することが可能になる。なお
、上記ドットマ）　ＩＪクス方式液晶表示器の電極端子
配列、透明電極配線以外の基本的な構成は、従来例と同
様であるので、その説明を省略する。

なお、前記実施例の液晶表示用ＬＳＩを実現する構成は
多くの実施例が考えられ、たとえばＬＳＩチップの上の
複数の画素駆動回路のレイアウトを工夫するとか、その
出力端と画素駆動信号出力パッドとの対応関係をたとえ
ばマトリクス回路によシ選択して配線すればよく、ある
いは表示データ用ＲＡＭ　（ランダム・アクセス・メモ
リ）部を有する液晶表示用ＬＳＩの場合にはＲＡＭ部ア
ドアドレスデコーダ夫すればよい。ここで、表示データ
用ＲＡＭ部を有する液晶表示用ＬＳＩのブロックの一例
について第４因を参照して説明する。即ち、４０は液晶
表示データの書込み・読出しが行なわれる表示データＲ
ＡＭ部、４ノは上記ＲＡＭ部４０のアドレス選択を行な
うアドレスデコーダ、４２は上記アドレスデコーダ４１
にアドレス信号を入力するアドレスカウンタ、４３は外
部のＭＰＵ（マイクロプロセッサ）から与えられるアド
レスデータおよび書込みデータを受は取って上記アドレ
スカウンタ４２の入力およびＲＡＭ部４０の書込み入力
として与えるインターフェース回路、４４はＲＡＭ部４
０からの読出しデータ（表示すべき画素配列の各画素に
対応する複数ピット分のデータ）をラッチするラッチ回
路部、４５は上記ラッチ回路部４４のラッチデータが入
力して表示すべき画素配列の各画素を表示駆動するため
の複数個の画素駆動信号を出力する画素、駆動回路部で
あり、上記複数個の画素駆動信号は各対応して画素駆動
出力パッドを経て複数個の画素１駆動出力端子に出力す
る。前記アドレスカウンタ４２は、外部ＭＰＵから表示
データのスタートアドレスが与えられた後はクロック入
力に同期して歩進し、一定のアドレス領域を走査的に指
定する。前記アドレスデコーダ４ノは、アドレスカラ／
り４２からのアドレス信号入力に対して、（１）　　ア
ドレス入力とＲＡＭ部４０のアドレスデータじアドレス
で対応するように通常のデコードヲ行なう第１のデコー
ダ系と、（２）　　アドレス入カドＲＡＭ部４０のアド
レスとの対応関係を変更してＲＡＭ部４Ｑのアドレス選
択を行なうようにデコードを行ない、ＲＡＭ部４０から
の読出しデータが前記ラッチ回路部４４１画素駆動回路
部４５を経て複数個の画素駆動出力端子に現われた場合
に、その出力端子配列が前述した奇数番用出力端子配列
および偶数番用出力端子配列と等価になるように関係づ
ける第２のデコーダ系とを有している。そして、上記２
系統のデコーダを選択的に使用するために、たとえばチ
ップ上に形成されたヒユーズ回路の溶断を行なうか否か
によって上記２系統の切換選択を行なう手段、あるいは
集積回路外部端子（制御用端子）に印加される制御電圧
レベルに応じて上記２系統の切換選択を行なう手段等が
設けられている。

なお、前記実施例の液晶表示用ＬＳＩにおける奇数番用
出力端子と偶数番用出力端子部との配列位ｔを入れ替え
、偶数番用出力端子部の各対応する画素配列順位（偶数
番号）が端子配列方向に向って次第に大きくなり、奇数
番用出力端子部の各対応する画素配列順位（奇数番号）
が配列°方向に同りて次第て小さくなるように構成した
場合でも前記実施例と同様な効果が得らｎる。換言すれ
ば、。

画素駆動出力端子て各対応して駆動対象となる画素の配
列順位番号を付した場合、その出力端子配列の中央部ま
での半分は奇数番号または偶数番号が次第に大きく（ま
たは小さく）なり、ｌＡシ半分は残シの偶数番号または
奇数番号が次第に小さく（または大きく）なるように構
成すれば、前述したような効果が得られる。

また、前記実施例では、ドツトマトリクス方式液晶表示
器の時分割駆動用電極端子に印加するたし めの時分割駆動信号を前記液晶駆動用心ＳＩとは別の液
晶駆動回路から発生させたが、この１路機能り を本発明の液晶表示用４ＳＩに内蔵させるよりにしても
よｈｏ また、本発明の液晶表示用集積回路は、前記実施例のよ
うな画素駆動出力端子配列を有する・ぐツケージングさ
Ａ７’Ｃｆバイスに限らず、上記画素駆動出力端子配列
と同様の画素駆動出力パッド配列を有する集積回路チッ
プも含むものである。

また、液晶表示器以外のドツトマトリクス方式表示器を
表示駆動する場合ても本発明を適用し得る場合がある。

［発明の効果コ 上述したように本発明の液晶表示用集積回路は、ドツト
マトリクス方式液晶表示装置を組立てる際に必要な印刷
配線基板の製造コストを低減し得ると共に、その配線の
信頼性を旨めることができ、しかもドツトマトリクス方
式液晶表示器における表示部の占有面積の割合を大きく
して表示内容を見易くすることができるので、表示内容
が見易く、安価で信頼性が高いドツトマトリクス方式液
晶表示装置を提供できる。

【図面の簡単な説明】

第１図は本発明の一実雄例（で係る液晶表示用ＬＳＩを
示す平面図、第２図および第３図は第１図のＬＳＩと共
に液晶表示装置を考涛成するための印刷配線基板の一例
を示す平面図２よびドツトマトリクス方弐筬晶餞示器の
一例全示すイＡ成説明、ｌ！！１．第４図は第１図のＬ
ＳＩの内部回路の一例を示すブロック図、第５図は液晶
表示装置の一例を概略的に示す分解斜視図、第６図は第
５図中の液晶表示用ＬＳＩの従来例を示す平面図、第７
図は第５図中の印刷配線基板の従来例を示す平面図、第
８図は第５図中の液晶表示器の一例を示す構成説明図で
ある。 １０・・・液晶表示用ＬＳＩ、Ｐ１〜Ｐ１９・・・牙数
番用出力端子、Ｐ　ｔ−Ｐ　ｌ　ｍ・・・偶数番用出力
躊子。 第・４図 第５図 Ｐｉ　　　　　　　Ｐ７ 第６　図

Claims (1)

【特許請求の範囲】
1. ドットマトリクス方式液晶表示器における一定方向に配
   列された画素群の各画素に対応して印加する複数の画素
   駆動信号を並列に出力する液晶表示用集積回路において
   、前記画素駆動信号を並列に出力するための出力端子群
   が、前記画素群の各画素の配列順番における奇数番目の
   各画素に対応する奇数番用出力端子群の配列部分と、同
   じく上記配列順番における偶数番目の各画素に対応する
   偶数番用出力端子群の配列部分とに分離して配列されて
   いることを特徴とする液晶表示用集積回路。