JP2002189452A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2002189452A JP2002189452A JP2000385529A JP2000385529A JP2002189452A JP 2002189452 A JP2002189452 A JP 2002189452A JP 2000385529 A JP2000385529 A JP 2000385529A JP 2000385529 A JP2000385529 A JP 2000385529A JP 2002189452 A JP2002189452 A JP 2002189452A
- Authority
- JP
- Japan
- Prior art keywords
- data
- liquid crystal
- display device
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
Abstract
(57)【要約】
【課題】 従来の液晶パネル等の表示装置に対しても、
単位面積当りの画素数を増やした表示装置に対しても、
プリント基板の配線ピッチをあまり狭くすることなしに
接続できる半導体集積回路（液晶駆動ＩＣ）を提供す
る。 【解決手段】 表示装置に表示すべき画像を表すデータ
を入力して表示装置の複数の信号電極に対応してデータ
を記憶すると共に、記憶されたデータを複数の出力端子
から出力する記憶手段４と、複数の入力端子に入力され
るデータに基づいて、表示装置の複数の信号電極に供給
すべき複数の信号を生成して複数の出力端子から出力す
る信号生成手段７と、外部から入力される選択信号に従
って、記憶手段の複数の出力端子から入力されたデータ
を選択して信号生成手段の複数の入力端子に供給する選
択手段６とを具備する。
単位面積当りの画素数を増やした表示装置に対しても、
プリント基板の配線ピッチをあまり狭くすることなしに
接続できる半導体集積回路（液晶駆動ＩＣ）を提供す
る。 【解決手段】 表示装置に表示すべき画像を表すデータ
を入力して表示装置の複数の信号電極に対応してデータ
を記憶すると共に、記憶されたデータを複数の出力端子
から出力する記憶手段４と、複数の入力端子に入力され
るデータに基づいて、表示装置の複数の信号電極に供給
すべき複数の信号を生成して複数の出力端子から出力す
る信号生成手段７と、外部から入力される選択信号に従
って、記憶手段の複数の出力端子から入力されたデータ
を選択して信号生成手段の複数の入力端子に供給する選
択手段６とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶パネル等の表
示装置を駆動するための半導体集積回路（液晶駆動Ｉ
Ｃ）に関し、特に、表示データを記憶するためのランダ
ムアクセスメモリ（ＲＡＭ）を内蔵した半導体集積回路
に関する。
示装置を駆動するための半導体集積回路（液晶駆動Ｉ
Ｃ）に関し、特に、表示データを記憶するためのランダ
ムアクセスメモリ（ＲＡＭ）を内蔵した半導体集積回路
に関する。
【０００２】
【従来の技術】時計や携帯電話等の小型機器の表示部に
おいて、液晶パネルが広く利用されている。さらに、近
年においては、表示すべき情報量が増加する一方、画面
の小型化や、画面の見やすさ・美しさの向上が求められ
ている。液晶パネル等の表示装置の画面において、画像
をより美しく、はっきりと表示するためには、１つ１つ
の画素（ドット）のサイズを小さくして、単位面積当り
の画素数を増やせば良い。そのためには、液晶パネルの
走査電極の間隔や信号電極の間隔も狭くする必要があ
る。
おいて、液晶パネルが広く利用されている。さらに、近
年においては、表示すべき情報量が増加する一方、画面
の小型化や、画面の見やすさ・美しさの向上が求められ
ている。液晶パネル等の表示装置の画面において、画像
をより美しく、はっきりと表示するためには、１つ１つ
の画素（ドット）のサイズを小さくして、単位面積当り
の画素数を増やせば良い。そのためには、液晶パネルの
走査電極の間隔や信号電極の間隔も狭くする必要があ
る。
【０００３】図７は、従来の液晶駆動ＩＣ４１と従来の
液晶パネル４２とを実装した回路基板４３を示してい
る。図７において、液晶駆動ＩＣ４１から走査信号Ｃ０
〜Ｃ７を出力するための複数の端子が、回路基板４３に
Ｕ字状に形成された配線パターンを介して、液晶パネル
４２の複数の走査電極に接続されている。また、液晶駆
動ＩＣ４１から表示信号Ｓ０〜Ｓ１５を出力するための
複数の端子が、回路基板４３に直線状に形成された配線
パターンを介して、液晶パネル４２の複数の信号電極に
接続されている。
液晶パネル４２とを実装した回路基板４３を示してい
る。図７において、液晶駆動ＩＣ４１から走査信号Ｃ０
〜Ｃ７を出力するための複数の端子が、回路基板４３に
Ｕ字状に形成された配線パターンを介して、液晶パネル
４２の複数の走査電極に接続されている。また、液晶駆
動ＩＣ４１から表示信号Ｓ０〜Ｓ１５を出力するための
複数の端子が、回路基板４３に直線状に形成された配線
パターンを介して、液晶パネル４２の複数の信号電極に
接続されている。
【０００４】
【発明が解決しようとする課題】このような液晶パネル
において、単位面積当りの画素数を増やすために、液晶
パネルの走査電極の間隔や信号電極の間隔を狭くする
と、回路基板側の電極のピッチも狭くしなければならな
い。
において、単位面積当りの画素数を増やすために、液晶
パネルの走査電極の間隔や信号電極の間隔を狭くする
と、回路基板側の電極のピッチも狭くしなければならな
い。
【０００５】しかしながら、液晶パネルにおいて信号電
極は多数設けられているので、信号電極のピッチを狭く
すると、信号電極に接続される配線パターンの配線ピッ
チが限界に達してしまい、それ以上の高密度化は困難で
あった。また、回路基板において、配線パターンの配線
ピッチをあまり狭くすると、基板への実装精度が低下し
てしまうという問題もあった。
極は多数設けられているので、信号電極のピッチを狭く
すると、信号電極に接続される配線パターンの配線ピッ
チが限界に達してしまい、それ以上の高密度化は困難で
あった。また、回路基板において、配線パターンの配線
ピッチをあまり狭くすると、基板への実装精度が低下し
てしまうという問題もあった。
【０００６】そこで、上記の点に鑑み、本発明は、従来
の液晶パネル等の表示装置に対しても、単位面積当りの
画素数を増やした表示装置に対しても、回路基板の配線
ピッチをあまり狭くすることなしに接続できる半導体集
積回路（液晶駆動ＩＣ）を提供することを目的とする。
なお、本願において回路基板とは、プリント基板、フレ
キシブル基板、透明絶縁基板等、液晶表示パネルの接続
及び液晶駆動ＩＣの実装が可能であり、電気的な配線を
有するものをいう。
の液晶パネル等の表示装置に対しても、単位面積当りの
画素数を増やした表示装置に対しても、回路基板の配線
ピッチをあまり狭くすることなしに接続できる半導体集
積回路（液晶駆動ＩＣ）を提供することを目的とする。
なお、本願において回路基板とは、プリント基板、フレ
キシブル基板、透明絶縁基板等、液晶表示パネルの接続
及び液晶駆動ＩＣの実装が可能であり、電気的な配線を
有するものをいう。
【０００７】
【課題を解決するための手段】以上の課題を解決するた
め、本発明の第1の観点に係る半導体集積回路は、表示
装置を駆動するための半導体集積回路であって、表示装
置に表示すべき画像を表すデータを入力して表示装置の
複数の信号電極に対応してデータを記憶すると共に、記
憶されたデータを複数の出力端子から出力する記憶手段
と、複数の入力端子に入力されるデータに基づいて、表
示装置の複数の信号電極に供給すべき複数の信号を生成
して複数の出力端子から出力する信号生成手段と、外部
から入力される選択信号に従って、記憶手段の複数の出
力端子から入力されたデータを選択して信号生成手段の
複数の入力端子に供給する選択手段とを具備する。
め、本発明の第1の観点に係る半導体集積回路は、表示
装置を駆動するための半導体集積回路であって、表示装
置に表示すべき画像を表すデータを入力して表示装置の
複数の信号電極に対応してデータを記憶すると共に、記
憶されたデータを複数の出力端子から出力する記憶手段
と、複数の入力端子に入力されるデータに基づいて、表
示装置の複数の信号電極に供給すべき複数の信号を生成
して複数の出力端子から出力する信号生成手段と、外部
から入力される選択信号に従って、記憶手段の複数の出
力端子から入力されたデータを選択して信号生成手段の
複数の入力端子に供給する選択手段とを具備する。
【０００８】また、本発明の第２の観点に係る半導体集
積回路は、表示装置を駆動するための半導体集積回路で
あって、表示装置に表示すべき画像を表すデータとアド
レス信号とを入力して、アドレス信号によって指定され
た領域にデータを記憶すると共に、記憶されたデータを
複数の出力端子から出力する記憶手段と、外部から入力
される選択信号に従って、外部から入力される複数のア
ドレスを選択して記憶手段に供給する選択手段と、記憶
手段の複数の出力端子から複数の入力端子に入力される
データに基づいて、表示装置の複数の信号電極に供給す
べき複数の信号を生成して複数の出力端子から出力する
信号生成手段とを具備する。
積回路は、表示装置を駆動するための半導体集積回路で
あって、表示装置に表示すべき画像を表すデータとアド
レス信号とを入力して、アドレス信号によって指定され
た領域にデータを記憶すると共に、記憶されたデータを
複数の出力端子から出力する記憶手段と、外部から入力
される選択信号に従って、外部から入力される複数のア
ドレスを選択して記憶手段に供給する選択手段と、記憶
手段の複数の出力端子から複数の入力端子に入力される
データに基づいて、表示装置の複数の信号電極に供給す
べき複数の信号を生成して複数の出力端子から出力する
信号生成手段とを具備する。
【０００９】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態について説明する。なお、同一の構成要素には
同一の参照番号を付して、説明を省略する。
施の形態について説明する。なお、同一の構成要素には
同一の参照番号を付して、説明を省略する。
【００１０】図１及び図２は、本発明の第1の実施形態
に係る半導体集積回路と液晶パネルとをプリント基板に
実装した状態を示す図である。本実施形態は、本発明を
液晶駆動ＩＣに適用したものである。
に係る半導体集積回路と液晶パネルとをプリント基板に
実装した状態を示す図である。本実施形態は、本発明を
液晶駆動ＩＣに適用したものである。
【００１１】図１に示す液晶パネル２は、図７に示す従
来の液晶パネル２２よりも単位面積当りの画素数を増や
すために、信号電極の間隔を小さくしている。そのた
め、表示信号Ｓ０〜Ｓ１５が供給される信号電極を図中
上下に振り分けることにより、隣接する信号電極が過密
にならないようにしている。このような端子配置にすれ
ば、液晶パネル２に千鳥配線で配線パターンを接続する
ことができるので、配線ピッチもあまり狭くならない。
来の液晶パネル２２よりも単位面積当りの画素数を増や
すために、信号電極の間隔を小さくしている。そのた
め、表示信号Ｓ０〜Ｓ１５が供給される信号電極を図中
上下に振り分けることにより、隣接する信号電極が過密
にならないようにしている。このような端子配置にすれ
ば、液晶パネル２に千鳥配線で配線パターンを接続する
ことができるので、配線ピッチもあまり狭くならない。
【００１２】ここで、千鳥配線とは、液晶パネル２の端
子に配線パターンを接続する際に、例えば偶数番目の信
号線は下側から、奇数番目の信号線は上側からというよ
うに、上下又は左右から交互に行う配線をいう。この千
鳥配線によれば、液晶パネル２の信号電極の間隔を半分
にしても、プリント基板上の配線ピッチを従来のままと
することができる。従って、実装精度を保ちながら、液
晶の画素密度を向上させることができる。
子に配線パターンを接続する際に、例えば偶数番目の信
号線は下側から、奇数番目の信号線は上側からというよ
うに、上下又は左右から交互に行う配線をいう。この千
鳥配線によれば、液晶パネル２の信号電極の間隔を半分
にしても、プリント基板上の配線ピッチを従来のままと
することができる。従って、実装精度を保ちながら、液
晶の画素密度を向上させることができる。
【００１３】液晶パネル２を駆動するための液晶駆動Ｉ
Ｃ１は、表示データを記憶するＲＡＭ（ランダムアクセ
スメモリ）を内蔵している。この表示データに基づい
て、液晶パネル２の各信号電極に供給するための表示信
号Ｓ０〜Ｓ１５が生成される。
Ｃ１は、表示データを記憶するＲＡＭ（ランダムアクセ
スメモリ）を内蔵している。この表示データに基づい
て、液晶パネル２の各信号電極に供給するための表示信
号Ｓ０〜Ｓ１５が生成される。
【００１４】図１において、表示信号Ｓ０、Ｓ２、・・
・、Ｓ１４は図中の下側から入力され、表示信号Ｓ１、
Ｓ３、・・・、Ｓ１５は図中の上側から入力されるよう
に配線されている。
・、Ｓ１４は図中の下側から入力され、表示信号Ｓ１、
Ｓ３、・・・、Ｓ１５は図中の上側から入力されるよう
に配線されている。
【００１５】一方、図２において、全ての表示信号Ｓ
０、Ｓ１、Ｓ２、・・・Ｓ１５は、ＲＡＭの出力並びと
同じ配列で、図中の下側から入力されるように配線され
ている。
０、Ｓ１、Ｓ２、・・・Ｓ１５は、ＲＡＭの出力並びと
同じ配列で、図中の下側から入力されるように配線され
ている。
【００１６】また、図1及び図２において、走査信号Ｃ
０〜Ｃ７は、図中の左側から入力されるように配線され
ている。
０〜Ｃ７は、図中の左側から入力されるように配線され
ている。
【００１７】しかしながら、図１に示すような端子配置
にすると、液晶駆動ＩＣ１のＲＡＭに記憶された表示デ
ータに基づいて出力される表示信号の並びと、液晶パネ
ル２の信号電極の並びとが一致しなくなるので、液晶駆
動ＩＣ１において表示信号の並びを入れ替える必要が生
じる。このような制御を、ＣＰＵ（中央演算装置）で行
う場合には、ＣＰＵの負荷が増えてしまう。そこで、本
実施形態においては、液晶駆動ＩＣ１において、ＲＡＭ
の出力に選択回路（セレクタ）を設けることにより、表
示信号の出力並びを変更している。
にすると、液晶駆動ＩＣ１のＲＡＭに記憶された表示デ
ータに基づいて出力される表示信号の並びと、液晶パネ
ル２の信号電極の並びとが一致しなくなるので、液晶駆
動ＩＣ１において表示信号の並びを入れ替える必要が生
じる。このような制御を、ＣＰＵ（中央演算装置）で行
う場合には、ＣＰＵの負荷が増えてしまう。そこで、本
実施形態においては、液晶駆動ＩＣ１において、ＲＡＭ
の出力に選択回路（セレクタ）を設けることにより、表
示信号の出力並びを変更している。
【００１８】図３は、本実施形態に係る液晶駆動ＩＣの
構成を示す図である。図３に示すように、この液晶駆動
ＩＣは、液晶パネルに表示すべき画像を表す表示データ
を入力して液晶パネルの複数の信号電極に対応してデー
タを記憶すると共に、記憶された表示データを複数の出
力端子から出力する表示データＲＡＭ４を含んでいる。
表示データＲＡＭ４における表示データの記憶領域は、
アドレス制御回路５によって指定される。
構成を示す図である。図３に示すように、この液晶駆動
ＩＣは、液晶パネルに表示すべき画像を表す表示データ
を入力して液晶パネルの複数の信号電極に対応してデー
タを記憶すると共に、記憶された表示データを複数の出
力端子から出力する表示データＲＡＭ４を含んでいる。
表示データＲＡＭ４における表示データの記憶領域は、
アドレス制御回路５によって指定される。
【００１９】また、選択回路６は、ＣＰＵから入力され
る選択信号に従って、表示データＲＡＭ４の複数の出力
端子から入力された表示データを選択して、信号側駆動
回路７の複数の入力端子に供給する。信号側駆動回路７
は、複数の入力端子に入力された表示データに基づい
て、液晶パネルの複数の信号電極に供給すべき複数の信
号を生成して複数の出力端子から出力する。
る選択信号に従って、表示データＲＡＭ４の複数の出力
端子から入力された表示データを選択して、信号側駆動
回路７の複数の入力端子に供給する。信号側駆動回路７
は、複数の入力端子に入力された表示データに基づい
て、液晶パネルの複数の信号電極に供給すべき複数の信
号を生成して複数の出力端子から出力する。
【００２０】即ち、選択回路６は、表示データＲＡＭ４
から入力される表示データＲ１〜Ｒ１５に対して、ＣＰ
Ｕから入力される千鳥配線もしくは通常配線を示す選択
信号に従って、表示データの位置を並べ替えて出力す
る。千鳥配線が選択されている場合には、図３に示すよ
うに、表示データＴ０、Ｔ２、・・・、Ｔ１４、Ｔ１
５、Ｔ１３、・・・、Ｔ１として出力する。
から入力される表示データＲ１〜Ｒ１５に対して、ＣＰ
Ｕから入力される千鳥配線もしくは通常配線を示す選択
信号に従って、表示データの位置を並べ替えて出力す
る。千鳥配線が選択されている場合には、図３に示すよ
うに、表示データＴ０、Ｔ２、・・・、Ｔ１４、Ｔ１
５、Ｔ１３、・・・、Ｔ１として出力する。
【００２１】信号側駆動回路７は、選択回路６から入力
される表示データを駆動信号に変換して表示信号Ｓ０、
Ｓ２、・・・、Ｓ１４、Ｓ１５、Ｓ１３、・・・、Ｓ１
を生成し、液晶パネルに出力する。駆動制御回路８は、
表示データＲＡＭ４の読出しタイミングを制御すると共
に、走査側駆動回路９を制御して、液晶パネルに走査信
号を供給する。
される表示データを駆動信号に変換して表示信号Ｓ０、
Ｓ２、・・・、Ｓ１４、Ｓ１５、Ｓ１３、・・・、Ｓ１
を生成し、液晶パネルに出力する。駆動制御回路８は、
表示データＲＡＭ４の読出しタイミングを制御すると共
に、走査側駆動回路９を制御して、液晶パネルに走査信
号を供給する。
【００２２】次に、図３の選択回路６について詳しく説
明する。図４は、選択回路の構成を示す回路図である。
表示データＲＡＭから選択回路に表示データＲ０〜Ｒ１
５が入力されると、それぞれの表示データは、図４に示
す回路１１〜１６に入力される。一方、ＣＰＵからは、
選択信号が回路１１〜１６に入力される。なお、表示デ
ータＲ０は、常に表示データＴ０として出力される。
明する。図４は、選択回路の構成を示す回路図である。
表示データＲＡＭから選択回路に表示データＲ０〜Ｒ１
５が入力されると、それぞれの表示データは、図４に示
す回路１１〜１６に入力される。一方、ＣＰＵからは、
選択信号が回路１１〜１６に入力される。なお、表示デ
ータＲ０は、常に表示データＴ０として出力される。
【００２３】ここで、千鳥配線が選択されている場合に
は、図４に示すように、回路１１、１２、１３、・・
・、１４、１５、１６において、表示データＲ２、Ｒ
４、Ｒ６、・・・、Ｒ５、Ｒ３、Ｒ１がそれぞれ選択さ
れて、Ｔ２、Ｔ４、Ｔ６、・・・、Ｔ５、Ｔ３、Ｔ１と
して出力される。一方、通常配線が選択されている場合
には、回路１１、１２、１３、・・・、１４、１５、１
６において、Ｒ１、Ｒ２、Ｒ３、・・・、Ｒ１３、Ｒ１
４、Ｒ１５がそれぞれ選択されて、Ｔ１、Ｔ２、Ｔ３、
・・・、Ｔ１３、Ｔ４、Ｔ１５として出力される。
は、図４に示すように、回路１１、１２、１３、・・
・、１４、１５、１６において、表示データＲ２、Ｒ
４、Ｒ６、・・・、Ｒ５、Ｒ３、Ｒ１がそれぞれ選択さ
れて、Ｔ２、Ｔ４、Ｔ６、・・・、Ｔ５、Ｔ３、Ｔ１と
して出力される。一方、通常配線が選択されている場合
には、回路１１、１２、１３、・・・、１４、１５、１
６において、Ｒ１、Ｒ２、Ｒ３、・・・、Ｒ１３、Ｒ１
４、Ｒ１５がそれぞれ選択されて、Ｔ１、Ｔ２、Ｔ３、
・・・、Ｔ１３、Ｔ４、Ｔ１５として出力される。
【００２４】再び図３を参照すると、上記のように選択
回路６において選択され並べ替えられた表示データは、
信号側駆動回路７において表示信号に変換され、液晶パ
ネルに出力される。このとき、表示信号が千鳥配線用に
配列されている場合には、液晶パネルを実装する際に、
図１に示すような千鳥配線を行うことにより、表示信号
が液晶パネルに本来の順序で入力される。一方、表示信
号が通常配線用に配列されている場合には、図２に示す
ような通常配線を行うことにより、表示信号が液晶パネ
ルに本来の順序で入力される。
回路６において選択され並べ替えられた表示データは、
信号側駆動回路７において表示信号に変換され、液晶パ
ネルに出力される。このとき、表示信号が千鳥配線用に
配列されている場合には、液晶パネルを実装する際に、
図１に示すような千鳥配線を行うことにより、表示信号
が液晶パネルに本来の順序で入力される。一方、表示信
号が通常配線用に配列されている場合には、図２に示す
ような通常配線を行うことにより、表示信号が液晶パネ
ルに本来の順序で入力される。
【００２５】このように、本実施形態によれば、液晶駆
動ＩＣにおいて、表示データＲＡＭの出力側に選択回路
を設けることにより、ＣＰＵからの選択信号によって、
千鳥配線用の表示信号の並びと通常配線用の表示信号の
並びとを切り替えることができる。
動ＩＣにおいて、表示データＲＡＭの出力側に選択回路
を設けることにより、ＣＰＵからの選択信号によって、
千鳥配線用の表示信号の並びと通常配線用の表示信号の
並びとを切り替えることができる。
【００２６】次に、本発明の第２の実施形態に係る半導
体集積回路について説明する。図５は、本実施形態に係
る半導体集積回路（液晶駆動ＩＣ）の構成を示す図であ
る。図５においては、液晶駆動ＩＣから出力される表示
信号の並びを選択するための選択回路１０を、表示デー
タＲＡＭのアドレス制御回路側に設けている。即ち、本
実施形態においては、表示データを表示データＲＡＭ４
に書き込むか表示データＲＡＭ４から読み出す際にアド
レスを割り当てる段階で、選択信号に従って、通常配線
用の並びもしくは千鳥配線用の並びに対応するアドレス
が割り当てられる。
体集積回路について説明する。図５は、本実施形態に係
る半導体集積回路（液晶駆動ＩＣ）の構成を示す図であ
る。図５においては、液晶駆動ＩＣから出力される表示
信号の並びを選択するための選択回路１０を、表示デー
タＲＡＭのアドレス制御回路側に設けている。即ち、本
実施形態においては、表示データを表示データＲＡＭ４
に書き込むか表示データＲＡＭ４から読み出す際にアド
レスを割り当てる段階で、選択信号に従って、通常配線
用の並びもしくは千鳥配線用の並びに対応するアドレス
が割り当てられる。
【００２７】図６は、図５のアドレス制御回路５及び選
択回路１０の構成を示す回路図である。図６において、
通常配線用のアドレスか、もしくは千鳥配線用のアドレ
スかは、ＣＰＵから、ＮＯＲＭＡＬラインもしくはＣＨ
ＩＤＯＲＩラインに入力される信号により決定される。
択回路１０の構成を示す回路図である。図６において、
通常配線用のアドレスか、もしくは千鳥配線用のアドレ
スかは、ＣＰＵから、ＮＯＲＭＡＬラインもしくはＣＨ
ＩＤＯＲＩラインに入力される信号により決定される。
【００２８】例えば、通常配線を行う場合には、ＮＯＲ
ＭＡＬラインに電圧が印可されることにより、Ｂ２ライ
ンに接続されているライン３１とライン３２の内、ライ
ン３１が選択されて、アドレス０００１（十進数の１）
が割り当てられる。同様に、ラインＢ４に接続されてい
るライン３３とライン３４の内、ライン３３が選択され
て、アドレス００１０（十進数の２）が割り当てられ
る。
ＭＡＬラインに電圧が印可されることにより、Ｂ２ライ
ンに接続されているライン３１とライン３２の内、ライ
ン３１が選択されて、アドレス０００１（十進数の１）
が割り当てられる。同様に、ラインＢ４に接続されてい
るライン３３とライン３４の内、ライン３３が選択され
て、アドレス００１０（十進数の２）が割り当てられ
る。
【００２９】また、千鳥配線を行う場合には、ＣＨＩＤ
ＯＲＩラインに電圧が印加され、Ｂ２ラインに接続され
ている２本のラインの内、ライン３２が選択されて、ア
ドレス００１０（十進数で２）が割り当てられる。同様
に、ラインＢ４では、ライン３４が選択されて、アドレ
ス０１００（十進数の４）が割り当てられる。
ＯＲＩラインに電圧が印加され、Ｂ２ラインに接続され
ている２本のラインの内、ライン３２が選択されて、ア
ドレス００１０（十進数で２）が割り当てられる。同様
に、ラインＢ４では、ライン３４が選択されて、アドレ
ス０１００（十進数の４）が割り当てられる。
【００３０】このようにして、選択されたアドレスを表
示データＲＡＭに供給することにより、液晶駆動ＩＣか
ら出力される表示信号の並びを、通常配線と千鳥配線と
の間で切り替えることができる。
示データＲＡＭに供給することにより、液晶駆動ＩＣか
ら出力される表示信号の並びを、通常配線と千鳥配線と
の間で切り替えることができる。
【００３１】
【発明の効果】以上述べたように、本発明によれば、液
晶駆動ＩＣに選択回路を付加することにより、出力され
る表示信号の並びを選択信号により切り替えることがで
きる。従って、ＣＰＵに負荷をかけることなく、同じ液
晶駆動ＩＣを用いて通常配線と千鳥配線とを使い分ける
ことができる。また、千鳥配線を利用することにより、
回路基板の配線ピッチを狭くすることなく、高密度化さ
れた液晶パネルを実装することも可能である。
晶駆動ＩＣに選択回路を付加することにより、出力され
る表示信号の並びを選択信号により切り替えることがで
きる。従って、ＣＰＵに負荷をかけることなく、同じ液
晶駆動ＩＣを用いて通常配線と千鳥配線とを使い分ける
ことができる。また、千鳥配線を利用することにより、
回路基板の配線ピッチを狭くすることなく、高密度化さ
れた液晶パネルを実装することも可能である。
【００３２】以上の説明では、回路基板としてプリント
基板を例に挙げたが、他の種類のフレキシブル基板や透
明絶縁基板を用いても同様の効果を得ることができる。
基板を例に挙げたが、他の種類のフレキシブル基板や透
明絶縁基板を用いても同様の効果を得ることができる。
【図１】本発明の第1の実施形態に係る半導体集積回路
と液晶パネルとをプリント基板に実装した状態を示す図
である。
と液晶パネルとをプリント基板に実装した状態を示す図
である。
【図２】本発明の第1の実施形態に係る半導体集積回路
と従来の液晶パネルとをプリント基板に実装した状態を
示す図である。
と従来の液晶パネルとをプリント基板に実装した状態を
示す図である。
【図３】本発明の第１の実施形態に係る半導体集積回路
の構成を示す図である。
の構成を示す図である。
【図４】図３の選択回路の構成を示す回路図である。
【図５】本発明の第２の実施形態に係る半導体集積回路
の構成を示す図である。
の構成を示す図である。
【図６】図５のアドレス制御回路及び選択回路の構成を
示す回路図である。
示す回路図である。
【図７】従来の半導体集積回路と従来の液晶パネルとを
回路基板に実装した配線図である。
回路基板に実装した配線図である。
１、４１ 半導体集積回路（液晶駆動ＩＣ） ２、２２、４２ 液晶パネル ３、２３ プリント基板 ４３ 回路基板 ４ 表示データＲＡＭ（ランダムアクセスメモリ） ５ アドレス制御回路 ６、１０ 選択回路 ７ 信号側駆動回路 ８ 駆動制御回路 ９ 走査側駆動回路 １１〜１６ 回路 ３０〜３４ 配線ライン
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA16 NA47 NC28 NC50 ND20 5C006 BB11 BC02 BC21 BF24 EB05 FA41 FA42 5C080 AA10 BB05 DD22 DD23 DD25 JJ02 JJ03 KK47 KK49 5F038 DF01 DF05 DF16 EZ20
Claims (2)
- 【請求項１】 表示装置を駆動するための半導体集積回
路であって、 前記表示装置に表示すべき画像を表すデータを入力して
前記表示装置の複数の信号電極に対応して前記データを
記憶すると共に、記憶されたデータを複数の出力端子か
ら出力する記憶手段と、 複数の入力端子に入力されるデータに基づいて、前記表
示装置の複数の信号電極に供給すべき複数の信号を生成
して複数の出力端子から出力する信号生成手段と、 外部から入力される選択信号に従って、前記記憶手段の
複数の出力端子から入力されたデータを選択して前記信
号生成手段の複数の入力端子に供給する選択手段と、を
具備する半導体集積回路。 - 【請求項２】 表示装置を駆動するための半導体集積回
路であって、 前記表示装置に表示すべき画像を表すデータとアドレス
信号とを入力して、前記アドレス信号によって指定され
た領域に前記データを記憶すると共に、記憶されたデー
タを複数の出力端子から出力する記憶手段と、 外部から入力される選択信号に従って、外部から入力さ
れる複数のアドレスを選択して前記記憶手段に供給する
選択手段と、 前記記憶手段の複数の出力端子から複数の入力端子に入
力されるデータに基づいて、前記表示装置の複数の信号
電極に供給すべき複数の信号を生成して複数の出力端子
から出力する信号生成手段と、を具備する半導体集積回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000385529A JP2002189452A (ja) | 2000-12-19 | 2000-12-19 | 半導体集積回路 |
| US10/023,454 US6803908B2 (en) | 2000-12-19 | 2001-12-17 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000385529A JP2002189452A (ja) | 2000-12-19 | 2000-12-19 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002189452A true JP2002189452A (ja) | 2002-07-05 |
Family
ID=18852781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000385529A Withdrawn JP2002189452A (ja) | 2000-12-19 | 2000-12-19 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6803908B2 (ja) |
| JP (1) | JP2002189452A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010176731A (ja) * | 2009-01-27 | 2010-08-12 | Toshiba Corp | 不揮発性半導体メモリ |
| US8654524B2 (en) | 2009-08-17 | 2014-02-18 | Apple Inc. | Housing as an I/O device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5260698A (en) * | 1986-08-13 | 1993-11-09 | Kabushiki Kaisha Toshiba | Integrated circuit for liquid crystal display |
| JP2755689B2 (ja) * | 1989-06-12 | 1998-05-20 | 株式会社東芝 | 液晶表示用集積回路および液晶表示装置 |
| AU628120B2 (en) * | 1989-09-08 | 1992-09-10 | Canon Kabushiki Kaisha | Information processing system and apparatus |
| JP2554785B2 (ja) * | 1991-03-30 | 1996-11-13 | 株式会社東芝 | 表示駆動制御用集積回路及び表示システム |
| JP2799095B2 (ja) * | 1991-12-02 | 1998-09-17 | 株式会社東芝 | 液晶表示器駆動装置 |
| TW270993B (en) * | 1994-02-21 | 1996-02-21 | Hitachi Seisakusyo Kk | Matrix liquid crystal display and driving circuit therefor |
| JPH08101669A (ja) * | 1994-09-30 | 1996-04-16 | Semiconductor Energy Lab Co Ltd | 表示装置駆動回路 |
| JP3367808B2 (ja) * | 1995-06-19 | 2003-01-20 | シャープ株式会社 | 表示パネルの駆動方法および装置 |
| US5623277A (en) * | 1996-01-29 | 1997-04-22 | Delco Electronics Corporation | Liquid crystal display with image storage ROM |
| KR100311204B1 (ko) * | 1998-10-20 | 2001-11-02 | 가나이 쓰토무 | 액정표시장치 |
| JP3777884B2 (ja) * | 1999-07-23 | 2006-05-24 | セイコーエプソン株式会社 | 表示用ドライバｉｃ及びそれを用いた電子機器 |
-
2000
- 2000-12-19 JP JP2000385529A patent/JP2002189452A/ja not_active Withdrawn
-
2001
- 2001-12-17 US US10/023,454 patent/US6803908B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020118290A1 (en) | 2002-08-29 |
| US6803908B2 (en) | 2004-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222518B1 (en) | Liquid crystal display with liquid crystal driver having display memory | |
| US7956835B2 (en) | Display device | |
| JP2005326633A (ja) | コントローラドライバ及び表示装置 | |
| JP2006047511A (ja) | 表示パネル駆動装置 | |
| US5966115A (en) | Drive unit and electronic equipment | |
| US10580345B2 (en) | Display driver and display panel module | |
| JP2003044004A (ja) | 走査ライン駆動回路、電気光学装置、電子機器及び半導体装置 | |
| JP2008181133A (ja) | 表示装置及びその駆動方法 | |
| JPH07175445A (ja) | メモリ内蔵液晶ドライバと液晶ディスプレイ | |
| JP2002189452A (ja) | 半導体集積回路 | |
| JP2002149131A (ja) | 表示駆動装置およびにそれを用いた電気光学装置並びに電子機器 | |
| JP4614261B2 (ja) | コントローラドライバ，及びその動作方法 | |
| US20050083281A1 (en) | Display device | |
| JP3750731B2 (ja) | 表示パネル駆動回路及び画像表示装置 | |
| JP2008076443A (ja) | 液晶表示装置 | |
| JP2000137466A (ja) | 液晶駆動装置 | |
| JPH0535219A (ja) | 多ビツト駆動半導体装置およびデイスプレイ駆動用半導体装置 | |
| JP4561145B2 (ja) | 表示制御装置及び表示制御方法 | |
| US7372444B2 (en) | Semiconductor integrated circuit | |
| JP3707806B2 (ja) | ドライバ回路 | |
| JPH0654416B2 (ja) | 液晶駆動装置とそれを用いた液晶表示装置 | |
| JP2005338482A (ja) | 半導体集積回路 | |
| JPS6352195A (ja) | 表示制御システム | |
| JP2001195226A (ja) | 表示方法及び表示ドライバ装置 | |
| JP2004361601A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050706 |