JP2004361601A - 半導体集積回路 - Google Patents

Abstract

【課題】表示デバイスを駆動するためにＲＡＭを内蔵した半導体集積回路において、スクロール処理、パーシャル表示処理、又は、それらと組み合わせたインターレース処理における消費電力を低減させる。
【解決手段】この半導体集積回路は、画像表示デバイスの複数の電極に複数の表示信号をそれぞれ供給するための半導体集積回路であって、入力されたアドレスに対して、画像の非表示期間において演算を施すアドレス演算回路７０と、アドレス演算回路によって演算が施されたアドレスを記憶するアドレス記憶回路７１と、入力された画像データを記憶する画像データ記憶回路３と、アドレス記憶回路から読み出されたアドレスにより指定された画像データ記憶回路の記憶領域から読み出された画像データに基づいて、画像表示デバイスの複数の電極に供給すべき複数の表示信号を生成する表示信号生成回路８とを具備する。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、ＬＣＤ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ：液晶表示パネル）等の表示デバイスを駆動するための半導体集積回路（ドライバＩＣ）に関し、特に、ＭＰＵ（ｍｉｃｒｏ ｐｒｏｃｅｓｓｏｒ ｕｎｉｔ：マイクロプロセッサユニット）から入力される画像データを記憶するためのＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ：ランダムアクセスメモリ）を内蔵した半導体集積回路に関する。
【０００２】
【従来の技術】
腕時計や携帯電話等の小型機器の表示部において、液晶パネル等の表示装置が広く利用されている。さらに、近年においては、表示すべき情報量が増加しているために、１画面に収まらない画像の表示範囲を変化させて表示するスクロール機能や、消費電力を低減するために、画面の一部のみを表示するパーシャル表示機能が実現されている。また、消費電力等を低減するために、複数回の飛越し走査で１画面を表示するインターレース走査機能も実現されている。
【０００３】
図５に、従来の液晶表示装置の構成の一例を示す。図５において、ドライバＩＣ（Ｙドライバ）１０１から走査信号Ｃ１〜Ｃ６４を出力するための複数の出力端子が、基板１１０に形成された配線パターンを介して、液晶パネル１０４のコモン方向に並べられた複数の走査電極に接続されている。また、ドライバＩＣ（Ｘドライバ）１０２から表示信号Ｓ１〜Ｓ１３２を出力するための複数の出力端子が、基板１１０に形成された配線パターンを介して、液晶パネル１０４のセグメント方向に並べられた複数の信号電極に接続されている。
【０００４】
Ｘドライバ１０２には、ＭＰＵ１０５が接続されており、Ｘドライバ１０２に内蔵されたＲＡＭ１０３が、ＭＰＵ１０５から供給される画像データを記憶する。Ｘドライバ１０２は、ＲＡＭ１０３に記憶された画像データに基づいて、表示信号Ｓ１〜Ｓ１３２を生成して出力する。また、Ｘドライバ１０２は、走査信号を発生するタイミングを規定するラインパルスをＹドライバ１０１に供給する。これに基づいて、Ｙドライバ１０１は、液晶パネル１０４の走査電極に走査信号Ｃ１〜Ｃ６４を順次供給することによって、液晶パネル１０４の全体が走査される。このようにして、ＲＡＭ１０３に記憶されている画像データに基づいて、液晶パネル１０４に画像が表示される。しかしながら、画面のスクロールやパーシャル表示等を行う場合には、複雑なアドレス計算が必要となる。
【０００５】
図６は、スクロール処理を説明するための図である。ここで、スクロールとは、ＲＡＭ１０３に記憶する画像データのアドレスをずらすことにより、表示する画面をずらす表示方法をいう。例えば、図６に示すように、表示可能な画像のラインがＬ１〜Ｌ１２８の１２８ライン分用意されているとする。図６の（Ａ）に示す状態においては、Ｘドライバ１０２が、ラインＬ８〜Ｌ７１に対応する表示信号Ｓ１〜Ｓ１３２を供給しながら、Ｙドライバ１０１が、走査信号Ｃ１〜Ｃ６４を順次供給する。これにより、液晶パネル１０４に、ラインＬ８〜Ｌ７１に対応する画像が表示される。
【０００６】
また、図６の（Ｂ）に示す状態においては、Ｘドライバ１０２が、ラインＬ２０〜Ｌ８３に対応する表示信号Ｓ１〜Ｓ１３２を供給しながら、Ｙドライバ１０１が、走査信号Ｃ１〜Ｃ６４を順次供給する。これにより、液晶パネル１０４には、ラインＬ２０〜Ｌ８３に対応する画像が表示され、図６の（Ａ）において表示された画面をずらして表示することになる。
【０００７】
図７は、パーシャル表示処理を説明するための図である。ここで、パーシャル表示とは、一部の走査電極に走査信号を供給し、その他の走査電極に走査信号を供給しないことにより、画面の一部を表示して、消費電力を減少させるための表示方法である。例えば、図７に示すように、走査電極に、走査信号Ｃ２１〜Ｃ４０を供給し、走査信号Ｃ１〜Ｃ２０及びＣ４１〜Ｃ６４を供給しないことにより、液晶パネル１０４の中央部を表示領域とし、その他の領域を非表示領域とすることができる。
【０００８】
関連する技術として、下記の特許文献１には、液晶表示部（ＬＣＤ）等の駆動装置にあって、１画面表示データの全体を書換えてスクロール処理する必要なく、高速なスクロール処理を行う表示駆動装置について述べられている。
【０００９】
この表示駆動装置によれば、ＬＣＤにおける表示画面のスクロールに際しては、ＹアドレスカウンタによりカウントされるＹアドレスにスクロール量に応じたオフセット値を加算したＹアドレスにより、内蔵ＲＡＭとして機能する表示用データメモリのＹ方向アドレスが指定される。そのＹ方向アドレスに対応するラインにおいて、Ｘ方向に１ライン分のセグメントデータが順次出力されて、ＬＣＤ表示画面に表示される。
【００１０】
したがって、内蔵ＲＡＭに対しては、スクロールの幅に対応して不要になる表示データの領域に、新たに必要な表示データのみシステム側のＶＲＡＭ（ｖｉｄｅｏ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ：ビデオランダムアクセスメモリ）から読み出して書き込めば良い。これにより、１画面表示データの全体を書き換えることなく、スクロール処理を行うことが可能である。しかしながら、ＬＣＤに画像を表示する際に、リアルタイムでアドレスの加算を行う必要があるので、スクロール処理を高速に行うことはできない。
【００１１】
次に、インターレース走査について説明する。図８は、インターレース走査を説明するための図である。例えば、図８に示すように、１回目の走査においては、奇数番目の走査電極に走査信号Ｃ１、Ｃ３、・・・、Ｃ６３を順次供給し、２回目の走査においては、偶数番目の走査電極に走査信号Ｃ２、Ｃ４、・・・、Ｃ６４を順次供給する。このようにすれば、１回の走査において信号を供給すべきライン数が半減するので、消費電力やデータ量を低減させたり、低性能の液晶パネルを用いて画像を表示することができる。
【００１２】
インターレース走査を行うためには、複雑なアドレス計算が必要となる。さらに、スクロール処理とインターレース処理とを組み合わせた場合には、アドレスを加算するステップが一定にならず、また、パーシャル表示処理とインターレース処理とを組み合わせた場合には、ライン毎に表示領域のアドレスの大小判定等をする必要がある。
【００１３】
したがって、スクロール処理又はパーシャル表示処理とインターレース処理とを組み合わせた処理を実現するための回路は非常に複雑になり、現実的には、インターレース処理時において、スクロール処理及びパーシャル表示処理等のようなアドレス計算を伴う機能の使用を制限する必要があった。あるいは、これを実現するとしても、ライン毎にアドレスをリアルタイムで高速演算する必要があり、消費電力が大きくなってしまうという問題がある。
【００１４】
【特許文献１】
特開平９−１６１１８号公報 （第３〜６頁、図１）
【００１５】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、表示デバイスを駆動するために画像データ記憶回路（ＲＡＭ）を内蔵した半導体集積回路において、スクロール処理、パーシャル表示処理、又は、それらと組み合わせたインターレース処理における消費電力を低減させることを目的とする。
【００１６】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体集積回路は、画像表示デバイスの複数の電極に複数の表示信号をそれぞれ供給するための半導体集積回路であって、入力されたアドレスに対して、画像の非表示期間において演算を施すアドレス演算回路と、アドレス演算回路によって演算が施されたアドレスを記憶するアドレス記憶回路と、入力された画像データを記憶する画像データ記憶回路と、アドレス記憶回路から読み出されたアドレスにより指定された画像データ記憶回路の記憶領域から読み出された画像データに基づいて、画像表示デバイスの複数の電極に供給すべき複数の表示信号を生成する表示信号生成回路とを具備する。
【００１７】
この半導体集積回路は、アドレス記憶回路から読み出されたアドレスに対して、画像の表示期間においてさらに第２の演算を施して画像データ記憶回路に供給する第２のアドレス演算回路をさらに具備するようにしても良い。
【００１８】
ここで、アドレス演算回路が、入力されたアドレスに対して、画像のスクロール又はパーシャル表示のための演算を施すようにしても良い。また、第２のアドレス演算回路が、アドレス記憶回路から読み出されたアドレスに対して、画像のインターレース走査のための演算を施すようにしても良い。
【００１９】
以上において、アドレス記憶回路が、クロック信号をカウントして得られたカウント値に対応して、アドレス演算回路によって演算が施されたアドレスを記憶するアドレステーブルを含むようにしても良い。
【００２０】
本発明によれば、表示デバイスを駆動するために画像データ記憶回路（ＲＡＭ）を内蔵した半導体集積回路において、画像の非表示期間において演算が施されたアドレスに基づいて指定された記憶領域から画像データを読み出すようにしたので、ライン毎にアドレスをリアルタイムで高速演算する必要がなくなり、スクロール処理、パーシャル表示処理、又は、それらと組み合わせたインターレース処理における消費電力を低減させることができる。
【００２１】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１に、本発明の一実施形態に係る半導体集積回路を用いた画像表示装置の構成を示す。本実施形態においては、液晶表示装置を例にとって説明する。なお、本願において、基板とは、透明絶縁基板、プリント基板、フレキシブル基板等、液晶表示パネル及びドライバＩＣを実装して電気的に配線を行うことが可能なものをいうが、本実施形態においてはガラス基板を用いるものとする。
【００２２】
図１に示すように、この画像表示装置は、基板１００と、基板１００上に実装されたドライバＩＣ１及び２と、液晶パネル４とを含んでいる。ドライバＩＣ（Ｙドライバ）１は、ラインパルスに同期して、液晶パネル４を駆動するための走査信号を出力する。一方、ドライバＩＣ（Ｘドライバ）２は、液晶パネル４に表示すべき画像情報を表す画像データを記憶するＲＡＭ３を内蔵しており、液晶パネル４を駆動するための表示信号を出力すると共に、Ｙドライバ１にラインパルスを供給する。ここで、Ｘドライバ２には、ＭＰＵ５が接続されており、ＭＰＵ５から出力される画像データや、ＲＡＭ３における画像データの記憶領域を指定するために用いられるアドレスや、各種の制御信号が、Ｘドライバ２に入力される。
【００２３】
液晶パネル４は、セグメント方向において複数の領域を有し、コモン方向においても複数の領域を有している。ここで、セグメント方向の１つの領域とコモン方向の１つの領域を特定することにより、１つの画素（ドット）が特定される。カラー画像表示装置の場合には、ＲＧＢ（赤、緑、青）の３つのドットが１つの点の画像情報を表すために用いられる。一例としては、液晶パネル４が、セグメント方向において１３２個（ＲＧＢの各々について４４個）の領域を有し、コモン方向において６４個の領域を有する。この場合には、液晶パネル４は、１３２×６４の画素を有することになる。
【００２４】
これらの領域に電圧を印加するため、液晶パネル４には、セグメント方向に複数の信号電極が並べられ、コモン方向に複数の走査電極が並べられている。これらの信号電極は、Ｘドライバ２に設けられた複数の出力端子にそれぞれ接続され、これらの走査電極は、Ｙドライバ１に設けられた複数の出力端子にそれぞれ接続されている。
【００２５】
Ｙドライバ１は、Ｘドライバ２から供給されるラインパルスに従って、液晶パネル４を走査するための走査信号Ｃ１〜Ｃ６４を生成し、液晶パネル４のコモン方向に並べられた複数の走査電極にそれぞれ供給する。ここで、図１に示すように、走査信号Ｃ１〜Ｃ６４は、図中の左側から液晶パネル４に入力されるように配線されている。
【００２６】
Ｘドライバ２は、ＲＡＭ３に記憶されている画像データに基づいて、液晶パネル４に画像を表示するための表示信号Ｓ１〜Ｓ１３２を生成し、液晶パネル４のセグメント方向に並べられた複数の信号電極にそれぞれ供給する。表示信号Ｓ１〜Ｓ１３２は、図中の下側から液晶パネル４に入力されるように配線されている。なお、これらの配線には、透明な材料が用いられる。
【００２７】
図２に、本発明の一実施形態に係る半導体集積回路の構成を示す。図２に示すように、Ｘドライバ２は、ＭＰＵ５との接続を行うためのＭＰＵインタフェース６と、ＭＰＵ５から入力される画像データを記憶するＲＡＭ３と、ＲＡＭ３における画像データの記憶領域を指定すると共に画像データの書込み及び読出しを制御するアドレス制御回路７と、ＲＡＭ３から読み出される画像データに基づいて表示信号Ｓ１〜Ｓ１３２を生成する表示側駆動回路８と、タイミング制御回路９とを含んでいる。タイミング制御回路９は、ＭＰＵ５から入力される表示タイミング信号に同期して、クロック信号を生成したり、表示信号及び走査信号の出力タイミングを制御する。
【００２８】
ＲＡＭ３における画像データの記憶領域（アドレス）は、アドレス制御回路７によって指定される。アドレス制御回路７は、ＭＰＵ５から入力されるアドレスに基づいて、ＲＡＭ３に画像データを書き込むためのアドレスを供給すると共に、ＲＡＭ３から画像データを読み出すためのアドレスを計算する入力アドレス演算部７０と、入力アドレス演算部７０によって計算されたアドレスを一時的に記憶するアドレステーブル７１と、タイミング制御回路９から供給されるクロック信号をカウントするカウンタ７２と、インターレース走査を行う際にアドレスを計算する出力アドレス演算部７３とを含んでいる。
【００２９】
入力アドレス演算部７０は、ＭＰＵ５から入力されるスクロール設定信号、パーシャル設定信号、方向設定信号、及び、ライン数設定信号に基づいて、スクロールやパーシャル表示等のための演算を必要に応じて入力アドレスに施し、計算されたアドレスを、カウンタ７２のカウント値に従ってアドレステーブル７１に書き込む。
【００３０】
なお、方向設定信号とは、Ｙドライバ１と、液晶パネル４との実装位置関係に基づく信号である。例えば、図１に示すように、Ｙドライバ１から出力する走査信号Ｃ１〜Ｃ６４を、図中の左側から液晶パネル４に順次入力するような場合を順方向とした場合に、液晶パネル４の右側にＹドライバ１を実装する場合は、Ｙドライバ１から出力する走査信号Ｃ６４〜Ｃ１を、図中の右側から液晶パネル４に順次入力するため、走査方向が逆方向となる。そのため、方向設定信号により走査方向を設定する。
【００３１】
また、ライン数設定信号とは、液晶パネル４のサイズに基づく信号である。液晶パネルには様々なサイズがあり、それぞれのサイズに合わせてＹドライバを製造するには、コストが高くなり、また、設計時間もかかる。そのため、同一のＹドライバを用い、ライン数設定信号により、使用しない走査電極を設定する。
【００３２】
出力アドレス演算部７３は、カウンタ７２のカウント値に従ってアドレステーブル７１から読み出されたアドレスをＲＡＭ３に出力することにより、ＲＡＭ３における画像データの記憶領域を指定する。インターレース走査を行う場合には、出力アドレス演算部７３が、カウンタ７２のカウント値に従ってアドレステーブル７１から読み出されたアドレスにインターレース走査のための演算を施し、計算されたアドレスをＲＡＭ３に出力することにより、ＲＡＭ３における画像データの記憶領域を指定する。また、ＲＡＭ３から画像データを読み出す際には、出力アドレス演算部７３が、カウンタ７２のカウント値に従ってアドレスを生成し、生成されたアドレスをＲＡＭ３に出力する。
【００３３】
タイミング制御回路９は、ＭＰＵ５から入力される表示タイミング信号に基づいて、表示側駆動回路８における表示信号の出力タイミングを制御すると共に、ライン走査のタイミングを規定するラインパルスをＹドライバ１に供給して、Ｙドライバ１における走査信号の出力タイミングを制御する。
【００３４】
Ｙドライバ１は、シフトレジスタ１０と走査側駆動回路１１とを含んでいる。シフトレジスタ１０は、ラインパルスに同期して、出力端子ＳＨ１〜ＳＨ６４にシフト信号を順次出力する。走査側駆動回路１１は、シフトレジスタ１０の出力端子ＳＨ１〜ＳＨ６４から出力されるシフト信号に基づいて、走査信号Ｃ１〜Ｃ６４を複数の走査電極に順次出力する。
【００３５】
次に、本実施形態におけるスクロール処理又はパーシャル表示処理について、図２及び図３を参照しながら説明する。図３は、図２に示す半導体集積回路のスクロール又はパーシャル表示における動作を示すタイミングチャートである。図３に示すように、１フレーム期間には、液晶パネル４に画像を表示する表示期間と、画像を表示しない非表示期間とが存在する。従来は、表示期間において画像データのアドレスの計算を全て行い、そのアドレスを用いて、ＲＡＭ３における画像データの記憶領域を指定していた。
【００３６】
一方、本実施形態によれば、非表示期間において、入力アドレス演算部７０が、スクロール設定信号やパーシャル設定信号等に基づいて、次の１フレーム期間における画像表示に用いる画像データのアドレスを計算し、そのアドレスをアドレステーブル７１に記憶しておく。したがって、表示期間において、スクロール処理やパーシャル表示処理に用いるアドレスをライン毎にリアルタイムで高速演算する必要がなくなり、消費電力を低減することができる。
【００３７】
アドレステーブル７１に記憶されているアドレスは、表示タイミング信号に同期して読み出される。例えば、ある画素の画像が表示されるタイミングの１ライン走査期間前において、その画素に対応するアドレスが読み出され、そのアドレスを用いてＲＡＭ３から画像データが順次読み出されて、読み出された画像データに基づいて、液晶パネルに画像が表示される。なお、静止画の場合には、表示内容を変更する必要がないので、アドレスの計算や画像データの書込みを行う必要はない。
【００３８】
次に、本実施形態においてスクロール又はパーシャル表示をインターレース走査と共に行う場合について、図２及び図４を参照しながら説明する。図４は、図２に示す半導体集積回路においてスクロール又はパーシャル表示をインターレース走査と共に行う場合の動作を示すタイミングチャートである。
【００３９】
図４に示すように、１フィールド期間には、液晶パネル４に画像を表示する表示期間と、画像を表示しない非表示期間とが存在する。そこで、図３に示すのと同様に、非表示期間において、アドレステーブル７１が、スクロール設定信号やパーシャル設定信号等に基づいて画像データのアドレスを計算し、そのアドレスをアドレステーブル７１に記憶しておく。
【００４０】
アドレステーブル７１に記憶されているアドレスは、表示タイミング信号に同期して読み出され、表示期間において、出力アドレス演算部７３が、読み出されたアドレスに対して、インターレース走査のための演算を施す。そのアドレスを用いて、ＲＡＭ３における画像データの記憶領域が指定される。このように、スクロール又はパーシャル表示のためのアドレス計算と、インターレース走査のためのアドレス計算とが分離して行われるので、アドレス計算のための回路構成が従来よりも簡単になる。また、表示内容が変更されない場合には、入力アドレス計算部７０におけるアドレス計算は不要であり、出力アドレス演算部７３におけるインターレース走査のためのアドレス計算のみを行えば良いので、消費電力を低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体集積回路を用いた画像表示装置を示す図。
【図２】本発明の一実施形態に係る半導体集積回路の構成を示す図。
【図３】図２に示す半導体集積回路の動作を示すタイミングチャート。
【図４】図２に示す半導体集積回路の動作を示すタイミングチャート。
【図５】従来の液晶表示装置の構成の一例を示す図。
【図６】スクロール処理を説明するための図。
【図７】パーシャル表示処理を説明するための図。
【図８】インターレース走査を説明するための図。
【符号の説明】
１ Ｙドライバ、 ２ Ｘドライバ、 ３ ＲＡＭ（ランダムアクセスメモリ）、 ４ 液晶パネル、 ５ ＭＰＵ（マイクロプロセッサユニット）、 ６ ＭＰＵインタフェース、 ７ アドレス制御回路、 ８ 表示側駆動回路、 ９タイミング制御回路、 １０ シフトレジスタ、 １１ 走査側駆動回路、 ７０ 入力アドレス演算部、 ７１ アドレステーブル、 ７２ カウンタ、 ７３ 出力アドレス演算部、 １００ 基板

Claims (5)

1. 画像表示デバイスの複数の電極に複数の表示信号をそれぞれ供給するための半導体集積回路であって、
   入力されたアドレスに対して、画像の非表示期間において演算を施すアドレス演算回路と、
   前記アドレス演算回路によって演算が施されたアドレスを記憶するアドレス記憶回路と、
   入力された画像データを記憶する画像データ記憶回路と、
   前記アドレス記憶回路から読み出されたアドレスにより指定された前記画像データ記憶回路の記憶領域から読み出された画像データに基づいて、前記画像表示デバイスの複数の電極に供給すべき複数の表示信号を生成する表示信号生成回路と、
   を具備する半導体集積回路。
2. 前記アドレス記憶回路から読み出されたアドレスに対して、画像の表示期間においてさらに第２の演算を施して前記画像データ記憶回路に供給する第２のアドレス演算回路をさらに具備する請求項１記載の半導体集積回路。
3. 前記アドレス演算回路が、入力されたアドレスに対して、画像のスクロール又はパーシャル表示のための演算を施す、請求項１又は２記載の半導体集積回路。
4. 前記第２のアドレス演算回路が、前記アドレス記憶回路から読み出されたアドレスに対して、画像のインターレース走査のための演算を施す、請求項２記載の半導体集積回路。
5. 前記アドレス記憶回路が、クロック信号をカウントして得られたカウント値に対応して、前記アドレス演算回路によって演算が施されたアドレスを記憶するアドレステーブルを含む、請求項１〜４のいずれか１項記載の半導体集積回路。

Images