JP2002189452A - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JP2002189452A
JP2002189452A JP2000385529A JP2000385529A JP2002189452A JP 2002189452 A JP2002189452 A JP 2002189452A JP 2000385529 A JP2000385529 A JP 2000385529A JP 2000385529 A JP2000385529 A JP 2000385529A JP 2002189452 A JP2002189452 A JP 2002189452A
Authority
JP
Japan
Prior art keywords
data
liquid crystal
display device
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000385529A
Other languages
Japanese (ja)
Inventor
Takashi Fujise
隆史 藤瀬
Norimitsu Baba
教充 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000385529A priority Critical patent/JP2002189452A/en
Priority to US10/023,454 priority patent/US6803908B2/en
Publication of JP2002189452A publication Critical patent/JP2002189452A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0278Details of driving circuits arranged to drive both scan and data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit (a liquid crystal driving IC) which is readily connected to a display device such as a conventional liquid crystal panel as well as a display devil, whose number of pixels per unit area is increased, without greatly reducing the wiring pitch of a printed circuit board. SOLUTION: The circuit is provided with a storage means 4 which receives data representing an image to be displayed on a display device, stores the data that are made corresponding to a plurality of signal electrodes of the display device and outputs the stored data from a plurality of output terminals, a signal generating means 7 which generates a plurality of signals to be supplied to a plurality of signal electrodes of the display device based on the data being inputted to a plurality of input terminals and outputs the signals from a plurality of the output terminals and a selecting means 6 which selects the data inputted from the plurality of the output terminals of the storage means according to the selected signal inputted from the outside and supplies the signals to a plurality of input terminals of the signal generating means.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶パネル等の表
示装置を駆動するための半導体集積回路(液晶駆動I
C)に関し、特に、表示データを記憶するためのランダ
ムアクセスメモリ(RAM)を内蔵した半導体集積回路
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit (liquid crystal driving IC) for driving a display device such as a liquid crystal panel.
More particularly, the present invention relates to a semiconductor integrated circuit including a random access memory (RAM) for storing display data.

【0002】[0002]

【従来の技術】時計や携帯電話等の小型機器の表示部に
おいて、液晶パネルが広く利用されている。さらに、近
年においては、表示すべき情報量が増加する一方、画面
の小型化や、画面の見やすさ・美しさの向上が求められ
ている。液晶パネル等の表示装置の画面において、画像
をより美しく、はっきりと表示するためには、1つ1つ
の画素(ドット)のサイズを小さくして、単位面積当り
の画素数を増やせば良い。そのためには、液晶パネルの
走査電極の間隔や信号電極の間隔も狭くする必要があ
る。
2. Description of the Related Art A liquid crystal panel is widely used in a display section of a small device such as a clock or a mobile phone. Furthermore, in recent years, while the amount of information to be displayed has increased, there has been a demand for smaller screens and improved visibility and beauty of the screens. In order to display an image more beautifully and clearly on the screen of a display device such as a liquid crystal panel, the size of each pixel (dot) may be reduced and the number of pixels per unit area may be increased. For that purpose, it is necessary to reduce the interval between the scanning electrodes and the interval between the signal electrodes of the liquid crystal panel.

【0003】図7は、従来の液晶駆動IC41と従来の
液晶パネル42とを実装した回路基板43を示してい
る。図7において、液晶駆動IC41から走査信号C0
〜C7を出力するための複数の端子が、回路基板43に
U字状に形成された配線パターンを介して、液晶パネル
42の複数の走査電極に接続されている。また、液晶駆
動IC41から表示信号S0〜S15を出力するための
複数の端子が、回路基板43に直線状に形成された配線
パターンを介して、液晶パネル42の複数の信号電極に
接続されている。
FIG. 7 shows a circuit board 43 on which a conventional liquid crystal driving IC 41 and a conventional liquid crystal panel 42 are mounted. In FIG. 7, the scanning signal C0 is output from the liquid crystal driving IC 41.
A plurality of terminals for outputting .about.C7 are connected to a plurality of scanning electrodes of the liquid crystal panel 42 via a wiring pattern formed in a U shape on the circuit board 43. Further, a plurality of terminals for outputting the display signals S0 to S15 from the liquid crystal driving IC 41 are connected to a plurality of signal electrodes of the liquid crystal panel 42 via wiring patterns formed linearly on the circuit board 43. .

【0004】[0004]

【発明が解決しようとする課題】このような液晶パネル
において、単位面積当りの画素数を増やすために、液晶
パネルの走査電極の間隔や信号電極の間隔を狭くする
と、回路基板側の電極のピッチも狭くしなければならな
い。
In such a liquid crystal panel, if the interval between the scanning electrodes and the interval between the signal electrodes of the liquid crystal panel are reduced in order to increase the number of pixels per unit area, the pitch of the electrodes on the circuit board side is reduced. Must also be narrow.

【0005】しかしながら、液晶パネルにおいて信号電
極は多数設けられているので、信号電極のピッチを狭く
すると、信号電極に接続される配線パターンの配線ピッ
チが限界に達してしまい、それ以上の高密度化は困難で
あった。また、回路基板において、配線パターンの配線
ピッチをあまり狭くすると、基板への実装精度が低下し
てしまうという問題もあった。
However, since a large number of signal electrodes are provided in a liquid crystal panel, if the pitch of the signal electrodes is reduced, the wiring pitch of a wiring pattern connected to the signal electrodes reaches a limit, and the density is further increased. Was difficult. Further, in a circuit board, if the wiring pitch of the wiring pattern is too narrow, there is a problem that mounting accuracy on the board is reduced.

【0006】そこで、上記の点に鑑み、本発明は、従来
の液晶パネル等の表示装置に対しても、単位面積当りの
画素数を増やした表示装置に対しても、回路基板の配線
ピッチをあまり狭くすることなしに接続できる半導体集
積回路(液晶駆動IC)を提供することを目的とする。
なお、本願において回路基板とは、プリント基板、フレ
キシブル基板、透明絶縁基板等、液晶表示パネルの接続
及び液晶駆動ICの実装が可能であり、電気的な配線を
有するものをいう。
In view of the above, the present invention provides a wiring pitch of a circuit board for both a conventional display device such as a liquid crystal panel and a display device having an increased number of pixels per unit area. It is an object of the present invention to provide a semiconductor integrated circuit (liquid crystal driving IC) that can be connected without being too narrow.
Note that, in the present application, the circuit board refers to a printed circuit board, a flexible board, a transparent insulating board, or the like, which can connect a liquid crystal display panel and mount a liquid crystal driving IC and has electric wiring.

【0007】[0007]

【課題を解決するための手段】以上の課題を解決するた
め、本発明の第1の観点に係る半導体集積回路は、表示
装置を駆動するための半導体集積回路であって、表示装
置に表示すべき画像を表すデータを入力して表示装置の
複数の信号電極に対応してデータを記憶すると共に、記
憶されたデータを複数の出力端子から出力する記憶手段
と、複数の入力端子に入力されるデータに基づいて、表
示装置の複数の信号電極に供給すべき複数の信号を生成
して複数の出力端子から出力する信号生成手段と、外部
から入力される選択信号に従って、記憶手段の複数の出
力端子から入力されたデータを選択して信号生成手段の
複数の入力端子に供給する選択手段とを具備する。
In order to solve the above-mentioned problems, a semiconductor integrated circuit according to a first aspect of the present invention is a semiconductor integrated circuit for driving a display device, and displays a signal on a display device. Storage means for inputting data representing an image to be stored and storing data corresponding to a plurality of signal electrodes of the display device, and outputting the stored data from a plurality of output terminals; and a plurality of input terminals. A signal generating unit that generates a plurality of signals to be supplied to a plurality of signal electrodes of the display device based on the data and outputs the signals from a plurality of output terminals; Selecting means for selecting data input from the terminal and supplying the selected data to a plurality of input terminals of the signal generating means.

【0008】また、本発明の第2の観点に係る半導体集
積回路は、表示装置を駆動するための半導体集積回路で
あって、表示装置に表示すべき画像を表すデータとアド
レス信号とを入力して、アドレス信号によって指定され
た領域にデータを記憶すると共に、記憶されたデータを
複数の出力端子から出力する記憶手段と、外部から入力
される選択信号に従って、外部から入力される複数のア
ドレスを選択して記憶手段に供給する選択手段と、記憶
手段の複数の出力端子から複数の入力端子に入力される
データに基づいて、表示装置の複数の信号電極に供給す
べき複数の信号を生成して複数の出力端子から出力する
信号生成手段とを具備する。
A semiconductor integrated circuit according to a second aspect of the present invention is a semiconductor integrated circuit for driving a display device, which receives data representing an image to be displayed on the display device and an address signal. Means for storing data in an area specified by the address signal, outputting the stored data from a plurality of output terminals, and storing a plurality of externally input addresses in accordance with an externally input selection signal. A plurality of signals to be supplied to a plurality of signal electrodes of a display device based on data input to a plurality of input terminals from a plurality of output terminals of the storage means; Signal generating means for outputting from a plurality of output terminals.

【0009】[0009]

【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態について説明する。なお、同一の構成要素には
同一の参照番号を付して、説明を省略する。
Embodiments of the present invention will be described below with reference to the drawings. The same components are denoted by the same reference numerals, and description thereof will be omitted.

【0010】図1及び図2は、本発明の第1の実施形態
に係る半導体集積回路と液晶パネルとをプリント基板に
実装した状態を示す図である。本実施形態は、本発明を
液晶駆動ICに適用したものである。
FIGS. 1 and 2 are views showing a state where a semiconductor integrated circuit and a liquid crystal panel according to a first embodiment of the present invention are mounted on a printed circuit board. In the present embodiment, the present invention is applied to a liquid crystal driving IC.

【0011】図1に示す液晶パネル2は、図7に示す従
来の液晶パネル22よりも単位面積当りの画素数を増や
すために、信号電極の間隔を小さくしている。そのた
め、表示信号S0〜S15が供給される信号電極を図中
上下に振り分けることにより、隣接する信号電極が過密
にならないようにしている。このような端子配置にすれ
ば、液晶パネル2に千鳥配線で配線パターンを接続する
ことができるので、配線ピッチもあまり狭くならない。
The liquid crystal panel 2 shown in FIG. 1 has a smaller distance between signal electrodes in order to increase the number of pixels per unit area than the conventional liquid crystal panel 22 shown in FIG. For this reason, the signal electrodes to which the display signals S0 to S15 are supplied are sorted up and down in the figure so that adjacent signal electrodes are not overcrowded. With such a terminal arrangement, the wiring pattern can be connected to the liquid crystal panel 2 by staggered wiring, so that the wiring pitch does not become too narrow.

【0012】ここで、千鳥配線とは、液晶パネル2の端
子に配線パターンを接続する際に、例えば偶数番目の信
号線は下側から、奇数番目の信号線は上側からというよ
うに、上下又は左右から交互に行う配線をいう。この千
鳥配線によれば、液晶パネル2の信号電極の間隔を半分
にしても、プリント基板上の配線ピッチを従来のままと
することができる。従って、実装精度を保ちながら、液
晶の画素密度を向上させることができる。
Here, the staggered wiring means that, when a wiring pattern is connected to the terminal of the liquid crystal panel 2, for example, the even-numbered signal lines are from the lower side and the odd-numbered signal lines are from the upper side. Wiring that is performed alternately from left and right. According to the staggered wiring, the wiring pitch on the printed circuit board can be maintained as it is even if the interval between the signal electrodes of the liquid crystal panel 2 is reduced to half. Therefore, the pixel density of the liquid crystal can be improved while maintaining the mounting accuracy.

【0013】液晶パネル2を駆動するための液晶駆動I
C1は、表示データを記憶するRAM(ランダムアクセ
スメモリ)を内蔵している。この表示データに基づい
て、液晶パネル2の各信号電極に供給するための表示信
号S0〜S15が生成される。
Liquid crystal drive I for driving liquid crystal panel 2
C1 has a built-in RAM (random access memory) for storing display data. Based on the display data, display signals S0 to S15 to be supplied to each signal electrode of the liquid crystal panel 2 are generated.

【0014】図1において、表示信号S0、S2、・・
・、S14は図中の下側から入力され、表示信号S1、
S3、・・・、S15は図中の上側から入力されるよう
に配線されている。
In FIG. 1, display signals S0, S2,.
, S14 are inputted from the lower side in the figure, and the display signals S1,
S3,..., S15 are wired so as to be input from the upper side in the figure.

【0015】一方、図2において、全ての表示信号S
0、S1、S2、・・・S15は、RAMの出力並びと
同じ配列で、図中の下側から入力されるように配線され
ている。
On the other hand, in FIG. 2, all the display signals S
.., S15 are arranged in the same arrangement as the output arrangement of the RAM, and are wired so as to be inputted from the lower side in the figure.

【0016】また、図1及び図2において、走査信号C
0〜C7は、図中の左側から入力されるように配線され
ている。
1 and 2, the scanning signal C
0 to C7 are wired so as to be input from the left side in the figure.

【0017】しかしながら、図1に示すような端子配置
にすると、液晶駆動IC1のRAMに記憶された表示デ
ータに基づいて出力される表示信号の並びと、液晶パネ
ル2の信号電極の並びとが一致しなくなるので、液晶駆
動IC1において表示信号の並びを入れ替える必要が生
じる。このような制御を、CPU(中央演算装置)で行
う場合には、CPUの負荷が増えてしまう。そこで、本
実施形態においては、液晶駆動IC1において、RAM
の出力に選択回路(セレクタ)を設けることにより、表
示信号の出力並びを変更している。
However, when the terminals are arranged as shown in FIG. 1, the arrangement of the display signals output based on the display data stored in the RAM of the liquid crystal driving IC 1 and the arrangement of the signal electrodes of the liquid crystal panel 2 are one. Therefore, it is necessary to change the arrangement of the display signals in the liquid crystal driving IC 1. When such control is performed by a CPU (Central Processing Unit), the load on the CPU increases. Therefore, in the present embodiment, in the liquid crystal driving IC 1, the RAM
The output arrangement of the display signals is changed by providing a selection circuit (selector) for the output of.

【0018】図3は、本実施形態に係る液晶駆動ICの
構成を示す図である。図3に示すように、この液晶駆動
ICは、液晶パネルに表示すべき画像を表す表示データ
を入力して液晶パネルの複数の信号電極に対応してデー
タを記憶すると共に、記憶された表示データを複数の出
力端子から出力する表示データRAM4を含んでいる。
表示データRAM4における表示データの記憶領域は、
アドレス制御回路5によって指定される。
FIG. 3 is a diagram showing the configuration of the liquid crystal driving IC according to the present embodiment. As shown in FIG. 3, the liquid crystal drive IC inputs display data representing an image to be displayed on a liquid crystal panel, stores the data in correspondence with a plurality of signal electrodes of the liquid crystal panel, and stores the stored display data. Is output from a plurality of output terminals.
The storage area of the display data in the display data RAM 4 is
It is specified by the address control circuit 5.

【0019】また、選択回路6は、CPUから入力され
る選択信号に従って、表示データRAM4の複数の出力
端子から入力された表示データを選択して、信号側駆動
回路7の複数の入力端子に供給する。信号側駆動回路7
は、複数の入力端子に入力された表示データに基づい
て、液晶パネルの複数の信号電極に供給すべき複数の信
号を生成して複数の出力端子から出力する。
The selection circuit 6 selects display data input from a plurality of output terminals of the display data RAM 4 according to a selection signal input from the CPU, and supplies the display data to a plurality of input terminals of the signal side driving circuit 7. I do. Signal side drive circuit 7
Generates a plurality of signals to be supplied to a plurality of signal electrodes of the liquid crystal panel based on display data input to a plurality of input terminals, and outputs the signals from a plurality of output terminals.

【0020】即ち、選択回路6は、表示データRAM4
から入力される表示データR1〜R15に対して、CP
Uから入力される千鳥配線もしくは通常配線を示す選択
信号に従って、表示データの位置を並べ替えて出力す
る。千鳥配線が選択されている場合には、図3に示すよ
うに、表示データT0、T2、・・・、T14、T1
5、T13、・・・、T1として出力する。
That is, the selection circuit 6 includes the display data RAM 4
Display data R1 to R15 input from
The positions of the display data are rearranged and output according to the selection signal indicating the staggered wiring or the normal wiring input from U. When the staggered wiring is selected, as shown in FIG. 3, the display data T0, T2,.
5, T13,..., T1.

【0021】信号側駆動回路7は、選択回路6から入力
される表示データを駆動信号に変換して表示信号S0、
S2、・・・、S14、S15、S13、・・・、S1
を生成し、液晶パネルに出力する。駆動制御回路8は、
表示データRAM4の読出しタイミングを制御すると共
に、走査側駆動回路9を制御して、液晶パネルに走査信
号を供給する。
The signal-side drive circuit 7 converts the display data input from the selection circuit 6 into a drive signal, and converts the display data into a display signal S0,
S2, ..., S14, S15, S13, ..., S1
Is generated and output to the liquid crystal panel. The drive control circuit 8
The read timing of the display data RAM 4 is controlled, and the scan side drive circuit 9 is controlled to supply a scan signal to the liquid crystal panel.

【0022】次に、図3の選択回路6について詳しく説
明する。図4は、選択回路の構成を示す回路図である。
表示データRAMから選択回路に表示データR0〜R1
5が入力されると、それぞれの表示データは、図4に示
す回路11〜16に入力される。一方、CPUからは、
選択信号が回路11〜16に入力される。なお、表示デ
ータR0は、常に表示データT0として出力される。
Next, the selection circuit 6 of FIG. 3 will be described in detail. FIG. 4 is a circuit diagram showing a configuration of the selection circuit.
The display data R0 to R1 are transferred from the display data RAM to the selection circuit.
When 5 is input, each display data is input to the circuits 11 to 16 shown in FIG. On the other hand, from the CPU,
The selection signal is input to the circuits 11 to 16. The display data R0 is always output as the display data T0.

【0023】ここで、千鳥配線が選択されている場合に
は、図4に示すように、回路11、12、13、・・
・、14、15、16において、表示データR2、R
4、R6、・・・、R5、R3、R1がそれぞれ選択さ
れて、T2、T4、T6、・・・、T5、T3、T1と
して出力される。一方、通常配線が選択されている場合
には、回路11、12、13、・・・、14、15、1
6において、R1、R2、R3、・・・、R13、R1
4、R15がそれぞれ選択されて、T1、T2、T3、
・・・、T13、T4、T15として出力される。
Here, when the staggered wiring is selected, as shown in FIG. 4, the circuits 11, 12, 13,.
, 14, 15, and 16, the display data R2, R
, R5, R3, R1 are selected and output as T2, T4, T6,..., T5, T3, T1. On the other hand, when the normal wiring is selected, the circuits 11, 12, 13,.
6, R1, R2, R3,..., R13, R1
4, R15 are selected respectively, and T1, T2, T3,
.., T13, T4, and T15.

【0024】再び図3を参照すると、上記のように選択
回路6において選択され並べ替えられた表示データは、
信号側駆動回路7において表示信号に変換され、液晶パ
ネルに出力される。このとき、表示信号が千鳥配線用に
配列されている場合には、液晶パネルを実装する際に、
図1に示すような千鳥配線を行うことにより、表示信号
が液晶パネルに本来の順序で入力される。一方、表示信
号が通常配線用に配列されている場合には、図2に示す
ような通常配線を行うことにより、表示信号が液晶パネ
ルに本来の順序で入力される。
Referring again to FIG. 3, the display data selected and rearranged in the selection circuit 6 as described above is:
The signal is converted into a display signal in the signal side drive circuit 7 and output to the liquid crystal panel. At this time, if the display signals are arranged for staggered wiring, when mounting the liquid crystal panel,
By performing the staggered wiring as shown in FIG. 1, display signals are input to the liquid crystal panel in the original order. On the other hand, when the display signals are arranged for normal wiring, the display signals are input to the liquid crystal panel in the original order by performing the normal wiring as shown in FIG.

【0025】このように、本実施形態によれば、液晶駆
動ICにおいて、表示データRAMの出力側に選択回路
を設けることにより、CPUからの選択信号によって、
千鳥配線用の表示信号の並びと通常配線用の表示信号の
並びとを切り替えることができる。
As described above, according to the present embodiment, in the liquid crystal drive IC, by providing the selection circuit on the output side of the display data RAM, the selection signal from the CPU allows
The arrangement of display signals for staggered wiring and the arrangement of display signals for normal wiring can be switched.

【0026】次に、本発明の第2の実施形態に係る半導
体集積回路について説明する。図5は、本実施形態に係
る半導体集積回路(液晶駆動IC)の構成を示す図であ
る。図5においては、液晶駆動ICから出力される表示
信号の並びを選択するための選択回路10を、表示デー
タRAMのアドレス制御回路側に設けている。即ち、本
実施形態においては、表示データを表示データRAM4
に書き込むか表示データRAM4から読み出す際にアド
レスを割り当てる段階で、選択信号に従って、通常配線
用の並びもしくは千鳥配線用の並びに対応するアドレス
が割り当てられる。
Next, a semiconductor integrated circuit according to a second embodiment of the present invention will be described. FIG. 5 is a diagram illustrating a configuration of a semiconductor integrated circuit (liquid crystal driving IC) according to the present embodiment. In FIG. 5, a selection circuit 10 for selecting the arrangement of display signals output from the liquid crystal driving IC is provided on the address control circuit side of the display data RAM. That is, in the present embodiment, the display data is stored in the display data RAM 4.
At the stage of assigning an address when writing to or reading data from the display data RAM 4, a row of lines for normal wiring or a corresponding address for staggered wiring is assigned according to a selection signal.

【0027】図6は、図5のアドレス制御回路5及び選
択回路10の構成を示す回路図である。図6において、
通常配線用のアドレスか、もしくは千鳥配線用のアドレ
スかは、CPUから、NORMALラインもしくはCH
IDORIラインに入力される信号により決定される。
FIG. 6 is a circuit diagram showing a configuration of the address control circuit 5 and the selection circuit 10 of FIG. In FIG.
The address for the normal wiring or the address for the staggered wiring is determined by the CPU from the NORMAL line or the CH.
It is determined by a signal input to the IDORI line.

【0028】例えば、通常配線を行う場合には、NOR
MALラインに電圧が印可されることにより、B2ライ
ンに接続されているライン31とライン32の内、ライ
ン31が選択されて、アドレス0001(十進数の1)
が割り当てられる。同様に、ラインB4に接続されてい
るライン33とライン34の内、ライン33が選択され
て、アドレス0010(十進数の2)が割り当てられ
る。
For example, when performing normal wiring, NOR
When a voltage is applied to the MAL line, the line 31 is selected from the lines 31 and 32 connected to the B2 line, and the address 0001 (decimal 1) is selected.
Is assigned. Similarly, of the lines 33 and 34 connected to the line B4, the line 33 is selected, and the address 0010 (decimal 2) is assigned.

【0029】また、千鳥配線を行う場合には、CHID
ORIラインに電圧が印加され、B2ラインに接続され
ている2本のラインの内、ライン32が選択されて、ア
ドレス0010(十進数で2)が割り当てられる。同様
に、ラインB4では、ライン34が選択されて、アドレ
ス0100(十進数の4)が割り当てられる。
When staggered wiring is performed, the CHID
A voltage is applied to the ORI line, the line 32 is selected from the two lines connected to the B2 line, and an address 0010 (decimal 2) is assigned. Similarly, in line B4, line 34 is selected and assigned address 0100 (decimal 4).

【0030】このようにして、選択されたアドレスを表
示データRAMに供給することにより、液晶駆動ICか
ら出力される表示信号の並びを、通常配線と千鳥配線と
の間で切り替えることができる。
By supplying the selected address to the display data RAM in this way, the arrangement of the display signals output from the liquid crystal driving IC can be switched between the normal wiring and the staggered wiring.

【0031】[0031]

【発明の効果】以上述べたように、本発明によれば、液
晶駆動ICに選択回路を付加することにより、出力され
る表示信号の並びを選択信号により切り替えることがで
きる。従って、CPUに負荷をかけることなく、同じ液
晶駆動ICを用いて通常配線と千鳥配線とを使い分ける
ことができる。また、千鳥配線を利用することにより、
回路基板の配線ピッチを狭くすることなく、高密度化さ
れた液晶パネルを実装することも可能である。
As described above, according to the present invention, the arrangement of the output display signals can be switched by the selection signal by adding the selection circuit to the liquid crystal driving IC. Accordingly, the normal wiring and the staggered wiring can be selectively used by using the same liquid crystal driving IC without imposing a load on the CPU. Also, by using staggered wiring,
It is also possible to mount a high-density liquid crystal panel without reducing the wiring pitch of the circuit board.

【0032】以上の説明では、回路基板としてプリント
基板を例に挙げたが、他の種類のフレキシブル基板や透
明絶縁基板を用いても同様の効果を得ることができる。
In the above description, a printed circuit board is taken as an example of the circuit board. However, the same effect can be obtained by using another type of flexible board or transparent insulating board.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る半導体集積回路
と液晶パネルとをプリント基板に実装した状態を示す図
である。
FIG. 1 is a diagram showing a state where a semiconductor integrated circuit and a liquid crystal panel according to a first embodiment of the present invention are mounted on a printed circuit board.

【図2】本発明の第1の実施形態に係る半導体集積回路
と従来の液晶パネルとをプリント基板に実装した状態を
示す図である。
FIG. 2 is a diagram showing a state where the semiconductor integrated circuit according to the first embodiment of the present invention and a conventional liquid crystal panel are mounted on a printed circuit board.

【図3】本発明の第1の実施形態に係る半導体集積回路
の構成を示す図である。
FIG. 3 is a diagram illustrating a configuration of a semiconductor integrated circuit according to the first embodiment of the present invention.

【図4】図3の選択回路の構成を示す回路図である。FIG. 4 is a circuit diagram showing a configuration of a selection circuit of FIG. 3;

【図5】本発明の第2の実施形態に係る半導体集積回路
の構成を示す図である。
FIG. 5 is a diagram illustrating a configuration of a semiconductor integrated circuit according to a second embodiment of the present invention.

【図6】図5のアドレス制御回路及び選択回路の構成を
示す回路図である。
FIG. 6 is a circuit diagram showing a configuration of an address control circuit and a selection circuit of FIG. 5;

【図7】従来の半導体集積回路と従来の液晶パネルとを
回路基板に実装した配線図である。
FIG. 7 is a wiring diagram in which a conventional semiconductor integrated circuit and a conventional liquid crystal panel are mounted on a circuit board.

【符号の説明】[Explanation of symbols]

1、41 半導体集積回路(液晶駆動IC) 2、22、42 液晶パネル 3、23 プリント基板 43 回路基板 4 表示データRAM(ランダムアクセスメモリ) 5 アドレス制御回路 6、10 選択回路 7 信号側駆動回路 8 駆動制御回路 9 走査側駆動回路 11〜16 回路 30〜34 配線ライン 1, 41 semiconductor integrated circuit (liquid crystal driving IC) 2, 22, 42 liquid crystal panel 3, 23 printed circuit board 43 circuit board 4 display data RAM (random access memory) 5 address control circuit 6, 10 selection circuit 7 signal side driving circuit 8 Drive control circuit 9 Scan side drive circuit 11-16 Circuit 30-34 Wiring line

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H093 NA16 NA47 NC28 NC50 ND20 5C006 BB11 BC02 BC21 BF24 EB05 FA41 FA42 5C080 AA10 BB05 DD22 DD23 DD25 JJ02 JJ03 KK47 KK49 5F038 DF01 DF05 DF16 EZ20  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H093 NA16 NA47 NC28 NC50 ND20 5C006 BB11 BC02 BC21 BF24 EB05 FA41 FA42 5C080 AA10 BB05 DD22 DD23 DD25 JJ02 JJ03 KK47 KK49 5F038 DF01 DF05 DF16 EZ20

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 表示装置を駆動するための半導体集積回
路であって、 前記表示装置に表示すべき画像を表すデータを入力して
前記表示装置の複数の信号電極に対応して前記データを
記憶すると共に、記憶されたデータを複数の出力端子か
ら出力する記憶手段と、 複数の入力端子に入力されるデータに基づいて、前記表
示装置の複数の信号電極に供給すべき複数の信号を生成
して複数の出力端子から出力する信号生成手段と、 外部から入力される選択信号に従って、前記記憶手段の
複数の出力端子から入力されたデータを選択して前記信
号生成手段の複数の入力端子に供給する選択手段と、を
具備する半導体集積回路。
1. A semiconductor integrated circuit for driving a display device, wherein data representing an image to be displayed on the display device is input and the data is stored in correspondence with a plurality of signal electrodes of the display device. Storing means for outputting stored data from a plurality of output terminals; and generating a plurality of signals to be supplied to a plurality of signal electrodes of the display device based on the data input to the plurality of input terminals. Means for outputting data from a plurality of output terminals of the storage means according to a selection signal inputted from outside, and supplying the selected data to a plurality of input terminals of the signal generation means. A semiconductor integrated circuit comprising:
【請求項2】 表示装置を駆動するための半導体集積回
路であって、 前記表示装置に表示すべき画像を表すデータとアドレス
信号とを入力して、前記アドレス信号によって指定され
た領域に前記データを記憶すると共に、記憶されたデー
タを複数の出力端子から出力する記憶手段と、 外部から入力される選択信号に従って、外部から入力さ
れる複数のアドレスを選択して前記記憶手段に供給する
選択手段と、 前記記憶手段の複数の出力端子から複数の入力端子に入
力されるデータに基づいて、前記表示装置の複数の信号
電極に供給すべき複数の信号を生成して複数の出力端子
から出力する信号生成手段と、を具備する半導体集積回
路。
2. A semiconductor integrated circuit for driving a display device, wherein data representing an image to be displayed on the display device and an address signal are inputted, and the data is stored in an area designated by the address signal. Storing means for outputting stored data from a plurality of output terminals, and selecting means for selecting a plurality of externally input addresses according to a selection signal input from the outside and supplying the selected addresses to the storage means Generating a plurality of signals to be supplied to a plurality of signal electrodes of the display device based on data input from a plurality of output terminals of the storage unit to a plurality of input terminals, and outputting the signals from the plurality of output terminals. And a signal generation unit.
JP2000385529A 2000-12-19 2000-12-19 Semiconductor integrated circuit Withdrawn JP2002189452A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000385529A JP2002189452A (en) 2000-12-19 2000-12-19 Semiconductor integrated circuit
US10/023,454 US6803908B2 (en) 2000-12-19 2001-12-17 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000385529A JP2002189452A (en) 2000-12-19 2000-12-19 Semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JP2002189452A true JP2002189452A (en) 2002-07-05

Family

ID=18852781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000385529A Withdrawn JP2002189452A (en) 2000-12-19 2000-12-19 Semiconductor integrated circuit

Country Status (2)

Country Link
US (1) US6803908B2 (en)
JP (1) JP2002189452A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010176731A (en) * 2009-01-27 2010-08-12 Toshiba Corp Nonvolatile semiconductor memory
US8654524B2 (en) 2009-08-17 2014-02-18 Apple Inc. Housing as an I/O device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260698A (en) * 1986-08-13 1993-11-09 Kabushiki Kaisha Toshiba Integrated circuit for liquid crystal display
JP2755689B2 (en) * 1989-06-12 1998-05-20 株式会社東芝 Liquid crystal display integrated circuit and liquid crystal display device
AU628120B2 (en) * 1989-09-08 1992-09-10 Canon Kabushiki Kaisha Information processing system and apparatus
JP2554785B2 (en) * 1991-03-30 1996-11-13 株式会社東芝 Display drive control integrated circuit and display system
JP2799095B2 (en) * 1991-12-02 1998-09-17 株式会社東芝 LCD display driver
TW270993B (en) * 1994-02-21 1996-02-21 Hitachi Seisakusyo Kk Matrix liquid crystal display and driving circuit therefor
JPH08101669A (en) * 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd Display device drive circuit
JP3367808B2 (en) * 1995-06-19 2003-01-20 シャープ株式会社 Display panel driving method and apparatus
US5623277A (en) * 1996-01-29 1997-04-22 Delco Electronics Corporation Liquid crystal display with image storage ROM
KR100311204B1 (en) * 1998-10-20 2001-11-02 가나이 쓰토무 Liquid crystal display device having a gray-scale voltage producing circuit
JP3777884B2 (en) * 1999-07-23 2006-05-24 セイコーエプソン株式会社 Display driver IC and electronic device using the same

Also Published As

Publication number Publication date
US6803908B2 (en) 2004-10-12
US20020118290A1 (en) 2002-08-29

Similar Documents

Publication Publication Date Title
US6222518B1 (en) Liquid crystal display with liquid crystal driver having display memory
US7956835B2 (en) Display device
JP2005326633A (en) Controller driver and display apparatus
JP2006047511A (en) Display panel driving device
US5966115A (en) Drive unit and electronic equipment
US10580345B2 (en) Display driver and display panel module
JP2003044004A (en) Scanning line driving circuit, electro-optical device, electronic equipment and semiconductor device
JP2008181133A (en) Display device and driving method thereof
JPH07175445A (en) Liquid crystal driver built-in memory and liquid crystal display
JP2002189452A (en) Semiconductor integrated circuit
JP2002149131A (en) Display driving device, and optoelectronic device and electronic equipment using the same
JP4614261B2 (en) Controller driver and operation method thereof
US20050083281A1 (en) Display device
JP3750731B2 (en) Display panel drive circuit and image display device
JP2008076443A (en) Liquid crystal display device
JP2000137466A (en) Liquid crystal driving device
JPH0535219A (en) Multi-bit driving semiconductor and semiconductor device for display driving
JP4561145B2 (en) Display control apparatus and display control method
US7372444B2 (en) Semiconductor integrated circuit
JP3707806B2 (en) Driver circuit
JPH0654416B2 (en) Liquid crystal driving device and liquid crystal display device using the same
JP2005338482A (en) Semiconductor integrated circuit
JPS6352195A (en) Display control system
JP2001195226A (en) Display method and display driver device
JP2004361601A (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050706