JPH0535219A - Multi-bit driving semiconductor and semiconductor device for display driving - Google Patents
Multi-bit driving semiconductor and semiconductor device for display drivingInfo
- Publication number
- JPH0535219A JPH0535219A JP19216991A JP19216991A JPH0535219A JP H0535219 A JPH0535219 A JP H0535219A JP 19216991 A JP19216991 A JP 19216991A JP 19216991 A JP19216991 A JP 19216991A JP H0535219 A JPH0535219 A JP H0535219A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- shift register
- output
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、順次入力されるシリア
ル信号を、並列に出力するためにパラレル変換する機能
を有する多ビット駆動半導体装置に関し、特に、液晶デ
ィスプレイ、プラズマディスプレイ、プリンタなどに用
いられる半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-bit drive semiconductor device having a function of converting serially input serial signals into parallel to output them in parallel, and particularly used for a liquid crystal display, a plasma display, a printer and the like. The present invention relates to a semiconductor device.
【0002】[0002]
【従来の技術】図7に、一般的な液晶パネルの駆動回路
の概要を示してある。ここに示す液晶パネル2は、1文
字を表示するために5×8ドット(8ドットの内1ドッ
トはカーソル)を用いており、計20桁×2行を表示で
きるパネル2である。すなわち、このパネル2は、10
0×16ドットの液晶パネルであり、図面上左から右に
並んだ水平方向のドットを制御するセグメント制御信号
5と、図面上、上から下に並んだ縦方向のドットを制御
する走査制御信号4により制御される。これらのセグメ
ント制御信号5と、走査制御信号4は、コントロールド
ライバIC1より供給されており、ドライバIC1のセ
グメント出力端子S1〜S100と、パネル2のセグメ
ント入力端子SEG1〜SEG100とがそれぞれ接続
されている。また、ドライバIC1の走査出力端子C1
〜C16と、パネル2の走査入力端子COM1〜COM
16ともそれぞれ接続されている。2. Description of the Related Art FIG. 7 shows an outline of a drive circuit for a general liquid crystal panel. The liquid crystal panel 2 shown here uses 5 × 8 dots (1 dot out of 8 dots is a cursor) to display one character, and can display a total of 20 digits × 2 lines. That is, this panel 2 has 10
A liquid crystal panel of 0 × 16 dots, a segment control signal 5 for controlling horizontal dots arranged from left to right in the drawing, and a scan control signal for controlling vertical dots arranged from top to bottom in the drawing. Controlled by 4. The segment control signal 5 and the scan control signal 4 are supplied from the control driver IC1, and the segment output terminals S1 to S100 of the driver IC1 and the segment input terminals SEG1 to SEG100 of the panel 2 are connected to each other. . Also, the scan output terminal C1 of the driver IC1
To C16 and the scan input terminals COM1 to COM of the panel 2
16 are also connected to each.
【0003】ドライバIC1においては、縦方向のビッ
トを制御する走査信号Dcが直列に連続したシリアル信
号としてシフトレジスタ11に入力される。そして、こ
のシフトレジスタ11において、直列した走査信号が各
ビット毎の並列した信号となるようにパラレル変換され
る。パラレル変換された走査信号は、ラッチ回路12に
おいて同期がとられ、選択スイッチ13において選択・
否選択に応じた電圧に変換されて走査出力端子C1〜C
16に出力される。セグメント信号Dsにおいても、上
記と同様に、シフトレジスタ14にてパラレル変換さ
れ、その後ラッチ回路15にて同期がとられ、選択スイ
ッチ16において電圧変換され、セグメント出力端子S
1〜S100に現れる。In the driver IC 1, a scanning signal Dc for controlling vertical bits is input to the shift register 11 as a serial serial signal. Then, in the shift register 11, the serial scanning signals are converted into parallel signals so as to become parallel signals for each bit. The parallel-converted scan signal is synchronized in the latch circuit 12 and selected by the selection switch 13.
Scan output terminals C1 to C converted into a voltage according to the selection
16 is output. Similarly to the above, the segment signal Ds is also parallel-converted by the shift register 14, then synchronized by the latch circuit 15, voltage-converted by the selection switch 16, and the segment output terminal S
Appears in 1 to S100.
【0004】図8に、図7に示したドライバIC1と、
液晶パネル2をプリント基板20上に実装した概要を示
してある。実装に用いたドライバIC1は略長方形で、
キャリアフィルム17を用いて基板20に実装されてい
る。このフィルム17の長辺の一方17aにセグメント
信号を出力するセグメント出力端子S1〜S100が一
列に並んでおり、他の一方の長辺17bには、走査信号
を出力する走査出力端子C1〜C16が並んでいる。2
0桁×2行を表示する液晶パネル2も略長方形であり、
その長辺の一方18aには、第1行めの走査信号が入力
される走査入力端子COM1〜COM8が一列に並んで
いる。そして、他の長辺18bには、セグメント信号が
入力されるセグメント入力端子SEG1〜SEG100
と、第2行めの走査信号が入力される走査入力端子CO
M9〜COM16が一列に並んでいる。これらの端子
は、プリント基板20上に用意されたセグメント出力端
子S1〜S100とセグメント入力端子SEG1〜SE
G100を接続するセグメント信号配線21、第1行の
走査出力端子C1〜C8と入力端子COM1〜COM8
とを接続する第1の走査信号配線22、第2行の走査出
力端子C9〜C16と入力端子COM9〜COM16と
を接続する第2の走査信号配線23によりそれぞれ接続
されている。FIG. 8 shows the driver IC 1 shown in FIG.
An outline of mounting the liquid crystal panel 2 on a printed circuit board 20 is shown. The driver IC 1 used for mounting has a substantially rectangular shape,
It is mounted on the substrate 20 using the carrier film 17. The segment output terminals S1 to S100 for outputting the segment signals are arranged in a line on one of the long sides 17a of the film 17, and the scan output terminals C1 to C16 for outputting the scanning signals are arranged on the other one of the long sides 17b. Lined up. Two
The liquid crystal panel 2 that displays 0 columns x 2 rows is also a substantially rectangular shape,
On one of the long sides 18a, scan input terminals COM1 to COM8 to which the scan signals of the first row are input are arranged in a line. Then, on the other long side 18b, segment input terminals SEG1 to SEG100 to which a segment signal is input are input.
And a scan input terminal CO to which the scan signal of the second row is input.
M9 to COM16 are arranged in a line. These terminals are the segment output terminals S1 to S100 and the segment input terminals SEG1 to SE prepared on the printed circuit board 20.
Segment signal wiring 21 for connecting G100, scan output terminals C1 to C8 and input terminals COM1 to COM8 of the first row
Are connected to each other by a first scanning signal wiring 22 which connects the scanning output terminals C9 to C16 of the second row and a second scanning signal wiring 23 which connects the input terminals COM9 to COM16.
【0005】[0005]
【発明が解決しようとする課題】液晶パネル2と、ドラ
イバIC1とを配置する際に、信号配線21、22およ
び23をコンパクトに、かつ複雑な配置とならないよう
に設計することが、実装の工数削減および基板20の面
積を縮小して小型高密度の液晶モジュールを作成する上
において重要である。このため、端子数の非常に多いセ
グメント信号配線21を中心に配置設計を行うことが一
般的であり、上記の液晶パネル2とドライバIC1との
配置においては、液晶パネル2のセグメント入力端子S
EG1〜100の配置された辺18bと、ドライバIC
1のセグメント出力端子S1〜100の配置された辺1
7aとが対峙するように配置することが望ましい。When arranging the liquid crystal panel 2 and the driver IC 1, it is necessary to design the signal wirings 21, 22 and 23 so as to be compact and not to have a complicated arrangement. This is important in reducing and reducing the area of the substrate 20 to produce a small-sized and high-density liquid crystal module. For this reason, it is general that the layout design is performed centering on the segment signal wiring 21 having a very large number of terminals. In the layout of the liquid crystal panel 2 and the driver IC 1, the segment input terminal S of the liquid crystal panel 2 is arranged.
The side 18b on which the EGs 1 to 100 are arranged and the driver IC
Side 1 on which the segment output terminals S1 to S100 of 1 are arranged
It is desirable to arrange them so as to face 7a.
【0006】しかしながら、このような配置とすると、
第2行の走査信号を接続する第2の走査信号配線23に
問題が生じてしまう。すなわち、ドライバIC1を挟ん
で配置される走査入力端子COM9〜16と、走査出力
端子C9〜16の方向が同一であるため、ドライバIC
1を避けて配線を行うと、配線同士が重なり合うクロス
アンダーが生じてしまい、基板の一面を用いた配線では
処理できなくなってしまうのである。そこで、従来の装
置においては、ドライバIC1を避けることをせずに、
ドライバIC1を実装している基板20の領域24に配
線を施し、クロスアンダーの発生を防止している。However, with such an arrangement,
A problem occurs in the second scanning signal wiring 23 that connects the scanning signals of the second row. That is, since the scan input terminals COM9 to 16 and the scan output terminals C9 to 16 arranged with the driver IC 1 interposed therebetween have the same direction, the driver IC
If the wiring is carried out while avoiding the wiring No. 1, a cross-under in which the wirings are overlapped with each other occurs, and the wiring cannot be processed by the wiring using one surface of the substrate. Therefore, in the conventional device, without avoiding the driver IC1,
Wiring is provided in the region 24 of the substrate 20 on which the driver IC 1 is mounted to prevent the occurrence of cross under.
【0007】この領域24は、ドライバIC1とはキャ
リアフィルム17を介して遮断されている領域であり、
従来の装置においては、配線領域として用いても問題の
ない領域である。しかしながら、近年、ドライバICの
高集積化、小型化に伴い、端子と配線との干渉が問題と
なってきている。すなわち、小型、高集積化に伴い、I
Cの面積は減少し、一方において端子の数が増大してい
る。このため、ICの周囲のほとんどに端子が配置され
ており、上記のようにICの実装されている裏面を用い
て配線した場合は、その配線と他の端子との干渉が問題
となるのである。例えば、領域24のように、IC1の
裏面側を用いて配線しようとしても、その配線の延長さ
れる方向、すなわちドライバICの端辺17dの方向に
端子が有る場合は、配線を配置することが不可能となる
のである。基板20の裏面を用いて配線を配置する方法
もあるが、一般に、基板の裏面には、他の回路が実装さ
れており、その回路の設計の自由度を著しく阻害するこ
とになる。そして、その結果、基板面積の有効利用がで
きず、基板配置が複雑となり、その面積も増大し、液晶
パネルモジュールの価格の増加を招くことになる。This area 24 is an area which is shielded from the driver IC 1 through the carrier film 17,
In a conventional device, there is no problem even if it is used as a wiring region. However, in recent years, with high integration and miniaturization of driver ICs, interference between terminals and wiring has become a problem. That is, with the miniaturization and high integration, I
The area of C is decreasing, while the number of terminals is increasing. For this reason, terminals are arranged almost all around the IC, and when wiring is performed using the back surface on which the IC is mounted as described above, interference between the wiring and other terminals becomes a problem. . For example, when wiring is performed using the back surface side of the IC 1 like the area 24, if the terminals are present in the direction in which the wiring is extended, that is, in the direction of the edge 17d of the driver IC, the wiring may be arranged. It will be impossible. There is also a method of arranging the wiring using the back surface of the substrate 20, but in general, other circuits are mounted on the back surface of the substrate, which significantly impairs the degree of freedom in designing the circuit. As a result, the substrate area cannot be effectively used, the substrate layout becomes complicated, the area also increases, and the price of the liquid crystal panel module increases.
【0008】そこで、本発明の目的は、上記の問題点に
鑑みて、基板上の配線を効率的に行うことが可能なよう
に、ドライバICの端子における出力順序を変更可能と
し、ドライバICとパネル間の配線設計の自由度を増加
することができるドライバICを実現することにある。Therefore, in view of the above problems, an object of the present invention is to make it possible to change the output order at the terminals of the driver IC so that the wiring on the substrate can be efficiently performed. It is to realize a driver IC that can increase the degree of freedom in wiring design between panels.
【0009】[0009]
【課題を解決するための手段】上記の課題を解決するた
めに、本発明においては、多ビット駆動装置のシフトレ
ジスタ部を複数の転送方向の切換可能な双方向シフトレ
ジスタ部により構成し、そして、これらの双方向シフト
レジスタ部の転送方向を制御し、双方向シフトレジスタ
部に入力される入力データをその転送方向に基づき選択
するようにしている。すなわち、本発明に係るシリアル
信号をパラレル変換する機能を有する多ビット駆動半導
体装置においては、複数のビットをシフトする内部デー
タの転送方向が切換可能な双方向シフトレジスタ部を複
数備えており、これらの双方向シフトレジスタ部の転送
方向を制御する転送方向選択手段と、この転送方向選択
手段の選択に基づき双方向シフトレジスタ部に入力され
る入力データを前記シリアル信号および他の双方向シフ
トレジスタ部の出力データのいずれかから選択する入力
データ選択手段とを少なくとも有することを特徴として
いる。In order to solve the above-mentioned problems, in the present invention, the shift register section of the multi-bit driving device is constituted by a bidirectional shift register section capable of switching a plurality of transfer directions, and The transfer directions of these bidirectional shift register units are controlled so that the input data input to the bidirectional shift register unit is selected based on the transfer direction. That is, the multi-bit driving semiconductor device having the function of converting a serial signal to parallel according to the present invention is provided with a plurality of bidirectional shift register units capable of switching the transfer direction of internal data for shifting a plurality of bits. Transfer direction selecting means for controlling the transfer direction of the bidirectional shift register section, and the input data input to the bidirectional shift register section based on the selection of the transfer direction selecting means is the serial signal and another bidirectional shift register section. And at least input data selecting means for selecting from any of the output data of the above.
【0010】上記のシリアル信号として、ディスプレイ
駆動用信号を用いることが可能である。そして、ディス
プレイの走査電極に走査信号を供給する走査側ドライバ
ー部と、ディスプレイの信号電極に画像信号を供給する
信号側ドライバー部とを有するディスプレイ駆動用の多
ビット駆動半導体装置においては、走査側ドライバー部
および信号側ドライバー部の少なくともいずれかが、複
数のビットをシフトする内部データの転送方向が切換可
能な双方向シフトレジスタ部を複数有しており、これら
の双方向シフトレジスタ部の転送方向を制御する転送方
向選択手段と、この転送方向選択手段の選択に基づき双
方向シフトレジスタ部に入力される入力データを画像デ
ータおよび他の双方向シフトレジスタ部の出力データの
いずれかから選択する入力データ選択手段とを少なくと
も有しておれば良い。A display driving signal can be used as the serial signal. Then, in a multi-bit driving semiconductor device for driving a display, which has a scanning side driver section for supplying a scanning signal to a scanning electrode of a display and a signal side driver section for supplying an image signal to a signal electrode of the display, a scanning side driver is provided. Section and / or the signal side driver section has a plurality of bidirectional shift register sections in which the transfer directions of the internal data for shifting a plurality of bits can be switched. Transfer direction selecting means to be controlled, and input data for selecting input data to be inputted to the bidirectional shift register section from image data or output data of another bidirectional shift register section based on the selection of the transfer direction selecting means. It suffices to have at least selection means.
【0011】[0011]
【作用】このように、多ビット駆動半導体装置のシフト
レジスタ部を複数の転送方向の切換可能な双方向シフト
レジスタ部により構成することにより、その双方向シフ
トレジスタ部毎に、データのシフト方向の制御が可能と
なる。従って、この双方向シフトレジスタ部によりパラ
レル変換されたビットの駆動信号の転送方向は、シフト
の方向に基づき変更できる。このため、このような多ビ
ット駆動半導体装置においては、出力端子における駆動
信号の転送方向を自由に変更することが可能であり、そ
の出力端子に接続される配線順序の変更が可能となる。As described above, by configuring the shift register section of the multi-bit driving semiconductor device by a plurality of bidirectional shift register sections capable of switching the transfer directions, the bidirectional shift register section can change the data shift direction. It becomes possible to control. Therefore, the transfer direction of the drive signal of the bit converted in parallel by the bidirectional shift register section can be changed based on the shift direction. Therefore, in such a multi-bit drive semiconductor device, it is possible to freely change the transfer direction of the drive signal at the output terminal, and it is possible to change the wiring order connected to the output terminal.
【0012】双方向シフトレジスタ部に入力される信号
は、転送方向選択手段により設定される転送方向に基づ
き他の双方向シフトレジスタ部の出力信号から選択する
ことにより、多ビット駆動半導体装置のシフトレジスタ
部に入力された一連の画像データなどのシリアル信号を
パラレル変換することが可能となる。これらの双方向シ
フトレジスタ部のうち、選択される転送方向によって
は、シリアル信号の入力されるシフトレジスタ部の端部
を構成することとなる双方向シフトレジスタ部において
は、他の双方向シフトレジスタ部およびシリアル信号の
いずれかから選択できるような入力データ選択手段を採
用することにより、転送方向を変更した場合であっても
シリアル信号を入力し、パラレル変換を行うことが可能
である。The signal input to the bidirectional shift register section is selected from the output signals of other bidirectional shift register sections based on the transfer direction set by the transfer direction selection means, thereby shifting the multi-bit driving semiconductor device. A serial signal such as a series of image data input to the register unit can be converted into parallel signals. Among these bidirectional shift register units, depending on the selected transfer direction, the bidirectional shift register unit that forms the end of the shift register unit to which the serial signal is input is the other bidirectional shift register unit. By adopting the input data selecting means capable of selecting either the unit or the serial signal, it is possible to input the serial signal and perform parallel conversion even when the transfer direction is changed.
【0013】[0013]
【実施例】以下に図面を参照して、本発明の実施例を説
明する。Embodiments of the present invention will be described below with reference to the drawings.
【0014】〔実施例1〕図1に、本発明の実施例1に
係る液晶パネルのドライバIC1の概略構成を示してあ
る。本例のドライバIC1は、先に説明した従来のドラ
イバICと同様に、20桁×2行の液晶パネルを駆動す
るドライバICである。従って、本ドライバIC1は、
セグメント信号Dsをパラレル変換するシフトレジスタ
14、ラッチ回路15、選択スイッチ16、さらに、走
査信号Dcをパラレル変換するシフトレジスタ11、ラ
ッチ回路12、選択スイッチ13により主に構成されて
いる。各回路の機能は、先に説明した従来のドライバI
Cと同様につき説明を省略する。[Embodiment 1] FIG. 1 shows a schematic configuration of a driver IC 1 of a liquid crystal panel according to Embodiment 1 of the present invention. The driver IC 1 of this example is a driver IC that drives a liquid crystal panel of 20 columns × 2 rows, like the conventional driver IC described above. Therefore, this driver IC1
The shift register 14 for converting the segment signal Ds into parallel, the latch circuit 15, the selection switch 16, and the shift register 11 for converting the scanning signal Dc into parallel, the latch circuit 12, and the selection switch 13 are mainly configured. The function of each circuit is the same as that of the conventional driver I described above.
The description is omitted because it is similar to C.
【0015】本例のドライバIC1において着目すべき
点は、走査信号Dcをパラレル変換するシフトレジスタ
11が、内部データのシフト方向を変更できる2つの双
方向シフトレジスタ31a、31bにより構成されてい
ることである。さらに、これらの双方向シフトレジスタ
31a、31bを制御する制御回路部40が付加されて
いる。この制御回路部40は、双方向シフトレジスタ3
1a、31bのシフト方向を制御する方向制御回路41
と、双方向シフトレジスタ31a、31b各々に入力さ
れる信号を選択する入力信号選択回路42a、bにより
構成されている。A point to be noted in the driver IC 1 of this example is that the shift register 11 for converting the scanning signal Dc into parallel is composed of two bidirectional shift registers 31a, 31b capable of changing the shift direction of the internal data. Is. Furthermore, a control circuit unit 40 for controlling these bidirectional shift registers 31a and 31b is added. The control circuit unit 40 is provided in the bidirectional shift register 3
Direction control circuit 41 for controlling the shift directions of 1a and 31b
And input signal selection circuits 42a and 42b for selecting signals input to the bidirectional shift registers 31a and 31b, respectively.
【0016】本例のドライバIC1に用いられている双
方向シフトレジスタ31a、31bは、例えば、図2に
示すような、並列に接続された2つのトランスミッショ
ンゲート51a、bに、直列転送されるシリアル信号を
判別するクロックドインバータ52a、bおよびインバ
ータ53a、bが交互に直列接続されたレジスタ50
が、複数個並列に接続されて構成されている。従って、
トランスミションゲート51a、bを制御する信号Lが
高レベル(1)で、信号Rが低レベル(0)の場合は、
トランスミッションゲート51aが開となり、左側のレ
ジスタの出力であるOlがレジスタ50に入力される。
逆に、信号Lが0で、信号Rが1の場合は、トランスミ
ッションゲート51bが開となり、右側のレジスタの出
力であるOrが入力される。このように、信号Lおよび
Rによりレジスタ50に入力される信号の方向が制御で
きるようになっている。従って、複数のレジスタ50に
より構成される双方向シフトレジスタ31a、bにおい
ては、信号R1、L1、R2、L2により、それぞれの
内部データのシフト方向を制御できるようになってい
る。The bidirectional shift registers 31a and 31b used in the driver IC 1 of this example are serially transferred to two transmission gates 51a and 51b connected in parallel as shown in FIG. A register 50 in which clocked inverters 52a, b and inverters 53a, 53b for discriminating signals are alternately connected in series.
Are connected in parallel. Therefore,
When the signal L controlling the transmission gates 51a and 51b is at the high level (1) and the signal R is at the low level (0),
The transmission gate 51a is opened, and the output of the left register, Ol, is input to the register 50.
On the contrary, when the signal L is 0 and the signal R is 1, the transmission gate 51b is opened and the output of the right register, Or, is input. Thus, the directions of the signals input to the register 50 can be controlled by the signals L and R. Therefore, in the bidirectional shift registers 31a and 31b composed of a plurality of registers 50, the shift direction of each internal data can be controlled by the signals R1, L1, R2 and L2.
【0017】これらの信号R1、L1、R2、L2は、
制御回路部40を構成する方向制御回路41により形成
される。この方向制御回路41においては、IC1の外
部から供給される方向選定信号SC1、SC2の組合せ
により、表1に示すような信号R1、L1、R2、L2
が作成されるようになっている。These signals R1, L1, R2, L2 are
It is formed by the direction control circuit 41 that constitutes the control circuit unit 40. In this direction control circuit 41, signals R1, L1, R2 and L2 as shown in Table 1 are obtained by combining direction selection signals SC1 and SC2 supplied from the outside of IC1.
Is created.
【0018】[0018]
【表1】 [Table 1]
【0019】本例の方向制御回路41においては、表1
に示す真理値を実現するために、選定信号SC1を反転
するインバータ43aの出力と、信号SC2を反転する
インバータ43bからの出力を反転するインバータ44
bの出力をNANDゲート45aに入力し、その出力を
双方向シフトレジスタ31aの端子L1に入力するよう
にしている。そして、端子L1に入力される信号をイン
バータ46aにより反転させて端子R1に入力するよう
にしている。一方、双方向シフトレジスタ31bの端子
R2に入力される信号は、インバータ43aとインバー
タ43bの入力されるNANDゲート45bにより作成
している。そして、端子R2に入力される信号をインバ
ータ46bにより反転して、端子L2に入力するように
している。また、信号SC1およびSC2の入力される
端子47a、bには、高レベルのゲート信号が印加され
るnチャンネル型のプルダウントランジスタ48a、b
がそれぞれ装着されており、ディフォルト値として信号
SC1およびSC2とも0が選択されるようになってい
る。In the direction control circuit 41 of this example, Table 1
In order to realize the truth value shown in, the output of the inverter 43a that inverts the selection signal SC1 and the inverter 44 that inverts the output from the inverter 43b that inverts the signal SC2.
The output of b is input to the NAND gate 45a, and its output is input to the terminal L1 of the bidirectional shift register 31a. Then, the signal input to the terminal L1 is inverted by the inverter 46a and input to the terminal R1. On the other hand, the signal input to the terminal R2 of the bidirectional shift register 31b is created by the NAND gate 45b input to the inverter 43a and the inverter 43b. Then, the signal input to the terminal R2 is inverted by the inverter 46b and input to the terminal L2. Further, the terminals 47a and b to which the signals SC1 and SC2 are input are n-channel pull-down transistors 48a and 48b to which a high level gate signal is applied.
Are mounted, and 0 is selected as the default value for both signals SC1 and SC2.
【0020】双方向シフトレジスタ31aの入力信号を
選択する入力信号選択回路42aにおいては、先ず、イ
ンバータ44aおよびbがNANDゲート61aに入力
されている。さらに、この出力は、双方向シフトレジス
タ31bの最左側のレジスタである9番目のレジスタの
出力がインバータ62aにより反転された信号と共にO
Rゲート63aに入力されている。また、NANDゲー
ト61aの出力信号は、インバータ65aにより反転さ
れて、インバータ66aにより反転された走査信号Dc
と共にORゲート64aに入力されている。そして、O
Rゲート63aおよび64aはNANDゲート65aに
入力されており、このNANDゲート65aの出力が、
シフトレジスタ31aの最左側のレジスタである1番目
のレジスタの入力D1に入力されている。In the input signal selection circuit 42a for selecting the input signal of the bidirectional shift register 31a, first, the inverters 44a and 44b are input to the NAND gate 61a. Further, this output is output together with a signal obtained by inverting the output of the ninth register which is the leftmost register of the bidirectional shift register 31b by the inverter 62a.
It is input to the R gate 63a. Further, the output signal of the NAND gate 61a is inverted by the inverter 65a and then inverted by the inverter 66a to generate the scanning signal Dc.
It is also input to the OR gate 64a. And O
The R gates 63a and 64a are input to the NAND gate 65a, and the output of the NAND gate 65a is
It is input to the input D1 of the first register which is the leftmost register of the shift register 31a.
【0021】一方、双方向シフトレジスタ31aの入力
信号を選択する入力信号選択回路42bも、42aと同
様の構成となっており、インバータ43aおよびbの出
力はNANDゲート61bに入力されている。そして、
NANDゲート61bの出力と、シフトレジスタ31a
の最右側のレジスタである8番目のレジスタの出力O8
のインバータ62bにより反転された信号がORゲート
63bに入力されている。一方、ORゲート64bに
は、NANDゲート61bの出力がインバータ65bに
より反転された信号と、インバータ66bにより反転さ
れた走査信号Dcとが入力されている。そして、ORゲ
ート63bおよび64bの出力は、NANDゲート67
bに入力されて、このNANDゲート67bの出力が双
方向シフトレジスタ31bの最右側のレジスタである1
6番目のレジスタの入力D16に入力されている。さら
に、双方向シフトレジスタ31aの8番目のレジスタの
入力D8には、シフトレジスタ31bの9番目のレジス
タの出力O9が接続されており、逆に、シフトレジスタ
31bの9番目のレジスタの入力D9には、シフトレジ
スタ31aの8番目のレジスタの出力O8が接続されて
いる。On the other hand, the input signal selection circuit 42b for selecting the input signal of the bidirectional shift register 31a has the same structure as 42a, and the outputs of the inverters 43a and 43b are input to the NAND gate 61b. And
The output of the NAND gate 61b and the shift register 31a
Output O8 of the 8th register which is the rightmost register of
The signal inverted by the inverter 62b is input to the OR gate 63b. On the other hand, the signal obtained by inverting the output of the NAND gate 61b by the inverter 65b and the scanning signal Dc inverted by the inverter 66b are input to the OR gate 64b. The outputs of the OR gates 63b and 64b are the NAND gate 67
The output of the NAND gate 67b is the rightmost register of the bidirectional shift register 31b.
It is input to the input D16 of the sixth register. Further, the output O9 of the ninth register of the shift register 31b is connected to the input D8 of the eighth register of the bidirectional shift register 31a, and conversely to the input D9 of the ninth register of the shift register 31b. Is connected to the output O8 of the eighth register of the shift register 31a.
【0022】このような構成の入力信号選択回路42a
および42bにより、表1のケース1および2の場合
に、シフトレジスタ31aの1番目のレジスタの入力D
1に走査信号Dcが入力され、ケース3および4の場合
にシフトレジスタ31bの16番目のレジスタの入力D
16に走査信号Dcが入力されるようになっている。そ
して、ケース1および2の場合は、入力D16にはシフ
トレジスタ31aの最後のレジスタである8番目のレジ
スタの出力O8が現れるようになっている。しかしなが
ら、ケース1の場合は、シフトレジスタ31bは、左側
よりデータがシフトするようになっているので、出力O
8が同時に入力されている9番目のレジスタの入力D9
からデータのシフトが開始される。ケース3および4に
おける入力D1の信号も同様であり、ケース4において
入力D1に現れたシフトレジスタ31bの出力O9が読
み込まれる。ケース3においては、入力D1に出力O9
の信号が現れているが、シフトレジスタ31aのシフト
の方向は右側からであるので、8番目のレジスタの入力
O8に接続された出力O9からシフトが始まる。なお、
入力信号選択回路42a、bは、上記の機能を果たす回
路であれば良く、本例のようなORゲートおよびNAN
Dゲートを組み合わせた回路の他に、トランスミション
ゲートを組み合わせた回路など、種々の回路によって実
現することが可能である。The input signal selection circuit 42a having such a configuration
And 42b, in the case 1 and 2 of Table 1, the input D of the first register of the shift register 31a
1, the scan signal Dc is input to 1 and the input D of the 16th register of the shift register 31b in cases 3 and 4
The scanning signal Dc is input to 16. In the cases 1 and 2, the output O8 of the eighth register which is the last register of the shift register 31a appears at the input D16. However, in case 1, since the shift register 31b shifts the data from the left side, the output O
Input D9 of the 9th register in which 8 is input at the same time
The data shift starts from. The same applies to the signal at the input D1 in Cases 3 and 4, and the output O9 of the shift register 31b appearing at the input D1 in Case 4 is read. In case 3, output O9 is input D1.
However, since the shift direction of the shift register 31a is from the right side, the shift starts from the output O9 connected to the input O8 of the eighth register. In addition,
The input signal selection circuits 42a and 42b may be any circuits that fulfill the above functions, such as an OR gate and a NAN as in this example.
It can be realized by various circuits such as a circuit in which a transmission gate is combined in addition to a circuit in which a D gate is combined.
【0023】このような方向制御回路41および入力信
号選択回路42a、bにより制御される双方向シフトレ
ジスタ31a、bのデータの転送状態を図3に示す。表
1において、信号SC1およびSC2が共に0であるケ
ース1の場合は、方向制御回路41により、双方向シフ
トレジスタ31a、bに供給される信号L1、R1、L
2、R2は1、0、1、0となる。従って、シフトレジ
スタ31a、bのシフト方向は、左から右に設定され
る。そして、入力信号選択回路42aにより、入力D1
に走査信号Dcが供給される。また、入力信号選択回路
42bにより、入力D16に出力O8の信号が現れる
が、シフトレジスタ31bのシフト方向が左から右であ
るので、入力D9に現れる出力O8がシフトレジスタ3
1bに読込まれる。このように、信号SC1、SC2が
共に0の場合は、シフトレジスタ31a、bは1つのシ
フトレジスタと同様に、左から右にデータがシフトされ
る。その結果、このドライバIC1からの駆動信号は、
出力O1からO16の方向、すなわち、走査信号の出力
端子C1からC16の方向に転送された信号となる。FIG. 3 shows a data transfer state of the bidirectional shift registers 31a and 31b controlled by the direction control circuit 41 and the input signal selection circuits 42a and 42b. In Table 1, in the case 1 in which the signals SC1 and SC2 are both 0, the signals L1, R1, and L supplied to the bidirectional shift registers 31a and 31b by the direction control circuit 41.
2, R2 becomes 1, 0, 1, 0. Therefore, the shift directions of the shift registers 31a and 31b are set from left to right. Then, the input signal selection circuit 42a causes the input D1
The scanning signal Dc is supplied to. Further, although the signal of the output O8 appears at the input D16 by the input signal selection circuit 42b, since the shift direction of the shift register 31b is from left to right, the output O8 appearing at the input D9 is the shift register 3b.
Read in 1b. Thus, when the signals SC1 and SC2 are both 0, the shift registers 31a and 31b shift data from left to right, like one shift register. As a result, the drive signal from the driver IC1 is
The signals are transferred in the direction of the outputs O1 to O16, that is, in the direction of the scan signal output terminals C1 to C16.
【0024】ケース2の場合は、信号SC1が0、SC
2が1であるので、信号L1、R1、L2、R2は1、
0、0、1となる。従って、シフトレジスタ31aのシ
フト方向は、左から右となり、シフトレジスタ31bの
シフト方向は、右から左となる。このため、入力D1か
ら入力された走査信号Dcは、シフトレジスタ31aの
最右側の出力O8から、シフトレジスタ31bの最右側
の入力D16に入力される。そして、シフトレジスタ3
1bにおいては、データが右から左にシフトされる。そ
の結果、このドライバIC1から出力される駆動信号
は、出力O1からO8まで左から右に、そして出力O9
からO16までは右から左に転送される。In case 2, the signal SC1 is 0, SC
Since 2 is 1, the signals L1, R1, L2, R2 are 1,
It becomes 0, 0, 1. Therefore, the shift direction of the shift register 31a is from left to right, and the shift direction of the shift register 31b is from right to left. Therefore, the scanning signal Dc input from the input D1 is input from the rightmost output O8 of the shift register 31a to the rightmost input D16 of the shift register 31b. And the shift register 3
In 1b, the data is shifted from right to left. As a result, the drive signals output from this driver IC1 are output from O1 to O8 from left to right and output O9.
From 0 to O16 are transferred from right to left.
【0025】従って、走査信号は、出力端子C1からC
8に、そして、C16からC9に向かって転送された信
号として出力される。このように、信号SC1とSC2
を変更するだけで、走査信号の転送方向を自由に変更で
きるのである。Therefore, the scanning signal is output from the output terminals C1 to C.
8 and is output as a signal transferred from C16 to C9. Thus, signals SC1 and SC2
The scanning signal transfer direction can be freely changed only by changing the.
【0026】ケース3および4の場合も、上記と同様で
あり、ケース3の場合は、走査信号Dcがシフトレジス
タ31bの入力D16に供給され、シフトレジスタ31
b内を右から左にシフトされる。そして、シフトレジス
タ31aの入力D8に入力され、シフトレジスタ31a
内を右から左にシフトする。すなわち、このケース3に
おいては、シフトレジスタ31a、bにおいて、一つの
右側から左側にデータのシフトするシフトレジスタと同
様の動作が行われるのである。また、ケース4において
は、シフトレジスタ31bの入力D16に入力された走
査信号Dcは、シフトレジスタ31b内を右から左にシ
フトし、シフトレジスタ31aの入力D1に供給され
る。そして、シフトレジスタ31a内を左から右にシフ
トする。従って、ケース3の場合は、走査信号は、端子
C16からC1に向かって転送されたように出力され、
ケース4の場合は、端子C16からC9、そして、端子
C1からC8に向かって転送されたように出力される。
このように、本例のドライバICにおいては、信号SC
1およびSC2の値によって、走査信号を出力する端子
の方向性およびその順序を、プリント基板の配置に合わ
せて変更できるようになっている。The same applies to the cases 3 and 4 as well. In case 3, the scanning signal Dc is supplied to the input D16 of the shift register 31b, and the shift register 31b is supplied.
Shifted from right to left in b. Then, it is input to the input D8 of the shift register 31a, and the shift register 31a
Shift from right to left. That is, in this case 3, the shift registers 31a and 31b perform the same operation as the shift register in which data is shifted from one right side to the left side. Further, in Case 4, the scanning signal Dc input to the input D16 of the shift register 31b shifts from right to left in the shift register 31b and is supplied to the input D1 of the shift register 31a. Then, the shift register 31a is shifted from left to right. Therefore, in case 3, the scanning signal is output as if it was transferred from the terminal C16 to C1.
In case 4, the data is output as transferred from the terminals C16 to C9 and the terminals C1 to C8.
Thus, in the driver IC of this example, the signal SC
Depending on the values of 1 and SC2, the directionality and the order of the terminals that output the scanning signal can be changed according to the arrangement of the printed circuit board.
【0027】図4に、本例のドライバIC1を用いて液
晶パネル2をプリント基板20上に配置した様子を示し
てある。液晶パネル2、ドライバIC1の端子の種類、
配置、およびそれらの端子を接続する配線については、
先に説明した従来のものと同様につき、同じ番号を付し
て説明を省略する。本例にドライバIC1においては、
その走査信号の出力端子C1〜16の転送方向を選択で
きる信号SC1およびSC2の入力端子が設けてある。
そして、この信号SC1、SC2を0、1とすると、上
述したように、走査信号は端子C1からC8に、そし
て、C16からC9に向かうように出力される。従っ
て、液晶パネルの第2行目の走査信号が入力される走査
入力端子COM9〜16については、端子C16〜9と
対応するように、すなわち、端子COM9と端子C1
6、COM10とC15、COM9とC14などとなる
ように接続されれば良い。このため、端子COM9〜1
6と、端子C9〜16とを接続する配線23は、先に説
明した従来の配線と異なり、IC1を避けるように配置
しても、クロスアンダーが生じない配線とすることが可
能となる。この結果、この配線23をIC1と基板20
の間に配置する必要が無くなり、配線設計が容易とな
る。さらに、従来、この配線23の配線領域を確保する
ために、使用できなかったIC1の短辺17dにも端子
を設置することが可能となる。そして、このドライバI
C1と平行に画像データの記憶されたメモリチップ70
を設置し、配線71によりメモリチップ70とドライバ
IC1とを接続することも可能となる。もちろん、この
メモリチップ70を配置しても、配線23の配線領域が
阻害されることもない。FIG. 4 shows a state in which the liquid crystal panel 2 is arranged on the printed circuit board 20 using the driver IC 1 of this example. The type of terminals of the liquid crystal panel 2 and the driver IC 1,
For the layout and the wiring that connects these terminals,
Since it is the same as the conventional one described above, the same numbers are assigned and the description thereof is omitted. In this example, in the driver IC1,
Input terminals for the signals SC1 and SC2 that can select the transfer direction of the output terminals C1 to 16 of the scanning signal are provided.
When the signals SC1 and SC2 are set to 0 and 1, the scan signal is output from the terminals C1 to C8 and from C16 to C9 as described above. Therefore, the scan input terminals COM9 to 16 to which the scan signals of the second row of the liquid crystal panel are input, correspond to the terminals C16 to C9, that is, the terminals COM9 and C1.
6, COM10 and C15, COM9 and C14, and so on. Therefore, the terminals COM9 to 1
Unlike the conventional wiring described above, the wiring 23 connecting 6 and the terminals C9 to C16 can be a wiring that does not cause a cross-under even if it is arranged so as to avoid the IC1. As a result, the wiring 23 is connected to the IC 1 and the substrate 20.
Wiring design is facilitated since there is no need to place it between the two. Further, in order to secure the wiring area of the wiring 23 in the related art, it becomes possible to install a terminal also on the short side 17d of the IC 1 which cannot be used. And this driver I
A memory chip 70 storing image data in parallel with C1
It is also possible to connect the memory chip 70 and the driver IC 1 by the wiring 71. Of course, even if this memory chip 70 is arranged, the wiring region of the wiring 23 is not obstructed.
【0028】このように、端子の転送方向を変えること
のできる本例のドライバICを用いることにより、I
C、配線などを基板上の配置する自由度が向上し、基板
の面積を有効活用し、小型で、高密度であり、さらに、
実装の容易な基板を作成することが可能となる。As described above, by using the driver IC of this example capable of changing the transfer direction of the terminals, I
The degree of freedom in arranging C, wiring, etc. on the board is improved, the area of the board is effectively utilized, and the size is small and the density is high.
It is possible to create a substrate that can be easily mounted.
【0029】〔実施例2〕実施例1においては、走査信
号Dcをパラレル変換するシフトレジスタを2つの双方
向シフトレジスタ31a、bにより構成しているが、セ
グメント信号Dsをパラレル変換するシフトレジスタを
2つの双方向シフトレジスタ81a、bにより構成する
ことも可能である。[Second Embodiment] In the first embodiment, the shift register for converting the scanning signal Dc into parallel is composed of two bidirectional shift registers 31a and 31b. It is also possible to configure with two bidirectional shift registers 81a and 81b.
【0030】図5に、走査信号Dcおよびセグメント信
号Dsをパラレル変換するシフトレジスタをそれぞれ2
つの双方向シフトレジスタ31a、bおよび81a、b
により構成したドライバIC1の概略構成を示してあ
る。走査信号Dcの処理を行い出力C1〜16に出力す
る構成は、実施例1と同様であるので、同じ番号を付し
て説明を省略する。FIG. 5 shows two shift registers for converting the scanning signal Dc and the segment signal Ds into parallel signals.
Two bidirectional shift registers 31a, b and 81a, b
The schematic configuration of the driver IC 1 configured by is shown. Since the configuration of processing the scanning signal Dc and outputting it to the outputs C1 to 16 is the same as that of the first embodiment, the same numbers are assigned and the description thereof is omitted.
【0031】セグメント信号Dsのパラレル変換をおこ
なる双方向シフトレジスタ81a、bは、各々50のレ
ジスタを備えており、各レジスタは図8に示したような
双方向にシフトできるレジスタである。従って、セグメ
ント信号Dsについては、実施例1において説明した走
査信号Dcの処理において、入力D8を入力D50、出
力O8を出力O50、入力D9を入力D51、出力O9
を出力O51、入力D16を入力D100、さらに、出
力O16を出力O100と読み代えた処理が行われる。
また、双方向シフトレジスタ81a、bの方向および入
力信号の選択を行うセグメント制御回路部80を形成
し、この制御回路部80を制御信号SS1およびSS2
により制御するようにしている。この制御回路部80の
構成および制御信号SS1、SS2との関係は、実施例
1における制御回路部40の構成および制御信号SC
1、SC2との関係と同様につき説明を省略する。The bidirectional shift registers 81a and 81b for performing parallel conversion of the segment signal Ds each include 50 registers, and each register is a register that can be bidirectionally shifted as shown in FIG. Therefore, regarding the segment signal Ds, in the processing of the scanning signal Dc described in the first embodiment, the input D8 is the input D50, the output O8 is the output O50, the input D9 is the input D51, and the output O9.
Is replaced with the output O51, the input D16 is replaced with the input D100, and the output O16 is replaced with the output O100.
Further, a segment control circuit section 80 for selecting the direction of the bidirectional shift registers 81a, 81b and an input signal is formed, and this control circuit section 80 is controlled by the control signals SS1 and SS2.
It is controlled by. The configuration of the control circuit section 80 and the relationship with the control signals SS1 and SS2 are the same as the configuration of the control circuit section 40 and the control signal SC in the first embodiment.
The description is omitted because it is the same as that of 1 and SC2.
【0032】図6に、本例のドライバICを用いた配置
例を示してある。液晶パネル2の右側にドライバIC1
が配置された場合、配線のクロスアンダーを避けるため
に、IC1のセグメント信号の出力端子S1〜100
と、液晶パネル2のセグメント入力端子SEG1〜10
0とは、順番が逆になるような配線21により接続され
ることが望ましい。すなわち、端子S1と端子SEG1
00、端子S2と端子SEG99等と対応するように接
続されるように配線されれば良い。一方、走査信号にお
いては、入力端子COM1〜8が、出力端子C9〜16
と、また、入力端子COM9〜16が、出力端子C1〜
8と接続されることが望ましい。そして、この接続にお
いても、各々の端子の順番が逆となるように配線22、
23により接続されることによりクロスアンダーを避け
ることができる。すなわち、端子COM1と端子C1
6、端子COM2と端子C15、また、端子COM16
と端子C8、端子COM15と端子C7などとなるよう
に各端子が接続されるように配線されれば良い。FIG. 6 shows an arrangement example using the driver IC of this example. The driver IC 1 is on the right side of the liquid crystal panel 2.
Are arranged, in order to avoid cross-under of wiring, output terminals S1 to S100 of the segment signal of IC1
And the segment input terminals SEG1-10 of the liquid crystal panel 2
It is desirable that the wirings 21 are connected to each other in the order opposite to 0. That is, the terminal S1 and the terminal SEG1
00, terminals S2 and terminals SEG99, etc., may be connected so as to be connected to each other. On the other hand, in the scan signal, the input terminals COM1 to COM8 are output from the output terminals C9 to 16
Also, the input terminals COM9 to 16 are connected to the output terminals C1 to
8 is preferably connected. Also in this connection, the wirings 22, so that the order of each terminal is reversed,
By connecting with 23, cross-under can be avoided. That is, the terminal COM1 and the terminal C1
6, terminal COM2 and terminal C15, and terminal COM16
The terminals C8 and the terminals COM15 and C7 may be connected so that the terminals are connected.
【0033】このように接続されたドライバIC1と液
晶パネル2を用いて表示を行うためには、走査信号Dc
がCOM1からCOM16に向かって転送されなければ
ならない。従って、ドライバIC1の出力においては、
端子C16からC9に、さらに、端子C1からC8に転
送されるように、信号を出力すれば良い。この転送方向
は、図3に示すケース4に相当するので、選択信号SC
1およびSC2を共に1に設定すれば実現することがで
きる。一方、セグメント信号Csについては、SEG1
からSEG100に向かって転送されなければならない
ので、ドライバIC1の出力においては、端子S100
からS1に向かって転送されるように、信号を出力すれ
ば良い。この転送方向は、図3に示すケース3に相当す
るので、選択信号SS1およびSS2をそれぞれ1およ
び0に設定すれば良い。In order to perform display using the driver IC 1 and the liquid crystal panel 2 connected in this way, the scanning signal Dc
Must be transferred from COM1 to COM16. Therefore, in the output of the driver IC1,
A signal may be output so as to be transferred to the terminals C16 to C9 and further to the terminals C1 to C8. Since this transfer direction corresponds to case 4 shown in FIG. 3, the selection signal SC
This can be achieved by setting both 1 and SC2 to 1. On the other hand, regarding the segment signal Cs, SEG1
Must be transferred from the SEG100 to the SEG100.
The signal may be output so as to be transferred from S1 to S1. Since this transfer direction corresponds to case 3 shown in FIG. 3, the selection signals SS1 and SS2 may be set to 1 and 0, respectively.
【0034】このように、ドライバICにおいて、セグ
メント信号および走査信号を分割して、その分割毎に転
送方向を変更することにより、種々の配線配置を採用す
ることができる。従って、本例のドライバICを用いる
ことにより、表示装置に応じて変更される基板配置にお
いて、ドライバICを液晶パネルを接続する配線配置の
自由度が向上し、基板面積を有効に利用できる配置設計
を行うことが可能となる。このため、液晶パネルの搭載
された液晶モジュールの小型あるいは高集積化を図るこ
とが容易となる。As described above, various wiring arrangements can be adopted by dividing the segment signal and the scanning signal in the driver IC and changing the transfer direction for each division. Therefore, by using the driver IC of this example, the degree of freedom of wiring arrangement for connecting the driver IC to the liquid crystal panel is improved in the board arrangement changed according to the display device, and the board area can be effectively used. It becomes possible to do. Therefore, it becomes easy to reduce the size or increase the integration of the liquid crystal module in which the liquid crystal panel is mounted.
【0035】なお、上記のような双方向シフトレジスタ
を用いて各分割毎に転送方向の変更を可能とした半導体
装置は、液晶パネルの画像信号処理に限らずプラズマデ
ィスプレイ、プリンタなどの多ビットを駆動する装置に
用いることにより、基板配置のフレキシビリティを向上
することが可能であり、小型、高性能の装置の実現が可
能となる。The semiconductor device in which the transfer direction can be changed for each division by using the bidirectional shift register as described above is not limited to the image signal processing of the liquid crystal panel, and a multi-bit such as a plasma display or a printer can be used. By using it in a driving device, it is possible to improve the flexibility of the substrate arrangement, and it is possible to realize a small-sized and high-performance device.
【0036】また、上記において2つの双方向シフトレ
ジスタを用いた例を説明しているが、双方向シフトレジ
スタの数量は2つに限らず、幾つかの双方向シフトレジ
スタを用いることにより転送方向の制御できるビットの
分割数を増加することも容易である。また、双方向シフ
トレジスタにおいて取り扱うビット数が同数である必要
はなく、種々の分割の方法があることは勿論である。さ
らに、各双方向シフトレジスタの接続方向は、様々に変
更することが可能であり、例えば、実施例1において1
→8→9→16、1→8→16→9、16→9→8→
1、16→9→1→8の4ケースを説明しているが、8
→1→16→9、8→1→9→16、9→16→1→
8、9→16→8→1などの転送方向を採用することも
勿論可能である。Although an example using two bidirectional shift registers has been described above, the number of bidirectional shift registers is not limited to two, and some bidirectional shift registers may be used to transfer directions. It is also easy to increase the number of controllable bit divisions. Also, it is not necessary that the number of bits handled in the bidirectional shift register be the same, and it goes without saying that there are various division methods. Furthermore, the connection direction of each bidirectional shift register can be changed in various ways.
→ 8 → 9 → 16, 1 → 8 → 16 → 9, 16 → 9 → 8 →
4 cases of 1, 16 → 9 → 1 → 8 are explained, but 8
→ 1 → 16 → 9, 8 → 1 → 9 → 16, 9 → 16 → 1 →
It is of course possible to adopt transfer directions such as 8, 9 → 16 → 8 → 1.
【0037】[0037]
【発明の効果】以上に説明したように、本発明に係る多
ビット駆動半導体装置は、複数の双方向シフトレジスタ
と、そのシフトレジスタの転送方向およびシフトレジス
タに入力される入力信号を選択する制御回路部を有して
いることを特徴としている。従って、複数の双方向シフ
トレジスタの転送方向を制御でき、また、その転送方向
に基づき入力信号を選択することができる。このため、
これらの双方向シフトレジスタによりパラレル変換され
出力される駆動信号の転送方向を自由に変更することが
可能であり、この多ビット駆動半導体装置と駆動される
装置を接続する配線配置の自由度の増加を図ることがで
きる。そして、これらの装置の搭載される基板を効率的
に配置することができるので、基板の小型化また高密度
化を図ることが可能となる。As described above, in the multi-bit driving semiconductor device according to the present invention, a control for selecting a plurality of bidirectional shift registers, a transfer direction of the shift registers and an input signal input to the shift register. It is characterized by having a circuit section. Therefore, the transfer directions of the plurality of bidirectional shift registers can be controlled, and the input signal can be selected based on the transfer directions. For this reason,
It is possible to freely change the transfer direction of the drive signal that is parallel-converted and output by these bidirectional shift registers, and increase the degree of freedom of wiring arrangement for connecting the multi-bit drive semiconductor device and the driven device. Can be achieved. Since the boards on which these devices are mounted can be efficiently arranged, it is possible to reduce the size and the density of the boards.
【0038】さらに、多ビット駆動半導体装置自体にお
いても、その端子に接続される配線の自由度が増加する
ことより、配線を考慮し制限を受けていた端子配列の自
由度も増加する。従って、実装などを効率的に行うこと
が可能なような端子配列を採用することが可能となり、
小型化、高密度化に伴い減少する傾向にある端子間隔を
保持することもできる。Further, also in the multi-bit driving semiconductor device itself, the degree of freedom of the wiring connected to the terminal is increased, so that the degree of freedom of the terminal arrangement, which is limited in consideration of the wiring, is also increased. Therefore, it is possible to adopt a terminal arrangement that enables efficient mounting,
It is also possible to maintain the terminal spacing, which tends to decrease as the size and density increase.
【図1】本発明の実施例1に係るドライバICの構成を
示す説明図である。FIG. 1 is an explanatory diagram showing a configuration of a driver IC according to a first embodiment of the present invention.
【図2】双方向シフトレジスタを構成するレジスタの一
例の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of an example of a register that constitutes a bidirectional shift register.
【図3】図1に示すドライバICにおける走査信号の転
送方向を説明する説明図である。FIG. 3 is an explanatory diagram illustrating a transfer direction of a scanning signal in the driver IC shown in FIG.
【図4】実施例1に係るドライバICを用いて配置され
た液晶モジュールの配置図である。FIG. 4 is a layout view of a liquid crystal module arranged using the driver IC according to the first embodiment.
【図5】本発明の実施例2に係るドライバICの構成を
示す説明図である。FIG. 5 is an explanatory diagram showing a configuration of a driver IC according to a second embodiment of the invention.
【図6】実施例2に係るドライバICを用いて配置され
た液晶モジュールの配置図である。FIG. 6 is a layout view of a liquid crystal module arranged by using a driver IC according to a second embodiment.
【図7】従来のドライバICの構成を示す説明図であ
る。FIG. 7 is an explanatory diagram showing a configuration of a conventional driver IC.
【図8】従来のドライバICを用いて配置された液晶モ
ジュールの配置図である。FIG. 8 is a layout view of a liquid crystal module arranged using a conventional driver IC.
1 ・・・ ドライバIC
2 ・・・ 液晶パネル
4 ・・・ 走査制御信号
5 ・・・ セグメント制御信号
11、14 ・・・ シフトレジスタ
12、14 ・・・ ラッチ回路
13、16 ・・・ 選択スイッチ
17 ・・・ キャリアフィルム
20 ・・・ プリント基板
21〜23、71 ・・・ プリント配線
31a、31b、81a、81b ・・・ 双方向シフ
トレジスタ
40、80 ・・・ 制御回路部
41 ・・・ 方向制御回路
42a、b ・・・ 入力信号選択回路
43、44、46、52、53、62、65、66 ・
・・ インバータ
45、61、67 ・・・ NANDゲート
51 ・・・ トランスミッションゲート
63、64 ・・・ ORゲート
70 ・・・ 画像メモリチップ
Dc ・・・ 走査信号
Ds ・・・ セグメント信号
C1〜16 ・・・ ドライバICの走査信号出力端子
S1〜100 ・・・ドライバICのセグメント信号出
力端子
COM1〜16 ・・・ 液晶パネルの走査信号入力端
子
SEG1〜100 ・・・ 液晶パネルのセグメント信
号入力端子1 ... Driver IC 2 ... Liquid crystal panel 4 ... Scan control signal 5 ... Segment control signal 11, 14 ... Shift register 12, 14 ... Latch circuit 13, 16 ... Selection switch 17 ... Carrier film 20 ... Printed circuit boards 21-23, 71 ... Printed wiring 31a, 31b, 81a, 81b ... Bidirectional shift register 40, 80 ... Control circuit part 41 ... Direction Control circuit 42a, b ... Input signal selection circuit 43, 44, 46, 52, 53, 62, 65, 66
.. Inverters 45, 61, 67 ... NAND gate 51 ... Transmission gates 63, 64 ... OR gate 70 ... Image memory chip Dc ... Scan signal Ds ... Segment signals C1-16. .... Scanning signal output terminals S1 to 100 of driver IC ... Segment signal output terminals COM1 to 16 of driver IC ... Scan signal input terminals SEG1 to 100 of liquid crystal panel ... Segment signal input terminals of liquid crystal panel
Claims (3)
少なくとも有する多ビット駆動半導体装置において、複
数のビットをシフトする内部データの転送方向が切換可
能な双方向シフトレジスタ部を複数備えており、これら
の双方向シフトレジスタ部の転送方向を制御する転送方
向選択手段と、この転送方向選択手段の選択に基づき前
記双方向シフトレジスタ部に入力される入力データを前
記シリアル信号および他の前記双方向シフトレジスタ部
の出力データのいずれかから選択する入力データ選択手
段とを少なくとも有することを特徴とする多ビット駆動
半導体装置。1. A multi-bit driving semiconductor device having at least a function of converting a serial signal into a parallel signal is provided with a plurality of bidirectional shift register sections capable of switching a transfer direction of internal data for shifting a plurality of bits. Transfer direction selecting means for controlling the transfer direction of the bidirectional shift register section, and input data input to the bidirectional shift register section based on the selection by the transfer direction selecting section is the serial signal and the other bidirectional shift register. A multi-bit driving semiconductor device, comprising at least input data selecting means for selecting any of the output data of the unit.
は、ディスプレイ駆動用信号であることを特徴とする多
ビット駆動半導体装置。2. The multi-bit drive semiconductor device according to claim 1, wherein the serial signal is a display drive signal.
給する走査側ドライバー部と、前記ディスプレイの信号
電極に画像信号を供給する信号側ドライバー部とを有す
るディスプレイ駆動用半導体装置において、前記走査側
ドライバー部および信号側ドライバー部の少なくともい
ずれかが、複数のビットをシフトする内部データの転送
方向が切換可能な双方向シフトレジスタ部を複数有して
おり、これらの双方向シフトレジスタ部の転送方向を制
御する転送方向選択手段と、この転送方向選択手段の選
択に基づき前記双方向シフトレジスタ部に入力される入
力データを画像データおよび他の前記双方向シフトレジ
スタ部の出力データのいずれかから選択する入力データ
選択手段とを少なくとも有することを特徴とするディス
プレイ駆動用半導体装置。3. A display driving semiconductor device having a scanning side driver section for supplying a scanning signal to a scanning electrode of a display and a signal side driver section for supplying an image signal to a signal electrode of the display, wherein the scanning side driver is provided. Section and / or the signal side driver section has a plurality of bidirectional shift register sections in which the transfer directions of the internal data for shifting a plurality of bits can be switched. Transfer direction selecting means to be controlled, and input data input to the bidirectional shift register section is selected from image data and output data of the other bidirectional shift register section based on the selection of the transfer direction selecting means. Display driving semiconductor having at least input data selecting means apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19216991A JPH0535219A (en) | 1991-07-31 | 1991-07-31 | Multi-bit driving semiconductor and semiconductor device for display driving |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19216991A JPH0535219A (en) | 1991-07-31 | 1991-07-31 | Multi-bit driving semiconductor and semiconductor device for display driving |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0535219A true JPH0535219A (en) | 1993-02-12 |
Family
ID=16286836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19216991A Pending JPH0535219A (en) | 1991-07-31 | 1991-07-31 | Multi-bit driving semiconductor and semiconductor device for display driving |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0535219A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002351384A (en) * | 2001-05-29 | 2002-12-06 | Matsushita Electric Ind Co Ltd | Flat panel display device |
US7046226B2 (en) | 2002-05-28 | 2006-05-16 | Seiko Epson Corporation | Semiconductor integrated circuit |
JP2007264368A (en) * | 2006-03-29 | 2007-10-11 | Epson Imaging Devices Corp | Liquid crystal display device |
JP2008191381A (en) * | 2007-02-05 | 2008-08-21 | Hitachi Displays Ltd | Display device |
WO2015087460A1 (en) * | 2013-12-09 | 2015-06-18 | 株式会社Joled | Gate drive integrated circuit used in image display device, image display device, and organic el display |
-
1991
- 1991-07-31 JP JP19216991A patent/JPH0535219A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002351384A (en) * | 2001-05-29 | 2002-12-06 | Matsushita Electric Ind Co Ltd | Flat panel display device |
US7046226B2 (en) | 2002-05-28 | 2006-05-16 | Seiko Epson Corporation | Semiconductor integrated circuit |
JP2007264368A (en) * | 2006-03-29 | 2007-10-11 | Epson Imaging Devices Corp | Liquid crystal display device |
JP2008191381A (en) * | 2007-02-05 | 2008-08-21 | Hitachi Displays Ltd | Display device |
WO2015087460A1 (en) * | 2013-12-09 | 2015-06-18 | 株式会社Joled | Gate drive integrated circuit used in image display device, image display device, and organic el display |
JP6086336B2 (en) * | 2013-12-09 | 2017-03-01 | 株式会社Joled | Integrated circuit for driving gate used in image display device, image display device, and organic EL display |
US9953577B2 (en) | 2013-12-09 | 2018-04-24 | Joled Inc. | Gate drive integrated circuit used in image display device, image display device, and organic EL display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100753624B1 (en) | Semiconductor integrated circuit | |
KR100824455B1 (en) | Display driver | |
JP3618086B2 (en) | Multiple column electrode drive circuit and display device | |
KR100696915B1 (en) | Display device and display control circuit | |
JP4466710B2 (en) | Electro-optical device and electronic apparatus | |
US6407730B1 (en) | Liquid crystal display device and method for transferring image data | |
JP2003186045A (en) | On-glass single chip liquid crystal display device | |
US20060233003A1 (en) | Matrix display device | |
JP2000235376A (en) | Display drive device, its manufacture and liquid crystal module using the device | |
JPS6337394A (en) | Matrix display device | |
KR20090010933A (en) | Semiconductor integrated circuit device, display device and electronic circuit | |
US10580345B2 (en) | Display driver and display panel module | |
JP2755689B2 (en) | Liquid crystal display integrated circuit and liquid crystal display device | |
US6707440B2 (en) | Semiconductor device | |
US4368461A (en) | Digital data processing device | |
JPH09190163A (en) | Driving device and electronic equipment | |
JPH0535219A (en) | Multi-bit driving semiconductor and semiconductor device for display driving | |
JP3896542B2 (en) | Integrated circuit for scanning drive | |
JP2685638B2 (en) | Display device | |
US5260698A (en) | Integrated circuit for liquid crystal display | |
US5253093A (en) | Row electrode driving circuit for a display apparatus | |
JP2011043658A (en) | Semiconductor integrated circuit device and image processing system | |
JP2004310132A (en) | Driving circuit for a plurality of column electrodes, and display device | |
JPH0654416B2 (en) | Liquid crystal driving device and liquid crystal display device using the same | |
US7372444B2 (en) | Semiconductor integrated circuit |