JPH0654416B2 - Liquid crystal driving device and liquid crystal display device using the same - Google Patents

Liquid crystal driving device and liquid crystal display device using the same

Info

Publication number
JPH0654416B2
JPH0654416B2 JP58242030A JP24203083A JPH0654416B2 JP H0654416 B2 JPH0654416 B2 JP H0654416B2 JP 58242030 A JP58242030 A JP 58242030A JP 24203083 A JP24203083 A JP 24203083A JP H0654416 B2 JPH0654416 B2 JP H0654416B2
Authority
JP
Japan
Prior art keywords
liquid crystal
signal
circuit
crystal display
display data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58242030A
Other languages
Japanese (ja)
Other versions
JPS60134292A (en
Inventor
浩一 徳丸
誠 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58242030A priority Critical patent/JPH0654416B2/en
Publication of JPS60134292A publication Critical patent/JPS60134292A/en
Publication of JPH0654416B2 publication Critical patent/JPH0654416B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、液晶駆動装置とそれを用いた液晶表示装置
に関するもので、例えば、ドットマトリックス構成の液
晶表示パネルの信号電極の駆動信号を形成するもの及び
それを用いた液晶表示装置に有効な技術に関するもので
ある。
Description: TECHNICAL FIELD The present invention relates to a liquid crystal driving device and a liquid crystal display device using the same, and for example, a device for forming a driving signal of a signal electrode of a liquid crystal display panel having a dot matrix structure, and The present invention relates to a technique effective for a liquid crystal display device using the same.

〔技術背景〕[Technical background]

従来より、ドットマトリックス構成の液晶表示装置が、
例えば、「電子材料」誌の1980年10月号,頁21
〜頁43において、公知である。
Conventionally, the liquid crystal display device of the dot matrix configuration,
For example, “Electronic Materials” magazine, October 1980, page 21.
, Page 43, are known.

従来のドットマトリックス構成の液晶表示パネルを用い
た表示装置では、マイクロプロセッサ等により、その画
素データを形成してRAM(ランダム・アクセス・メモ
リ)に書込み、一定の周期で繰り換えしてそれを読み出
して信号電極を駆動するものである。このような表示動
作において、RAMから読み出されたシリアルな画像デ
ータはシフトレジスタによってパラレル信号に変換され
ることによって、各信号線電極用の駆動信号が形成され
る。
In a display device using a conventional liquid crystal display panel with a dot matrix structure, the pixel data is formed by a microprocessor or the like and written in a RAM (random access memory), and the data is read at a fixed cycle. To drive the signal electrode. In such a display operation, the serial image data read from the RAM is converted into a parallel signal by the shift register to form a drive signal for each signal line electrode.

この場合、表示エリアの拡大のために同じ表示パネルを
上下2段構成とすることが考えられている。上記表示パ
ネルの信号電極は、上下段とも例えば左から右に順に1
〜nの画素データに対応して割り当てられる。このよう
な固定的な信号電極と画素データの割り当を行うと、そ
の表示信号を形成する液晶駆動装置において、下段の液
晶駆動装置と、上段側の液晶駆動装置とでは、出力端子
のピン配列が逆になってしまう。このため、例えば、上
段側の液晶駆動装置は、クロス配線で上段の液晶パネル
の信号電極とを接続すること、又はその表示データを書
込むとき液晶駆動装置の入出力端子0〜49を49〜0
のように予め変換して書込むこと等が考えられる。
In this case, it is considered that the same display panel has a two-tier structure in order to enlarge the display area. The signal electrodes of the display panel are, for example, 1
Allocated corresponding to pixel data of ~ n. When such fixed signal electrodes and pixel data are allocated, in the liquid crystal driving device that forms the display signal, the pin arrangement of the output terminals is different between the lower liquid crystal driving device and the upper liquid crystal driving device. Will be reversed. Therefore, for example, the liquid crystal driving device on the upper side is connected to the signal electrodes of the liquid crystal panel on the upper side by cross wiring, or when writing the display data thereof, the input / output terminals 0 to 49 of the liquid crystal driving device are connected to 49 to 0
It is conceivable to convert the data in advance and write the data.

しかし、前者にあっては、多数の交叉配線とするための
配線スペースを大きくするとともにプリント配線基板の
配線がパターンが複雑となって、その分プリント配線基
板の価格が高くなってしまう。後者にあっては、表示デ
ータを書込むときに特別のアドレス変換プログラムが必
要になってしまうという欠点がある。
However, in the former case, the wiring space for forming a large number of cross wirings is increased and the wiring of the printed wiring board has a complicated pattern, which increases the price of the printed wiring board. The latter has the drawback that a special address translation program is required when writing the display data.

〔発明の目的〕[Object of the Invention]

この発明の目的は、液晶表示パネルに対する実装上の自
由度を持たせた液晶表示駆動装置を提供することにあ
る。
An object of the present invention is to provide a liquid crystal display drive device which has a degree of freedom in mounting on a liquid crystal display panel.

この発明の他の目的は、実装基板の簡素化を図った液晶
表示装置を提供することにある。
Another object of the present invention is to provide a liquid crystal display device in which the mounting substrate is simplified.

この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。
The above and other objects and novel features of the present invention are as follows.
It will be apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Outline of Invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。すなわち、ド
ットマトリックス構成の液晶表示パネルにおける信号電
極に供給する表示信号を形成する液晶表示駆動装置にお
いて、シリアルな画像データに対して並列形態に複数の
ラッチ回路を設け、その時系列的な取り込み順序を可変
とすることにとよって、液晶表示パネルの信号電極と上
記出力端子との実装上の整合自由度を高めるものであ
る。
The outline of a typical one of the inventions disclosed in the present application will be briefly described as follows. That is, in a liquid crystal display drive device that forms display signals to be supplied to signal electrodes in a liquid crystal display panel having a dot matrix configuration, a plurality of latch circuits are provided in parallel with serial image data, and the time-sequential fetching order is set. By making it variable, the degree of freedom in matching the signal electrodes of the liquid crystal display panel with the output terminals in mounting is increased.

〔実施例1〕 第1図には、この発明の一実施例のブロック図が示され
ている。
[Embodiment 1] FIG. 1 shows a block diagram of an embodiment of the present invention.

同図の各回路ブロックは、公知の半導体集積回路装置の
製造方法によって、1個の単結晶シリコンのような半導
体基板上におてい形成される。
Each circuit block in the figure is formed on one semiconductor substrate such as single crystal silicon by a known method for manufacturing a semiconductor integrated circuit device.

同図の半導体集積回路装置LSI(CDRV)は、走査
線電極と信号線電極とにより構成されたドット構成の液
晶表示パネルの上記信号線電極を駆動するものであり、
n本の信号線電極の駆動信号を形成するよう構成されて
いる。
A semiconductor integrated circuit device LSI (CDRV) shown in the figure drives the signal line electrodes of a liquid crystal display panel having a dot configuration composed of scanning line electrodes and signal line electrodes,
It is configured to generate drive signals for n signal line electrodes.

上記n本の信号線電極に対し、走査線電極の選択タイミ
ングに同期し、表示すべき文字又は図形に従って駆動信
号を形成するため、次の各回路が設けられる。
The following respective circuits are provided for the n signal line electrodes in order to form a drive signal according to a character or a figure to be displayed in synchronization with the selection timing of the scanning line electrodes.

第2のラッチ回路FF2は、入力データ端子Dから上記
走査タイミングに従ってシリアルに供給される文字又は
図形の画素データをパラレル信号に変換する。すなわ
ち、n個のラッチ回路のデータ入力端子は共通接続され
ることによって、上記画素データを並列形態に受けるも
のである。そして、各ラッチ回路のクロック端子には、
後述するデコーダDCRによって時系列的に形成された
タイミング信号S1〜Snが供給される。
The second latch circuit FF2 converts the character or graphic pixel data serially supplied from the input data terminal D in accordance with the above scanning timing into a parallel signal. That is, the data input terminals of the n latch circuits are commonly connected to receive the pixel data in parallel. And, the clock terminal of each latch circuit,
Timing signals S1 to Sn formed in time series by a decoder DCR described later are supplied.

上記第2のラッチ回路FF2の出力信号は、クロック信
号CL1に同期して第1のラッチ回路FF1にパラレル
に取り込まれる。駆動回路DVは、上記第1のラッチ回
路FF1に取り込んだ画素データを図示しないタイミン
グ信号に従って加工して、液晶を交流駆動するための多
値パルスによる駆動信号を形成する。電圧V1〜V4
は、その多値パルスを形成するための電源電圧である。
このように液晶の交流駆動する方式は、公知であるので
その詳細な説明を省略する。
The output signal of the second latch circuit FF2 is fetched in parallel by the first latch circuit FF1 in synchronization with the clock signal CL1. The drive circuit DV processes the pixel data taken into the first latch circuit FF1 in accordance with a timing signal (not shown) to form a drive signal by a multi-valued pulse for AC driving the liquid crystal. Voltage V1 to V4
Is a power supply voltage for forming the multi-valued pulse.
Since the method of alternating-current driving the liquid crystal is well known, its detailed description is omitted.

この実施例では、上記第2のラッチ回路FF2における
シリアル/パラレル変換によって、画素データとその出
力端子とを選択的に切り換えるようにするため、上記取
り込みタイミング信号S1〜Snは、次のようにして形
成される。
In this embodiment, in order to selectively switch the pixel data and its output terminal by serial / parallel conversion in the second latch circuit FF2, the fetch timing signals S1 to Sn are set as follows. It is formed.

カンウタ回路CONTは、上記画素データに同期して供
給されたクロック信号CL2を受けて、これを計数す
る。特に制限されないが、このカウンタ回路CONT
は、外部端子U/Dから供給された制御信号に従ってア
ップ/ダウンの計数動作を行うものである。例えば、外
部端子U/Dがハイレベルなら、アップカウンタとして
動作し、外部端子U/Dがロウレベルならダウンカウン
タとして動作する。このカウンタ回路CONTの計数出
力信号は、上記デコーダDCRによって、時系列的に形
成される上記タイミング信号S1〜Snに変換される。
The counter circuit CONT receives the clock signal CL2 supplied in synchronization with the pixel data and counts it. Although not particularly limited, this counter circuit CONT
Is for performing an up / down counting operation according to a control signal supplied from the external terminal U / D. For example, if the external terminal U / D is high level, it operates as an up counter, and if the external terminal U / D is low level, it operates as a down counter. The count output signal of the counter circuit CONT is converted into the timing signals S1 to Sn formed in time series by the decoder DCR.

なお、外部端子から供給されたクロック信号CL1は、
上記カウンタ回路のクリア信号としても用いられ、アッ
プ動作の時にはその出力が全て論理“0”に、ダウン動
作の時にはその出力が全て論理“1”にクリアされる。
The clock signal CL1 supplied from the external terminal is
It is also used as a clear signal for the counter circuit, and all its outputs are cleared to logic "0" at the time of up operation and all the outputs to logic "1" at the time of down operation.

この実施例の液晶表示駆動装置CDRVにおいては、外
部端子U/Dをハイレベルにすると、カウンタ回路CO
NTは、クロック信号CL2の到来毎に計数値を増加さ
せる。したがって、デコーダDCRは、タイミング信号
を順次時系列的にS1からSnまで形成するので、クロ
ック信号CL2に同期して供給される画素データは、上
記第2のラッチ回路FF2の左端から順に右方向に取り
込まれる。これによって、表示出力端子O1〜Onから
は、シリアル供給される画素データの順序に従った表示
信号が送出される。
In the liquid crystal display drive device CDRV of this embodiment, when the external terminal U / D is set to the high level, the counter circuit CO
NT increments the count value each time the clock signal CL2 arrives. Therefore, since the decoder DCR sequentially forms the timing signals from S1 to Sn in time series, the pixel data supplied in synchronization with the clock signal CL2 is sequentially shifted from the left end of the second latch circuit FF2 to the right direction. It is captured. As a result, display signals according to the order of the pixel data serially supplied are transmitted from the display output terminals O1 to On.

一方、外部端子U/Dをロウレベルにすると、カウンタ
回路CONTは、クロック信号CL2の到来毎に計数値
を減少させる。したがって、デコーダDCRは、タイミ
ング信号を順次時系列的にSnからS1まで形成するの
で、クロック信号CL2に同期して供給される画素デー
タは、上記第2のラッチ回路FF2の右端から順に左方
向に取り込まれる。これによって、上記表示出力端子O
n〜O1からは、シリアル供給される画素データの順序
に従った表示信号が送出される。すなわち、上記の場合
とは逆方向に、言い換えるならば、シリアル供給される
画素データの順序に対して逆のピン配列のもとに、上記
表示出力信号が送出される。
On the other hand, when the external terminal U / D is set to the low level, the counter circuit CONT decreases the count value each time the clock signal CL2 arrives. Therefore, the decoder DCR sequentially forms the timing signals from Sn to S1 in a time series, so that the pixel data supplied in synchronization with the clock signal CL2 is sequentially leftward from the right end of the second latch circuit FF2. It is captured. As a result, the display output terminal O
From n to O1, a display signal according to the order of serially supplied pixel data is transmitted. That is, the display output signal is transmitted in the opposite direction to the above case, in other words, under the pin arrangement opposite to the order of the pixel data serially supplied.

〔実施例2〕 第2図には、この発明の他の一実施例の要部ブロック図
が示されている。
[Embodiment 2] FIG. 2 shows a block diagram of essential parts of another embodiment of the present invention.

この実施例では、上記シリアル供給される画素データ列
に対して、その表示出力端子の配列を正方向と逆方向に
選択的に切り換えるため、次の回路が用いられる。すな
わち、この実施例では、カウントアップ動作しか行わな
いカウンタ回路CONTの各出力ビットに対して排他的
論理和回路EX1〜EX4等のような一致/不一致回路
を設けるものである。そして、これらの一致/不一致回
路の他方の入力には、外部端子Cから切り換え信号Cを
供給するものである。
In this embodiment, the following circuit is used in order to selectively switch the arrangement of the display output terminals in the forward and reverse directions for the serially supplied pixel data string. That is, in this embodiment, a match / mismatch circuit such as exclusive OR circuits EX1 to EX4 is provided for each output bit of the counter circuit CONT which only performs the count-up operation. The switching signal C is supplied from the external terminal C to the other input of these match / mismatch circuits.

これによって、例えば、一致/不一致回路EX1〜EX
4が論理“0”の一致出力,論理“1”の不一致信号を
形成する場合、上記制御信号Cを論理“0”とすると、
上記カウンタ回路CONTの出力がそのままデコーダD
CRに伝えられるので、その出力信号はタイミング信号
S1からSnまで順に時系列的に形成される。一方、上
記制御信号Cを論理“1”とすると、上記カウンタ回路
CONTの出力が全て反転されて、言い換えるならば、
論理“0”を論理“1”に、論理“1”を論理“0”の
ようにしてデコーダDCRに伝えられる。これによっ
て、デコーダDCRの入力側からみれば、オール論理
“1”からオール論理“0”まで逆方向の計数信号が供
給されるので、タイミング信号Sn〜S1の順に上記の
場合とは逆方向に時系列的に形成される。このような制
御信号Cによって、上記〔実施例1〕と同様に表示出力
端子の実質的なピン配列を切り換えることができる。
Thereby, for example, the match / mismatch circuits EX1 to EX
4 forms a coincidence output of logic "0" and a non-coincidence signal of logic "1", if the control signal C is logic "0",
The output of the counter circuit CONT is the decoder D as it is.
Since it is transmitted to the CR, its output signal is sequentially formed from the timing signals S1 to Sn in time series. On the other hand, when the control signal C is logic "1", all the outputs of the counter circuit CONT are inverted, in other words,
The logic "0" is transmitted to the decoder DCR as the logic "1" and the logic "1" as the logic "0". As a result, when viewed from the input side of the decoder DCR, the counter signals in the reverse direction are supplied from the all logic "1" to the all logic "0", so that the timing signals Sn to S1 are reversed in the order opposite to the above case. It is formed in time series. With such a control signal C, it is possible to switch the substantial pin arrangement of the display output terminals, as in the above-described [Embodiment 1].

〔実施例3〕 第3図には、この発明に係る液晶表示駆動装置を用いた
表示装置の一実施例のブロック図が示されている。
[Embodiment 3] FIG. 3 is a block diagram showing an embodiment of a display device using the liquid crystal display drive device according to the present invention.

同図において、液晶表示パネルLCDは、上下2段の2
つの表示パネルULCDとDLCDとにより構成され、
それぞれ横方向に走査電極が走っており、縦方向に信号
電極が走っている。そして、両者の交点に表示ドットが
形成され、その明,暗によって所定の表示が行われる。
このため、上段側の表示パネルULCDの信号電極の入
力端子は上側に配置され、下段側の表示パネルDLCD
の信号電極の入力端子は下側に配置される。
In the figure, the liquid crystal display panel LCD is composed of two upper and lower tiers.
It consists of two display panels ULCD and DLCD,
The scanning electrodes run in the horizontal direction and the signal electrodes run in the vertical direction. Then, a display dot is formed at the intersection of the two, and a predetermined display is performed by the brightness and darkness.
Therefore, the input terminals of the signal electrodes of the upper display panel ULCD are arranged on the upper side, and the lower display panel DLCD is arranged.
The input terminal of the signal electrode of is arranged on the lower side.

上記液晶表示パネルLCDの走査電極には、走査電極駆
動回路RDRVにより、順次選択駆動信号が供給され
る。この走査電極駆動回路RDRVは、特に制限されな
いが、1チップのモノリシック半導体集積回路装置IC
1により構成され、液晶を交流駆動するための多値パル
スの駆動信号を形成する。例えば、このような走査電極
駆動回路RDRVは、(株)日立製作所から販売されてい
る品名「HD44103C」のような半導体集積回路装
置を利用することができる。
A scan electrode drive circuit RDRV sequentially supplies selection drive signals to the scan electrodes of the liquid crystal display panel LCD. The scan electrode drive circuit RDRV is not particularly limited, but is a one-chip monolithic semiconductor integrated circuit device IC.
1 to form a multi-valued pulse drive signal for AC driving the liquid crystal. For example, as the scan electrode driving circuit RDRV, a semiconductor integrated circuit device such as a product name “HD44103C” sold by Hitachi, Ltd. can be used.

この実施例においては、上記液晶表示パネルLCDの信
号電極には、上記第1図又は第2図の実施例に示した信
号電極駆動用の液晶表示駆動装置CDRV1,CDRV
2が用いられる。
In this embodiment, the signal electrodes of the liquid crystal display panel LCD are provided with the liquid crystal display driving devices CDRV1 and CDRV for driving the signal electrodes shown in the embodiment of FIG. 1 or FIG.
2 is used.

この実施例のように、液晶表示パネルULCDとDLC
Dのように信号電極の出力端子の配列が逆になっている
場合、液晶駆動装置CDRV1とCDRV2は、上記外
部端子U/D又はCによって、シリアルに供給される画
素データを互いに逆方向にして取り込むものである。こ
れによって、その表示出力端子を左から順に整合させて
配列することができる。なお、同図では上側の液晶表示
駆動装置CDRV2の出力端子は左からn〜1のように
配列されているが、画素データを逆方向に取り込むこと
によって、実質的には下側の液晶表示駆動装置CDRV
1と同じく1〜nのようにすることができるものであ
る。
As in this embodiment, liquid crystal display panels ULCD and DLC
When the arrangement of the output terminals of the signal electrodes is reversed as in D, the liquid crystal drive devices CDRV1 and CDRV2 make the pixel data serially supplied in the opposite directions by the external terminals U / D or C. It is something to capture. This allows the display output terminals to be aligned and arranged in order from the left. Although the output terminals of the upper liquid crystal display drive device CDRV2 are arranged as n to 1 from the left in the figure, the pixel data is fetched in the reverse direction, so that the lower liquid crystal display drive device is substantially driven. Device CDRV
The same as 1 can be set to 1 to n.

なお、図示しないタイミング発生回路では形成された基
準周波数パルスに基づいて、互いに関連させた上記走査
電極の走査タイミング信号と、信号電極の選択タイミン
グ信号とを形成して、上記走査電極駆動回路RDRV,
上記信号電極用の液晶駆動装置CDRV1,CDRV2
に送出するものである。
A timing generation circuit (not shown) forms a scan timing signal for the scan electrodes and a selection timing signal for the signal electrodes, which are associated with each other, on the basis of the reference frequency pulse formed, and the scan electrode drive circuit RDRV,
Liquid crystal driving devices CDRV1 and CDRV2 for the signal electrodes
To be sent to.

〔実施例4〕 第4図には、この発明の他の一実施例を説明するための
液晶表示パネルの概略図が示されている。この実施例の
液晶表示パネルLCDは、その電極線を微細化に伴い、
信号線電極の入力端子が上下に交互に配列導出されてい
る。このため、下側端子は1,3,5のように奇数番の
信号線電極が配列され、上側端子は、2,4,6のよう
に偶数番の信号線電極が配列される。このような液晶パ
ネルを駆動信号を形成する液晶表示駆動装置CDRV
は、そのピン配合の整合性を高めるため、上記第1図又
は第2図の実施例において、デコーダによってタイミン
グ信号の発生順序を次のようにする。例えば、信号線数
が80本の場合、第2のラッチ回路FF2の左半分(4
0本)と右半分(40本)に分けて、奇数番目のクロッ
ク信号CL2では左半分において左から順にタイミング
信号S1,S2・・・・のように形成し、偶数番目のク
ロック信号CL2では右半分において右から順にタイミ
ング信号S80,S79・・・・のように形成する。こ
れによって、左半分の出力端子1〜40は、下側の信号
線電極1,3,5・・・79に対応させることができ、
右半分の出力端子80〜41は、液晶パネルの下側を通
すことなく上側の信号線電極2,4,6・・・80に対
応させることができる。
[Embodiment 4] FIG. 4 is a schematic view of a liquid crystal display panel for explaining another embodiment of the present invention. In the liquid crystal display panel LCD of this embodiment, with the miniaturization of its electrode lines,
The input terminals of the signal line electrodes are arranged and led out alternately up and down. For this reason, odd-numbered signal line electrodes such as 1, 3, 5 are arranged on the lower terminal, and even-numbered signal line electrodes are arranged on the upper terminal such as 2, 4, 6. A liquid crystal display driving device CDRV that forms a driving signal for such a liquid crystal panel
In order to improve the matching of the pin combination, the decoder makes the timing signal generation order as follows in the embodiment of FIG. 1 or FIG. For example, when the number of signal lines is 80, the left half of the second latch circuit FF2 (4
0) and the right half (40), the odd-numbered clock signal CL2 is formed in the left half in the order of timing signals S1, S2, ... From the left, and the even-numbered clock signal CL2 is right. Timing signals S80, S79, ... Are formed in order from the right in half. As a result, the left half output terminals 1 to 40 can correspond to the lower signal line electrodes 1, 3, 5 ... 79,
The right half output terminals 80 to 41 can be made to correspond to the upper signal line electrodes 2, 4, 6 ... 80 without passing through the lower side of the liquid crystal panel.

上記のタイミング信号S1〜S80の順序は、逆方向に
するものであってもよい。そして、上記第1図又は第2
の実施例のようなピン配列の切り換えと組み合わせて構
成するものであってもよい。なお、上記のようなタイミ
ング信号を形成する回路は、複数組のデコーダ回路の用
意して動作を外部端子からの制御信号によって選択的に
行わせる等によって簡単に実現できるものである。
The order of the timing signals S1 to S80 may be reversed. Then, the above-mentioned FIG. 1 or 2
It may be configured in combination with switching of the pin arrangement as in the above embodiment. The circuit for forming the timing signal as described above can be easily realized by preparing a plurality of sets of decoder circuits and selectively performing an operation by a control signal from an external terminal.

〔効 果〕[Effect]

(1)1つの液晶表示駆動装置において、シリアル供給さ
れる画素データに対して並列形態とされるラッチ回路を
設け、その取り込みタイミング信号の時系列的な順序を
変更することによって、表示出力端子から送出する画素
データの変更を行うことができる。これによって表示出
力端子のピン配列の切り換えを任意に行うことができる
ので液晶表示パネルの電極配列方向に対する整合性の向
上を図ることができるという効果が得られる。
(1) In one liquid crystal display drive device, by providing a latch circuit in parallel with the pixel data that is serially supplied, and changing the time-sequential order of the fetch timing signals from the display output terminal. The pixel data to be sent can be changed. As a result, the pin arrangement of the display output terminals can be arbitrarily switched, so that it is possible to improve the matching property with respect to the electrode arrangement direction of the liquid crystal display panel.

(2)上記(1)により、液晶表示装置を構成する液晶表示パ
ネルとその駆動装置とのピン配列の整合性が確保できる
ことによって、高密度実装を実現することができるとい
う効果が得られる。
(2) By virtue of the above (1), it is possible to achieve the high-density mounting by ensuring the pin arrangement matching between the liquid crystal display panel constituting the liquid crystal display device and the driving device thereof.

(3)上記(1)により、液晶表示装置の適用範囲が拡がるた
め、その量産性を向上させることができるという効果が
得られる。
(3) By virtue of the above (1), the applicable range of the liquid crystal display device is expanded, and therefore, it is possible to obtain the effect that the mass productivity can be improved.

(4)上記(2)により、実装基板の簡素化を図った液晶表示
装置を得ることができるという効果が得られる。
(4) Due to the above (2), it is possible to obtain an effect that it is possible to obtain a liquid crystal display device in which the mounting substrate is simplified.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、シリアル供給
される画素データに対して並列形態とされたラッチ回路
の取り込みタイミング信号を形成する回路は、種々の実
施形態を採ることができるものである。
Although the invention made by the present inventor has been specifically described based on the embodiments, the invention is not limited to the above-mentioned embodiments and can be variously modified without departing from the scope of the invention. Nor. For example, a circuit that forms a fetch timing signal of a latch circuit in parallel with respect to serially supplied pixel data can employ various embodiments.

〔利用分野〕[Field of application]

この発明は、液晶表示パネルの信号電極に対する駆動信
号を形成する液晶表示駆動装置として広く利用できるも
のである。
INDUSTRIAL APPLICABILITY The present invention can be widely used as a liquid crystal display drive device that forms a drive signal for a signal electrode of a liquid crystal display panel.

【図面の簡単な説明】[Brief description of drawings]

第1図は、この発明の一実施例を示すブロック図、 第2図は、この発明の他の一実施例を示す要部ブロック
図、 第3図は、この発明に係る液晶表示駆動装置を用いた液
晶表示装置の一実施例を示すブロック図、 第4図は、この発明の更に他の一実施例を説明するため
の概略図である。 DV……駆動回路、FF1,FF2……ラッチ回路、D
CR……デコーダ、CONT……カウンタ回路、EX1
〜EX4……一致/不一致回路、LCD(ULCD,D
LCD)……液晶表示パネル、RDRV……走査電極駆
動回路、CDRV,CDRV1,CDRV2……液晶表
示駆動装置(信号線電極駆動装置)
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram of an essential portion of another embodiment of the present invention, and FIG. 3 is a liquid crystal display driving device according to the present invention. FIG. 4 is a block diagram showing an embodiment of the liquid crystal display device used, and FIG. 4 is a schematic view for explaining still another embodiment of the present invention. DV ... Drive circuit, FF1, FF2 ... Latch circuit, D
CR ... Decoder, CONT ... Counter circuit, EX1
~ EX4 ... Match / mismatch circuit, LCD (ULCD, D
LCD) ... Liquid crystal display panel, RDRV ... Scan electrode drive circuit, CDRV, CDRV1, CDRV2 ... Liquid crystal display drive device (signal line electrode drive device)

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】シリアルに供給される表示用データが伝え
られる信号線に対して並列形態に設けられる複数のラッ
チ回路と、上記シリアルに供給される表示データと同期
したタイミング信号を計数するカウンタ回路と、このカ
ウンタ回路の計数出力を受けて上記複数からなるラッチ
回路における時系列的な表示データの取り込み順序を指
示する選択信号を形成するデコーダ回路と、上記複数の
ラッチ回路に取り込まれた表示データをパラレルに受け
てドットマトリックス構成の液晶表示パネルの信号線電
極に対応した液晶駆動信号を形成する駆動回路とを含
み、外部端子から供給される制御信号に従って上記カウ
ンタ回路の計数動作又はその出力信号を切り換えて複数
からなるラッチ回路における時系列的な表示データの取
り込み順序を一方向又はそれと逆方向に切り換える機能
を持たせたことを特徴とする液晶駆動装置。
1. A plurality of latch circuits provided in parallel with a signal line for transmitting serially supplied display data, and a counter circuit for counting a timing signal synchronized with the serially supplied display data. A decoder circuit for receiving a count output of the counter circuit and forming a selection signal for instructing a time-sequential fetching order of display data in the plurality of latch circuits; and display data fetched in the plurality of latch circuits. And a drive circuit for receiving in parallel to form a liquid crystal drive signal corresponding to a signal line electrode of a liquid crystal display panel having a dot matrix configuration, and the counting operation of the counter circuit or its output signal according to a control signal supplied from an external terminal. To switch the display data acquisition sequence in one direction in the latch circuit consisting of multiple switches. A liquid crystal driving apparatus, characterized in that which gave the same function of switching in the opposite direction.
【請求項2】上記カウンタ回路は、アップ/ダウンの双
方向カウンタ回路であり、上記外部端子からの制御信号
は選択的にアップ又はダウンの計数動作を切り換えるも
のと初期設定を行うものとからなることを特徴とする特
許請求の範囲第1項記載の液晶駆動装置。
2. The counter circuit is an up / down bidirectional counter circuit, and a control signal from the external terminal selectively switches up or down counting operation and performs initial setting. The liquid crystal drive device according to claim 1, wherein:
【請求項3】上記カウンタ回路は、アップ又はダウンの
一方向の計数動作を行うものであり、その計数出力は、
一方の入力端子に上記外部端子から供給された制御信号
が供給された排他的論理和回路を通して切り換えられて
上記デコーダ回路に入力されるものであることを特徴と
する特許請求の範囲第1項記載の液晶駆動装置。
3. The counter circuit performs counting operation in one direction of up or down, and its counting output is
2. The decoder circuit according to claim 1, wherein one of the input terminals is switched through an exclusive OR circuit to which the control signal supplied from the external terminal is supplied and is input to the decoder circuit. LCD drive device.
【請求項4】シリアルに供給される表示用データが伝え
られる信号線に対して並列形態に設けられる複数のラッ
チ回路と、上記シリアルに供給される表示データと同期
したタイミング信号を計数するカウンタ回路と、このカ
ウンタ回路の計数出力を受けて上記複数からなるラッチ
回路における時系列的な表示データの取り込み順序を指
示する選択信号を形成するデコーダ回路と、上記複数の
ラッチ回路に取り込まれた表示データをパラレルに受け
て液晶駆動信号を形成する駆動回路と、外部端子から供
給される制御信号に従って上記カウンタ回路の計数動作
又はその出力信号を切り換えて複数からなるラッチ回路
における時系列的な表示データの取り込み順序を一方向
又はそれと逆方向に切り換える手段とを含む液晶駆動装
置と、上記液晶駆動回路から出力される液晶駆動信号が
ドットマトリックス構成の信号線電極に供給された液晶
表示パネルとを備えてなることを特徴とする液晶表示装
置。
4. A plurality of latch circuits provided in parallel with a signal line for transmitting serially supplied display data, and a counter circuit for counting timing signals synchronized with the serially supplied display data. A decoder circuit for receiving a count output of the counter circuit and forming a selection signal for instructing a time-sequential fetching order of display data in the plurality of latch circuits; and display data fetched in the plurality of latch circuits. And a drive circuit that receives a parallel signal to form a liquid crystal drive signal, and switches the counting operation of the counter circuit or its output signal in accordance with a control signal supplied from an external terminal to display time-series display data in a latch circuit composed of a plurality of A liquid crystal driving device including means for switching the taking-in order in one direction or the opposite direction; A liquid crystal display device comprising the liquid crystal driving signal outputted from the circuit is a liquid crystal display panel that is supplied to the signal line electrode of the dot matrix configuration.
【請求項5】上記液晶表示パネルは、実質的に2つの液
晶表示パネルの信号線電極が延長されるように縦積に組
み合わされ、上側と下側の液晶表示パネルに対して上記
液晶駆動装置が設けられるとともに、それぞれに対応し
た外部制御信号により両液晶駆動装置の複数からなるラ
ッチ回路における時系列的な表示データの取り込み順序
が互いに逆方向に指定されてなることを特徴とする特許
請求の範囲第4項記載の液晶表示装置。
5. The liquid crystal display panels are combined in a vertical stack so that the signal line electrodes of the two liquid crystal display panels are substantially extended, and the liquid crystal driving device is provided for the upper and lower liquid crystal display panels. Is provided, and the order of time-sequential display data fetching in the plurality of latch circuits of both liquid crystal drive devices is designated in the opposite directions by the corresponding external control signals. A liquid crystal display device according to item 4.
【請求項6】上記液晶表示パネルは、奇数番目と偶数番
目の信号線電極に対する信号入力電極が上下に振り分け
られるものであり、この上下に振り分けられた信号入力
電極に対応してそれぞれ上記液晶駆動装置が設けられる
とともに、それぞれに対応して外部制御信号により両液
晶駆動装置の複数からなるラッチ回路における時系列的
な表示データの取り込み順序が互いに逆方向に指定され
てなることを特徴とする特許請求の範囲第4項記載の液
晶表示装置。
6. The liquid crystal display panel is such that signal input electrodes for odd-numbered and even-numbered signal line electrodes are vertically distributed, and the liquid crystal driving is performed corresponding to the vertically distributed signal input electrodes, respectively. A device is provided, and the order of time-sequential display data fetching in the plurality of latch circuits of both liquid crystal driving devices is designated in opposite directions by an external control signal corresponding to each device. The liquid crystal display device according to claim 4.
JP58242030A 1983-12-23 1983-12-23 Liquid crystal driving device and liquid crystal display device using the same Expired - Lifetime JPH0654416B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58242030A JPH0654416B2 (en) 1983-12-23 1983-12-23 Liquid crystal driving device and liquid crystal display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58242030A JPH0654416B2 (en) 1983-12-23 1983-12-23 Liquid crystal driving device and liquid crystal display device using the same

Publications (2)

Publication Number Publication Date
JPS60134292A JPS60134292A (en) 1985-07-17
JPH0654416B2 true JPH0654416B2 (en) 1994-07-20

Family

ID=17083221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58242030A Expired - Lifetime JPH0654416B2 (en) 1983-12-23 1983-12-23 Liquid crystal driving device and liquid crystal display device using the same

Country Status (1)

Country Link
JP (1) JPH0654416B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2741194B2 (en) * 1985-01-28 1998-04-15 セイコーエプソン株式会社 LCD drive circuit
JPH0766252B2 (en) * 1986-05-13 1995-07-19 三洋電機株式会社 Image display device drive circuit
GB8728435D0 (en) * 1987-12-04 1988-01-13 Emi Plc Thorn Display device
JPH08101669A (en) 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd Display device drive circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5247635A (en) * 1975-10-15 1977-04-15 Toshiba Corp Control method for transmitting informat ion
JPS54107221A (en) * 1978-02-10 1979-08-22 Hitachi Ltd Series-parallel converter circuit for liquid crystal driving unit
JPS56144490A (en) * 1980-04-14 1981-11-10 Hitachi Ltd Data memory
JPS5741694A (en) * 1980-08-25 1982-03-08 Sharp Kk Electroluminescent display unit
JPS5875195A (en) * 1981-10-29 1983-05-06 株式会社東芝 Display

Also Published As

Publication number Publication date
JPS60134292A (en) 1985-07-17

Similar Documents

Publication Publication Date Title
US4499459A (en) Drive circuit for display panel having display elements disposed in matrix form
KR950010135B1 (en) A column electrode driving circuit for a display apparatus
US20040135756A1 (en) High-definition liquid crystal display including sub scan circuit which separately controls plural pixels connected to the same main scan wiring line and the same sub scan wiring line
GB2135098A (en) Row conductor drive for matrix display device
CN105702189A (en) Scanning driver circuit and display panel employing same
CN100489950C (en) Scan electrode driving circuit and display apparatus
JP2007178784A (en) Driving device
JPS6337394A (en) Matrix display device
JPS5845034B2 (en) Matrix panel drive device
JPH0654416B2 (en) Liquid crystal driving device and liquid crystal display device using the same
JPS62138893A (en) Dot matrix display unit
JPS5875195A (en) Display
JP2685638B2 (en) Display device
JP2760670B2 (en) Integrated circuit for driving display elements
US7229005B2 (en) Display device having an improved video signal drive circuit
CN102024401B (en) Drive unit, display panel, display device and electronic system
CN115841799B (en) Active Micro-LED display control system
JP2000122616A (en) Liquid crystal display device having switch circuit
CN115394264B (en) DLG mode switching circuit and switching method
CN101546510B (en) Display device
JP3487660B2 (en) Liquid crystal display
US7372444B2 (en) Semiconductor integrated circuit
JPH0792933A (en) Flat panel display device
JPH07199864A (en) Display device
JP2645265B2 (en) Matrix panel display drive

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term