WO2015192478A1 - 栅极驱动电路、阵列基板、显示装置及驱动方法 - Google Patents

栅极驱动电路、阵列基板、显示装置及驱动方法 Download PDF

Info

Publication number
WO2015192478A1
WO2015192478A1 PCT/CN2014/085703 CN2014085703W WO2015192478A1 WO 2015192478 A1 WO2015192478 A1 WO 2015192478A1 CN 2014085703 W CN2014085703 W CN 2014085703W WO 2015192478 A1 WO2015192478 A1 WO 2015192478A1
Authority
WO
WIPO (PCT)
Prior art keywords
shift register
register unit
switching element
delay
module
Prior art date
Application number
PCT/CN2014/085703
Other languages
English (en)
French (fr)
Inventor
季斌
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US14/649,274 priority Critical patent/US9519377B2/en
Priority to EP14864995.7A priority patent/EP3159885B1/en
Publication of WO2015192478A1 publication Critical patent/WO2015192478A1/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Definitions

  • An array substrate characterized in that the array substrate comprises any one of the above gate drive circuits.
  • 1(a), 1(b) and 1(c) are respectively a cascade diagram of a partial shift register unit of a gate driving circuit in the prior art
  • cascade specifically refers to the connection relationship including the connection manner and the similar connection manner in the gate driving circuit, and has the shift register and the gate driving circuit in the prior art.
  • a technical term with a clear meaning a switch control module respectively connected to the delay displacement module.
  • the delay displacement module is located between adjacent shift register units, and there is at least one cascaded shift register unit between the delay displacement modules.
  • the switch control module is configured to control different delay displacement modules between adjacent frames to access between adjacent shift register units, and to skip the transmission of the gate line drive signals in each frame. Delayed displacement module for access.
  • the switching element is a field effect transistor.
  • the first of the switching elements is preferred One end is the drain of the FET, the second end of the switching element is the source of the FET, and the control end of the switching element is the gate of the FET.
  • the field effect transistor is a Thin Film Transistor (TFT).
  • the first switch control signal line can control the opening of all the first switching elements in the switch control module (the first end is connected to the second end) or off (the first end is disconnected from the second end);
  • the second switch The control signal line can control the opening of all of the second switching elements in the switch control module (whose first end is connected to the second end) or off (the first end is disconnected from the second end). Therefore, the first switching element (turning off the second switching element) is turned on when the delay-shifting module is connected, and the second switching element is turned on (the first switching element is turned off) when the delay-shifting module is not connected.
  • the function of the switch control module can be realized by only two switch control signal lines, which facilitates the simplification of the layout of the gate drive circuit and the reduction of the overall size.

Abstract

提供了一种栅极驱动电路，该栅极驱动电路包括级联的多个移位寄存器单元以及至少两个延时位移模块；每个所述延时位移模块位于相邻的移位寄存器单元之间，且延时位移模块之间还有至少一个级联的移位寄存器单元；还包括分别与所述延时位移模块连接的开关控制模块；所述开关控制模块用于在相邻帧之间控制不同的延时位移模块接入到相邻的移位寄存器单元之间，并在每一帧内使栅线驱动信号的传递跳过其他没有接入的延时位移模块；所述延时位移模块用于在接入相邻的移位寄存器单元时、将与所述延时位移模块连接的时钟信号暂停预定时间，并在所述时钟信号暂停的预定时间内存储来自相邻前一级移位寄存器单元的所述栅线驱动信号，并在时钟信号恢复后将所述栅线驱动信号传递给相邻后一级的移位寄存器单元。还提供了一种包括该栅极驱动电路的阵列基板、包括该阵列基板的显示装置以及一种应用于该栅极驱动电路的驱动方法。

Description

栅极驱动电路、 阵列基板、 显示装置及驱动方法 技术领域
本公开涉及液晶显示器制造领域， 具体涉及一种栅极驱动电路、 阵列基 板、 显示装置及驱动方法。 背景技术
近些年来液晶显示器的发展呈现出了高集成度、 低成本的发展趋势。 其 中一项非常重要的技术就是阵列基板行驱动（Gate Driver on Array, GOA )的 技术量产化的实现。 利用 GOA技术将栅极开关电路集成在液晶显示面板的阵 列基板上， 从而可以节省栅极驱动集成电路部分， 从材料成本和制作工艺两 方面降低产品成本。 这种利用 GOA技术集成在阵列基板上的栅极开关电路也 称为 GOA栅极驱动电路。
在应用于触摸屏面板 ( Touch Screen Panel, TSP )中的栅极驱动电路中， 为了在扫描 TSP信号时将停止传递的移位寄存器单元之间的栅线驱动信号 (也称为 GATE信号）存储起来， 在相邻两级移位寄存器单元间会加入一个 延时位移模块。 该延时位移模块用于将传递到该处的栅线驱动信号暂时存 储， 并在扫描 TSP信号结束后继续向后传递。
该栅极驱动电路中的延时位移模块的位置是固定的。 如图 1 ( b )所示， 延时位移模块包括第一移位寄存器 DUMMY1和第二移位寄存器
DUMMY2。 第一移位寄存器 DUMMY1和第二移位寄存器 DUMMY2的输 出端空接， 不会输出到栅线。 在每一帧内的栅线驱动信号的传递过程中， 移 位寄存器单元都会在同一个预定时间暂停工作。 因此， 对应于该栅极驱动电 路的一行像素就会周期性地暂停发光。 这样， 就会存在从人眼看起来有暗线 的问题， 使面板不能正常地显示。 发明内容
(一）解决的技术问题
针对现有技术的不足， 本公开提供一种栅极驱动电路、 阵列基板、 显示 装置及驱动方法， 可以将相邻帧内的触摸屏面板暂停工作的时刻错开， 从而 解决了人眼看起来有暗线的问题。 (二）技术方案
为实现以上目的， 本公开通过以下技术方案予以实现。
一种栅极驱动电路， 包括级联的多个移位寄存器单元， 其特征在于， 所 述栅极驱动电路还包括 至少两个延时位移模块和分别与所述延时位移模块 连接的开关控制模块， 每个延时位移模块位于相邻的移位寄存器单元之间， 且所述延时位移模块之间还有至少一个级联的移位寄存器单元；所述开关控 制模块用于在相邻帧之间控制不同的延时位移模块接入到相邻的移位寄存 器单元之间，并在每一帧内使栅线驱动信号的传递跳过其他没有接入的延时 位移模块。
所述延时位移模块用于在接入相邻的移位寄存器单元时将与所述延时 位移模块连接的时钟信号暂停预定时间，并在所述时钟信号暂停的预定时间 内存储来自相邻前一级移位寄存器单元的所述栅线驱动信号，并在时钟信号 恢复后将所述栅线驱动信号传递给相邻后一级的移位寄存器单元。
优选地，所述开关控制模块包括对应于每个所述延时位移模块的一组开 关元件， 每组开关元件用于向与其对应的延时位移模块输出开关控制信号， 该开关控制信号控制该延时位移模块接入到相邻的移位寄存器单元之间，或 者使栅线驱动信号的传递跳过该延时位移模块。
优选地，每组开关元件包括第一开关元件和第二开关元件，在与位于第 N-1 级和第 N级移位寄存器单元之间的延时位移模块对应的一组开关元件 中，第一开关元件的第一端、第二开关元件的第一端都与所述第 N-1级移位 寄存器单元的输出端相连；且第一开关元件的第二端与该延时位移模块的输 入端相连； 该延时位移模块的输出端与所述第 N级移位寄存器单元的输入 端相连； 第二开关元件的第二端与所述第 N级移位寄存器单元的输出端相 连； 第一开关元件的控制端与第一控制信号线连接， 第二开关元件的控制端 与第二控制信号线连接。
优选地， 所述开关元件为薄膜场效应管。
优选地，所述延时位移模块包括级联的第一移位寄存器单元和第二移位 寄存器单元， 两个移位寄存器单元级联于第 N-1级和第 N级移位寄存器单 元之间， 第一移位寄存器单元的输入端作为该延时位移模块的输入端， 第二 移位寄存器单元的输出端作为该延时位移模块的输出端，第一移位寄存器单 元的输入端通过第一开关元件与第 N-1级移位寄存器单元的输出端连接，且 第一移位寄存器单元的输出端、 第二移位寄存器单元的复位端与所述第 N 级移位寄存器单元的输出端、 第 N-1级移位寄存器单元的复位端连于一点， 所述 N为不小于 2的整数。
一种阵列基板，其特征在于，该阵列基板包括上述任意一种栅极驱动电 路。
一种显示装置， 其特征在于， 该显示装置包括上述任意一种阵列基板。 一种应用于上述栅极驱动电路的驱动方法， 其特征在于， 该方法包括： 在相邻帧之间，通过开关控制模块控制不同的延时位移模块接入到相邻的移 位寄存器单元之间； 在每一帧内，通过所述开关控制模块使栅线驱动信号的 传递跳过其他没有接入的延时位移模块。
优选地， 当所述延时位移模块接入到相邻的移位寄存器单元时，通过将 与所述延时位移模块连接的时钟信号暂停预定时间，在时钟信号暂停的预定 时间内进入触控扫描阶段。
优选地，所述开关控制模块包括对应于每个所述延时位移模块的一组开 关元件， 每组开关元件包括第一开关元件和第二开关元件， 在与位于第 N-1 级和第 N级移位寄存器单元之间的延时位移模块对应的一组开关元件中， 第一开关元件的第一端、第二开关元件的第一端都与所述第 N-1级移位寄存 器单元的输出端相连；且第一开关元件的第二端与该延时位移模块的栅线驱 动信号输入端相连； 该延时位移模块的栅线驱动信号输出端与所述第 N级 移位寄存器单元的输入端相连； 第二开关元件的第二端与所述第 N级移位 寄存器单元的输出端相连； 第一开关元件的控制端与第一控制信号线连接， 第二开关元件的控制端与第二控制信号线连接；
所述在相邻帧之间，通过开关控制模块控制不同的延时位移模块接入到 相邻的移位寄存器单元之间具体包括：
一帧内，在所述时钟信号暂停预定时间的开始时刻，通过第一开关元件 控制第 N-1级移位寄存器单元的输出端与延时位移模块的输入端导通，延时 位移模块接入到相邻的移位寄存器之间，其他延时位移模块通过第二开关元 件控制第 N-1级移位寄存器的输出端与第 N级移位寄存器的输入端导通。
优选地， 当延时位移模块接入相邻的移位寄存器单元之间时， 所述第一 控制信号线在所述时钟信号暂停输出一时钟周期前控制第一开关元件导通， 在所述时钟信号恢复输出一时钟周期后控制第一开关元件导通。 (三）有益效果
本公开至少具有如下的有益效果：本公开主要通过在至少两个不同位置 设置延时位移模块， 并由对应的开关控制模块来控制其是否工作，从而达到 使相邻帧中面板暂停工作的预定时间错开的效果。
具体来说， 当每个开关控制模块有两个开关元件的电路时，其中一个开 关元件处于导通状态时，栅线驱动信号就会直接跳过对应的延时位移模块向 后传递； 而在另一个开关元件处于导通状态时，栅线驱动信号就会进入延时 位移模块， 也就代表了其进入正常工作状态。 这样， 只要利用控制信号控制 每个开关控制模块中的开关元件的导通与截止， 就可以灵活切换其工作状 态。 在这里， 为了使相邻帧内的延时位移模块的位置错开， 可以在奇数帧时 只使其中一个延时位移模块工作，而使栅线驱动信号直接跳过其他延时位移 模块； 相对应地， 在偶数帧时只使另外一个延时位移模块工作， 而使栅线驱 动信号直接跳过除该另外一个延时位移模块之外的其他延时位移模块。 这 样，就使得在相邻的奇偶帧内触摸屏面板暂停工作的预定时间错开，从而解 决了人眼看起来有暗线的问题。
当然，实施本公开的任一产品或方法并不一定需要同时达到以上所述的 所有优点。 附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作一简单地介绍。显而易见地， 下 面描述中的附图是本公开的一些实施例，对于本领域普通技术人员来讲，在 不付出创造性劳动的前提下， 还可以根据这些附图获得其他的附图。
图 l(a)、 图 1(b)和图 1(c)分别是在现有技术中栅极驱动电路的部分移位 寄存器单元的级联图；
图 2是本公开实施例中的栅极驱动电路的电路结构图；
图 3(a)是本公开实施例中的栅极驱动电路的第一延时位移模块部分的 电路结构图；
图 3(b)是本公开实施例中的栅极驱动电路的第二延时位移模块部分的 电路结构图；
图 4(a)图 4(b)是本公开实施例中的优选栅极驱动电路的部分电路图； 图 5是本公开实施例中的优选栅极驱动电路的工作时序图。
附图标记：
CK、 CKB——时钟信号、 或移位寄存器单元的时钟信号端;
STV——栅线驱动信号、 或移位寄存器单元的输入端；
Output——移位寄存器单元的输出端；
ST——移位寄存器单元的复位端；
Gl、 G2 GN GM、 ...——第一级、 第二级、 第 N级、 第 M级、 …的移位寄存器单元编号， 或其输出信号；
GO A unit——移位寄存器单元；
Q1——第一开关元件；
第二开关元件
第三开关元件
Figure imgf000007_0001
四开关元件
DUMMY1——第一延时位移模块的第一移位寄存器单元 .. 或其输出信 号 DUMMY2 一第一延时位移模块的第二移位寄存器单元： 或其输出信 号 DUMMY3 一第二延时位移模块的第三移位寄存器单元： 或其输出信 号 DUMMY4 一第二延时位移模块的第四移位寄存器单元: 或其输出信 号
第一控制信号 （线）；
第二控制信号 （线）。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚， 下面将结合本公 开实施例中的附图， 对本公开实施例中的技术方案进行清楚、 完整地描述。 显然， 所描述的实施例是本公开的一部分实施例， 而不是全部的实施例。基 于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所 获得的所有其他实施例， 都属于本公开旨在保护的范围。
实施例 1
本公开实施例提出一种栅极驱动电路。该栅极驱动电路包括： 级联的多 个移位寄存器单元， 参见图 1(a), 图 1(b)和图 1(c), 图 1(a), 图 1(b)和图 1(c) 构成一个完整的栅极驱动电路。每个移位寄存器单元的时钟信号端都有对应 的时钟信号输入。上一级的输出端与下一级的输入端依次相连，代表栅线驱 动信号在时钟信号控制下依次按级传递。下一级的输出端还会与上一级的复 位端相连，代表在下一级完成传递后会使上一级中的信号复位， 以准备好下 一次的信号传递。 需要说明的是， "级联"一词在栅极驱动电路中具体指的就 是包括如上述连接方式及类似连接方式的连接关系，是在现有技术的移位寄 存器和栅极驱动电路中具有明确含义的技术用语。 模块和分别与所述延时位移模块连接的开关控制模块。所述延时位移模块位 于相邻的移位寄存器单元之间，且所述延时位移模块之间还有至少一个级联 的移位寄存器单元。所述开关控制模块用于在相邻帧之间控制不同的延时位 移模块接入到相邻的移位寄存器单元之间，并在每一帧内使栅线驱动信号的 传递跳过其他没有接入的延时位移模块。
所述延时位移模块用于在接入相邻的移位寄存器单元时将与所述延时 位移模块连接的时钟信号暂停预定时间，并在所述时钟信号暂停的预定时间 内存储来自相邻前一级移位寄存器单元的所述栅线驱动信号，并在时钟信号 恢复后将所述栅线驱动信号传递给相邻后一级的移位寄存器单元。
其中，所述开关控制模块通过与每一所述延时位移模块对应连接的一组 开关元件实现，图 2以栅极驱动电路包括三个延时位移模块和分别与延时位 移模块对应连接一组开关元件为例。
可见，该栅极驱动电路通过在至少两个不同位置设置延时位移模块， 并 由对应的开关控制模块来控制其是否工作，从而达到错开相邻帧面板暂停工 作预定时间的效果。
实施例 2
本公开实施例提出一种只有两个延时位移模块的栅极驱动电路。每个开 关控制模块包括两个开关元件（每组两个开关元件）， 参见图 3(a)和图 3(b), 图 3(a)和图 3(b)为一个完整的栅极驱动电路。
该栅极驱动电路除多个级联的移位寄存器单元之外，还包括： 第一延时 位移模块 201， 其输入端与第一开关元件 Q1的第二端相连， 其输出端与第 N级移位寄存器单元的输入端相连； 第一开关元件 Ql， 其第一端与第 N-1 级移位寄存器单元的输出端相连； 第二开关元件 Q2， 其第一端与第 N-1级 移位寄存器单元的输出端相连， 其第二端与第 N+1级移位寄存器单元的输 入端 STV、 第 N级移位寄存器单元的输出端连接； 第二延时位移模块 202， 其输入端与第三开关元件 Q3的第二端相连， 其输出端与第 M级移位寄存 器单元的输入端相连； 第三开关元件 Q3， 其第一端与第 M-1级移位寄存器 单元的输出端相连； 第四开关元件 Q4， 其第一端与第 M-1级移位寄存器单 元的输出端相连， 其第二端与第 M+1级移位寄存器单元的输入端 STV、 第 M级移位寄存器单元的输出端连接； 其中， M、 N为大于 1的正整数， 且 M 大于 N。 板暂停工作的预定时间错开， 从而解决人眼看起来有暗线的问题。
下面介绍更为具体的优选栅极驱动电路， 参见图 4(a)和图 4(b), 图 4(a) 和图 4(b)为一个完整的栅极驱动电路。 在上述栅极驱动电路基础之上， 所述 第一延时位移模块包括顺序级联的第一移位寄存器单元 DUMMY1 和第二 移位寄存器单元 DUMMY2。 所述第一移位寄存器单元的输入端 STV作为 第一延时位移模块的输入端， 第二移位寄存器单元的输出端 Output作为第 一延时位移模块的输出端。第一移位寄存器单元 DUMMY1和第二移位寄存 器单元 DUMMY2的输出端没有连接对应的栅线。
所述第二延时位移模块包括顺序级联的第三移位寄存器单元 DUMMY3 和第四移位寄存器单元 DUMMY4。所述第三移位寄存器单元的输入端 STV 作为第二延时位移模块的输入端， 第二移位寄存器单元的输出端 Output作 为第二延时位移模块的输出端。第三移位寄存器单元 DUMMY3和第四移位 寄存器单元 DUMMY4的输出端没有连接对应的栅线。
对于第一延时位移模块，第一移位寄存器单元的输出端 Output,第二移 位寄存器单元的复位端 RST、 第 N级移位寄存器单元的输出端 Output, 和 第 N-1级移位寄存器单元的复位端 RST相连于一点。 对于第二延时位移模 块， 第三移位寄存器单元 DUMMY3的输出端 Output,第四移位寄存器单元 DUMMY4的复位端 RST、 第 M级移位寄存器单元的输出端 Output, 和第 M-1级移位寄存器单元的复位端 RST相连于一点。
所述栅极驱动电路还包括： 第一控制信号线 CTL— A， 其连接于第一开 关元件 Q1和第三开关元件 Q3的控制端； 第二控制信号线 CTL— B， 其连接 于第二开关元件 Q2和第四开关元件 Q4的控制端。
优选条件下， 所述开关元件为场效应管。 此时， 优选所述开关元件的第 一端为场效应管的漏极， 所述开关元件的第二端为场效应管的源极， 所述开 关元件的控制端为场效应管的栅极。 更优选地， 所述场效应管为薄膜场效应 晶体管 ( Thin Film Transistor, TFT )。
对于这种延时位移模块， 当 TSP信号釆集过程开始后， 时钟信号 CK 和 CKB都会停止工作（例如， 变为恒定低电平）， 对应的栅线驱动信号会被 保持在其第一移位寄存器单元 DUMMY1中。待釆集过程结束后， 时钟信号 CK、 CKB继续工作， 在其驱动下栅线驱动信号会继续向下一级移位寄存器 单元传递。 因为 TSP信号釆集开始所处的时钟位置是不确定的， 所以在时 钟停止或复位过程中可能会出现非正常的栅线驱动信号传递（例如，遇上升、 下降沿而栅线驱动信号向后传递）。 这里的两个移位寄存器单元就起到了緩 冲的作用， 使 TSP信号釆集前后栅线驱动信号传递位置都与时钟信号对应。
下面描述该优选栅极驱动电路的工作原理。
图 4 ( a )和图 4 ( b ) 的电路结构结合图 5的时序进行说明， 其中' Odd Frame"代表奇数帧， "Even Frame"代表偶数帧， "TSP work time"代表 TSP信 号釆集时间段。最开始自 STV处输入栅线驱动信号，在时钟信号 CK和 CKB 的作用下， 移位寄存器单元依次传递栅线驱动信号。
奇数帧中的操作
当第 N-1级移位寄存器单元的输出信号 GN-1为高电平时， CTL— A输 出高电平， CTL— B输出低电平， Q1管导通， Q2管截止。 此时， 第 N-1级 移位寄存器单元输出的 GN-1 高电平信号传输到第一移位寄存器单元 DUMMY1的输入端 STV， 但 CK、 CKB停止工作， 移位寄存器单元停止栅 线驱动信号的传递， TSP信号开始釆集。
当 TSP信号釆集结束， CK、 CKB恢复工作， CTL— A此时仍输出高电 平， 第一移位寄存器单元 DUMMY1的输入端 STV接收第 N-1级移位寄存 器单元的高电平输出信号 GN-1， 并在时钟信号为高电平的时刻输出高电平 信号， 传输给第二移位寄存器单元 DUMMY2的输入端 STV， 然后 CTL— A 恢复低电平。 因为电路设计了复位端的连接， 所以每级移位寄存器单元输出 高电平信号后会自动将上一级移位寄存器单元中的信号复位。由于第一移位 寄存器单元的输出端 Output, 第二移位寄存器单元的复位端 RST、 第 N级 移位寄存器单元的输出端 Output、和第 N-1级移位寄存器单元的复位端 RST 相连于一点， 所以当第 N级移位寄存器单元的输出端 GN输出高电平时， 会将第 N-l级移位寄存器单元和第一移位寄存器单元 DUMMY1和第二移位 寄存器单元 DUMMY2复位。
移位寄存器单元往下继续工作至 GM-1时， CTL— A输出低电平， CTL— B 输出高电平， Q3管截止， Q4管导通。 这时， CK、 CKB继续工作， 栅线驱 动信号跳过 DUMMY3、 DUMMY4至 GM输入端继续向下传递。 在 GM输 出高电平后， CTL— B恢复低电平。
偶数帧中的操作
当第 N-1级移位寄存器单元的输出信号 GN-1为高电平时， CTL— A输 出低电平， CTL— B输出高电平， Q1管截止， Q2管导通。 这时， CK、 CKB 继续工作， 栅线驱动信号跳过 DUMMY1、 DUMMY2至 GN输入端而继续 向下传递。 在 GN输出高电平后， CTL— B恢复低电平。
当第 M-1级移位寄存器单元的输出信号 GM-1为高电平时， CTL— A输 出高电平， CTL— B输出低电平， Q3管导通， Q4管截止。 此时第 M-1级移 位寄存器单元输出的 GM-1 高电平信号传输到第三移位寄存器单元 DUMMY3的输入端 STV， 但此时 CK， CKB信号停止工作， 移位寄存器单 元停止栅线驱动信号的传递， TSP部分信号开始釆集。
当 TSP信号釆集结束， CK、 CKB恢复工作， CTL— A此时仍输出高电 平， 第三移位寄存器单元 DUMMY3的输入端 STV接收第 M-1级移位寄存 器单元的高电平输出信号 GM- 1， 并在时钟信号为高电平的时刻输出高电平 信号， 传输给第四移位寄存器单元 DUMMY4的输入端 STV， 然后 CTL— A 恢复低电平。 因为电路设计了复位端的连接， 所以每级输出高电平信号后会 自动将上一级移位寄存器单元中的信号复位。由于第三移位寄存器单元的输 出端 Output, 第四移位寄存器单元的复位端 RST、 第 M级移位寄存器单元 的输出端 Output, 和第 M-1级移位寄存器单元的复位端 RST相连于一点， 所以当第 M级移位寄存器单元的输出端 GN输出高电平时会将第 M-1级移 位寄存器单元和第三移位寄存器单元 DUMMY3 和第四移位寄存器单元 DUMMY4复位。
经历了这样的一系列过程，就使得该栅极驱动电路在奇数帧的时候， 第 一延时位移模块停止工作， 釆集 TSP信号。 而在偶数帧的时候， 第二延时 位移模块停止工作， 釆集 TSP信号。 也就是说， 在相邻的奇偶帧内面板暂 停工作的预定时间被错开了，从而在人眼看来每帧周期内有暗线的时刻被错 开了， 从而可以解决可能出现暗线的问题。
当然，本公开实施例中只用了两个不同位置的延时位移模块，本领域技 术人员可以在同一构思下设置多个不同位置的延时位移模块以进一步改善 可能出现暗线的问题，或者也可以选用其他结构的延时位移模块或开关控制 模块来实现同样功能， 其并不脱离本公开技术方案的精神和范围。
实施例 3
本公开实施例提出了一种阵列基板， 其包括栅阵列 （Gate On Array, GOA )区域和显示区域， 上述 GOA区域中设置有实施例 1或 2中所述的任 意一种栅极驱动电路。
由于本公开实施例提供的阵列基板与实施例 1或 2所提供的栅极驱动电 路具有相同的技术特征， 所以也能解决同样的技术问题，产生相同的技术效 果。
实施例 4
基于相同的发明构思，本公开实施例提出了一种显示装置，该显示装置 包括实施例 3所述的任意一种阵列基板， 该显示装置可以为： 液晶面板、 电 子纸、 OLED面板、 手机、 平板电脑、 电视机、 显示器、 笔记本电脑、 数码 相框、 导航仪等任何具有显示功能的产品或部件。
由于本公开实施例提供的阵列基板与实施例 1或 2所提供的栅极驱动电 路具有相同的技术特征， 所以也能解决同样的技术问题，产生相同的技术效 果。
实施例 5
对应于上述栅极驱动电路， 本公开实施例提出了一种应用于如实施例 1 或实施例 2中任意一种栅极驱动电路的驱动方法，其特征在于，该方法包括： 在相邻帧之间，通过所述开关控制模块控制不同的延时位移模块接入到相邻 的移位寄存器单元之间； 在每一帧内，通过所述开关控制模块使栅线驱动信 号的传递跳过其他没有接入的延时位移模块。也就是说，在实施例 1或实施 例 2中任意一种栅极驱动电路的基础上， 通过开关控制模块实现下述控制： 第一， 每一帧内都只接入一个延时位移模块； 第二， 相邻帧之间接入不同的 延时位移模块； 第三， 在接入延时位移模块时， 延时位移模块位于相邻的两 个移位寄存器之间； 第四， 在每一帧内， 使栅线驱动信号的传递跳过其他没 有接入的延时位移模块。 相邻帧内接入的延时位移模块均在不同位置上，可以将相邻帧内暂停工 作的预定时间的错开； 同时由于每一帧只接入一个延时位移模块，每一帧的 总体时间不发生变化。 因此，该设计可以解决应用在显示装置时屏幕在人眼 看起来有暗线的问题。
优选地， 当所述延时位移模块接入到相邻的移位寄存器单元时，通过将 与所述延时位移模块连接的时钟信号暂停预定时间，在时钟信号暂停的预定 时间内进入触控扫描阶段。
时钟信号 CK暂停的预定时间在时序图中的位置示意参见图 5。 可见， 延时位移模块相对于多个级联的移位寄存器单元的位置对应于每一帧内时 钟信号暂停的预定时间开始时刻相对于整个过程中时钟信号的位置。也就是 说，为了要在时钟信号暂停的预定时间使栅线驱动信号到达对应的延时位移 模块，使其实现其功能，就要对应地设计时钟信号暂停的时间以及延时位移 模块所处的位置。
优选地，所述开关控制模块包括对应于每个所述延时位移模块的一组开 关元件。 每组开关元件包括第一开关元件和第二开关元件。 在与位于第 N-1 级和第 N级移位寄存器单元之间的延时位移模块对应的一组开关元件中， 第一开关元件的第一端、第二开关元件的第一端都与所述第 N-1级移位寄存 器单元的输出端相连；且第一开关元件的第二端与该延时位移模块的栅线驱 动信号输入端相连； 该延时位移模块的栅线驱动信号输出端与所述第 N级 移位寄存器单元的输入端相连； 第二开关元件的第二端与所述第 N级移位 寄存器单元的输出端相连； 第一开关元件的控制端与第一控制信号线连接， 第二开关元件的控制端与第二控制信号线连接。
所述在相邻帧之间，通过开关控制模块控制不同的延时位移模块接入到 相邻的移位寄存器单元之间具体包括： 一帧内，在所述时钟信号暂停预定时 间的开始时刻，通过第一开关元件控制第 N-1级移位寄存器单元的输出端与 延时位移模块的输入端导通， 延时位移模块接入到相邻的移位寄存器之间， 其他延时位移模块通过第二开关元件控制第 N-1 级移位寄存器的输出端与 第 N级移位寄存器的输入端导通。
优选地， 当延时位移模块接入相邻的移位寄存器单元之间时， 所述第一 控制信号线 CTL— A在所述时钟信号暂停输出一时钟周期前控制第一开关元 件导通， 即如图 5所示。 以第一控制信号线 CTL— A的信号为例， 时钟信号 CK在 GN-1为高电平信号时 CTL— A开始变为高电平，在所述时钟信号恢复 输出一时钟周期后控制第一开关元件导通， 即时钟信号 CKB在 DUMMY1 输出高电平信号之后 CTL— A恢复为低电平。 第一控制信号线 CTL— A这样 设置可以保证信号的有效传递。
也就是说，第一开关控制信号线可以控制开关控制模块中所有第一开关 元件的开启 （第一端与第二端相连）或关闭 （第一端与第二端断开）； 第二 开关控制信号线可以控制开关控制模块中所有第二开关元件的开启（其第一 端与第二端相连）或关闭 （其第一端与第二端断开）。 因此， 在接入延时位 移模块时就开启第一开关元件 （关闭第二开关元件）， 在不接入延时位移模 块时就开启第二开关元件 （关闭第一开关元件）。 这种方式可以仅以两条开 关控制信号线来实现开关控制模块的功能，有利于栅极驱动电路布局的简化 和整体尺寸的减小。
所述栅极驱动电路的每一帧包括显示阶段与触控扫描阶段，所述触控扫 描阶段包含于所述时钟信号暂停的预定时间内。也就是说，这里具体将栅极 驱动电路应用于触控显示装置中， 并把其触控扫描阶段（对应于上面所说的 TSP信号釆集过程 )设计在所述时钟信号暂停的预定时间内， 实现其在相邻 的奇偶帧内触摸屏面板暂停工作的预定时间被错开，从而解决了人眼看起来 有暗线的问题。
综上所述， 本公开通过在至少两个不同位置 （如第 N-1级与第 N级之 间、 和第 M-1级和第 M级之间）设置延时位移模块， 并由开关控制模块来 控制其是否工作， 从而达到错开在相邻帧中面板暂停工作的预定时间的效 果。本公开可以在相邻的奇偶帧内将触摸屏面板暂停工作的预定时间的位置 错开， 从而解决了人眼看起来有暗线的问题。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来 将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示 这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语"包括"、
"包含"或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列 要素的过程、 方法、 物品或者设备不仅包括那些要素， 而且还包括没有明确 列出的其他要素， 或者是还包括为这种过程、 方法、 物品或者设备所固有的 要素。 在没有更多限制的情况下， 由语句 "包括一个 ... ... "限定的要素， 并不 排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。 以上实施例仅用以说明本公开的技术方案， 而非对其限制； 尽管参照前 述实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解： 其 依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术 特征进行等同替换； 而这些修改或者替换， 并不使相应技术方案的本质脱离 本公开各实施例技术方案的精神和范围。
本申请要求于 2014年 6月 18日递交的中国专利申请第 201410274166.2 号的优先权，在此全文引用上述中国专利申请公开的内容以作为本申请的一 部分。

Claims

权 利 要 求 书
1、 一种栅极驱动电路， 包括级联的多个移位寄存器单元， 其特征在于， 所述栅极驱动电路还包括：
至少两个延时位移模块，每个延时位移模块位于相邻的移位寄存器单元 之间， 且所述延时位移模块之间还有至少一个级联的移位寄存器单元； 和 分别与所述延时位移模块连接的开关控制模块，所述开关控制模块用于 在相邻帧之间控制不同的延时位移模块接入到相邻的移位寄存器单元之间， 并在每一帧内使栅线驱动信号的传递跳过其他没有接入的延时位移模块； 所述延时位移模块用于在接入相邻的移位寄存器单元时、将与所述延时 位移模块连接的时钟信号暂停预定时间，并在所述时钟信号暂停的预定时间 内存储来自相邻前一级移位寄存器单元的所述栅线驱动信号，并在时钟信号 恢复后将所述栅线驱动信号传递给相邻后一级的移位寄存器单元。
2、 根据权利要求 1所述的栅极驱动电路， 其特征在于， 所述开关控制 模块包括对应于每个所述延时位移模块的一组开关元件，每组开关元件用于 向与其对应的延时位移模块输出开关控制信号，该开关控制信号控制该延时 位移模块接入到相邻的移位寄存器单元之间、或者使栅线驱动信号的传递跳 过该延时位移模块。
3、 根据权利要求 2所述的栅极驱动电路， 其特征在于， 每组开关元件 包括第一开关元件和第二开关元件， 在与位于第 N-1级和第 N级移位寄存 器单元之间的延时位移模块对应的一组开关元件中， 第一开关元件的第一 端、 第二开关元件的第一端都与所述第 N-1 级移位寄存器单元的输出端相 连； 且第一开关元件的第二端与该延时位移模块的输入端相连； 该延时位移 模块的输出端与所述第 N级移位寄存器单元的输入端相连； 第二开关元件 的第二端与所述第 N级移位寄存器单元的输出端相连； 第一开关元件的控 制端与第一控制信号线连接， 第二开关元件的控制端与第二控制信号线连 接。
4、 根据权利要求 2或 3所述的栅极驱动电路， 其特征在于， 所述开关 元件为薄膜场效应管。
5、 根据权利要求 3所述的栅极驱动电路， 其特征在于， 所述延时位移 模块包括级联的第一移位寄存器单元和第二移位寄存器单元，两个移位寄存 器单元级联于第 N-1级和第 N级移位寄存器单元之间， 第一移位寄存器单 元的输入端作为该延时位移模块的输入端，第二移位寄存器单元的输出端作 为该延时位移模块的输出端，第一移位寄存器单元的输入端通过第一开关元 件与第 Ν_ι级移位寄存器单元的输出端连接，且第一移位寄存器单元的输出 端、 第二移位寄存器单元的复位端与所述第 N级移位寄存器单元的输出端、 第 N-1级移位寄存器单元的复位端连于一点， 所述 N为不小于 2的整数。
6、 一种阵列基板， 其特征在于， 该阵列基板包括如权利要求 1至 5中 任意一项所述的栅极驱动电路。
7、 一种显示装置， 其特征在于， 该显示装置包括如权利要求 6所述的 阵列基板。
8、 一种应用于如权利要求 1所述的栅极驱动电路的驱动方法， 其特征 在于， 该方法包括：
在相邻帧之间，通过开关控制模块控制不同的延时位移模块接入到相邻 的移位寄存器单元之间；
在每一帧内，通过所述开关控制模块使栅线驱动信号的传递跳过其他没 有接入的延时位移模块。
9、 根据权利要求 8所述的驱动方法， 其特征在于， 当所述延时位移模 块接入到相邻的移位寄存器单元时，将与所述延时位移模块连接的时钟信号 暂停预定时间， 在时钟信号暂停的预定时间内进入触控扫描阶段。
10、根据权利要求 8所述的驱动方法， 其特征在于， 所述开关控制模块 包括对应于每个所述延时位移模块的一组开关元件，每组开关元件包括第一 开关元件和第二开关元件， 在与位于第 N-1级和第 N级移位寄存器单元之 间的延时位移模块对应的一组开关元件中， 第一开关元件的第一端、第二开 关元件的第一端都与所述第 N-1级移位寄存器单元的输出端相连；且第一开 关元件的第二端与该延时位移模块的栅线驱动信号输入端相连；该延时位移 模块的栅线驱动信号输出端与所述第 N级移位寄存器单元的输入端相连； 第二开关元件的第二端与所述第 N级移位寄存器单元的输出端相连； 第一 开关元件的控制端与第一控制信号线连接，第二开关元件的控制端与第二控 制信号线连接；
所述在相邻帧之间，通过开关控制模块控制不同的延时位移模块接入到 相邻的移位寄存器单元之间具体包括：
一帧内，在所述时钟信号暂停预定时间的开始时刻，通过第一开关元件 控制第 N-l级移位寄存器单元的输出端与延时位移模块的输入端导通，延时 位移模块接入到相邻的移位寄存器之间，其他延时位移模块通过第二开关元 件控制第 N-1级移位寄存器的输出端与第 N级移位寄存器的输入端导通。
11、 根据权利要求 10所述的驱动方法， 其特征在于， 当延时位移模块 接入相邻的移位寄存器单元之间时，所述第一控制信号线在所述时钟信号暂 停输出一时钟周期前控制第一开关元件导通，在所述时钟信号恢复输出一时 钟周期后控制第一开关元件导通。
PCT/CN2014/085703 2014-06-18 2014-09-02 栅极驱动电路、阵列基板、显示装置及驱动方法 WO2015192478A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/649,274 US9519377B2 (en) 2014-06-18 2014-09-02 Gate driving circuit, array substrate, display device and driving method
EP14864995.7A EP3159885B1 (en) 2014-06-18 2014-09-02 Gate driving circuit, array substrate, display device, and driving method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410274166.2 2014-06-18
CN201410274166.2A CN104078015B (zh) 2014-06-18 2014-06-18 栅极驱动电路、阵列基板、显示装置及驱动方法

Publications (1)

Publication Number Publication Date
WO2015192478A1 true WO2015192478A1 (zh) 2015-12-23

Family

ID=51599242

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/085703 WO2015192478A1 (zh) 2014-06-18 2014-09-02 栅极驱动电路、阵列基板、显示装置及驱动方法

Country Status (4)

Country Link
US (1) US9519377B2 (zh)
EP (1) EP3159885B1 (zh)
CN (1) CN104078015B (zh)
WO (1) WO2015192478A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3446305A4 (en) * 2016-04-22 2019-12-18 Boe Technology Group Co. Ltd. GATE DRIVER CIRCUIT, DISPLAY PANEL AND DISPLAY DEVICE THEREFORE AND CONTROL METHOD THEREFOR
CN110782819A (zh) * 2019-10-17 2020-02-11 京东方科技集团股份有限公司 驱动电路、检测装置和检测装置的驱动方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104217763B (zh) * 2014-08-28 2018-01-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
TWI552127B (zh) * 2014-09-23 2016-10-01 群創光電股份有限公司 顯示裝置
CN104793795B (zh) * 2015-04-09 2018-01-16 昆山龙腾光电有限公司 触控感应线路及触控显示面板
CN104916251B (zh) * 2015-07-10 2018-09-28 京东方科技集团股份有限公司 栅极驱动电路、触控显示装置和触控显示驱动方法
CN106356030B (zh) * 2015-07-17 2019-06-28 群创光电股份有限公司 栅极驱动电路
CN105117084B (zh) * 2015-08-31 2018-06-15 敦泰电子有限公司 一种触控显示驱动方法及系统及触控显示屏
CN105070244B (zh) * 2015-09-18 2017-10-03 京东方科技集团股份有限公司 驱动电路及其驱动方法、触控显示面板和触控显示装置
CN105206240B (zh) * 2015-10-22 2018-07-13 武汉华星光电技术有限公司 In Cell型触控显示面板的驱动方法
CN105304008B (zh) * 2015-11-18 2018-10-30 深圳市华星光电技术有限公司 栅极驱动器及具有该栅极驱动器的触控面板
CN105913819A (zh) * 2016-06-12 2016-08-31 武汉华星光电技术有限公司 In-Cell触控显示面板的驱动方法，驱动电路及其设计方法
CN106157873B (zh) * 2016-08-31 2019-02-26 昆山工研院新型平板显示技术中心有限公司 一种栅极驱动装置、驱动方法及显示面板
CN108062938B (zh) * 2018-01-05 2020-06-19 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN110308810A (zh) * 2018-03-27 2019-10-08 奕力科技股份有限公司 触控显示设备的驱动方法、触控显示控制装置及触控显示控制方法
CN108694903B (zh) * 2018-05-28 2020-04-07 武汉华星光电技术有限公司 阵列基板行驱动电路
CN109147704B (zh) * 2018-09-28 2021-02-26 合肥鑫晟光电科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
US11024246B2 (en) * 2018-11-09 2021-06-01 Sakai Display Products Corporation Display apparatus and method for driving display panel with scanning line clock signal or scanning line signal correcting unit
CN109697966A (zh) * 2019-02-28 2019-04-30 上海天马微电子有限公司 一种阵列基板、显示面板及其驱动方法
CN110459190B (zh) * 2019-08-26 2021-11-05 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN112447141B (zh) * 2019-08-30 2022-04-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示面板
US11353991B2 (en) 2020-05-07 2022-06-07 Novatek Microelectronics Corp. Method for driving touch-and-display device, driving circuit, and touch-and-display device
US11609657B2 (en) 2020-05-07 2023-03-21 Novatek Microelectronics Corp. Method for driving touch-and-display device, driving circuit, and touch-and-display device
CN113641266A (zh) * 2021-08-16 2021-11-12 南京京东方显示技术有限公司 触控显示面板及触控显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183770A1 (en) * 2002-12-31 2004-09-23 Se Jong Yoo LCD having integrated amorphous-silicon TFT row driver
US20090085907A1 (en) * 2007-09-27 2009-04-02 Hyungkyu Kim Driving method for driver integrated circuit
CN101777301A (zh) * 2010-01-15 2010-07-14 友达光电股份有限公司 栅极驱动电路
CN101853643A (zh) * 2010-06-04 2010-10-06 友达光电股份有限公司 液晶显示器的控制系统及方法
JP2011018012A (ja) * 2009-06-08 2011-01-27 Canon Inc 画像表示装置の制御方法
CN103456259A (zh) * 2013-09-12 2013-12-18 京东方科技集团股份有限公司 一种栅极驱动电路及栅线驱动方法、显示装置
CN103489391A (zh) * 2013-09-29 2014-01-01 京东方科技集团股份有限公司 一种栅极驱动电路及栅线驱动方法、显示装置
CN203982752U (zh) * 2014-06-18 2014-12-03 京东方科技集团股份有限公司 栅极驱动电路、阵列基板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003104879A2 (en) * 2002-06-01 2003-12-18 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
KR20070052501A (ko) * 2005-11-17 2007-05-22 엘지.필립스 엘시디 주식회사 게이트 구동회로와 그 리페어 방법 및 이를 이용한액정표시장치
JP2008249811A (ja) * 2007-03-29 2008-10-16 Nec Lcd Technologies Ltd 液晶駆動回路、これを備える液晶表示装置及び駆動方法
KR101475298B1 (ko) * 2007-09-21 2014-12-23 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비하는 표시 장치의 구동 방법
TWI407402B (zh) * 2010-09-29 2013-09-01 Au Optronics Corp 雙向傳遞移位暫存器
CN201984789U (zh) * 2011-04-19 2011-09-21 京东方科技集团股份有限公司 一种阵列基板行驱动电路、阵列基板及液晶显示装置
CN103279214A (zh) * 2012-06-28 2013-09-04 上海天马微电子有限公司 触摸显示屏的驱动方法
US9519372B2 (en) * 2013-09-29 2016-12-13 Boe Technology Group Co., Ltd. Gate driving circuit for time division driving, method thereof and display apparatus having the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183770A1 (en) * 2002-12-31 2004-09-23 Se Jong Yoo LCD having integrated amorphous-silicon TFT row driver
US20090085907A1 (en) * 2007-09-27 2009-04-02 Hyungkyu Kim Driving method for driver integrated circuit
JP2011018012A (ja) * 2009-06-08 2011-01-27 Canon Inc 画像表示装置の制御方法
CN101777301A (zh) * 2010-01-15 2010-07-14 友达光电股份有限公司 栅极驱动电路
CN101853643A (zh) * 2010-06-04 2010-10-06 友达光电股份有限公司 液晶显示器的控制系统及方法
CN103456259A (zh) * 2013-09-12 2013-12-18 京东方科技集团股份有限公司 一种栅极驱动电路及栅线驱动方法、显示装置
CN103489391A (zh) * 2013-09-29 2014-01-01 京东方科技集团股份有限公司 一种栅极驱动电路及栅线驱动方法、显示装置
CN203982752U (zh) * 2014-06-18 2014-12-03 京东方科技集团股份有限公司 栅极驱动电路、阵列基板及显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3446305A4 (en) * 2016-04-22 2019-12-18 Boe Technology Group Co. Ltd. GATE DRIVER CIRCUIT, DISPLAY PANEL AND DISPLAY DEVICE THEREFORE AND CONTROL METHOD THEREFOR
CN110782819A (zh) * 2019-10-17 2020-02-11 京东方科技集团股份有限公司 驱动电路、检测装置和检测装置的驱动方法
CN110782819B (zh) * 2019-10-17 2023-05-16 京东方科技集团股份有限公司 驱动电路、检测装置和检测装置的驱动方法

Also Published As

Publication number Publication date
EP3159885A1 (en) 2017-04-26
CN104078015B (zh) 2016-04-06
US20160266700A1 (en) 2016-09-15
CN104078015A (zh) 2014-10-01
EP3159885B1 (en) 2019-05-22
EP3159885A4 (en) 2017-12-13
US9519377B2 (en) 2016-12-13

Similar Documents

Publication Publication Date Title
WO2015192478A1 (zh) 栅极驱动电路、阵列基板、显示装置及驱动方法
EP2750127A2 (en) Gate driving circuit, display module and display device
TWI330820B (en) Flat panel display and display panel thereof
US9747854B2 (en) Shift register, gate driving circuit, method for driving display panel and display device
US10262609B2 (en) Scanning driving circuit with pull-down maintain module and liquid crystal display apparatus with the scanning driving circuit
US20170025079A1 (en) Shift register unit and driving method thereof, gate driving circuit and display device
WO2016070543A1 (zh) 移位寄存器单元、栅极驱动电路及显示装置
KR101542506B1 (ko) 액정 표시 장치
JP4987043B2 (ja) シフトレジスタ、該シフトレジスタを用いた液晶表示装置、及び液晶装置のスキャンライン駆動方法
WO2016155205A1 (zh) 移位寄存器、栅极驱动电路、显示装置及栅极驱动方法
WO2017020526A1 (zh) 显示面板及其驱动方法及显示装置
WO2014015580A1 (zh) 栅极驱动电路、方法及液晶显示器
US10242613B2 (en) Method for driving a display panel, display panel, and display device
WO2014172960A1 (zh) 栅极驱动装置和显示装置
US20150348596A1 (en) Shift register unit, gate driving circuit, driving method and display apparatus
WO2015161528A1 (zh) 一种用于液晶显示的goa电路及液晶显示装置
WO2016155052A1 (zh) Cmos栅极驱动电路
US9928922B2 (en) Shift register and method for driving the same, gate driving circuit and display device
US20210183326A1 (en) Shift register element, method for driving the same, gate driver circuit, and display device
CN102831861A (zh) 移位寄存器及其驱动方法、栅极驱动器及显示装置
WO2013075536A1 (zh) 移位寄存器、栅极驱动器及显示装置
US20170256219A1 (en) GOA Circuit and Method for Driving the Same and LCD
CN203982752U (zh) 栅极驱动电路、阵列基板及显示装置
WO2014117433A1 (zh) 移位寄存器单元、移位寄存器、阵列基板和显示装置
WO2020177688A1 (zh) 时钟信号测试电路及其控制方法、显示面板及测试装置

Legal Events

Date Code Title Description
REEP Request for entry into the european phase

Ref document number: 2014864995

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14649274

Country of ref document: US

Ref document number: 2014864995

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14864995

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE