KR0141221B1 - 액정표시판넬의 구동회로 - Google Patents

액정표시판넬의 구동회로

Info

Publication number
KR0141221B1
KR0141221B1 KR1019930022742A KR930022742A KR0141221B1 KR 0141221 B1 KR0141221 B1 KR 0141221B1 KR 1019930022742 A KR1019930022742 A KR 1019930022742A KR 930022742 A KR930022742 A KR 930022742A KR 0141221 B1 KR0141221 B1 KR 0141221B1
Authority
KR
South Korea
Prior art keywords
mode
signal
circuit
clock signal
response
Prior art date
Application number
KR1019930022742A
Other languages
English (en)
Other versions
KR950012125A (ko
Inventor
오정섭
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930022742A priority Critical patent/KR0141221B1/ko
Publication of KR950012125A publication Critical patent/KR950012125A/ko
Application granted granted Critical
Publication of KR0141221B1 publication Critical patent/KR0141221B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명은 액정 표시판넬의 구동회로를 공개한다. 그 구동회로는 4:3화면비의 화상 데이타를 16:9화면비의 화면에 디스플레이하기 위한 모드 절환회로에 있어서, 모드 절환신호에 응답하여 우측화면의 블랭킹이 있는 제1모드, 좌측화면의 블랭킹이 있는 제2모드, 좌, 우측화면의 블랭킹이 있는 제3모드의 경우에 제1샘플링 클럭신호를 발생하고 상, 하측화면의 블랭킹이 있는 제4모드의 경우에 제2샘플링 클럭신호를 발생하고 제3샘플링 클럭신호를 발생하기 위한 클럭 발생수단, 상기 모드 절환신호에 응답하여 제1, 2, 3, 및 4제어신호를 발생하기 위한 제어신호 발생수단, 상기 제어신호 발생수단의 출력신호에 응답하여 상기 제4모드의 경우에 2라인을 동시에 구동하고 상기 제1, 제2, 제3모드의 경우에 1라인씩 스캔하기 위한 스캔신호를 발생하는 스캔라인 구동수단, 상기 제1, 2, 3모드의 경우에 제3샘플링 클럭신호에 응답하여 데이타를 인가하고 상기 제4모드의 경우에 상기 제3샘플링 클럭신호보다 높은 주파수의 클럭신호에 응답하여 데이타를 인가하기 위한 데이타인가회로를 구비한 것을 특징으로 한다. 따라서, 간단한 회로구성으로 화면의 모드 절환이 가능하다.

Description

액정표시판넬의 구동회로
제1도는 일반적인 4가지의 화면 모드를 나타내는 것이다.
제2도는 일반적인 데이타 입력회로의 샘플링 타이밍도이다.
제3도는 종래의 화면비가 16:9인 CRT를 이용한 와이드 텔레비젼의 화면비 변환장치이다.
제4도는 일반적인 액정 표시판넬의 구동회로의 블록도이다.
제5도는 제4도에 나타낸 블록도의 클럭 발생회로의 상세한 블록도이다.
제6a-d도는 수직라인이 480라인에서 360라인으로 줄어드는 경우에 스캔라인을 구동하기 위한 타이밍도이다.
제7도는 스캔라인 구동회로의 상세 블록도이다.
본 발명은 표시판넬의 구동회로에 관한 것으로, 특히 액정 표시판넬의 구동회로에 관한 것이다.
일반적으로 4:3화면비를 가지는 영상신호를 16:9화면비를 가지는 화면에 디스플레이하는 경우에 4가지 모드로 화면의 절환이 가능하다. 그 4가지 모드는 제1A-D도에 나타나 있다.
제1A도는 우측 화면의 일부가 블랭킹 기간인 경우의 화면을 나타내는 것이고, 제1B도는 좌측 화면의 일부가 블랭킹 기간인 경우의 화면을 나타내는 것이고, 제1C도는 좌측과 우측화면의 일부가 블랭킹 기간인 경우의 화면을 나타내는 것이고, 제1D도는 상측과 하측화면의 일부가 블랭킹 기간인 경우의 화면을 나타내는 것이다.
제1A-C도에 나타낸 것처럼 화면의 좌, 우측면을 블랭킹 처리하여 디스플레이 할 경우는 액정판넬의 전체의 720라인중에서 3/4인 540라인만 디스플레이가 되도록 제어되어져야 한다. 이의 샘플링 클럭은 제2도의 샘플링 타이밍도와 같이 클럭의 한주기 동안에 4번의 샘플링이 행해진다. 그러므로, 일반 영상신호의 경우 63.5μsec의 1H기간중에서 52μsec의 신호를 유효 디스플레이 기간으로 할 경우의 샘플링 주파수는 540/52μsec*1/4 ≒ 2.6 MHz의 샘플링 클럭(CKH1, CKH2)가 되고 720라인 전체에 디스플레이 할 경우는 720/52μsec *1/4 ≒ 3.47MHz의 샘플링 클럭을 필요로 한다. 더블 스캔 영상신호의 경우는 2배의 주파수가 필요하게 되므로 각각 5.2 및 6.94의 샘플링 클럭(CKH1, CKH2)이 필요하게 된다. 그리고 데이타 입력회로의 쉬프트 레지스터 시작신호인 신호(STH)가 디스플레이 시키고자 하는 부분에서 첫 시작 라인에 입력이 가능하도록 데이타 입력회로를 개선해 주면 가능하다.
제3도는 종래의 CRT를 이용한 와이드 텔레비젼의 액정 패널의 가로:세로 화면비가 16:9인 경우의 구동회로의 블록도이다.
제3도에 있어서, 구동회로는 아날로그/디지탈 변환회로들(NO)(101, 102), 라인 메모리들(Line memory)(104, 105), 멀티플렉서들(103, 106, 107, 108, 109), 및 디지탈/아날로그 변환회로(110)으로 구성되어 있다.
상기와 같은 구성을 가진 구동회로는 각 블록들에 인가되는 주파수를 달리하여 그 동작을 제어함으로써 4:3화면과 16:9화면의 모드절환을 수행하였다.
즉, 종래의 구동회로는 4:3화면과 16:9화면의 모드절환을 위한 회로구성이 복잡하였다.
따라서, 본 발명의 목적은 회로구성이 간단하고 화면모드 절환이 가능한 평판형 표시판넬의 구동회로를 제공하는데 있다.
이와같은 목적을 달성하기 위한 본 발명의 평판형 표시판넬의 구동회로는 4:3화면비의 화상 데이타를 16:9화면비의 화면에 디스플레이하기 위한 모드 절환회로에 있어서, 모드 절환신호에 응답하여 우측화면의 블랭킹이 있는 제1모드, 좌측화면의 블랭킹이 있는 제2모드, 좌, 우측화면의 블랭킹이 있는 제3모드의 경우에 제1샘플링 클럭신호를 발생하고 상, 하측화면의 블랭킹이 있는 제4모드의 경우에 제2샘플링 클럭신호를 발생하고 제3샘플링 클럭신호를 발생하기 위한 클럭 발생수단, 상기 모드 절환신호에 응답하여 제1, 2, 3, 및 4제어신호를 발생하기 위한 제어신호 발생수단, 상기 제어신호 발생수단의 출력신호에 응답하여 상기 제4모드의 경우에 2라인을 동시에 구동하고 상기 제1, 제2, 제3모드의 경우에 1라인씩 스캔하기 위한 스캔신호를 발생하는 스캔라인 구동수단, 상기 제1, 2, 3모드의 경우에 제3샘플링 클럭신호에 응답하여 데이타를 인가하고 상기 제4모드의 경우에 상기 제3샘플링 클럭신호보다 높은 주파수의 클럭신호에 응답하여 데이타를 인가하기 위한 데이타 인가회로를 구비한 것을 특징으로 한다.
첨부된 도면을 참고로 하여 본 발명의 평판형 표시판넬의 구동회로를 설명하면 다음과 같다.
제4도는 일반적인 액정 표시판넬의 구동회로의 블록도이다.
제4도에 있어서, 480 *720(16:9 화면비)의 매트릭스형 평판형 표시판넬(200), 상기 평판형 표시판넬(200)의 스캔라인을 구동하기 위한 스캔라인 구동회로(201), 상기 스캔라인에 해당하는 홀수번째 데이타를 입력하기 위한 홀수번째 데이타 입력회로(202), 상기 스캔라인에 해당하는 짝수번재 데이타를 입력하기 위한 짝수번째 데이타 입력회로(203), 모드 절환신호에 의해서 제어되고 상기 데이타 입력회로들(202, 203) 및 상기 스캔라인 구동회로(201)를 제어하기 위한 제어회로(204), 및 모드 절환신호에 응답하여 상기 제어회로(204)에 적절한 클럭신호를 발생하고 수평 동기신호와 동기를 맞추도록 제어되는 클럭 발생회로(205)로 구성되어 있다.
상기 구성의 동작을 설명하면 다음과 같다.
스캔라인 구동회로(201)에 의해서 스캔라인이 구동되면 구동된 스캔라인에 대응하는 데이타를 홀, 짝수번째 데이타 입력회로(202, 203)에서 인가해주게 된다.
제5도는 제4도에 나타낸 블록도의 클럭 발생회로의 상세한 블록도이다.
제5도에 있어서, 클럭 발생회로는 위상 비교기(300), 저역 통과 필터(301), 전압제어 발진회로(302), 이분주 회로(303, 308, 310, 312, 314), 1320분주회로(304), 스위칭수단(305, 315), 인버터(306), 6분주회로(307, 311), 및 8분주 회로(309, 313)로 구성되어 있다.
화면의 좌, 우측면을 블랭킹 처리하여 디스플레이할 경우는 액정 판넬 전체의 데이타 라인 720라인중에서 3/4인 540라인만 디스플레이되도록 제어되어져야 한다. 이의 샘플링 클럭은 클럭의 한주기 동안 4번의 샘플링이 수행되어야 한다. 그러므로, 일반 영상신호의 경우는 63.5μsec의 1H기간중에서 52μsec의 신호를 유효 디스플레이 기간으로 할 경우의 샘플링 주파수는 540/52μsec *1/4 ≒ 2.6 MHz의 샘플링 클럭(CKH1, CKH2)이 되고 720라인 전체에 디스플레이 할 경우는 720/52μsec *1/4 ≒ 3.47MHz의 샘플링 클럭의 필요로 한다. 더블 스캔 영상신호의 경우는 2배의 주파수가 필요하게 되므로 각각 5.2MHz 및 6.94MHz의 샘플링 클럭(CKH1, CKH2)이 필요하게 된다. 그러므로, 클럭 발생회로의 구성시에 이러한 주파수가 모두 생성 가능하도록 해주기 위해서 6.94MHz의 3배인 20.82MHz의 발진회로를 구성하면 이의 3분주가 6.94MHz이고 4분주가 5.2MHz, 6분주가 3.47MHz, 8분주가 2.6MHz가 된다. 만일, 6.94MHz의 6배인 41.64MHz의 발진회로를 구성한 경우 6분주 클럭은 6.94MHz, 8분주 클럭은 5.2MHz, 12분주 클럭은 3.47MHz, 16분주 클럭은 2.6MH가 된다. 클럭 발생회로는 샘플링 클럭(CKH1, CKH2)이 1/4위상이 어긋나도록 인버터(306)에서 조정해야 한다. 그리고 샘플링 클럭(CKV)의 경우는 일반 영상신호의 경우는 15.75MHz이어야 하고 더블 스캔 영상신호의 경우는 31.5MHz가 되어야 하므로 이의 스위칭도 해주도록 구성되어 있다.
제6A-D도는 수직라인이 480라인에서 360라인으로 줄어드는 경우에 스캔라인을 구동하기 위한 타이밍도이다.
제6A도는 제3, 4라인을 동시에 스캔하는 경우의 타이밍도이고, 제6B도는 제2, 3라인을 동시에 스캔하는 경우의 타이밍도이고, 제6C도는 제1, 2라인을 동시에 스캔하는 경우의 타이밍도이고, 제6D도는 제4, 5라인을 동시에 스캔하는 경우의 타이밍도를 나타내는 것이다.
즉, 매 필드마다 2라인 동시에 스캔라인을 이동하여 화면을 매끄럽게 구성할 수 있을뿐만 아니라 480라인 스캔도 가능하다. 신호(STV)는 디스플레이 되는 라인의 바로 앞단에서 발생하도록 하였다.
제6A도는 화면의 우측에 블랭킹 기간이 존재하는 경우의 화면 형태로서 첫 번째 쉬프트 레지스터의 입력하으로 신호(STH)가 입력된다.
제6B도는 화면의 좌측에 블랭킹 기간에 존재하는 경우의 화면 형태로서 181번째 쉬프트 레지스터의 입력으로 신호(STH)가 입력된다.
제6C도는 화면의 좌, 우측에 블랭킹 기간이 존재하는 경우의 화면형태로서 91번째 쉬프트 레지스터의 입력으로 신호(STH)가 입력된다.
제6A, B, C도의 경우와 같이 디스플레이가 될 경우는 샘플링 클럭(CKH)은 일반 영상신호의 경우는 2.6MHz가 되도록 스위칭 해주고 더블 스캔시에는 5.2MHz가 되도록 해준다. 그래서, 홀, 짝수번째 데이타 입력회로들(203, 204)에서 신호(STH)의입력이 각각 1번, 91번, 181번 쉬프트 레지스터의 입력으로 연결되어 스위칭 가능한 구동회로를 만들어 주면 가능해진다.
제6D도는 16:9의 화면에 4:3화면의 상, 하 부분을 블랭킹 하여 디스플레이할 경우에는 샘플링 클럭이 720라인 전체에서 샘플링이 되도록 일반 영상신호으 경우는 3.47MHz, 더블 스캔신호의 경우는 6.94MHz의 신호(CKH)로 스우칭하면 된다. 그러나, 화면 확대로 인해 수직 해상도가 480라인에서 360라인으로 줄어들게 되므로 480라인의 평판형 패널의 4라인마다 1라인은 신호가 존재하지 않는 것과 같으므로 앞라인의 신호 또는 뒷라인의 신호가 그대로 스캔이 가능하도록 구동회로를 설계하여야 한다.
제7도는 스캔라인 구동회로의 상세 블록도이다.
제7도의 스캔라인 구동회로는 제어신호들(C1,C2,C3,C4)에 의해서 제6A-D도에 나타낸 타이밍도와 같이 스캔라인 구동신호가 발생될 수 있다.
따라서, 본 발명의 구동회로는 간단한 회로구성으로 4가지 모드의 절환이 가능하다.

Claims (2)

  1. 4:3화면비의 화상 데이타를 16:9화면비의 화면에 디스플레이하기 위한 모드 절환회로에 있어서, 모드 절환신호에 응답하여 우측화면의 블랭킹이 있는 제1모드, 좌측화면의 블랭킹이 있는 제2모드, 좌, 우측화면의 블랭킹이 있는 제3모드의 경우에 제1샘플링 클럭신호를 발생하고 상, 하측화면의 블랭킹이 있는 제4모드의 경우에 제2샘플링 클럭신호를 발생하고 제3샘플링 클럭신호를 발생하기 위한 클럭 발생수단: 상기 모드 절환신호에 응답하여 제1, 2, 3, 및 4제어신호를 발생하기 위한 제어신호 발생수단: 상기 제어신호 발생수단의 출력신호에 응답하여 상기 제4모드의 경우에 2라인을 동시에 구동하고 상기 제1, 제2, 제3모드의 경우에 1라인씩 스캔하기 위한 스캔신호를 발생하는 스캔라인 구동수단: 상기 제1, 2, 3모드의 경우에 제3샘플링 클럭신호에 응답하여 데아타를 인가하고 상기 제4모드의 경우에 상기 제3샘플링 클럭신호보다 높은 주파수의 클럭신호에 응답하여 데이타를 인가하기 위한 데이타 인가회로를 구비한 것을 특징으로 하는 액정표시판넬으 구동회로.
  2. 제1항에 있어서, 4:3화면비의 화상 데이타를 16:9화면비의 평판 디스플레이에 디스플레이 할 때, 상기 제1 샘플링 클럭신호, 제2샘플링 클럭신호, 및 쉬프트 시작신호의 절환에 의해서 모드를 변환시키는 것을 특징으로 하는 액정표시판넬의 구동회로.
KR1019930022742A 1993-10-29 1993-10-29 액정표시판넬의 구동회로 KR0141221B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930022742A KR0141221B1 (ko) 1993-10-29 1993-10-29 액정표시판넬의 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930022742A KR0141221B1 (ko) 1993-10-29 1993-10-29 액정표시판넬의 구동회로

Publications (2)

Publication Number Publication Date
KR950012125A KR950012125A (ko) 1995-05-16
KR0141221B1 true KR0141221B1 (ko) 1998-06-15

Family

ID=19366907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930022742A KR0141221B1 (ko) 1993-10-29 1993-10-29 액정표시판넬의 구동회로

Country Status (1)

Country Link
KR (1) KR0141221B1 (ko)

Also Published As

Publication number Publication date
KR950012125A (ko) 1995-05-16

Similar Documents

Publication Publication Date Title
US5602561A (en) Column electrode driving circuit for a display apparatus
JP3243932B2 (ja) アクティブマトリクス表示装置
JPH09325741A (ja) 画像表示システム
JPH057719B2 (ko)
KR100288023B1 (ko) 평면표시장치및표시방법
JPH06118913A (ja) 液晶表示装置
US6008789A (en) Image display method and device
JPH03132789A (ja) 画像拡大表示装置
KR20000035557A (ko) 표시장치
US6281869B1 (en) Display device capable of enlarging and reducing video signal according to display unit
KR100266211B1 (ko) 액정판넬의종횡비와다른종횡비의화상표시기능을가진액정표시장치및그방법
KR0141221B1 (ko) 액정표시판넬의 구동회로
JPH08304773A (ja) マトリクス型液晶表示装置
JPH07261145A (ja) 液晶駆動方法
JP2000221925A (ja) 液晶駆動回路
JPH07168542A (ja) 液晶表示装置
EP0449508B1 (en) Drive circuit for a liquid crystal display
JPH07146666A (ja) 走査電極駆動回路およびそれを用いた画像表示装置
KR0147597B1 (ko) 와이드 텔레비젼 수상기용 액정패널 구동장치
JP2924842B2 (ja) 液晶表示装置
JPH02312466A (ja) 液晶ディスプレイ装置
JPH08331486A (ja) 画像表示装置
JPH05210361A (ja) 液晶表示装置の駆動回路
JPH07261714A (ja) アクティブマトリクス表示素子及びディスプレイシステム
JPH056152A (ja) 液晶デイスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050228

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee