KR20000035557A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20000035557A
KR20000035557A KR1019990051321A KR19990051321A KR20000035557A KR 20000035557 A KR20000035557 A KR 20000035557A KR 1019990051321 A KR1019990051321 A KR 1019990051321A KR 19990051321 A KR19990051321 A KR 19990051321A KR 20000035557 A KR20000035557 A KR 20000035557A
Authority
KR
South Korea
Prior art keywords
gate
signal
clock pulse
clock
display
Prior art date
Application number
KR1019990051321A
Other languages
English (en)
Other versions
KR100319424B1 (ko
Inventor
기요노겐이찌
Original Assignee
가타오카 마사타카
알프스 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가타오카 마사타카, 알프스 덴키 가부시키가이샤 filed Critical 가타오카 마사타카
Publication of KR20000035557A publication Critical patent/KR20000035557A/ko
Application granted granted Critical
Publication of KR100319424B1 publication Critical patent/KR100319424B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0205Simultaneous scanning of several lines in flat panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224Details of interlacing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0267Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414Vertical resolution change
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

Cs 온게이트 구조의 보조용량을 갖는 화상표시장치에 대해서도 지장없이 적용할 수 있는 확대표시 또는 축소표시기능을 갖는 표시장치를 제공한다.
필드 판별회로 (2) 와, 카피 축소 판별회로 (3) 와, 확대표시시에 오리지날 클럭펄스신호에 더하여 복제용 클럭펄스신호를 일수평기간내에 발생시키는 펄스 발생회로 (4) 와, 모든 수의 오리지날 클럭펄스신호와 표시부의 수직화소수에서 영상신호의 수직화소수를 감한 수만큼의 복제용 클럭펄스신호를 중첩한 게이트클럭신호를 발생시키는 게이트클럭 발생회로 (5) 와, 게이트클럭 신호중의 각 펄스에 대응하여 각각이 다른 타이밍으로 하이레벨이 되는 복수의 게이트 구동신호를 발생시키는 게이트 드라이버 (6) 를 구비한 구동회로를 갖고 있다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로서, 특히 입력되는 영상신호의 수직화소수와 표시부의 수직화소수가 다른 경우에, 영상신호를 확대 ·축소하여 표시할 수 있는 기능을 갖는 화상표시장치에 관한 것이다.
예를 들면, PC 용 등의 화상표시장치에 있어서는, 표시패널의 화소수에 규격이 정해져 있으며, VGA 규격, SVGA 규격, XGA 규격, SXGA 규격, UXGA 규격 (단, VGA, SVGA, XGA, SXGA, UXGA 는 모두 IBM 사 등록상표) 등이 대표적인 것으로서 널리 알려져 있다. 그런데, VGA 용의 영상신호로 이루어지는 화상을 XGA 규격의 표시패널에 표시하는 것처럼, 장치에 입력되는 영상신호의 화소수와 표시패널의 화소수가 다른 경우도 있으며, 그 경우 영상신호를 표시패널상에 확대 또는 축소시켜 표시할 필요가 있다.
예를 들면, 수직방향으로의 확대표시를 실현할 경우, 확대 표시하고자 하는 영역의 데이터를 메모리에 기억하고, 같은 데이터를 표시장치의 복수의 라인에 기록하는 방식이 종래부터 채택되고 있었다. 그러나, 이 방식으로는 메모리, A/D 변환기 등의 주변기기가 필요해지며, 장치가 대형화, 복잡화되므로, 이들 주변기기를 사용하지 않는 확대표시방법으로서 이하와 같은 것이 제안되고 있다.
이러한 종류의 확대표시기능을 갖는 화소표시장치에서는, 게이트 드라이버내에서 통상표시 혹은 확대표시중 어느 것 하나를 나타내는 모드신호가 설정되며, 1 라인의 화상데이터가 출력되는 일수평기간내에 상기 모드신호의 종류에 따라 1 줄의 게이트선의 구동 혹은 복수줄의 게이트선의 구동을 전환하도록 되어 있다. 따라서, 일수평기간에 구동되는 게이트선이 1 줄이면 통상표시가 되고, 일수평기간내에 복수줄의 게이트선이 동시에 구동되면 표시화면상에서는 1 라인분의 동일한 화상데이터가 복수라인에 표시됨으로써, 수직방향으로의 확대표시가 행해진다. 도 4 는 이 화상표시장치에 있어서의 게이트 드라이버의 동작을 나타내는 타이밍차트이며, 도 8 (A) 는 통상모드시의 타이밍차트, 도 8 (B) 은 확대모드의 2 배 표시시의 타이밍차트를 각각 나타내고 있다. 도 8 (B) 에 있어서는, X1 과 X2, X3 와 X4 의 인접하는 2 라인의 게이트 출력파형이 동일해진다.
그런데, 액정표시장치 등에 있어서는, 일주사기간중에 전하를 유지하기 위하여 각 화소에 보조용량 (Cs) 을 부가하는 방법이 일반적으로 사용된다. 보조용량의 구성에는 몇가지 종류를 생각할 수 있는데, 보조용량을 구성하기 위한 용량전극을 사용하지 않고, 개구율을 저하시키지 않는 방법으로서, 화소전극과 게이트선을 겹쳐지게 한 레이아웃으로 하고, 이들 화소전극과 게이트선으로 보조용량을 구성하는, 소위 Cs 온게이트 구조라 불리우는 보조용량의 구조가 있다.
그러나, Cs 온게이트 구조의 보조용량을 갖는 액정표시장치에 대해 상기의 확대표시기술을 적용하는 것은 불가능하였다. 왜냐하면, Cs 온게이트 구조에서는 1 개의 화소를 구동하는 게이트선에 인접하는 게이트선이 그 화소의 보조용량의 한쪽 전극이 되므로, 1 줄의 게이트선에 접속된 화소에 대해 기록을 행할 (게이트 출력파형이 하이레벨이 된다) 때는, 인접하는 게이트선에서의 게이트 출력파형이 로우레벨이 되어있지 않으면 보조용량이 기능하지 않게 된다. 그런데, 상기 확대표시법은 인접하는 2 줄의 게이트선의 게이트 출력파형을 동일하게 하는 것이므로, 보조용량이 기능하지 않게 되어버리기 때문이다.
본 발명은 상기의 과제를 해결하기 위해 이루어진 것으로서, Cs 온게이트 구조의 보조용량을 갖는 액정표시장치 등의 화상표시장치에 대해서도 지장없이 적용할 수 있는 확대표시 ·축소표시기능을 갖는 표시장치를 제공하는 것을 목적으로 한다.
도 1 은 본 발명의 일실시형태인 액정표시장치의 개략구성을 나타낸 블록도.
도 2 는 동장치에 있어서, 확대표시를 행할 경우의 각 신호의 타이밍차트.
도 3 은 축소표시를 행할 경우의 각 신호의 타이밍차트.
도 4 는 본 발명의 효과를 설명하기 위한 도면이며, 확대표시의 경우의 도면.
도 5 는 도 4 의 비교예를 나타낸 도면.
도 6 은 본 발명의 효과를 설명하기 위한 도면이며, 축소표시의 경우의 도면.
도 7 은 도 6 의 비교예를 나타낸 도면.
도 8 은 종래의 확대표시법을 설명하기 위한 도면이며, 도 8 (a) 는 통상모드시의 타이밍차트, 도 8 (b) 는 확대모드의 2 배 표시시의 타이밍차트.
*도면의 주요부분에 대한 부호의 설명*
1 : 카운터
2 : 필드 판별회로
3 : 카피 축소 판별회로
4 : 펄스 발생회로 (펄스 발생수단)
5 : 게이트클럭 발생회로 (게이트클럭 발생수단)
6 : 게이트 드라이버 (게이트 구동회로)
7 : 표시부
8 : 카피펄스 발생회로
9 : 축소펄스 발생회로
10, 11 : OE ·게이트클럭 발생회로
12, 13 : 전환 스위치
상기의 목적을 달성하기 위하여, 확대표시기능을 갖는 본 발명의 표시장치는, 2 개의 필드에 의해 표시부에 일화면을 표시함과 동시에, 소정의 수직화소수가 설정된 표시부에 대해 상기 수직화소수보다도 적은 수직화소수를 갖는 영상신호를 확대표시할 때, 상기 표시부의 소정의 수직화소수와 동일한 수직화소수를 갖는 영상신호를 표시할 때 발생되는 오리지날 ·클럭펄스신호에 더하여 복제용의 제 2 클럭펄스신호를 일수평기간내에 발생시켜, 상기 오리지날 ·클럭펄스신호 및 제 2 클럭펄스신호의 발생을 일수평기간마다 반복하는 펄스 발생수단과, 상기 펄스 발생수단으로부터의 상기 오리지날 ·클럭펄스신호 및 제 2 클럭펄스신호를 받아들여, 모든 수의 상기 오리지날 ·클럭펄스신호와 상기 표시부의 수직화소수에서 상기 영상신호의 수직화소수를 감한 수만큼의 상기 제 2 클럭펄스신호를 상기 제 2 클럭펄스신호가 상기 2 필드의 각각에 있어서 2 수평기간 이상 떨어진 수평기간의 각각에 발생하도록 중첩하여 이루어지는 게이트클럭신호를 발생시키는 게이트클럭 발생수단과, 상기 게이트클럭 발생수단으로부터의 상기 게이트클럭신호를 받아들여, 각 수평기간마다 상기 게이트클럭 신호중의 각 펄스에 대응한 수의 게이트선을 구동하는 게이트 구동신호를 발생시키는 게이트 구동수단을 구비한 구동회로를 갖는 것을 특징으로 하는 것이다.
확대표시기능을 갖는 본 발명의 표시장치의 구동회로에 있어서는, 먼저 펄스 발생수단에서 일수평기간내에 오리지날 ·클럭펄스신호와 복제용의 제 2 클럭펄스신호를 발생시켜, 이들 클럭펄스신호의 발생을 일수평기간마다 반복한다. 다음으로, 게이트클럭 발생수단에서는, 표시부의 수직화소수에 대응한 펄스를 갖는 게이트클럭신호를 발생시키기 위하여, 모든 수의 오리지날 ·클럭펄스신호와 표시부의 수직화소수에서 영상신호의 수직화소수를 감한 수만큼의 제 2 클럭펄스신호를 중첩한 게이트클럭신호를 발생시키도록 한다. 다음으로, 게이트 구동수단에는, 게이트클럭 발생수단으로부터의 게이트클럭신호가 입력되고, 게이트클럭신호중의 각 펄스에 대응하여 각각이 다른 타이밍으로 하이레벨이 되며, 또한 이 하이레벨 기간의 길이가 같은 복수의 게이트 구동신호를 발생시킨다. 또한, 하이레벨의 시기는 1 개의 펄스의 상승 타이밍에서부터 다음 펄스의 상승 타이밍까지이다.
이러한 작용에 의해, 일수평기간내에 복수줄의 게이트선이 구동되게 되며, 표시부상에서는 1 라인분의 동일한 영상 데이터가 복수 라인에 표시되게 되므로, 표시부의 수직화소수에 대응한 확대표시가 행해진다.
이 때, 복수줄의 게이트선을 구동하는 복수의 게이트 구동신호는 각각이 다른 타이밍으로 하이레벨이 되어, 종래의 확대표시법과 같이 인접하는 2 줄의 게이트선이 완전히 동시에 하이레벨이 되는 경우가 없으므로, Cs 온게이트 구조의 보조용량을 갖는 화소표시장치에 대해서도 지장없이 적용할 수 있다.
또, 본 발명에 있어서는,오리지날 ·클럭펄스신호와 복제용의 제 2 클럭펄스신호를 중첩할 때, 제 2 클럭펄스신호가 2 필드의 각각에 있어서 2 수평기간 이상 떨어진 수평기간에 발생하도록 구성하고 있다. 그 이유는 이하와 같다. 홀수 필드와 짝수 필드의 2 개의 필드에서 양면을 구성하는 표시장치에 있어서, 본 발명의 구성과는 달리, 가령 제 2 클럭펄스신호를 각 필드에 있어서 2 수평기간 이상 떨어져 있지 않은 수평기간, 예를 들면 시간적으로 인접하는 수평기간에 발생시킨 경우를 생각하면, 홀수 필드와 짝수 필드에서 인접하는 게이트선에 영상신호가 복제되게 된다.
그러면, 예를 들면 화면에 대해 기울어져 뻗어 있는 선을 표시하는 경우, 인접하는 게이트선에서의 복제부분이 복제되어 있지않는 다른 부분에 비해 눈에 띄고, 사용자의 눈에는 그 부분만 선이 굵어지거나, 선에 단차가 생긴 것처럼 보이는 경우가 있다. 이에 대해, 본 발명과 같이, 제 2 클럭펄스신호를 각 필드에 있어서 2 수평기간 이상 떨어진 수평기간에 발생시킨 경우, 홀수 필드와 짝수 필드에서 영상신호가 복제되는 부분이 떨어진 게이트선 상에 분산된다. 그 때문에, 부분적으로 선이 굵어지는 부분 또는 단차형이 되는 부분이 사용자에게 인식되는 경우는 없고, 원활한 영상을 얻을 수 있다.
한편, 축소표시기능을 갖는 본 발명의 표시장치는, 2 개의 필드에 의해 표시부에 일화면을 표시하고 또한 일수평기간에 따른 영상신호를 상기 표시부의 인접하는 2 줄의 게이트선마다 기록함으로써 표시함과 동시에 소정의 수직화소수가 설정된 표시부에 대해 상기 수직화소수보다도 많은 수직화소수를 갖는 영상신호를 축소표시할 때, 상기 표시부의 소정의 수직화소수와 동일한 수직화소수를 갖는 영상신호를 표시할 때 발생되는 2 개의 오리지날 ·클럭펄스신호에 더하여 상기 오리지날 ·클럭펄스신호와 동일한 펄스폭인 축소용 제 2 클럭펄스신호를 일수평기간내에 발생시켜, 상기 2 개의 오리지날 ·클럭펄스신호 및 제 2 클럭펄스신호의 발생을 일수평기간마다 반복하는 펄스 발생수단과, 상기 펄스 발생수단으로부터의 상기 클럭펄스신호를 받아들여, 모든 수의 상기 오리지날 ·클럭펄스신호와 상기 영상신호의 수직화소수에서 상기 표시부의 수직화소수를 감한 수만큼의 상기 제 2 클럭펄스신호를 상기 제 2 클럭펄스신호가 상기 2 필드의 각각에 있어서 2 수평기간 이상 떨어진 수평기간의 각각에 발생하도록 중첩하여 이루어지는 게이트클럭신호를 발생시키는 게이트클럭 발생수단과, 상기 게이트클럭 발생수단으로부터의 상기 게이트클럭신호를 받아들여, 각 수평기간마다 상기 게이트클럭신호중의 각 펄스에 대응한 수의 게이트선을 구동하는 게이트 구동신호를 발생시키는 게이트 구동수단을 구비한 구동회로를 갖는 것을 특징으로 하는 것이다.
축소표시기능을 갖는 본 발명의 표시장치의 구동회로에 있어서는, 먼저 펄스 발생수단에서 일수평기간내에 오리지날 ·클럭펄스신호와 축소용의 제 2 클럭펄스신호를 발생시켜, 이들 클럭펄스신호의 발생을 일수평기간마다 반복한다. 다음으로, 게이트클럭 발생수단에서는 표시부의 수직화소수에 대응한 펄스를 갖는 게이트클럭신호를 발생시키기 위하여, 모든 수의 오리지날 ·클럭펄스신호와 영상신호의 수직화소수에서 표시부의 수직화소수를 감한 수만큼의 제 2 클럭펄스신호를 중첩하여 이루어지는 게이트클럭신호를 발생시키도록 한다. 여기서의 「중첩한다」의 의미는, 제 2 클럭펄스신호에 인버터를 넣어서 「NOT」을 취하고, 그 결과와 오리지날 ·클럭펄스신호와의 「AND」를 취한다는 의미이다. 이에 의해, 오리지날 ·클럭펄스신호중의 펄스가 일부 축소된 펄스를 갖는 게이트클럭신호가 생성된다. 다음으로, 게이트 구동수단에는, 게이트클럭 발생수단으로부터의 게이트클럭신호가 입력되어, 게이트클럭신호중의 각 펄스에 대응하여 각각이 다른 타이밍으로 하이레벨이 되는 복수의 게이트 구동신호를 발생시킨다.
이러한 작용에 의해, 결과로서 표시부의 소정의 수직화소수와 동일한 수직화소수를 가질 때 발생되는 오리지날 ·클럭펄스신호의 일부가 축소됨으로써, 표시부의 수직화소수에 대응한 축소표시가 행해진다.
이 때, 복수줄의 게이트선을 구동하는 복수의 게이트 구동신호는 각각이 다른 타이밍으로 하이레벨이 되므로, Cs 온게이트 구조의 보조용량을 갖는 화상표시장치에 대해서도 지장없이 적용할 수 있다는 효과가 얻어지는 점은, 확대표시의 경우와 동일하다.
또한, 본 발명에 있어서, 「확대표시」또는 「축소표시」란, 수직방향에 관한 확대 또는 축소를 말하는 것이며, 수평방향의 확대 또는 축소는 의미하지 않는다.
축소표시에 대응한 본 발명의 표시장치에 있어서도, 오리지날 ·클럭펄스신호와 축소용 제 2 클럭펄스신호를 중첩할 때, 제 2 클럭펄스신호가 2 필드의 각각에서 2 수평기간 이상 떨어진 수평기간에 발생하도록 구성하고 있는데, 이것도 확대표시의 경우와 동일한 이유에 의한 것이다. 이 경우도, 가령 제 2 클럭펄스신호를 각 필드에 있어서 2 수평기간 이상 떨어져 있지않은 수평기간, 예를 들면 시간적으로 인접하는 수평기간에 발생시키면, 홀수 필드와 짝수 필드에서 인접하는 게이트선의 영상신호가 축소되게 된다.
그러면, 예를 들면 화면에 대해 기울어져 뻗어 있는 선을 표시하는 경우, 인접하는 게이트선에서 영상신호가 축소되는 부분이 눈에 띄고, 사용자의 눈에는 그 부분만 선이 잘린 것처럼 보인다. 이에 대해, 본 발명과 같이, 제 2 클럭펄스신호를 각 필드에 있어서 2 수평기간 이상 떨어진 수평기간에 발생시킨 경우, 홀수 필드와 짝수 필드에서 영상신호가 축소되는 부분이 떨어진 게이트선상에 분산된다. 그 때문에, 부분적으로 선이 잘린 부분이 사용자에게 인식되는 경우는 없고, 원활한 영상을 얻을 수 있다.
일반적으로, 표시장치의 구동방법에는, 복수의 게이트선을 위에서 아래로 순차구동해 가는 선 순차구동과, 1 프레임을 짝수 필드와 홀수 필드로 나누어, 각 필드에서 게이트선을 건너뛰면서 번갈아 구동하는 인터레이스 구동이 있다. 또한, 선 순차구동에는 1 프레임을 짝수 필드와 홀수 필드로 나눈 후, 일수평기간내에 인접하는 2 줄의 게이트선을 구동시킴으로써, 전 게이트선을 2 배의 속도로 구동하는 배속 선 순차구동(倍速線順次驅動) 이라는 방법이 있다. 본 발명은 특히 배속 선 순차구동의 표시장치에 사용하면 적합한 것이다.
즉, 배속 선 순차구동의 경우, 일수평기간내에 2 줄의 게이트선을 구동하기 위해, 본 발명에서 말하고 있는 오리지날 클럭펄스신호가 일수평기간내에 2 개씩의 펄스를 갖는 형태가 되어 있다. 따라서, 특히 축소표시의 경우, 이들 펄스의 일부를 축소하는 것만으로, 표시부의 수직화소수에 대응한 수의 펄스를 가진 게이트클럭 신호를 용이하게 생성할 수 있기 때문이다. 배속 선 순차구동으로 확대표시에 대응할 수 있는 것도 물론이다.
이 관점에서 본 발명은 TFT형 액정표시장치에 적용할 수 있을 뿐만 아니라, 다른 방식의 액정표시장치에 적용하는 것도 가능하다. 예를 들면, 배속 선 순차구동을 STN 형 액정표시장치에 대응시키는 것은 가능한데, STN 형 액정표시장치의 응답속도는 NTSC 또는 PAL 의 프레임 주파수에 비해 느리므로, 현상황에서는 NTSC, PAL 등의 비디오 표시에는 적합하지 않다고 생각된다. 그러나, 응답속도가 빠른 강유전(强誘電) 액정 (FLCD) 또는 반강유전액정 (AFLCD) 에는 응용 가능하다고 생각된다.
또, 확대표시기능, 축소표시기능의 모두를 갖는 것에 있어서도, 상기 게이트클럭 발생수단에 있어서, 1 개의 필드내에서 상기 게이트클럭신호중에 상기 제 2 클럭펄스신호를 중첩하는 타이밍을 상기 표시부의 수직화소수에 걸쳐 균등하게 할당하는 것이 바람직하다.
이러한 구성에 의하면, 표시부의 화면전체에 걸쳐 화질이 균일한 영상을 얻을 수 있다.
상술한 바와 같이, 본 발명의 표시장치는 Cs 온게이트 구조의 보조용량을 갖는 화상표시장치에 대해 지장없이 적용할 수 있다. 따라서, 본 발명의 표시장치를 TFT 형 액정표시장치로 한 경우, TFT 형 액정표시장치의 표시부의 각 화소에, 게이트선과 상기 각 화소에 대응하는 화소전극으로 이루어진 축적용량을 형성할 수 있다. 실시예
이하, 본 발명의 일실시형태를 도 1 내지 도 7 을 참조하여 설명한다.
도 1 은 본 실시형태의 액정표시장치 (표시장치) 의 개략구성을 나타내는 블록도이다. 본 실시형태의 액정표시장치는 확대표시기능, 축소표시기능의 쌍방을 겸비하고 있으며, 표시부의 수직화소수에 대해 적은 수직화소수의 영상신호, 많은 수직화소수의 영상신호 모두에 대응할 수 있는 것이다.
본 실시형태의 액정표시장치의 구동회로는, 도 1 에 나타낸 바와 같이, 카운터 (1), 필드 판별회로 (2), 카피 축소 판별회로 (3) 가 형성되고, 카운터 (1) 의 후단에 펄스 발생회로 (4) (1점쇄선으로 나타낸다, 펄스 발생수단), 게이트클럭 발생회로 (5) (1점 쇄선으로 나타낸다,게이트클럭 발생수단), 게이트 드라이버 (6) (게이트 구동수단) 가 각각 형성되어 있다. 그리고, 이 구동회로로부터의 출력, 즉 게이트드라이버 (6) 로부터 출력된 게이트 구동신호 (G1, G2, …) 가 표시부 (7) 에 공급되는 구성으로 되어 있다. 표시부 (7) 에는, 예를 들면 TFT - LCD 패널을 사용할 수 있다. 또, 본 실시형태의 경우, 확대표시기능과 축소표시기능을 겸비하고 있으므로, 펄스 발생회로 (4) 내에 카피펄스 발생회로 (8) 와 축소펄스 발생회로 (9) 가 형성되어, 게이트클럭 발생회로 (5) 내에는 카피펄스 발생회로 (8) 와 축소펄스 발생회로 (9) 의 각각에 대응한 아웃풋 ·인에이블 (이하, OE 라 약기함) ·게이트클럭 발생회로 (10, 11) 가 각각 형성되어 있다.
또, 카피 축소 판별회로 (3) 가 영상신호의 수직화소수가 표시부 (7) 의 수직화소수에 대해 적은지 많은지를 판단하여, 카피펄스 발생회로 (8) 측과 축소펄스 발생회로 (9) 측의 어느 신호경로를 게이트 드라이버 (6) 에 접속할지를 전환하기 위하여, 2 개의 OE ·게이트클럭 발생회로 (10, 11) 와 게이트 드라이버 (6) 사이에 전환 스위치 (12, 13) 가 각각 설치되어 있다.
또한, 본 실시형태에서 말하는 「카피」란 확대표시조작을 의미하고, 「축소」란 축소표시조작을 의미하는 것으로 한다.
다음으로, 상기 구성의 액정표시장치의 구동회로의 동작에 대해, 도 1 내지 도 3 을 참조하면서 설명한다. 이 구동회로는 배속 선 순차구동을 행하는 것으로 한다.
도 1 에 나타낸 바와 같이, 카피 축소 판별회로 (3) 에 수평동기신호 (HD) 와 수직동기신호 (VD) 가 입력되고, 일수직기간중의 수평동기신호의 펄스수를 카운트하여, 예를 들면 NTSC, PAL 등의 표시방식을 판별한다. 그리고, 표시부 (7) 의 수직화소수와 영상신호의 수직화소수를 비교하여 카피를 행할 것인지, 축소를 행할 것인지를 판별하고, 카피의 경우에는 "High" 신호를, 축소의 경우에는 "Low" 신호를 출력하고, 각 전환스위치 (12, 13) 에 있어서, "High" 신호를 받았을 때는 도 1 에 있어서의 「H」측, "Low" 신호를 받았을 때는 「L」측에 신호경로를 전환한다.
또, 필드 판별회로 (2) 에 수평동기신호 (HD) 와 수직동기신호 (VD) 가 입력되고, 입력된 신호가 홀수 필드의 신호인지 짝수 필드의 신호인지를 판별하여, 예를 들면 홀수 필드 경우는 "High", 짝수 필드 경우는 "Low" 와 같이 판별신호를 OE ·게이트클럭 발생회로 (10, 11) 에 출력한다.
먼저, 입력되는 영상신호의 수직화소수가 표시부 (7) 의 수직화소수보다도 적어, 카피 (확대표시) 를 행하는 경우를 예로 들어, 이하, 도 2 를 사용하여 설명한다.
먼저, 카운터 (1) 에 있어서, 기준클럭과 수평동기신호가 입력되고, 수평동기신호가 입력된 후부터 다음 수평동기신호가 입력될 때까지의 사이의 기준클럭수를 카운트하고, 그 카운트 결과 (도 1 에 CNT 로 나타낸다) 를 카피펄스 발생회로 (8) 에 수시출력한다. 카피펄스 발생회로 (8) 에서는 CNT 가 어느 일정한 값에 일치했을 때 펄스를 출력하는, 즉 소정의 간격마다 펄스를 출력하도록 설정되어 있으며, 도 2 에 나타낸 바와 같이, 수평동기신호의 상승 타이밍과 일수평기간을 3 등분했을 때의 1/3 시간째의 타이밍의 2 개의 타이밍으로 상승하는 펄스를 갖는 오리지날클럭펄스신호 (도 1 에 CLK 로 나타낸다) 를 생성한다. 또, 오리지날 클럭펄스신호와는 별도로, 일수평기간을 3 등분했을 때의 2/3 시간째의 타이밍으로 상승하는 펄스를 갖는 복제용 제 2 클럭펄스신호 (이하, 단순히 복제용 클럭펄스신호라고 기재한다, 도 1 에 CLK - 2 로 나타낸다) 를 생성한다.
다음으로, OE ·게이트클럭 발생회로 (10) 에서는 카피펄스 발생회로 (8) 로부터의 오리지날 ·클럭펄스신호 CLK 및 복제용 클럭펄스신호 CLK - 2 가 입력되는 한편, OE 신호가 생성된다. OE 신호의 한가지 기능은 후술할 게이트클럭 신호생성시에 오리지날 클럭펄스신호 CLK 에 복제용 클럭펄스신호 CLK - 2 를 어느 하나의 수평기간 중에서 중첩할지의 여부를 제어하기 위한 것이다. 그래서, 오리지날 클럭펄스신호 CLK 중의 모든 펄스와, 복제용 클럭펄스신호 CLK - 2 중의 표시부 (7) 의 수직화소수에서 영상신호의 수직화소수를 감한 수만큼의 펄스를 중첩한 펄스를 갖는 게이트클럭신호 (도 1 에 G - CLK 로 나타낸다) 를 생성한다. 이 때, 도 2 에 나타낸 바와 같이, OE 신호는 OE 신호의 펄스파형이 반전한 것과 복제용 클럭펄스신호 CLK - 2 의 펄스가 중첩되도록 작용하기 때문에, 결과로서 OE 신호의 펄스가 있는 부분은 게이트클럭신호 G - CLK 중에 복제용 클럭펄스신호 CLK - 2 의 펄스가 중첩되지 않고, OE 신호의 펄스가 없는 부분에서는 복제용 클럭펄스신호 CLK - 2 의 펄스가 중첩되게 된다.
여기서, 필드 판별회로 (2) 로부터 홀수 필드인 것을 나타내는 신호가 OE ·게이트클럭 발생회로 (10) 에 입력된 경우, 도 2 에 나타낸 바와 같이, OE ·게이트클럭 발생회로 (10) 는 수평동기신호의 부분에 숫자 ① ~ ⑤ 로 나타낸 수평기간중, 예를 들면 수평기간 ①, ⑤ 에서 복제용 클럭펄스신호 CLK - 2 의 펄스가 중첩되도록, 수평기간 ②, ③, ④ 에서의 복제용 클럭펄스신호 CLK - 2 의 펄스의 상승과 동시에 하이레벨이 되는 OE 신호를 생성한다. 다음으로, 짝수 필드인 것을 나타내는 신호가 입력된 경우, 도 2 에 나타낸 바와 같이, OE ·게이트클럭 발생회로 (10) 는, 수평기간 ③ 에서 복제용 클럭펄스신호 CLK - 2 의 펄스가 중첩되도록, 수평기간 ①, ②, ④, ⑤ 에서의 복제용 클럭펄스신호 CLK - 2 의 펄스의 상승과 동시에 하이레벨이 되는 OE 신호를 생성한다.
즉, 홀수 필드에 있어서 복제용 클럭펄스신호 CLK - 2 의 펄스가 중첩되는 수평기간 ①, ⑤ 와 짝수 필드에 있어서 복제용 클럭펄스신호 CLK - 2 의 펄스가 중첩되는 수평기간 ③ 은, 2 수평기간 떨어져 있다. 이것은, OE ·게이트클럭 발생회로 (10) 내에 수평기간을 카운트하는 카운터와 래치회로를 구비해 두고, 래치회로를 사용하여 홀수 필드와 짝수 필드에서 2 수평기간 어긋난 펄스파형을 갖는 OE 신호를 생성함으로써 실현할 수 있다.
다음으로, 게이트드라이버 (6) 에는, OE ·게이트클럭 발생회로 (10) 로부터의 게이트클럭신호 G - CLK 및 OE 신호가 전환스위치 (12) 를 거쳐 입력된다. 그리고, 홀수 필드, 짝수 필드 각각에 있어서, 게이트클럭신호 G - CLK 중의 각 펄스의 상승 타이밍에 대응하여 하이레벨로 상승하고, 다음 펄스의 상승 타이밍으로 로우레벨로 하강하는 것과 같은 파형을 갖는 복수의 게이트 구동신호 (도 1 에 G1, G2, G3, …으로 나타낸다) 를 생성하고, 표시부 (7) 에 출력한다. 여기서의 OE 신호의 또 하나의 기능으로서, 도 2 중의 짝수 필드의 게이트 구동신호 G2 가 게이트클럭신호의 2 개째의 펄스에서 하이레벨로 상승한 후, OE 신호의 상승에 의해 게이트 구동신호 G2 가 로우레벨로 하강한다.
그 후, 이들 복수의 게이트 구동신호 (G1, G2, G3, …) 에 의해 표시부 (7) 의 복수의 게이트선의 각각이 구동된다. 이 때, START 신호가 하이레벨이 되고, 또한 게이트클럭신호의 최초의 펄스의 상승 타이밍으로 게이트 구동신호 G1 의 출력을 개시한다. 즉, START 신호는 최초의 라인 (TFT - LCD 표시부 (7) 의 가장 위의 수평라인) 이 출력되는 타이밍을 결정하는 신호이다.
다음으로, 영상신호의 수직화소수가 표시부 (7) 의 수직화소수보다도 많아, 축소를 행하는 경우를 예로 들어, 이하, 도 3 을 사용하여 설명한다.
카운터 (1) 의 작용은 카피의 경우와 공통이며, 하나의 수평동기신호에서부터 다음 수평동기신호가 입력될때까지의 사이의 기준 클럭수를 카운트하고, 그 카운트 결과 CNT 를 축소펄스 발생회로 (9) 에 수시 출력한다. 축소펄스 발생회로 (9) 에서는 CNT 가 어느 일정한 값에 일치했을 때 펄스를 출력하도록 설정되어 있으며, 도 3 에 나타낸 바와 같이, 수평동기신호의 상승 타이밍과 일수평기간을 2 등분했을 때의 1/2 시간째의 타이밍의 2 개의 타이밍으로 상승하는 펄스를 갖는 오리지날 클럭펄스신호 (도 1 에 CLK' 로 나타낸다) 를 생성한다. 이 오리지날 클럭펄스신호 CLK' 는 배속 선 순차구동 방식 원래의 클럭펄스신호이다. 또 동시에, 오리지날 클럭펄스신호 CLK' 중의 펄스축소를 어느 타이밍으로 행하는가를 결정하는 펄스를 갖는 축소용 제 2 클럭펄스신호 (이하, 단순히 축소용 클럭펄스신호라 기재한다, 도 1 에 CLK' - 2 로 나타낸다) 를 출력한다.
다음으로, OE ·게이트클럭 발생회로 (11) 에서는, 축소펄스 발생회로 (9) 로부터의 오리지날 클럭펄스신호 CLK' 및 축소용 클럭펄스신호 CLK' - 2 가 입력됨과 동시에, 축소용 클럭펄스신호 CLK' - 2 의 펄스의 상승 타이밍에 동기한 OE 신호 (도 1 중에 OE' 로 나타낸다) 가 생성된다. 여기서, 오리지날 클럭펄스신호 CLK' 중의 모든 펄스와, 축소용 클럭펄스신호 CLK' - 2 의 펄스를 중첩한 펄스를 갖는 게이트클럭신호 (도 1 에 G - CLK' 로 나타낸다) 를 생성한다. 단, 여기서의 펄스의 중첩이란, 축소용 클럭펄스신호 CLK' - 2 의 출력에 인버터를 넣어 「NOT」을 취하고, 그 결과와 오리지날 ·클럭펄스신호의 「AND」를 취하는 것을 의미한다.
또, 축소용 클럭펄스신호 CLK' - 2 의 펄스의 상승 타이밍에 동기한 OE 신호가 하이레벨이 되는 기간, 게이트클럭신호 G - CLK' 를 로우레벨로 유지한다. 따라서, 축소용 클럭펄스신호 CLK' - 2 의 펄스가 있는 부분에서는 오리지날 클럭펄스신호 CLK' 의 펄스가 축소되고, 축소용 클럭펄스신호 CLK' - 2 의 펄스가 없는 부분에서는 오리지날 클럭펄스신호 CLK' 의 펄스가 게이트클럭신호 G - CLK' 중에 그대로 남아있게 된다.
이 때, 필드 판별회로 (2) 로부터 홀수 필드인 것을 나타내는 신호가 OE ·게이트클럭 발생회로 (11) 에 입력되는 경우, 도 3 에 나타낸 바와 같이, OE ·게이트클럭 발생회로 (11) 는 수평동기신호의 부분에 숫자 ① ~ ⑤ 로 나타낸 수평기간중, 예를 들면 수평기간 ①, ⑤ 에서 축소용 클럭펄스신호 CLK' - 2 의 펄스가 중첩되도록, 수평기간 ①, ⑤ 에서의 축소용 클럭펄스신호 CLK' - 2 의 펄스의 상승과 동시에 하이레벨이 되는 OE 신호를 생성한다. 다음으로, 짝수 필드인 것을 나타내는 신호가 입력된 경우, 도 3 에 나타낸 바와 같이, OE ·게이트클럭 발생회로 (11) 는, 수평기간 ③ 에서 축소용 클럭펄스신호 CLK' - 2 의 펄스가 중첩되도록, 수평기간 ③ 에서의 축소용 클럭펄스신호 CLK' - 2 의 펄스의 상승과 동시에 하이레벨이 되는 OE 신호를 생성한다.
즉, 홀수 필드에 있어서 축소용 클럭펄스신호 CLK' - 2 의 펄스가 중첩되는 수평기간 ①, ⑤ 와 짝수 필드에 있어서 축소용 클럭펄스신호 CLK' - 2 의 펄스가 중첩되는 수평기간 ③ 은 2 수평기간 떨어져 있다. 이것도, 복제의 경우와 동일하게, OE ·게이트클럭 발생회로 (11) 내에 수평기간을 카운트하는 카운터와 래치회로를 구비해 두고, 래치회로를 사용하여 홀수 필드와 짝수 필드에서 2 수평기간 어긋난 펄스 파형을 갖는 OE 신호를 생성하는 것으로 실현할 수 있다.
또, 게이트 드라이버 (6) 의 작용은 카피의 경우와 동일하며, OE ·게이트클럭 발생회로 (11) 로부터, 홀수 필드, 짝수 필드 각각의 게이트클럭신호 G - CLK' 및 OE 신호가 입력되면, 게이트클럭신호 G - CLK' 중의 각 펄스의 상승 타이밍에 동기하여 하이레벨로 상승하고, 다음 펄스의 상승의 타이밍으로 로우레벨로 하강하는 것과 같은 파형을 갖는 복수의 게이트 구동신호 (도 1 에 G1, G2, G3, …으로 나타낸다) 를 생성하고, 표시부 (7) 에 출력한다. 여기서 도 3 중의 홀수 필드의 게이트 구동신호 G1 이 게이트클럭신호 G - CLK' 의 1 개째의 펄스에서 하이레벨로 상승한 후, OE 신호의 상승에 의해 게이트 구동신호 G1 이 로우레벨로 하강한다. 그 후, 이들 복수의 게이트 구동신호 (G1, G2, G3, …) 에 의해 표시부 (7) 의 각 게이트선이 구동된다.
본 실시형태의 액정표시장치에 있어서는, 구동회로가 확대표시, 축소표시 어느 것에도 대응할 수 있으며, 확대표시의 경우, 도 2 에 나타낸 바와 같이, 일수평기간내에 2 줄 또는 3 줄의 게이트선이 구동되게 되어, 표시부 (7) 상에서는 1 라인분의 동일한 영상 데이터가 복수줄의 라인에 표시되게 되므로, 표시부 (7) 의 수직화소수에 대응한 확대표시가 행해진다. 또, 축소표시의 경우, 배속 선 순차 구동방식에 있어서 원래 사용되는 일수평기간내에 2 개씩의 펄스를 갖는 오리지날 ·클럭펄스신호의 일부가 축소되게 되어, 표시부 (7) 의 수직화소수에 대응한 축소표시가 용이하게 행해진다.
이렇게, 본 실시형태의 경우, 확대표시 또는 축소표시가 행해질 때, 복수줄의 게이트선을 구동하는 각 게이트 구동신호 (G1, G2, G3, …) 는 각각이 다른 타이밍으로 하이레벨이 되며, 종래의 확대표시법과 같이 인접하는 2 줄의 게이트선이 동시에 하이레벨이 되는 경우가 없으므로, Cs 온게이트 구조의 보조용량을 갖는 액정표시장치에 대해 지장없이 적용할 수 있다. 또한, 상기 복수의 게이트 구동신호는 하이레벨 기간의 길이가 같으므로, 표시부 (7) 에 화상 불균일이 생기는 경우가 없다.
그리고, 본 실시형태에서는, 확대표시, 축소표시의 어느 경우도, 홀수 필드와 짝수 필드에 있어서 복제용 클럭펄스신호 CLK - 2 또는 축소용 클럭펄스신호 CLK' - 2 를 중첩하는 타이밍, 다시 말하면 복제 또는 축소를 행하는 타이밍을 2 수평기간 어긋나게 하고 있다. 그 때문에, 예를 들면 화면에 사선을 표시하는 경우, 부분적으로 선이 굵게 보이거나, 부분적으로 선이 잘린 것처럼 보이거나 하는 경우가 없고, 원활한 영상을 얻을 수 있는 효과를 발휘할 수 있다.
이 효과에 대해 다른 구체예를 들어 설명한다.
예를 들면 NTSC 용 영상신호를 수직화소수 540 줄의 표시패널에 확대표시할 때, 배속 선 순차 구동방식의 경우에는, 도 4 및 도 5 에 나타낸 바와 같이, 1h, 3h, …, 19h 로 나타내는 홀수 필드의 데이터와 2h, 4h, …, 20h 로 나타내는 짝수 필드의 데이터를 각각 카피하여, 2 개의 동일 데이터를 생성하고, 이들 2 개의 동일 데이터를 인접하는 수평 라인에 표시해 간다. 여기까지는 배속 선 순차 구동방식의 통상적인 동작이다.
그리고, 확대표시를 위해 예를 들면 수평라인 8 줄에 1 줄의 비율로 데이터를 카피하는 경우, 본 발명과 같이 홀수 필드와 짝수 필드에서 2 수평기간 이상 떨어진 타이밍으로 카피를 행하는 것이 아니라, 가령 시간적으로 인접하는 수평기간에서 카피를 행했다고 가정한다. 그 예를 도 5 에 나타낸다. 즉, 도 5 에 나타낸 바와 같이, 홀수 필드에서 데이터 7h 및 15h 의 카피를 행하고 (카피를 행하여 생긴 데이터를 도면중 부호 E 및 G 로 나타낸다), 짝수 필드에서는 데이터 8h 및 16h 의 카피를 행했다고 가정한다 (카피를 행하여 생긴 데이터를 도면중 부호 F 및 H 로 나타낸다). 이 경우, 사선을 표시하는 데이터인 경우, 도 5 의 우측에 나타낸 바와 같이, 홀수 필드와 짝수 필드가 겹쳐지게 된 사용자의 눈에는, 데이터 7h 와 데이터 8h 의 부분 및 데이터 15h 와 데이터 16h 의 부분이 다른 부분보다 굵어져 단차가 생긴 것처럼 보여, 자연스러운 사선으로 보이지 않는다.
그에 대해, 본 발명과 같이, 홀수 필드와 짝수 필드에서 2 수평기간 이상 떨어진 타이밍, 예를 들면 5 수평기간 떨어진 타이밍으로 카피를 행했다고 가정한다. 즉, 도 4 에 나타낸 바와 같이, 홀수 필드에서 데이터 7h 및 15h 의 카피를 행하고 (카피를 행하여 생긴 데이터를 도면중 부호 A 및 C 로 나타낸다), 짝수 필드에서는 데이터 12h 및 20h 의 카피를 행했다고 가정한다 (카피를 행하여 생긴 데이터를 도면중 부호 B 및 D 로 나타낸다). 이 경우, 사선을 표시하면, 도 4 의 우측에 나타낸 바와 같이, 사용자의 눈에는 굵게 보이는 부분 또는 단차형으로 보이는 부분이 적절하게 분산되어 보여, 비교적 자연스러운 사선으로 보인다.
다음으로, PAL 용 영상신호를 수직화소수 540 줄의 표시패널에 축소표시했을 때는, 도 6 및 도 7 에 나타낸 바와 같이, 배속 선 순차 구동방식이라면, 1h, 3h, …, 19h 로 나타내는 홀수 필드의 데이터와 2h, 4h, …, 20h 로 나타내는 짝수 필드의 데이터를 각각 카피하여 2 개의 동일 데이터를 생성하고, 이들 2 개의 동일 데이터를 인접하는 수평라인에 표시해 간다. 여기까지는 배속 선 순차구동의 통상적인 동작이다.
그리고, 축소표시를 위해, 예를 들면 수평라인 16 줄에 1 줄의 비율로 데이터의 축소를 행할 경우, 본 발명과 같이 홀수 필드와 짝수 필드에서 2 수평기간 이상 떨어진 타이밍으로 축소를 행하는 것이 아니라, 가령 시간적으로 인접하는 수평기간에서 축소를 행했다고 가정한다. 그 예를 도 7 에 나타낸다. 즉, 도 7 에 나타낸 바와 같이, 홀수 필드에서 데이터 15h 의 축소를 행하고 (축소를 행한 부분의 데이터를 도면중 부호 K 로 나타낸다), 짝수 필드에서는 데이터 16 h 의 축소를 행했다고 가정한다 (축소를 행한 부분의 데이터를 도면중 부호 L 로 나타낸다). 이 경우, 사선을 표시하면 도 7 의 우측에 나타낸 바와 같이, 홀수 필드와 짝수 필드가 겹쳐지게 된 사용자의 눈에는, 데이터 15h 와 데이터 16h 가 연속하는 부분이 다른 부분보다 가는 것이 눈에 띄어, 선이 잘린 것처럼 보인다.
그에 대해, 본 발명과 같이, 홀수 필드와 짝수 필드에서 2 수평기간 이상 떨어진 타이밍, 예를 들면 9 수평기간 떨어진 타이밍으로 카피를 행했다고 가정한다. 즉, 도 6 에 나타낸 바와 같이, 홀수 필드에서 데이터 15h 의 축소를 행하고 (축소를 행한 부분의 데이터를 도면중 부호 I 로 나타낸다), 짝수 필드에서는 데이터 24h 의 축소를 행했다고 가정한다 (축소를 행한 부분의 데이터를 도면중 부호 J 로 나타낸다). 이 경우, 사선을 표시하면, 도 6 의 우측에 나타낸 바와 같이, 사용자의 눈에는 가늘게 보이는 부분이 분산되어 작아져, 선이 잘린 것처럼은 보이지 않는다.
또한, 본 발명의 기술범위는 상기 실시형태에 한정되는 것은 아니며, 본 발명의 취지를 일탈하지 않는 범위에서 여러가지 변경을 가하는 것이 가능하다. 예를 들면, 상기 실시형태에서는 확대표시, 축소표시의 쌍방의 기능을 겸비한 액정표시장치의 예에 대해서 설명했는데, 한쪽의 기능만을 구비해도 충분하다면 그에 따른 회로구성으로 하면 된다. 또, 본 발명은 TFT 형 액정표시장치, 강유전액정 또는 반강유전액정을 사용한 액정표시장치에 응용 가능하다.
이상, 상세하게 설명한 바와 같이, 본 발명의 표시장치에 의하면, 확대표시 또는 축소표시가 행해질 때, 복수줄의 게이트선을 구동하는 복수의 게이트 구동신호는 각각이 다른 타이밍으로 하이레벨이 되고, 종래의 확대표시법과 같이 인접하는 2 줄의 게이트선이 동시에 하이레벨이 되는 것과 같은 경우가 없으므로, Cs 온게이트 구조의 보조용량을 갖는 표시장치에 대해 지장없이 적용할 수 있다. 또한, 예를 들면 화면에 대해 기울어져 뻗어 있는 선을 표시하는 경우, 각 필드에 있어서 2 수평기간 이상 떨어진 수평기간에서 신호 데이터의 복제 또는 축소를 행하고 있으므로, 부분적으로 선이 굵어지는 부분, 선이 잘린 부분 등이 사용자에게 인식되는 경우가 없으며, 원활한 화상을 얻을 수 있다.

Claims (4)

  1. 2 개의 필드에 의해 표시부에 일화면을 표시함과 동시에 소정의 수직화소수가 설정된 표시부에 대해 상기 수직화소수보다도 적은 수직화소수를 갖는 영상신호를 확대표시할 때, 상기 표시부의 소정의 수직화소수와 동일한 수직화소수를 갖는 영상신호를 표시할 때 발생되는 오리지날 ·클럭펄스신호에 더해 복제용의 제 2 클럭펄스신호를 일수평기간내에 발생시켜, 상기 오리지날 ·클럭펄스신호 및 제 2 클럭펄스신호의 발생을 일수평기간마다 반복하는 펄스 발생수단과, 상기 펄스 발생수단으로부터의 상기 오리지날 ·클럭펄스신호 및 제 2 클럭펄스신호를 받아들여, 모든 수의 상기 오리지날 ·클럭펄스신호와 상기 표시부의 수직화소수에서 상기 영상신호의 수직화소수를 감한 수만큼의 상기 제 2 클럭펄스신호를 상기 제 2 클럭펄스 신호가 상기 2 필드의 각각에 있어서 2 수평기간 이상 떨어진 수평기간의 각각에 발생하도록 중첩하여 이루어지는 게이트클럭신호를 발생시키는 게이트클럭 발생수단과, 상기 게이트클럭 발생수단으로부터의 상기 게이트클럭신호를 받아들여, 각 수평기간마다 상기 게이트클럭신호중의 각 펄스에 대응한 수의 게이트선을 구동하는 게이트 구동신호를 발생시키는 게이트 구동수단을 구비한 구동회로를 갖는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서, 상기 표시장치는 TFT 형 액정표시장치인 것을 특징으로 하는 표시장치.
  3. 2 개의 필드에 의해 표시부에 일화면을 표시하고 또한 일수평기간에 따른 영상신호를 상기 표시부의 인접하는 2 줄의 게이트선마다 기록함으로써 표시함과 동시에 소정의 수직화소수가 설정된 표시부에 대해 상기 수직화소수보다도 많은 수직화소수를 갖는 영상신호를 축소표시할 때, 상기 표시부의 소정의 수직화소수와 동일한 수직화소수를 갖는 영상신호를 표시할 때 발생되는 2 개의 오리지날 ·클럭펄스신호에 더하여 상기 오리지날 ·클럭펄스신호와 동일한 펄스폭인 축소용의 제 2 클럭펄스신호를 일수평기간내에 발생시켜, 상기 2 개의 오리지날 ·클럭펄스신호 및 제 2 클럭펄스신호의 발생을 일수평기간마다 반복하는 펄스발생수단과, 상기 펄스발생수단으로부터의 상기 클럭펄스신호를 받아들여, 모든 수의 상기 오리지날 ·클럭펄스신호와 상기 영상신호의 수직화소수로부터 상기 표시부의 수직화소수를 감한 수만큼의 상기 제 2 클럭펄스신호를 상기 제 2 클럭펄스신호가 상기 2 필드의 각각에 있어서 2 수평기간 이상 떨어진 수평기간의 각각에 발생하도록 중첩하여 이루어지는 게이트클럭신호를 발생시키는 게이트클럭 발생수단과, 상기 게이트클럭 발생수단으로부터의 상기 게이트클럭신호를 받아들여, 각 수평기간마다 상기 게이트클럭 신호중의 각 펄스에 대응한 수의 게이트선을 구동하는 게이트구동신호를 발생시키는 게이트 구동수단을 구비한 구동회로를 갖는 것을 특징으로하는 표시장치.
  4. 제 3 항에 있어서, 상기 표시장치는 TFT 형 액정표시장치인 것을 특징으로 하는 표시장치.
KR1019990051321A 1998-11-27 1999-11-18 표시장치 KR100319424B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33825798A JP3602355B2 (ja) 1998-11-27 1998-11-27 表示装置
JP98-338257 1998-11-27

Publications (2)

Publication Number Publication Date
KR20000035557A true KR20000035557A (ko) 2000-06-26
KR100319424B1 KR100319424B1 (ko) 2002-01-05

Family

ID=18316423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990051321A KR100319424B1 (ko) 1998-11-27 1999-11-18 표시장치

Country Status (5)

Country Link
US (1) US6618032B1 (ko)
EP (1) EP1005011A1 (ko)
JP (1) JP3602355B2 (ko)
KR (1) KR100319424B1 (ko)
TW (1) TW528999B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001285626A (ja) * 2000-03-31 2001-10-12 Murata Mach Ltd 画像処理方法及び画像処理装置
JP2002236542A (ja) * 2001-02-09 2002-08-23 Sanyo Electric Co Ltd 信号検出装置
JP3789113B2 (ja) * 2003-01-17 2006-06-21 キヤノン株式会社 画像表示装置
US7102610B2 (en) * 2003-04-21 2006-09-05 National Semiconductor Corporation Display system with frame buffer and power saving sequence
KR101012788B1 (ko) * 2003-10-16 2011-02-08 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR101211219B1 (ko) * 2005-10-31 2012-12-11 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
TWI368898B (en) * 2007-04-30 2012-07-21 Chunghwa Picture Tubes Ltd Method and apparatus for zooming image
KR102371896B1 (ko) * 2015-06-29 2022-03-11 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
CN106782357B (zh) * 2016-11-24 2019-09-20 深圳市华星光电技术有限公司 栅极驱动电路、goa电路和显示驱动方法
CN106774635B (zh) * 2016-12-05 2019-11-29 上海航天控制技术研究所 一种三冗余计算机同步方法
CN107331358B (zh) * 2017-07-19 2019-11-15 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板栅极信号控制方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138309A (en) * 1990-04-03 1992-08-11 Aura Systems, Inc. Electronic switch matrix for a video display system
JP3582082B2 (ja) * 1992-07-07 2004-10-27 セイコーエプソン株式会社 マトリクス型表示装置,マトリクス型表示制御装置及びマトリクス型表示駆動装置
JPH06167966A (ja) 1992-06-15 1994-06-14 Seiko Epson Corp 表示回路
US5267296A (en) * 1992-10-13 1993-11-30 Digiray Corporation Method and apparatus for digital control of scanning X-ray imaging systems
US6236431B1 (en) * 1993-05-27 2001-05-22 Canon Kabushiki Kaisha Video camera apparatus with distance measurement area adjusted based on electronic magnification
US5801672A (en) 1993-09-09 1998-09-01 Kabushiki Kaisha Toshiba Display device and its driving method
US5486867A (en) * 1993-11-30 1996-01-23 Raytheon Company High resolution digital phase detector
DE19540146B4 (de) 1994-10-27 2012-06-21 Nec Corp. Flüssigkristallanzeige vom aktiven Matrixtyp mit Treibern für Multimedia-Anwendungen und Ansteuerverfahren dafür
JP2919283B2 (ja) 1994-12-09 1999-07-12 日本電気株式会社 映像表示装置の駆動回路
JPH08234703A (ja) 1995-02-28 1996-09-13 Sony Corp 表示装置
KR0145472B1 (ko) * 1995-07-18 1998-07-15 김광호 와이드 스크린 디스플레이시스템의 이미지 처리장치
JPH0955917A (ja) * 1995-08-14 1997-02-25 Casio Comput Co Ltd 表示装置
JP3270809B2 (ja) * 1996-03-29 2002-04-02 富士通株式会社 液晶表示装置および液晶表示装置の表示方法
JPH09307839A (ja) * 1996-05-09 1997-11-28 Fujitsu Ltd 表示装置および該表示装置の駆動方法並びに駆動回路
JP3747523B2 (ja) * 1996-07-02 2006-02-22 ソニー株式会社 画像処理装置および処理方法
JP3602343B2 (ja) * 1998-09-02 2004-12-15 アルプス電気株式会社 表示装置

Also Published As

Publication number Publication date
EP1005011A1 (en) 2000-05-31
KR100319424B1 (ko) 2002-01-05
JP3602355B2 (ja) 2004-12-15
JP2000163008A (ja) 2000-06-16
US6618032B1 (en) 2003-09-09
TW528999B (en) 2003-04-21

Similar Documents

Publication Publication Date Title
RU2104589C1 (ru) Способ работы контроллера жидкокристаллического дисплея
US20080297457A1 (en) Liquid crystal display device and driving method thereof
KR100319424B1 (ko) 표시장치
US7432901B2 (en) Driving apparatus for liquid crystal display
KR100367538B1 (ko) 전기 광학 장치, 그 구동방법, 그 주사선 구동회로 및전자기기
KR100288023B1 (ko) 평면표시장치및표시방법
JPH11259053A (ja) 液晶表示装置
KR100316979B1 (ko) 표시부에 맞춰 영상신호를 확대,축소할 수 있는 표시장치
KR100244042B1 (ko) 디스플레이되는 화상을 임의로 확대할 수 있는 액정 디스플레이 장치
US6593918B2 (en) Matrix-type panel driving circuit and method and liquid crystal display device
JP2664780B2 (ja) 液晶表示装置
JPH08122743A (ja) 映像表示装置
CN101140739B (zh) 液晶显示装置
JP2001154639A (ja) 液晶表示装置及びその駆動方法
JP2985017B2 (ja) 電気光学的表示装置の駆動方法
JP2657139B2 (ja) 液晶表示装置の駆動方法
JP2928059B2 (ja) インタレース表示制御回路
JPH0273788A (ja) 平面ディスプレイ装置
JPH10271419A (ja) 液晶表示装置
KR0141221B1 (ko) 액정표시판넬의 구동회로
JPH04104675A (ja) 液晶駆動法
JPH0851584A (ja) 液晶駆動回路
JPH04104582A (ja) アクティブマトリクス型液晶表示装置の画素駆動方法
JP2000267620A (ja) 平面表示装置
KR19990050336A (ko) 멀티 스캔 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061019

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee