JP2001306034A - 平面表示装置及びその画像表示方法 - Google Patents
平面表示装置及びその画像表示方法Info
- Publication number
- JP2001306034A JP2001306034A JP2000121276A JP2000121276A JP2001306034A JP 2001306034 A JP2001306034 A JP 2001306034A JP 2000121276 A JP2000121276 A JP 2000121276A JP 2000121276 A JP2000121276 A JP 2000121276A JP 2001306034 A JP2001306034 A JP 2001306034A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal scanning
- circuit
- clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 サンプリング周波数に応じた水平走査回路を
使用することなしに、水平方向の表示画素数を増やすこ
とが可能な平面表示装置を提供する。 【解決手段】 水平走査クロック信号（ＨＣＫ）及び水
平走査開始信号（ＨＳＴ）に基づいて位相の異なる複数
のＨＳＴを得るシフトレジスタ１３０と、ＨＣＫを分周
した位相の異なる複数のクロック信号を発生するクロッ
ク発生回路１２０と、複数のＨＳＴと複数のクロック信
号に基づいてサンプルホールド信号を発生するサンプリ
ング信号発生手段１４０と、入力した映像信号をサンプ
ルホールド信号に基づき表示信号として出力するサンプ
ルホールド回路１６０とを具備し、サンプリング信号発
生手段１４０において、シフトレジスタ１３０から供給
される位相の異なる複数のＨＳＴと、水平走査開始信号
の各々に対応した位相の異なる複数のクロック信号に基
づいてサンプルホールド信号を発生するようにした。
使用することなしに、水平方向の表示画素数を増やすこ
とが可能な平面表示装置を提供する。 【解決手段】 水平走査クロック信号（ＨＣＫ）及び水
平走査開始信号（ＨＳＴ）に基づいて位相の異なる複数
のＨＳＴを得るシフトレジスタ１３０と、ＨＣＫを分周
した位相の異なる複数のクロック信号を発生するクロッ
ク発生回路１２０と、複数のＨＳＴと複数のクロック信
号に基づいてサンプルホールド信号を発生するサンプリ
ング信号発生手段１４０と、入力した映像信号をサンプ
ルホールド信号に基づき表示信号として出力するサンプ
ルホールド回路１６０とを具備し、サンプリング信号発
生手段１４０において、シフトレジスタ１３０から供給
される位相の異なる複数のＨＳＴと、水平走査開始信号
の各々に対応した位相の異なる複数のクロック信号に基
づいてサンプルホールド信号を発生するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置等の
平面表示装置に関する。
平面表示装置に関する。
【０００２】
【従来の技術】図７は、従来の平面表示装置における水
平／垂直走査系の回路構成を示したもので、とくに水平
走査回路の構成を詳細に示した回路構成図である。
平／垂直走査系の回路構成を示したもので、とくに水平
走査回路の構成を詳細に示した回路構成図である。
【０００３】図中、符号１０１，１０２，１０３は、液
晶の劣化を防ぐために必要な交流駆動を可能にするため
の処理がなされた映像信号Ｒ、Ｇ、Ｂがそれぞれ供給さ
れる水平走査回路１００の入力端子である。これら入力
端子１０１，１０２，１０３に供給された各映像信号
Ｒ、Ｇ、Ｂは水平走査回路１００に供給される。
晶の劣化を防ぐために必要な交流駆動を可能にするため
の処理がなされた映像信号Ｒ、Ｇ、Ｂがそれぞれ供給さ
れる水平走査回路１００の入力端子である。これら入力
端子１０１，１０２，１０３に供給された各映像信号
Ｒ、Ｇ、Ｂは水平走査回路１００に供給される。
【０００４】この水平走査回路１００は、タイミング信
号発生回路２００から出力される水平走査クロック信号
（ＨＣＫ）と水平走査開始信号（ＨＳＴ）に基づいてＳ
１，Ｓ２，・・・，Ｓｎの順序でサンプルホールド（サ
ンプリング）信号を発生するサンプリング信号発生回路
１４０と、このサンプルホールド信号に応じて映像信号
Ｒ、Ｇ、Ｂをサンプリングして保持するサンプルホール
ド回路１６０と、このサンプルホールド回路１６０から
供給された信号をタイミング信号発生回路２００から出
力される出力制御信号（ＨＯＥ）に基づいて出力する出
力バッファ回路１７０とにより構成される。
号発生回路２００から出力される水平走査クロック信号
（ＨＣＫ）と水平走査開始信号（ＨＳＴ）に基づいてＳ
１，Ｓ２，・・・，Ｓｎの順序でサンプルホールド（サ
ンプリング）信号を発生するサンプリング信号発生回路
１４０と、このサンプルホールド信号に応じて映像信号
Ｒ、Ｇ、Ｂをサンプリングして保持するサンプルホール
ド回路１６０と、このサンプルホールド回路１６０から
供給された信号をタイミング信号発生回路２００から出
力される出力制御信号（ＨＯＥ）に基づいて出力する出
力バッファ回路１７０とにより構成される。
【０００５】図８と図９はそれぞれ、従来の水平走査回
路１００のサンプリング信号発生回路１４０を示す回路
構成図と、その動作を説明するためのタイミングチャー
トである。以下、図８及び図９を用いて水平走査回路１
００を詳細に説明する。
路１００のサンプリング信号発生回路１４０を示す回路
構成図と、その動作を説明するためのタイミングチャー
トである。以下、図８及び図９を用いて水平走査回路１
００を詳細に説明する。
【０００６】サンプリング信号発生回路１４０は、フリ
ップフロップ１４０−ｍ（ｍ＝１，２，３，・・・，
ｎ）により水平走査開始信号（ＨＳＴ）を水平走査クロ
ック信号（ＨＣＫ）に基づき遅延させるシフトレジスタ
を構成し、図９に示すサンプルホールド信号Ｓ１，Ｓ
２，Ｓ３，・・・，Ｓｎを発生し、サンプルホールド回
路１６０に供給する。
ップフロップ１４０−ｍ（ｍ＝１，２，３，・・・，
ｎ）により水平走査開始信号（ＨＳＴ）を水平走査クロ
ック信号（ＨＣＫ）に基づき遅延させるシフトレジスタ
を構成し、図９に示すサンプルホールド信号Ｓ１，Ｓ
２，Ｓ３，・・・，Ｓｎを発生し、サンプルホールド回
路１６０に供給する。
【０００７】サンプルホールド回路１６０は、前記サン
プリングホールド信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎ
により、端子１０１，１０２，１０３から供給される映
像信号Ｒ、Ｇ、Ｂをサンプルホールドし、出力バッファ
回路１７０にそのホールドされた映像信号を表示信号と
して供給する。
プリングホールド信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎ
により、端子１０１，１０２，１０３から供給される映
像信号Ｒ、Ｇ、Ｂをサンプルホールドし、出力バッファ
回路１７０にそのホールドされた映像信号を表示信号と
して供給する。
【０００８】出力バッファ回路１７０は、タイミング信
号発生回路２００から供給された出力制御信号（ＨＯ
Ｅ）に基づいて、サンプルホールド回路１６０から供給
される表示信号を液晶パネル２０２に供給する。
号発生回路２００から供給された出力制御信号（ＨＯ
Ｅ）に基づいて、サンプルホールド回路１６０から供給
される表示信号を液晶パネル２０２に供給する。
【０００９】垂直走査回路２０１は、タイミング信号発
生回路２００から出力する垂直走査クロック信号（ＶＣ
Ｋ）と垂直走査開始信号（ＶＳＴ）に基づいてＬ１，Ｌ
２，・・・，Ｌｍの順序で走査信号を発生する。
生回路２００から出力する垂直走査クロック信号（ＶＣ
Ｋ）と垂直走査開始信号（ＶＳＴ）に基づいてＬ１，Ｌ
２，・・・，Ｌｍの順序で走査信号を発生する。
【００１０】液晶パネル２０２は、マトリクス状に配置
された複数の画素電極２０３と、画素電極への印加電圧
を制御する複数のスイッチング素子２０４と、各スイッ
チング素子へ表示信号を伝達する複数のデータ信号線２
０６と、各スイッチング素子２０４の導通信号を伝達す
る複数の走査信号線２０５とから構成されており、デー
タ信号線２０６には水平走査回路１００の出力バッファ
回路１７０から出力する表示信号が供給され、走査線信
号には垂直走査回路２０１から出力すると走査信号が供
給される。
された複数の画素電極２０３と、画素電極への印加電圧
を制御する複数のスイッチング素子２０４と、各スイッ
チング素子へ表示信号を伝達する複数のデータ信号線２
０６と、各スイッチング素子２０４の導通信号を伝達す
る複数の走査信号線２０５とから構成されており、デー
タ信号線２０６には水平走査回路１００の出力バッファ
回路１７０から出力する表示信号が供給され、走査線信
号には垂直走査回路２０１から出力すると走査信号が供
給される。
【００１１】
【発明が解決しようとする課題】一般に、液晶パネル２
０２の表示画素数が多いと、図７のサンプリング信号発
生回路１４０と、サンプルホールド回路１６０の回路規
模が増大し、それに伴い水平走査クロック信号（ＨＣ
Ｋ）の周波数が高くなる。特に最近の液晶表示装置で
は、液晶パネル２０２の縦横の比率が３：４の画面に加
えて９：１６のワイド画面が普及してきており、このワ
イド画面の場合は、水平方向の画素数も更に多くなるた
め、それに伴い水平走査クロック信号（ＨＣＫ）の周波
数も高くなる。
０２の表示画素数が多いと、図７のサンプリング信号発
生回路１４０と、サンプルホールド回路１６０の回路規
模が増大し、それに伴い水平走査クロック信号（ＨＣ
Ｋ）の周波数が高くなる。特に最近の液晶表示装置で
は、液晶パネル２０２の縦横の比率が３：４の画面に加
えて９：１６のワイド画面が普及してきており、このワ
イド画面の場合は、水平方向の画素数も更に多くなるた
め、それに伴い水平走査クロック信号（ＨＣＫ）の周波
数も高くなる。
【００１２】しかし、水平走査クロック信号（ＨＣＫ）
の周波数が高くなるとサンプルホールド回路１６０を構
成するコンデンサの値が小さくなり、画素電圧の保持特
性がばらつくという問題が生じるため、サンプリング周
波数に応じた水平走査回路１００を使用しなければなら
ない。従って、高い周波数と低い周波数で同じ水平走査
回路１００を用いることができないため、コストが増大
するという問題点があった。
の周波数が高くなるとサンプルホールド回路１６０を構
成するコンデンサの値が小さくなり、画素電圧の保持特
性がばらつくという問題が生じるため、サンプリング周
波数に応じた水平走査回路１００を使用しなければなら
ない。従って、高い周波数と低い周波数で同じ水平走査
回路１００を用いることができないため、コストが増大
するという問題点があった。
【００１３】また、高い周波数と低い周波数で同じ水平
走査回路１００を用いる方法として画面の分割駆動を行
う方法があるが、この方法ではラインメモリ等を用いて
時間軸伸長を行う等のディジタル信号処理回路が必要と
なるため、同様にコストの増大が避けられない。
走査回路１００を用いる方法として画面の分割駆動を行
う方法があるが、この方法ではラインメモリ等を用いて
時間軸伸長を行う等のディジタル信号処理回路が必要と
なるため、同様にコストの増大が避けられない。
【００１４】本発明は、サンプリング周波数に応じた水
平走査回路を使用することなしに、水平方向の表示画素
数を増やすことが可能な平面表示装置及びその画像表示
方法を提供する。
平走査回路を使用することなしに、水平方向の表示画素
数を増やすことが可能な平面表示装置及びその画像表示
方法を提供する。
【００１５】
【課題を解決するための手段】上記目的を達成するた
め、この発明に係わる平面表示装置は、表示パネルの複
数の走査信号線と複数のデータ信号線の交点にマトリク
ス状に配置された複数の表示画素と、前記複数の走査信
号線に接続された垂直走査回路と、前記複数のデータ信
号線に表示信号を供給する水平走査回路とを有し、前記
垂直走査回路へ垂直走査クロック信号と垂直走査開始信
号とを供給し、前記水平走査回路へ水平走査クロック信
号と水平走査開始信号と映像信号とを供給することによ
り、前記表示パネルに画像を表示する平面表示装置にお
いて、前記水平走査回路は、前記水平走査クロック信号
及び水平走査開始信号に基づいて位相の異なる複数の水
平走査開始信号を得るシフトレジスタと、水平走査クロ
ック信号を分周した位相の異なる複数のクロック信号を
発生するクロック発生手段と、前記複数の水平走査開始
信号と複数のクロック信号に基づいてサンプリング信号
を発生するサンプリング信号発生手段と、前記映像信号
から前記サンプリング信号に基づき表示信号を取得する
表示信号取得手段とからなり、前記サンプリング信号発
生手段は、前記シフトレジスタから供給される位相の異
なる複数の水平走査開始信号と、前記水平走査開始信号
の各々に対応した位相の異なる複数のクロック信号に基
づいて前記サンプリング信号を発生することを特徴とす
る。
め、この発明に係わる平面表示装置は、表示パネルの複
数の走査信号線と複数のデータ信号線の交点にマトリク
ス状に配置された複数の表示画素と、前記複数の走査信
号線に接続された垂直走査回路と、前記複数のデータ信
号線に表示信号を供給する水平走査回路とを有し、前記
垂直走査回路へ垂直走査クロック信号と垂直走査開始信
号とを供給し、前記水平走査回路へ水平走査クロック信
号と水平走査開始信号と映像信号とを供給することによ
り、前記表示パネルに画像を表示する平面表示装置にお
いて、前記水平走査回路は、前記水平走査クロック信号
及び水平走査開始信号に基づいて位相の異なる複数の水
平走査開始信号を得るシフトレジスタと、水平走査クロ
ック信号を分周した位相の異なる複数のクロック信号を
発生するクロック発生手段と、前記複数の水平走査開始
信号と複数のクロック信号に基づいてサンプリング信号
を発生するサンプリング信号発生手段と、前記映像信号
から前記サンプリング信号に基づき表示信号を取得する
表示信号取得手段とからなり、前記サンプリング信号発
生手段は、前記シフトレジスタから供給される位相の異
なる複数の水平走査開始信号と、前記水平走査開始信号
の各々に対応した位相の異なる複数のクロック信号に基
づいて前記サンプリング信号を発生することを特徴とす
る。
【００１６】また、上記目的を達成するため、この発明
に係わる平面表示装置の画像表示方法においては、表示
パネルの複数の走査信号線と複数のデータ信号線の交点
にマトリクス状に配置された複数の表示画素と、前記複
数の走査信号線に接続された垂直走査回路と、前記複数
のデータ信号線に表示信号を供給する水平走査回路とを
有し、前記垂直走査回路へ垂直走査クロック信号と垂直
走査開始信号とを供給し、前記水平走査回路へ水平走査
クロック信号と水平走査開始信号と映像信号とを供給す
ることにより、前記表示パネルに画像を表示する平面表
示装置の画像表示方法において、前記水平走査クロック
信号及び水平走査開始信号に基づいて位相の異なる複数
の水平走査開始信号を生成し、かつ水平走査クロック信
号を分周した位相の異なる複数のクロック信号とを生成
するとともに、前記位相の異なる複数の水平走査開始信
号と前記水平走査開始信号の各々に対応した位相の異な
る複数のクロック信号に基づいてサンプリング信号を発
生し、該サンプリング信号の出力期間に応じて表示信号
をデータ信号線に供給することを特徴とする。
に係わる平面表示装置の画像表示方法においては、表示
パネルの複数の走査信号線と複数のデータ信号線の交点
にマトリクス状に配置された複数の表示画素と、前記複
数の走査信号線に接続された垂直走査回路と、前記複数
のデータ信号線に表示信号を供給する水平走査回路とを
有し、前記垂直走査回路へ垂直走査クロック信号と垂直
走査開始信号とを供給し、前記水平走査回路へ水平走査
クロック信号と水平走査開始信号と映像信号とを供給す
ることにより、前記表示パネルに画像を表示する平面表
示装置の画像表示方法において、前記水平走査クロック
信号及び水平走査開始信号に基づいて位相の異なる複数
の水平走査開始信号を生成し、かつ水平走査クロック信
号を分周した位相の異なる複数のクロック信号とを生成
するとともに、前記位相の異なる複数の水平走査開始信
号と前記水平走査開始信号の各々に対応した位相の異な
る複数のクロック信号に基づいてサンプリング信号を発
生し、該サンプリング信号の出力期間に応じて表示信号
をデータ信号線に供給することを特徴とする。
【００１７】上記構成によれば、水平走査クロック信号
（ＨＣＫ）の周波数を高くした場合でも、これに合わせ
て水平走査回路の動作速度を早くする必要がないので、
水平走査回路のサンプルホールド回路を構成するコンデ
ンサ容量に依存することなしに、水平走査クロック信号
（ＨＣＫ）の周波数を高くすることができる。したがっ
て、サンプリング周波数に応じた水平走査回路を使用す
ることなしに、水平方向の表示画素数を増やすことが可
能となる。
（ＨＣＫ）の周波数を高くした場合でも、これに合わせ
て水平走査回路の動作速度を早くする必要がないので、
水平走査回路のサンプルホールド回路を構成するコンデ
ンサ容量に依存することなしに、水平走査クロック信号
（ＨＣＫ）の周波数を高くすることができる。したがっ
て、サンプリング周波数に応じた水平走査回路を使用す
ることなしに、水平方向の表示画素数を増やすことが可
能となる。
【００１８】
【発明の実施の形態】以下、この発明に係わる平面表示
装置及びその画像表示方法の一実施形態について説明す
る。
装置及びその画像表示方法の一実施形態について説明す
る。
【００１９】図１は、この実施形態に係わる平面表示装
置における水平／垂直走査系の回路構成を示したもの
で、とくに水平走査回路３００の構成を詳細に示した回
路構成図である。なお、水平走査回路３００を除き他の
構成は図７に示した従来例と同一であり、同等部分には
同一符号を付している。
置における水平／垂直走査系の回路構成を示したもの
で、とくに水平走査回路３００の構成を詳細に示した回
路構成図である。なお、水平走査回路３００を除き他の
構成は図７に示した従来例と同一であり、同等部分には
同一符号を付している。
【００２０】この実施形態の平面表示装置の液晶パネル
２０２を駆動させるための装置は、水平走査回路１０
０、垂直走査回路２０１及びタイミング信号発生回路２
００から構成されている。
２０２を駆動させるための装置は、水平走査回路１０
０、垂直走査回路２０１及びタイミング信号発生回路２
００から構成されている。
【００２１】水平走査回路３００には、液晶の劣化を防
ぐために必要な交流駆動を可能にするための処理がなさ
れた映像信号Ｒ、Ｇ、Ｂがそれぞれに供給される入力端
子１０１，１０２，１０３がある。これら入力端子１０
１，１０２，１０３に供給された映像信号Ｒ、Ｇ、Ｂは
入力バッファ回路１１０に供給される。
ぐために必要な交流駆動を可能にするための処理がなさ
れた映像信号Ｒ、Ｇ、Ｂがそれぞれに供給される入力端
子１０１，１０２，１０３がある。これら入力端子１０
１，１０２，１０３に供給された映像信号Ｒ、Ｇ、Ｂは
入力バッファ回路１１０に供給される。
【００２２】水平走査回路３００は、入力バッファ回路
１１０、クロック発生回路１２０、シフトレジスタ１３
０、サンプリング信号発生回路１４０、出力禁止回路１
５０、サンプルホールド回路１６０、出力バッファ回路
１７０とから構成される。
１１０、クロック発生回路１２０、シフトレジスタ１３
０、サンプリング信号発生回路１４０、出力禁止回路１
５０、サンプルホールド回路１６０、出力バッファ回路
１７０とから構成される。
【００２３】入力バッファ回路１１０は、入力端子１０
１，１０２，１０３から供給された映像信号Ｒ、Ｇ、Ｂ
をサンプルホールド回路１６０に供給する。
１，１０２，１０３から供給された映像信号Ｒ、Ｇ、Ｂ
をサンプルホールド回路１６０に供給する。
【００２４】クロック発生回路１２０は、タイミング信
号発生回路２００から供給される水平走査開始信号（Ｈ
ＳＴ）と水平走査クロック信号（ＨＣＫ）に基づいて位
相の初期設定がなされ、かつシフトレジスタ１３０の出
力数ｊの数だけ水平走査クロック信号（ＨＣＫ）を分周
して位相の異なるｊ本のクロック信号を発生する。そし
て、シフトレジスタ１３０の水平走査開始信号（ＨＳＴ
ｊ）の位相に応じたクロック信号をサンプリング信号発
生回路１４０のシフトレジスタ１４０−１，２，・・
・，ｊにそれぞれ供給する。
号発生回路２００から供給される水平走査開始信号（Ｈ
ＳＴ）と水平走査クロック信号（ＨＣＫ）に基づいて位
相の初期設定がなされ、かつシフトレジスタ１３０の出
力数ｊの数だけ水平走査クロック信号（ＨＣＫ）を分周
して位相の異なるｊ本のクロック信号を発生する。そし
て、シフトレジスタ１３０の水平走査開始信号（ＨＳＴ
ｊ）の位相に応じたクロック信号をサンプリング信号発
生回路１４０のシフトレジスタ１４０−１，２，・・
・，ｊにそれぞれ供給する。
【００２５】シフトレジスタ１３０は、タイミング信号
発生回路２００から供給される１クロック周期或いは１
クロック周期の水平走査開始信号（ＨＳＴ）をタイミン
グ信号発生回路２００から供給される水平走査クロック
信号（ＨＣＫ）に基づいてサンプリングし、１クロック
周期ずつ位相が遅延した信号をサンプリング信号発生回
路１４０に供給する。
発生回路２００から供給される１クロック周期或いは１
クロック周期の水平走査開始信号（ＨＳＴ）をタイミン
グ信号発生回路２００から供給される水平走査クロック
信号（ＨＣＫ）に基づいてサンプリングし、１クロック
周期ずつ位相が遅延した信号をサンプリング信号発生回
路１４０に供給する。
【００２６】サンプリング信号発生回路１４０は、シフ
トレジスタｋ １４０−ｋ（ｋ＝１，２，・・・，ｊ）
により構成され、各シフトレジスタ１，２，・・・，ｊ
のＤ入力に供給される、シフトレジスタ１３０のＱ１，
Ｑ２，・・・，Ｑｊからの出力信号と、各シフトレジス
タのＣＫ入力に供給されるクロック発生回路１２０から
のクロック信号に基づいて、Ｓ１，Ｓ２，Ｓ３，・・
・，Ｓｎの順序でサンプルホールド信号を発生する。
トレジスタｋ １４０−ｋ（ｋ＝１，２，・・・，ｊ）
により構成され、各シフトレジスタ１，２，・・・，ｊ
のＤ入力に供給される、シフトレジスタ１３０のＱ１，
Ｑ２，・・・，Ｑｊからの出力信号と、各シフトレジス
タのＣＫ入力に供給されるクロック発生回路１２０から
のクロック信号に基づいて、Ｓ１，Ｓ２，Ｓ３，・・
・，Ｓｎの順序でサンプルホールド信号を発生する。
【００２７】出力禁止回路１５０は、タイミング信号発
生回路２００から供給される水平走査開始信号（ＨＳ
Ｔ）及び水平走査クロック信号（ＨＣＫ）に基づいて、
水平走査開始信号（ＨＳＴ）のパルス幅が１クロック周
期と同じかどうかを検出し、前記パルス幅が１クロック
周期と同じ場合にだけサンプルホールド信号の出力期間
を１クロック周期に制限する出力禁止制御信号を発生
し、この出力禁止制御期間はサンプルホールド回路１６
０へのサンプルホールド信号の供給を禁止する。
生回路２００から供給される水平走査開始信号（ＨＳ
Ｔ）及び水平走査クロック信号（ＨＣＫ）に基づいて、
水平走査開始信号（ＨＳＴ）のパルス幅が１クロック周
期と同じかどうかを検出し、前記パルス幅が１クロック
周期と同じ場合にだけサンプルホールド信号の出力期間
を１クロック周期に制限する出力禁止制御信号を発生
し、この出力禁止制御期間はサンプルホールド回路１６
０へのサンプルホールド信号の供給を禁止する。
【００２８】サンプルホールド回路１６０は、出力禁止
回路１５０から供給されたサンプルホールド信号に応じ
て、入力バッファ回路１１０を介して入力端子１０１，
１０２，１０３から供給された映像信号Ｒ、Ｇ、Ｂをサ
ンプリングして保持し、出力バッファ回路１７０にその
ホールドされた映像信号を表示信号として供給する。
回路１５０から供給されたサンプルホールド信号に応じ
て、入力バッファ回路１１０を介して入力端子１０１，
１０２，１０３から供給された映像信号Ｒ、Ｇ、Ｂをサ
ンプリングして保持し、出力バッファ回路１７０にその
ホールドされた映像信号を表示信号として供給する。
【００２９】出力バッファ回路１７０は、タイミング信
号発生回路２００から供給された出力制御信号（ＨＯ
Ｅ）に基づいて、サンプルホールド回路１６０から供給
される表示信号を液晶パネル２０２に供給する。
号発生回路２００から供給された出力制御信号（ＨＯ
Ｅ）に基づいて、サンプルホールド回路１６０から供給
される表示信号を液晶パネル２０２に供給する。
【００３０】垂直走査回路２０１は、タイミング信号発
生回路２００から出力する垂直走査クロック信号（ＶＣ
Ｋ）と垂直走査開始信号（ＶＳＴ）に基づいてＬ１，Ｌ
２，・・・，Ｌｍの順序で走査信号を発生する。
生回路２００から出力する垂直走査クロック信号（ＶＣ
Ｋ）と垂直走査開始信号（ＶＳＴ）に基づいてＬ１，Ｌ
２，・・・，Ｌｍの順序で走査信号を発生する。
【００３１】液晶パネル２０２は、マトリクス状に配置
された複数の画素電極２０３と、画素電極への印加電圧
を制御する複数のスイッチング素子２０４と、各スイッ
チング素子へ表示信号を伝達する複数のデータ信号線２
０６と、各スイッチング素子２０４の導通信号を伝達す
る複数の走査信号線２０５とから構成されており、デー
タ信号線２０６には水平走査回路３００の出力バッファ
回路１７０から出力する表示信号が供給され、走査線信
号には垂直走査回路２０１から出力する走査信号が供給
される。
された複数の画素電極２０３と、画素電極への印加電圧
を制御する複数のスイッチング素子２０４と、各スイッ
チング素子へ表示信号を伝達する複数のデータ信号線２
０６と、各スイッチング素子２０４の導通信号を伝達す
る複数の走査信号線２０５とから構成されており、デー
タ信号線２０６には水平走査回路３００の出力バッファ
回路１７０から出力する表示信号が供給され、走査線信
号には垂直走査回路２０１から出力する走査信号が供給
される。
【００３２】図２は、図１においてｊ＝３とした場合の
水平走査回路３００の具体的な回路構成図であり、図１
と同等部分を同一符号で示している。また図３は、図２
に示す水平走査回路３００の動作を説明するためのタイ
ミングチャートである。
水平走査回路３００の具体的な回路構成図であり、図１
と同等部分を同一符号で示している。また図３は、図２
に示す水平走査回路３００の動作を説明するためのタイ
ミングチャートである。
【００３３】水平走査回路３００は、入力バッファ回路
１１０、クロック発生回路１２０、シフトレジスタ１３
０、サンプリング信号発生回路１４０、出力禁止回路１
５０、サンプルホールド回路１６０、出力バッファ回路
１７０とから構成される。
１１０、クロック発生回路１２０、シフトレジスタ１３
０、サンプリング信号発生回路１４０、出力禁止回路１
５０、サンプルホールド回路１６０、出力バッファ回路
１７０とから構成される。
【００３４】クロック発生回路１２０、シフトレジスタ
１３０及び出力禁止回路１５０には、図３に示す水平走
査クロック信号（ＨＣＫ）と水平走査開始信号（ＨＳ
Ｔ）がタイミング信号発生回路２００から供給される。
１３０及び出力禁止回路１５０には、図３に示す水平走
査クロック信号（ＨＣＫ）と水平走査開始信号（ＨＳ
Ｔ）がタイミング信号発生回路２００から供給される。
【００３５】クロック発生回路１２０は、タイミング信
号発生回路２００から供給される水平走査クロック信号
（ＨＣＫ）と水平走査開始信号（ＨＳＴ）に基づいて位
相の初期設定がなされ、図３に示す水平走査クロック信
号（ＨＣＫ）を３分周した位相の異なるクロック信号Ｃ
Ｋ１，ＣＫ２，ＣＫ３を発生し、このクロック信号ＣＫ
１，ＣＫ２，ＣＫ３をサンプリング信号発生回路１４０
のシフトレジスタ３０１，３０２，３０３にそれぞれ供
給する。
号発生回路２００から供給される水平走査クロック信号
（ＨＣＫ）と水平走査開始信号（ＨＳＴ）に基づいて位
相の初期設定がなされ、図３に示す水平走査クロック信
号（ＨＣＫ）を３分周した位相の異なるクロック信号Ｃ
Ｋ１，ＣＫ２，ＣＫ３を発生し、このクロック信号ＣＫ
１，ＣＫ２，ＣＫ３をサンプリング信号発生回路１４０
のシフトレジスタ３０１，３０２，３０３にそれぞれ供
給する。
【００３６】シフトレジスタ１３０は、フリップフロッ
プ１３１，１３２，１３３から構成され、前記水平走査
クロック信号（ＨＣＫ）に基づいて、図３に示す水平走
査開始信号（ＨＳＴ）を遅延した信号ＨＳＴ１，ＨＳＴ
２，ＨＳＴ３を発生し、サンプリング信号発生回路１４
０に供給する。
プ１３１，１３２，１３３から構成され、前記水平走査
クロック信号（ＨＣＫ）に基づいて、図３に示す水平走
査開始信号（ＨＳＴ）を遅延した信号ＨＳＴ１，ＨＳＴ
２，ＨＳＴ３を発生し、サンプリング信号発生回路１４
０に供給する。
【００３７】サンプリング信号発生回路１４０は、フリ
ップフロップ３ｋ−２（ｋ＝１，２，・・・，ｉ）から
なるシフトレジスタ３０１と、フリップフロップ３ｋ−
１（ｋ＝１，２，・・・，ｉ）からなるシフトレジスタ
３０２と、フリップフロップ３ｋ（ｋ＝１，２，・・
・，ｉ）からなるシフトレジスタ３０３により構成され
る。
ップフロップ３ｋ−２（ｋ＝１，２，・・・，ｉ）から
なるシフトレジスタ３０１と、フリップフロップ３ｋ−
１（ｋ＝１，２，・・・，ｉ）からなるシフトレジスタ
３０２と、フリップフロップ３ｋ（ｋ＝１，２，・・
・，ｉ）からなるシフトレジスタ３０３により構成され
る。
【００３８】このシフトレジスタ３０１，３０２，３０
３は、クロック発生回路１２０からそれぞれ供給される
クロック信号ＣＫ１，ＣＫ２，ＣＫ３に基づいてシフト
レジスタ１３０から供給される水平走査開始信号（ＨＳ
Ｔ１，ＨＳＴ２，ＨＳＴ３）を遅延することで水平走査
クロック信号（ＨＣＫ）の３クロック幅のサンプルホー
ルド信号を発生し、出力禁止回路１５０に供給する。
３は、クロック発生回路１２０からそれぞれ供給される
クロック信号ＣＫ１，ＣＫ２，ＣＫ３に基づいてシフト
レジスタ１３０から供給される水平走査開始信号（ＨＳ
Ｔ１，ＨＳＴ２，ＨＳＴ３）を遅延することで水平走査
クロック信号（ＨＣＫ）の３クロック幅のサンプルホー
ルド信号を発生し、出力禁止回路１５０に供給する。
【００３９】出力禁止回路１５０は、タイミング信号発
生回路２００から供給される水平走査開始信号（ＨＳ
Ｔ）及び水平走査クロック信号（ＨＣＫ）に基づいて、
水平走査開始信号（ＨＳＴ）のパルス幅が水平走査クロ
ック信号（ＨＣＫ）の１クロック周期と同じかどうかを
検出し、同じ場合にだけサンプルホールド信号の出力期
間を１クロック周期に制限する。サンプルホールド信号
の出力期間を制限する手法としては、例えばクロック信
号ＣＫ１，ＣＫ２，ＣＫ３と同一形状の出力禁止制御信
号を発生し、この信号が発生している間の出力禁止制御
期間中はサンプルホールド回路１６０へのサンプルホー
ルド信号の供給を禁止する。この制御によりサンプルホ
ールド回路１６０へ供給するサンプルホールド信号Ｓ
１，Ｓ２，・・・，Ｓｎは、その出力期間が１クロック
周期の期間に限定される。
生回路２００から供給される水平走査開始信号（ＨＳ
Ｔ）及び水平走査クロック信号（ＨＣＫ）に基づいて、
水平走査開始信号（ＨＳＴ）のパルス幅が水平走査クロ
ック信号（ＨＣＫ）の１クロック周期と同じかどうかを
検出し、同じ場合にだけサンプルホールド信号の出力期
間を１クロック周期に制限する。サンプルホールド信号
の出力期間を制限する手法としては、例えばクロック信
号ＣＫ１，ＣＫ２，ＣＫ３と同一形状の出力禁止制御信
号を発生し、この信号が発生している間の出力禁止制御
期間中はサンプルホールド回路１６０へのサンプルホー
ルド信号の供給を禁止する。この制御によりサンプルホ
ールド回路１６０へ供給するサンプルホールド信号Ｓ
１，Ｓ２，・・・，Ｓｎは、その出力期間が１クロック
周期の期間に限定される。
【００４０】サンプルホールド回路１６０は、このサン
プルホールド信号に応じて入力バッファ回路１１０を介
して入力端子１０１，１０２，１０３から供給された映
像信号Ｒ、Ｇ、Ｂをサンプリングして保持し、出力バッ
ファ回路１７０にそのホールドされた映像信号を表示信
号として供給する。
プルホールド信号に応じて入力バッファ回路１１０を介
して入力端子１０１，１０２，１０３から供給された映
像信号Ｒ、Ｇ、Ｂをサンプリングして保持し、出力バッ
ファ回路１７０にそのホールドされた映像信号を表示信
号として供給する。
【００４１】出力バッファ回路１７０は、タイミング信
号発生回路２００から供給された出力制御信号（ＨＯ
Ｅ）に基づいて、サンプルホールド回路１６０から供給
される表示信号を液晶パネル２０２に供給する。
号発生回路２００から供給された出力制御信号（ＨＯ
Ｅ）に基づいて、サンプルホールド回路１６０から供給
される表示信号を液晶パネル２０２に供給する。
【００４２】図４は、水平走査開始信号（ＨＳＴ）の周
波数が高いときの動作を説明するためのタイミングチャ
ートである。
波数が高いときの動作を説明するためのタイミングチャ
ートである。
【００４３】クロック発生回路１２０、シフトレジスタ
１３０及び出力禁止回路１５０には、図３に示す水平走
査クロック信号（ＨＣＫ）と、水平走査クロック信号
（ＨＣＫ）の３クロック周期分のパルス幅を持つ水平走
査開始信号（ＨＳＴ）がタイミング信号発生回路２００
から供給される。
１３０及び出力禁止回路１５０には、図３に示す水平走
査クロック信号（ＨＣＫ）と、水平走査クロック信号
（ＨＣＫ）の３クロック周期分のパルス幅を持つ水平走
査開始信号（ＨＳＴ）がタイミング信号発生回路２００
から供給される。
【００４４】シフトレジスタ１３０は、フリップフロッ
プ１３１，１３２，１３３から構成され、前記水平走査
クロック信号（ＨＣＫ）に基づいて水平走査開始信号
（ＨＳＴ）を遅延した水平走査クロック信号（ＨＣＫ）
の３クロック周期分のパルス幅を持つ信号ＨＳＴ１，Ｈ
ＳＴ２，ＨＳＴ３を発生し、サンプリング信号発生回路
１４０に供給する。
プ１３１，１３２，１３３から構成され、前記水平走査
クロック信号（ＨＣＫ）に基づいて水平走査開始信号
（ＨＳＴ）を遅延した水平走査クロック信号（ＨＣＫ）
の３クロック周期分のパルス幅を持つ信号ＨＳＴ１，Ｈ
ＳＴ２，ＨＳＴ３を発生し、サンプリング信号発生回路
１４０に供給する。
【００４５】出力禁止回路１５０は、タイミング信号発
生回路２００から供給される水平走査開始信号（ＨＳ
Ｔ）と水平走査クロック信号（ＨＣＫ）に基づいて、水
平走査開始信号（ＨＳＴ）のパルス幅が水平走査クロッ
ク信号（ＨＣＫ）の１クロック周期と同じかどうかを検
出する。この場合は、パルス幅が１クロック周期と同じ
でないため、出力禁止制御信号を発生せず、サンプルホ
ールド回路１６０へサンプルホールド信号Ｓ１，Ｓ２，
・・・，Ｓｎを水平走査クロック信号（ＨＣＫ）の３ク
ロック周期分のパルス幅のまま供給する。
生回路２００から供給される水平走査開始信号（ＨＳ
Ｔ）と水平走査クロック信号（ＨＣＫ）に基づいて、水
平走査開始信号（ＨＳＴ）のパルス幅が水平走査クロッ
ク信号（ＨＣＫ）の１クロック周期と同じかどうかを検
出する。この場合は、パルス幅が１クロック周期と同じ
でないため、出力禁止制御信号を発生せず、サンプルホ
ールド回路１６０へサンプルホールド信号Ｓ１，Ｓ２，
・・・，Ｓｎを水平走査クロック信号（ＨＣＫ）の３ク
ロック周期分のパルス幅のまま供給する。
【００４６】このように、図４のサンプルホールド信号
Ｓ１，Ｓ２，・・・，Ｓｎのパルス幅は、図３の場合に
比べて水平走査クロック信号（ＨＣＫ）の周期の３倍に
なっている。従って、水平走査クロック信号（ＨＣＫ）
の周波数が高い場合に適用すれば、サンプルホールド信
号Ｓ１，Ｓ２，…，Ｓｎのパルス幅を水平走査クロック
信号（ＨＣＫ）の周期の整数倍にすることができる。
Ｓ１，Ｓ２，・・・，Ｓｎのパルス幅は、図３の場合に
比べて水平走査クロック信号（ＨＣＫ）の周期の３倍に
なっている。従って、水平走査クロック信号（ＨＣＫ）
の周波数が高い場合に適用すれば、サンプルホールド信
号Ｓ１，Ｓ２，…，Ｓｎのパルス幅を水平走査クロック
信号（ＨＣＫ）の周期の整数倍にすることができる。
【００４７】図５（ａ）〜（ｃ）は、図２の水平走査回
路３００における出力禁止回路１５０の具体例を示す回
路構成図である。
路３００における出力禁止回路１５０の具体例を示す回
路構成図である。
【００４８】図５（ａ）の出力禁止回路１５０は、水平
走査回路３００の外部入力端子として設けられた端子１
０４と禁止回路１５１と禁止信号発生回路１５４とで構
成される。
走査回路３００の外部入力端子として設けられた端子１
０４と禁止回路１５１と禁止信号発生回路１５４とで構
成される。
【００４９】禁止回路１５１は、サンプリング信号発生
回路１４０から供給されたサンプルホールド信号Ｓ１，
Ｓ２，・・・，Ｓｎを禁止信号発生回路１５４より供給
された出力禁止制御信号に基づいて、その出力期間を制
限してサンプルホールド回路１６０に供給する。例えば
この禁止回路１５１は、ＡＮＤゲート１５２によって構
成され、ＡＮＤゲートの一端には出力禁止制御信号が、
また他端にはサンプルホールド信号が入力される。ＡＮ
Ｄゲートからの出力は、出力期間の制限を受けたサンプ
ルホールド信号としてサンプルホールド回路１６０に供
給される。
回路１４０から供給されたサンプルホールド信号Ｓ１，
Ｓ２，・・・，Ｓｎを禁止信号発生回路１５４より供給
された出力禁止制御信号に基づいて、その出力期間を制
限してサンプルホールド回路１６０に供給する。例えば
この禁止回路１５１は、ＡＮＤゲート１５２によって構
成され、ＡＮＤゲートの一端には出力禁止制御信号が、
また他端にはサンプルホールド信号が入力される。ＡＮ
Ｄゲートからの出力は、出力期間の制限を受けたサンプ
ルホールド信号としてサンプルホールド回路１６０に供
給される。
【００５０】禁止信号発生回路１５４は、タイミング信
号発生回路２００から供給される水平走査開始信号（Ｈ
ＳＴ）と水平走査クロック信号（ＨＣＫ）に基づいて、
サンプルホールド信号Ｓ１，Ｓ２，・・・，Ｓｎの出力
期間を１クロック周期に制限する出力禁止制御信号を発
生し、端子１０４から供給される制御信号に基づいて、
出力禁止制御信号を禁止回路１５１に供給する。例え
ば、端子１０４から供給される制御信号により、図４の
クロック信号ＣＫ１，ＣＫ２，ＣＫ３と同一形状の信号
或いはＨレベルの信号が禁止回路１５１に出力禁止制御
信号として出力される。
号発生回路２００から供給される水平走査開始信号（Ｈ
ＳＴ）と水平走査クロック信号（ＨＣＫ）に基づいて、
サンプルホールド信号Ｓ１，Ｓ２，・・・，Ｓｎの出力
期間を１クロック周期に制限する出力禁止制御信号を発
生し、端子１０４から供給される制御信号に基づいて、
出力禁止制御信号を禁止回路１５１に供給する。例え
ば、端子１０４から供給される制御信号により、図４の
クロック信号ＣＫ１，ＣＫ２，ＣＫ３と同一形状の信号
或いはＨレベルの信号が禁止回路１５１に出力禁止制御
信号として出力される。
【００５１】図５（ｂ）の出力禁止回路１５０は、水平
走査回路３００の外部入力端子として設けられた端子１
０４と禁止回路１５１とで構成される。
走査回路３００の外部入力端子として設けられた端子１
０４と禁止回路１５１とで構成される。
【００５２】禁止回路１５１は、サンプリング信号発生
回路１４０から供給されたサンプルホールド信号Ｓ１，
Ｓ２，・・・，Ｓｎを、端子１０４から供給される制御
信号としての出力禁止制御信号とタイミング信号発生回
路２００から供給される水平走査クロック信号（ＨＣ
Ｋ）に基づきその出力期間を制限してサンプルホールド
回路１６０に供給する。例えばこの禁止回路１５１は、
ＡＮＤゲート１５２とフリップフロップ１５３とにより
構成され、ＡＮＤゲートの一端には出力禁止制御信号
が、また他端にはサンプルホールド信号が入力される。
また、ＡＮＤゲートの出力がフリップフロップの入力に
導かれる。フリップフロップ１５３はＡＮＤゲート１５
２の出力と水平走査クロック信号（ＨＣＫ）に基づいて
制御され、このフリップフロップ１５３からの出力は、
出力期間の制限を受けたサンプルホールド信号としてサ
ンプルホールド回路１６０に供給される。
回路１４０から供給されたサンプルホールド信号Ｓ１，
Ｓ２，・・・，Ｓｎを、端子１０４から供給される制御
信号としての出力禁止制御信号とタイミング信号発生回
路２００から供給される水平走査クロック信号（ＨＣ
Ｋ）に基づきその出力期間を制限してサンプルホールド
回路１６０に供給する。例えばこの禁止回路１５１は、
ＡＮＤゲート１５２とフリップフロップ１５３とにより
構成され、ＡＮＤゲートの一端には出力禁止制御信号
が、また他端にはサンプルホールド信号が入力される。
また、ＡＮＤゲートの出力がフリップフロップの入力に
導かれる。フリップフロップ１５３はＡＮＤゲート１５
２の出力と水平走査クロック信号（ＨＣＫ）に基づいて
制御され、このフリップフロップ１５３からの出力は、
出力期間の制限を受けたサンプルホールド信号としてサ
ンプルホールド回路１６０に供給される。
【００５３】図５（ｃ）の出力禁止回路１５０は、水平
走査回路３００の外部入力端子として設けられた端子１
０４と禁止回路１５１とで構成される。
走査回路３００の外部入力端子として設けられた端子１
０４と禁止回路１５１とで構成される。
【００５４】禁止回路１５１は、サンプリング信号発生
回路１４０から供給されたサンプルホールド信号Ｓ１，
Ｓ２，・・・，Ｓｎを、端子１０４を介してタイミング
信号発生回路２００で発生した出力禁止制御信号に基づ
きその出力期間を制限してサンプルホールド回路１６０
に供給する。例えばこの禁止回路１５１は、ＡＮＤゲー
ト１５２により構成され、ＡＮＤゲートの一端には出力
禁止制御信号が、また他端にはサンプルホールド信号が
入力され、ＡＮＤゲートからの出力は、出力期間の制限
を受けたサンプルホールド信号としてサンプルホールド
回路１６０に供給される。
回路１４０から供給されたサンプルホールド信号Ｓ１，
Ｓ２，・・・，Ｓｎを、端子１０４を介してタイミング
信号発生回路２００で発生した出力禁止制御信号に基づ
きその出力期間を制限してサンプルホールド回路１６０
に供給する。例えばこの禁止回路１５１は、ＡＮＤゲー
ト１５２により構成され、ＡＮＤゲートの一端には出力
禁止制御信号が、また他端にはサンプルホールド信号が
入力され、ＡＮＤゲートからの出力は、出力期間の制限
を受けたサンプルホールド信号としてサンプルホールド
回路１６０に供給される。
【００５５】図６は、水平走査回路３００の他の実施形
態を示す回路構成図であり、図１と同等部分を同一符号
で示す。
態を示す回路構成図であり、図１と同等部分を同一符号
で示す。
【００５６】図６に示す平面表示装置の水平走査回路３
００は、入力バッファ回路１１０、クロック発生回路１
２０、シフトレジスタ１３０、サンプリング信号発生回
路１４０、出力禁止回路１５０、サンプルホールド回路
１６０、出力バッファ回路１７０とから構成される。
００は、入力バッファ回路１１０、クロック発生回路１
２０、シフトレジスタ１３０、サンプリング信号発生回
路１４０、出力禁止回路１５０、サンプルホールド回路
１６０、出力バッファ回路１７０とから構成される。
【００５７】この水平走査回路３００において図１と特
に異なるのは、液晶パネル２０２に表示する映像が図１
では映像信号Ｒ、Ｇ、Ｂを順次サンプリングしたもので
あったが、図６では映像信号Ｒ、Ｇ、Ｂを同時サンプリ
ングしたものであることである。
に異なるのは、液晶パネル２０２に表示する映像が図１
では映像信号Ｒ、Ｇ、Ｂを順次サンプリングしたもので
あったが、図６では映像信号Ｒ、Ｇ、Ｂを同時サンプリ
ングしたものであることである。
【００５８】入力バッファ回路１１０は、入力端子１０
１，１０２，１０３から供給された映像信号Ｒ、Ｇ、Ｂ
をそれぞれ３系統の信号に分配し、サンプルホールド回
路１６０の最初の３画素に１系統目の映像信号Ｒ、Ｇ、
Ｂが、次の３画素に２系統目の映像信号Ｒ、Ｇ、Ｂが・
・・・というように順番に供給する。従って、サンプリ
ング信号発生回路１４０で発生されたサンプルホールド
信号は、出力禁止回路１５０を介してサンプルホールド
回路１６０に３画素毎に供給される。
１，１０２，１０３から供給された映像信号Ｒ、Ｇ、Ｂ
をそれぞれ３系統の信号に分配し、サンプルホールド回
路１６０の最初の３画素に１系統目の映像信号Ｒ、Ｇ、
Ｂが、次の３画素に２系統目の映像信号Ｒ、Ｇ、Ｂが・
・・・というように順番に供給する。従って、サンプリ
ング信号発生回路１４０で発生されたサンプルホールド
信号は、出力禁止回路１５０を介してサンプルホールド
回路１６０に３画素毎に供給される。
【００５９】サンプルホールド回路１６０は、出力禁止
回路１５０を介して供給された一つのサンプルホールド
信号に応じて１系統の映像信号Ｒ、Ｇ、Ｂを同時にサン
プリングして保持し、出力バッファ回路１７にそのホー
ルドされた映像信号を表示信号として供給する。
回路１５０を介して供給された一つのサンプルホールド
信号に応じて１系統の映像信号Ｒ、Ｇ、Ｂを同時にサン
プリングして保持し、出力バッファ回路１７にそのホー
ルドされた映像信号を表示信号として供給する。
【００６０】この図６の構成では、入力バッファ回路１
１０によって映像信号を複数の信号線に分配すること
で、同一信号線におけるサンプリング期間が重なること
なくサンプリング期間を長くすることができる。
１０によって映像信号を複数の信号線に分配すること
で、同一信号線におけるサンプリング期間が重なること
なくサンプリング期間を長くすることができる。
【００６１】
【発明の効果】以上説明したように、この発明に係わる
平面表示装置及びその画像表示方法においては、サンプ
ルホールド回路を構成するコンデンサ容量に依存するこ
となく水平走査クロック信号（ＨＣＫ）の周波数を高く
することができるため、サンプリング周波数に応じた水
平走査回路を使用することなく、水平方向の表示画素数
を増やすことが可能となる。これによると、水平走査ク
ロック信号（ＨＣＫ）の周波数に依存することなく高い
周波数と低い周波数で同じ水平走査回路を用いることが
可能となるため、同一の水平走査回路を量産することで
コスト低減が可能となる。
平面表示装置及びその画像表示方法においては、サンプ
ルホールド回路を構成するコンデンサ容量に依存するこ
となく水平走査クロック信号（ＨＣＫ）の周波数を高く
することができるため、サンプリング周波数に応じた水
平走査回路を使用することなく、水平方向の表示画素数
を増やすことが可能となる。これによると、水平走査ク
ロック信号（ＨＣＫ）の周波数に依存することなく高い
周波数と低い周波数で同じ水平走査回路を用いることが
可能となるため、同一の水平走査回路を量産することで
コスト低減が可能となる。
【００６２】従って、画素数の多いハイビジョン信号等
を表示する平面表示装置においても、画面の分割駆動処
理を行うディジタル信号処理回路が不必要となるため、
コスト低減が可能となる。
を表示する平面表示装置においても、画面の分割駆動処
理を行うディジタル信号処理回路が不必要となるため、
コスト低減が可能となる。
【図面の簡単な説明】
【図１】実施形態に係わる平面表示装置の水平走査回路
の構成を詳細に示す回路構成図。
の構成を詳細に示す回路構成図。
【図２】図１でｊ＝３とした場合の水平走査回路の具体
的な回路構成図。
的な回路構成図。
【図３】図２に示す水平走査回路の動作を説明するため
のタイミングチャート。
のタイミングチャート。
【図４】水平走査開始信号の周波数が高いときの水平走
査回路の動作を説明するためのタイミングチャート。
査回路の動作を説明するためのタイミングチャート。
【図５】（ａ）〜（ｃ）は出力禁止回路の具体例を示す
回路構成図。
回路構成図。
【図６】水平走査回路の他の実施形態を示す回路構成
図。
図。
【図７】従来の平面表示装置における水平走査回路の構
成を詳細に示す回路構成図。
成を詳細に示す回路構成図。
【図８】従来の水平走査回路のサンプリング信号発生回
路を示す回路構成図。
路を示す回路構成図。
【図９】図７と図８に示す水平走査回路の動作を説明す
るためのタイミングチャート。
るためのタイミングチャート。
１００，３００ 水平走査回路 １０１〜１０４ 外部入力端子 １１０ 入力バッファ回路 １２０ クロック発生回路 １３０ シフトレジスタ １４０ サンプリング信号発生回路 １５０ 出力禁止回路 １５１ 禁止回路 １５２ ＡＮＤゲート １５３ フリップフロップ １５４ 禁止信号発生回路 １６０ サンプルホールド回路 １７０ 出力バッファ回路 ２００ タイミング信号発生回路 ２０１ 垂直走査回路 ２０２ 液晶パネル ２０３ 画素電極 ２０４ スイッチング素子 ２０５ 走査信号線 ２０６ データ信号線
Claims (12)
- 【請求項１】 表示パネルの複数の走査信号線と複数の
データ信号線の交点にマトリクス状に配置された複数の
表示画素と、前記複数の走査信号線に接続された垂直走
査回路と、前記複数のデータ信号線に表示信号を供給す
る水平走査回路とを有し、前記垂直走査回路へ垂直走査
クロック信号と垂直走査開始信号とを供給し、前記水平
走査回路へ水平走査クロック信号と水平走査開始信号と
映像信号とを供給することにより、前記表示パネルに画
像を表示する平面表示装置において、 前記水平走査回路は、 前記水平走査クロック信号及び水平走査開始信号に基づ
いて位相の異なる複数の水平走査開始信号を得るシフト
レジスタと、水平走査クロック信号を分周した位相の異
なる複数のクロック信号を発生するクロック発生手段
と、前記複数の水平走査開始信号と複数のクロック信号
に基づいてサンプリング信号を発生するサンプリング信
号発生手段と、前記映像信号から前記サンプリング信号
に基づき表示信号を取得する表示信号取得手段とからな
り、 前記サンプリング信号発生手段は、前記シフトレジスタ
から供給される位相の異なる複数の水平走査開始信号
と、前記水平走査開始信号の各々に対応した位相の異な
る複数のクロック信号に基づいて前記サンプリング信号
を発生することを特徴とする平面表示装置。 - 【請求項２】 前記サンプリング信号の出力期間を制限
する出力禁止手段を具備し、 前記出力禁止手段は、前記水平走査開始信号のパルス幅
が前記水平走査クロック信号の１クロック周期と同じ場
合には、前記サンプリング信号の出力期間を１クロック
周期に制限して前記取得手段に供給することを特徴とす
る請求項１記載の平面表示装置。 - 【請求項３】 前記サンプリング信号の出力期間を制限
する出力禁止手段を具備し、 前記出力禁止手段は、前記水平走査開始信号のパルス幅
が前記水平走査クロック信号の１クロック周期と同じで
ない場合には、前記サンプリング信号の出力期間を制限
せずに前記取得手段に供給することを特徴とする請求項
１又は２記載の平面表示装置。 - 【請求項４】 前記出力禁止手段を制御する制御信号を
供給する外部入力端子を具備し、 前記外部入力端子から供給される制御信号に基づいて前
記サンプリング信号の出力期間を制限する制御を強制的
に切り換えることを特徴とする請求項２又は３記載の平
面表示装置。 - 【請求項５】 前記サンプリング信号の出力期間を制御
する出力禁止制御信号が供給される出力禁止手段を具備
し、 前記出力禁止手段は、前記出力禁止制御信号によりその
出力期間を制限して前記サンプリング信号を前記取得手
段に供給することを特徴とする請求項２又は３記載の平
面表示装置。 - 【請求項６】 前記サンプリング信号の出力期間を制御
する出力禁止制御信号と水平走査クロック信号が供給さ
れる出力禁止手段を具備し、 前記出力禁止手段は、前記出力禁止制御信号と前記水平
走査クロック信号とに基づきサンプリング信号の出力期
間を制限して表示信号を取得する取得手段に供給するこ
とを特徴とする請求項２又は３記載の平面表示装置。 - 【請求項７】 表示パネルの複数の走査信号線と複数の
データ信号線の交点にマトリクス状に配置された複数の
表示画素と、前記複数の走査信号線に接続された垂直走
査回路と、前記複数のデータ信号線に表示信号を供給す
る水平走査回路とを有し、前記垂直走査回路へ垂直走査
クロック信号と垂直走査開始信号とを供給し、前記水平
走査回路へ水平走査クロック信号と水平走査開始信号と
映像信号とを供給することにより、前記表示パネルに画
像を表示する平面表示装置の画像表示方法において、 前記水平走査クロック信号及び水平走査開始信号に基づ
いて位相の異なる複数の水平走査開始信号を生成し、か
つ水平走査クロック信号を分周した位相の異なる複数の
クロック信号とを生成するとともに、前記位相の異なる
複数の水平走査開始信号と前記水平走査開始信号の各々
に対応した位相の異なる複数のクロック信号に基づいて
サンプリング信号を発生し、該サンプリング信号の出力
期間に応じて表示信号をデータ信号線に供給することを
特徴とする平面表示装置の画像表示方法。 - 【請求項８】 前記水平走査開始信号のパルス幅が前記
水平走査クロック信号の１クロック周期と同じ場合に
は、前記サンプリング信号の出力期間を１クロック周期
に制限することを特徴とする請求項７記載の平面表示装
置の画像表示方法。 - 【請求項９】 前記水平走査開始信号のパルス幅が前記
水平走査クロック信号の１クロック周期と同じでない場
合には、前記サンプリング信号の出力期間を制限しない
ことを特徴とする請求項７又は８記載の平面表示装置の
画像表示方法。 - 【請求項１０】 外部入力端子から供給される制御信号
に基づいて前記サンプリング信号の出力期間を制限する
制御を強制的に切り換えることを特徴とする請求項７又
は８記載の平面表示装置の画像表示方法。 - 【請求項１１】 前記サンプリング信号の出力期間を制
御する出力禁止制御信号に基づいて、前記サンプリング
信号の出力期間を制限することを特徴とする請求項８又
は９記載の平面表示装置の画像表示方法。 - 【請求項１２】 前記サンプリング信号の出力期間を制
御する出力禁止制御信号と水平走査クロック信号に基づ
いて、前記サンプリング信号の出力期間を制限すること
を特徴とする請求項８又は９記載の平面表示装置の画像
表示方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000121276A JP2001306034A (ja) | 2000-04-21 | 2000-04-21 | 平面表示装置及びその画像表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000121276A JP2001306034A (ja) | 2000-04-21 | 2000-04-21 | 平面表示装置及びその画像表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001306034A true JP2001306034A (ja) | 2001-11-02 |
| JP2001306034A5 JP2001306034A5 (ja) | 2007-06-07 |
Family
ID=18631955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000121276A Pending JP2001306034A (ja) | 2000-04-21 | 2000-04-21 | 平面表示装置及びその画像表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001306034A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018138603A1 (en) * | 2017-01-26 | 2018-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device including the semiconductor device |
| US11509918B2 (en) | 2017-01-26 | 2022-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and electronic device |
-
2000
- 2000-04-21 JP JP2000121276A patent/JP2001306034A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018138603A1 (en) * | 2017-01-26 | 2018-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device including the semiconductor device |
| US10650766B2 (en) | 2017-01-26 | 2020-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device including the semiconductor device |
| US11062666B2 (en) | 2017-01-26 | 2021-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device including the semiconductor device |
| US11373612B2 (en) | 2017-01-26 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device including the semiconductor device |
| US11509918B2 (en) | 2017-01-26 | 2022-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7224341B2 (en) | Driving circuit system for use in electro-optical device and electro-optical device | |
| US6329980B1 (en) | Driving circuit for display device | |
| JPH1124632A (ja) | アクティブマトリクス型画像表示装置及びその駆動方法 | |
| JP2625390B2 (ja) | 液晶表示装置およびその駆動方法 | |
| US8411014B2 (en) | Signal processing circuit and method | |
| JP2001324967A (ja) | 液晶表示装置 | |
| JP2006163424A (ja) | 高速データ・サンプリング・システム | |
| JP3270809B2 (ja) | 液晶表示装置および液晶表示装置の表示方法 | |
| JP2001306034A (ja) | 平面表示装置及びその画像表示方法 | |
| JP2815102B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3015544B2 (ja) | 液晶表示装置 | |
| JPH08160904A (ja) | 映像表示装置の駆動方法及び駆動回路 | |
| JP2924842B2 (ja) | 液晶表示装置 | |
| JP3129234B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH07261714A (ja) | アクティブマトリクス表示素子及びディスプレイシステム | |
| JP2000122616A (ja) | スイッチ回路を備えた液晶表示装置 | |
| JPH0618843A (ja) | 液晶表示装置 | |
| JPH05210361A (ja) | 液晶表示装置の駆動回路 | |
| JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
| JP3222882B2 (ja) | 表示パネル駆動用ドライバ駆動方法および表示装置 | |
| JP2708111B2 (ja) | クロック発生回路 | |
| JPH05210086A (ja) | 画像表示装置の駆動方法 | |
| JP2792146B2 (ja) | 液晶パネルの駆動方法ならびに駆動回路 | |
| JP3658630B2 (ja) | 液晶表示装置及び液晶駆動方法 | |
| JPH0851584A (ja) | 液晶駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070413 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070413 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101109 |