JP2007079367A - 電気光学装置、及びこれを備えた電子機器 - Google Patents
電気光学装置、及びこれを備えた電子機器 Download PDFInfo
- Publication number
- JP2007079367A JP2007079367A JP2005269705A JP2005269705A JP2007079367A JP 2007079367 A JP2007079367 A JP 2007079367A JP 2005269705 A JP2005269705 A JP 2005269705A JP 2005269705 A JP2005269705 A JP 2005269705A JP 2007079367 A JP2007079367 A JP 2007079367A
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- scanning line
- pixel
- scanning lines
- driving circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】 走査線ピッチを縮小し、高精細な画像表示を行う。
【解決手段】 電気光学装置は、基板上に、複数の画素部と、複数の画素部が配列された表示領域に配線されると共に相交差する複数の走査線及び複数のデータ線と、表示領域の周辺に位置する周辺領域に、表示領域における前記複数の走査線が配列された方向に沿った一辺に沿って設けられた第1回路部分及び表示領域における一辺に対向する他の辺に沿って設けられた第2回路部分を含み、複数の走査線を介して複数の画素部に走査信号を供給するための走査線駆動回路とを備える。更に、複数の走査線のうち相隣接する走査線は、第1及び第2回路部分のうち相異なる回路部分に電気的に接続される。
【選択図】 図3
【解決手段】 電気光学装置は、基板上に、複数の画素部と、複数の画素部が配列された表示領域に配線されると共に相交差する複数の走査線及び複数のデータ線と、表示領域の周辺に位置する周辺領域に、表示領域における前記複数の走査線が配列された方向に沿った一辺に沿って設けられた第1回路部分及び表示領域における一辺に対向する他の辺に沿って設けられた第2回路部分を含み、複数の走査線を介して複数の画素部に走査信号を供給するための走査線駆動回路とを備える。更に、複数の走査線のうち相隣接する走査線は、第1及び第2回路部分のうち相異なる回路部分に電気的に接続される。
【選択図】 図3
Description
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
この種の電気光学装置は、例えば液晶装置として、基板上に、複数の走査線及びデータ線に接続された複数の画素部の他、データ線を駆動するためのデータ線駆動回路、走査線を駆動するための走査線駆動回路等が作り込まれる。
走査線駆動回路には、順次走査のための走査信号の元信号となる転送信号を高電圧レベルとし、マトリクス駆動電圧とするためや波形を成形するためのバッファ回路が設けられることが多い。また、例えば、本願出願人により特許文献1に開示されているように、画素部に走査信号をより高速に供給するために、複数の画素部が配列された表示領域の両側に配置された2つの走査線駆動回路から走査信号が供給されることが多い。
ここで、バッファ回路を構成するトランジスタのサイズは、各走査線に接続された複数の画素部を駆動するため、画素スイッチング用のトランジスタのサイズに比べて大きくする必要がある。
しかしながら、特許文献1に開示された走査線駆動回路では、バッファ回路を構成するトランジスタのサイズを大きくするためには、走査線の配線ピッチを大きくしなければならない。このため、画素部を微細化することができず、画像表示の精細さを向上させることができないという技術的問題点がある。
本発明は、例えば上述した問題点に鑑みなされたものであり、走査線ピッチの縮小化を図ることができ、高精細な画像表示を可能とする電気光学装置及びこれを備えた電子機器を提供することを課題とする。
本発明に係る第1の電気光学装置は、上記課題を解決するために、基板上に、複数の画素部と、前記複数の画素部が配列された表示領域に配線されると共に相交差する複数の走査線及び複数のデータ線と、前記表示領域の周辺に位置する周辺領域に、前記表示領域における前記複数の走査線が配列された方向に沿った一辺に沿って設けられた第1回路部分及び前記表示領域における前記一辺に対向する他の辺に沿って設けられた第2回路部分を含み、前記複数の走査線を介して前記複数の画素部に走査信号を供給するための走査線駆動回路とを備え、前記複数の走査線のうち相隣接する走査線は、前記第1及び第2回路部分のうち相異なる回路部分に電気的に接続される。
本発明に係る第1の電気光学装置によれば、その動作時には、データ線及び走査線を介して、画像信号及び走査信号が画素部に供給される。これら画像信号等が、画素部において、例えば、画素スイッチング用トランジスタ等のスイッチング素子から選択的に画素電極等の表示用電極に供給されることでアクティブマトリクス駆動が行われる。即ち、複数の画素部がマトリクス状に平面配列された表示領域或いは画素アレイ領域(或いは「画像表示領域」とも呼ぶ)における画像表示が行われる。
本発明に係る第1の電気光学装置では、走査線駆動回路は、表示領域の周辺に位置する周辺領域に、表示領域における前記複数の走査線が配列された方向(即ち、各データ線に沿った方向或いはY方向)に沿った一辺及び該一辺に対向する他の辺に沿って、言い換えれば、表示領域を挟んだ二辺に分割されて、設けられている。即ち、第1回路部分が、一辺側に配置されており、第2回路部分が、第1回路部分から見て表示領域を挟んで対向する他の辺側に配置されている。走査線駆動回路を構成する第1及び第2回路部分は夫々、例えばシフトレジスタと複数の出力回路を含んでいる。シフトレジスタは、例えば画素部に画像信号を供給すべきタイミングで、転送信号を順次出力し、各出力回路に転送する。各出力回路は、各走査線に対応して1つずつ設けられている。各出力回路は、例えばインバータが複数段直列に電気的に接続されて構成されており、シフトレジスタから転送された転送信号の電圧に駆動能力を持たせる、或いは、転送信号の電圧レベルをレベルシフトするレベルシフタとして機能する。駆動能力を高められた或いは電圧を高められた転送信号は、最終的には各出力回路から走査信号として走査線に出力され、画素部に供給される。
本発明に係る第1の電気光学装置では特に、複数の走査線のうち相隣接する走査線は、第1及び第2回路部分のうち相異なる回路部分に電気的に接続される。即ち、走査線は1本毎に互いに反対側位置する第1及び第2回路部分に接続される。具体的には、一の走査線が第1回路部分に接続され、一の走査線と相隣接する走査線は、第1回路部分とは表示領域に対して反対側に位置する第2回路部分に接続される。つまり、2つの回路部分には複数の走査線が一本飛びに接続され、結果として、第1及び第2回路部分には夫々、走査線の半数ずつ接続される。言い換えれば、第1及び第2回路部分からは、両者間に位置する表示領域に向かって、櫛歯状に走査線が延びている。よって、各回路部分が走査線と接続する間隔、言い換えれば各回路部分から走査信号が出力される走査線の間隔(即ち、出力ピッチ)は、複数の走査線が表示領域において配線される間隔(即ち、走査線ピッチ)よりも大きい。例えば出力ピッチは、走査線ピッチの殆ど或いは完全に2倍となる。従って、例えば走査線毎に設けられた出力回路を走査線ピッチの2倍の間隔で配置することができる。即ち、出力回路を構成する例えばトランジスタのサイズを走査線の配列方向(即ち、各データ線に沿った方向或いはY方向)に沿って大きくすることができる。更に、走査線ピッチと出力ピッチとが等しい場合と比較して、例えば出力回路のサイズを保持或いは大きくしつつ、即ち走査線駆動回路の駆動能力を保持或いは高めつつ、走査線ピッチを小さくすることができる。これにより、画素部の微細化が可能となり、高精細な画像表示が可能となる。尚、画素部の微細化は、製造コストの低減にもつながる。
特に、走査線駆動回路を構成する、走査信号の電圧レベルを高めたり、波形を成形したり、位相を整えたりするためのバッファ回路やレベルシフタ回路等である出力回路は、その電圧レベルを高める、即ちシフトレジスタの転送出力をマトリクス駆動電圧を有する走査信号にまで電圧レベルを高めるという、その性質上、平面サイズがある程度大きいことが是非望まれるか又は必要である。従って、このように出力回路を構成する、例えばトランジスタのサイズを走査線の配列方向に沿って大きくすることができる本発明は、実践上極めて有利である。
本発明に係る第2の電気光学装置は、上記課題を解決するために、基板上に、複数の画素部と、前記複数の画素部が配列された表示領域に配線されると共に相交差する複数の走査線及び複数のデータ線と、前記表示領域の周辺に位置する周辺領域に、前記表示領域における前記複数の走査線が配列された方向に沿った一辺に沿って配列されており、前記複数の走査線の各々に夫々電気的に接続された複数の出力回路を含み、走査信号を前記出力回路を介して前記複数の走査線に供給する走査線駆動回路とを備え、前記複数の出力回路のうち相隣接する出力回路は、前記基板上で平面的に見て、互いに重ならないように、前記複数の出力回路の配列方向と交わる方向に交互にずれて配置される。
本発明に係る第2の電気光学装置によれば、上述した本発明に係る第1の電気光学装置と概ね同様に表示領域における画像表示が行われる。
本発明に係る第2の電気光学装置では、走査線駆動回路は、表示領域の周辺に位置する周辺領域に、表示領域における複数の走査線が配列された方向(即ち、各データ線に沿った方向或いはY方向)に沿った一辺に沿って設けられる。走査線駆動回路は、表示領域の一辺に沿って、表示領域の片側に1つだけ設けてもよいし、表示領域の両側に2つ設けてもよい。走査線駆動回路は、複数の走査線の各々に夫々電気的に接続された複数の出力回路を含んでいる。出力回路は、例えばインバータが複数段直列に電気的に接続されて構成されており、例えばシフトレジスタから転送された転送信号の電圧に駆動能力を持たせる、或いは、転送信号の電圧レベルをレベルシフトするレベルシフタとして機能する。駆動能力を高められた或いは電圧を高められた転送信号は、最終的には各出力回路から走査信号として走査線に出力され、画素部に供給される。
本発明に係る第2の電気光学装置では特に、複数の出力回路は、基板上で平面的に見て、互いに重ならないように、複数の出力回路の配列方向(即ち、各データ線に沿った方向或いはY方向)と交わる方向(即ち、各走査線に沿った方向或いはX方向)に交互にずれて配置される。即ち、複数の出力回路は、表示領域の一辺に沿った方向に千鳥状に或いはジグザグに配置される。言い換えれば、複数の出力回路は、表示領域の一辺に夫々沿った、互いに配列方向にずれた複数列として配列される。ここで本発明に係る複数の出力回路についての「配列方向」とは、表示領域の一辺に沿って複数の出力回路が配列された方向を意味する。この配列方向は、各走査線に沿った方向と交わる方向、或いは、各データ線に沿った方向である。よって、仮に複数の出力回路を表示領域の一辺に沿って1列として配列した場合と比較して、互いに隣接する出力回路間の距離が長いので、1つ1つの出力回路の面積を配列方向に沿って広くすることができる。即ち、出力回路が基板上で占有する面積を配列方向に沿って拡大することができる。従って、出力回路を構成する例えばトランジスタのサイズを保持或いは大きくしつつ、即ち走査線駆動回路の駆動能力を保持或いは高めつつ、複数の走査線が表示領域において配線される間隔(即ち、走査線ピッチ)を小さくすることができる。これにより、画素部の微細化が可能となり、高精細な画像表示が可能となる。尚、画素部の微細化は、製造コストの低減にもつながる。
本発明に係る第1及び第2の電気光学装置の一態様では、前記複数の画素部の各々は、前記複数のデータ線及び前記複数の走査線の各々に電気的に接続された画素スイッチング用トランジスタを備え、前記画素スイッチング用トランジスタのゲート電極は、前記走査線と電気的に接続されると共に、金属シリサイド膜及び多結晶シリコン膜から形成される。
この態様によれば、画素スイッチング用トランジスタのゲート電極は、例えばチタン(Ti)、クロム(Cr)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)等の高融点金属のうちの少なくとも一つを含む金属シリサイド膜及び多結晶シリコン膜からなる2層構造として形成されるので、例えば画素スイッチング用トランジスタのゲート電極が多結晶シリコン膜から形成される場合と比較して、画素スイッチング用トランジスタのゲート電極と電気的に接続された走査線の低抵抗化を図ることが可能となる。よって、走査線駆動回路による駆動能力を高めることができ、走査線ピッチを小さくすることができる。尚、画素スイッチング用トランジスタのゲート電極は金属シリサイドを含んで形成されるので、画素スイッチング用トランジスタのチャネル領域に対する遮光性を高めることもできる。
本発明に係る第1及び第2の電気光学装置の他の態様では、前記複数の走査線の各々は、前記複数の画素部のうち前記複数の走査線の各々に対応する画素部の前記画素スイッチング用トランジスタのゲート電極が延長されて形成される。
この態様によれば、画素スイッチング用トランジスタのゲート電極と電気的に接続された走査線の低抵抗化を図ることが可能となる。ここで、本発明に係る「延長されて形成される」には、各走査線が対応する画素スイッチング用トランジスタのゲート電極と連続的に接続されている場合を含み、例えば、各走査線が、対応する画素スイッチング用トランジスタのゲート電極の各々と順番に全て接続される、或いは、対応する画素スイッチング用トランジスタのゲート電極の各々と複数の接続点を介して接続されることを含む。
本発明に係る第1及び第2の電気光学装置の他の態様では、前記複数の走査線は、前記画素スイッチング用トランジスタよりも下層側の導電膜から形成された第1部分配線と前記複数のデータ線を構成する導電膜と同一膜から形成された第2部分配線とを有する。
この態様によれば、複数の走査線が画素スイッチング用トランジスタよりも下層側の導電膜のみから形成された場合と比較して、複数の走査線の低抵抗化することができる。よって、走査線駆動回路による駆動能力を高めることができ、更には、走査線ピッチを小さくすることができる。尚、「同一膜」とは、製造プロセスにおける同一機会に成膜される膜他、製造プロセスにおいて同一材料から別機会に成膜される膜のことを意味し、同一種類の膜である。
本発明に係る第1及び第2の電気光学装置の他の態様では、前記複数の走査線は、前記複数のデータ線を構成する導電膜と同一膜から形成されると共に、前記基板上で平面的に見て、前記複数のデータ線と互いに交差する部分については、前記複数のデータ線を構成する導電膜とは相異なる導電膜から形成される。
この態様によれば、複数の走査線は、複数のデータ線を構成する例えばアルミニウム膜等の導電膜と同一膜から形成されるので、例えば画素部におけるポリシリコン膜等と同一膜から形成された場合と比較して、複数の走査線の低抵抗化を図ることができる。よって、走査線駆動回路による駆動能力を高めることができ、更には、走査線ピッチを小さくすることができる。尚、「同一膜」とは、製造プロセスにおいて同一機会に成膜される膜の他、製造プロセスにおいて同一材料から別機会に成膜される膜のことを意味する。
更に、走査線が、基板上で平面的に見て、データ線と交差する部分については、走査線はデータ線を構成する導電膜とは相異なる導電膜から形成される。よって、同一膜のパターニング後には、走査線とデータ線とは相互に分離されており、両者は電気的に絶縁されている。
本発明の電子機器は上記課題を解決するために、上述した本発明に係る第1又は第2の電気光学装置(但し、その各種態様も含む)を具備する。
本発明の電子機器は、上述した本発明に係る第1又は第2の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置(Field Emission Display及びConduction Electron-Emitter Display)、これら電気泳動装置、電子放出装置を用いた装置としてDLP(Digital Light Processing)等を実現することも可能である。
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされよう。
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
<第1実施形態>
第1実施形態に係る液晶装置について、図1から図11を参照して説明する。
<第1実施形態>
第1実施形態に係る液晶装置について、図1から図11を参照して説明する。
先ず、図1及び図2を参照して、本実施形態に係る液晶装置の全体構成について説明する。ここに図1は、本実施形態に係る液晶装置の構成を示す平面図であり、図2は、図1のH−H´線での断面図である。
図1及び図2において、本実施形態に係る液晶装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、本発明に係る「表示領域」の一例としての画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。また、走査線駆動回路104は、この一辺に隣接する2辺(即ち、図1中で左右の辺)に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。即ち、走査線駆動回路104は、第1走査線駆動回路部分104aが、画像表示領域10aの左側に配置されており、第2走査線駆動回路部分104bが、第1走査線駆動回路部分104aから見て画像表示領域10aを挟んで反対側(即ち、画像表示領域10aから見て右側)に配置されている。また、TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
TFTアレイ基板10上には、外部回接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。
図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用TFT(Thin Film Transistor)や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aが設けられている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。そして、遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成される。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
次に、図3及び図4を参照して、この液晶装置の主要な構成について説明する。ここに図3は、本実施形態に係る液晶装置の要部の構成を示すブロック図である。図4は、画素部の電気的構成を示すブロック図である。
図3において、本実施形態に係る液晶装置は、そのTFTアレイ基板10上の画像表示領域10aの周辺に位置する周辺領域には、走査線駆動回路104、データ線駆動回路101、サンプリング回路7等の駆動回路が形成されている。
図3に示すように、走査線駆動回路104には、外部回路から外部回路接続端子102を介してYクロック信号CLY(及び反転Yクロック信号CLY´)、Yスタートパルス信号、等の各種制御信号が供給される。走査線駆動回路104は、これらの信号に基づいて走査信号G1、・・・Gmをこの順に順次生成して走査線11aに出力する。但し、後述するように、第1走査線駆動回路部分104aが走査信号G1、G3、G5、・・・、Gm−1を、第2走査線駆動回路部分104bがG2、G4、・・・、Gmを出力する。また、走査線駆動回路104には、外部回路接続端子102を介して走査線駆動回路104を駆動するための走査線駆動回路用電源VDDY及びVSSYや各種制御信号が供給される。尚、走査線駆動回路用電源VDDYの電位は、走査線駆動回路用電源VSSYの電位よりも高く設定されている。
図3において、データ線駆動回路101には、外部回路から外部回路接続端子102を介してXクロック信号及びXスタートパルスが供給される。データ線駆動回路101は、Xスタートパルスが入力されると、Xクロック信号に基づくタイミングで、サンプリング信号S1、・・・、Snを順次生成して出力する。また、データ線駆動回路101には、外部回路接続端子102を介してデータ線駆動回路101を駆動するためのデータ線駆動回路用電源VDDX及びVSSXや各種制御信号が供給される。尚、データ線駆動回路用電源VDDXの電位は、データ線駆動回路用電源VSSXの電位よりも高く設定されている。
サンプリング回路7は、Pチャネル型又はNチャネル型の片チャネル型TFT、若しくは相補型のTFTから構成されたサンプリングスイッチ7sを複数備えている。
図3において、本実施形態に係る液晶装置には、更に、そのTFTアレイ基板の中央を占める画像表示領域10aに、マトリクス状に配列された複数の画素部700が設けられている。
図4に示すように、画素部700は、画素スイッチング用TFT30、液晶素子72及び蓄積容量70を備えている。
画素スイッチング用TFT30は、ソースがデータ線6aに電気的に接続され、ゲートが走査線11aに電気的に接続され、ドレインが後述する液晶素子72の画素電極9aに電気的に接続されている。画素スイッチング用TFT30は、走査線駆動回路104から供給される走査信号によってオンオフが切り換えられる。
液晶素子72は、画素電極9a、対向電極21並びに画素電極9a及び対向電極21間に狭持された液晶から構成されている。液晶素子72において、データ線6a及び画素電極9aを介して液晶に書き込まれた所定レベルの画像信号は、対向電極21との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。
蓄積容量70は、保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に付加されている。
以上のような画素部700が、画像表示領域10aにマトリクス状に配列されているので、アクティブマトリクス駆動が可能となっている。
再び図3に示すように、画像信号は、6相にシリアル−パラレル展開された画像信号VID1〜VID6の夫々に対応して、6本のデータ線6aの組に対してグループ毎に供給されるよう構成されている。尚、画像信号の相展開数(即ち、シリアル−パラレル展開される画像信号の系列数)に関しては、6相に限られるものでなく、例えば、9相、12相、24相など、複数相に展開された画像信号が、その展開数に対応した数を一組としたデータ線6aの組に対して供給されるよう構成してもよい。また、シリアル−パラレル展開しないで、データ線6aに対して線順次に供給されるように構成してもよい。
次に、図5及び図6を参照して、本実施形態に係る液晶装置の走査線駆動回路について詳細に説明する。ここに図5は、走査線駆動回路の電気的な構成を示す回路図である。図6は、出力バッファの電気的な構成を示す回路図である。
尚、図5には、走査線駆動回路104のうち第1走査線駆動回路部分104aについて示されているが、第2走査線駆動回路部分104bについても概ね同様に構成されている。但し、第1走査線駆動回路部分104a及び第2走査線駆動回路部分104bは、後述するように相異なる走査線に夫々電気的に接続されている点で異なる。
図5において、第1走査線駆動回路部分104aは、シフトレジスタ240と本発明に係る「複数の出力回路」の一例としての複数の出力バッファ230から構成されている。
シフトレジスタ240は、複数のインバータ241及びNAND回路242から構成されており、Yクロック信号CLY及び反転Yクロック信号CLY´に基づいて、画素部700に画像信号を供給すべきタイミングで、転送信号を順次出力し、出力バッファ230に転送している。
出力バッファ230は、インバータ231、232及び233が直列に電気的に接続されている。出力バッファ230の入力端子は、シフトレジスタ240の出力端子に電気的に接続されており、出力バッファ230の入力端子には、シフトレジスタ240からの転送信号が入力される。出力バッファ230は、シフトレジスタ240から転送された転送信号に駆動能力を持たせる。駆動能力(言い換えれば、電流供給能力)を得た転送信号は、最終的には第1走査線駆動回路部分104aから走査信号として走査線11aを介して画素部700に供給される。このように、出力バッファ230は、複数段のインバータ231、232及び233から構成されることで、転送信号を、駆動能力増大、波形整形及びタイミング調整した後に、走査信号として出力する機能を有する。加えて、各走査信号のパルス幅に制限を加えることで、相前後して出力される走査信号間に隙間を空ける波形制限回路或いはイネーブル回路を、走査線駆動回路104内に設けることも可能である。更に、画像表示領域10aを複数に分割してなる個々の領域別に走査を行う、即ち領域走査方式による走査を行うように、走査信号の出力順番に変更を加える出力制御回路を、シフトレジスタ240と出力バッファ230との間又は出力バッファ230と走査線11aとの間に設けてもよい。
図6に詳細に示すように、インバータ231は、TFT231a及びTFT231bから構成されている。同様に、インバータ232は、TFT232a及び232bから構成されており、インバータ233はTFT233a及び233bから構成されている。出力バッファ230の入力端子は、TFT231a及びTFT231bのゲートに電気的に接続されている。出力バッファ230の出力端子は、TFT233a及びTFT233bのドレインに電気的に接続されている。
インバータ231、232及び233は、走査駆動回路用電源VDDY及びVSSYによって駆動される。よって、転送信号の電圧は、走査駆動回路用電源VDDY及びVSSYの電位間で遷移し、徐々に駆動能力を高められ、第1走査線駆動回路部分104aから走査信号G1、G3、・・・Gm−3、Gm−1として出力される。尚、第2走査線駆動回路104bからは、走査信号G2、G4、・・・、Gm−2、Gmとして出力される。
次に、図7から図9を参照して、本実施形態に係る液晶装置の画素部の具体的な構造について説明する。ここに図7及び図8は、相隣接する複数の画素部の平面図である。尚、図7及び図8は夫々、後述する積層構造のうち下層部分(図7)と上層部分(図8)とを分かって図示している。
また、図9は、図7及び図8を重ね合わせた場合のA−A´断面図である。尚、図9においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
先ず、図8において、画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられており(点線部により輪郭が示されている)、また、図7及び図8に示すように、画素電極9aの縦横の境界に各々沿ってデータ線6a及び走査線11aが設けられている。データ線6aは、例えばアルミニウム膜等を含む積層構造からなり、走査線11aは、例えば導電性のポリシリコン膜等からなる。また、走査線11aは、半導体層1aのうち図7中右上がりの斜線領域で示したチャネル領域1a´に対向するゲート電極3aにコンタクトホール12cvを介して電気的に接続されており、該ゲート電極3aは該走査線11aに含まれる形となっている。即ち、ゲート電極3aとデータ線6aとの交差する箇所にはそれぞれ、チャネル領域1a´に、走査線11aに含まれるゲート電極3aが対向配置された画素スイッチング用TFT30が設けられている。これにより画素スイッチング用TFT30(ゲート電極を除く。)は、ゲート電極3aと走査線11aとの間に存在するような形態となっている。
次に、図9に示すように、本実施形態に係る液晶装置は、例えば、石英基板、ガラス基板、シリコン基板からなるTFTアレイ基板10と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板20とを備えている。
TFTアレイ基板10の側には、前記の画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。画素電極9aは、例えばITO膜等の透明導電性膜からなる。他方、対向基板20の側には、その全面に渡って対向電極21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。対向電極21は、上述の画素電極9aと同様に、例えばITO膜等の透明導電性膜からなる。
このように対向配置されたTFTアレイ基板10及び対向基板20間には、前述のシール材52(図1及び図2参照)により囲まれた空間に液晶等の電気光学物質が封入され、液晶層50が形成される。液晶層50は、画素電極9aからの電界が印加されていない状態で配向膜16及び22により所定の配向状態をとる。
一方、TFTアレイ基板10上には、前記の画素電極9a及び配向膜16の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図9に示すように、下から順に、走査線11aを含む第1層、ゲート電極3aを含む画素スイッチング用TFT30等を含む第2層、蓄積容量70を含む第3層、データ線6a等を含む第4層、容量配線400等を含む第5層、前記の画素電極9a及び配向膜16等を含む第6層(最上層)からなる。また、第1層及び第2層間には下地絶縁膜12が、第2層及び第3層間には第1層間絶縁膜41が、第3層及び第4層間には第2層間絶縁膜42が、第4層及び第5層間には第3層間絶縁膜43が、第5層及び第6層間には第4層間絶縁膜44が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜12、41、42、43及び44には、例えば、画素スイッチング用TFT30の半導体層1a中の高濃度ソース領域1dとデータ線6aとを電気的に接続するコンタクトホール等も設けられている。以下では、これらの各要素について、下から順に説明を行う。尚、前述のうち第1層から第3層までが、下層部分として図7に図示されており、第4層から第6層までが上層部分として図8に図示されている。
(積層構造・第1層の構成―走査線等―)
先ず、第1層には、例えば、Ti、Cr、W、Ta、Mo等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線11aが設けられている。この走査線11aは、平面的にみて、図7のX方向に沿うように、ストライプ状にパターニングされている。
先ず、第1層には、例えば、Ti、Cr、W、Ta、Mo等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線11aが設けられている。この走査線11aは、平面的にみて、図7のX方向に沿うように、ストライプ状にパターニングされている。
(積層構造・第2層の構成―TFT等―)
次に、第2層として、ゲート電極3aを含む画素スイッチング用TFT30が設けられている。画素スイッチング用TFT30は、図9に示すように、LDD(Lightly Doped Drain)構造を有しており、その構成要素としては、上述したゲート電極3a、例えばポリシリコン膜からなりゲート電極3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a´、ゲート電極3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aにおける低濃度ソース領域1b及び低濃度ドレイン領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領域1eを備えている。
次に、第2層として、ゲート電極3aを含む画素スイッチング用TFT30が設けられている。画素スイッチング用TFT30は、図9に示すように、LDD(Lightly Doped Drain)構造を有しており、その構成要素としては、上述したゲート電極3a、例えばポリシリコン膜からなりゲート電極3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a´、ゲート電極3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aにおける低濃度ソース領域1b及び低濃度ドレイン領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領域1eを備えている。
また、この第2層に、上述のゲート電極3aと同一膜として中継電極719が形成されている。この中継電極719は、平面的に見て、図7に示すように、各画素電極9aのX方向に延びる一辺の略中央に位置するように、島状に形成されている。中継電極719とゲート電極3aとは同一膜として形成されているので、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
尚、上述の画素スイッチング用TFT30は、好ましくは図9に示したようにLDD構造をもつが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極3aをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のTFTであってもよい。
(積層構造・第1層及び第2層間の構成―下地絶縁膜―)
以上説明した走査線11aの上、かつ、画素スイッチング用TFT30の下には、例えばシリコン酸化膜等からなる下地絶縁膜12が設けられている。下地絶縁膜12は、走査線11aからTFT30を層間絶縁する機能等を有する。
以上説明した走査線11aの上、かつ、画素スイッチング用TFT30の下には、例えばシリコン酸化膜等からなる下地絶縁膜12が設けられている。下地絶縁膜12は、走査線11aからTFT30を層間絶縁する機能等を有する。
この下地絶縁膜12には、平面的にみて半導体層1aの両脇に、後述するデータ線6aに沿って延びる半導体層1aのチャネル長の方向に沿った溝状のコンタクトホール12cvが掘られており、このコンタクトホール12cvに対応して、その上方に積層されるゲート電極3aは下側に凹状に形成された部分を含んでいる。また、このコンタクトホール12cv全体を埋めるようにして、ゲート電極3aが形成されていることにより、該ゲート電極3aには、これと一体的に形成された側壁部3bが延設されるようになっている。
(積層構造・第3層の構成―蓄積容量等―)
前述の第2層に続けて第3層には、蓄積容量70が設けられている。蓄積容量70は、画素スイッチング用TFT30の高濃度ドレイン領域1e及び画素電極9aに接続された画素電位側容量電極としての下部電極71と、固定電位側容量電極としての容量電極300とが、誘電体膜75を介して対向配置されることにより形成されている。この蓄積容量70によれば、画素電極9aにおける電位保持特性を顕著に高めることが可能となる。
前述の第2層に続けて第3層には、蓄積容量70が設けられている。蓄積容量70は、画素スイッチング用TFT30の高濃度ドレイン領域1e及び画素電極9aに接続された画素電位側容量電極としての下部電極71と、固定電位側容量電極としての容量電極300とが、誘電体膜75を介して対向配置されることにより形成されている。この蓄積容量70によれば、画素電極9aにおける電位保持特性を顕著に高めることが可能となる。
より詳細には、下部電極71は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。但し、下部電極71は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極71は、画素電位側容量電極としての機能のほか、画素電極9aとTFT30の高濃度ドレイン領域1eとを中継接続する機能をもつ。尚、ここにいう中継接続は、前記の中継電極719を介して行われている。
容量電極300は、蓄積容量70の固定電位側容量電極として機能する。容量電極300は、後述する固定電位とされた容量配線400と電気的に接続されている。また、容量電極300は、Ti、Cr、W、Ta、Mo等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。
誘電体膜75は、図9に示すように、例えば膜厚5〜200nm程度の比較的薄いHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成される。より詳細には、誘電体膜75は、下層に酸化シリコン膜75a、上層に窒化シリコン膜75bというように二層構造を有するものとなっている。尚、誘電体膜75は、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような三層構造や、或いはそれ以上の積層構造を有するように構成してもよい。むろん単層構造としてもよい。
(積層構造、第2層及び第3層間の構成―第1層間絶縁膜―)
以上説明した画素スイッチング用TFT30ないしゲート電極3a及び中継電極719の上、かつ、蓄積容量70の下には、例えば、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはNSGからなる第1層間絶縁膜41が形成されている。
以上説明した画素スイッチング用TFT30ないしゲート電極3a及び中継電極719の上、かつ、蓄積容量70の下には、例えば、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはNSGからなる第1層間絶縁膜41が形成されている。
第1層間絶縁膜41には、画素スイッチング用TFT30の高濃度ソース領域1dと後述するデータ線6aとを電気的に接続するコンタクトホール81が、後記第2層間絶縁膜42を貫通しつつ開孔されている。また、第1層間絶縁膜41には、画素スイッチング用TFT30の高濃度ドレイン領域1eと蓄積容量70を構成する下部電極71とを電気的に接続するコンタクトホール83が開孔されている。更に、第1層間絶縁膜41には、蓄積容量70を構成する画素電位側容量電極としての下部電極71と中継電極719とを電気的に接続するためのコンタクトホール881が開孔されている。更に加えて、第1層間絶縁膜41には、中継電極719と後述する第2中継電極6a2とを電気的に接続するためのコンタクトホール882が、後記第2層間絶縁膜42を貫通しつつ開孔されている。
(積層構造・第4層の構成―データ線等―)
前述の第3層に続けて第4層には、データ線6aが設けられている。データ線6aは、図9に示すように、下層より順に、アルミニウムからなる層(図9における符号41A参照)、窒化チタンからなる層(図9における符号41TN参照)、窒化シリコン膜からなる層(図9における符号401参照)の三層構造を有する膜として形成されている。
前述の第3層に続けて第4層には、データ線6aが設けられている。データ線6aは、図9に示すように、下層より順に、アルミニウムからなる層(図9における符号41A参照)、窒化チタンからなる層(図9における符号41TN参照)、窒化シリコン膜からなる層(図9における符号401参照)の三層構造を有する膜として形成されている。
更に、第4層には、データ線6aと同一膜として、容量配線用中継層6a1及び第2中継電極6a2が形成されている。これらは、図8に示すように、平面的に見ると、データ線6aと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。
(積層構造・第3層及び第4層間の構成―第2層間絶縁膜―)
以上説明した蓄積容量70の上、かつ、データ線6aの下には、例えばNSG、PSG,BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはTEOSガスを用いたプラズマCVD法によって形成された第2層間絶縁膜42が形成されている。第2層間絶縁膜42には、画素スイッチング用TFT30の高濃度ソース領域1dとデータ線6aとを電気的に接続する、前記のコンタクトホール81が開孔されているとともに、前記容量配線用中継層6a1と蓄積容量70の上部電極たる容量電極300とを電気的に接続するコンタクトホール801が開孔されている。更に、第2層間絶縁膜42には、第2中継電極6a2と中継電極719とを電気的に接続するための、前記のコンタクトホール882が形成されている。
以上説明した蓄積容量70の上、かつ、データ線6aの下には、例えばNSG、PSG,BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはTEOSガスを用いたプラズマCVD法によって形成された第2層間絶縁膜42が形成されている。第2層間絶縁膜42には、画素スイッチング用TFT30の高濃度ソース領域1dとデータ線6aとを電気的に接続する、前記のコンタクトホール81が開孔されているとともに、前記容量配線用中継層6a1と蓄積容量70の上部電極たる容量電極300とを電気的に接続するコンタクトホール801が開孔されている。更に、第2層間絶縁膜42には、第2中継電極6a2と中継電極719とを電気的に接続するための、前記のコンタクトホール882が形成されている。
(積層構造・第5層の構成―容量配線等―)
前述の第4層に続けて第5層には、容量配線400が形成されている。容量配線400は、平面的にみると、図8に示すように、図中X方向及びY方向それぞれに延在するように、格子状に形成されている。該容量配線400のうち図中Y方向に延在する部分については特に、データ線6aを覆うように、且つ、該データ線6aよりも幅広に形成されている。また、図中X方向に延在する部分については、後述の第3中継電極402を形成する領域を確保するために、各画素電極9aの一辺の中央付近に切り欠き部を有している。
前述の第4層に続けて第5層には、容量配線400が形成されている。容量配線400は、平面的にみると、図8に示すように、図中X方向及びY方向それぞれに延在するように、格子状に形成されている。該容量配線400のうち図中Y方向に延在する部分については特に、データ線6aを覆うように、且つ、該データ線6aよりも幅広に形成されている。また、図中X方向に延在する部分については、後述の第3中継電極402を形成する領域を確保するために、各画素電極9aの一辺の中央付近に切り欠き部を有している。
容量配線400は、画素電極9aが配置された画像表示領域10aからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。
更に、第5層には、容量配線400と同一膜として、第3中継電極402が形成されている。この第3中継電極402は、後述のコンタクトホール804及び89を介して、第2中継電極6a2及び画素電極9a間の電気的接続を中継する機能を有する。尚、図8に示すように、容量配線400及び第3中継電極402間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
他方、上述の容量配線400及び第3中継電極402は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。
(積層構造・第4層及び第5層間の構成―第3層間絶縁膜―)
以上説明した前述のデータ線6aの上、かつ、容量配線400の下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはTEOSガスを用いたプラズマCVD法によって形成された第3層間絶縁膜43が形成されている。この第3層間絶縁膜43には、前記の容量配線400と容量配線用中継層6a1とを電気的に接続するためのコンタクトホール803、及び、第3中継電極402と第2中継電極6a2とを電気的に接続するためのコンタクトホール804がそれぞれ開孔されている。
以上説明した前述のデータ線6aの上、かつ、容量配線400の下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはTEOSガスを用いたプラズマCVD法によって形成された第3層間絶縁膜43が形成されている。この第3層間絶縁膜43には、前記の容量配線400と容量配線用中継層6a1とを電気的に接続するためのコンタクトホール803、及び、第3中継電極402と第2中継電極6a2とを電気的に接続するためのコンタクトホール804がそれぞれ開孔されている。
(積層構造・第6層並びに第5層及び第6層間の構成―画素電極等―)
最後に、第6層には、上述したように画素電極9aがマトリクス状に形成され、該画素電極9a上に配向膜16が形成されている。画素電極9a下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはNSGからなる第4層間絶縁膜44が形成されている。第4層間絶縁膜44には、画素電極9a及び前記の第3中継電極402間を電気的に接続するためのコンタクトホール89が開孔されている。画素電極9aと画素スイッチング用TFT30との間は、コンタクトホール89及び第3中継層402並びに前述したコンタクトホール804、第2中継層6a2、コンタクトホール882、中継電極719、コンタクトホール881、下部電極71及びコンタクトホール83を介して、電気的に接続されることとなる。
最後に、第6層には、上述したように画素電極9aがマトリクス状に形成され、該画素電極9a上に配向膜16が形成されている。画素電極9a下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはNSGからなる第4層間絶縁膜44が形成されている。第4層間絶縁膜44には、画素電極9a及び前記の第3中継電極402間を電気的に接続するためのコンタクトホール89が開孔されている。画素電極9aと画素スイッチング用TFT30との間は、コンタクトホール89及び第3中継層402並びに前述したコンタクトホール804、第2中継層6a2、コンタクトホール882、中継電極719、コンタクトホール881、下部電極71及びコンタクトホール83を介して、電気的に接続されることとなる。
以上説明したような画素部における構成は、図7及び図8に示すように、各画素部において共通である。図1及び図2を参照して説明した画像表示領域10aには、かかる画素部における構成が周期的に形成されている。
次に、図6及び図10を参照して、本実施形態に係る液晶装置の出力バッファの具体的な構成について説明する。ここに図10は、出力バッファの具体的な構成を示す平面図である。尚、図10では、出力バッファ230を構成するインバータ233の具体的な構成が示しているが、出力バッファ230を構成する他のインバータ231及び232(図6参照)についても概ね同様の構成である。ここでは、インバータ233の構成を中心に説明する。
図10において、インバータ233は、トランジスタ233a及び233bを備えている。トランジスタ233aを構成する半導体膜233aaは、上述した画素部700における半導体膜1a(図9参照)と同一膜として形成されている。
トランジスタ233aのソース領域233asは、走査線駆動回路用電源VSSYを供給するための電源配線91sとコンタクトホール802を介して電気的に接続されている。電源配線91sは、上述したデータ線6a(図9参照)と同一膜として形成されており、コンタクトホール802は、第1層間絶縁膜41及び第2層間絶縁膜42を貫通しつつ開孔されている。
トランジスタ233bのソース領域233bsは、走査線駆動回路用電源VDDYを供給するための電源配線91dとコンタクトホール804を介して電気的に接続されている。電源配線91dは、電源配線91sと同様に、上述したデータ線6aと同一膜として形成されており、コンタクトホール804は、コンタクトホール802と同様に、第1層間絶縁膜41及び第2層間絶縁膜42を貫通しつつ開孔されている。
トランジスタ233aのドレイン領域233adは、走査線11aとコンタクトホール801を介して電気的に接続されている。コンタクトホール801は、下地絶縁膜12に開孔されている。
トランジスタ233bのドレイン領域233bdは、トランジスタ233aのドレイン領域233adと同様に、走査線11aとコンタクトホール803を介して電気的に接続されている。コンタクトホール803は、下地絶縁膜12に開孔されている。よって、トランジスタ233aのドレイン領域233adとトランジスタ233bのドレイン領域233bdとは、コンタクトホール801、走査線11a及びコンタクトホール803を介して電気的に接続されている。
トランジスタ233a及び233bのゲート電極としてゲート配線95が設けられている。ゲート配線95は、上述した画素部700における画素スイッチング用TFT30のゲート電極3a(図9参照)と同一膜から形成されている。尚、図6を参照して説明したように、ゲート配線95は、インバータ232の出力端と電気的に接続されている。更に、インバータ232のゲート配線は、インバータ231の出力端と電気的に接続されており、インバータ231のゲート配線は、シフトレジスタの出力端と電気的に接続されている。
次に、図11を参照して、本実施形態に係る液晶装置における走査線駆動回路及び走査線の電気的な接続について詳細に説明する。ここに図11は、走査線駆動回路及び走査線の電気的な接続について説明するための説明図である。
図11において、走査線駆動回路104は、画像表示領域10aの周辺に位置する周辺領域に、画像表示領域10aにおける走査線11aが配列された方向(即ち、Y方向)に沿った一辺及び該一辺に対向する他の辺に沿って、言い換えれば、画像表示領域10aを挟んだ二辺に分割されて、設けられている。即ち、第1走査線駆動回路部分104aが、画像表示領域10aに対して左側に配置されており、第2走査線駆動回路部分104bが、第1走査線駆動回路部分104aから見て画像表示領域10aを挟んで反対側(即ち、画像表示領域10aに対して右側)に配置されている。第1走査線回路部分104a及び第2走査線駆動回路部分104bは夫々、上述したようにシフトレジスタ204と複数の出力バッファ230を含んでいる。シフトレジスタは、上述したように画素部700に画像信号を供給すべきタイミングで、転送信号を順次出力し、各出力バッファに転送する。各出力バッファ230は、各走査線11aに対応して1つずつ設けられている。各出力バッファ230は、上述したように転送信号の駆動能力を高め、走査信号として走査線11aに出力する。
図11に示すように、本実施形態では特に、複数の走査線11aのうち相隣接する走査線11aは、第1走査線駆動回路部分104a及び第2走査線駆動回路部分104bのうち相異なる走査線駆動回路部分に電気的に接続されている。即ち、走査線11aは1本毎に互いに反対側位置する第1走査線駆動回路部分104a及び第2走査線駆動回路部分104bに接続されている。具体的には、ある1本の走査線11aが第1走査線駆動回路部分104aに接続され、その1本の走査線11aと相隣接する走査線11aは、第1走査線駆動回路部分104aとは画像表示領域10aに対して反対側に位置する第2走査線駆動回路部分104bに接続されている。つまり、第1走査線駆動回路部分104aには奇数番目の走査線11a(即ち、走査信号G1、G3、G5、・・・Gm−1を画素部700に供給するための走査線11a)が接続され、第2走査線駆動回路部分104bには偶数番目の走査線11a(即ち、走査信号G2、G4、G6、・・・Gmを画素部700に供給するための走査線11a)が接続されている。尚、第1走査線駆動回路部分104aには偶数番目の走査線11aが接続され、第2走査線駆動回路部分104bには奇数番目の走査線11aが接続されるようにしてもよい。その結果、第1走査線駆動回路部分104a及び第2走査線駆動回路部分104bには夫々、全ての走査線11aのうち半数ずつが電気的に接続されている。言い換えれば、第1走査線駆動回路部分104a及び第2走査線駆動回路部分104bからは、両者間に位置する画像表示領域10aに向かって、櫛歯状に走査線11aが延びている。よって、第1走査線駆動回路部分104a及び第2走査線駆動回路部分104bの各々が走査線11aと接続する間隔L2、言い換えれば第1走査線駆動回路部分104a及び第2走査線駆動回路部分104bの各々から走査信号が出力される走査線11aの間隔L2(即ち、出力ピッチL2)は、複数の走査線11aが画像表示領域10aにおいて配線される間隔L1(即ち、走査線ピッチL1)よりも大きくなっており、出力ピッチL2は、走査線ピッチL1の殆ど或いは実践上完全に2倍になっている。従って、走査線11a毎に設けられた出力バッファ230を走査線ピッチL1の殆ど或いは実践上完全に2倍の間隔で配置することができる。即ち、図10を参照して説明した出力バッファ233を構成するトランジスタ233a及び233bのサイズを走査線11aの配列方向(即ち、Y方向)に沿って大きくすることができる。もちろん、トランジスタ231a、231b、232a及び232bについても同様に大きくすることができる。更には、走査線ピッチL1と出力ピッチL2とが等しい場合と比較して、例えば出力バッファ230のサイズを保持或いは大きくしつつ、即ち走査線駆動回路104の駆動能力を保持或いは高めつつ、走査線ピッチL1を小さくすることができる。これにより、画素部700の微細化が可能となり、高精細な画像表示が可能となる。加えて、画素部700を微細化することにより、製造コストの低減も可能である。
<第2実施形態>
次に、第2実施形態に係る電気光学装置について、図12及び図13を参照して説明する。ここに図12は、第2実施形態おける図11と同趣旨の説明図であり、図13は、第2実施形態の変形例における図11と趣旨の説明図である。尚、図12及び図13において、図1から図11に示した第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
<第2実施形態>
次に、第2実施形態に係る電気光学装置について、図12及び図13を参照して説明する。ここに図12は、第2実施形態おける図11と同趣旨の説明図であり、図13は、第2実施形態の変形例における図11と趣旨の説明図である。尚、図12及び図13において、図1から図11に示した第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
図12に示すように、第2実施形態に係る液晶装置は、複数の出力バッファ230のTFTアレイ基板10上におけるレイアウトに関して、第1実施形態に係る液晶装置と異なる。
図12において、本実施形態では特に、第1走査線駆動回路部分104a及び第2走査線駆動回路部分104bの各々の一部を構成する複数の出力バッファ230は、TFTアレイ基板10上で平面的に見て、互いに重ならないように、複数の出力バッファ230の配列方向(即ち、Y方向)と交わる方向(即ち、X方向)にずれて配置されている。即ち、各走査線駆動回路部分の複数の出力バッファ230は、画像表示領域10aの一辺に沿った方向に千鳥状に或いはジグザグに配置されている。言い換えれば、各走査線駆動回路部分の複数の出力バッファ230は、画像表示領域10aの一辺に夫々沿った、互いに配列方向にずれた2列(即ち、複数の出力バッファ230aからなる列及び複数の出力バッファ230bからなる列)として配列されている。よって、仮に複数の出力バッファ230を画像表示領域10aの一辺に沿って1列として配列した場合と比較して、互いに隣接する出力バッファ230間の距離が長いので、1つ1つの出力バッファ230の面積を配列方向に沿って広くすることができる。即ち、出力バッファ230がTFTアレイ基板10上で占有する面積をY方向に沿って拡大することができる。従って、出力バッファ230を構成する例えばトランジスタ231a、231b、232a、232b、233a及び233bのサイズを保持或いは大きくしつつ、走査線ピッチL1を小さくすることができる。これにより、画素部700の微細化が可能となり、高精細な画像表示が可能となる。加えて、画素部700を微細化することにより、製造コストの低減も可能である。
(第2実施形態の変形例)
図13に変形例として示すように、各走査線11aの両側に出力バッファ230を電気的に接続し、且つ、各走査線駆動回路部分の複数の出力バッファ230を、画像表示領域10aの一辺に沿った方向に千鳥状に或いはジグザグに配置してもよい。このように構成しても、複数の出力バッファ230は、画像表示領域10aの一辺に夫々沿った、互いに配列方向にずれた2列(即ち、複数の出力バッファ230aからなる列及び複数の出力バッファ230bからなる列)として配列されているので、出力バッファ230がTFTアレイ基板10上で占有する面積をY方向に沿って拡大することができる。よって、走査線ピッチL1を小さくすることができ、画素部700の微細化が可能となる。尚、各走査線11aの両側から走査信号が供給されることによっても、各走査線11aの片側のみから走査信号が供給される場合と比較して、走査線駆動回路の駆動能力は高められている。
<第3実施形態>
次に、第3実施形態に係る電気光学装置について、図14を参照して説明する。ここに図14は、第3実施形態における、複数の画素スイッチング用TFTのゲート電極を含む断面図である。尚、図14において、図1から図11に示した第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。尚、図14においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
図13に変形例として示すように、各走査線11aの両側に出力バッファ230を電気的に接続し、且つ、各走査線駆動回路部分の複数の出力バッファ230を、画像表示領域10aの一辺に沿った方向に千鳥状に或いはジグザグに配置してもよい。このように構成しても、複数の出力バッファ230は、画像表示領域10aの一辺に夫々沿った、互いに配列方向にずれた2列(即ち、複数の出力バッファ230aからなる列及び複数の出力バッファ230bからなる列)として配列されているので、出力バッファ230がTFTアレイ基板10上で占有する面積をY方向に沿って拡大することができる。よって、走査線ピッチL1を小さくすることができ、画素部700の微細化が可能となる。尚、各走査線11aの両側から走査信号が供給されることによっても、各走査線11aの片側のみから走査信号が供給される場合と比較して、走査線駆動回路の駆動能力は高められている。
<第3実施形態>
次に、第3実施形態に係る電気光学装置について、図14を参照して説明する。ここに図14は、第3実施形態における、複数の画素スイッチング用TFTのゲート電極を含む断面図である。尚、図14において、図1から図11に示した第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。尚、図14においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
図14は、複数の画素スイッチング用TFT30のうち、走査線11aに沿った方向に配列された画素スイッチング用TFT30のゲート電極3aを3個含む断面を示している。
図14において、本実施形態では特に、走査線11aは、第1部分配線111及び第2部分配線を含んで構成されている。第1部分配線111は、画素スイッチング用TFTよりも下層側の例えば、Ti、Cr、W、Ta、Mo等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる導電膜から形成されており、下地絶縁膜12に開孔されたコンタクトホール12cvを介してゲート電極3aと電気的に接続されている。第2部分配線112は、データ線6aを構成するアルミニウム等からなる導電膜(図9参照)と同一膜から形成されており、第1層間絶縁膜41及び第2層間絶縁膜42を貫通して開孔されたコンタクトホール810を介してゲート電極3aと電気的に接続されている。後述するようにゲート電極3aは、第1部分配線111とコンタクトホール12cvを介して電気的に接続されている。よって、第1部分配線111及び第2部分配線は、ゲート電極3aを介して電気的に接続されている。従って、走査線11aが画素スイッチング用TFT30よりも下層側の導電膜のみから形成された場合と比較して、走査線11aは低抵抗化されている。即ち、走査線駆動回路から、低抵抗化された走査線を介して走査信号が画素部に対してより短時間で(即ちより高速に)供給される。つまり、走査線駆動回路の駆動能力を高めることができる。
尚、走査線11aは、データ線11aを構成する例えばアルミニウム膜等の導電膜と同一膜から形成される第2部分配線112のみから形成してもよい。この場合も、例えば画素部700におけるポリシリコン膜等と同一膜から形成された場合と比較して、複数の走査線11aの低抵抗化を図ることができる。
更に、本実施形態では特に、画素スイッチング用TFT30のゲート電極3aは、例えばチタン(Ti)、クロム(Cr)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)等の高融点金属のうちの少なくとも一つを含む金属シリサイド膜3a2及び多結晶シリコン膜3a1の2層構造として形成されている。よって、画素スイッチング用TFT30のゲート電極3aが多結晶シリコン膜のみから形成される場合と比較して、画素スイッチング用TFT30のゲート電極3aの抵抗が低くなっているため、ゲート電極3aと電気的に接続された走査線11aも低抵抗化されている。従って、走査線駆動回路104による駆動能力を高めることができる。また、金属シリサイド膜3a2によって、画素スイッチング用TFT30のチャネル領域1a´に対する遮光性も高められている。
加えて、本実施形態では特に、走査線11aのうち第1部分配線111は、走査線11aに沿った複数の画素スイッチング用TFT30のゲート電極3aが延長されて形成されている。よって、走査線11aのうち第1部分配線111は、走査線11aに沿った複数の画素スイッチング用TFT30のゲート電極3aと連続的に接続されている。即ち、図14に示すように、走査線11aは、走査線11aに沿った複数のゲート電極3aの各々と順番に全て接続されている、或いは、ゲート電極3aの各々と複数の接続点を介して(即ち複数のコンタクトホール12cvを介して)接続されている。よって、走査線11aは、一層低抵抗化されている。従って、走査線駆動回路の駆動能力を高めることができる。
以上のように本実施形態では、走査線11aを低抵抗化することにより走査線駆動回路104の駆動能力を高めることができるので、走査線ピッチL1を小さくすることができる。よって、画素部700の微細化が可能となり、高精細な画像表示が可能となる。
<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図15は、プロジェクタの構成例を示す平面図である。この図15に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図16は、このパーソナルコンピュータの構成を示す斜視図である。図16において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶装置1005の背面にバックライトを付加することにより構成されている。
さらに、液晶装置を、携帯電話に適用した例について説明する。図17は、この携帯電話の構成を示す斜視図である。図17において、携帯電話1300は、複数の操作ボタン1302とともに、反射型の液晶装置1005を備えるものである。この反射型の液晶装置1005にあっては、必要に応じてその前面にフロントライトが設けられる。
尚、図15から図17を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
6a…データ線、9a…画素電極、10…TFTアレイ基板、10a…画像表示領域、11a…走査線、20…対向基板、101…データ線駆動回路、102…外部回路接続端子、104…走査線駆動回路、700…画素部
Claims (7)
- 基板上に、
複数の画素部と、
前記複数の画素部が配列された表示領域に配線されると共に相交差する複数の走査線及び複数のデータ線と、
前記表示領域の周辺に位置する周辺領域に、前記表示領域における前記複数の走査線が配列された方向に沿った一辺に沿って設けられた第1回路部分及び前記表示領域における前記一辺に対向する他の辺に沿って設けられた第2回路部分を含み、前記複数の走査線を介して前記複数の画素部に走査信号を供給するための走査線駆動回路と
を備え、
前記複数の走査線のうち相隣接する走査線は、前記第1及び第2回路部分のうち相異なる回路部分に電気的に接続される
ことを特徴とする電気光学装置。 - 基板上に、
複数の画素部と、
前記複数の画素部が配列された表示領域に配線されると共に相交差する複数の走査線及び複数のデータ線と、
前記表示領域の周辺に位置する周辺領域に、前記表示領域における前記複数の走査線が配列された方向に沿った一辺に沿って配列されており、前記複数の走査線の各々に夫々電気的に接続された複数の出力回路を含み、走査信号を前記出力回路を介して前記複数の走査線に供給する走査線駆動回路と
を備え、
前記複数の出力回路のうち相隣接する出力回路は、前記基板上で平面的に見て、互いに重ならないように、前記複数の出力回路の配列方向と交わる方向に交互にずれて配置される
ことを特徴とする電気光学装置。 - 前記複数の画素部の各々は、前記複数のデータ線及び前記複数の走査線の各々に電気的に接続された画素スイッチング用トランジスタを備え、
前記画素スイッチング用トランジスタのゲート電極は、前記走査線と電気的に接続されると共に、金属シリサイド膜及び多結晶シリコン膜から形成される
ことを特徴とする請求項1又は2に記載の電気光学装置。 - 前記複数の走査線の各々は、前記複数の画素部のうち前記複数の走査線の各々に対応する画素部の前記画素スイッチング用トランジスタのゲート電極が延長されて形成されることを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。
- 前記複数の走査線は、前記画素スイッチング用トランジスタよりも下層側の導電膜から形成された第1部分配線と前記複数のデータ線を構成する導電膜と同一膜から形成された第2部分配線とを有することを特徴とする請求項1から4のいずれか一項に記載の電気光学装置。
- 前記複数の走査線は、前記複数のデータ線を構成する導電膜と同一膜から形成されると共に、前記基板上で平面的に見て、前記複数のデータ線と互いに交差する部分については、前記複数のデータ線を構成する導電膜とは相異なる導電膜から形成されることを特徴とする請求項1から4のいずれか一項に記載の電気光学装置。
- 請求項1から6のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005269705A JP2007079367A (ja) | 2005-09-16 | 2005-09-16 | 電気光学装置、及びこれを備えた電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005269705A JP2007079367A (ja) | 2005-09-16 | 2005-09-16 | 電気光学装置、及びこれを備えた電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007079367A true JP2007079367A (ja) | 2007-03-29 |
Family
ID=37939710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005269705A Pending JP2007079367A (ja) | 2005-09-16 | 2005-09-16 | 電気光学装置、及びこれを備えた電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007079367A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015045726A (ja) * | 2013-08-28 | 2015-03-12 | シナプティクス・ディスプレイ・デバイス株式会社 | 表示駆動装置及び表示装置 |
JP2018116227A (ja) * | 2017-01-20 | 2018-07-26 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2005
- 2005-09-16 JP JP2005269705A patent/JP2007079367A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015045726A (ja) * | 2013-08-28 | 2015-03-12 | シナプティクス・ディスプレイ・デバイス株式会社 | 表示駆動装置及び表示装置 |
JP2018116227A (ja) * | 2017-01-20 | 2018-07-26 | 株式会社ジャパンディスプレイ | 表示装置 |
JP6999272B2 (ja) | 2017-01-20 | 2022-01-18 | 株式会社ジャパンディスプレイ | 表示装置 |
US11719986B2 (en) | 2017-01-20 | 2023-08-08 | Japan Display Inc. | Substrate including semiconductors arranged in a matrix and a display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4179199B2 (ja) | 電気光学装置及びこれを備えた電子機器 | |
JP5017923B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP4640026B2 (ja) | 電気光学装置及び電子機器 | |
JP4274232B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP4155317B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP4793121B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP5011680B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP4946203B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP4998142B2 (ja) | 電気光学装置及び電子機器 | |
JP5120066B2 (ja) | 電気光学装置及び電子機器 | |
JP5125002B2 (ja) | 電気光学装置及び電子機器 | |
JP2008111924A (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP2007225760A (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP2007079367A (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP4945985B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP5194714B2 (ja) | 電気光学装置及びこれを備えた電子機器 | |
JP2007003981A (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
JP4882340B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP3603902B2 (ja) | 液晶装置 | |
KR100810475B1 (ko) | 전기 광학 장치, 및 이것을 구비한 전자 기기 | |
JP5119875B2 (ja) | 電気光学装置及び電子機器 | |
JP4259528B2 (ja) | 電気光学装置及びこれを備えた電子機器 | |
JP5103717B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP2007249134A (ja) | 電気光学装置及びこれを備えた電子機器 | |
JP2007072249A (ja) | 電気光学装置及び電子機器 |