JP2007072249A - 電気光学装置及び電子機器 - Google Patents
電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2007072249A JP2007072249A JP2005260323A JP2005260323A JP2007072249A JP 2007072249 A JP2007072249 A JP 2007072249A JP 2005260323 A JP2005260323 A JP 2005260323A JP 2005260323 A JP2005260323 A JP 2005260323A JP 2007072249 A JP2007072249 A JP 2007072249A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- signal
- circuit
- differential amplifier
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】 外部からのプローブを接触される等の必要がなく、十分な測定精度で検査を行う。
【解決手段】 電気光学装置は、基板上に、複数の画素部と、複数の走査線及び複数の信号線と、画素領域の周辺に位置する周辺領域で、画素領域の一の辺の側と該一の辺に対向する他の辺の側とに交互に位置するように配列され、2本の信号線の組の夫々に対応して設けられており、2本の信号線のうち一方の信号線を介して第1電位信号が供給されると共に他方の信号線を介して基準電位としての第2電位信号が供給され、低電位信号又は高電位信号を出力する複数の検査回路とを備える。
【選択図】 図3
【解決手段】 電気光学装置は、基板上に、複数の画素部と、複数の走査線及び複数の信号線と、画素領域の周辺に位置する周辺領域で、画素領域の一の辺の側と該一の辺に対向する他の辺の側とに交互に位置するように配列され、2本の信号線の組の夫々に対応して設けられており、2本の信号線のうち一方の信号線を介して第1電位信号が供給されると共に他方の信号線を介して基準電位としての第2電位信号が供給され、低電位信号又は高電位信号を出力する複数の検査回路とを備える。
【選択図】 図3
Description
本発明は、例えば液晶装置等の電気光学装置及び例えば液晶プロジェクタ等の電子機器の技術分野に関する。
従来、液晶装置等の表示装置は、携帯電話、プロジェクタ等の機器に広く使用されている。TFT(Thin Film Transistor)等を用いた液晶表示装置は、TFT基板と対向基板を貼り合せて、その基板間に液晶を封入して構成されている。一般に、製造された液晶装置が正常に作動するかの検査は、完成品に対して行われる。例えば、所定の画像信号を液晶装置に表示データとして入力し、投影、表示等させることによって正しくデータが表示されるか、欠陥画素の有無のチェックが行われている。しかし、完成品について検査を行う方法は、製造工程の管理面から見ると、好ましくない。理由は、基板の製造工程後に不良品が発見されるので、不良品の発見が遅れてしまうからである。このため、工程管理への不良発見がフィードバックされるまでの時間が長くなる。その結果、歩留まり低下期間が長期化し、製造コストが上昇するからである。また、試作品の場合も、試作品の評価から設計にフィードバックされるまでに期間が長期化するため、開発期間の長期化、開発コストの上昇に繋がる。更に、製品完成後は、いわゆるリペア、即ち不良個所の修理が困難である。そこで、基板の製造工程内において、不良の発見、特に、表示装置の欠陥画素の発見を行うことが望まれている。
そのような基板の製造工程内における検査方法の一つとして、液晶表示装置の電極パッドに検査用プローブを接触させて、所定の電流を供給することによって、液晶表示装置の検査を行う技術が提案されている(例えば、特許文献1参照)。同様に、画素のコンデンサ容量特性から、TFTの各画素に所定の電圧を印加して、放電電流及び放電電圧の波形に基づいてTFTの機能を検査する技術が提案されている(例えば、特許文献2参照)。
また、TFT基板の画素電極に対応する検査用の対向電極を用いて、画素電極の電位の変化量を検出することによって、各画素電極の動作検査を行う技術も提案されている(例えば、特許文献3参照)。
しかしながら、上述した特許文献1及び特許文献3に記載の技術による場合、検査装置において、基板の外部から電極パッド等に所定のプローブ等を接触或いは近接させるための機械的な位置精度が要求される。その結果、機械的なアライメント精度を確保するために検査時間が長くなるという技術的な問題がある。更に、高精細な液晶表示装置の場合は、多くの電極パッドに対して細いプローブ等を機械的な制御を行って接触させなければならなくなり、これらの方法が適用できない場合もある。
また、上述した特許文献2に記載の方法では、液晶表示装置と測定装置間の各種容量成分、例えばソース線、ビデオ線、電極パッド端子等における容量が影響するため、画素自体の容量が比較的小さい場合には、十分な測定精度が得られないという技術的な問題がある。
本発明は、上述した従来の問題点に鑑みなされたものであり、外部からのプローブを接触される等の必要がなく、十分な測定精度を得られる検査を実現可能な電気光学装置を提供することを課題とする。
本発明に係る第1の電気光学装置は、上記課題を解決するために、基板上に、複数の画素部と、前記複数の画素部が配列された画素領域に配線されると共に相交差する複数の走査線及び複数の信号線と、前記画素領域の周辺に位置する周辺領域で、前記画素領域の一の辺の側と該一の辺に対向する他の辺の側とに交互に位置するように配列され、前記複数の信号線のうち2本の信号線を一組として構成される複数の信号線の組の夫々に対応して設けられており、前記2本の信号線のうち一方の信号線を介して第1電位信号が供給されると共に前記2本の信号線のうち他方の信号線を介して基準電位としての第2電位信号が供給され、(i)前記第1電位信号の電位が前記第2電位信号の電位より低い場合には、前記一方の信号線を介して前記第1電位信号の電位より低い電位を有する低電位信号を、(ii)前記第1電位信号の電位が前記第2電位信号の電位より高い場合には、前記一方の信号線を介して前記第1電位信号の電位より高い電位を有する高電位信号を出力する複数の検査回路とを備える。
本発明に係る第1の電気光学装置によれば、その動作時には、例えばX−ドライバ回路により画像信号が、信号線を介して各画素部に供給される。これと共に、Y−ドライバ回路により走査線を介して走査信号が各画素部に供給される。画素部毎に設けられた例えば画素スイッチング用薄膜トランジスタは、走査線にゲートが接続されており、走査信号に応じて画像信号を画素電極へ選択的に供給する。これらにより、例えば、画素電極及び対向電極間に挟持された、例えば液晶等の電気光学物質を各画素部で駆動することで、アクティブマトリクス駆動が行われる。即ち、複数の画素部がマトリクス状に平面配列された画素領域或いは画素アレイ領域(又は、「画像表示領域」とも呼ぶ)における画像表示が行われる。この際、蓄積容量によって、画素部における電位保持特性が向上し、表示の高コントラスト化が可能となる。
本発明では、複数の検査回路を備える。検査回路は、電気光学装置の動作時に先立って行われる検査時に、一方の信号線を介して高電位信号又は低電位信号を、例えば画素部の良否を判定する判定手段に出力する。尚、このような検査は、電気光学装置が一対の基板が貼り合わされる前段階である、例えば、素子アレイ基板、素子基板又はTFTアレイ基板などと称される基板が完成した段階で好ましくは実施される。
より具体的には、この検査時には、例えば画素部から出力される第1電位信号が第2電位信号より僅かに高い電位を有している場合には、第2電位信号の電位に対する第1電位信号の電位の高いことが信号線に印加されるノイズによって不明瞭とならないように、検査回路は第1電位信号に比べて電位が高められた高電位信号を一方の信号線を介して例えば判定手段に出力する。第1電位信号が第2電位信号より僅かに低い電位を有している場合には、第2電位信号の電位に対する第1電位信号の電位の低いことが信号線に印加されるノイズによって不明瞭とならないように、検査回路は第1電位信号の電位を低くした後、電位が低く抑えられた低電位信号を一方の信号線を介して出力する。ここで、「第1電位信号」は、画素部の良否を反映した信号であり、より具体的には、例えば画素部の良否に応じて出力された信号である。画素部には、例えば検査に先立ち予め検査信号が供給されており、画素部の良否に応じて検査信号の電位から変動した電位を有する信号が第1電位信号として出力される。「画素部の良否」とは、画素部が不具合を有しているか否かを意味し、第1電位信号及び第2電位信号の電位の高低関係は、画素部に生じた不具合に応じて異なる。「第2電位信号」は、第1電位信号の電位を高くする或いは低くする際の基準となる基準電位を有する。
判定手段は、例えば本発明の電気光学装置の有する基板の外部に設けられた外部回路であり、例えば、画素部に予め供給されていた、第1電位信号の基になる検査信号の電位が第2電位信号の電位に対して高いか低いかという情報と、第2電位信号に基づいて検査回路から出力された信号の電位と比較して高電位信号の電位又は低電位信号の電位が高いか低いかという情報とを比較する電圧論理によって画素部の良否を判定する。
このような判定手法によれば、第1電位信号の基になる検査信号の電位が第2電位信号の電位より高い場合に、検査回路から高電位信号が出力されれば一方の信号線に電気的に接続された画素部、即ち第1電位信号の基になる検査信号が供給された画素部に不具合が発生していないと判断される。一方、第1電位信号の基になる検査信号の電位が第2電位信号の電位より高い場合に検査回路から第1低電位信号が出力されれば一方の信号線に電気的に接続された画素部に何らかの不具合が発生していると判断される。第1電位信号の元になる検査信号の電位が第2電位信号の電位より低い場合に、検査回路から低電位信号が出力されれば一方の信号線に電気的に接続された画素部に不具合が発生していないことを意味する。第1電位信号の基になる検査信号の電位が第2電位信号の電位より低い場合に検査回路から高電位信号が出力されれば一方の信号線に電気的に接続された画素部、即ち第1電位信号のもとになる検査信号が供給された画素部に何らかの不具合が発生していると判断される。
本発明では特に、複数の検査回路は、画素領域の一の辺の側と該一の辺に対向する他の辺の側とに交互に位置するように配列される。画素領域の一の辺に沿って且つ交互に画素領域に対して反対側に位置するように配列される。即ち、複数の検査回路は、画素領域を挟んで、画素領域の一の辺に沿った方向(即ち、各走査線に沿った方向)に千鳥状に配置される。言い換えれば、複数の検査回路は、画素領域の一の辺及び該一の辺に対向する他の辺に夫々沿った、互いに配列方向にずれた2列として配列される。ここで本発明に係る複数の検査回路についての「配列方向」とは、画素領域の一の辺に隣接して該一の辺に沿って複数の検査回路が配列された方向、或いは画素領域の他の辺に隣接して該他の辺に沿って複数の検査回路が配列された方向を意味する。この配列方向は、走査線に沿った方向でもある。よって、仮に複数の検査回路を画素領域の一の辺に沿って1列として配列した場合と比較して、互いに隣接する検査回路間の距離が長いので、1つ1つの検査回路の面積を配列方向に沿って広くすることができる。即ち、検査回路が基板上で占有する面積を拡大することができる。従って、例えば検査回路を構成するトランジスタを大きく形成することにより検査回路の感度或いは性能を高めることができる。加えて、例えば検査回路を構成するトランジスタの不純物分布のばらつきに起因する、複数の検査回路間の感度或いは性能のばらつきを低減或いは完全に無くすことができる。
以上説明したように本発明に係る第1の電気光学装置によれば、検査回路が基板上で占有する面積を拡大することで、検査回路の感度を高める、或いは、複数の検査回路間の感度のばらつきを低減することができる。その結果、十分な測定精度を得られる検査を実現することができる。
本発明に係る第1の電気光学装置の一態様では、前記複数の検査回路は夫々、前記複数の検査回路の配列方向の幅が、前記複数の検査回路の配列ピッチよりも広い部分を含む形状を有する。
この態様によれば、仮に複数の検査回路を画素領域の一の辺に沿って1列として配列した場合と比較して、検査回路が基板上で占有する面積を大きくすることができる。よって、検査回路の感度或いは性能を高めることができる。加えて、複数の検査回路間の感度或いはばらつきを低減或いは完全に無くすことができる。
本発明に係る第1の電気光学装置の他の態様では、前記複数の信号線のうち互いに隣接する信号線の各々は、互いに前記画素領域に対して反対側に配置された前記検査回路に対応する前記2本の信号線の組の一部を構成する。
この態様によれば、画素領域に配線された複数の信号線は1本毎に、互いに画素領域に対して反対側に位置する検査回路に対応するように構成される。よって、仮に複数の検査回路の各々に対応する2本の信号線の組が、隣接する2本の信号線である場合と比較して、複数の検査回路の各々に対応する組を構成する2本の信号線の間隔が広い、例えば隣接する信号線の間隔の2倍の間隔となる。従って、例えば対応する組を構成する2本の信号線間をショートさせてしまう恐れが殆ど無いなど、検査回路と対応する信号線との電気的な接続が容易であり、検査回路を容易に製造することができる。
本発明に係る第2の電気光学装置は、上記課題を解決するために、基板上に、複数の画素部と、前記複数の画素部が配列された画素領域に配線されると共に相交差する複数の走査線及び複数の信号線と、前記画素領域の周辺に位置する周辺領域に、前記画素領域の一辺に沿って配列され、前記複数の信号線のうち2本の信号線を一組として構成される複数の信号線の組の夫々に対応して設けられており、前記2本の信号線のうち一方の信号線を介して第1電位信号が供給されると共に前記2本の信号線のうち他方の信号線を介して基準電位としての第2電位信号が供給され、(i)前記第1電位信号の電位が前記第2電位信号の電位より低い場合には、前記一方の信号線を介して前記第1電位信号の電位より低い電位を有する低電位信号を、(ii)前記第1電位信号の電位が前記第2電位信号の電位より高い場合には、前記一方の信号線を介して前記第1電位信号の電位より高い電位を有する高電位信号を出力する複数の検査回路とを備え、前記複数の検査回路は夫々、前記複数の検査回路の配列方向の幅が、前記検査回路の配列ピッチよりも広い部分を含む形状を有し、前記複数の検査回路は、前記基板上で平面的に見て相互に重ならないように、前記配列方向と交わる方向にずれて配置される。
本発明に係る第2の電気光学装置によれば、その動作時には、上述した本発明に係る第1の電気光学装置の場合と概ね同様に画素領域における画像表示が行われる。
本発明では、複数の検査回路を備える。検査回路は、上述した本発明に係る第1の電気光学装置の場合と概ね同様に、一方の信号線を介して高電位信号又は低電位信号を、例えば画素部の良否を判定する判定手段に出力する。
本発明では特に、複数の検査回路は夫々、複数の検査回路の配列方向の幅が、検査回路の配列ピッチよりも広い部分を含む形状を有し、複数の検査回路は、基板上で平面的に見て相互に重ならないように、配列方向と交わる方向にずれて配置される。即ち、複数の検査回路は、画素領域の一辺に沿った、互いに配列方向にずれた複数列として配列される。典型的には、画素領域の片側のみにおいて、その一辺に沿って且つ配列方向にずれることで複数列として配列されている。よって、仮に複数の検査回路を画素領域の一辺に沿って1列として配列した場合と比較して、互いに隣接する検査回路間の距離が長いので、1つ1つの検査回路の面積を配列方向に沿って広くすることができる。即ち、検査回路が基板上で占有する面積を拡大することができる。特に、検査回路を作り込む領域が、配列方向に交差する方向に増大しても、該交差する方向に周辺領域を広げることによっては、基板の小型化を図る上での問題は殆ど生じない。即ち、画素領域における画素ピッチを狭めても、検査回路の配列方向に交差する方向については制約が生じないので、画素ピッチを狭くしつつ、検査回路を作り込む領域を十分に確保できることになるので、本発明の如き構成は大変有利である。従って、例えば検査回路を構成するトランジスタを大きく形成することにより検査回路の感度或いは性能を高めることができる。加えて、例えば検査回路を構成するトランジスタの不純物分布のばらつきに起因する、複数の検査回路間の感度或いは性能のばらつきを低減或いは完全に無くすことができる。
尚、一の検査回路と、該一の検査回路と配列方向と交わる方向にずれて配置された他の検査回路とでは対応する組を構成する2本の信号線の長さは互いに異なることになるが、各々の組を構成する2本の信号線同士の長さが実践上一致している限り、検査回路の感度或いは性能に影響を殆ど或いは全く及ぼすことはない。更に、一の検査回路は、例えば他の検査回路に対応する組を構成する2本の信号線と、基板上で平面的に見て、重なっていてもよい。検査回路と信号線とは基板上の相異なる膜から形成することが可能であり、一の検査回路を、例えば他の検査回路に対応する組を構成する2本の信号線と、基板上で平面的に見て、重なるようにすることで、一の検査回路を形成する面積を一層大きくすることができる。
以上説明したように本発明に係る第2の電気光学装置によれば、検査回路が基板上で占有する面積を拡大することで、検査回路の感度を高める、或いは、複数の検査回路間の感度のばらつきを低減することができる。その結果、十分な測定精度を得られる検査を実現することができる。
本発明の第1及び第2の電気光学装置の他の態様では、前記検査回路は夫々、前記2本の信号線の組に電気的に接続された差動増幅回路を含む。
この態様によれば、2本一組の信号線の組の夫々から、これら組毎に一つずつ電気的に接続された差動増幅回路に一括で第1及び第2電位信号を供給しつつ、2本一組の信号線の組毎に設けられた各差動増幅回路から高電位信号又は低電位信号を出力できる。即ち、第1及び第2電位信号の各々の電位の差を明確にして出力することができる。
本発明の電子機器は上記課題を解決するために、上述した本発明に係る第1又は第2の電気光学装置(但し、その各種態様も含む)を具備する。
本発明の電子機器は、上述した本発明に係る第1又は第2の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置(Field Emission Display及びConduction Electron-Emitter Display)、これら電気泳動装置、電子放出装置を用いた装置としてDLP(Digital Light Processing)等を実現することも可能である。加えて、このような電子機器は、上述した本発明に係る第1又は第2の電気光学装置を含んでいるため、歩留まりが向上されている。
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされよう。
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
<第1実施形態>
第1実施形態に係る液晶装置について、図1から図10を参照して説明する。
<第1実施形態>
第1実施形態に係る液晶装置について、図1から図10を参照して説明する。
先ず、図1及び図2を参照して、本実施形態に係る液晶装置の全体構成について説明する。ここに図1は、本実施形態に係る液晶装置の全体構成を示す平面図である。図2は、図1のH−H´線での断面図である。
図1及び図2において、本実施形態に係る液晶装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、本発明に係る「画素領域」の一例としての画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、X−ドライバ回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路110が額縁遮光膜53に覆われるようにして設けられている。また、Y−ドライバ回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。また、TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
TFTアレイ基板10上には、外部回接続端子102と、X−ドライバ回路101、Y−ドライバ回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。
図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFT(Thin Film Transistor)や走査線、信号線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、信号線等の配線の上層に画素電極9aが設けられている。画素電極9a上には、配向膜が形成されている。他方、対向基板20上には、対向電極21の他、格子状又はストライプ状の遮光膜23、更には最上層部分に配向膜が形成されている。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
尚、ここでは図示しないが、TFTアレイ基板10上には、X−ドライバ回路101、Y−ドライバ回路104の他に、後述するように、本発明に係る「複数の検査回路」の一例としての差動増幅回路、プリチャージ回路、トランスミッションゲート等が形成されている。
次に、図3から図7を参照して、本実施形態に係る液晶装置の回路構成について説明する。ここに図3は、本実施形態に係る液晶装置の主要な回路構成を示したブロック図である。図4は、画素部の電気的な構成を示す回路図である。図5は、プルダウン回路の電気的な構成を示す回路図である。図6は、検査時に予め信号が供給された画素部の状態を示す概念図である。図7は、プルアップ回路の電気的な構成を示す回路図である。以下では、説明を簡便にするためにひとまず図中左側から見て走査線Gj(j=1、2、・・・、n;nは2以上の整数)の延びる方向に沿って奇数番目(即ち1番目、3番目、5番目、・・・)に配線された信号線Soi(i=1、2、・・・、m;mは2以上の整数)が本発明に係る「一方の信号線」の一例として選択され、偶数番目(0番目、2番目、4番目、・・・)に配線された信号線Sei(i=1、2、・・・、m;mは整数)が本発明に係る「他方の信号線」の一例として選択されている場合を前提にして説明する。
図3において、本実施形態の液晶装置は、TFTアレイ基板10上にY−ドライバ回路104、X−ドライバ回路101、サンプリング回路110及び画素部70を備えている。
Y−ドライバ回路104は、画素部70の検査時において、スイッチング信号を走査線毎に順次供給する。ここで、スイッチング信号とは、画像を表示する際に画素部70に供給される画像表示用の走査信号とは異なる信号であり、予め画素部70に供給された後述する検査信号を画素部70から出力させるために画素部70が備えるスイッチング素子をオン状態に切り換えるための信号である。
X−ドライバ回路101は、サンプリング回路110を構成するサンプリングスイッチ111にサンプリング信号を供給し、これらサンプリングスイッチ111をオン状態に切り換える。ここで、「サンプリング信号」とは、画像を表示する際にX−ドライバ回路101からサンプリング回路110に供給される信号とは異なり、後述する差動増幅回路15から出力された高電位信号或いは低電位信号を信号線Soi及びSei毎に外部のテスト回路に個別に出力するための信号である。
サンプリング回路110は、画素部70を検査する際に、第1及び第2電位信号を、検査対象となる画素部70が電気的に接続されている信号線Soi及びSeiに対応させて出力させ、画像信号供給線112o及び112eを介して外部のテスト回路に高電位信号或いは低電位信号を出力する。
画素部70は、画像表示領域10aに信号線Soi及びSeiと走査線Gjとの交差に対応して設けられている。
図4に示すように、画素部70は、TFT71、液晶素子72及び蓄積容量73を備えている。
TFT71は、ソースが信号線Soi又はSeiに電気的に接続されており、ゲートが走査線Gjに電気的に接続されている。TFT71は、Y−ドライバ回路104から供給されるスイッチング信号によってオンオフが切り換えられる。
画素部70は、第1電位信号を信号線Soiに出力すると共に第2電位信号を信号線Seiに出力する。
液晶素子72は、TFTアレイ基板10及びTFTアレイ基板10に対応するように配置される対向基板間に注入される液晶と、この液晶を挟持する一対の電極を有している。
蓄積容量73は、画像表示が行われる際に画素部70に供給された画像信号を一時的に保持し、複数の画素部70のアクティブマトリクス駆動を可能にする。
再び図3において、本実施形態の液晶装置は特に、TFTアレイ基板10上に、差動増幅回路15、第1駆動信号供給回路21、第2駆動信号供給回路22、イコライズ回路23、電圧印加用配線24、プリチャージ回路25、接続回路26、TFT11、12a、12b、13p、及び13n、トランスミッションゲート6、複数の信号線Soi、及び複数の信号線Seiを更に備えている。
本実施形態では、差動増幅回路15は、後に詳述するように、画像表示領域10aの上下に夫々設けられているので、第1駆動信号供給回路21、第2駆動信号供給回路22、イコライズ回路23、電圧印加用配線24、プリチャージ回路25、接続回路26、TFT11、12a、12b、13p、及び13n、トランスミッションゲート6も画像表示領域10aの上下に夫々設けられている。
信号線Soi及びSeiは、画像表示領域10aから差動増幅回路15まで夫々複数本延在されており、差動増幅回路15の接続点So及びSeに夫々電気的に接続されている。信号線Soi及びSeiは、画像表示領域10aに設けられた複数の走査線Gj(j=1、2、・・・、n;nは2以上の整数)に交差するように画像表示領域10aの画像表示領域内に延在している。画像表示領域10aに設けられた画素部70は、信号線Soi及びSeiと複数の走査線Gjとの交差に合わせて配置され、信号線Soi及びSeiに電気的に接続されている。
図3に示すように、接続回路26は、テスト回路接続ゲート端子を介してテスト回路と電気的に接続されたテスト信号供給線45と、プルダウン回路35とを備えている。テスト信号供給線45は、画素部70を検査する際に、テスト回路から供給された一系列のテスト信号をトランスミッションゲート6に供給する。プルダウン回路35は、テスト信号供給線45を介してトランスミッションゲート6に供給されるテスト信号が変動しないようにテスト信号供給線45の電位を安定化させる。
図5に示すように、プルダウン回路35は、電源VDDに電気的に接続されたゲート、アースされたソース、及びテスト信号供給線45に電気的に接続されたドレインを備えたTFT135を備えており、テスト信号が供給される際にテスト信号供給線45の電位が変動することを低減する。尚、プルダウン回路32、33及び34もプルダウン回路35と同様の回路構成を有している。
再び図3において、トランスミッションゲート6は、信号線Soi及びSeiの夫々の途中に設けられている。トランスミッションゲート6は、画素部70からみて差動増幅回路15に近い側に設けられており、信号線Soi及びSeiの夫々の途中に電気的に接続された複数のTFT14を備えている。複数のTFT14は、画素部70を検査する際にテスト信号供給線45を介してテスト回路から供給されるテスト信号に応じて一括でオン状態に切り換えられる。これにより、信号線Soi及びSeiの夫々を介して差動増幅回路15に供給される第1及び第2電位信号の供給路を確保でき、図4を参照して上述した画素部70に設けられたTFT71がオン状態に切り換えられていれば、各画素部70から各差動増幅回路15に信号線Soi及びSeiの夫々を介して第1電位信号及び第2電位信号を一括で供給できる。
ここで、検査時において、複数の画素部70には、予め所定電位の検査信号及び基準信号が供給されている。本実施形態では、図6に示すように、信号線Soiに対応して設けられた画素部70には、基準電位としての中間電位(図中、「M」と示す。)よりも高い電位(以下、適宜「HIGH電位」という。図中「H」と示す。)の検査信号が供給され、信号線Seiに対応して設けられた画素部70には、中間電位の基準信号が供給される。本実施形態では、中間電位を電源VDDの電源電圧Vddの半分、即ちVdd/2とする。よって、画像表示領域10aにおいて、中間電位の信号が供給された画素部70の列とHIGH電位の信号が供給された画素部70の列が交互に配列された状態となる。
第1電位信号は、予め画素部70に供給されていた検査信号が画素部70から読み出された信号であり、画素部70に生じた不具合に応じて検査信号の電位、即ちHIGH電位と異なる電位で出力される。第2電位信号は、予め画素部70に供給されていた基準信号が画素部70から読み出された信号であり、第1電位信号と同時に信号線Seiを介して差動増幅回路15に供給される。第2電位信号、即ち基準信号の電位は、中間電位で出力される。中間電位とは、差動増幅回路15が第1電位信号の電位の高低を判定する際に比較対象となる基準電位である。尚、第1電位信号は、複数の画素部70の全部又は一部に供給された信号であり、第2電位信号は、外部から供給される信号であってもよい。この場合には、基準信号としての第2電位信号を外部から安定して供給することができるので、より確実に画素部70の良否を判定することが可能となる。
イコライズ回路23は、イコライズ信号供給線43及びプルダウン回路33を備えており、TFT11のオンオフを切り換えるためのプリチャージ信号がイコライズ信号供給線43を介してTFT11のゲートに供給される。プルダウン回路33は、イコライズ信号供給線43の電位が変動することを低減する。
プリチャージ回路25は、TFT12a及び12bのゲートに電気的に接続されたプリチャージ信号供給線44と、プリチャージ信号供給線44に電気的に接続されたプルダウン回路34とを備えている。プリチャージ信号供給線44はイコライズ信号供給線43にも電気的に接続されている。プリチャージ信号供給線44は、TFT11、12a及び12bのオンオフを切り換えるためにプリチャージ端子を介して外部から供給されたプリチャージ信号をTFT11、12a及び12bのゲートに供給する。プルダウン回路34は、プリチャージ信号供給線44の電位の変動を低減する。
電圧印加用配線24は、TFT12aのソース及び12bのドレインに電気的に接続されており、TFT12a及び12bにプリチャージ電圧を印加する。プリチャージ電圧は、予め中間電位に設定されており、TFT12a及び12bに供給される。尚、プリチャージ電圧は、信号線Soi及びSeiの夫々を介して第1及び第2電位信号が差動増幅回路15に供給される前にTFT12a及び12bに供給される。
TFT11、12a及び12bは、プリチャージ信号によってオン状態に切り換えられ、第1及び第2電位信号が信号線Soi及びSeiに夫々供給される前に信号線Soi及びSeiの電位差が小さくなるように信号線Soi及びSeiの電位を設定する。より具体的には、TFTF11のソース及びドレインと、TFT12aのドレイン及びTFT12bのソースの夫々が信号線Soi及びSeiに電気的に接続されており、プリチャージ信号がTFT11、12a及び12bのゲートに供給された後、プリチャージ電圧がTFT12a及び12bの夫々のソース及びドレイン間に供給される。これにより、信号線Soi及びSeiの電位差を小さくするように、TFT11のソース及びドレイン間、TFT12a及び12bの夫々のソース及びドレイン間に電流が流れ、信号線Soi及びSeiの夫々の電位が中間電位に等しくなる。従って、差動増幅回路15が第1及び第2電位信号を比較する前提として、これら信号を差動増幅回路15に供給する信号線Soi及びSeiの電位を揃えることができる。
第1及び第2電位信号が、電位が揃った信号線Soi及びSeiの夫々を介して差動増幅回路15に供給された場合、画素部70から出力された第1及び第2電位信号の電位の高低関係が維持されたまま第1及び第2電位信号が差動増幅回路15に供給される。従って、第1電位信号の電位及び第2電位信号の電位の高低関係が信号線Soi及びSei間の電位差に起因して変動することを低減でき、第1電位信号及び第2電位信号の電位の高低関係が逆転することを低減できる。
第1駆動信号供給回路21は、第1駆動信号供給線41及びプルアップ回路31を備えている。第1駆動信号供給線41は、差動増幅回路15に電気的に接続されたTFT13pのゲートに電気的に接続されており、外部から供給された第1駆動信号SApEをTFT13pのゲートに供給する。第1駆動信号SApEは、差動増幅回路15を駆動するための駆動信号であり、後述するように差動増幅回路15は、接続点So及びSeの夫々に入力される信号のうち高い電位を有する信号の電位をより高くし、低い信号の電位をより低くするセンスアンプとして機能する。TFT13pはpチャネル型のTFTであり、TFT13pは第1駆動信号SApEがゲートに供給されるとオン状態に切り換わり、電源VDDを差動増幅回路15の接続端子Spに供給する。
図7に示すように、プルアップ回路31はゲートが接地されたpチャネル型のTFT131を備えている。TFT131は、第1駆動信号供給線41に電源VDDを供給する。
第2駆動信号供給回路22は、第2駆動信号供給線42及びプルダウン回路32を備えている。第2駆動信号供給線42は、差動増幅回路15に電気的に接続されたTFT13nのゲートに電気的に接続されており、外部から供給された第2駆動信号SAnEをTFT13nのゲートに供給する。TFT13nはnチャネル型のTFTであり、第2駆動信号SAnEがゲートに供給されるとオン状態に切り換わり、電源VDDを差動増幅回路15に供給する。プルダウン回路32は、第2駆動信号供給線42の電位を維持する。
差動増幅回路15は、信号線Soi及びSeiを一組とする信号線の組毎に一つずつ設けられている。トランスミッションゲート6がオン状態になった際に、第1及び第2電位信号が信号線Soi及びSeiの夫々から差動増幅回路15の接続点So及びSeの夫々に供給される。差動増幅回路15は、第1及び第2電位信号を比較することによって信号線Soi及びSeiの夫々を介して、判定手段であるテスト回路に高電位信号又は低電位信号を出力する。
次に、図8を参照して、差動増幅回路の構成について詳細に説明する。ここに図8は、差動増幅回路の電気的な構成を示す回路図である。
図8において、差動増幅回路15は、pチャネル型のTFT51及び52と、nチャネル型のTFT53及び54とを備えた交差結合型の差動増幅回路である。より具体的には、TFT51及び52が電気的に直列に接続された直列回路と、TFT53及び54が電気的に直列に接続された直列回路とが電気的に並列に接続されている。TFT51のゲートが、TFT52及び54の接続点Soに電気的に接続されている。TFT52のゲートは、TFT51及び53の接続点Seに電気的に接続されている。TFT53のゲートは、TFT52及び54の接続点Soに電気的に接続されている。TFT54のゲートは、TFT51及び53の接続点Seに電気的に接続されている。接続点Soは、信号線Soiに電気的に接続されており、接続点Seは、信号線Seiに電気的に接続されている。TFT51及び52の接続点Spは、TFT13pのドレインに電気的に接続されている。TFT53及び54の接続点Snは、TFT13nのドレインに電気的に接続されている。
差動増幅回路15は、第1電位信号が第2電位信号より僅かに高い電位を有している場合には、第1電位信号に比べて電位が高められた高電位信号を信号線Soiを介して判定手段であるテスト回路に出力する。このように電位が高められた高電位信号によれば、第1電位信号の電位が第2電位信号の電位より高いことを明確にできる。差動増幅回路15は、第1電位信号が第2電位信号より僅かに低い電位を有している場合には、第1電位信号に比べて電位がより低くされた低電位信号を信号線Soiを介して出力する。このような低電位信号によれば、第1電位信号の電位が第2電位信号の電位より低いことを明確にできる。
信号線Seiを介して差動増幅回路15に供給される第2電位信号は、第1電位信号の電位を高くする或いは低くする際の基準となる基準電位である。第1電位信号は、信号線Soiに電気的に接続された画素部70に不具合が生じているか否か、即ち画素部70の良否を反映した信号であり、第2電位信号と第1電位信号との電位差は、これら信号線の配線容量によって変動する電位の大きさに比べて僅かな大きさである。差動増幅回路15は、第1電位信号の電位及び第2電位信号の高低関係が明確に判定できるように高電位信号又は低電位信号を出力する。
次に、再び図3を参照して、テスト回路の動作原理について説明する。
図3に図示しない、テスト回路は、信号線Soiに電気的に接続された画素部70に不具合が生じているか否かを電圧論理に基づいて判定する。即ち、テスト回路は、画素部70に予め供給されていた第1電位信号のもとになる検査信号の電位の第2電位信号の電位に対する高低関係と、中間電位及び高電位信号の電位又は低電位信号の電位の高低関係の情報とを比較することによって画素部70に不具合が発生しているか否かを判定する。より具体的には、第1電位信号の元になる検査信号の電位が中間電位より高い場合に、差動増幅回路15から高電位信号が出力されれば信号線Soiに電気的に接続された画素部70、即ち第1電位信号のもとになる検査信号が供給された画素部70に不具合が発生していないとテスト回路は判定する。同様に第1電位信号のもとになる検査信号の電位が第2電位信号の電位より低い場合に、差動増幅回路15から低電位信号が出力されれば信号線Soiに電気的に接続された画素部70、即ち第1電位信号のもとになる検査信号が供給された画素部70に不具合が発生していないとテスト回路は判定する。
第1電位信号の基になる検査信号の電位が第2電位信号の電位より高い場合に差動増幅回路15から低電位信号が出力されれば、信号線Soiに電気的に接続された画素部70、即ち第1電位信号の基になる検査信号が供給された画素部70に何らかの不具合が発生しているとテスト回路は判定する。第1電位信号の基になる検査信号の電位が第2電位信号の電位より低い場合に差動増幅回路15から高電位信号が出力されれば信号線Soiに電気的に接続された画素部70、即ち第1電位信号のもとになる検査信号が供給された画素部70に何らかの不具合が発生しているとテスト回路は判定する。
次に、図3及び図8を参照して、差動増幅回路が高電位信号又は低電位信号を出力する手順について説明する。ここでは、中間電位を有する第2電位信号の電位に比べて高い電位を有する第1電位信号が差動増幅回路15に供給された場合を例に挙げて説明する。
図3及び図8において、第2駆動信号供給回路22からTFT13nに第2駆動信号SAnEが供給されると、TFT13nがオン状態に切り換えられ、TFT13nを介して接続点Snの電位がグランド電位に近づく。TFT53のソースの電位は中間電位に設定されているため、TFT53のソース・ドレイン間に電流が流れ、接続点Seの電位が低下する。このとき、pチャネル型のTFT52のゲートは接続点Seに電気的に接続されているため、接続点Seの電位が低下していることによってTFT52がオン状態に切り換えられる。第1駆動信号供給回路21からTFT13pに第1駆動信号SApEが供給されると、TFT13pがオン状態に切り換えられ、TFT13pを介して接続点Spに電源VDDが供給される。これにより、電源VDDがTFT13p及び52を介して接続点Soに供給され、接続点Soの電位が高められる。
このようにして差動増幅回路15は、第1電位信号の電位を高め、且つ第2電位信号の電位を低くする。差動増幅回路15によれば、第1電位信号が中間電位より高い場合には、第1電位信号をより高い電位を有する高電位信号としてテスト回路等の判定手段に出力できる。従って、テスト回路等の判定手段は、中間電位より低い電位を有する参照信号と高電位信号との電位の高低関係を明確に判断でき、電圧論理に基づいて画素部70の良否を判定できる。
第1電位信号の電位が第2電位信号の電位より低い場合には、上述したTFT52及び53と同様にTFT51及び54が動作し、第1電位信号に基づいて低電位信号が出力される。この場合には、中間電位に設定された第2電位信号は電位が高められた参照信号として出力され、これと共に第1電位信号は参照信号の電位より低い電位を有する低電位信号として出力される。尚、参照信号とは、差動増幅回路15から第2電位信号に基づいて出力された信号である。
次に、図9を参照して、差動増幅回路15が、信号線Soi及びSeiを介して高電位信号又は低電位信号を出力する際の各種信号のタイミングを説明する。図9は、信号線Soi及びSeiを介して各種信号を出力するタイミングを示したタイミングチャートである。尚、図9では、信号線Soiに対応する画素部70を検査対象とし、信号線Seiに対応する画素部70を基準とする。即ち、図6を参照して上述したように画像表示領域10aにおいて、中間電位の信号が供給された画素部70の列とHIGH電位の信号が供給された画素部70の列が交互に配列された状態となる場合を例にとる。
図9において、タイミングt1までに画素部70には検査信号及び基準信号が供給されている。即ち、図6を参照して上述したように画像表示領域10aにおいて、中間電位の信号が供給された画素部70の列とHIGH電位の信号が供給された画素部70の列が交互に配列された状態となっている。プリチャージ回路25は、プリチャージ信号供給線44を介してタイミングt1にプリチャージ信号PCGをTFT11、12a及び12bのゲートに供給する。TFT11、12a及び12bはオン状態となり、電圧印加用配線24を介してプリチャージ電圧が信号線Soi及びSeiに印加される。これにより、信号線Soi及びSeiの電位が中間電位に設定される。その後、プリチャージ回路25は、タイミングt2にプリチャージ信号PCGの供給を終了する。
トランスミッションゲート6がオン状態に切り換えられた後、走査線G1は、タイミングt3においてスイッチング信号を画素部70に供給し、第1及び第2電位信号が夫々、信号線Soi及びSeiを介して差動増幅回路15に供給される。尚、走査線G1は、走査線G1に電気的に接続された画素部70の全てにスイッチング信号を供給し、走査線G1に電気的に接続された画素部70が備えるTFT71がオン状態に切り換えられる。第1及び第2電位信号は、走査線G1に電気的に接続された複数の画素部70の夫々からこれら画素部70に対応する差動増幅回路15に供給される。
ここで、画素部70に不具合が生じていない場合には、予め画素部70に供給された検査信号の電位と同様に、中間電位より高い電位、即ちHIGH電位を有する第1電位信号が信号線Soiを介して差動増幅回路15に供給される。このとき、第1電位信号は、中間電位よりわずかに高い電位を有している。第2電位信号を出力する信号線Seiの電位は、予め設定された中間電位であり、第1電位信号の電位より僅かに低い。このように、画素部70に不具合が生じていない場合には、画素部70に予め供給された検査信号の電位及び中間電位間の電位の高低関係が、第1電位信号の電位及び第2電位信号の電位の高低関係にそのまま維持されている。
タイミングt4に第2駆動信号供給回路22からTFT13nに第2駆動信号SAnEが供給されると、差動増幅回路15は信号線Seiの電位を低下させる。これにより、第1電位信号が供給された接続点Soの電位より低い電位を有する接続点Seの電位は、第2電位信号を供給された時点より低い電位に下げられる。
タイミングt5において、第1駆動信号供給回路21からTFT13pに第1駆動信号SApEが供給されると、差動増幅回路15は第1電位信号が供給された接続点Soの電位を第2電位信号が供給された時点の電位より高める。
タイミングt4及びt5の夫々において、差動増幅回路15に供給された信号のうち低い電位を有する第2電位信号が供給された接続点Seの電位はより低く下げられ、高い電位を有する第1電位信号が供給された接続点Soの電位はより高く上げられる。これにより、接続点So及びSeの夫々の電位の高低関係が明確になる。差動増幅回路15は、接続点Soの電位を有する高電位信号を信号線Soiを介してテスト回路等の判定手段に出力する。これと同時に差動増幅回路15は、接続点Seの電位を有する参照信号を信号線Seiを介してテスト回路等の判定手段に出力する。
テスト回路は、高電位信号及び参照信号を比較する。高電位信号は第1電位信号より電位が高められており、且つ参照信号は中間電位より電位が下げられているので、テスト回路は、第2電位信号及びこの第2電位信号よりわずかに高い電位を有する第1電位信号を比較する場合に比べて、高電位信号の電位が参照信号の電位より高いことを明確に判定できる。ここで、検査信号の電位及び中間電位の高低関係と、高電位信号の電位及び参照信号の電位の高低関係は一致しているため、テスト回路は被検査対象である画素部70に不具合が生じていないと判定する。
次に、走査線G2に電気的に接続された画素部の良否を判定するために、タイミングt6からt7間において、信号線Soi及びSeiにプリチャージ電圧が供給され、これら信号線が再び中間電位に設定される。
タイミングt8において、走査線G2がスイッチング信号を出力し、走査線G2に電気的に接続された画素部70にスイッチング信号が供給される。スイッチング信号が供給された画素部70は、走査線G1に電気的に接続された画素部70と同様に第1電位信号を信号線Soiを介して差動増幅回路15に出力する。このとき、信号線Seiは第2電位信号を差動増幅回路15に供給する。これにより、走査線G1と同様にして信号線Soiに電気的に接続された画素部70のうち走査線G2に電気的に接続された画素部70に対応した高電位信号又は低電位信号、及び参照信号が差動増幅回路15から各信号線を介してテスト回路に出力され、走査線G2に電気的に接続された画素部70の良否を判定できる。このようにして、順次走査線G3、G4、・・・、Gnの夫々に電気的に接続された画素部の良否を順次判定することが可能である。加えて、すでに述べたように、各差動増幅回路15から出力される高電位信号又は低電位信号、及び参照信号をサンプリング回路110を介して差動増幅回路15毎にテスト回路に出力できることから、画素部70毎に良否を判定することが可能であり、画像表示領域10aに配置された複数の画素部70の一つ一つについて不具合が生じていないことを確認できる。
次に、図9を参照して、画素部に不具合が生じている場合について説明する。
画素部70は、図6を参照して上述したように画像表示領域10aにおいて、中間電位の信号が供給された画素部70の列とHIGH電位の信号(即ち、検査信号)が供給された画素部70の列が交互に配列された状態になっている。走査線G1からスイッチング信号が画素部70に供給されたタイミングt3において、画素部70は中間電位より僅かに低い電位を有する第1電位信号を差動増幅回路15に供給する。尚、中間電位より低い電位を有する第1電位信号が供給された接続点Soの電位を図中点線で示したL0とする。ここで、第1電位信号が中間電位より低い電位を有しているのは、例えば電流リークが生じているTFT、或いは電流リークが生じている蓄積容量73を画素部70が含んでいる場合に相当する。
タイミングt4において、第2駆動信号供給回路22からTFT13nに第2駆動信号SAnEが供給されると、差動増幅回路15は、中間電位より低い電位を有する第1電位信号が供給された接続点Soの電位を更に低い電位に低下させる(図中点線L1で示す)。より具体的には、差動増幅回路15の接続点Soに供給された第1電位信号の電位は、差動増幅回路15の接続点Seに供給された第2電位信号の電位より僅かに低いため、差動増幅回路15は第1電位信号及び第2電位信号の電位を比較し、信号線Soiの電位をより低い電位に下げる。差動増幅回路15は、接続点Soの電位と等しい電位を有する低電位信号を出力する。
タイミングt5において、第1駆動信号供給回路21からTFT13pに第1駆動信号SApEが供給されると、差動増幅回路15は第2電位信号の電位を高める。接続点Seの電位は差動増幅回路15によって電位が下げられた接続点Soの電位より高い電位であるため、差動増幅回路15は、接続点Seの電位を中間電位より高い電位に高める。差動増幅回路15は、中間電位より電位が高められた接続点Seの電位と等しい電位を有する参照信号を出力する。
この結果、テスト回路は、信号線Soi及び信号線Seiの夫々に供給された第1電位信号及び第2電位信号の高低関係が維持されたままの低電位信号及び参照信号を検出する。テスト回路は、第1電位信号より電位が下げられた低電位信号を検出することによって第1電位信号の電位が中間電位より低いことを明確に検出できる。尚、低電位信号及び中間電位の高低関係は中間電位の電位に対する検査信号の電位の高低関係とは逆であり、このような場合にはテスト回路は画素部70に不具合が生じていると判定する。
このように、本実施形態の液晶装置によれば、予め画素部70に供給された検査信号の電位及び中間電位の高低関係と、テスト回路で電位が比較される高電位信号又は低電位信号の電位、及び参照信号の電位の高低関係が一致するか否かを判定することによって、画素部70に不具合が生じているか否かを判定できる。更に、画像表示領域10aにおけるいずれの領域に位置する画素部70からの第1及び第2電位信号も正確且つ高速に検出可能であり、画素部70の良否を正確に且つ短時間で判定できる。これに伴い液晶装置等の電気光学装置の歩留まりを高めることができ、製造コストを低減することも可能である。
次に、図3及び図10を参照して、差動増幅回路のレイアウトについて説明する。ここに図10は、差動増幅回路のレイアウトを説明するための説明図である。
図3及び図10に示すように、本実施形態では特に、複数の差動増幅回路15は、画像表示領域10aの一辺に沿って且つ交互に画像表示領域10aに対して反対側に位置するように配列されている。即ち、図10に示すように、複数の差動増幅回路15は、画像表示領域10aを挟んで、画像表示領域の一辺に沿った方向(即ち、図3及び図10中で見て左右方向、言い換えれば、各走査線Gjに沿った方向)に千鳥状に配置されている。言い換えれば、複数の差動増幅回路15は、画像表示領域10aの上辺に沿って配列された複数の差動増幅回路15aの列と画像表示領域10aの下辺に沿って配列された複数の差動増幅回路15bの列とが互いに配列方向(即ち図中、左右方向)にずれた2列として配列されている。よって、仮に複数の差動増幅回路15を画像表示領域10aの一辺に沿って1列として配列した場合と比較して、互いに隣接する差動増幅回路15間の距離が長いので、1つ1つの差動増幅回路15の面積を配列方向(即ち図中、左右方向)に沿って広くすることができる。即ち、差動増幅回路15がTFTアレイ基板10上で占有する面積を拡大することができる。従って、例えば差動増幅回路15を構成するTFT51、52、53及び54(図8参照)を大きく形成することにより差動増幅回路15の感度或いは性能を高めることができる。加えて、例えば差動増幅回路15を構成するTFT51、52、53及び54(図8参照)の不純物分布のばらつきに起因する、複数の差動増幅回路15間の感度或いは性能のばらつきを低減或いは好ましくは完全に無くすことができる。
更に、図10に示すように、本実施形態では特に、複数の差動増幅回路15は夫々、複数の差動増幅回路15の配列方向(図中、左右方向)の幅L1が、複数の差動増幅回路15の配列ピッチd1よりも広い部分を含む形状を有している。よって、仮に複数の差動増幅回路15を画像表示領域10aの一辺(例えば図中、上辺)に沿って1列として配列した場合と比較して、差動増幅回路15がTFTアレイ基板10上で占有する面積を大きくすることができる。よって、差動増幅回路15の感度或いは性能を一層高めることができる。加えて、複数の差動増幅回路15間の感度或いはばらつきを一層低減或いは好ましくは完全に無くすことができる。
以上説明したように本実施形態の液晶装置によれば、差動増幅回路15がTFTアレイ基板10上で占有する面積を拡大することで、差動増幅回路15の感度を高める、或いは、複数の差動増幅回路15間の感度のばらつきを低減することができる。その結果、十分な測定精度を得られる検査を実現することができる。
<第2実施形態>
第2実施形態に係る電気光学装置について、図11及び図12を参照して説明する。ここに図11は、第2実施形態における図3と同趣旨の回路図である。図12は、第2実施形態における図10と同趣旨の説明図である。尚、図11及び図12において、図1から図10に示した第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
<第2実施形態>
第2実施形態に係る電気光学装置について、図11及び図12を参照して説明する。ここに図11は、第2実施形態における図3と同趣旨の回路図である。図12は、第2実施形態における図10と同趣旨の説明図である。尚、図11及び図12において、図1から図10に示した第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
先ず、図11を参照して、本実施形態の液晶装置の構成について説明する。
図11において、本実施形態の液晶装置は、差動増幅回路15と信号線Sei及びSoiとの電気的な接続及び差動増幅回路15のレイアウトについては上述した第1実施形態に係る液晶装置と異なるが、その他の点については第1実施形態と概ね同様に構成されている。
差動増幅回路15は、後に詳述するように、画像表示領域10aの上下に夫々設けられている。
信号線Soi及びSeiは、第1実施形態に係る液晶装置と同様に、画像表示領域10aから差動増幅回路15まで夫々複数本延在されており、差動増幅回路15の接続点So及びSeに夫々電気的に接続されている。ここで、第1実施形態に係る液晶装置では、図3に示したように、信号線Sei及びSoiが一組として差動増幅回路15に電気的に接続されているのに対して、本実施形態に係る液晶装置では、図11に示すように、信号線Sei及びSei+1が一組として、又は、信号線Soi及びSoi+1が一組として差動増幅回路15に電気的に接続されている。即ち、本実施形態の液晶装置では、信号線Sei或いはSoi(iは奇数、即ちi=1、3、5、・・・)が本発明に係る「一方の信号線」の一例として選択され、信号線Sei或いはSoi(iは偶数、即ちi=2、4、6・・・)が本発明に係る「他方の信号線」の一例として選択されることにより、上述した第1実施形態に係る液晶装置と概ね同様に、検査することができる。即ち、差動増幅回路15は、信号線Sei及びSei+1を一組とする信号線の組及び信号線Soi及びSoi+1を一組とする信号線の組の各々の組毎に一つずつ設けられている。信号線Sei及びSei+1の組に対応する差動増幅回路15、即ち画像表示領域の10aの上側に配置された差動増幅回路15の接続点Se及びSoの夫々には、トランスミッションゲート6がオン状態になった際に、第1及び第2電位信号が信号線Sei及びSei+1の各々から供給される。信号線Sei及びSei+1の組に対応する差動増幅回路15は、第1及び第2電位信号を比較することによって信号線Sei及びSei+1の夫々を介して、判定手段であるテスト回路に高電位信号又は低電位信号を出力する。同様に、信号線Soi及びSoi+1の組に対応する差動増幅回路15、即ち画像表示領域の10aの下側に配置された差動増幅回路15の接続点Se及びSoの夫々には、トランスミッションゲート6がオン状態になった際に、第1及び第2電位信号が信号線Soi及びSoi+1の各々から供給される。信号線Soi及びSoi+1の組に対応する差動増幅回路15は、第1及び第2電位信号を比較することによって信号線Soi及びSoi+1の夫々を介して、判定手段であるテスト回路に高電位信号又は低電位信号を出力する。
次に、図11及び図12を参照して、本実施形態の液晶装置の差動増幅回路のレイアウトについて説明する。
図11及び図12において、本実施形態では特に、画像表示領域10aに配線された複数の信号線Sei及びSoiは1本毎に、互いに画像表示領域10aに対して反対側に位置する差動増幅回路15に対応して構成されている。即ち、図12に特に示すように、複数の差動増幅回路15は、上述した第1実施形態の液晶装置と同様に、画像表示領域10aの一辺に沿って且つ交互に画像表示領域10aに対して反対側に位置するように配列されており、信号線Seiは、画像表示領域10aの上側に位置する差動増幅回路15aに対応して、信号線Soiは、画像表示領域10aの下側に位置する差動増幅回路15bに対応して構成されている。よって、仮に複数の差動増幅回路15の各々に対応する2本の信号線の組が、隣接する2本の信号線(例えば、信号線Se1及びSo1の組、或いは、信号線Se2及びSo2の組)である場合と比較して、複数の差動増幅回路15の各々に対応する組を構成する2本の信号線の間隔が広い、例えば隣接する信号線の間隔d2の2倍の間隔となる。従って、例えば対応する組を構成する2本の信号線間をショートさせてしまう恐れが殆ど無いなど、差動増幅回路15と対応する信号線との電気的な接続が容易であり、差動増幅回路15を容易に製造することができる。
<第3実施形態>
第3実施形態に係る電気光学装置について、図13から図20を参照して説明する。
<第3実施形態>
第3実施形態に係る電気光学装置について、図13から図20を参照して説明する。
先ず、図13を参照して、本実施形態の液晶装置の構成について説明する。ここに図13は、第3実施形態における図3と同趣旨の回路図である。尚、図13において、図1から図10に示した第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
図13において、本実施形態の液晶装置は、差動増幅回路150のレイアウトについては上述した第1実施形態に係る液晶装置と異なるが、その他の点については第1実施形態と概ね同様に構成されている。よって、本実施形態の液晶装置によって、上述した第1実施形態に係る液晶装置と概ね同様に、画素部の検査をすることができる。即ち、差動増幅回路150は、信号線Sei及びSoiを一組とする信号線の組毎に一つずつ設けられている。信号線Sei及びSoiの組に対応する差動増幅回路150の接続点Se及びSoの夫々には、トランスミッションゲート6がオン状態になった際に、第1及び第2電位信号が信号線Sei及びSoiの各々から供給される。差動増幅回路150は、第1及び第2電位信号を比較することによって信号線Sei及びSoiの夫々を介して、判定手段であるテスト回路に高電位信号又は低電位信号を出力する。
次に、図13及び図14を参照して、本実施形態の液晶装置の差動増幅回路のレイアウトについて説明する。ここに図14は、第3実施形態における図10と同趣旨の説明図である。
図13及び図14において、本実施形態では、差動増幅回路150は、上述した第1実施形態に係る液晶装置とは異なり、画像表示領域10aの片側(図中、上側)のみに配置されている。
図14に示すように、本実施形態では特に、複数の差動増幅回路150は夫々、複数の差動増幅回路150の配列方向(図中、左右方向)の幅L3が、差動増幅回路150の配列ピッチd3よりも広い部分を含む形状を有している。更に、複数の差動増幅回路150は、TFTアレイ基板10上で平面的に見て相互に重ならないように、配列方向(図中、左右方向)と交わる方向(図中、上下方向)にずれて配置されている。即ち、複数の差動増幅回路150は、画像表示領域10aの一辺(図中、上辺)に沿った、互いに配列方向(図中、左右方向)にずれた3列として配列されている。より具体的には、複数の差動増幅回路150は、画像表示領域10aの上辺に沿って上側に配列された複数の差動増幅回路150cの列と、複数の差動増幅回路150cの列に沿って上側に配列された複数の差動増幅回路150bの列と、複数の差動増幅回路150bの列に沿って上側に配列された複数の差動増幅回路150aの列とが互いにずれた3列として配列されている。よって、仮に複数の差動増幅回路150を画像表示領域10aの一辺に沿って1列として配列した場合と比較して、互いに隣接する差動増幅回路150間の距離が長いので、1つ1つの差動増幅回路150の面積を配列方向に沿って広くすることができる。即ち、差動増幅回路150がTFTアレイ基板10上で占有する面積を拡大することができる。特に、差動増幅回路150を作り込む領域が、配列方向に交差する方向(図中、上下方向)に増大しても、該交差する方向に周辺領域を広げることによっては、TFTアレイ基板10の小型化を図る上での問題は殆ど生じない。即ち、画像表示領域10aにおける画素ピッチを狭めても、差動増幅回路150の配列方向に交差する方向(図中、上下方向)については制約が生じないので、画素ピッチを狭くしつつ、差動増幅回路150を作り込む領域を十分に確保できることになるので、本実施形態に係る液晶装置のような構成は大変有利である。従って、例えば差動増幅回路150を構成するTFT51、52、53及び54(図8参照)を大きく形成することにより差動増幅回路150の感度或いは性能を高めることができる。加えて、例えば差動増幅回路150を構成するTFT51、52、53及び54(図8参照)の不純物分布のばらつきに起因する、複数の差動増幅回路150間の感度或いは性能のばらつきを低減或いは好ましくは完全に無くすことができる。
尚、差動増幅回路150a、150b及び150cは、対応する組を構成する2本の信号線の長さは互いに異なる、即ち、例えば、差動増幅回路150aに対応する2本の信号線Se1及びSo1の長さと差動増幅回路150bに対応する2本の信号線Se2及びSo2の長さとは互いに異なるが、各々の組を構成する2本の信号線同士(例えば、信号線Se1及びSo1)の長さが殆ど或いは実践上完全に一致しているので、差動増幅回路150の感度或いは性能に影響を殆ど或いは好ましくは全く及ぼすことはない。
ここで、図15から図17を参照して、本実施形態の液晶装置の画素部の具体的な構成について説明する。ここに図15及び図16は、TFTアレイ基板上の画素部に係る部分構成を表す平面図であり、夫々、後述する積層構造のうち下層部分(図15)と上層部分(図16)に相当する。図17は、図15及び図16を重ね合わせた場合のA−A´断面図である。尚、図17においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
尚、信号線Sei及びSoiは、同様の構成であるため、以下では、主として信号線Seiについてのみ説明する。
図15から図17では、図4を参照して上述した画素部の各回路要素が、パターン化され、積層された導電膜としてTFTアレイ基板10上に構築されている。TFTアレイ基板10は、例えば、ガラス基板、石英基板、SOI基板、半導体基板等からなり、例えばガラス基板や石英基板からなる対向基板20と対向配置されている。また、各回路要素は、下から順に、走査線Gjを含む第1層、TFT71等を含む第2層、信号線Sei等を含む第3層、蓄積容量73等を含む第4層、画素電極9a等を含む第5層からなる。また、第1層−第2層間には下地絶縁膜120、第2層−第3層間には第1層間絶縁膜410、第3層−第4層間には第2層間絶縁膜420、第4層−第5層間には第3層間絶縁膜430がそれぞれ設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第1層から第3層が下層部分として図15に示され、第4層から第5層が上層部分として図16に示されている。
(第1層の構成―走査線等―)
第1層は、走査線Gjで構成されている。走査線Gjは、図15のX方向に沿って延びる本線部と、信号線Sei及びSoiが延在する図15のY方向に延びる突出部とからなる形状にパターニングされている。このような走査線Gjは、例えば導電性ポリシリコンからなり、その他にもチタン(Ti)、クロム(Cr)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。
第1層は、走査線Gjで構成されている。走査線Gjは、図15のX方向に沿って延びる本線部と、信号線Sei及びSoiが延在する図15のY方向に延びる突出部とからなる形状にパターニングされている。このような走査線Gjは、例えば導電性ポリシリコンからなり、その他にもチタン(Ti)、クロム(Cr)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。
走査線Gjは、TFT71の下層側に、チャネル領域1a´に対向する領域を含むように配置されており、導電膜からなる。
(第2層の構成―TFT等―)
第2層は、TFT71で構成されている。TFT71は、例えばLDD(Lightly Doped Drain)構造とされ、ゲート電極3a、半導体層1a、ゲート電極3aと半導体層1aを絶縁するゲート絶縁膜を含んだ絶縁膜2を備えている。ゲート電極3aは、例えば導電性ポリシリコンで形成される。半導体層1aは、例えばポリシリコンからなり、チャネル領域1a´、低濃度ソース領域1b及び低濃度ドレイン領域1c、並びに高濃度ソース領域1d及び高濃度ドレイン領域1eからなる。尚、TFT71は、LDD構造を有することが好ましいが、低濃度ソース領域1b、低濃度ドレイン領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極3aをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。
第2層は、TFT71で構成されている。TFT71は、例えばLDD(Lightly Doped Drain)構造とされ、ゲート電極3a、半導体層1a、ゲート電極3aと半導体層1aを絶縁するゲート絶縁膜を含んだ絶縁膜2を備えている。ゲート電極3aは、例えば導電性ポリシリコンで形成される。半導体層1aは、例えばポリシリコンからなり、チャネル領域1a´、低濃度ソース領域1b及び低濃度ドレイン領域1c、並びに高濃度ソース領域1d及び高濃度ドレイン領域1eからなる。尚、TFT71は、LDD構造を有することが好ましいが、低濃度ソース領域1b、低濃度ドレイン領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極3aをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。
TFT71のゲート電極3aは、その一部分3bにおいて、下地絶縁膜120に形成されたコンタクトホール12cvを介して走査線Gjに電気的に接続されている。下地絶縁膜120は、例えばシリコン酸化膜等からなり、第1層と第2層の層間絶縁機能の他、TFTアレイ基板10の全面に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすTFT71の素子特性の変化を防止する機能を有している。
尚、本実施形態に係るTFT71は、トップゲート型であるが、ボトムゲート型であってもよい。
(第3層の構成―信号線等―)
第3層は、信号線Sei及び中継層600で構成されている。
第3層は、信号線Sei及び中継層600で構成されている。
信号線Seiは、下から順にアルミニウム、窒化チタン、窒化シリコンの3層膜として形成されている。信号線Seiは、TFT71のチャネル領域1a´を部分的に覆うように形成されている。このため、チャネル領域1a´に近接配置可能な信号線Seiによって、上層側からの入射光に対して、TFT71のチャネル領域1a´を遮光できる。また、信号線Seiは、第1層間絶縁膜410を貫通するコンタクトホール81を介して、TFT71の高濃度ソース領域1dと電気的に接続されている。
尚、信号線Seiにおけるチャネル領域1a´に対向する側には、信号線Seiの本体を構成するAl膜等の導電膜に比べて反射率が低い導電膜を形成してもよい。このようにすれば、信号線Seiにおけるチャネル領域1a´に対向する側の面、即ち信号線Seiの下層側の面で前述した戻り光が反射して、これから多重反射光や迷光等が発生することを防止できる。よって、チャネル領域1aに対する光の影響を低減することができる。このような信号線Seiは、信号線Seiにおけるチャネル領域1a´に対向する側の面、即ち、信号線Seiの下層側の面に、信号線Seiの本体を構成するAl膜等よりも反射率が低い材質のメタル、或いは、バリアメタルを形成するとよい。尚、Al膜等よりも反射率の低い材質のメタル、或いは、バリアメタルとしては、クロム(Cr)、チタン(Ti)、窒化チタン(TiN)、タングステン(W)等を用いることができる。
中継層600は、信号線Seiと同一膜として形成されている。中継層600と信号線Seiとは、図15に示したように、夫々が分断されるように形成されている。また、中継層600は、第1層間絶縁膜410を貫通するコンタクトホール83を介して、TFT71の高濃度ドレイン領域1eと電気的に接続されている。
第1層間絶縁膜410は、例えばNSG(ノンシリケートガラス)によって形成されている。その他、第1層間絶縁膜410には、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。
(第4層の構成―蓄積容量等―)
第4層は、蓄積容量73で構成されている。蓄積容量73は、容量電極300と下部電極710とが誘電体膜75を介して対向配置された構成となっている。
第4層は、蓄積容量73で構成されている。蓄積容量73は、容量電極300と下部電極710とが誘電体膜75を介して対向配置された構成となっている。
容量電極300の延在部は、第2層間絶縁膜420を貫通するコンタクトホール84を介して、中継層600と電気的に接続されている。
容量電極300又は下部電極710は、例えば、Ti、Cr、W、Ta、Mo等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。
誘電体膜75は、図16に示すように、TFTアレイ基板10上で平面的に見て画素毎の開口領域の間隙に位置する非開口領域に形成されている、即ち、開口領域に殆ど形成されていない。誘電体膜75は、透過率を考慮せず、誘電率が高いシリコン窒化膜等から形成されている。尚、誘電体膜としては、シリコン窒化膜の他、例えば、酸化ハフニュウム(HfO2)、アルミナ(Al2O3)、酸化タンタル(Ta2O5)等の単層膜又は多層膜を用いてもよい。
第2層間絶縁膜420は、例えばNSGによって形成されている。その他、第2層間絶縁膜420には、PSG、BSG、BPSG等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第2層間絶縁膜420の表面は、化学的研磨処理(Chemical Mechanical Polishing:CMP)や研磨処理、スピンコート処理、凹への埋め込み処理等の平坦化処理がなされている。よって、下層側のこれらの要素に起因した凹凸が除去され、第2層間絶縁層420の表面は平坦化されている。尚、このような平坦化処理は、他の層間絶縁膜の表面に対して行ってもよい。
(第5層の構成―画素電極等―)
第4層の全面には第3層間絶縁膜430が形成され、更にその上に、第5層として画素電極9aが形成されている。第3層間絶縁膜430は、例えばNSGによって形成されている。その他、第3層間絶縁膜430には、PSG、BSG、BPSG等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第3層間絶縁膜430の表面は、第2層間絶縁膜420と同様にCMP等の平坦化処理がなされている。
第4層の全面には第3層間絶縁膜430が形成され、更にその上に、第5層として画素電極9aが形成されている。第3層間絶縁膜430は、例えばNSGによって形成されている。その他、第3層間絶縁膜430には、PSG、BSG、BPSG等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第3層間絶縁膜430の表面は、第2層間絶縁膜420と同様にCMP等の平坦化処理がなされている。
画素電極9a(図16中、破線9a´で輪郭が示されている)は、縦横に区画配列された画素領域の各々に配置され、その境界に信号線Sei及び走査線Gjが格子状に配列するように形成されている(図15及び図16参照)。また、画素電極9aは、例えばITO(Indium Tin Oxide)等の透明導電膜からなる。
画素電極9aは、第3層間絶縁膜430を貫通するコンタクトホール85を介して、容量電極300の延在部と電気的に接続されている(図17参照)。よって、画素電極9aの直ぐ下の導電膜である容量電極300の電位は、画素電位となっている。従って、液晶装置の動作時に、画素電極9aとその下層の導電膜との間の寄生容量により、画素電位が悪影響を受けることはない。
更に上述したように、容量電極300の延在部と中継層600と、及び、中継層600とTFT71の高濃度ドレイン領域1eとは、夫々コンタクトホール84及び83を介して、電気的に接続されている。即ち、画素電極9aとTFT71の高濃度ドレイン領域1eとは、中継層600及び容量電極300の延在部を中継して中継接続されている。
画素電極9aの上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。
以上が、TFTアレイ基板10側の画素部の構成である。
他方、対向基板20には、その対向面の全面に対向電極21が設けられており、更にその上(図17では対向電極21の下側)に配向膜22が設けられている。対向電極21は、画素電極9aと同様、例えばITO膜等の透明導電性膜からなる。尚、対向基板20と対向電極21の間には、TFT71における光リーク電流の発生等を防止するため、少なくともTFT71と正対する領域を覆うように遮光膜23が設けられている。
このように構成されたTFTアレイ基板10と対向基板20の間に、液晶層50が設けられることにより、液晶素子72(図4参照)が形成されている。液晶層50は、基板10及び20の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層50は、画素電極9aと対向電極21との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜16及び配向膜22によって、所定の配向状態をとるようになっている。
以上に説明した画素部の構成は、図15及び図16に示すように、各画素部に共通である。前述の画像表示領域10a(図1参照)には、かかる画素部が周期的に形成されていることになる。
次に、図8、図14、及び図18から図20を参照して、本実施形態の液晶装置の差動増幅回路の具体的な構成について説明する。ここに図18は、差動増幅回路の構成を示す平面図である。図19は、図18のB−B´線での断面図である。図20は、図18のC−C´線での断面図である。尚、図18では、隣接する3つの差動増幅回路150a、150b及び150cを示している。図14に示したように、これら3つの差動増幅回路150a、150b及び150cが画像表示領域10aの上辺に沿って配列されている。
本実施形態に係る液晶装置の差動増幅回路150の電気的な構成は、図8を参照して上述した第1実施形態に係る液晶装置の差動増幅回路150の電気的な構成と同様である。
図18では、図8を参照して上述した差動増幅回路の各回路要素が、パターン化され、積層された導電膜としてTFTアレイ基板10上に構築されている。
図8を参照して上述したように、差動増幅回路150は、TFT51、52、53及び54が配線によって電気的に接続されて構成されている。
図18及び図19において、TFT53及び54のソース及びドレインを構成する半導体膜502は、画素部における半導体膜1aと同一膜から形成されている。即ち、半導体膜502及び半導体膜3aは、製造工程における同一機会に成膜される膜(即ち同一種類の膜)である。同様に、TFT51及び52のソース及びドレインを構成する半導体膜501も画素部における半導体膜1aと同一膜から形成されている。
TFT53のゲート電極53gは、半導体膜502画素部におけるTFT71のゲート電極3aと同一膜から形成されている。同様にTFT51、52及び54の各々のゲート電極51g、52g及び54gもゲート電極3aと同一膜から形成されている。
TFT51、52、53及び54間を配線する配線550は、信号線Seiと同一膜から形成されており、第1層間絶縁膜410に開孔されたコンタクトホール810を介して半導体膜501或いは502のソース領域或いはドレイン領域に電気的に接続されている。
電源配線4は、画素部における下部電極710と同一膜から形成されている。
差動増幅回路150の接続点seと信号線Seiとを電気的に接続する中継配線560は、画素部における容量電極300と同一膜から形成されている。尚、差動増幅回路150の接続点soと信号線Soiとも中継配線560を介して電気的に接続されている。
以上のように、信号線Sei及びSoiは、差動増幅回路150を構成するTFT51、52、53及び54とは、層間絶縁膜を介して相異なる膜から形成される中継配線560を介して、差動増幅回路150と接続されている。よって、図14及び図18に示すように、TFTアレイ基板10上で平面的に見て、差動増幅回路150を中継配線560と重なるように配置することで、差動増幅回路150を一層大きく形成することができる。
尚、上述のように差動増幅回路150の各構成要素及び中継配線560は、画素部の各構成要素のいずれかと同一膜から形成されているので、製造工程の複雑化を招くことなく形成することができる。
図18及び図20において、中継配線560と信号線Sei又はSoiとは、中継層590を介して電気的に接続されている、即ち中継接続されている。中継配線560と中継層590とは誘電体膜75に開孔されたコンタクトホール820を介して電気的に接続され、中継層590と信号線Sei又はSoiとは第2層間絶縁膜420に開孔されたコンタクトホール830を介して接続されている。よって、中継配線560と信号線Sei又はSoi間の層間距離が長くて一つのコンタクトホールで両者間を接続するのが困難となる事態を、回避できる。ここで特に、中継層590は、画素部における下部電極710と同一膜から形成されているので、積層構造及び製造工程の複雑化を招かない。
以上説明したように本実施形態の液晶装置によれば、差動増幅回路150がTFTアレイ基板10上で占有する面積を拡大することで、差動増幅回路150の感度を高める、或いは、複数の差動増幅回路150間の感度のばらつきを低減することができる。その結果、十分な測定精度を得られる検査を実現することができる。
<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図21は、プロジェクタの構成例を示す平面図である。この図21に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図22は、このパーソナルコンピュータの構成を示す斜視図である。図22において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶装置1005の背面にバックライトを付加することにより構成されている。
さらに、液晶装置を、携帯電話に適用した例について説明する。図23は、この携帯電話の構成を示す斜視図である。図23において、携帯電話1300は、複数の操作ボタン1302とともに、反射型の液晶装置1005を備えるものである。この反射型の液晶装置1005にあっては、必要に応じてその前面にフロントライトが設けられる。
尚、図21から図23を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ等にも適用可能である。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
9a…画素電極、6…トランスミッションゲート、10…TFTアレイ基板、10a…画像表示領域、15、150…差動増幅回路、20…対向基板、25…プリチャージ回路、50…液晶層、70…画素部、73…蓄積容量、101…X−ドライバ回路、104…Y−ドライバ回路、110…サンプリング回路、Gj…走査線、Soi、Sei…信号線
Claims (6)
- 基板上に、
複数の画素部と、
前記複数の画素部が配列された画素領域に配線されると共に相交差する複数の走査線及び複数の信号線と、
前記画素領域の周辺に位置する周辺領域で、前記画素領域の一の辺の側と該一の辺に対向する他の辺の側とに交互に位置するように配列され、前記複数の信号線のうち2本の信号線を一組として構成される複数の信号線の組の夫々に対応して設けられており、前記2本の信号線のうち一方の信号線を介して第1電位信号が供給されると共に前記2本の信号線のうち他方の信号線を介して基準電位としての第2電位信号が供給され、(i)前記第1電位信号の電位が前記第2電位信号の電位より低い場合には、前記一方の信号線を介して前記第1電位信号の電位より低い電位を有する低電位信号を、(ii)前記第1電位信号の電位が前記第2電位信号の電位より高い場合には、前記一方の信号線を介して前記第1電位信号の電位より高い電位を有する高電位信号を出力する複数の検査回路と
を備えることを特徴とする電気光学装置。 - 前記複数の検査回路は夫々、前記複数の検査回路の配列方向の幅が、前記複数の検査回路の配列ピッチよりも広い部分を含む形状を有することを特徴とする請求項1に記載の電気光学装置。
- 前記複数の信号線のうち互いに隣接する信号線の各々は、互いに前記画素領域に対して反対側に配置された前記検査回路に対応する前記2本の信号線の組の一部を構成することを特徴とする請求項1又は2に記載の電気光学装置。
- 基板上に、
複数の画素部と、
前記複数の画素部が配列された画素領域に配線されると共に相交差する複数の走査線及び複数の信号線と、
前記画素領域の周辺に位置する周辺領域に、前記画素領域の一辺に沿って配列され、前記複数の信号線のうち2本の信号線を一組として構成される複数の信号線の組の夫々に対応して設けられており、前記2本の信号線のうち一方の信号線を介して第1電位信号が供給されると共に前記2本の信号線のうち他方の信号線を介して基準電位としての第2電位信号が供給され、(i)前記第1電位信号の電位が前記第2電位信号の電位より低い場合には、前記一方の信号線を介して前記第1電位信号の電位より低い電位を有する低電位信号を、(ii)前記第1電位信号の電位が前記第2電位信号の電位より高い場合には、前記一方の信号線を介して前記第1電位信号の電位より高い電位を有する高電位信号を出力する複数の検査回路とを備え、
前記複数の検査回路は夫々、前記複数の検査回路の配列方向の幅が、前記検査回路の配列ピッチよりも広い部分を含む形状を有し、
前記複数の検査回路は、前記基板上で平面的に見て相互に重ならないように、前記配列方向と交わる方向にずれて配置される
ことを特徴とする電気光学装置。 - 前記検査回路は夫々、前記2本の信号線の組に電気的に接続された差動増幅回路を含むことを特徴とする請求項1から4のいずれか一項に記載の電気光学装置。
- 請求項1から5のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005260323A JP2007072249A (ja) | 2005-09-08 | 2005-09-08 | 電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005260323A JP2007072249A (ja) | 2005-09-08 | 2005-09-08 | 電気光学装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007072249A true JP2007072249A (ja) | 2007-03-22 |
Family
ID=37933732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005260323A Withdrawn JP2007072249A (ja) | 2005-09-08 | 2005-09-08 | 電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007072249A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016095336A (ja) * | 2014-11-12 | 2016-05-26 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
JP2022171835A (ja) * | 2021-11-26 | 2022-11-11 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
-
2005
- 2005-09-08 JP JP2005260323A patent/JP2007072249A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016095336A (ja) * | 2014-11-12 | 2016-05-26 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
JP2022171835A (ja) * | 2021-11-26 | 2022-11-11 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
JP7347614B2 (ja) | 2021-11-26 | 2023-09-20 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5211985B2 (ja) | 電気光学装置及び電子機器 | |
JP4815834B2 (ja) | 電気光学装置及び電子機器 | |
US8441606B2 (en) | Electro-optical device and electronic apparatus | |
JP5017923B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP4640026B2 (ja) | 電気光学装置及び電子機器 | |
JP4274232B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP4155317B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP2011186301A (ja) | 電気光学装置及び電子機器 | |
KR100524834B1 (ko) | 전기 광학 장치, 전기 광학 장치의 구동 회로 및 전자기기 | |
JP5011680B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP2007213003A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP4945930B2 (ja) | マザー基板、電気光学装置用基板及びその製造方法、並びに電気光学装置及び電子機器 | |
JP2009053660A (ja) | 電気光学装置及び電子機器 | |
JP2007225760A (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP2007017478A (ja) | 電気光学装置及び電子機器 | |
JP2007072249A (ja) | 電気光学装置及び電子機器 | |
JP2007272162A (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP2008191518A (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP4935326B2 (ja) | 電気光学装置及びこれを備えた電子機器 | |
JP2007133060A (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP3603902B2 (ja) | 液晶装置 | |
JP2006349985A (ja) | 電気光学装置用基板、及びこれを備えた電気光学装置、並びに電子機器 | |
JP2007156432A (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP2007079367A (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP5119875B2 (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070405 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |