JP5011680B2 - 電気光学装置、及びこれを備えた電子機器 - Google Patents

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。

この種の電気光学装置は、例えば液晶装置として、基板上に、複数の走査線及びデータ線に接続された複数の画素部の他、データ線を駆動するためのデータ線駆動回路、走査線を駆動するための走査線駆動回路、画像信号をサンプリングするためのサンプリング回路等が作り込まれる。そしてその動作時には、データ線駆動回路から供給されるサンプリング回路駆動信号のタイミングで、サンプリング回路が画像信号線上に供給される画像信号をサンプリングし、データ線に供給するように構成されている。また、基板上には、画像信号線の他、走査線駆動回路やデータ線駆動回路等の駆動回路に電源を供給するための電源配線やこれら駆動回路を駆動するための例えばクロック信号等の信号を供給するための信号配線が形成されている。このような基板上の配線に関しては、例えば特許文献１では、画像信号線等の信号配線をバランスよく配線する技術が本願出願人により開示されている。

特開平１１−２０２３６７号公報

しかしながら、基板上の配線可能な領域の面積の制約上、電源配線を配線するための面積を十分大きく確保することができないために、電源配線の低抵抗化が十分に図れず、よって、駆動回路に安定して電源を供給するのが困難であるという技術的問題点がある。更に、電源配線を配線するための面積を十分大きく確保することができないために、電源配線の大容量化が十分に図れず、よって、例えば外部回路接続端子に静電気が印加された場合に、電源配線を介して、駆動回路の静電破壊が発生し易いという技術的問題点もある。

本発明は、例えば上述した問題点に鑑みなされたものであり、例えばデータ線駆動回路等の駆動回路に電源を供給するための電源配線に必要な基板上の領域の面積が小さくすることができ、更に例えば外部回路接続端子に静電気が印加された場合にも駆動回路の静電破壊が発生するのを低減できる電気光学装置を提供することを課題とする。

本発明の電気光学装置は、上記課題を解決するために、基板上に、複数の画素部が配列された画素領域と、前記画素領域に配線された複数の走査線及び複数のデータ線と、第１電位が夫々供給される第１端子及び第２端子を含み、前記基板の第１の辺に沿って設けられた複数の端子と、前記第１の辺に沿って設けられ、前記複数のデータ線に画像信号を供給する画像信号供給回路と、前記第１の辺と交差する第２の辺に沿って設けられ、前記複数の走査線に走査信号を供給する走査線駆動回路と、前記第１端子から前記第１の辺に沿って延在すると共に、前記第２の辺に沿って延在し、該第２の辺に沿って延在した第１延在部分から前記画像信号供給回路に前記第１電位を供給するために前記第１の辺に沿って設けられた第１経路と、前記走査線駆動回路に前記第１電位を供給するために前記第２の辺に沿って設けられた第２経路とに分岐し、前記第１端子と前記走査線駆動回路とを電気的に接続する第１配線と、前記第２端子から前記第１の辺に沿って延在すると共に、前記第１配線の第１延在部分よりも前記基板の内側を前記第２の辺に沿って延在し、前記第１配線の第１経路と電気的に接続される第２延在部分を有し、該第２延在部分から前記第１の辺に沿って延在し、前記画像信号供給回路に前記第１電位を供給する第２配線とを備える。

本発明の電気光学装置によれば、その動作時には、画像信号が、例えば外部回路接続端子を介して画像信号線に供給され、更に、例えば画像信号供給回路の一部を構成するサンプリング回路へと供給される。このような画像信号の供給と並行して、例えば画像信号供給回路の他の一部を構成するデータ線駆動回路によって、データ線に対応するサンプリングスイッチ毎に、サンプリング信号が順次供給される。すると、画像信号線上の画像信号は、例えばサンプリング回路を構成する各サンプリングスイッチによって、サンプリング信号に応じてサンプリングされて、複数のデータ線に供給される。尚、サンプリングスイッチは、例えば、片チャネル型のＴＦＴにより夫々構成され、ソースが画像信号線に電気的に接続され、ドレインがデータ線に接続され、ゲートにサンプリング信号が供給されることでオン状態とされる。このようにデータ線が駆動されると、各画素部では、例えば、走査線駆動回路から走査線を介して供給される走査信号に応じて、スイッチング動作を行う画素スイッチング素子を介して、データ線より画像信号が表示素子に供給される。以上の結果、例えば表示素子である液晶素子は、画像信号に基づいて、アクティブマトリクス駆動方式による画像表示を行うことが可能となる。即ち、複数の画素部がマトリクス状に平面配列された画素領域或いは画素アレイ領域（又は、「画像表示領域」とも呼ぶ）における画像表示が行われる。

本発明では、走査線駆動回路に第１系統の電源を供給するための走査線駆動回路用電源配線と、画像信号供給回路に第２系統の電源を供給するための画像信号供給回路用電源配線とを備える。ここで、「第１系統の電源」は、例えば高電位電源及びこの高電位電源より低い電位の低電位電源を一対或いは一組とする、複数の電源を意味する。即ち「第１系統の電源」としては、相異なる電位の電源が複数存在する。「第２系統の電源」についても同様に、例えば高電位電源及びこの高電位電源より低い電位の低電位電源を一対或いは一組とする、複数の電源を意味する。

本発明では特に、画像信号供給回路用電源配線は、走査線駆動回路用電源配線の少なくとも一部と共通に形成された共通配線を含む。即ち、画像信号供給回路用電源配線と走査線駆動回路用電源配線とは、少なくとも一部において共通化されている。ここで、「少なくとも一部において共通に形成されている」又は「少なくとも一部において共通化されている」とは、一定の長さだけ配線された部分が共通である、即ち一定の長さだけ同一配線で形成されていることだけでなく、画像信号供給回路用電源配線或いは走査線駆動回路用電源配線の途中のある１点において画像信号供給回路用電源配線及び走査線駆動回路用電源配線が電気的に接続されていることも含む意味である。言い換えれば、「第１系統の電源」及び「第２系統の電源」は互いに少なくとも一部において共通の電源であり、例えば高電位電源同士或いは低電位同士が共通の電位を有する共通電源である。よって、画像信号供給回路用電源配線及び走査線駆動回路用電源配線を共通化せずに、それぞれ別々に形成した場合と比較して、画像信号供給回路用電源配線及び走査線駆動回路用電源配線に大きな配線容量或いは静電容量を付加することができる。従って、製造中や製造後において不測の静電気が外部回路接続端子に印加されてしまった場合にも、画像信号供給回路及び走査線駆動回路の静電破壊が発生するのを低減或いは防止することができる。

更に、本発明では特に、画像信号供給回路用電源配線のうち共通配線の占める割合を大きくすることにより、画像信号供給回路用電源配線及び走査線駆動回路用電源配線を共通化せずに、それぞれ別々に形成した場合と比較して、画像信号供給回路用電源配線を配線するために必要となる基板上の領域の面積を小さくすることができる。よって、基板サイズを小さくすることができる。

以上説明したように、本発明の電気光学装置によれば、画像信号供給回路用電源配線及び走査線駆動回路用電源配線に必要な基板上の領域の面積が小さくて済み、更に例えば外部回路接続端子に静電気が印加された場合にも画像信号供給回路及び走査線駆動回路の静電破壊が発生するのを低減できる。

本発明の電気光学装置の一態様では、前記基板上に、前記走査線駆動回路及び前記画像信号供給回路を駆動するための信号を供給するための他の配線を更に備え、前記第１の配線は、層間絶縁膜を介して相異なる層に位置する複数の導電膜から形成されると共に、互いに電気的に接続された複数の部分配線を有しており、前記第１の配線が前記他の配線と交差する領域では、前記部分配線は前記複数の導電膜のうち前記他の配線とは異なる導電膜から形成される。

この態様によれば、走査線駆動回路用電源配線及び画像信号供給回路用電源配線は夫々、層間絶縁膜を介して相異なる層に位置する複数の導電膜から夫々形成されると共に互いに電気的に接続された複数の部分配線を有する。よって、例えば走査線駆動回路用電源配線及び画像信号供給回路用電源配線を配線するための基板上の領域の面積が小さくなり、配線幅を狭くする必要がある場合であっても、配線の低抵抗化を図ることができる。更に、複数の部分配線は互いに冗長配線として機能させることも可能であるので、一の導電膜のみから形成された場合と比較して、走査線駆動回路及び画像信号供給回路に安定して電源を供給することができる。

更に、本態様によれば、走査線駆動回路用電源配線又は画像信号供給回路用電源配線が他の配線と交差する領域では、部分配線は複数の導電膜のうち他の配線とは異なる導電膜から形成される。よって、走査線駆動回路用電源配線及び画像信号供給回路用電源配線と他の配線とは、互いに電気的に接続することなく交差することができる。従って、基板上の配線レイアウトの設計における自由度が高い。

上述した複数の部分配線を有する態様では、前記複数の画素部は夫々、前記基板上に、下側電極、誘電体膜及び上側電極が順に積層された蓄積容量を備え、前記複数の部分配線は、前記複数のデータ線と同一膜から形成された第１部分配線と、前記下側電極及び前記上側電極のいずれか一方に電気的に接続された容量線と同一膜から形成された第２部分配線とからなるようにしてもよい。

この場合には、複数の部分配線は、第１及び第２部分配線からなる。第１部分配線は、データ線と同一膜から形成され、第２部分配線は、容量配線と同一膜から形成される。ここで、「同一膜」とは、製造工程における同一機会に成膜される膜を意味し、同一種類の膜である。尚、「同一膜である」とは、一枚の膜として連続していることまでも要求する趣旨ではなく、基本的に、同一膜のうち相互に分断されている膜部分であれば足りる趣旨である。よって、第１及び第２部分配線は夫々、データ線及び容量配線と同一機会に形成することができる。即ち、製造工程の複雑化を招くことなく、走査線駆動回路用電源配線及び画像信号供給回路用電源配線を複数の導電膜から形成することができる。

尚、蓄積容量によって、例えば画素部を構成する画素電極における電位保持特性が向上し、表示の高コントラスト化が可能となる。

本発明の電気光学装置の他の態様では、前記第１系統の電源は、第１電源及び該第１電源よりも低い電位の第２電源を一組とする電源であり、前記第２系統の電源は、第３電源及び該第３電源よりも低い電位の第４電源を一組とする電源であり、前記走査線駆動回路用電源配線は、前記第１電源を供給するための第１電源配線と前記第２電源を供給するための第２電源配線とからなり、前記画像信号供給回路用電源配線は、前記第３電源を供給するための第３電源配線と前記第４電源を供給するための第４電源配線とからなり、前記第１電源配線と前記第３電源配線とは、前記共通配線として、少なくとも一部において共通に形成される。

この態様によれば、第１電源配線と第３電源配線とは、共通配線として、少なくとも一部において共通に形成される。即ち、第２電源配線と第４電源配線とは共通に形成されない。よって、第２電源配線及び第４電源配線を共通に形成するために、第２電源配線又は第４電源配線を他の配線と交差する必要がない。従って、第２電源配線及び第４電源配線が、他の配線を介して供給される信号からの例えばクロックノイズ等の電気的な影響を受けることはない。また、仮に第２電源配線及び第４電源配線を共通に形成した場合に生じ得る、走査線駆動回路と比較して高周波で駆動される画像信号供給回路に同期した第２電源の電源揺れを防止することができる。よって、走査線駆動回路に第２電源を安定して供給することができる。従って、例えば、画素部を駆動するための基準電位として、第２電源を用いる場合にも、例えば画像表示に輝点が生じる等の不具合を生じることを低減或いは防止することができる。

上述した第１系統の電源が第１電源及び第２電源を一組とする電源であり、第２系統の電源が第３電源及び第４電源を一組とする電源である態様では、前記第２電源配線と前記第４電源配線とは、前記共通配線として、少なくとも一部において共通に形成されてもよい。

この場合には、第２電源配線と第４電源配線との共通配線が形成される分だけ、第２電源配線及び第４電源配線の配線に必要な基板上の領域の面積を小さくすることができる。尚、第２電源配線と第４電源配線との共通配線を形成する際に、第２電源配線、第４電源配線又は共通配線と他の配線とが交差する部分は、例えば、外部回路接続端子から走査線駆動回路及び画像信号供給回路のうち少なくとも一方に至る経路において、外部回路接続端子から見て、静電保護回路よりも走査線駆動回路又は画像信号供給回路に近い側に位置するようにするとよい。

本発明の電気光学装置の他の態様では、前記基板上に、静電保護回路を更に備え、前記静電保護回路は、前記第１の配線における前記第１経路及び前記第２経路に分岐する分岐部と前記第１端子との間で接続される。

この態様によれば、共通配線は、外部回路接続端子から走査線駆動回路及び画像信号供給回路のうち少なくとも一方に至る経路において、外部回路接続端子から見て、静電保護回路よりも走査線駆動回路及び前記画像信号供給回路のうち少なくとも一方に近い側に位置する。よって、走査線駆動回路用電源配線及び画像信号供給回路用電源配線と他の配線とが交差する部分は、外部回路接続端子から走査線駆動回路及び画像信号供給回路のうち少なくとも一方に至る経路において、外部回路接続端子から見て、静電保護回路よりも走査線駆動回路又は画像信号供給回路に近い側に位置するようにすることができる。従って、製造中や製造後において不測の静電気が外部回路接続端子に印加されてしまった場合にも、画像信号供給回路及び走査線駆動回路の静電破壊が発生するのを一層確実に低減或いは防止することができる。

本発明の電気光学装置の他の態様では、前記基板上に、第２端子を更に備え、前記第２端子は前記配線と電気的に接続される。

この場合には、走査線駆動回路及び画像信号供給回路の各々に電源を供給するための外部回路接続端子は共通化される。よって、走査線駆動回路及び画像信号供給回路の各々に電源を供給するための外部回路接続端子の数が少なくて済む。従って、外部回路接続端子を形成するのに必要な基板上の領域の面積を小さくすることができる。或いは共通化のため不要となった外部回路接続端子を他の信号の供給のために用いることができる。

本発明の電気光学装置の他の態様では、前記画像信号を供給するための画像信号線を有し、前記第１の配線は、前記画像信号線とは交差しない。

この態様によれば、走査線駆動回路用電源配線及び画像信号供給回路用電源配線のうち少なくとも一の電源配線は、基板上で平面的に見て、他の配線のうち画像信号線とは異なる他の配線と交差する。よって、走査線駆動回路用電源配線及び画像信号供給回路用電源配線は、基板上で平面的に見て、画像信号線と交差しないように配線することができる。例えば、走査線駆動回路用電源配線及び画像信号供給回路用電源配線を、走査線駆動回路及び画像信号供給回路の少なくとも一方を制御する制御信号を供給するための制御信号線と交差するようにすることにより、走査線駆動回路用電源配線及び画像信号供給回路用電源配線と画像信号線とを交差させることなく、走査線駆動回路及び画像信号供給回路に電源を供給することができる。よって、他の配線からの例えばクロックノイズ等の電気的な影響が走査線駆動回路用電源配線又は画像信号供給回路用電源配線を介して画像信号に伝達されてしまうことにより生じる画像表示の乱れを低減できる。ここで、「クロックノイズ」とは、任意の周波数を有する信号に対して、この信号の周波数に近いクロック信号が干渉することによって、この信号の波形に乱れを生じさせることを意味する。

本発明の電気光学装置の他の態様では、前記画像信号供給回路は、前記画像信号を、サンプリング信号に応じて前記データ線に夫々供給する複数のサンプリングスイッチを含むサンプリング回路と、前記データ線に対応する前記サンプリングスイッチ毎に、前記サンプリング信号を順次供給するデータ線駆動回路とを含む。

この態様によれば、画像信号供給部を構成するデータ線駆動回路によって、データ線に対応するサンプリングスイッチ毎に、サンプリング信号が供給される。すると、サンプリング回路によって、複数のデータ線には、サンプリング信号に応じてデータ線に画像信号が順番に供給される。更に、画像信号供給回路用電源配線は、走査線駆動回路用電源配線の少なくとも一部と共通に形成された共通配線を含むので、共通配線を含まない場合と比較して、画像信号供給回路用電源配線に大きな容量を付加することができる。よって、製造中や製造後において不測の静電気が外部回路接続端子に印加されてしまった場合にも、データ線駆動回路及びサンプリング回路の静電破壊が発生するのを低減或いは防止することができる。

本発明の電子機器は、上記課題を解決するために上述した本発明の電気光学装置を具備してなる。

本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされよう。

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図９を参照して説明する。

先ず、図１及び図２を参照して、本実施形態に係る液晶装置の全体構成について、説明する。ここに図１は、本実施形態に係る液晶装置の構成を示す平面図である。図２は、図１のＨ−Ｈ´線での断面図である。

図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、本発明に係る「画素領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。

図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、本発明に係る「画像信号供給回路」の一例を構成するデータ線駆動回路１０１、及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、本発明に係る「画像信号供給回路」の一例を構成するサンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。

ＴＦＴアレイ基板１０上には、外部回接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。引回配線９０には、図３を参照して後述するように、データ線駆動回路１０１に電源を供給するためのデータ線駆動回路用電源配線９１、走査線駆動回路１０４に電源を供給するための走査線駆動回路用電源配線９４、データ線駆動回路１０１に駆動用の信号を供給するためのデータ線駆動回路用信号配線９２、及び走査線駆動回路１０４に駆動用の信号を供給するための走査線駆動回路用信号配線９５が含まれている。ここで、データ線駆動回路用電源配線９１は、本発明に係る「画像信号供給回路用電源配線」の一例であり、データ線駆動回路用信号配線９２及び走査線駆動回路用信号配線９５は、本発明に係る「他の配線」の一例である。

図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａが設けられている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。そして、遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して形成される。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。

尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、後述する静電保護回路が形成されている。これに加えて、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。

次に、図３及び図４を参照して、本実施形態に係る液晶装置の主要な構成について説明する。ここに図３は、液晶装置の主要な回路構成を示す回路図である。図４は、複数の画素部における各種素子、配線等の等価回路である。

図３において、本実施形態に係る液晶装置は、そのＴＦＴアレイ基板１０上の画像表示領域１０ａの周辺に位置する周辺領域に、走査線駆動回路１０４、データ線駆動回路１０１、サンプリング回路７等の駆動回路、外部回路接続端子１０２及び静電保護回路４１０が形成されている。更に、画像信号ＶＩＤ１〜ＶＩＤ６を供給するための画像信号線９６、走査線駆動回路１０４に電源を供給するための走査線駆動回路用電源配線９４、走査線駆動回路１０４に駆動用の信号を供給するための走査線駆動回路用信号配線９５、データ線駆動回路１０１に電源を供給するためのデータ線駆動回路用電源配線９１、データ線駆動回路１０１に駆動用の信号を供給するためのデータ線駆動回路用信号配線９２等を含む複数の引回配線９０が、外部回路接続端子１０２から走査線駆動回路１０４、データ線駆動回路１０１等の駆動回路へ引き回されている。

図３に示すように、走査線駆動回路１０４には、外部回路から外部回路接続端子１０２及び走査線駆動回路用信号配線９５を介してＹクロック信号ＣＬＹ（及び反転Ｙクロック信号ＣＬＹＢ）、Ｙスタートパルス信号ＤＹが供給される。走査線駆動回路１０４は、これらの信号に基づいて走査信号Ｇ１、・・・、Ｇｍを順次生成して出力する。

図３において、データ線駆動回路１０１には、外部回路から外部回路接続端子１０２及びデータ線駆動回路用信号配線９２を介してＸクロック信号ＣＬＸ（及び反転Ｘクロック信号ＣＬＸＢ）、及びＸスタートパルスＤＸが供給される。データ線駆動回路１０１は、ＸスタートパルスＤＸが入力されると、Ｘクロック信号ＣＬＸ（及び反転Ｘクロック信号ＸＣＬＸＢ）に基づくタイミングで、サンプリング信号Ｓ１、・・・、Ｓｎを順次生成して出力する。

サンプリング回路７は、Ｐチャネル型又はＮチャネル型の片チャネル型ＴＦＴ、若しくは相補型のＴＦＴから構成されたサンプリングスイッチ７ｓを複数備えている。サンプリング回路７には、データ線駆動回路１０１からサンプリングスイッチ７ｓ毎にサンプリング信号Ｓ１、・・・、Ｓｎが供給される。サンプリング回路７は、サンプリング信号Ｓ１、・・・、Ｓｎが入力されると、サンプリングスイッチ７ｓに対応するデータ線６ａにサンプリング信号Ｓ１、・・・、Ｓｎに応じて画像信号を順次供給する。

静電保護回路４１０は、走査線駆動回路用電源配線９４、データ線駆動回路用電源配線９１、走査線駆動回路用信号配線９５及びデータ線駆動回路用信号配線９２の各々の途中に形成されている。ここに静電保護回路４１０の具体的構成としては、例えばダイオード接続されたＴＦＴを介して、或いはダイオードを介して走査線駆動回路用電源配線９４、データ線駆動回路用電源配線９１、走査線駆動回路用信号配線９５及びデータ線駆動回路用信号配線９２の各々が定電位の配線に接続された形式のものなど、既存の各種形式の静電保護回路を採用可能である。

図３において、本実施形態に係る液晶装置には、更に、そのＴＦＴアレイ基板の中央を占める画像表示領域１０ａに、マトリクス状に配列された画素電極９ａを夫々備えた複数の画素部が設けられている。

図４に示すように、複数の画素部には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号ＶＳ１、ＶＳ２、…、ＶＳｎは、この順に線順次に供給してもよいし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。尚、図３に示すように、本実施形態においては、画像信号ＶＳ１、ＶＳ２、…、ＶＳｎは、６相にシリアル−パラレル展開された画像信号ＶＩＤ１〜ＶＩＤ６の夫々に対応して、６本のデータ線６ａの組に対してグループ毎に供給されるよう構成されている。画像信号の相展開数（即ち、シリアル−パラレル展開される画像信号の系列数）に関しては、６相に限られるものでなく、例えば、９相、１２相、２４相など、複数相に展開された画像信号が、その展開数に対応した数を一組としたデータ線６ａの組に対して供給されるように構成してもよい。

図４において、ＴＦＴ３０のゲートにゲート電極３ａが電気的に接続されており、所定のタイミングで、走査線１１ａ及びゲート電極３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号ＶＳ１、ＶＳ２、…、ＶＳｎを所定のタイミングで書き込む。

画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号ＶＳ１、ＶＳ２、…、ＶＳｎは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射する。

更に、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０が付加されている。

次に、図３を参照して、本実施形態に係る走査線駆動回路用電源配線及びデータ線駆動回路用電源配線について説明する。

図３において、走査線駆動回路１０４には、接地電位の低電位電源ＶＳＳＹ及び低電位電源ＶＳＳＹよりも高い電位の高電位電源ＶＤＤＹが走査線駆動回路用電源配線９４を介して夫々供給される。ここで、高電位電源ＶＤＤＹは、本発明に係る「第１電源」の一例であり、低電位電源ＶＳＳＹは、本発明に係る「第２電源」の一例である。データ線駆動回路１０１には、接地電位の低電位電源ＶＳＳＸ及び低電位電源ＶＳＳＸよりも高い電位の高電位電源ＶＤＤＸがデータ線駆動回路用電源配線９１を介して夫々供給される。ここで、高電位電源ＶＤＤＸは、本発明に係る「第３電源」の一例であり、低電位電源ＶＳＳＸは、本発明に係る「第４電源」の一例である。

図３において、本実施形態では特に、データ線駆動回路用電源配線９１と走査線駆動回路用電源配線９４とは、点線円Ｃ１部分に示すように、一部において共通化されており、共通配線９９が形成されている。言い換えれば、データ線駆動回路用電源配線９１及び走査線駆動回路用電源配線９４の途中においてデータ線駆動回路用電源配線９１及び走査線駆動回路用電源配線９４が電気的に接続されている。即ち、高電位電源ＶＤＤＹ及びＶＤＤＸは、共通の電位を有する共通の電源となっている。よって、データ線駆動回路用電源配線９１及び走査線駆動回路用電源配線９４を共通化せずに、それぞれ別々に形成した場合と比較して、データ線駆動回路用電源配線９１及び走査線駆動回路用電源配線９４に大きな配線容量或いは静電容量を付加することができる。従って、製造中や製造後において不測の静電気が外部回路接続端子１０２に印加されてしまった場合にも、データ線駆動回路１０１及び走査線駆動回路１０４の静電破壊が発生するのを低減或いは防止することができる。

尚、データ線駆動回路用電源配線９１と走査線駆動回路用電源配線９４との共通化される部分、即ち共通配線の占める割合を大きくすることにより、データ線駆動回路用電源配線９１及び走査線駆動回路用電源配線９４を共通化せずに、それぞれ別々に形成した場合と比較して、データ線駆動回路用電源配線９１及び走査線駆動回路用電源配線９４を配線するために必要となるＴＦＴアレイ基板１０上の領域の面積を小さくすることもできる。よって、ＴＦＴアレイ基板１０のサイズを小さくすることができる。これにより、液晶装置の小型化も可能である。

次に、図５から図７を参照して、本実施形態に係る液晶装置の画素部における具体的な構成について説明する。ここに図５及び図６は、相隣接する複数の画素部の平面図である。尚、図５及び図６は夫々、後述する積層構造のうち下層部分（図５）と上層部分（図６）とを分かって図示している。図７は、図５及び図６を重ね合わせた場合のＡ−Ａ´線での断面図である。尚、図７においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。

先ず、図６において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられており（点線部により輪郭が示されている）、また、図５及び図６に示すように、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線１１ａが設けられている。データ線６ａは、例えばアルミニウム膜等を含む積層構造からなり、走査線１１ａは、例えば導電性のポリシリコン膜等からなる。また、走査線１１ａは、半導体層１ａのうち図５中右上がりの斜線領域で示したチャネル領域１ａ´に対向するゲート電極３ａにコンタクトホール１２ｃｖを介して電気的に接続されており、該ゲート電極３ａは該走査線１１ａに含まれる形となっている。即ち、ゲート電極３ａとデータ線６ａとの交差する箇所にはそれぞれ、チャネル領域１ａ´に、走査線１１ａに含まれるゲート電極３ａが対向配置された画素スイッチング用のＴＦＴ３０が設けられている。これによりＴＦＴ３０（ゲート電極を除く。）は、ゲート電極３ａと走査線１１ａとの間に存在するような形態となっている。

次に、図７に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴアレイ基板１０と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板２０とを備えている。

ＴＦＴアレイ基板１０の側には、前記の画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ膜等の透明導電性膜からなる。他方、対向基板２０の側には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなる。

このように対向配置されたＴＦＴアレイ基板１０及び対向基板２０間には、前述のシール材５２（図１及び図２参照）により囲まれた空間に液晶等の電気光学物質が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。

一方、ＴＦＴアレイ基板１０上には、前記の画素電極９ａ及び配向膜１６の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図７に示すように、下から順に、走査線１１ａを含む第１層、ゲート電極３ａを含むＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、容量配線４００等を含む第５層、前記の画素電極９ａ及び配向膜１６等を含む第６層（最上層）からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４層間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、第５層及び第６層間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２、４３及び４４には、例えば、ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール等も設けられている。以下では、これらの各要素について、下から順に説明を行う。尚、前述のうち第１層から第３層までが、下層部分として図５に図示されており、第４層から第６層までが上層部分として図６に図示されている。

（積層構造・第１層の構成―走査線等―）
先ず、第１層には、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。この走査線１１ａは、平面的にみて、図５のＸ方向に沿うように、ストライプ状にパターニングされている。

（積層構造・第２層の構成―ＴＦＴ等―）
次に、第２層として、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、図７に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。

また、この第２層に、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。この中継電極７１９は、平面的に見て、図５に示すように、各画素電極９ａのＸ方向に延びる一辺の略中央に位置するように、島状に形成されている。中継電極７１９とゲート電極３ａとは同一膜として形成されているので、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。

尚、上述のＴＦＴ３０は、好ましくは図７に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極３ａをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。

（積層構造・第１層及び第２層間の構成―下地絶縁膜―）
以上説明した走査線１１ａの上、かつ、ＴＦＴ３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１ａからＴＦＴ３０を層間絶縁する機能等を有する。

この下地絶縁膜１２には、平面的にみて半導体層１ａの両脇に、後述するデータ線６ａに沿って延びる半導体層１ａのチャネル長の方向に沿った溝状のコンタクトホール１２ｃｖが掘られており、このコンタクトホール１２ｃｖに対応して、その上方に積層されるゲート電極３ａは下側に凹状に形成された部分を含んでいる。また、このコンタクトホール１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されていることにより、該ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。

（積層構造・第３層の構成―蓄積容量等―）
前述の第２層に続けて第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。

より詳細には、下部電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。但し、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。尚、ここにいう中継接続は、前記の中継電極７１９を介して行われている。

容量電極３００は、蓄積容量７０の固定電位側容量電極として機能する。容量電極３００は、後述する固定電位とされた容量配線４００と電気的に接続されている。また、容量電極３００は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。

誘電体膜７５は、図７に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成される。より詳細には、誘電体膜７５は、下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂというように二層構造を有するものとなっている。尚、誘電体膜７５は、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような三層構造や、或いはそれ以上の積層構造を有するように構成してもよい。むろん単層構造としてもよい。

（積層構造、第２層及び第３層間の構成―第１層間絶縁膜―）
以上説明したＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。

第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後記第２層間絶縁膜４２を貫通しつつ開孔されている。また、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。更に、第１層間絶縁膜４１には、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８８２が、後記第２層間絶縁膜４２を貫通しつつ開孔されている。

（積層構造・第４層の構成―データ線等―）
前述の第３層に続けて第４層には、データ線６ａが設けられている。データ線６ａは、図７に示すように、下層より順に、アルミニウムからなる層（図７における符号４１Ａ参照）、窒化チタンからなる層（図７における符号４１ＴＮ参照）、窒化シリコン膜からなる層(図７における符号４０１参照)の三層構造を有する膜として形成されている。

更に、第４層には、データ線６ａと同一膜として、容量配線用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図６に示すように、平面的に見ると、データ線６ａと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。

（積層構造・第３層及び第４層間の構成―第２層間絶縁膜―）
以上説明した蓄積容量７０の上、かつ、データ線６ａの下には、例えばＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成されている。第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続する、前記のコンタクトホール８１が開孔されているとともに、前記容量配線用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。更に、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するための、前記のコンタクトホール８８２が形成されている。

（積層構造・第５層の構成―容量配線等―）
前述の第４層に続けて第５層には、容量配線４００が形成されている。容量配線４００は、平面的にみると、図６に示すように、図中Ｘ方向及びＹ方向それぞれに延在するように、格子状に形成されている。該容量配線４００のうち図中Ｙ方向に延在する部分については特に、データ線６ａを覆うように、且つ、該データ線６ａよりも幅広に形成されている。また、図中Ｘ方向に延在する部分については、後述の第３中継電極４０２を形成する領域を確保するために、各画素電極９ａの一辺の中央付近に切り欠き部を有している。

容量配線４００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。

更に、第５層には、容量配線４００と同一膜として、第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８０４及び８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。尚、図６に示すように、容量配線４００及び第３中継電極４０２間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。

他方、上述の容量配線４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。

（積層構造・第４層及び第５層間の構成―第３層間絶縁膜―）
以上説明した前述のデータ線６ａの上、かつ、容量配線４００の下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、前記の容量配線４００と容量配線用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。

（積層構造・第６層並びに第５層及び第６層間の構成―画素電極等―）
最後に、第６層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。画素電極９ａ下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはＮＳＧからなる第４層間絶縁膜４４が形成されている。第４層間絶縁膜４４には、画素電極９ａ及び前記の第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。画素電極９ａとＴＦＴ３０との間は、コンタクトホール８９及び第３中継層４０２並びに前述したコンタクトホール８０４、第２中継層６ａ２、コンタクトホール８８２、中継電極７１９、コンタクトホール８８１、下部電極７１及びコンタクトホール８３を介して、電気的に接続されることとなる。

以上説明したような画素部における構成は、図５及び図６に示すように、各画素部において共通である。図１及び図２を参照して説明した画像表示領域１０ａには、かかる画素部における構成が周期的に形成されている。

次に、図３、図８及び図９を参照して、走査線駆動回路用電源配線及びデータ線駆動回路用電源配線について更に詳細に説明する。ここに図８は、図３における点線円Ｃ部分の部分拡大平面図である。図９は、図８におけるＤ−Ｄ´線での断面図である。

図８及び図９において、本実施形態では特に、高電位電源ＶＤＤＹを供給するための走査線駆動回路用電源配線９４ｄ及び低電位電源ＶＳＳＹを供給するための走査線駆動回路用電源配線９４ｓは夫々、第３層間絶縁膜４３を介して相異なる層に位置する２つの導電膜から形成されている。ここで、走査線駆動回路用電源配線９４ｄは、本発明に係る「第１電源配線」の一例であり、走査線駆動回路用電源配線９４ｓは、本発明に係る「第２電源配線」の一例である。図９に示すように、走査線駆動回路用電源配線９４ｄは、データ線６ａ（図７参照）と同一膜から形成される第１部分配線９４ｄａ及び容量配線４００（図７参照）と同一膜から形成される第２部分配線９４ｄｂからなり、走査線駆動回路用電源配線９４ｓは、データ線６ａ（図７参照）と同一膜から形成される第１部分配線９４ｓａ及び容量配線４００（図７参照）と同一膜から形成される第２部分配線９４ｓｂからなる。ここで図８に示すように、走査線駆動回路用電源配線９４ｓは、ＴＦＴアレイ基板１０上で平面的に見て、後述する共通配線９９と交差するため、交差部分において第２部分配線９４ｓｂは形成されていない。更に、第１部分配線９４ｄａ及び第２部分配線９４ｄｂは、複数のコンタクトホール１９４ｄを介して互いに電気的に接続されている。また、第１部分配線９４ｓａ及び第２部分配線９４ｓｂも同様に、複数のコンタクトホール１９４ｓを介して互いに電気的に接続されている。同様に、高電位電源ＶＤＤＸを供給するためのデータ線駆動回路用電源配線９１ｄ及び低電位電源ＶＳＳＸを供給するためのデータ線駆動回路用電源配線９１ｓは夫々、第３層間絶縁膜４３を介して相異なる層に位置する２つの導電膜から形成されている。ここで、データ線駆動回路用電源配線９１ｄは、本発明に係る「第３電源配線」の一例であり、データ線駆動回路用電源配線９１ｓは、本発明に係る「第４電源配線」の一例である。図９に示すようにデータ線駆動回路用電源配線９１ｄは、データ線６ａ（図７参照）と同一膜から形成される第１部分配線９１ｄａ及び容量配線４００（図７参照）と同一膜から形成される第２部分配線９１ｄｂからなり、データ線駆動回路用電源配線９１ｓは、データ線６ａ（図７参照）と同一膜から形成される第１部分配線９１ｓａ及び容量配線４００（図７参照）と同一膜から形成される第２部分配線９１ｓｂからなる。ここで図８に示すように、データ線駆動回路用電源配線９１ｓは、ＴＦＴアレイ基板１０上で平面的に見て、後述する共通配線９９と交差するため、交差部分において第２部分配線９１ｓｂは形成されていない。更に、第１部分配線９１ｄａ及び第２部分配線９１ｄｂは、複数のコンタクトホール１９１ｄを介して互いに電気的に接続されている。また、第１部分配線９１ｓａ及び第２部分配線９１ｓｂも同様に、複数のコンタクトホール１９１ｓを介して互いに電気的に接続されている。よって、走査線駆動回路用電源配線９４及びデータ線駆動回路用電源配線９１を配線するためのＴＦＴアレイ基板１０上の領域の面積が小さくなり、配線幅を狭くする必要がある場合であっても、層間絶縁膜を介して二重に配線された構造によって、配線の低抵抗化を図ることができる。更に、コンタクトホール１９１ｓを適当な間隔で設けることにより、第１部分配線９４ｄａ及び第２部分配線９４ｄｂは互いに冗長配線として機能させることも可能であるので、一の導電膜のみから形成された場合と比較して、走査線駆動回路及び画像信号供給回路に安定して電源を供給することができる。第１部分配線９４ｓａ及び第２部分配線９４ｓｂ、第１部分配線９１ｄａ及び第２部分配線９１ｄｂ、並びに第１部分配線９１ｓａ及び第２部分配線９１ｓｂの夫々の組についても、同様に、互いに冗長配線として機能させることも可能である。

更に、図８及び図９を参照して上述したように、第１部分配線９４ｄａ、９４ｓａ、９１ｄａ及び９１ｓａは、データ線６ａ（図７参照）と同一膜から形成され、第２部分配線９４ｄｂ、９４ｓｂ、９１ｄｂ及び９１ｓｂは、容量配線４００（図７参照）と同一膜から形成されている。よって、第１部分配線９４ｄａ、９４ｓａ、９１ｄａ及び９１ｓａは、データ線６ａと同一機会に形成することができる。また、第２部分配線９４ｄｂ、９４ｓｂ、９１ｄｂ及び９１ｓｂは、容量配線４００と同一機会に形成することができる。従って、製造工程の複雑化を招くことなく、走査線駆動回路用電源配線９４及びデータ線駆動回路用電源配線９１を複数の導電膜から形成することができる。

加えて、図８及び図９に示すように、本実施形態では特に、走査線駆動回路用電源配線９４ｄ及びデータ線駆動回路用電源配線９１は夫々、ＴＦＴアレイ基板１０上で平面的に見て、走査線駆動回路用信号配線９５及びデータ線駆動回路用信号配線９２と交差する部分は、走査線駆動回路用信号配線９５及びデータ線駆動回路用信号配線９２とは異なる導電膜、即ち容量配線４００（図７参照）と同一膜から形成されている。よって、走査線駆動回路用電源配線９４及び画像信号供給回路用電源配線９１と走査線駆動回路用信号配線９５及びデータ線駆動回路用信号配線９２とは、互いに電気的に接続することなく交差することができる。従って、ＴＦＴアレイ基板１０上の配線レイアウトの設計における自由度が高い。

図８及び図９において、走査線駆動回路用電源配線９４ｄとデータ線駆動回路用電源配線９１ｄとは、一部において共通に形成されており、共通配線９９を有している。これに対し、走査線駆動回路用電源配線９４ｓとデータ線駆動回路用電源配線９１ｓとは共通に形成されていない。よって、走査線駆動回路用電源配線９４ｓとデータ線駆動回路用電源配線９１ｓを共通に形成するために、走査線駆動回路用電源配線９４ｓ又はデータ線駆動回路用電源配線９１ｓを走査線駆動回路用信号配線９５及びデータ線駆動回路用信号配線９２等の他の配線と交差する必要がない。従って、走査線駆動回路用電源配線９４ｓ又はデータ線駆動回路用電源配線９１ｓが、走査線駆動回路用信号配線９５及びデータ線駆動回路用信号配線９２等の他の配線を介して供給される信号からの例えばクロックノイズ等の電気的な影響を殆ど或いは好ましくは完全に受けなくすることができる。これにより、走査線駆動回路１０４及びデータ線駆動回路１０１に低電位電源ＶＳＳＹ及びＶＳＳＸを夫々安定して供給することができる。よって、例えば、画素部を駆動するための基準電位として、低電位電源ＶＳＳＹ又はＶＳＳＸを用いる場合にも、例えば画像表示に輝点が生じる等の不具合を生じることを殆ど或いは好ましくは完全に無くすことができる。

更に、図８及び図９において、本実施形態では特に、共通配線９９は、外部回路接続端子１０２から走査線駆動回路１０４及びデータ線駆動回路１０１に至る経路において、外部回路接続端子１０２から見て、静電保護回路４１０（図３参照）よりも走査線駆動回路１０４及びデータ線駆動回路１０１に近い側に形成されている。言い換えれば、走査線駆動回路用電源配線９４及びデータ線駆動回路用電源配線９１と走査線駆動回路用信号配線９５及びデータ線駆動回路用信号配線９２とが交差する部分は、外部回路接続端子１０２から走査線駆動回路１０４及びデータ線駆動回路１０１に至る経路において、外部回路接続端子１０２から見て、静電保護回路４１０よりも走査線駆動回路１０４及びデータ線駆動回路１０１に近い側に位置している。従って、製造中や製造後において不測の静電気が外部回路接続端子１０２に印加されてしまった場合にも、走査線駆動回路用電源配線９４及びデータ線駆動回路用電源配線９１を介して走査線駆動回路１０４及びデータ線駆動回路１０１の静電破壊が発生するのを殆ど或いは好ましくは完全に無くすことができる。

加えて、再び図３において、本実施形態では特に、走査線駆動回路用電源配線９４及びデータ線駆動回路用電源配線９１は、ＴＦＴアレイ基板１０上で平面的に見て、画像信号線９６と交差していない。よって、他の配線からの例えばクロックノイズ等の電気的な影響が走査線駆動回路用電源配線９４又はデータ線駆動回路用電源配線９１を介して画像信号ＶＩＤ1〜ＶＩＤ６に伝達されてしまうことにより生じる画像表示の乱れを低減できる。

以上説明したように、本実施形態の液晶装置によれば、走査線駆動回路用電源配線９４及びデータ線駆動回路用電源配線９１の配線に必要なＴＦＴアレイ基板１０上の領域の面積が小さくて済み、更に例えば外部回路接続端子１０２に静電気が印加された場合にも走査線駆動回路１０４及びデータ線駆動回路１０１の静電破壊が発生するのを低減できる。
＜第２実施形態＞
次に、図１０を参照して、第２実施形態に係る電気光学装置について説明する。ここに図１０は、第２実施形態における図３と同趣旨の回路図である。尚、図１０において、図３に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。

図１０に示すように、本実施形態では特に、走査線駆動回路１０４及びデータ線駆動回路１０１の各々に高電位電源ＶＤＤＹ及びＶＤＤＸを供給するための外部回路接続端子１０２は共通化されている。即ち、高電位電源ＶＤＤＹ及びＶＤＤＸを共通化した一の高電位電源ＶＤＤが、外部回路から一の外部回路接続端子１０２ｄ及び共通配線９８ｄを介して走査線駆動回路１０４及びデータ線駆動回路１０１の各々に供給されている。また、走査線駆動回路１０４及びデータ線駆動回路１０１の各々に低電位電源ＶＳＳＹ及びＶＳＳＸを供給するための外部回路接続端子１０２についても同様に、共通化されている。即ち、低電位電源ＶＳＳＹ及びＶＳＳＸを共通化した一の低電位電源ＶＳＳが、外部回路から一の外部回路接続端子１０２ｓ及び共通配線９８ｓを介して走査線駆動回路１０４及びデータ線駆動回路１０１の各々に供給されている。よって、走査線駆動回路１０４及びデータ線駆動回路１０１の各々に電源を供給するための外部回路接続端子１０２の数が少なくて済む。従って、外部回路接続端子１０２を形成するのに必要なＴＦＴアレイ基板１０上の領域の面積を小さくすることができる。或いは外部回路接続端子１０２共通化したため不要となった外部回路接続端子１０２を他の信号の供給のために用いることができる。尚、共通配線９８ｓ及び９８ｄは、外部回路接続端子１０２ｓ及び１０２ｄの各々から一方の走査線駆動回路１０４（図１０中、右側）に夫々配線されている。更に、共通配線９８ｓ及び９８ｄは、ＴＦＴアレイ基板１０上で平面的に見て、該一方の走査線駆動回路１０４に重なるように配線され、また、左右の二つの走査線駆動回路１０４間をつなぐ配線１０５の一部として配線されている。

更に、図１０において、本実施形態では特に、データ線駆動回路用電源配線及び走査線駆動回路用電源配線は共通化されている。即ち、データ線駆動回路１０１に高電位電源ＶＤＤＸを供給するための電源配線と走査線駆動回路１０４に高電位電源ＶＤＤＹを供給するための電源配線とは、高電位電源ＶＤＤを供給するための共通配線９８ｄとして配線されている。また、データ線駆動回路１０１に低電位電源ＶＳＳＸを供給するための電源配線と走査線駆動回路１０４に低電位電源ＶＳＳＹを供給するための電源配線とは、低電位電源ＶＳＳを供給するための共通配線９８ｓとして配線されている。よって、データ線駆動回路用電源配線及び走査線駆動回路用電源配線を共通化せずに、それぞれ別々に形成した場合と比較して、共通配線９８ｄ及び９８ｓの各々の配線面積を広くすることができる。従って、共通配線９８ｄ及び９８ｓの各々に大きな配線容量或いは静電容量を付加することができる。従って、製造中や製造後において不測の静電気が外部回路接続端子１０２ｄ又は１０２ｓに印加されてしまった場合にも、データ線駆動回路１０１及び走査線駆動回路１０４の静電破壊が発生するのを低減或いは好ましくは無くすことができる。

加えて、図１０において、本実施形態では特に、共通配線９８ｄ及び９８ｓは、ＴＦＴアレイ基板１０上で平面的に見て、データ線駆動回路用信号配線９２、走査線駆動回路用信号配線９５、画像信号線９６と交差しないように配線されている。よって、データ線駆動回路用信号配線９２又は走査線駆動回路用信号配線９５からの例えばクロックノイズ等の電気的な影響が共通配線９８ｄ及び９８ｓを介して画像信号に伝達されてしまうことにより生じる画像表示の乱れを確実に低減できる或いは好ましくは無くすことができる。
＜第３実施形態＞
次に、図１１を参照して、第３実施形態に係る電気光学装置について説明する。ここに図１１は、第３実施形態における図３と同趣旨の回路図である。尚、図１１において、図３に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。

図１１に示すように、本実施形態では特に、走査線駆動回路１０４及びデータ線駆動回路１０１の各々に高電位電源ＶＤＤＹ及びＶＤＤＸを供給するための外部回路接続端子１０２は共通化されている。即ち、高電位電源ＶＤＤＹ及びＶＤＤＸを共通化した一の高電位電源ＶＤＤが、外部回路から一の外部回路接続端子１０２ｄ及び共通配線９８ｄを介して走査線駆動回路１０４及びデータ線駆動回路１０１の各々に供給されている。よって、走査線駆動回路１０４及びデータ線駆動回路１０１の各々に電源を供給するための外部回路接続端子１０２の数が少なくて済む。従って、外部回路接続端子１０２を形成するのに必要なＴＦＴアレイ基板１０上の領域の面積を小さくすることができる。或いは外部回路接続端子１０２共通化したため不要となった外部回路接続端子１０２を他の信号の供給のために用いることができる。

更に、図１１において、本実施形態では特に、低電位電源ＶＳＳＹ及びＶＳＳＸは共通化されていない。即ち、低電位電源ＶＳＳＹは、走査線駆動回路用電源配線９４ｓを介して走査線駆動回路に供給され、低電位電源ＶＳＳＸは、データ線駆動回路用電源配線９１ｓを介してデータ線駆動回路１０４に供給されている。よって、仮に走査線駆動回路用電源配線９４ｓ及びデータ線駆動回路用電源配線９１ｓを共通に形成した場合に生じ得る、走査線駆動回路１０４と比較して高周波で駆動されるデータ線駆動回路１０１に同期した低電位電源ＶＳＳＹの電源揺れを防止することができる。よって、走査線駆動回路１０４に低電位電源ＶＳＳＹを安定して供給することができる。従って、画素部を駆動するための基準電位として、低電位電源ＶＳＳＹを用いる場合にも、例えば画像表示に輝点が生じる等の不具合を生じることを低減或いは好ましくは無くすことができる。尚、このような不具合は、低電位電源ＶＳＳＹの電源揺れによって、走査信号の基準電位が不安定になり、画素部に保持された画像信号がリークすることにより生じやすい。
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。

まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１２は、プロジェクタの構成例を示す平面図である。この図１２に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。

液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。

ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。

なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。

次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１３は、このパーソナルコンピュータの構成を示す斜視図である。図１３において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。

さらに、液晶装置を、携帯電話に適用した例について説明する。図１４は、この携帯電話の構成を示す斜視図である。図１４において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。

尚、図１２から図１４を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。

また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。

第１実施形態に係る液晶装置の全体構成を示す平面図である。 図１のＨ−Ｈ´線での断面図である。 第１実施形態に係る液晶装置の主要な回路構成を示す回路図である。 複数の画素部における各種素子、配線等の等価回路図である。 相隣接する複数の画素部の平面図であって、下層部分（図７における符号７０（蓄積容量）までの下層の部分）に係る構成のみを示すものである。 相隣接する複数の画素部の平面図であって、上層部分（図７における符号７０（蓄積容量）を超えて上層の部分）に係る構成のみを示すものである。 図５及び図６を重ね合わせた場合のＡ−Ａ´線での断面図である。 図３における円Ｃ部分の部分拡大平面図である。 図８におけるＤ−Ｄ´線での断面図である。 第２実施形態における図３と同趣旨の回路図である。 第３実施形態における図３と同趣旨の回路図である。 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。 電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。 電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。

符号の説明

６ａ…データ線、７…サンプリング回路、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…走査線、２０…対向基板、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路、９１…データ線駆動回路用電源配線、９４…走査線駆動回路用電源配線、９８ｓ、９８ｄ、９９…共通配線

Claims (7)

1. 基板上に、
   複数の画素部が配列された画素領域と、
   前記画素領域に配線された複数の走査線及び複数のデータ線と、
   第１電位が夫々供給される第１端子及び第２端子を含み、前記基板の第１の辺に沿って設けられた複数の端子と、
   前記第１の辺に沿って設けられ、前記複数のデータ線に画像信号を供給する画像信号供給回路と、
   前記第１の辺と交差する第２の辺に沿って設けられ、前記複数の走査線に走査信号を供給する走査線駆動回路と、
   前記第１端子から前記第１の辺に沿って延在すると共に、前記第２の辺に沿って延在し、該第２の辺に沿って延在した第１延在部分から前記画像信号供給回路に前記第１電位を供給するために前記第１の辺に沿って設けられた第１経路と、前記走査線駆動回路に前記第１電位を供給するために前記第２の辺に沿って設けられた第２経路とに分岐し、前記第１端子と前記走査線駆動回路とを電気的に接続する第１配線と、
   前記第２端子から前記第１の辺に沿って延在すると共に、前記第１配線の第１延在部分よりも前記基板の内側を前記第２の辺に沿って延在し、前記第１配線の第１経路と電気的に接続される第２延在部分を有し、該第２延在部分から前記第１の辺に沿って延在し、前記画像信号供給回路に前記第１電位を供給する第２配線と
   を備えることを特徴とする電気光学装置。
2. 前記基板上に、前記走査線駆動回路及び前記画像信号供給回路を駆動するための信号を供給するための他の配線を更に備え、
   前記第１の配線は、層間絶縁膜を介して相異なる層に位置する複数の導電膜から形成されると共に、互いに電気的に接続された複数の部分配線を有しており、
   前記第１の配線が前記他の配線と交差する領域では、前記部分配線は前記複数の導電膜のうち前記他の配線とは異なる導電膜から形成される
   ことを特徴とする請求項１に記載の電気光学装置。
3. 前記複数の画素部は夫々、前記基板上に、下側電極、誘電体膜及び上側電極が順に積層された蓄積容量を備え、
   前記複数の部分配線は、前記複数のデータ線と同一膜から形成された第１部分配線と、前記下側電極及び前記上側電極のいずれか一方に電気的に接続された容量線と同一膜から形成された第２部分配線とからなる
   ことを特徴とする請求項２に記載の電気光学装置。
4. 前記基板上に、静電保護回路を更に備え、
   前記静電保護回路は、前記第１の配線における前記第１経路及び前記第２経路に分岐する分岐部と前記第１端子との間で接続される
   ことを特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
5. 前記画像信号を供給するための画像信号線を有し、
   前記第１の配線は、前記画像信号線とは交差しない
   ことを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
6. 前記画像信号供給回路は、
   前記画像信号を、サンプリング信号に応じて前記データ線に夫々供給する複数のサンプリングスイッチを含むサンプリング回路と、
   前記データ線に対応する前記サンプリングスイッチ毎に、前記サンプリング信号を順次供給するデータ線駆動回路と
   を含むことを特徴とする請求項１から５のいずれか一項に記載の電気光学装置。
7. 請求項１から６のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。

Images