JP2003084304A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2003084304A JP2003084304A JP2001278764A JP2001278764A JP2003084304A JP 2003084304 A JP2003084304 A JP 2003084304A JP 2001278764 A JP2001278764 A JP 2001278764A JP 2001278764 A JP2001278764 A JP 2001278764A JP 2003084304 A JP2003084304 A JP 2003084304A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- power supply
- liquid crystal
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 ＣＯＧ実装工程において静電気が発生した場
合であっても、素子破壊を防止し、歩留まり及び寿命信
頼性を向上する液晶表示装置を提供する。 【解決手段】 絶縁性基板上にマトリックス状に配置さ
れた薄膜トランジスタで構成されるスイッチング素子
と、表示領域の外側に設けられた第１の電源線及び第２
の電源線とを有する液晶表示装置であって、駆動用ＩＣ
の出力端子とスイッチング素子と一体形成した駆動回路
とを接続する信号配線上には、第１のダイオード及び第
２のダイオードが接続されており、第１のダイオード
が、第１の電源線と信号配線との間に配置されるととも
に、第１のダイオードに逆バイアスがかかるように連結
されており、第２のダイオードが、第２の電源線と信号
配線との間に配置されるとともに、第２のダイオードに
逆バイアスがかかるように連結されている。
合であっても、素子破壊を防止し、歩留まり及び寿命信
頼性を向上する液晶表示装置を提供する。 【解決手段】 絶縁性基板上にマトリックス状に配置さ
れた薄膜トランジスタで構成されるスイッチング素子
と、表示領域の外側に設けられた第１の電源線及び第２
の電源線とを有する液晶表示装置であって、駆動用ＩＣ
の出力端子とスイッチング素子と一体形成した駆動回路
とを接続する信号配線上には、第１のダイオード及び第
２のダイオードが接続されており、第１のダイオード
が、第１の電源線と信号配線との間に配置されるととも
に、第１のダイオードに逆バイアスがかかるように連結
されており、第２のダイオードが、第２の電源線と信号
配線との間に配置されるとともに、第２のダイオードに
逆バイアスがかかるように連結されている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＶ機器やＯＡ機
器等の平面ディスプレイとして用いることのできる液晶
表示装置（Liquid Crystal Display）に関する。特
に、ポリシリコン薄膜トランジスタを用いた周辺駆動回
路を内蔵した薄膜トランジスタアレイ及びアクティブマ
トリクス型液晶表示装置に関する。
器等の平面ディスプレイとして用いることのできる液晶
表示装置（Liquid Crystal Display）に関する。特
に、ポリシリコン薄膜トランジスタを用いた周辺駆動回
路を内蔵した薄膜トランジスタアレイ及びアクティブマ
トリクス型液晶表示装置に関する。
【０００２】
【従来の技術】現在、液晶表示装置は、ビデオカメラの
ビューファインダやポケットテレビ、さらには高精細投
写型テレビ、パーソナルコンピュータ、ワードプロセッ
サ等に代表される情報表示端末等、種々の分野で応用さ
れてきており、開発、商品化が活発に行われている。特
に、スイッチング素子としてＴＦＴを用いたアクティブ
マトリクス型液晶表示装置の開発においては、近年、半
導体材料としてポリシリコン薄膜を用いることにより、
画素のドライバ回路を同一基板上に内蔵する方向へと開
発が進んでいる。
ビューファインダやポケットテレビ、さらには高精細投
写型テレビ、パーソナルコンピュータ、ワードプロセッ
サ等に代表される情報表示端末等、種々の分野で応用さ
れてきており、開発、商品化が活発に行われている。特
に、スイッチング素子としてＴＦＴを用いたアクティブ
マトリクス型液晶表示装置の開発においては、近年、半
導体材料としてポリシリコン薄膜を用いることにより、
画素のドライバ回路を同一基板上に内蔵する方向へと開
発が進んでいる。
【０００３】一般に、ポリシリコン薄膜トランジスタは
アモルファスシリコン薄膜トランジスタよりもキャリア
移動度が大きく、またソース・ドレイン領域をゲート電
極と自己整合的に形成することで微細化やゲート・ドレ
イン間の寄生容量の縮小化を図ることができるため、高
速ドライバ回路を形成することが可能となる。そのた
め、画素とドライバ回路を一体形成することができ、液
晶表示装置自体の低コスト化及び高精細化を実現するこ
とができる。
アモルファスシリコン薄膜トランジスタよりもキャリア
移動度が大きく、またソース・ドレイン領域をゲート電
極と自己整合的に形成することで微細化やゲート・ドレ
イン間の寄生容量の縮小化を図ることができるため、高
速ドライバ回路を形成することが可能となる。そのた
め、画素とドライバ回路を一体形成することができ、液
晶表示装置自体の低コスト化及び高精細化を実現するこ
とができる。
【０００４】さらに、より高速／高精細化を実現するた
めに、ドライバ回路全てを画素と一体形成するのではな
く、一部は画素と一体形成し、残りの一部はＣＯＧ（Ch
ip On Glass）あるいはＴＡＢ（Tape Automated Bondin
g）等で駆動用ＩＣを実装・駆動する構成の液晶表示装
置も開発されている。
めに、ドライバ回路全てを画素と一体形成するのではな
く、一部は画素と一体形成し、残りの一部はＣＯＧ（Ch
ip On Glass）あるいはＴＡＢ（Tape Automated Bondin
g）等で駆動用ＩＣを実装・駆動する構成の液晶表示装
置も開発されている。
【０００５】ここで、図５にポリシリコン薄膜トランジ
スタを用いた周辺駆動回路を内蔵した液晶表示装置用回
路基板の構成図を示す。図５においては、ドライバ回路
のうち、データ線駆動回路の一部とゲート線駆動回路に
ついては画素と一体形成し、残りのデータ線駆動回路は
駆動用ＩＣをＣＯＧ実装した構成となっている。
スタを用いた周辺駆動回路を内蔵した液晶表示装置用回
路基板の構成図を示す。図５においては、ドライバ回路
のうち、データ線駆動回路の一部とゲート線駆動回路に
ついては画素と一体形成し、残りのデータ線駆動回路は
駆動用ＩＣをＣＯＧ実装した構成となっている。
【０００６】また図５において、１はゲート線を、２は
データ線を、それぞれ示しており、表示画面部分にはマ
トリックス状に画素トランジスタ３と画素電極４、及び
図５には示していないが蓄積容量等が配置されている。
データ線を、それぞれ示しており、表示画面部分にはマ
トリックス状に画素トランジスタ３と画素電極４、及び
図５には示していないが蓄積容量等が配置されている。
【０００７】ゲート線１はゲート線駆動回路５（回路は
一部のみ図示）に接続されているが、ここではゲート線
駆動回路５の内部構成等の説明は省略する。一方、デー
タ線２はデータ線駆動回路６に接続されている。
一部のみ図示）に接続されているが、ここではゲート線
駆動回路５の内部構成等の説明は省略する。一方、デー
タ線２はデータ線駆動回路６に接続されている。
【０００８】また、データ線駆動回路６は、駆動用ＩＣ
７と画素トランジスタ３へＲ、Ｇ、Ｂの映像信号を選択
的に供給するスイッチ部（トランスファゲートトランジ
スタ８ａ、８ｂ、８ｃ）からなるマルチプレクサ回路９
で構成されている。駆動用ＩＣ７からの制御信号によ
り、トランスファゲートトランジスタ８ａ、８ｂ、８ｃ
が動作し、映像信号線１０ａ、１０ｂ、１０ｃ、１０
ｄ、１０ｅ、１０ｆからの映像信号がデータ線２に書き
込まれる構成になっている。
７と画素トランジスタ３へＲ、Ｇ、Ｂの映像信号を選択
的に供給するスイッチ部（トランスファゲートトランジ
スタ８ａ、８ｂ、８ｃ）からなるマルチプレクサ回路９
で構成されている。駆動用ＩＣ７からの制御信号によ
り、トランスファゲートトランジスタ８ａ、８ｂ、８ｃ
が動作し、映像信号線１０ａ、１０ｂ、１０ｃ、１０
ｄ、１０ｅ、１０ｆからの映像信号がデータ線２に書き
込まれる構成になっている。
【０００９】映像信号線１０ａと１０ｄ、１０ｂと１０
ｅ、１０ｃと１０ｆには、それぞれ映像信号とその反転
信号が入力され、それぞれＲ、Ｇ、Ｂの３色に対応した
信号配線となっている。なお、ゲート線駆動回路５、マ
ルチプレクサ回路９は、画素トランジスタ３とともに薄
膜トランジスタ回路基板上に一体形成されている。
ｅ、１０ｃと１０ｆには、それぞれ映像信号とその反転
信号が入力され、それぞれＲ、Ｇ、Ｂの３色に対応した
信号配線となっている。なお、ゲート線駆動回路５、マ
ルチプレクサ回路９は、画素トランジスタ３とともに薄
膜トランジスタ回路基板上に一体形成されている。
【００１０】ゲート線駆動回路５及びデータ線駆動回路
６は、動作信号を入力するためのフレキシブル配線基板
が実装される外部入力端子１１と接続され、ゲート線駆
動回路５及びデータ線駆動回路６は、外部入力端子１１
を通して、入力信号を整形する外部駆動回路１３に接続
されている。外部入力端子１１からゲート線駆動回路５
及びデータ線駆動回路６を接続する配線は多数存在し、
表示領域の外周部には、正電源電圧線１４ａ、負電源電
圧線１５ａが表示領域の外周部を囲むように設けられて
いる他、図中には示していないがクロック線等も多数配
置されている。
６は、動作信号を入力するためのフレキシブル配線基板
が実装される外部入力端子１１と接続され、ゲート線駆
動回路５及びデータ線駆動回路６は、外部入力端子１１
を通して、入力信号を整形する外部駆動回路１３に接続
されている。外部入力端子１１からゲート線駆動回路５
及びデータ線駆動回路６を接続する配線は多数存在し、
表示領域の外周部には、正電源電圧線１４ａ、負電源電
圧線１５ａが表示領域の外周部を囲むように設けられて
いる他、図中には示していないがクロック線等も多数配
置されている。
【００１１】以上のような薄膜トランジスタ回路基板
に、液晶、対向電極、バックライト及び偏光板等の周辺
部材を加えて、液晶表示装置が構成されることになる。
に、液晶、対向電極、バックライト及び偏光板等の周辺
部材を加えて、液晶表示装置が構成されることになる。
【００１２】図６は、図５における従来のデータ線駆動
回路６を示す回路図である。図５に示したように、デー
タ線駆動回路６は、駆動用ＩＣ７とマルチプレクサ回路
９で構成されている。マルチプレクサ回路９は、スイッ
チの役目をするトランスファゲートトランジスタ８ａ、
８ｂ、８ｃで構成され、駆動用ＩＣ７の下には、外部入
力端子１１からの入力を受けるための入力端子（入力バ
ンプ）１２ａと、駆動用ＩＣ７の出力をトランスファゲ
ートトランジスタ８ａ、８ｂ、８ｃへ送るための出力端
子（出力バンプ）１２ｂが設けられている。トランスフ
ァゲートトランジスタ８ａ、８ｂ、８ｃと駆動用ＩＣ７
の出力端子（出力バンプ）１２ｂは、直接接続された構
成となっている。
回路６を示す回路図である。図５に示したように、デー
タ線駆動回路６は、駆動用ＩＣ７とマルチプレクサ回路
９で構成されている。マルチプレクサ回路９は、スイッ
チの役目をするトランスファゲートトランジスタ８ａ、
８ｂ、８ｃで構成され、駆動用ＩＣ７の下には、外部入
力端子１１からの入力を受けるための入力端子（入力バ
ンプ）１２ａと、駆動用ＩＣ７の出力をトランスファゲ
ートトランジスタ８ａ、８ｂ、８ｃへ送るための出力端
子（出力バンプ）１２ｂが設けられている。トランスフ
ァゲートトランジスタ８ａ、８ｂ、８ｃと駆動用ＩＣ７
の出力端子（出力バンプ）１２ｂは、直接接続された構
成となっている。
【００１３】
【発明が解決しようとする課題】しかしながら、上述し
たような構成の液晶表示装置においては、駆動回路の一
部を薄膜トランジスタ回路基板上に作り込んだ状態でＣ
ＯＧ実装を行うため、ＣＯＧ実装工程において発生した
静電気によって、すでに作り込まれている駆動回路の一
部が破壊され、歩留まり率が極端に低下してしまうとい
う問題点があった。
たような構成の液晶表示装置においては、駆動回路の一
部を薄膜トランジスタ回路基板上に作り込んだ状態でＣ
ＯＧ実装を行うため、ＣＯＧ実装工程において発生した
静電気によって、すでに作り込まれている駆動回路の一
部が破壊され、歩留まり率が極端に低下してしまうとい
う問題点があった。
【００１４】すなわち、上述したような構成の液晶表示
装置においては、トランスファゲートトランジスタ８
ａ、８ｂ、８ｃと駆動用ＩＣ７の出力端子（出力バン
プ）１２ｂとを直接接続しているために、ＣＯＧ実装工
程中に外部や出力端子（出力バンプ）１２ｂから侵入し
たり、回路基板上で発生する静電気によって、トランス
ファゲートトランジスタ８ａ、８ｂ、８ｃのしきい値電
圧の変動による表示ムラが発生したり、トランスファゲ
ートトランジスタ８ａ、８ｂ、８ｃ及びデータ線２に接
続されている画素トランジスタ３の破壊等が生じるおそ
れがあった。
装置においては、トランスファゲートトランジスタ８
ａ、８ｂ、８ｃと駆動用ＩＣ７の出力端子（出力バン
プ）１２ｂとを直接接続しているために、ＣＯＧ実装工
程中に外部や出力端子（出力バンプ）１２ｂから侵入し
たり、回路基板上で発生する静電気によって、トランス
ファゲートトランジスタ８ａ、８ｂ、８ｃのしきい値電
圧の変動による表示ムラが発生したり、トランスファゲ
ートトランジスタ８ａ、８ｂ、８ｃ及びデータ線２に接
続されている画素トランジスタ３の破壊等が生じるおそ
れがあった。
【００１５】また、素子が破壊される場合、素子が完全
に破壊されていない場合であっても、素子の寿命信頼性
が著しく短くなるという問題も発生している。
に破壊されていない場合であっても、素子の寿命信頼性
が著しく短くなるという問題も発生している。
【００１６】さらに、静電気の発生はＣＯＧ実装工程だ
けではなく、薄膜トランジスタ回路基板の製造工程にお
いても常に同様の問題が発生している。例えば、工程中
に金属プレート間を基板が搬送される際、プレートと基
板の接触、分離を繰り返しているうちに剥離帯電が発生
したり、ドライエッチング工程等のプラズマ工程中のチ
ャージアップ等によっても帯電が発生する。
けではなく、薄膜トランジスタ回路基板の製造工程にお
いても常に同様の問題が発生している。例えば、工程中
に金属プレート間を基板が搬送される際、プレートと基
板の接触、分離を繰り返しているうちに剥離帯電が発生
したり、ドライエッチング工程等のプラズマ工程中のチ
ャージアップ等によっても帯電が発生する。
【００１７】このように静電気が発生すると、外部入力
端子１１からゲート線駆動回路５やデータ線駆動回路６
を接続する長い配線（バスライン）上等にチャージアッ
プされやすく、ディスチャージの際にゲート線駆動回路
５やデータ線駆動回路６を構成する薄膜トランジスタと
配線（バスライン）との間で放電し、素子破壊を起こし
たり、ゲート線１とデータ線２の交差部での絶縁破壊に
よるショート不良が多発する。
端子１１からゲート線駆動回路５やデータ線駆動回路６
を接続する長い配線（バスライン）上等にチャージアッ
プされやすく、ディスチャージの際にゲート線駆動回路
５やデータ線駆動回路６を構成する薄膜トランジスタと
配線（バスライン）との間で放電し、素子破壊を起こし
たり、ゲート線１とデータ線２の交差部での絶縁破壊に
よるショート不良が多発する。
【００１８】本発明は、上記問題点を解決するために、
ＣＯＧ実装工程において静電気が発生した場合であって
も、素子破壊を防止し、歩留まり及び寿命信頼性を向上
する液晶表示装置を提供することを目的とする。
ＣＯＧ実装工程において静電気が発生した場合であって
も、素子破壊を防止し、歩留まり及び寿命信頼性を向上
する液晶表示装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に本発明にかかる液晶表示装置は、絶縁性基板上にマト
リックス状に配置された薄膜トランジスタで構成される
スイッチング素子と、表示領域の外側に設けられた第１
の電源線及び第２の電源線とを有し、駆動回路の一部は
スイッチング素子と一体形成するとともに、残りの一部
は駆動用ＩＣをＣＯＧ（Chip On Glass）方式で実装す
ることで駆動する液晶表示装置であって、駆動用ＩＣの
出力端子と前記スイッチング素子と一体形成した駆動回
路とを接続する信号配線上には、第１のダイオード及び
第２のダイオードが接続されており、第１のダイオード
が、第１の電源線と信号配線との間に配置されるととも
に、第１のダイオードに逆バイアスがかかるように連結
されており、第２のダイオードが、第２の電源線と信号
配線との間に配置されるとともに、第２のダイオードに
逆バイアスがかかるように連結されていることを特徴と
する。
に本発明にかかる液晶表示装置は、絶縁性基板上にマト
リックス状に配置された薄膜トランジスタで構成される
スイッチング素子と、表示領域の外側に設けられた第１
の電源線及び第２の電源線とを有し、駆動回路の一部は
スイッチング素子と一体形成するとともに、残りの一部
は駆動用ＩＣをＣＯＧ（Chip On Glass）方式で実装す
ることで駆動する液晶表示装置であって、駆動用ＩＣの
出力端子と前記スイッチング素子と一体形成した駆動回
路とを接続する信号配線上には、第１のダイオード及び
第２のダイオードが接続されており、第１のダイオード
が、第１の電源線と信号配線との間に配置されるととも
に、第１のダイオードに逆バイアスがかかるように連結
されており、第２のダイオードが、第２の電源線と信号
配線との間に配置されるとともに、第２のダイオードに
逆バイアスがかかるように連結されていることを特徴と
する。
【００２０】かかる構成により、発生した静電気が拡散
又は吸収されることから、トランスファゲートトランジ
スタのしきい値電圧の変動による表示ムラ、あるいはト
ランスファゲートトランジスタ及びデータ線に接続され
ている画素トランジスタの破壊等を未然に防止すること
ができ、ＣＯＧ実装工程及び薄膜トランジスタ回路基板
の製造工程中の静電気に起因する素子破壊が大幅に低減
できることから、液晶表示装置の歩留まり及び液晶表示
素子の寿命信頼性を大幅に向上させることが可能とな
る。
又は吸収されることから、トランスファゲートトランジ
スタのしきい値電圧の変動による表示ムラ、あるいはト
ランスファゲートトランジスタ及びデータ線に接続され
ている画素トランジスタの破壊等を未然に防止すること
ができ、ＣＯＧ実装工程及び薄膜トランジスタ回路基板
の製造工程中の静電気に起因する素子破壊が大幅に低減
できることから、液晶表示装置の歩留まり及び液晶表示
素子の寿命信頼性を大幅に向上させることが可能とな
る。
【００２１】次に、上記目的を達成するために本発明に
かかる液晶表示装置は、絶縁性基板上にマトリックス状
に配置された薄膜トランジスタで構成されるスイッチン
グ素子を有し、駆動回路の一部はスイッチング素子と一
体形成するとともに、残りの一部は駆動用ＩＣをＣＯＧ
方式で実装することで駆動し、駆動用ＩＣの中に第３の
電源線及び第４の電源線を有する液晶表示装置であっ
て、駆動用ＩＣの出力端子と駆動用ＩＣの中の出力回路
とを接続する信号配線上には、第３のダイオード及び第
４のダイオードが接続されており、第３のダイオード
が、第３の電源線と信号配線との間に配置されるととも
に、第３のダイオードに逆バイアスがかかるように連結
されており、第４のダイオードが、第４の電源線と信号
配線との間に配置されるとともに、第４のダイオードに
逆バイアスがかかるように連結されていることを特徴と
する。
かかる液晶表示装置は、絶縁性基板上にマトリックス状
に配置された薄膜トランジスタで構成されるスイッチン
グ素子を有し、駆動回路の一部はスイッチング素子と一
体形成するとともに、残りの一部は駆動用ＩＣをＣＯＧ
方式で実装することで駆動し、駆動用ＩＣの中に第３の
電源線及び第４の電源線を有する液晶表示装置であっ
て、駆動用ＩＣの出力端子と駆動用ＩＣの中の出力回路
とを接続する信号配線上には、第３のダイオード及び第
４のダイオードが接続されており、第３のダイオード
が、第３の電源線と信号配線との間に配置されるととも
に、第３のダイオードに逆バイアスがかかるように連結
されており、第４のダイオードが、第４の電源線と信号
配線との間に配置されるとともに、第４のダイオードに
逆バイアスがかかるように連結されていることを特徴と
する。
【００２２】かかる構成により、発生した静電気が拡散
又は吸収されることから、トランスファゲートトランジ
スタのしきい値電圧の変動による表示ムラ、あるいはト
ランスファゲートトランジスタ及びデータ線に接続され
ている画素トランジスタの破壊等を未然に防止すること
ができ、ＣＯＧ実装工程及び薄膜トランジスタ回路基板
の製造工程中の静電気に起因する素子破壊が大幅に低減
できることから、液晶表示装置の歩留まり及び液晶表示
素子の寿命信頼性を大幅に向上させることが可能とな
る。
又は吸収されることから、トランスファゲートトランジ
スタのしきい値電圧の変動による表示ムラ、あるいはト
ランスファゲートトランジスタ及びデータ線に接続され
ている画素トランジスタの破壊等を未然に防止すること
ができ、ＣＯＧ実装工程及び薄膜トランジスタ回路基板
の製造工程中の静電気に起因する素子破壊が大幅に低減
できることから、液晶表示装置の歩留まり及び液晶表示
素子の寿命信頼性を大幅に向上させることが可能とな
る。
【００２３】次に、上記目的を達成するために本発明に
かかる液晶表示装置は、絶縁性基板上にマトリックス状
に配置された薄膜トランジスタで構成されるスイッチン
グ素子を有し、駆動回路の一部はスイッチング素子と一
体形成するとともに、残りの一部は駆動用ＩＣをＣＯＧ
方式で実装することで駆動し、表示領域の外側には第１
の電源線及び第２の電源線を有し、駆動用ＩＣの中には
第３の電源線及び第４の電源線を有する液晶表示装置で
あって、駆動用ＩＣの出力端子とスイッチング素子と一
体形成した駆動回路とを接続する信号配線上には、第１
のダイオード及び第２のダイオードが接続され、駆動用
ＩＣの出力端子と駆動用ＩＣの出力回路とを接続する出
力配線上には、第３のダイオード及び第４のダイオード
が接続されており、第１のダイオードが、第１の電源線
と信号配線との間に配置されるとともに、第１のダイオ
ードに逆バイアスがかかるように連結されており、第２
のダイオードが、第２の電源線と信号配線との間に配置
されるとともに、第２のダイオードに逆バイアスがかか
るように連結されており、第３のダイオードが、第３の
電源線と信号配線との間に配置されるとともに、第３の
ダイオードに逆バイアスがかかるように連結されてお
り、第４のダイオードが、第４の電源線と信号配線との
間に配置されるとともに、第４のダイオードに逆バイア
スがかかるように連結されていることを特徴とする。
かかる液晶表示装置は、絶縁性基板上にマトリックス状
に配置された薄膜トランジスタで構成されるスイッチン
グ素子を有し、駆動回路の一部はスイッチング素子と一
体形成するとともに、残りの一部は駆動用ＩＣをＣＯＧ
方式で実装することで駆動し、表示領域の外側には第１
の電源線及び第２の電源線を有し、駆動用ＩＣの中には
第３の電源線及び第４の電源線を有する液晶表示装置で
あって、駆動用ＩＣの出力端子とスイッチング素子と一
体形成した駆動回路とを接続する信号配線上には、第１
のダイオード及び第２のダイオードが接続され、駆動用
ＩＣの出力端子と駆動用ＩＣの出力回路とを接続する出
力配線上には、第３のダイオード及び第４のダイオード
が接続されており、第１のダイオードが、第１の電源線
と信号配線との間に配置されるとともに、第１のダイオ
ードに逆バイアスがかかるように連結されており、第２
のダイオードが、第２の電源線と信号配線との間に配置
されるとともに、第２のダイオードに逆バイアスがかか
るように連結されており、第３のダイオードが、第３の
電源線と信号配線との間に配置されるとともに、第３の
ダイオードに逆バイアスがかかるように連結されてお
り、第４のダイオードが、第４の電源線と信号配線との
間に配置されるとともに、第４のダイオードに逆バイア
スがかかるように連結されていることを特徴とする。
【００２４】かかる構成により、発生した静電気が拡散
又は吸収されることから、トランスファゲートトランジ
スタのしきい値電圧の変動による表示ムラ、あるいはト
ランスファゲートトランジスタ及びデータ線に接続され
ている画素トランジスタの破壊等を未然に防止すること
ができ、ＣＯＧ実装工程及び薄膜トランジスタ回路基板
の製造工程中の静電気に起因する素子破壊が大幅に低減
できることから、液晶表示装置の歩留まり及び液晶表示
素子の寿命信頼性を大幅に向上させることが可能とな
る。
又は吸収されることから、トランスファゲートトランジ
スタのしきい値電圧の変動による表示ムラ、あるいはト
ランスファゲートトランジスタ及びデータ線に接続され
ている画素トランジスタの破壊等を未然に防止すること
ができ、ＣＯＧ実装工程及び薄膜トランジスタ回路基板
の製造工程中の静電気に起因する素子破壊が大幅に低減
できることから、液晶表示装置の歩留まり及び液晶表示
素子の寿命信頼性を大幅に向上させることが可能とな
る。
【００２５】また、本発明にかかる液晶表示装置は、第
１のダイオード、第２のダイオード、第３のダイオー
ド、及び第４のダイオードが、それぞれ２つ以上のダイ
オードが直列に連結されていることが好ましい。
１のダイオード、第２のダイオード、第３のダイオー
ド、及び第４のダイオードが、それぞれ２つ以上のダイ
オードが直列に連結されていることが好ましい。
【００２６】また、本発明にかかる液晶表示装置は、第
１のダイオード、第２のダイオード、第３のダイオー
ド、及び第４のダイオードが、それぞれＰＭＯＳトラン
ジスタで構成されていることが好ましい。一般に、ＰＭ
ＯＳトランジスタの方が寿命信頼性に富むからである。
１のダイオード、第２のダイオード、第３のダイオー
ド、及び第４のダイオードが、それぞれＰＭＯＳトラン
ジスタで構成されていることが好ましい。一般に、ＰＭ
ＯＳトランジスタの方が寿命信頼性に富むからである。
【００２７】また、本発明にかかる液晶表示装置は、第
１のダイオード、第２のダイオード、第３のダイオー
ド、及び第４のダイオードが、それぞれ駆動用ＩＣの出
力端子ごとに形成されていることが好ましい。
１のダイオード、第２のダイオード、第３のダイオー
ド、及び第４のダイオードが、それぞれ駆動用ＩＣの出
力端子ごとに形成されていることが好ましい。
【００２８】また、本発明にかかる液晶表示装置は、第
１のダイオード、第２のダイオード、第３のダイオー
ド、及び第４のダイオードには、抵抗が直列に付加され
ていることが好ましい。
１のダイオード、第２のダイオード、第３のダイオー
ド、及び第４のダイオードには、抵抗が直列に付加され
ていることが好ましい。
【００２９】また、本発明にかかる液晶表示装置は、第
１の電源線及び第３の電源線は、信号配線及び出力配線
に印加される信号電位よりも高い電位の信号が入力され
る電源線であり、第２の電源線及び第４の電源線は、信
号配線及び出力配線に印加される信号電位よりも低い電
位の信号が入力される電源線であることが好ましい。
１の電源線及び第３の電源線は、信号配線及び出力配線
に印加される信号電位よりも高い電位の信号が入力され
る電源線であり、第２の電源線及び第４の電源線は、信
号配線及び出力配線に印加される信号電位よりも低い電
位の信号が入力される電源線であることが好ましい。
【００３０】また、本発明にかかる液晶表示装置は、薄
膜トランジスタがポリシリコン薄膜トランジスタである
ことが好ましい。さらに、本発明にかかる液晶表示装置
は、駆動回路が、データ線駆動回路であることが好まし
い。
膜トランジスタがポリシリコン薄膜トランジスタである
ことが好ましい。さらに、本発明にかかる液晶表示装置
は、駆動回路が、データ線駆動回路であることが好まし
い。
【００３１】また、本発明にかかる液晶表示装置は、ス
イッチング素子と一体形成する回路が、スイッチング素
子へＲ、Ｇ、Ｂの映像信号を選択的に供給するスイッチ
部からなるマルチプレクサ回路であることが好ましい。
イッチング素子と一体形成する回路が、スイッチング素
子へＲ、Ｇ、Ｂの映像信号を選択的に供給するスイッチ
部からなるマルチプレクサ回路であることが好ましい。
【００３２】
【発明の実施の形態】以下、本発明の実施の形態にかか
る液晶表示装置について、図面を参照しながら説明す
る。なお、以下に示す図面において、同一符号は同一対
象物を示すものとする。また、周辺駆動回路を内蔵した
液晶表示装置の構成は、従来例と同じであることから、
特に説明は省略する。
る液晶表示装置について、図面を参照しながら説明す
る。なお、以下に示す図面において、同一符号は同一対
象物を示すものとする。また、周辺駆動回路を内蔵した
液晶表示装置の構成は、従来例と同じであることから、
特に説明は省略する。
【００３３】（実施の形態１）以下に、本発明の実施の
形態１にかかる液晶表示装置について説明する。まず、
図１は本発明の実施の形態１にかかる液晶表示装置にお
けるデータ線駆動回路の駆動用ＩＣの出力端子（出力バ
ンプ）からマルチプレクサ回路までの回路構成図であ
り、図２は当該回路構成の一部を示す平面レイアウト図
である。
形態１にかかる液晶表示装置について説明する。まず、
図１は本発明の実施の形態１にかかる液晶表示装置にお
けるデータ線駆動回路の駆動用ＩＣの出力端子（出力バ
ンプ）からマルチプレクサ回路までの回路構成図であ
り、図２は当該回路構成の一部を示す平面レイアウト図
である。
【００３４】まず、図１について説明する。図１におい
て、７はデータ線駆動回路の一部である駆動用ＩＣを、
１２ｂは駆動用ＩＣ７の出力端子（出力バンプ）を、１
４ａ及び１５ａはそれぞれ表示領域の外周部を囲むよう
に設けられた正電源電圧線及び負電源電圧線（表示領域
の外周部は示されていない）を、９は画素のスイッチン
グ素子３へＲ、Ｇ、Ｂの映像信号を選択的に供給するマ
ルチプレクサ回路９を、それぞれ示しており、駆動用Ｉ
Ｃ７の出力端子（出力バンプ）１２ｂとマルチプレクサ
回路９を接続する信号配線上には、静電気保護回路とな
るＴＦＴダイオード１６が接続されている。
て、７はデータ線駆動回路の一部である駆動用ＩＣを、
１２ｂは駆動用ＩＣ７の出力端子（出力バンプ）を、１
４ａ及び１５ａはそれぞれ表示領域の外周部を囲むよう
に設けられた正電源電圧線及び負電源電圧線（表示領域
の外周部は示されていない）を、９は画素のスイッチン
グ素子３へＲ、Ｇ、Ｂの映像信号を選択的に供給するマ
ルチプレクサ回路９を、それぞれ示しており、駆動用Ｉ
Ｃ７の出力端子（出力バンプ）１２ｂとマルチプレクサ
回路９を接続する信号配線上には、静電気保護回路とな
るＴＦＴダイオード１６が接続されている。
【００３５】マルチプレクサ回路９は、スイッチである
トランスファゲートトランジスタ８ａ、８ｂ、８ｃで構
成され、映像信号が入力される映像信号線１０ａ、１０
ｂ、１０ｃとその反転信号が入力される１０ｄ、１０
ｅ、１０ｆ、さらにＲ、Ｇ、Ｂの映像信号を受け取るＲ
映像信号出力線１７ａ、Ｇ映像信号出力線１７ｂ、Ｂ映
像信号出力線１７ｃを備えている。
トランスファゲートトランジスタ８ａ、８ｂ、８ｃで構
成され、映像信号が入力される映像信号線１０ａ、１０
ｂ、１０ｃとその反転信号が入力される１０ｄ、１０
ｅ、１０ｆ、さらにＲ、Ｇ、Ｂの映像信号を受け取るＲ
映像信号出力線１７ａ、Ｇ映像信号出力線１７ｂ、Ｂ映
像信号出力線１７ｃを備えている。
【００３６】一方、ＴＦＴダイオード１６は、２個の２
端子動作薄膜トランジスタで構成される第１のダイオー
ド１６ａ及び第２のダイオード１６ｂが同じ向きに配置
された構成となっている。
端子動作薄膜トランジスタで構成される第１のダイオー
ド１６ａ及び第２のダイオード１６ｂが同じ向きに配置
された構成となっている。
【００３７】すなわち、第１のダイオード１６ａは、正
電源電圧線１４ａと、駆動用ＩＣ７の出力端子（出力バ
ンプ）１２ｂとトランスファゲートトランジスタ８ａ、
８ｂ、８ｃとを接続する信号配線との間で、かつ第１の
ダイオード１６ａに逆バイアスがかかるように配置さ
れ、第２のダイオード１６ｂは、負電源電圧線１５ａ
と、駆動用ＩＣ７の出力端子（出力バンプ）１２ｂとト
ランスファゲートトランジスタ８ａ、８ｂ、８ｃとを接
続する信号配線との間で、かつ第２のダイオード１６ｂ
に逆バイアスがかかるように配置されている。
電源電圧線１４ａと、駆動用ＩＣ７の出力端子（出力バ
ンプ）１２ｂとトランスファゲートトランジスタ８ａ、
８ｂ、８ｃとを接続する信号配線との間で、かつ第１の
ダイオード１６ａに逆バイアスがかかるように配置さ
れ、第２のダイオード１６ｂは、負電源電圧線１５ａ
と、駆動用ＩＣ７の出力端子（出力バンプ）１２ｂとト
ランスファゲートトランジスタ８ａ、８ｂ、８ｃとを接
続する信号配線との間で、かつ第２のダイオード１６ｂ
に逆バイアスがかかるように配置されている。
【００３８】なお、ＣＯＧ実装工程や薄膜トランジスタ
回路基板の製造工程においては、正電源電圧線１４ａ及
び負電源電圧線１５ａには電圧が印加されない。しか
し、薄膜トランジスタ回路基板の外部入力端子にプロー
ブを当てて検査する工程においては、正電源電圧線１４
ａには、駆動用ＩＣ７の出力端子（出力バンプ）１２ｂ
とトランスファゲートトランジスタ８ａ、８ｂ、８ｃと
を接続する信号配線に印加される電圧（通常、３〜５Ｖ
程度）よりも高い電圧が印加され、負電源電圧線１５ａ
には、駆動用ＩＣ７の出力端子（出力バンプ）１２ｂと
トランスファゲートトランジスタ８ａ、８ｂ、８ｃとを
接続する信号配線に印加される電圧よりも低い電圧が印
加されることになる。また、ＴＦＴダイオード１６は、
駆動用ＩＣ７の出力端子（出力バンプ）１２ｂごとに配
置するものである。
回路基板の製造工程においては、正電源電圧線１４ａ及
び負電源電圧線１５ａには電圧が印加されない。しか
し、薄膜トランジスタ回路基板の外部入力端子にプロー
ブを当てて検査する工程においては、正電源電圧線１４
ａには、駆動用ＩＣ７の出力端子（出力バンプ）１２ｂ
とトランスファゲートトランジスタ８ａ、８ｂ、８ｃと
を接続する信号配線に印加される電圧（通常、３〜５Ｖ
程度）よりも高い電圧が印加され、負電源電圧線１５ａ
には、駆動用ＩＣ７の出力端子（出力バンプ）１２ｂと
トランスファゲートトランジスタ８ａ、８ｂ、８ｃとを
接続する信号配線に印加される電圧よりも低い電圧が印
加されることになる。また、ＴＦＴダイオード１６は、
駆動用ＩＣ７の出力端子（出力バンプ）１２ｂごとに配
置するものである。
【００３９】次に、図２について説明する。図２は、図
１における静電気保護回路となるＴＦＴダイオード１６
の平面レイアウト図である。なお、図２においては、第
１のダイオードにＰＭＯＳトランジスタ、第２のダイオ
ードにＮＭＯＳトランジスタを用いた場合のレイアウト
図を示している。
１における静電気保護回路となるＴＦＴダイオード１６
の平面レイアウト図である。なお、図２においては、第
１のダイオードにＰＭＯＳトランジスタ、第２のダイオ
ードにＮＭＯＳトランジスタを用いた場合のレイアウト
図を示している。
【００４０】図２において、１８はガラス基板を示して
おり、例えば歪み点５９０℃のコーニング社製＃７０５
９ガラス基板（厚さ１．１ｍｍ）等で形成される。ガラ
ス基板１８の上には、ＳｉＯ2等からなる下地絶縁膜層
（図示せず）を介して、例えば膜厚５０ｎｍのポリシリ
コン薄膜からなる半導体層１９が所定の形状にパターニ
ングされる。かかるポリシリコン半導体層１９は、レー
ザ結晶化等により形成されるものである。
おり、例えば歪み点５９０℃のコーニング社製＃７０５
９ガラス基板（厚さ１．１ｍｍ）等で形成される。ガラ
ス基板１８の上には、ＳｉＯ2等からなる下地絶縁膜層
（図示せず）を介して、例えば膜厚５０ｎｍのポリシリ
コン薄膜からなる半導体層１９が所定の形状にパターニ
ングされる。かかるポリシリコン半導体層１９は、レー
ザ結晶化等により形成されるものである。
【００４１】また、ポリシリコン半導体層１９には、チ
ャネル領域１９ａを挟んでその両側にソース・ドレイン
領域１９ｂが形成されている。ポリシリコン半導体層１
９上には、例えば膜厚１００ｎｍのＳｉＯ2からなる絶
縁膜（ゲ−ト絶縁膜）（図示せず）を介して、例えば膜
厚３００ｎｍのＡｌからなるゲ−ト電極２０が所定の形
状にパタ−ニングされる。かかるゲ−ト電極２０上に
は、例えば膜厚４００ｎｍのＳｉＯ2からなる層間絶縁
膜（図示せず）が堆積され、ゲ−ト絶縁膜及び層間絶縁
膜には、コンタクトホ−ル２１がポリシリコン半導体層
１９のソ−ス・ドレイン領域１９ｂに達するように形成
されている。
ャネル領域１９ａを挟んでその両側にソース・ドレイン
領域１９ｂが形成されている。ポリシリコン半導体層１
９上には、例えば膜厚１００ｎｍのＳｉＯ2からなる絶
縁膜（ゲ−ト絶縁膜）（図示せず）を介して、例えば膜
厚３００ｎｍのＡｌからなるゲ−ト電極２０が所定の形
状にパタ−ニングされる。かかるゲ−ト電極２０上に
は、例えば膜厚４００ｎｍのＳｉＯ2からなる層間絶縁
膜（図示せず）が堆積され、ゲ−ト絶縁膜及び層間絶縁
膜には、コンタクトホ−ル２１がポリシリコン半導体層
１９のソ−ス・ドレイン領域１９ｂに達するように形成
されている。
【００４２】層間絶縁膜上には、例えば膜厚１００ｎｍ
のＴｉ及び７００ｎｍのＡｌからなるソース・ドレイン
電極２２が所定の形状にパタ−ニングされる。ソース・
ドレイン電極２２上には、ＳｉＮｘ等からなるパッシベ
イション保護膜や平坦化樹脂膜（図示せず）を介して、
ＩＴＯ電極２３が所定の形状にパターニングされ、駆動
用ＩＣ７の出力端子（出力バンプ）１２ｂ上は、ソース
・ドレイン電極２２とＩＴＯ電極２３の２層構造になっ
ている。
のＴｉ及び７００ｎｍのＡｌからなるソース・ドレイン
電極２２が所定の形状にパタ−ニングされる。ソース・
ドレイン電極２２上には、ＳｉＮｘ等からなるパッシベ
イション保護膜や平坦化樹脂膜（図示せず）を介して、
ＩＴＯ電極２３が所定の形状にパターニングされ、駆動
用ＩＣ７の出力端子（出力バンプ）１２ｂ上は、ソース
・ドレイン電極２２とＩＴＯ電極２３の２層構造になっ
ている。
【００４３】以上のような平面レイアウトで、２個の２
端子動作薄膜トランジスタで構成される第１のダイオー
ド１６ａ、第２のダイオード１６ｂからなるＴＦＴダイ
オード１６と、正電源電圧線１４ａ、負電源電圧線１５
ａが構成されている。
端子動作薄膜トランジスタで構成される第１のダイオー
ド１６ａ、第２のダイオード１６ｂからなるＴＦＴダイ
オード１６と、正電源電圧線１４ａ、負電源電圧線１５
ａが構成されている。
【００４４】以上のような構成にすることにより、駆動
用ＩＣ７の出力端子とマルチプレクサ回路９のトランス
ファゲートトランジスタ８ａ、８ｂ、８ｃとの間に静電
気保護回路となるＴＦＴダイオード１６を挿入したこと
によって、ＣＯＧ実装工程や薄膜トランジスタ回路基板
の製造工程中に、駆動用ＩＣ７の出力端子とトランスフ
ァゲートトランジスタ８ａ、８ｂ、８ｃとを接続する信
号配線上に侵入した静電気は、ＴＦＴダイオード１６を
通して正電源電圧線１４ａ、あるいは負電源電圧線１５
ａの方へ放電され、ここで吸収されることになる。
用ＩＣ７の出力端子とマルチプレクサ回路９のトランス
ファゲートトランジスタ８ａ、８ｂ、８ｃとの間に静電
気保護回路となるＴＦＴダイオード１６を挿入したこと
によって、ＣＯＧ実装工程や薄膜トランジスタ回路基板
の製造工程中に、駆動用ＩＣ７の出力端子とトランスフ
ァゲートトランジスタ８ａ、８ｂ、８ｃとを接続する信
号配線上に侵入した静電気は、ＴＦＴダイオード１６を
通して正電源電圧線１４ａ、あるいは負電源電圧線１５
ａの方へ放電され、ここで吸収されることになる。
【００４５】すなわち、正電源電圧線１４ａ及び負電源
電圧線１５ａは、表示領域の外周部を囲むように設けら
れた配線であることから、静電気が薄膜トランジスタ回
路基板上の配線に侵入した場合、当該配線に侵入した静
電気を分散又は吸収し、トランスファゲートトランジス
タ８ａ、８ｂ、８ｃのゲート／ドレイン間の電圧を緩和
することになるので、静電気による破壊等を防止するこ
とができるようになる。
電圧線１５ａは、表示領域の外周部を囲むように設けら
れた配線であることから、静電気が薄膜トランジスタ回
路基板上の配線に侵入した場合、当該配線に侵入した静
電気を分散又は吸収し、トランスファゲートトランジス
タ８ａ、８ｂ、８ｃのゲート／ドレイン間の電圧を緩和
することになるので、静電気による破壊等を防止するこ
とができるようになる。
【００４６】また、薄膜トランジスタ回路基板の外部入
力端子にプローブを当てて検査する工程においても、例
えば正電源電圧線１４ａに９Ｖ、負電源電圧線１５ａに
−６Ｖの電圧を印加しておけば、駆動用ＩＣ７の出力端
子とトランスファゲートトランジスタ８ａ、８ｂ、８ｃ
を接続する信号配線上に静電気が侵入しても、その電圧
レベルによって、正電源電圧線１４ａ側、あるいは負電
源電圧線１４ａ側へ、静電気が吸収されることになる。
力端子にプローブを当てて検査する工程においても、例
えば正電源電圧線１４ａに９Ｖ、負電源電圧線１５ａに
−６Ｖの電圧を印加しておけば、駆動用ＩＣ７の出力端
子とトランスファゲートトランジスタ８ａ、８ｂ、８ｃ
を接続する信号配線上に静電気が侵入しても、その電圧
レベルによって、正電源電圧線１４ａ側、あるいは負電
源電圧線１４ａ側へ、静電気が吸収されることになる。
【００４７】つまり、信号配線上に９Ｖより高い電圧が
印加された場合は、正電源電圧線１４ａ側のダイオード
（第１のダイオード１６ａ）が動作し、信号配線上に−
６Ｖより低い電圧が印加された場合は、負電源電圧線側
１５ａのダイオード（第２のダイオード１６ｂ）が動作
することで、静電気の流れの通路が形成されるものであ
る。
印加された場合は、正電源電圧線１４ａ側のダイオード
（第１のダイオード１６ａ）が動作し、信号配線上に−
６Ｖより低い電圧が印加された場合は、負電源電圧線側
１５ａのダイオード（第２のダイオード１６ｂ）が動作
することで、静電気の流れの通路が形成されるものであ
る。
【００４８】以上のように本実施の形態１によれば、発
生した静電気が拡散又は吸収されることから、トランス
ファゲートトランジスタのしきい値電圧の変動による表
示ムラ、あるいはトランスファゲートトランジスタ及び
データ線に接続されている画素トランジスタの破壊等を
未然に防止することができ、ＣＯＧ実装工程及び薄膜ト
ランジスタ回路基板の製造工程中の静電気に起因する素
子破壊が大幅に低減できることから、液晶表示装置の歩
留まり及び液晶表示素子の寿命信頼性を大幅に向上させ
ることが可能となる。
生した静電気が拡散又は吸収されることから、トランス
ファゲートトランジスタのしきい値電圧の変動による表
示ムラ、あるいはトランスファゲートトランジスタ及び
データ線に接続されている画素トランジスタの破壊等を
未然に防止することができ、ＣＯＧ実装工程及び薄膜ト
ランジスタ回路基板の製造工程中の静電気に起因する素
子破壊が大幅に低減できることから、液晶表示装置の歩
留まり及び液晶表示素子の寿命信頼性を大幅に向上させ
ることが可能となる。
【００４９】なお、本実施の形態１では、第１のダイオ
ード及び第２のダイオードとして、２個の２端子動作薄
膜トランジスタを直列に連結させているが、特に２個に
限定されるものではなく、所望の抵抗値を得ることがで
きるとともに、レイアウト的に制約がなければ、もっと
多く２端子動作薄膜トランジスタを直列に連結させても
良い。
ード及び第２のダイオードとして、２個の２端子動作薄
膜トランジスタを直列に連結させているが、特に２個に
限定されるものではなく、所望の抵抗値を得ることがで
きるとともに、レイアウト的に制約がなければ、もっと
多く２端子動作薄膜トランジスタを直列に連結させても
良い。
【００５０】また、第１のダイオード及び第２のダイオ
ードに、所望の抵抗値を有する抵抗を直列に接続して
も、同様の効果が期待できる。
ードに、所望の抵抗値を有する抵抗を直列に接続して
も、同様の効果が期待できる。
【００５１】さらに、ＴＦＴダイオードを構成する２端
子動作薄膜トランジスタは、ＮＭＯＳトランジスタでも
ＰＭＯＳトランジスタでも良く、またＮＭＯＳトランジ
スタとＰＭＯＳトランジスタが混在するものであっても
良い。一般には、ＰＭＯＳトランジスタの方が寿命信頼
性に優ることから、ＰＭＯＳトランジスタで構成すると
が、より望ましい。
子動作薄膜トランジスタは、ＮＭＯＳトランジスタでも
ＰＭＯＳトランジスタでも良く、またＮＭＯＳトランジ
スタとＰＭＯＳトランジスタが混在するものであっても
良い。一般には、ＰＭＯＳトランジスタの方が寿命信頼
性に優ることから、ＰＭＯＳトランジスタで構成すると
が、より望ましい。
【００５２】（実施の形態２）以下に、本発明の実施の
形態２にかかる液晶表示装置について説明する。まず、
図３は本発明の実施の形態２にかかる液晶表示装置にお
けるデータ線駆動回路の駆動用ＩＣの出力端子（出力バ
ンプ）からマルチプレクサ回路までの回路構成図であ
る。
形態２にかかる液晶表示装置について説明する。まず、
図３は本発明の実施の形態２にかかる液晶表示装置にお
けるデータ線駆動回路の駆動用ＩＣの出力端子（出力バ
ンプ）からマルチプレクサ回路までの回路構成図であ
る。
【００５３】図３において、７はデータ線駆動回路の一
部である駆動用ＩＣを、１２ａ及び１２ｂはそれぞれ駆
動用ＩＣ７の入力端子（入力バンプ）及び出力端子（出
力バンプ）を、１４ｂ及び１５ｂはそれぞれ駆動用ＩＣ
７内に設けられた正電源電圧線及び負電源電圧線を、９
は画素のスイッチング素子３へＲ、Ｇ、Ｂの映像信号を
選択的に供給するマルチプレクサ回路を、それぞれ示し
ており、駆動用ＩＣ７の出力端子（出力バンプ）１２ｂ
と出力回路２４（回路は一部のみ図示）とを接続する出
力配線上には、静電気保護回路となるＴＦＴダイオード
１６が配置されている。マルチプレクサ回路９の構成に
ついては、実施の形態１と同様であるので、説明は省略
する。
部である駆動用ＩＣを、１２ａ及び１２ｂはそれぞれ駆
動用ＩＣ７の入力端子（入力バンプ）及び出力端子（出
力バンプ）を、１４ｂ及び１５ｂはそれぞれ駆動用ＩＣ
７内に設けられた正電源電圧線及び負電源電圧線を、９
は画素のスイッチング素子３へＲ、Ｇ、Ｂの映像信号を
選択的に供給するマルチプレクサ回路を、それぞれ示し
ており、駆動用ＩＣ７の出力端子（出力バンプ）１２ｂ
と出力回路２４（回路は一部のみ図示）とを接続する出
力配線上には、静電気保護回路となるＴＦＴダイオード
１６が配置されている。マルチプレクサ回路９の構成に
ついては、実施の形態１と同様であるので、説明は省略
する。
【００５４】一方、ＴＦＴダイオード１６は、２個の２
端子動作薄膜トランジスタで構成される第３のダイオー
ド１６ｃ及び第４のダイオード１６ｄを同じ向きに配置
した構成となっている。
端子動作薄膜トランジスタで構成される第３のダイオー
ド１６ｃ及び第４のダイオード１６ｄを同じ向きに配置
した構成となっている。
【００５５】すなわち、第３のダイオード１６ｃは、正
電源電圧線１４ｂと、駆動用ＩＣ７の出力端子（出力バ
ンプ）１２ｂと出力回路２４とを接続する出力配線との
間で、かつ第３のダイオード１６ｃに逆バイアスがかか
るように配置され、第４のダイオード１６ｄは、負電源
電圧線１５ｂと、駆動用ＩＣ７の出力端子（出力バン
プ）１２ｂと出力回路２４とを接続する出力配線との間
で、かつ第４のダイオード１６ｄに逆バイアスがかかる
ように配置されている。
電源電圧線１４ｂと、駆動用ＩＣ７の出力端子（出力バ
ンプ）１２ｂと出力回路２４とを接続する出力配線との
間で、かつ第３のダイオード１６ｃに逆バイアスがかか
るように配置され、第４のダイオード１６ｄは、負電源
電圧線１５ｂと、駆動用ＩＣ７の出力端子（出力バン
プ）１２ｂと出力回路２４とを接続する出力配線との間
で、かつ第４のダイオード１６ｄに逆バイアスがかかる
ように配置されている。
【００５６】ＣＯＧ実装工程においては、正電源電圧線
１４ｂ及び負電源電圧線１５ｂに電圧が印加されること
はない。しかし、薄膜トランジスタ回路基板の外部入力
端子にプローブを当てて検査する工程においては、正電
源電圧線１４ｂには、駆動用ＩＣ７の出力端子（出力バ
ンプ）１２ｂと出力回路２４とを接続する出力配線に印
加される電圧（通常、３〜５Ｖ程度）よりも高い電圧が
印加され、負電源電圧線１５ｂには、駆動用ＩＣ７の出
力端子（出力バンプ）１２ｂと出力回路２４とを接続す
る出力配線に印加される電圧よりも低い電圧が印加され
る。また、ＴＦＴダイオード１６は、駆動用ＩＣ７の出
力端子（出力バンプ）１２ｂごとに配置されている。
１４ｂ及び負電源電圧線１５ｂに電圧が印加されること
はない。しかし、薄膜トランジスタ回路基板の外部入力
端子にプローブを当てて検査する工程においては、正電
源電圧線１４ｂには、駆動用ＩＣ７の出力端子（出力バ
ンプ）１２ｂと出力回路２４とを接続する出力配線に印
加される電圧（通常、３〜５Ｖ程度）よりも高い電圧が
印加され、負電源電圧線１５ｂには、駆動用ＩＣ７の出
力端子（出力バンプ）１２ｂと出力回路２４とを接続す
る出力配線に印加される電圧よりも低い電圧が印加され
る。また、ＴＦＴダイオード１６は、駆動用ＩＣ７の出
力端子（出力バンプ）１２ｂごとに配置されている。
【００５７】以上のような構成とすることによって、駆
動用ＩＣ７の出力端子（出力バンプ）と出力回路２４と
を接続する出力配線上に静電気保護回路となるＴＦＴダ
イオード１６を挿入したことにより、ＣＯＧ実装工程中
に、駆動用ＩＣ７の出力端子とトランスファゲートトラ
ンジスタ８ａ、８ｂ、８ｃとを接続する信号配線に侵入
した静電気は、ＴＦＴダイオード１６を通して正電源電
圧線１４ａ、あるいは負電源電圧線１５ａの方へ放電さ
れ、ここで吸収されることになる。
動用ＩＣ７の出力端子（出力バンプ）と出力回路２４と
を接続する出力配線上に静電気保護回路となるＴＦＴダ
イオード１６を挿入したことにより、ＣＯＧ実装工程中
に、駆動用ＩＣ７の出力端子とトランスファゲートトラ
ンジスタ８ａ、８ｂ、８ｃとを接続する信号配線に侵入
した静電気は、ＴＦＴダイオード１６を通して正電源電
圧線１４ａ、あるいは負電源電圧線１５ａの方へ放電さ
れ、ここで吸収されることになる。
【００５８】すなわち、静電気を分散又は吸収すること
で、トランスファゲートトランジスタ８ａ、８ｂ、８ｃ
のゲート／ドレイン間の電圧を緩和することができ、静
電気による破壊等を防止することができることになる。
で、トランスファゲートトランジスタ８ａ、８ｂ、８ｃ
のゲート／ドレイン間の電圧を緩和することができ、静
電気による破壊等を防止することができることになる。
【００５９】また、薄膜トランジスタ回路基板の外部入
力端子にプローブを当てて検査する工程においても、例
えば正電源電圧線１４ａに９Ｖ、負電源電圧線１５ａに
−６Ｖの電圧を印加しておけば、駆動用ＩＣ７の出力端
子とトランスファゲートトランジスタ８ａ、８ｂ、８ｃ
を接続する信号配線上に静電気が侵入しても、その電圧
レベルによって、正電源電圧線１４ａ側、あるいは負電
源電圧線１５ａ側へ静電気が吸収されることになる。
力端子にプローブを当てて検査する工程においても、例
えば正電源電圧線１４ａに９Ｖ、負電源電圧線１５ａに
−６Ｖの電圧を印加しておけば、駆動用ＩＣ７の出力端
子とトランスファゲートトランジスタ８ａ、８ｂ、８ｃ
を接続する信号配線上に静電気が侵入しても、その電圧
レベルによって、正電源電圧線１４ａ側、あるいは負電
源電圧線１５ａ側へ静電気が吸収されることになる。
【００６０】つまり、信号配線上に９Ｖより高い電圧が
印加された場合は、正電源電圧線１４ａ側のダイオード
（第３のダイオード１６ｃ）が動作し、信号配線上に−
６Ｖより低い電圧が印加された場合は、負電源電圧線１
５ａ側のダイオード（第４のダイオード１６ｄ）が動作
することで、静電気の流れの通路が形成されるものであ
る。
印加された場合は、正電源電圧線１４ａ側のダイオード
（第３のダイオード１６ｃ）が動作し、信号配線上に−
６Ｖより低い電圧が印加された場合は、負電源電圧線１
５ａ側のダイオード（第４のダイオード１６ｄ）が動作
することで、静電気の流れの通路が形成されるものであ
る。
【００６１】以上のように本実施の形態２によれば、発
生した静電気が拡散又は吸収されることから、トランス
ファゲートトランジスタのしきい値電圧の変動による表
示ムラ、あるいはトランスファゲートトランジスタ及び
データ線に接続されている画素トランジスタの破壊等を
未然に防止することができ、ＣＯＧ実装工程及び薄膜ト
ランジスタ回路基板の製造工程中の静電気に起因する素
子破壊が大幅に低減できることから、液晶表示装置の歩
留まり及び液晶表示素子の寿命信頼性を大幅に向上させ
ることが可能となる。
生した静電気が拡散又は吸収されることから、トランス
ファゲートトランジスタのしきい値電圧の変動による表
示ムラ、あるいはトランスファゲートトランジスタ及び
データ線に接続されている画素トランジスタの破壊等を
未然に防止することができ、ＣＯＧ実装工程及び薄膜ト
ランジスタ回路基板の製造工程中の静電気に起因する素
子破壊が大幅に低減できることから、液晶表示装置の歩
留まり及び液晶表示素子の寿命信頼性を大幅に向上させ
ることが可能となる。
【００６２】なお、本実施の形態２では、第３のダイオ
ード及び第４のダイオードとして、２個の２端子動作薄
膜トランジスタを直列に連結させているが、特に２個に
限定されるものではなく、所望の抵抗値を得ることがで
きるとともに、レイアウト的に制約がなければ、もっと
多く２端子動作薄膜トランジスタを直列に連結させても
良い。
ード及び第４のダイオードとして、２個の２端子動作薄
膜トランジスタを直列に連結させているが、特に２個に
限定されるものではなく、所望の抵抗値を得ることがで
きるとともに、レイアウト的に制約がなければ、もっと
多く２端子動作薄膜トランジスタを直列に連結させても
良い。
【００６３】また、第３のダイオード及び第４のダイオ
ードに、所望の抵抗値を有する抵抗を直列に接続して
も、同様の効果が期待できる。
ードに、所望の抵抗値を有する抵抗を直列に接続して
も、同様の効果が期待できる。
【００６４】さらに、ＴＦＴダイオードを構成する２端
子動作薄膜トランジスタは、実施の形態１と同様に、Ｎ
ＭＯＳトランジスタでもＰＭＯＳトランジスタでも良
く、またＮＭＯＳトランジスタとＰＭＯＳトランジスタ
が混在するものであっても良い。一般には、ＰＭＯＳト
ランジスタの方が寿命信頼性に優ることから、ＰＭＯＳ
トランジスタで構成するとが、より望ましい。
子動作薄膜トランジスタは、実施の形態１と同様に、Ｎ
ＭＯＳトランジスタでもＰＭＯＳトランジスタでも良
く、またＮＭＯＳトランジスタとＰＭＯＳトランジスタ
が混在するものであっても良い。一般には、ＰＭＯＳト
ランジスタの方が寿命信頼性に優ることから、ＰＭＯＳ
トランジスタで構成するとが、より望ましい。
【００６５】（実施の形態３）以下に、本発明の実施の
形態３にかかる液晶表示装置について説明する。まず、
図４は本発明の実施の形態３にかかる液晶表示装置にお
けるデータ線駆動回路の駆動用ＩＣの入力端子（入力バ
ンプ）からマルチプレクサ回路までの回路構成図であ
る。
形態３にかかる液晶表示装置について説明する。まず、
図４は本発明の実施の形態３にかかる液晶表示装置にお
けるデータ線駆動回路の駆動用ＩＣの入力端子（入力バ
ンプ）からマルチプレクサ回路までの回路構成図であ
る。
【００６６】図４において、７はデータ線駆動回路の一
部である駆動用ＩＣを、１２ａ及び１２ｂはそれぞれ駆
動用ＩＣ７の入力端子（入力バンプ）及び出力端子（出
力バンプ）を、１４ａ及び１５ａはそれぞれ表示領域の
外周部を囲むように設けられた正電源電圧線及び負電源
電圧線を、１４ｂ及び１５ｂはそれぞれ駆動用ＩＣ７内
に設けられた正電源電圧線及び負電源電圧線を、９は画
素のスイッチング素子３へＲ、Ｇ、Ｂの映像信号を選択
的に供給するマルチプレクサ回路を、２４は駆動用ＩＣ
７の中の出力回路を、それぞれ示しており、駆動用ＩＣ
７の出力端子（出力バンプ）１２ｂとマルチプレクサ回
路９とを接続する信号配線上及び駆動用ＩＣ７の出力端
子（出力バンプ）１２ｂと出力回路２４とを接続する出
力配線上には、それぞれ静電気保護回路となるＴＦＴダ
イオード１６が配置されている。マルチプレクサ回路９
の構成については、実施の形態１と同様であるので、説
明は省略する。
部である駆動用ＩＣを、１２ａ及び１２ｂはそれぞれ駆
動用ＩＣ７の入力端子（入力バンプ）及び出力端子（出
力バンプ）を、１４ａ及び１５ａはそれぞれ表示領域の
外周部を囲むように設けられた正電源電圧線及び負電源
電圧線を、１４ｂ及び１５ｂはそれぞれ駆動用ＩＣ７内
に設けられた正電源電圧線及び負電源電圧線を、９は画
素のスイッチング素子３へＲ、Ｇ、Ｂの映像信号を選択
的に供給するマルチプレクサ回路を、２４は駆動用ＩＣ
７の中の出力回路を、それぞれ示しており、駆動用ＩＣ
７の出力端子（出力バンプ）１２ｂとマルチプレクサ回
路９とを接続する信号配線上及び駆動用ＩＣ７の出力端
子（出力バンプ）１２ｂと出力回路２４とを接続する出
力配線上には、それぞれ静電気保護回路となるＴＦＴダ
イオード１６が配置されている。マルチプレクサ回路９
の構成については、実施の形態１と同様であるので、説
明は省略する。
【００６７】一方、ＴＦＴダイオード１６は、２個の２
端子動作薄膜トランジスタで構成される第１のダイオー
ド１６ａ及び第２のダイオード１６ｂと、第３のダイオ
ード１６ｃ及び第４のダイオード１６ｄを同じ向きに配
置した構成となっている。
端子動作薄膜トランジスタで構成される第１のダイオー
ド１６ａ及び第２のダイオード１６ｂと、第３のダイオ
ード１６ｃ及び第４のダイオード１６ｄを同じ向きに配
置した構成となっている。
【００６８】すなわち、第１のダイオード１６ａは、正
電源電圧線１４ａと、駆動用ＩＣ７の出力端子（出力バ
ンプ）１２ｂとトランスファゲートトランジスタ８ａ、
８ｂ、８ｃとを接続する信号配線との間で、かつ第１の
ダイオード１６ａに逆バイアスがかかるように配置さ
れ、第２のダイオード１６ｂは、負電源電圧線１５ａ
と、駆動用ＩＣ７の出力端子（出力バンプ）１２ｂとト
ランスファゲートトランジスタ８ａ、８ｂ、８ｃとを接
続する信号配線との間で、第２のダイオード１６ｂに逆
バイアスがかかるように配置されている。
電源電圧線１４ａと、駆動用ＩＣ７の出力端子（出力バ
ンプ）１２ｂとトランスファゲートトランジスタ８ａ、
８ｂ、８ｃとを接続する信号配線との間で、かつ第１の
ダイオード１６ａに逆バイアスがかかるように配置さ
れ、第２のダイオード１６ｂは、負電源電圧線１５ａ
と、駆動用ＩＣ７の出力端子（出力バンプ）１２ｂとト
ランスファゲートトランジスタ８ａ、８ｂ、８ｃとを接
続する信号配線との間で、第２のダイオード１６ｂに逆
バイアスがかかるように配置されている。
【００６９】また、第３のダイオード１６ｃは、正電源
電圧線１４ｂと、駆動用ＩＣ７の出力端子（出力バン
プ）１２ｂと出力回路２４とを接続する出力配線との間
で、第３のダイオード１６ｃに逆バイアスがかかるよう
に配置され、第４のダイオード１６ｄは、負電源電圧線
１５ｂと、駆動用ＩＣ７の出力端子（出力バンプ）１２
ｂと出力回路２４とを接続する出力配線との間で、第４
のダイオード１６ｄに逆バイアスがかかるように配置さ
れている。
電圧線１４ｂと、駆動用ＩＣ７の出力端子（出力バン
プ）１２ｂと出力回路２４とを接続する出力配線との間
で、第３のダイオード１６ｃに逆バイアスがかかるよう
に配置され、第４のダイオード１６ｄは、負電源電圧線
１５ｂと、駆動用ＩＣ７の出力端子（出力バンプ）１２
ｂと出力回路２４とを接続する出力配線との間で、第４
のダイオード１６ｄに逆バイアスがかかるように配置さ
れている。
【００７０】なお、ＣＯＧ実装工程や薄膜トランジスタ
回路基板の製造工程においては、正電源電圧線１４ａ、
１４ｂ及び負電源電圧線１５ａ、１５ｂには電圧が印加
されない。しかし、薄膜トランジスタ回路基板の外部入
力端子にプローブを当てて検査する工程においては、正
電源電圧線１４ａ、１４ｂには、駆動用ＩＣ７の出力端
子（出力バンプ）１２ｂとトランスファゲートトランジ
スタ８ａ、８ｂ、８ｃ（または出力回路２４）とを接続
する信号配線に印加される電圧（通常、３〜５Ｖ程度）
よりも高い電圧が印加され、負電源電圧線１５ａ、１５
ｂには、駆動用ＩＣ７の出力端子（出力バンプ）１２ｂ
とトランスファゲートトランジスタ８ａ、８ｂ、８ｃ
（または出力回路２４）とを接続する信号配線に印加さ
れる電圧よりも低い電圧が印加される。
回路基板の製造工程においては、正電源電圧線１４ａ、
１４ｂ及び負電源電圧線１５ａ、１５ｂには電圧が印加
されない。しかし、薄膜トランジスタ回路基板の外部入
力端子にプローブを当てて検査する工程においては、正
電源電圧線１４ａ、１４ｂには、駆動用ＩＣ７の出力端
子（出力バンプ）１２ｂとトランスファゲートトランジ
スタ８ａ、８ｂ、８ｃ（または出力回路２４）とを接続
する信号配線に印加される電圧（通常、３〜５Ｖ程度）
よりも高い電圧が印加され、負電源電圧線１５ａ、１５
ｂには、駆動用ＩＣ７の出力端子（出力バンプ）１２ｂ
とトランスファゲートトランジスタ８ａ、８ｂ、８ｃ
（または出力回路２４）とを接続する信号配線に印加さ
れる電圧よりも低い電圧が印加される。
【００７１】また、ＴＦＴダイオード１６は、駆動用Ｉ
Ｃ７の出力端子（出力バンプ）１２ｂごとに配置されて
いる。
Ｃ７の出力端子（出力バンプ）１２ｂごとに配置されて
いる。
【００７２】以上のような構成とすることによって、駆
動用ＩＣ７の出力端子（出力バンプ）と出力回路２４と
を接続する出力配線上に静電気保護回路となるＴＦＴダ
イオード１６を挿入したことにより、ＣＯＧ実装工程中
に、駆動用ＩＣ７の出力端子とトランスファゲートトラ
ンジスタ８ａ、８ｂ、８ｃとを接続する信号配線に侵入
した静電気は、ＴＦＴダイオード１６を通して正電源電
圧線１４ａ、１４ｂあるいは負電源電圧線１５ａ、１５
ｂの方へ放電され、ここで吸収されることになる。
動用ＩＣ７の出力端子（出力バンプ）と出力回路２４と
を接続する出力配線上に静電気保護回路となるＴＦＴダ
イオード１６を挿入したことにより、ＣＯＧ実装工程中
に、駆動用ＩＣ７の出力端子とトランスファゲートトラ
ンジスタ８ａ、８ｂ、８ｃとを接続する信号配線に侵入
した静電気は、ＴＦＴダイオード１６を通して正電源電
圧線１４ａ、１４ｂあるいは負電源電圧線１５ａ、１５
ｂの方へ放電され、ここで吸収されることになる。
【００７３】すなわち、静電気を分散又は吸収すること
で、トランスファゲートトランジスタ８ａ、８ｂ、８ｃ
のゲート／ドレイン間の電圧を緩和することができ、静
電気による破壊等を防止することができることになる。
で、トランスファゲートトランジスタ８ａ、８ｂ、８ｃ
のゲート／ドレイン間の電圧を緩和することができ、静
電気による破壊等を防止することができることになる。
【００７４】また、薄膜トランジスタ回路基板の外部入
力端子にプローブを当てて検査する工程においても、例
えば正電源電圧線１４ａ、１４ｂに９Ｖ、負電源電圧線
１５ａ、１５ｂに−６Ｖの電圧を印加しておけば、駆動
用ＩＣ７の出力端子とトランスファゲートトランジスタ
８ａ、８ｂ、８ｃを接続する信号配線上に静電気が侵入
しても、その電圧レベルによって、正電源電圧線１４
ａ、１４ｂ側、あるいは負電源電圧線１５ａ、１５ｂ側
へ静電気が吸収されることになる。
力端子にプローブを当てて検査する工程においても、例
えば正電源電圧線１４ａ、１４ｂに９Ｖ、負電源電圧線
１５ａ、１５ｂに−６Ｖの電圧を印加しておけば、駆動
用ＩＣ７の出力端子とトランスファゲートトランジスタ
８ａ、８ｂ、８ｃを接続する信号配線上に静電気が侵入
しても、その電圧レベルによって、正電源電圧線１４
ａ、１４ｂ側、あるいは負電源電圧線１５ａ、１５ｂ側
へ静電気が吸収されることになる。
【００７５】つまり、信号配線上に９Ｖより高い電圧が
印加された場合は、正電源電圧線１４ａ、１４ｂ側のダ
イオード（第１のダイオード１６ａ又は第３のダイオー
ド１６ｃ）が動作し、信号配線上に−６Ｖより低い電圧
が印加された場合は、負電源電圧線１５ａ、１５ｂ側の
ダイオード（第２のダイオード１６ｂ又は第４のダイオ
ード１６ｄ）が動作することで、静電気の流れの通路が
形成されるものである。
印加された場合は、正電源電圧線１４ａ、１４ｂ側のダ
イオード（第１のダイオード１６ａ又は第３のダイオー
ド１６ｃ）が動作し、信号配線上に−６Ｖより低い電圧
が印加された場合は、負電源電圧線１５ａ、１５ｂ側の
ダイオード（第２のダイオード１６ｂ又は第４のダイオ
ード１６ｄ）が動作することで、静電気の流れの通路が
形成されるものである。
【００７６】以上のように本実施の形態３によれば、発
生した静電気が拡散又は吸収されることから、トランス
ファゲートトランジスタのしきい値電圧の変動による表
示ムラ、あるいはトランスファゲートトランジスタ及び
データ線に接続されている画素トランジスタの破壊等を
未然に防止することができ、ＣＯＧ実装工程及び薄膜ト
ランジスタ回路基板の製造工程中の静電気に起因する素
子破壊が大幅に低減できることから、液晶表示装置の歩
留まり及び液晶表示素子の寿命信頼性を大幅に向上させ
ることが可能となる。
生した静電気が拡散又は吸収されることから、トランス
ファゲートトランジスタのしきい値電圧の変動による表
示ムラ、あるいはトランスファゲートトランジスタ及び
データ線に接続されている画素トランジスタの破壊等を
未然に防止することができ、ＣＯＧ実装工程及び薄膜ト
ランジスタ回路基板の製造工程中の静電気に起因する素
子破壊が大幅に低減できることから、液晶表示装置の歩
留まり及び液晶表示素子の寿命信頼性を大幅に向上させ
ることが可能となる。
【００７７】なお、本実施の形態３では、第１から第４
のダイオードとして、２個の２端子動作薄膜トランジス
タを直列に連結させているが、特に２個に限定されるも
のではなく、所望の抵抗値を得ることができるととも
に、レイアウト的に制約がなければ、もっと多く２端子
動作薄膜トランジスタを直列に連結させても良い。
のダイオードとして、２個の２端子動作薄膜トランジス
タを直列に連結させているが、特に２個に限定されるも
のではなく、所望の抵抗値を得ることができるととも
に、レイアウト的に制約がなければ、もっと多く２端子
動作薄膜トランジスタを直列に連結させても良い。
【００７８】また、第１から第４のダイオードに、所望
の抵抗値を有する抵抗を直列に接続しても、同様の効果
が期待できる。
の抵抗値を有する抵抗を直列に接続しても、同様の効果
が期待できる。
【００７９】さらに、ＴＦＴダイオードを構成する２端
子動作薄膜トランジスタは、実施の形態１と同様に、Ｎ
ＭＯＳトランジスタでもＰＭＯＳトランジスタでも良
く、またＮＭＯＳトランジスタとＰＭＯＳトランジスタ
が混在するものであっても良い。一般には、ＰＭＯＳト
ランジスタの方が寿命信頼性に優ることから、ＰＭＯＳ
トランジスタで構成することが、より望ましい。
子動作薄膜トランジスタは、実施の形態１と同様に、Ｎ
ＭＯＳトランジスタでもＰＭＯＳトランジスタでも良
く、またＮＭＯＳトランジスタとＰＭＯＳトランジスタ
が混在するものであっても良い。一般には、ＰＭＯＳト
ランジスタの方が寿命信頼性に優ることから、ＰＭＯＳ
トランジスタで構成することが、より望ましい。
【００８０】
【発明の効果】以上のように本発明にかかる液晶表示装
置によれば、駆動用ＩＣの出力端子とマルチプレクサ回
路の間や駆動用ＩＣの出力回路内にＴＦＴダイオードか
らなる静電気保護回路を挿入したことにより、発生した
静電気が拡散又は吸収されることから、トランスファゲ
ートトランジスタのしきい値電圧の変動による表示ム
ラ、あるいはトランスファゲートトランジスタ及びデー
タ線に接続されている画素トランジスタの破壊等を未然
に防止することができ、ＣＯＧ実装工程及び薄膜トラン
ジスタ回路基板の製造工程中の静電気に起因する素子破
壊が大幅に低減できることから、液晶表示装置の歩留ま
り及び液晶表示素子の寿命信頼性を大幅に向上させるこ
とが可能となる。
置によれば、駆動用ＩＣの出力端子とマルチプレクサ回
路の間や駆動用ＩＣの出力回路内にＴＦＴダイオードか
らなる静電気保護回路を挿入したことにより、発生した
静電気が拡散又は吸収されることから、トランスファゲ
ートトランジスタのしきい値電圧の変動による表示ム
ラ、あるいはトランスファゲートトランジスタ及びデー
タ線に接続されている画素トランジスタの破壊等を未然
に防止することができ、ＣＯＧ実装工程及び薄膜トラン
ジスタ回路基板の製造工程中の静電気に起因する素子破
壊が大幅に低減できることから、液晶表示装置の歩留ま
り及び液晶表示素子の寿命信頼性を大幅に向上させるこ
とが可能となる。
【図１】 本発明の実施の形態１にかかる液晶表示装置
におけるデータ線駆動回路の駆動用ＩＣの出力端子（出
力バンプ）からマルチプレクサ回路までの回路構成図
におけるデータ線駆動回路の駆動用ＩＣの出力端子（出
力バンプ）からマルチプレクサ回路までの回路構成図
【図２】 本発明の実施の形態１にかかる液晶表示装置
におけるＴＦＴダイオードの平面レイアウト図
におけるＴＦＴダイオードの平面レイアウト図
【図３】 本発明の実施の形態２にかかる液晶表示装置
におけるデータ線駆動回路の駆動用ＩＣの入力端子（入
力バンプ）からマルチプレクサ回路までの回路構成図
におけるデータ線駆動回路の駆動用ＩＣの入力端子（入
力バンプ）からマルチプレクサ回路までの回路構成図
【図４】 本発明の実施の形態３にかかる液晶表示装置
におけるデータ線駆動回路の駆動用ＩＣの入力端子（入
力バンプ）からマルチプレクサ回路までの回路構成図
におけるデータ線駆動回路の駆動用ＩＣの入力端子（入
力バンプ）からマルチプレクサ回路までの回路構成図
【図５】 周辺駆動回路を内蔵した液晶表示装置用の薄
膜トランジスタ回路基板の一例を示す構成図
膜トランジスタ回路基板の一例を示す構成図
【図６】 従来のデータ線駆動回路を示す回路構成図
３ 画素トランジスタ
５ ゲート線駆動回路
６ データ線駆動回路
７ 駆動用ＩＣ
８ａ、８ｂ、８ｃ トランスファゲートトランジスタ
９ マルチプレクサ回路
１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ 映
像信号線 １４ａ 正電源電圧線（回路基板上） １４ｂ 正電源電圧線（駆動用ＩＣ内） １５ａ 負電源電圧線（回路基板上） １５ｂ 負電源電圧線（駆動用ＩＣ内） １６ ＴＦＴダイオード １６ａ 第１のダイオード １６ｂ 第２のダイオード １６ｃ 第３のダイオード １６ｄ 第４のダイオード ２４ 出力回路
像信号線 １４ａ 正電源電圧線（回路基板上） １４ｂ 正電源電圧線（駆動用ＩＣ内） １５ａ 負電源電圧線（回路基板上） １５ｂ 負電源電圧線（駆動用ＩＣ内） １６ ＴＦＴダイオード １６ａ 第１のダイオード １６ｂ 第２のダイオード １６ｃ 第３のダイオード １６ｄ 第４のダイオード ２４ 出力回路
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６２１ Ｇ０９Ｇ 3/20 ６２１Ｍ
６８０ ６８０Ｇ
3/36 3/36
(72)発明者 富谷 央
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 2H092 JA24 JB22 JB31 JB46 JB77
JB79 KA04 NA14 NA29
5C006 AA01 AA22 BB16 BC03 BC11
BC20 BC22 BC23 BF36 FA31
FA33
5C080 AA10 BB05 DD12 DD18 DD19
DD29 FF11 JJ02
5C094 AA37 AA42 BA03 BA04 BA43
CA19 DA09 DB01 DB02 DB04
EA04 EA07
5G435 AA14 AA17 BB12 EE33 EE37
EE41 GG21
Claims (21)
- 【請求項１】 絶縁性基板上にマトリックス状に配置さ
れた薄膜トランジスタで構成されるスイッチング素子
と、表示領域の外側に設けられた第１の電源線及び第２
の電源線とを有し、駆動回路の一部は前記スイッチング
素子と一体形成するとともに、残りの一部は駆動用ＩＣ
をＣＯＧ（Chip On Glass）方式で実装することで駆動
する液晶表示装置であって、 前記駆動用ＩＣの出力端子と前記スイッチング素子と一
体形成した駆動回路とを接続する信号配線上には、第１
のダイオード及び第２のダイオードが接続されており、 前記第１のダイオードが、前記第１の電源線と前記信号
配線との間に配置されるとともに、前記第１のダイオー
ドに逆バイアスがかかるように連結されており、 前記第２のダイオードが、前記第２の電源線と前記信号
配線との間に配置されるとともに、前記第２のダイオー
ドに逆バイアスがかかるように連結されていることを特
徴とする液晶表示装置。 - 【請求項２】 絶縁性基板上にマトリックス状に配置さ
れた薄膜トランジスタで構成されるスイッチング素子を
有し、駆動回路の一部は前記スイッチング素子と一体形
成するとともに、残りの一部は駆動用ＩＣをＣＯＧ方式
で実装することで駆動し、前記駆動用ＩＣの中に第３の
電源線及び第４の電源線を有する液晶表示装置であっ
て、 前記駆動用ＩＣの出力端子と前記駆動用ＩＣの中の出力
回路とを接続する信号配線上には、第３のダイオード及
び第４のダイオードが接続されており、 前記第３のダイオードが、前記第３の電源線と前記信号
配線との間に配置されるとともに、前記第３のダイオー
ドに逆バイアスがかかるように連結されており、 前記第４のダイオードが、前記第４の電源線と前記信号
配線との間に配置されるとともに、前記第４のダイオー
ドに逆バイアスがかかるように連結されていることを特
徴とする液晶表示装置。 - 【請求項３】 絶縁性基板上にマトリックス状に配置さ
れた薄膜トランジスタで構成されるスイッチング素子を
有し、駆動回路の一部は前記スイッチング素子と一体形
成するとともに、残りの一部は駆動用ＩＣをＣＯＧ方式
で実装することで駆動し、表示領域の外側には第１の電
源線及び第２の電源線を有し、前記駆動用ＩＣの中には
第３の電源線及び第４の電源線を有する液晶表示装置で
あって、 前記駆動用ＩＣの出力端子と前記スイッチング素子と一
体形成した駆動回路とを接続する信号配線上には、第１
のダイオード及び第２のダイオードが接続され、 前記駆動用ＩＣの出力端子と前記駆動用ＩＣの出力回路
とを接続する出力配線上には、第３のダイオード及び第
４のダイオードが接続されており、 前記第１のダイオードが、前記第１の電源線と前記信号
配線との間に配置されるとともに、前記第１のダイオー
ドに逆バイアスがかかるように連結されており、 前記第２のダイオードが、前記第２の電源線と前記信号
配線との間に配置されるとともに、前記第２のダイオー
ドに逆バイアスがかかるように連結されており、 前記第３のダイオードが、前記第３の電源線と前記信号
配線との間に配置されるとともに、前記第３のダイオー
ドに逆バイアスがかかるように連結されており、 前記第４のダイオードが、前記第４の電源線と前記信号
配線との間に配置されるとともに、前記第４のダイオー
ドに逆バイアスがかかるように連結されていることを特
徴とする液晶表示装置。 - 【請求項４】 前記第１のダイオード及び前記第２のダ
イオードには、それぞれ２つ以上のダイオードが直列に
連結されている請求項１記載の液晶表示装置。 - 【請求項５】 前記第３のダイオード及び前記第４のダ
イオードには、それぞれ２つ以上のダイオードが直列に
連結されている請求項２記載の液晶表示装置。 - 【請求項６】 前記第１のダイオード、前記第２のダイ
オード、前記第３のダイオード及び前記第４のダイオー
ドには、それぞれ２つ以上のダイオードが直列に連結さ
れている請求項３記載の液晶表示装置。 - 【請求項７】 前記第１のダイオード及び前記第２のダ
イオードは、それぞれＰＭＯＳトランジスタで構成され
ている請求項１又は４記載の液晶表示装置。 - 【請求項８】 前記第３のダイオード及び前記第４のダ
イオードは、それぞれＰＭＯＳトランジスタで構成され
ている請求項２又は５記載の液晶表示装置。 - 【請求項９】 前記第１のダイオード、前記第２のダイ
オード、前記第３のダイオード及び前記第４のダイオー
ドは、それぞれＰＭＯＳトランジスタで構成されている
請求項３又は６記載の液晶表示装置。 - 【請求項１０】 前記第１のダイオード及び前記第２の
ダイオードは、それぞれ駆動用ＩＣの出力端子ごとに形
成されている請求項１、４、７のいずれか一項に記載の
液晶表示装置。 - 【請求項１１】 前記第３のダイオード及び前記第４の
ダイオードは、それぞれ駆動用ＩＣの出力端子ごとに形
成されている請求項２、５、８のいずれか一項に記載の
液晶表示装置。 - 【請求項１２】 前記第１のダイオード、前記第２のダ
イオード、前記第３のダイオード、前記第４のダイオー
ドは、それぞれ駆動用ＩＣの出力端子ごとに形成されて
いる請求項３、６、９のいずれか一項に記載の液晶表示
装置。 - 【請求項１３】 前記第１のダイオード及び前記第２の
ダイオードには、抵抗が直列に付加されている請求項
１、４、７、１０のいずれか一項に記載の液晶表示装
置。 - 【請求項１４】 前記第３のダイオード及び前記第４の
ダイオードには、抵抗が直列に付加されている請求項
２、５、８、１１のいずれか一項に記載の液晶表示装
置。 - 【請求項１５】 前記第１のダイオード、前記第２のダ
イオード、前記第３のダイオード及び前記第４のダイオ
ードには、抵抗が直列に付加されている請求項３、６、
９、１２のいずれか一項に記載の液晶表示装置。 - 【請求項１６】 前記第１の電源線は、信号配線及び出
力配線に印加される信号電位よりも高い電位の信号が入
力される電源線であり、前記第２の電源線は、信号配線
及び出力配線に印加される信号電位よりも低い電位の信
号が入力される電源線である請求項１、４、７、１１、
１４のいずれか一項に記載の液晶表示装置。 - 【請求項１７】 前記第３の電源線は、信号配線及び出
力配線に印加される信号電位よりも高い電位の信号が入
力される電源線であり、前記第４の電源線は、信号配線
及び出力配線に印加される信号電位よりも低い電位の信
号が入力される電源線である請求項２、５、８、１１、
１４のいずれか一項に記載の液晶表示装置。 - 【請求項１８】 前記第１の電源線及び前記第３の電源
線は、信号配線及び出力配線に印加される信号電位より
も高い電位の信号が入力される電源線であり、前記第２
の電源線及び前記第４の電源線は、信号配線及び出力配
線に印加される信号電位よりも低い電位の信号が入力さ
れる電源線である請求項３、６、９、１２、１５のいず
れか一項に記載の液晶表示装置。 - 【請求項１９】 前記薄膜トランジスタがポリシリコン
薄膜トランジスタである請求項１から１８のいずれか一
項に記載の液晶表示装置。 - 【請求項２０】 前記駆動回路がデータ線駆動回路であ
る請求項１から１９のいずれか一項に記載の液晶表示装
置。 - 【請求項２１】 前記スイッチング素子と一体形成する
回路が、前記スイッチング素子へＲ、Ｇ、Ｂの映像信号
を選択的に供給するスイッチ部からなるマルチプレクサ
回路である請求項１から２０のいずれか一項に記載の液
晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001278764A JP2003084304A (ja) | 2001-09-13 | 2001-09-13 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001278764A JP2003084304A (ja) | 2001-09-13 | 2001-09-13 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003084304A true JP2003084304A (ja) | 2003-03-19 |
Family
ID=19103079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001278764A Pending JP2003084304A (ja) | 2001-09-13 | 2001-09-13 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003084304A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006215562A (ja) * | 2005-02-02 | 2006-08-17 | Samsung Electronics Co Ltd | 液晶表示装置の駆動装置及びこれを備えた液晶表示装置 |
| JP2007065157A (ja) * | 2005-08-30 | 2007-03-15 | Seiko Epson Corp | 電気光学装置、及びこれを備えた電子機器 |
| CN100428006C (zh) * | 2005-04-27 | 2008-10-22 | Nec液晶技术株式会社 | 液晶显示器 |
| JP2015203870A (ja) * | 2014-04-10 | 2015-11-16 | 群創光電股▲ふん▼有限公司 | ディスプレイパネル |
| CN107275274A (zh) * | 2017-07-27 | 2017-10-20 | 重庆平伟实业股份有限公司 | 二极管自动送料机构 |
| CN114333682A (zh) * | 2018-09-27 | 2022-04-12 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
-
2001
- 2001-09-13 JP JP2001278764A patent/JP2003084304A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006215562A (ja) * | 2005-02-02 | 2006-08-17 | Samsung Electronics Co Ltd | 液晶表示装置の駆動装置及びこれを備えた液晶表示装置 |
| CN100428006C (zh) * | 2005-04-27 | 2008-10-22 | Nec液晶技术株式会社 | 液晶显示器 |
| JP2007065157A (ja) * | 2005-08-30 | 2007-03-15 | Seiko Epson Corp | 電気光学装置、及びこれを備えた電子機器 |
| JP2015203870A (ja) * | 2014-04-10 | 2015-11-16 | 群創光電股▲ふん▼有限公司 | ディスプレイパネル |
| CN108182904A (zh) * | 2014-04-10 | 2018-06-19 | 群创光电股份有限公司 | 显示面板 |
| JP2020030422A (ja) * | 2014-04-10 | 2020-02-27 | 群創光電股▲ふん▼有限公司 | ディスプレイパネル |
| CN107275274A (zh) * | 2017-07-27 | 2017-10-20 | 重庆平伟实业股份有限公司 | 二极管自动送料机构 |
| CN114333682A (zh) * | 2018-09-27 | 2022-04-12 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN114333681A (zh) * | 2018-09-27 | 2022-04-12 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN114333681B (zh) * | 2018-09-27 | 2023-08-18 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN114333682B (zh) * | 2018-09-27 | 2023-08-18 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5606340A (en) | Thin film transistor protection circuit | |
| US5946057A (en) | Liquid crystal display having electrostatic discharge damage prevention | |
| US20020197776A1 (en) | Thin-film transistor, liquid-crystal display device, and method of producing the same | |
| US20070171115A1 (en) | Gate driver, and thin film transistor substrate and liquid crystal display having the same | |
| US6847083B2 (en) | Semiconductor device, electro-optic device, and electronic instrument | |
| TW200807119A (en) | Display device with static electricity protecting circuit | |
| JP2004341550A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| JP2001051303A (ja) | 液晶表示装置及びその製造方法 | |
| KR960011495A (ko) | 박막 트랜지스터형 액정표시장치 및 그 제조방법 | |
| JPH08146460A (ja) | 半導体装置 | |
| US20070146564A1 (en) | ESD protection circuit and driving circuit for LCD | |
| US6838700B2 (en) | Active matrix substrate | |
| US6583845B1 (en) | Liquid crystal display device and method of fabricating the same | |
| JP2000147556A (ja) | 液晶表示装置及び液晶表示装置の基板製造方法 | |
| JP2004069993A (ja) | 半導体装置 | |
| JP2003149668A (ja) | 画像表示用信号駆動装置 | |
| JP2003084304A (ja) | 液晶表示装置 | |
| KR100336896B1 (ko) | 액정표시소자 | |
| JP3459560B2 (ja) | 半導体装置及び表示装置 | |
| JP2579427B2 (ja) | 表示装置及び表示装置の駆動方法 | |
| JP3251401B2 (ja) | 半導体装置 | |
| JP4492066B2 (ja) | 電気光学装置およびそれを用いた電子機器 | |
| KR20220092098A (ko) | 표시장치 | |
| US5883415A (en) | CMOS semiconductor device with improved layout of transistors near LCD drive terminals | |
| JP2003149669A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |