JP2015203870A - ディスプレイパネル - Google Patents

ディスプレイパネル Download PDF

Info

Publication number
JP2015203870A
JP2015203870A JP2015045554A JP2015045554A JP2015203870A JP 2015203870 A JP2015203870 A JP 2015203870A JP 2015045554 A JP2015045554 A JP 2015045554A JP 2015045554 A JP2015045554 A JP 2015045554A JP 2015203870 A JP2015203870 A JP 2015203870A
Authority
JP
Japan
Prior art keywords
display panel
axis
unit
area
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015045554A
Other languages
English (en)
Inventor
ヨハン へクストラ ゲーベン
Johan Hekstra Gerben
ヨハン へクストラ ゲーベン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Publication of JP2015203870A publication Critical patent/JP2015203870A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Abstract

【課題】外形が弧、多角形又は略円形の形状である自由形状として様々な用途で設計することができるディスプレイパネルを提供する。【解決手段】ディスプレイパネル１００は、アクティブエリアＡＡ１と、アクティブエリアＡＡ１を取り囲む境界エリアＢＡ１とを備える。ディスプレイパネル１００は、複数のピクセルＰ１と、複数のマルチプレクサー部と、ゲートドライバー部と、ソースルーティング部とを備える。ピクセルＰ１はアクティブエリアＡＡ１に位置する。マルチプレクサー部、ゲートドライバー部、およびソースルーティング部は境界エリアＢＡ１に位置する。境界エリアＢＡ１の一部において、マルチプレクサー部の少なくとも一部と、ゲートドライバー部の少なくとも一部と、ソースルーティング部の少なくとも一部とが位置し、境界エリアＢＡ１の内端から境界エリアＢＡ１の外端まで連続して配列される。【選択図】図１Ａ

Description

本開示は、包括的にはパネルに関し、より詳細にはディスプレイパネルに関する。
ディスプレイ技術の大幅な進歩に伴い、ディスプレイパネルは様々なデバイスに統合されている。例えば、ディスプレイパネルは、スマートフォン、タブレットコンピューター又はＴＶに統合することができる。
特許文献１に記載されているディスプレイパネル等の従来のディスプレイパネルでは、アクティブエリアの外形は長方形である。このディスプレイパネルの用途は、長方形形状のアクティブエリアに起因して制限される。
米国特許第８７９１９０９号
本開示はディスプレイパネルを対象とする。幾つかの回路が境界エリアの同じ領域内に配置され、それによって、ディスプレイパネルのアクティブエリアを、その外形が弧、多角形又は略円形の形状である自由形状として様々な用途で設計することができる。略円形の形状は、４つの端点（extremes）を有し、２つの隣接する端点をつなぐ各連結線は、単調増加又は単調減少する。
１つの実施形態によれば、ディスプレイパネルが提供される。このディスプレイパネルは、アクティブエリアと、このアクティブエリアを取り囲む境界エリアとを備える。このディスプレイパネルは、複数のピクセルと、複数のマルチプレクサー（ＭＵＸ）部と、ゲートドライバー部と、ソースルーティング部とを備える。ピクセルはアクティブエリアに位置する。マルチプレクサー部は境界エリアに位置する。ゲートドライバー部は境界エリアに位置する。ソースルーティング部は境界エリアに位置する。境界エリアの一部において、マルチプレクサー部の少なくとも一部と、ゲートドライバー部の少なくとも一部と、ソースルーティング部の少なくとも一部とが位置し、境界エリアの内端から境界エリアの外端まで連続して配列される。
別の実施形態によれば、ディスプレイパネルが提供される。このディスプレイパネルは、アクティブエリアと、このアクティブエリアを取り囲む境界エリアとを備える。このディスプレイパネルは、複数のピクセルと、静電気放電（ＥＳＤ）保護部と、ゲートドライバー部と、ソースルーティング部とを備える。ピクセルはアクティブエリアに位置する。静電気放電保護部は境界エリアに位置する。ゲートドライバー部は境界エリアに位置する。ソースルーティング部は境界エリアに位置する。境界エリアの一部において、静電気放電保護部の少なくとも一部（正：part）と、ゲートドライバー部の少なくとも一部と、ソースルーティング部の少なくとも一部とが位置し、境界エリアの内端から該境界エリアの外端まで連続して配列される。
代替的な実施形態によれば、ディスプレイパネルが提供される。このディスプレイパネルは、アクティブエリアと、このアクティブエリアを取り囲む境界エリアとを備える。このディスプレイパネルは、複数のピクセルと、ゲートドライバー部と、ソースルーティング部とを備える。ピクセルはアクティブエリアに位置する。ゲートドライバー部は境界エリアに位置する。ソースルーティング部は境界エリアに位置する。ソースルーティング部に接続された複数の線がゲートトライバー部の少なくとも一部を通り抜ける。
本発明の一実施形態によるディスプレイパネルを示す図である。 図１Ａの断面線Ｂ−Ｂ’に沿ったディスプレイパネルの断面図である。 ディスプレイパネルの回路レイアウトである。 一実施形態による図２の領域の拡大図である。 別の実施形態による図２の領域の拡大図である。 ２つの層に積重された２つの配線を示す図である。 別の実施形態によるディスプレイパネルを示す図である。 別の実施形態によるディスプレイパネルを示す図である。 別の実施形態によるディスプレイパネルを示す図である。 別の実施形態によるディスプレイパネルを示す図である。 別の実施形態によるディスプレイパネルを示す図である。 別の実施形態によるディスプレイパネルを示す図である。 別の実施形態によるディスプレイパネルを示す図である。
以下の詳細な説明において、説明の目的で、開示される実施形態の完全な理解を提供するために多数の具体的な詳細が示される。しかしながら、これらの具体的な詳細なしで１つ又は複数の実施形態を実施することができることが明らかであろう。他の例において、よく知られた構造及びデバイスは、図面を簡略化するために概略的に示される。
図１Ａ及び図１Ｂを参照されたい。図１Ａは、本発明の一実施形態によるディスプレイパネル１００を示しており、図１Ｂは図１Ａの断面線Ｂ’−Ｂ’に沿ったディスプレイパネル１００の断面図を示している。ディスプレイパネル１００は、第１の基板１１０及び第２の基板１２０を備える。第１の基板１１０はカラーフィルター（ＣＦ）基板とすることができ、第２の基板１２０は薄膜トランジスタ（ＴＦＴ）アレイ基板とすることができる。第２の基板１２０は、駆動チップＩＣ１を配置するために第１の基板１１０よりも大きい。
ディスプレイパネル１００は、アクティブエリアＡＡ１及び境界エリアＢＡ１を有する。アクティブエリアＡＡ１は画像を表示するために用いられ、境界エリアＢＡ１は回路を配置するために用いられる。境界エリアＢＡ１はアクティブエリアＡＡ１を取り囲む。本実施形態において、アクティブエリアＡＡ１の外形ＯＬ１全体は、弧、多角形又は略円形の形状である。略円形の形状は、４つの端点を有し、２つの隣接する端点をつなぐ各連結線は、単調増加又は単調減少する。例えば、アクティブエリアＡＡ１は弦によって切断された不完全な円である。
図１Ａ及び図２を参照されたい。図２は、ディスプレイパネル１００の回路レイアウトを示している。本実施形態において、ディスプレイパネル１００は、複数のピクセルＰ１と、共通電圧部Ｖ１と、マルチプレクサー部ＭＵＸ１と、静電気放電保護部ＥＳＤ１と、ゲートドライバー部ＧＤ１と、ソースルーティング部ＳＲ１とを備える。
ピクセルＰ１は、第１の軸Ｘと、第１の軸Ｘに略垂直な第２の軸Ｙとに沿って配置される。共通電圧を提供する共通電圧部Ｖ１がアクティブエリアＡＡ１を取り囲む。
ゲートドライバー部ＧＤ１は、境界エリアＢＡ１に位置し、アクティブエリアＡＡ１の２つの側（正：sides）に対応する。駆動チップＩＣ１からゲートドライバー部ＧＤ１に走査信号が送信され、アクティブエリアＡＡ１に位置する複数の走査線Ｓ１を介してアクティブエリアＡＡ１内に送信される。本実施形態では、奇数走査線Ｓ１は右のゲートドライバー部ＧＤ１に接続され、偶数走査線Ｓ１は左のゲートドライバー部ＧＤ１に接続される。別の実施形態では、ゲートドライバー部ＧＤ１はアクティブエリアＡＡ１の１つの側のみに対応することができる。
マルチプレクサー部ＭＵＸ１及びソースルーティングＳＲ１は、境界エリアＢＡ１に位置し、アクティブエリアＡＡ１の１つの側に対応する。ソースルーティング部ＳＲ１及びマルチプレクサー部ＭＵＸ１に接続された複数の線は、少なくともゲートドライバー部ＧＤ１の一部を通り抜ける。駆動チップＩＣ１からソースルーティング部ＳＲ１を介してマルチプレクサー部ＭＵＸ１にデータ信号が送信される。次に、データ信号は複数のデータ線Ｄ１を介してアクティブエリアＡＡ１内に送信される。マルチプレクサー部ＭＵＸ１は、データ信号を９つ又は１２個のデータ線Ｄ１に分配するのに用いられる少なくとも１つのＭＵＸ回路ＭＣ（図３Ａに示す）を備える。マルチプレクサー部ＭＵＸ１は、境界エリアＢＡ１を狭めるために回路密度を低減することができる。本実施形態では、第１の基板１２０は、ＭＵＸ回路ＭＣを形成することができる低温ポリシリコン（ＬＴＰＳ）基板とすることができる。別の実施形態では、第１の基板１２０は、ＭＵＸ回路ＭＣを形成することができないアモルファスシリコン（ａ−Ｓｉ）基板とすることができる。
静電気放電保護部ＥＳＤ１は、データ線Ｄ１をいかなるＥＳＤ問題からも阻むために境界エリアＢＡ１に位置する。
図２を参照すると、走査線Ｓ１は第１の軸Ｘに平行であり、第２の軸Ｙに沿って第１の最端部Ｕ１１から第２の最端部Ｕ１２にまで並んでいる。全ての走査線Ｓ１を接続するために、ゲートドライバー部ＧＤ１は、第２の軸Ｙに沿って第１の最端部Ｕ１１から第２の最端部Ｕ１２まで位置する。
図２を参照すると、データ線Ｄ１は第２の軸Ｙに平行であり、第１の軸Ｘに沿って第３の最端部Ｕ１３から第４の最端部Ｕ１４にまで並んでいる。全てのデータ線Ｄ１を接続するために、マルチプレクサー部ＭＵＸ１は、第１の軸Ｘに沿って第３の最端部Ｕ１３から第４の最端部Ｕ１４まで位置する。全てのデータ線Ｄ１を保護するために、静電気放電保護部ＥＳＤ１は、第１の軸Ｘに沿って第３の最端部Ｕ１３から第４の最端部Ｕ１４まで位置する。
ゲートドライバー部ＧＤ１を全ての走査線Ｓ１に接続し、マルチプレクサー部ＭＵＸ１を全てのデータ線Ｄ１に接続し、全てのデータ線Ｄ１を保護するために、境界エリアＢＡ１の領域Ｒ１内に、マルチプレクサー部ＭＵＸ１の一部と、静電気放電保護部ＥＳＤ１の一部と、ゲートドライバー部ＧＤ１の一部と、ソースルーティング部ＳＲ１の一部とが位置する。
図２を参照すると、境界エリアＢＡ１の領域Ｒ１において、マルチプレクサー部ＭＵＸ１と、静電気放電保護部ＥＳＤ１と、ゲートドライバー部ＧＤ１と、ソースルーティング部ＳＲ１とが、境界エリアＢＡ１の内端Ｅ１（図１Ａに示す）から、境界エリアＢＡ１の外端Ｅ２（図１Ａに示す）まで連続して配列される。
さらに図３Ａを参照されたい。図３Ａには、一実施形態による図２の領域Ｒ１の拡大図が示されている。アクティブエリアＡＡ１は複数の長方形パターンからなる。マルチプレクサー部ＭＵＸ１は、複数の長方形パターン及び複数の平行四辺形パターンからなる。ＭＵＸ回路ＭＣは、長方形パターンのうちの１つに位置する。静電気放電保護部ＥＳＤ１は複数の長方形パターンからなる。ゲートドライバー部ＧＤ１は複数の長方形パターン及び複数の平行四辺形パターンからなる。各ゲートドライバー回路ＧＣは長方形パターンのうちの１つに位置する。ソースルーティング部ＳＲ１の複数の配線は鋸形状の線に沿って配置される。
別の実施形態に関して、図３Ｂを参照されたい。図３Ｂには、別の実施形態による図２の領域Ｒ１の拡大図が示されている。この実施形態では、ソースルーティング部ＳＲ１’の配線は弧線に沿って配置される。
さらに、２つの層に積重される２つの配線Ｍ１及びＭ２を示す図４を参照されたい。配線Ｍ１及びＭ２は２つの層に積重され、配線Ｍ１及びＭ２の間のギャップＧは、干渉なしで低減することができる。アクティブエリアＡＡ１を拡大するために、境界エリアＢＡ１は１．１ｍｍ未満に狭める必要がある。この実施形態では、境界エリアＢＡ１を狭めるために、ソースルーティング部ＳＲ１の複数の配線を２つの層内に配置することができる。
図１Ａにおいて、アクティブエリアＡＡ１の外形ＯＬ１は、１つの弦によって切断された不完全な円であり、ディスプレイパネル１００は１つの駆動チップＩＣ１を含む。しかしながら、アクティブエリアの外形及び駆動チップ数はそれらに限定されない。例えば、別の実施形態によるディスプレイパネル２００を示す図５を参照されたい。アクティブエリアＡＡ２の外形ＯＬ２は、２つの弦によって切断された不完全な円である。ディスプレイパネル２００は２つの駆動チップＩＣ２を備える。
図５を参照すると、複数の走査線Ｓ２は第１の軸Ｘに平行であり、第２の軸Ｙに沿って第１の最端部Ｕ２１から第２の最端部Ｕ２２にまで並んでいる。全ての走査線Ｓ２を接続するために、ゲートドライバー部ＧＤ２は、第２の軸Ｙに沿って第１の最端部Ｕ２１から第２の最端部Ｕ２２まで位置する。
図５を参照すると、複数のデータ線Ｄ２は第２の軸Ｙに平行であり、第１の軸Ｘに沿って第３の最端部Ｕ２３から第４の最端部Ｕ２４にまで並んでいる。全てのデータ線Ｄ２を接続するために、マルチプレクサー部ＭＵＸ２は、第１の軸Ｘに沿って第３の最端部Ｕ２３から第４の最端部Ｕ２４まで位置する。全てのデータ線Ｄ２を保護するために、静電気放電保護部ＥＳＤ２は、第１の軸Ｘに沿って第３の最端部Ｕ２３から第４の最端部Ｕ２４まで位置する。
図５において、ディスプレイパネル２００は２つの駆動チップＩＣ２を備える。ソース線Ｓ２は、２つの駆動チップＩＣ２間でインターレースされる。２つのマルチプレクサー部ＭＵＸ２が両側に位置し、２つの静電気放電保護部ＥＳＤ２が両側に位置する。
ゲートドライバー部ＧＤ２を全ての走査線Ｓ２に接続し、マルチプレクサー部ＭＵＸ２を全てのデータ線Ｄ２に接続し、全てのデータ線Ｄ２を保護するために、境界エリアＢＡ２の領域Ｒ２内に、マルチプレクサー部ＭＵＸ２の一部と、静電気放電保護部ＥＳＤ２の一部と、ゲートドライバー部ＧＤ２の一部と、ソースルーティング部ＳＲ２の一部とが位置する。
図５を参照すると、境界エリアＢＡ２の領域Ｒ２において、マルチプレクサー部ＭＵＸ２と、静電気放電保護部ＥＳＤ２と、ゲートドライバー部ＧＤ２と、ソースルーティング部ＳＲ２とが連続して配列される。
さらに、別の実施形態によるディスプレイパネル３００を示す図６を参照されたい。アクティブエリアＡＡ３の外形ＯＬ３は完全な円である。
図６を参照すると、複数の走査線Ｓ３は第１の軸Ｘに平行であり、第２の軸Ｙに沿って第１の最端部Ｕ３１から第２の最端部Ｕ３２にまで並んでいる。全ての走査線Ｓ３を接続するために、ゲートドライバー部ＧＤ３は、第２の軸Ｙに沿って第１の最端部Ｕ３１から第２の最端部Ｕ３２まで位置する。
図６を参照すると、データ線Ｄ３は第２の軸Ｙに平行であり、第１の軸Ｘに沿って第３の最端部Ｕ３３から第４の最端部Ｕ３４にまで並んでいる。全てのデータ線Ｄ３を接続するために、マルチプレクサー部ＭＵＸ３は、第１の軸Ｘに沿って第３の最端部Ｕ３３から第４の最端部Ｕ３４まで位置する。全てのデータ線Ｄ３を保護するために、静電気放電保護部ＥＳＤ３は、第１の軸Ｘに沿って第３の最端部Ｕ３３から第４の最端部Ｕ３４まで位置する。
ゲートドライバー部ＧＤ３を全ての走査線Ｓ３に接続し、マルチプレクサー部ＭＵＸ３を全てのデータ線Ｄ３に接続し、全てのデータ線Ｄ３を保護するために、境界エリアＢＡ３の領域Ｒ３内に、マルチプレクサー部ＭＵＸ３の一部と、静電気放電保護部ＥＳＤ３の一部と、ゲートドライバー部ＧＤ３の一部と、ソースルーティング部ＳＲ３の一部とが位置する。
図６を参照すると、境界エリアＢＡ３の領域Ｒ３において、マルチプレクサー部ＭＵＸ３と、静電気放電保護部ＥＳＤ３と、ゲートドライバー部ＧＤ３と、ソースルーティング部ＳＲ３とが連続して配列される。
さらに、別の実施形態によるディスプレイパネル４００を示す図７を参照されたい。アクティブエリアＡＡ４の外形ＯＬ４は完全な円である。ディスプレイパネル４００は２つの駆動チップＩＣ４を備える。
図７を参照すると、複数の走査線Ｓ４は第１の軸Ｘに平行であり、第２の軸Ｙに沿って第１の最端部Ｕ４１から第２の最端部Ｕ４２にまで並んでいる。全ての走査線Ｓ４を接続するために、ゲートドライバー部ＧＤ４は、第２の軸Ｙに沿って第１の最端部Ｕ４１から第２の最端部Ｕ４２まで位置する。
図７を参照すると、複数のデータ線Ｄ４は第２の軸Ｙに平行であり、第１の軸Ｘに沿って第３の最端部Ｕ４３から第４の最端部Ｕ４４にまで並んでいる。全てのデータ線Ｄ４を接続するために、マルチプレクサー部ＭＵＸ４は、第１の軸Ｘに沿って第３の最端部Ｕ４３から第４の最端部Ｕ４４まで位置する。全てのデータ線Ｄ４を保護するために、静電気放電保護部ＥＳＤ４は、第１の軸Ｘに沿って第３の最端部Ｕ４３から第４の最端部Ｕ４４まで位置する。
ゲートドライバー部ＧＤ４を全ての走査線Ｓ４に接続し、マルチプレクサー部ＭＵＸ４を全てのデータ線Ｄ４に接続し、全てのデータ線Ｄ４を保護するために、境界エリアＢＡ４の領域Ｒ４内に、マルチプレクサー部ＭＵＸ４の一部と、静電気放電保護部ＥＳＤ４の一部と、ゲートドライバー部ＧＤ４の一部と、ソースルーティング部ＳＲ４の一部とが位置する。
図７を参照すると、境界エリアＢＡ４の領域Ｒ４において、マルチプレクサー部ＭＵＸ４と、静電気放電保護部ＥＳＤ４と、ゲートドライバー部ＧＤ４と、ソースルーティング部ＳＲ４とが連続して配列される。
図７において、ディスプレイパネル４００は２つの駆動チップＩＣ４を備える。ソース線Ｓ４は２つの駆動チップＩＣ４間でインターレースされる。２つのマルチプレクサー部ＭＵＸ４が両側に位置し、２つの静電気放電保護部ＥＳＤ４が両側に位置する。
さらに、別の実施形態によるディスプレイパネル５００を示す図８を参照されたい。アクティブエリアＡＡ５の外形ＯＬ５は、４つの丸い角を有する長方形から形成される。
図８を参照すると、複数の走査線Ｓ５は第１の軸Ｘに平行であり、第２の軸Ｙに沿って第１の最端部Ｕ５１から第２の最端部Ｕ５２にまで並んでいる。全ての走査線Ｓ５を接続するために、ゲートドライバー部ＧＤ５は、第２の軸Ｙに沿って第１の最端部Ｕ５１から第２の最端部Ｕ５２まで位置する。
図８を参照すると、複数のデータ線Ｄ５は第２の軸Ｙに平行であり、第１の軸Ｘに沿って第３の最端部Ｕ５３から第４の最端部Ｕ５４にまで並んでいる。全てのデータ線Ｄ５を接続するために、マルチプレクサー部ＭＵＸ５は、第１の軸Ｘに沿って第３の最端部Ｕ５３から第４の最端部Ｕ５４まで位置する。全てのデータ線Ｄ５を保護するために、静電気放電保護部ＥＳＤ５は、第１の軸Ｘに沿って第３の最端部Ｕ５３から第４の最端部Ｕ５４まで位置する。
ゲートドライバー部ＧＤ５を全ての走査線Ｓ５に接続し、マルチプレクサー部ＭＵＸ５を全てのデータ線Ｄ５に接続し、全てのデータ線Ｄ５を保護するために、境界エリアＢＡ５の領域Ｒ５内に、マルチプレクサー部ＭＵＸ５の一部と、静電気放電保護部ＥＳＤ５の一部と、ゲートドライバー部ＧＤ５の一部と、ソースルーティング部ＳＲ５の一部とが位置する。
図８を参照すると、境界エリアＢＡ５の領域Ｒ５において、マルチプレクサー部ＭＵＸ５と、静電気放電保護部ＥＳＤ５と、ゲートドライバー部ＧＤ５と、ソースルーティング部ＳＲ５とが連続して配列される。
さらに、別の実施形態によるディスプレイパネル６００を示す図９を参照されたい。アクティブエリアＡＡ６の外形ＯＬ６は逆台形である。
図９を参照すると、複数の走査線Ｓ６は第１の軸Ｘに平行であり、第２の軸Ｙに沿って第１の最端部Ｕ６１から第２の最端部Ｕ６２にまで並んでいる。全ての走査線Ｓ６を接続するために、ゲートドライバー部ＧＤ６は、第２の軸Ｙに沿って第１の最端部Ｕ６１から第２の最端部Ｕ６２まで位置する。
図９を参照すると、複数のデータ線Ｄ６は第２の軸Ｙに平行であり、第１の軸Ｘに沿って第３の最端部Ｕ６３から第４の最端部Ｕ６４にまで並んでいる。全てのデータ線Ｄ６を接続するために、マルチプレクサー部ＭＵＸ６は、第１の軸Ｘに沿って第３の最端部Ｕ６３から第４の最端部Ｕ６４まで位置する。全てのデータ線Ｄ６を保護するために、静電気放電保護部ＥＳＤ６は、第１の軸Ｘに沿って第３の最端部Ｕ６３から第４の最端部Ｕ６４まで位置する。
ゲートドライバー部ＧＤ６を全ての走査線Ｓ６に接続し、マルチプレクサー部ＭＵＸ６を全てのデータ線Ｄ６に接続し、全てのデータ線Ｄ６を保護するために、境界エリアＢＡ６の領域Ｒ６内に、マルチプレクサー部ＭＵＸ６の一部と、静電気放電保護部ＥＳＤ６の一部と、ゲートドライバー部ＧＤ６の一部と、ソースルーティング部ＳＲ６の一部とが位置する。
図９を参照すると、境界エリアＢＡ６の領域Ｒ６において、マルチプレクサー部ＭＵＸ６と、静電気放電保護部ＥＳＤ６と、ゲートドライバー部ＧＤ６と、ソースルーティング部ＳＲ２とが連続して配列される。
さらに、別の実施形態によるディスプレイパネル３００を示す図１０を参照されたい。アクティブエリアＡＡ７の外形ＯＬ７は八角形である。
図１０を参照すると、複数の走査線Ｓ７は第１の軸Ｘに平行であり、第２の軸Ｙに沿って第１の最端部Ｕ７１から第２の最端部Ｕ７２にまで並んでいる。全ての走査線Ｓ７を接続するために、ゲートドライバー部ＧＤ７は、第２の軸Ｙに沿って第１の最端部Ｕ７１から第２の最端部Ｕ７２まで位置する。
図１０を参照すると、複数のデータ線Ｄ７は第２の軸Ｙに平行であり、第１の軸Ｘに沿って第３の最端部Ｕ７３から第４の最端部Ｕ７４にまで並んでいる。全てのデータ線Ｄ７を接続するために、マルチプレクサー部ＭＵＸ７は、第１の軸Ｘに沿って第３の最端部Ｕ７３から第４の最端部Ｕ７４まで位置する。全てのデータ線Ｄ７を保護するために、静電気放電保護部ＥＳＤ７は、第１の軸Ｘに沿って第３の最端部Ｕ７３から第４の最端部Ｕ７４まで位置する。
ゲートドライバー部ＧＤ７を全ての走査線Ｓ７に接続し、マルチプレクサー部ＭＵＸ７を全てのデータ線Ｄ７に接続し、全てのデータ線Ｄ７を保護するために、境界エリアＢＡ７の領域Ｒ７内に、マルチプレクサー部ＭＵＸ７の一部と、静電気放電保護部ＥＳＤ７の一部と、ゲートドライバー部ＧＤ７の一部と、ソースルーティング部ＳＲ７の一部とが位置する。
図１０を参照すると、境界エリアＢＡ７の領域Ｒ７において、マルチプレクサー部ＭＵＸ７と、静電気放電保護部ＥＳＤ７と、ゲートドライバー部ＧＤ７と、ソースルーティング部ＳＲ７とが連続して配列される。
さらに、別の実施形態によるディスプレイパネル８００を示す図１１を参照されたい。この実施形態では、ディスプレイパネル８００は、ａ−Ｓｉ基板である第２の基板（図示せず）を含む。この実施形態では、マルチプレクサー部は境界エリアＢＡ８に位置しない。領域Ｒ８において、静電気放電保護部ＥＳＤ８と、ゲートドライバー部ＧＤ８と、ソースルーティング部ＳＲ８とが位置し、連続して配列される。
上記で説明したこれらの実施形態によれば、マルチプレクサー部の少なくとも一部、静電気放電保護部の少なくとも一部、ゲートドライバー部の少なくとも一部、及びソースルーティング部の少なくとも一部が境界エリアの同じ領域内に配置される。したがって、ディスプレイパネルのアクティブエリアは、外形が弧、多角形又は略円形の形状である自由形状として設計することができる。略円形の形状は、４つの端点を有し、２つの隣接する端点をつなぐ各連結線は、単調増加又は単調減少する。
当業者であれば、開示された実施形態に対し様々な変更及び変形を加えることができることが明らかであろう。詳細な説明及び実施例は、例示のみとみなされ、本開示の真の範囲は添付の特許請求の範囲及びその均等物によって示されることが意図される。

Claims (14)

  1. アクティブエリアと、該アクティブエリアを取り囲む境界エリアとを有するディスプレイパネルであって、
    前記アクティブエリアに位置する複数のピクセルと、
    前記境界エリアに位置するマルチプレクサー（ＭＵＸ）部と、
    前記境界エリアに位置するゲートドライバー部と、
    前記境界エリアに位置するソースルーティング部と、
    を備え、前記境界エリアの一部において、前記マルチプレクサー部の少なくとも一部と、前記ゲートドライバー部の少なくとも一部と、前記ソースルーティング部の少なくとも一部とが位置し、前記境界エリアの内端から該境界エリアの外端まで連続して配列される、ディスプレイパネル。
  2. 前記境界エリアに位置する静電気放電（ＥＳＤ）保護部を更に備え、前記境界エリアの一部において、前記マルチプレクサー部の少なくとも一部と、前記静電気放電保護部の少なくとも一部と、前記ゲートドライバー部の少なくとも一部と、前記ソースルーティング部の少なくとも一部とが位置し、前記境界エリアの前記内端から該境界エリアの前記外端まで連続して配列される、請求項１に記載のディスプレイパネル。
  3. 前記ピクセルは、第１の軸と、該第１の軸に略垂直な第２の軸とに沿って配置され、前記アクティブエリアは、第１の軸に沿って２つの最端部を有し、前記マルチプレクサー部は、前記最端部のうちの一方から該最端部のうちのもう一方まで位置する、請求項１に記載のディスプレイパネル。
  4. 前記ピクセルは、第１の軸と、該第１の軸に略垂直な第２の軸とに沿って配置され、前記アクティブエリアは、第２の軸に沿って２つの最端部を有し、前記ゲートトライバー部は、前記最端部のうちの一方から該最端部のうちのもう一方まで位置する、請求項１に記載のディスプレイパネル。
  5. 前記アクティブエリアの外形の全体は略円形の形状である、請求項１に記載のディスプレイパネル。
  6. 前記ソースルーティング部及び前記マルチプレクサー部に接続された複数の線が、前記ゲートドライバー部の少なくとも一部を通り抜ける、請求項１に記載のディスプレイパネル。
  7. 前記ソースルーティング部の複数の配線は２つの層内に配置される、請求項１に記載のディスプレイパネル。
  8. アクティブエリアと、該アクティブエリアを取り囲む境界エリアとを有するディスプレイパネルであって、
    前記アクティブエリアに位置する複数のピクセルと、
    前記境界エリアに位置する静電気放電（ＥＳＤ）保護部と、
    前記境界エリアに位置するゲートドライバー部と、
    前記境界エリアに位置するソースルーティング部と、
    を備え、前記境界エリアの一部において、前記静電気放電保護部の少なくとも一部と、前記ゲートドライバー部の少なくとも一部と、前記ソースルーティング部の少なくとも一部とが位置し、前記境界エリアの内端から該境界エリアの外端まで連続して配列される、ディスプレイパネル。
  9. 前記ピクセルは、第１の軸と、該第１の軸に略垂直な第２の軸とに沿って配置され、前記アクティブエリアは、第１の軸に沿って２つの最端部を有し、前記静電気放電保護部は、前記最端部のうちの一方から該最端部のうちのもう一方まで位置する、請求項８に記載のディスプレイパネル。
  10. 前記ピクセルは、第１の軸と、該第１の軸に略垂直な第２の軸とに沿って配置され、前記アクティブエリアは、第２の軸に沿って２つの最端部を有し、前記ゲートトライバー部は、前記最端部のうちの一方から該最端部のうちのもう一方まで位置する、請求項８に記載のディスプレイパネル。
  11. 前記アクティブエリアの外形の全体は略円形の形状である、請求項８に記載のディスプレイパネル。
  12. 前記ソースルーティング部に接続された複数の線が、前記ゲートドライバー部の少なくとも一部を通り抜ける、請求項８に記載のディスプレイパネル。
  13. 前記ソースルーティング部の複数の配線は２つの層内に配置される、請求項８に記載のディスプレイパネル。
  14. アクティブエリアと、該アクティブエリアを取り囲む境界エリアとを有するディスプレイパネルであって、
    前記アクティブエリアに位置する複数のピクセルと、
    前記境界エリアに位置するゲートドライバー部と、
    前記境界エリアに位置するソースルーティング部と、
    を備え、前記ソースルーティング部に接続された複数の線が前記ゲートトライバー部の少なくとも一部を通り抜ける、ディスプレイパネル。
JP2015045554A 2014-04-10 2015-03-09 ディスプレイパネル Pending JP2015203870A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461977651P 2014-04-10 2014-04-10
US61/977651 2014-04-10
US14/335,172 US9564455B2 (en) 2014-04-10 2014-07-18 Display panel
US14/335172 2014-07-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019199483A Division JP2020030422A (ja) 2014-04-10 2019-11-01 ディスプレイパネル

Publications (1)

Publication Number Publication Date
JP2015203870A true JP2015203870A (ja) 2015-11-16

Family

ID=54265720

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015045554A Pending JP2015203870A (ja) 2014-04-10 2015-03-09 ディスプレイパネル
JP2019199483A Pending JP2020030422A (ja) 2014-04-10 2019-11-01 ディスプレイパネル

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019199483A Pending JP2020030422A (ja) 2014-04-10 2019-11-01 ディスプレイパネル

Country Status (5)

Country Link
US (2) US9564455B2 (ja)
JP (2) JP2015203870A (ja)
KR (1) KR20150117597A (ja)
CN (2) CN108182904A (ja)
TW (1) TWI597540B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016148751A (ja) * 2015-02-12 2016-08-18 株式会社ジャパンディスプレイ 表示装置
JP2017134339A (ja) * 2016-01-29 2017-08-03 株式会社ジャパンディスプレイ 表示装置
JP2017142304A (ja) * 2016-02-08 2017-08-17 株式会社ジャパンディスプレイ 表示装置
JP2018055094A (ja) * 2016-09-29 2018-04-05 エルジー ディスプレイ カンパニー リミテッド 表示装置
US10600360B2 (en) 2017-07-20 2020-03-24 Tianma Microelectronics Co., Ltd. Display device and method of designing the same
JP2020122979A (ja) * 2020-04-07 2020-08-13 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106597766B (zh) * 2015-10-16 2019-09-17 群创光电股份有限公司 显示装置
KR102423797B1 (ko) * 2015-11-26 2022-07-22 엘지디스플레이 주식회사 표시장치
CN117500327A (zh) 2016-01-21 2024-02-02 苹果公司 有机发光二极管显示器的电源和数据路由结构
JP2017134338A (ja) * 2016-01-29 2017-08-03 株式会社ジャパンディスプレイ 表示装置
KR20170130016A (ko) 2016-05-17 2017-11-28 삼성디스플레이 주식회사 표시 장치
JP6773277B2 (ja) * 2016-08-05 2020-10-21 天馬微電子有限公司 表示装置
CN107123388A (zh) * 2017-06-29 2017-09-01 厦门天马微电子有限公司 一种阵列基板及显示装置
KR102051385B1 (ko) * 2017-07-21 2019-12-03 아이엘아이 테크놀로지 코포레이션 디스플레이 장치 및 이의 이미지 처리 방법
CN107564414B (zh) * 2017-08-14 2020-09-11 武汉天马微电子有限公司 一种显示面板及显示装置
JP2019045686A (ja) * 2017-09-01 2019-03-22 シャープ株式会社 表示装置
CN107833895B (zh) 2017-11-27 2020-07-28 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN107862991B (zh) * 2017-11-30 2019-09-24 厦门天马微电子有限公司 阵列基板及显示面板
US11581391B2 (en) 2020-06-18 2023-02-14 Boe Technology Group Co., Ltd. Display panel and manufacturing method thereof, and display device
WO2022000240A1 (zh) * 2020-06-30 2022-01-06 京东方科技集团股份有限公司 显示基板和显示装置
TWI741789B (zh) 2020-09-16 2021-10-01 凌巨科技股份有限公司 顯示面板及其製造方法
US11842665B2 (en) 2020-11-25 2023-12-12 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05150263A (ja) * 1991-11-29 1993-06-18 Toshiba Corp アクテイブマトリツクス型液晶表示素子
JP2001021918A (ja) * 1999-07-07 2001-01-26 Hitachi Ltd 液晶表示装置
JP2003084304A (ja) * 2001-09-13 2003-03-19 Matsushita Electric Ind Co Ltd 液晶表示装置
US20040109100A1 (en) * 2002-12-10 2004-06-10 Park Jae Deok Liquid crystal display panel and fabricating method thereof
JP2004354573A (ja) * 2003-05-28 2004-12-16 Mitsubishi Electric Corp 画像表示装置
JP2005266111A (ja) * 2004-03-17 2005-09-29 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置及び電子機器
JP2008051908A (ja) * 2006-08-23 2008-03-06 Hitachi Displays Ltd 表示装置
JP2008065198A (ja) * 2006-09-11 2008-03-21 Hitachi Displays Ltd 表示装置
JP2008216894A (ja) * 2007-03-07 2008-09-18 Toshiba Matsushita Display Technology Co Ltd アレイ基板
JP2009115940A (ja) * 2007-11-05 2009-05-28 Epson Imaging Devices Corp 液晶パネル
JP2011070104A (ja) * 2009-09-28 2011-04-07 Casio Computer Co Ltd 表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3696512B2 (ja) * 2001-02-13 2005-09-21 シャープ株式会社 表示素子駆動装置およびそれを用いた表示装置
TWI267058B (en) * 2004-10-08 2006-11-21 Ind Tech Res Inst Non-rectangular display device
JP2007164161A (ja) * 2005-11-16 2007-06-28 Canon Inc 表示装置及びカメラ
CN101110189A (zh) * 2006-07-20 2008-01-23 精工爱普生株式会社 显示装置、其驱动方法及电子设备
CN101536064B (zh) * 2006-11-21 2011-06-15 夏普株式会社 有源矩阵基板、显示面板和显示装置
JP5278729B2 (ja) * 2007-04-27 2013-09-04 Ｎｌｔテクノロジー株式会社 非矩形表示装置
KR101500680B1 (ko) * 2008-08-29 2015-03-10 삼성디스플레이 주식회사 표시 장치
KR101564925B1 (ko) * 2009-01-14 2015-11-03 삼성디스플레이 주식회사 컬러필터 기판 및 이의 제조 방법
CN101866079B (zh) * 2010-02-26 2012-04-04 信利半导体有限公司 一种液晶显示装置和制备液晶显示装置的方法
CN101996564B (zh) * 2010-11-23 2012-11-07 友达光电股份有限公司 栅极驱动电路及其设置方法
CN102543009A (zh) * 2010-12-27 2012-07-04 上海天马微电子有限公司 一种液晶显示器及其终端设备
KR101473843B1 (ko) * 2012-04-25 2014-12-17 엘지디스플레이 주식회사 액정표시장치
JP6015095B2 (ja) * 2012-04-25 2016-10-26 セイコーエプソン株式会社 電気光学装置および電子機器
TWI460709B (zh) * 2012-07-03 2014-11-11 Au Optronics Corp 液晶顯示器及相關配向方法
WO2014077175A1 (ja) * 2012-11-16 2014-05-22 シャープ株式会社 駆動モジュール、表示パネル、表示装置、およびマルチディスプレイ装置
TWI496130B (zh) * 2013-03-13 2015-08-11 Au Optronics Corp 顯示器及其中之信號傳送方法
US10582612B2 (en) * 2014-06-30 2020-03-03 Lg Display Co., Ltd. Flexible display device with reduced bend stress wires and manufacturing method for the same
US9276055B1 (en) * 2014-08-31 2016-03-01 Lg Display Co., Ltd. Display device with micro cover layer and manufacturing method for the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05150263A (ja) * 1991-11-29 1993-06-18 Toshiba Corp アクテイブマトリツクス型液晶表示素子
JP2001021918A (ja) * 1999-07-07 2001-01-26 Hitachi Ltd 液晶表示装置
JP2003084304A (ja) * 2001-09-13 2003-03-19 Matsushita Electric Ind Co Ltd 液晶表示装置
US20040109100A1 (en) * 2002-12-10 2004-06-10 Park Jae Deok Liquid crystal display panel and fabricating method thereof
JP2004354573A (ja) * 2003-05-28 2004-12-16 Mitsubishi Electric Corp 画像表示装置
JP2005266111A (ja) * 2004-03-17 2005-09-29 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置及び電子機器
JP2008051908A (ja) * 2006-08-23 2008-03-06 Hitachi Displays Ltd 表示装置
JP2008065198A (ja) * 2006-09-11 2008-03-21 Hitachi Displays Ltd 表示装置
JP2008216894A (ja) * 2007-03-07 2008-09-18 Toshiba Matsushita Display Technology Co Ltd アレイ基板
JP2009115940A (ja) * 2007-11-05 2009-05-28 Epson Imaging Devices Corp 液晶パネル
JP2011070104A (ja) * 2009-09-28 2011-04-07 Casio Computer Co Ltd 表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016148751A (ja) * 2015-02-12 2016-08-18 株式会社ジャパンディスプレイ 表示装置
JP2017134339A (ja) * 2016-01-29 2017-08-03 株式会社ジャパンディスプレイ 表示装置
JP2017142304A (ja) * 2016-02-08 2017-08-17 株式会社ジャパンディスプレイ 表示装置
JP2018055094A (ja) * 2016-09-29 2018-04-05 エルジー ディスプレイ カンパニー リミテッド 表示装置
US10535316B2 (en) 2016-09-29 2020-01-14 Lg Display Co., Ltd. Display device having gate-in-panel circuits
US10600360B2 (en) 2017-07-20 2020-03-24 Tianma Microelectronics Co., Ltd. Display device and method of designing the same
JP2020122979A (ja) * 2020-04-07 2020-08-13 株式会社ジャパンディスプレイ 表示装置
JP6995917B2 (ja) 2020-04-07 2022-01-17 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US9793301B2 (en) 2017-10-17
JP2020030422A (ja) 2020-02-27
CN104978918B (zh) 2018-03-09
US9564455B2 (en) 2017-02-07
TWI597540B (zh) 2017-09-01
KR20150117597A (ko) 2015-10-20
US20150294985A1 (en) 2015-10-15
CN104978918A (zh) 2015-10-14
CN108182904A (zh) 2018-06-19
TW201539083A (zh) 2015-10-16
US20170104010A1 (en) 2017-04-13

Similar Documents

Publication Publication Date Title
JP2020030422A (ja) ディスプレイパネル
US10651208B2 (en) Display device with different circuit groups
JP6958986B2 (ja) 表示パネル構造
KR102175991B1 (ko) 디스플레이 장치 및 그 제조방법
KR20240034720A (ko) 디스플레이 장치
JP5602575B2 (ja) 表示基板、それの製造方法、及びそれを有する表示装置
CN105096747B (zh) 显示面板结构
JP5123510B2 (ja) 半導体装置
JP2016057344A (ja) 表示装置
JP2017067830A5 (ja)
TWI667646B (zh) 顯示面板
US10276598B2 (en) Array substrate and display device
TWI710838B (zh) 畫素陣列基板
CN105741684A (zh) 包括防静电图案的显示面板以及具有该显示面板的显示装置
US9618811B2 (en) Multiple circuit board for liquid crystal display panels and method for manufacturing liquid crystal display panels
JP2008116770A (ja) 表示装置
KR20200118167A (ko) 디스플레이 기판, 디스플레이 장치, 및 디스플레이 기판을 제조하는 방법
TWI757026B (zh) 可拉伸的畫素陣列基板
US20210225876A1 (en) Array substrate and display device
TWM502189U (zh) 顯示母基板及顯示基板
TW201939142A (zh) 顯示裝置
TWM524482U (zh) 顯示面板
TWM575190U (zh) 畫素陣列基板
WO2022165657A1 (zh) 显示基板和显示装置
KR102347533B1 (ko) 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190415

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190702