JP5123510B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5123510B2
JP5123510B2 JP2006265368A JP2006265368A JP5123510B2 JP 5123510 B2 JP5123510 B2 JP 5123510B2 JP 2006265368 A JP2006265368 A JP 2006265368A JP 2006265368 A JP2006265368 A JP 2006265368A JP 5123510 B2 JP5123510 B2 JP 5123510B2
Authority
JP
Japan
Prior art keywords
protection element
driver
type semiconductor
semiconductor region
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006265368A
Other languages
English (en)
Other versions
JP2008085184A (ja
Inventor
進也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006265368A priority Critical patent/JP5123510B2/ja
Priority to TW096123073A priority patent/TW200816449A/zh
Priority to CNA2007101436554A priority patent/CN101154661A/zh
Priority to US11/896,718 priority patent/US8017999B2/en
Priority to KR1020070098362A priority patent/KR20080030534A/ko
Publication of JP2008085184A publication Critical patent/JP2008085184A/ja
Application granted granted Critical
Publication of JP5123510B2 publication Critical patent/JP5123510B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、半導体装置に関し、特に、液晶ディスプレイ（ＬＣＤ；Liquid Crystal Display）に用いられるドライバＩＣ（Integrated Circuit）に適用して有効な技術に関するものである。
液晶ディスプレイは絵や文字を表示する単位である画素（ピクセル）が縦、横に複数個並べられて構成される。この画素数が増加すると、映像中の曲線は滑らかに見えるため、高精細化することになる。なお、カラー表示を行う場合、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色を結合して１画素が構成される。
画素の駆動方法であるアクティブ・マトリクス方式のスイッチとして用いられる薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）を用いた液晶ディスプレイは、ガラス基板上に縦の列に第１の配線、横の列に第２の配線およびそれら交差部にスイッチとなるＴＦＴを設け、そのスイッチの近傍で液晶材が封じ込められた液晶層から構成されるものである。この液晶ディスプレイでは、第２の配線に１列ごとのアドレス信号を加えることによってその列ごとのＴＦＴが導通し、第１の配線から与えられるデータ信号を液晶層（画素）に書き込む。一方、アドレス信号が加えられなかった列のＴＦＴは非導通であり、書き込まれたデータが保持（記憶）されたままになる。
また、液晶ディスプレイの液晶を駆動するドライバＩＣ（以下、「ＬＣＤドライバ」という）は、半導体チップ（半導体基板）の主面上に形成されたドライバ出力回路、ロジック回路などの半導体回路とともに構成される。このＬＣＤドライバを構成する半導体チップの主面上には、例えばドライバ出力回路からソース線およびゲート線に信号を出力するなどのために、外部電極としてバンプ（ＢＵＭＰ）が設けられており、また、そのバンプ下にはバンプを形成するためのパッド（ＰＡＤ）が設けられている。このため、パッドの寸法は、接合強度の確保、接合精度あるいは半導体チップを実装する側の規格などにより、ドライバ出力回路、ロジック回路などの半導体回路や配線の寸法縮小に比べてあまり小さくできない。
特開２００４−９５５７７号公報（特許文献１）には、半導体チップの主面の半導体回路や配線などの領域上に配置された複数のパッドの下地を均一に平坦化して、複数のパッドの高さを揃える技術が開示されている。
また、特開２００２−２４６４７０号公報（特許文献２）には、ＬＣＤドライバにおいて、パッドと半導体回路との接続間に半導体回路（例えば、ドライバ出力回路）の静電破壊を防止するための保護素子を設ける技術が開示されている。
特開２００４−９５５７７号公報 特開２００２−２４６４７０号公報
図１は、本発明者が検討しているＬＣＤドライバ１０１を備えた携帯電話５１を説明するための図である。
図１に示すように、携帯電話５１は、本発明者が検討しているＬＣＤドライバ１０１、ガラス基板５２、ヒートシール５３およびプリント回路基板５４を備えている。ＬＣＤドライバ１０１は、液晶ディスプレイ５５を構成するガラス基板５２上に配置され、また、ヒートシール５３によりマイコン（図示しない）が搭載されるプリント回路基板５４と接続されている。液晶ディスプレイ５５は、携帯電話５１に設けられたフレーム５１ａによって液晶ディスプレイ５５の周囲が覆われている。なお、この液晶ディスプレイ５５の周囲には、ＬＣＤドライバ１０１が搭載される領域が含まれる。
図２は、本発明者が検討している液晶ディスプレイ５５の回路系を説明するための図である。
図２に示すように、Ｙ方向に延びるソース線５６とＸ方向に延びるゲート線５７とが交差し、マトリクス状に配置されている。ソース線５６およびゲート線５７の延長線上には、それぞれ信号入力用端子５８および信号入力端子５９が設置されている。また、ソース線５６とゲート線５７との交差部にＴＦＴ６０が設置され。このＴＦＴ６０のドレインが画素電極６１と接続され、この画素電極６１は液晶層６２を介して対向電極６３と対向している。ここで、画素は画素電極６１と対向電極６３との間に液晶層６２を挟んでなるコンデンサともいえる。また、液晶ディスプレイ５５の外周には、ソース線５６、ゲート線５７を電気的に短絡させるショートリング６４を設けている。
ＬＣＤドライバ１０１からアドレス信号を信号入力端子５９およびゲート線５７を通ってＴＦＴ６０のゲートに供給され、ＬＣＤドライバ１０１からはデータ信号を信号入力端子５８およびソース線５６を通ってソースに供給される。画素を構成する液晶層６２は、ゲート線５７とソース線５６との交差部に配置されているのでゲート線５７によってある１列分の画素が選択され、ソース線５６によって映像データが書き込まれる。これによりゲート線５７が順序よく選択されることによって一画面が表示される。各ゲート線５７が選択している時間内にデータ信号はソース線５６に順次供給され、必要なデータがＴＦＴ６０を介して画素（コンデンサ）に書き込まれる（蓄積される）。書き込まれたデータは、次のデータ信号が供給されるまで保持され、次のアドレス信号の供給によって再書き込みが行われる。この保持動作によってデータに応じた電圧が保持されて液晶ディスプレイ５５に表示される。
図３は、本発明者が検討しているＬＣＤドライバ１０１と、そのＬＣＤドライバ１０１に形成されているパッド１６の配置を説明するための図である。なお、図示しないが、ＬＣＤドライバ１０１を構成する半導体チップ１１の主面（素子形成面）にはドライバ出力回路、ロジック回路、グラフィックＲＡＭなどが形成されており、また、外部電極端子となるバンプがパッド１６上に形成されている。
図３に示すように、ＬＣＤドライバ１０１を構成する半導体チップ１１は、平面形状が細長い矩形状となっている。例えば、図１で示した携帯電話５１の液晶ディスプレイ５５の画面サイズをＸ方向、Ｙ方向により大きくする場合、画面を構成するガラス基板５２に実装されるＬＣＤドライバ１０１を縮小することが考えられる。このうちＬＣＤドライバ１０１は、液晶ディスプレイ５５の画面に沿うＸ方向より、Ｙ方向を短くすること（短辺化）が有効である。したがって、ＬＣＤドライバ１０１を構成する半導体チップ１１の平面形状が細長い矩形状となっている。
この半導体チップ１１の外周であってＸ方向（長手方向）に沿う辺側には、パッド１６、１７が複数配置されている。パッド１６は、ドライバ出力回路の信号を出力するためのものであり、ドライバ出力回路と配線（図示しない）を介して電気的に接続されている。また、パッド１７は、図１で示したプリント回路基板５４のマイコンからヒートシール５３を介して出力された信号を入力するためのものである。
例えば、図２の液晶ディスプレイ５５において、その解像度がＱＱＶＧＡ（１６０×１２０画素）の場合、１６０本のゲート線５７と１２０×３（ＲＧＢ）本のソース線５６の合計５２０本が必要になり、それぞれに対応してパッド１６も５２０個必要となる。前述したように、ＬＣＤドライバ１０１の短辺化とする場合、Ｙ方向に沿った両辺側ではドライバ出力回路用のパッドを配置しないようにすることが望ましいため、図３に示すように、半導体チップ１１のＸ方向の一辺側にパッド１６が全て配置されることとなる。
また、保護素子形成領域１９には、ドライバ出力回路を正負のサージ（静電破壊）から保護するための保護素子が形成される。この保護素子は、パッド１６とドライバ出力回路との間に電気的に接続され、例えばｐｎ接合ダイオードである。
図４は、本発明者が検討しているＬＣＤドライバ１０１の要部を模式的に示す平面図である。図５は図４のＹ−Ｙ線の断面図である。ここで、この図４では、理解を容易にするために半導体チップ１１の主面に形成された複数の保護素子２１ａ、２１ｂおよび透視した状態のパッド１６のみが示されている。また、ＬＣＤドライバ１０１のＸ方向に隣接するパッド１６間のピッチ（ｘａ）、並びに、Ｙ方向に一直線状に配置された保護素子２１ａおよび保護素子２１ｂが形成される保護素子形成領域１９のＹ方向の大きさ（ｙａ）が示されている。また、保護素子２１ａの保護素子面積Ｓｐ、保護素子２１ｂの保護素子面積Ｓｎおよび分離部３２がハッチングを付して示されている。なお、パッド１６は前述したようにドライバ出力回路と電気的に接続されているがその接続は省略されている。
図４および図５では、半導体チップ１１の主面に形成されたドライバ出力回路が正負のサージ（静電破壊）から保護されるべく、１つのパッド１６に対応した一対のダイオード、すなわち一出力に対して２つの保護素子２１ａ、２１ｂについて説明する。
図４および図５に示すように、１つのｎ型半導体領域２２（ｎ型ウエル）の中に、１つのｐ型半導体領域２３が形成されている。すなわち、保護素子２１ａは、ｐ型の単結晶シリコン基板からなる半導体チップ１１の主面に形成されたｎ型半導体領域２２およびそのｎ型半導体領域２２内に形成されたｐ型半導体領域２３からなるｐｎ接合ダイオードであるため、１つのｎ型半導体領域２２の中に、１つのダイオードが形成されている。
また、図４および図５に示すように、１つのｐ型半導体領域２４（ｐ型ウエル）の中に、１つのｎ型半導体領域２５が形成されている。すなわち、保護素子２１ｂは、半導体チップ１１の主面に形成されたｐ型半導体領域２４およびそのｐ型半導体領域２４内に形成されたｎ型半導体領域２５からなるｐｎ接合ダイオードであるため、１つのｐ型半導体領域２４の中に、１つのダイオードが形成されている。
これら保護素子２１ａ、２１ｂは、半導体チップ１１の保護素子形成領域１９内に形成されている。なお、図４には、保護素子形成領域１９のＹ方向の大きさ（ｙａ）が示されている。
また、保護素子２１ａの保護素子面積Ｓｐ、保護素子２１ｂの保護素子面積Ｓｎは、静電耐圧を確保するために、一定の面積が必要となり、保護素子面積Ｓｐ、Ｓｎは、静電耐圧が高くなるに従い、面積が大きくなるものである。
これら保護素子２１ａ、２１ｂの上部には多層配線が形成されており、層間絶縁膜２６内に形成された４層の配線層Ｍ１〜Ｍ４の場合が示されている。保護素子２１ａのｐ型半導体領域２３（保護素子２１ａを構成するダイオードのアノード）と保護素子２１ｂのｎ型半導体領域２５（保護素子２１ｂを構成するダイオードのカソード）とは第１の配線層Ｍ１で接続されている。配線層Ｍ１〜Ｍ４は、互いにコンタクト２７を介して接続されている。ここで、配線層Ｍ４は、パッド１６として形成されており、パッド１６上には、下地電極２８を介して外部電極であるバンプ２９が形成されている。このように保護素子２１ａ、２１ｂは、パッド１６およびバンプ２９と電気的に接続されている。なお、図４には、隣接するパッド１６間のピッチ（ｘａ）が示されている。
また、ｎ型半導体領域２２内には、ｎ型半導体領域３０が形成されており、保護素子２１ａを構成するダイオードのカソードとしてコンタクト（図示しない）によって引き出される。また、ｐ型半導体領域２４内には、ｐ型半導体領域３１が形成されており、保護素子２１ｂを構成するｐｎ接合ダイオードのアノードとしてコンタクト（図示しない）によって引き出される。また、半導体チップ１１の主面には分離部３２が形成されている。
ここで、例えばＱＱＶＧＡからより高精細のＱＶＧＡとするように液晶ディスプレイ５５の解像度を増加する場合、ドライバ出力回路１２の多出力化、すなわちパッド１６の数が増加する。この場合においてチップサイズの増加を抑制するためには隣接するパッド１６間を狭ピッチ化する必要がある。
図６および図７は、本発明者が多出力化に応じて検討しているＬＣＤドライバ１０２、１０３の要部を模式的に示す平面図である。これらＬＣＤドライバ１０２、１０３は多出力化に対応し、そのパッド数はＬＣＤドライバ１０１より多い。なお、図中、保護素子２１ａの保護素子面積Ｓｐ、保護素子２１ｂの保護素子面積Ｓｎおよび分離部３２にはハッチングが付されている。
図６に示すように、Ｘ方向にストレート配置された隣接するパッド１６間のピッチ（ｘｂ）は、図４で示したピッチ（ｘａ）より短いものとなっている。また、図７に示すように、Ｘ方向に千鳥配置された隣接するパッド１６間のピッチ（ｘｃ）は、図４で示したピッチ（ｘａ）より短いものとなっている。このように狭ピッチ化することによって多出力化に対応することができる。なお、図４および図５を用いて説明したように、図６および図７においても、１つのｎ型半導体領域２２の中に、１つのｐ型半導体領域２３が形成され、また、１つのｐ型半導体領域２４の中に、１つのｎ型半導体領域２５が形成されている。
また、図６および図７に示すように、隣接するパッド１６間の狭ピッチ化に伴い、パッド１６の形状も図４のものと比較してＸ方向に短く、Ｙ方向に長い形状（細長い矩形状）となっている。パッド１６の寸法が接合強度の確保、接合精度などによりドライバ出力回路１２や配線の寸法縮小に比べてあまり小さくできない。このためパッド１６の面積はほぼ同程度であるが、パッド１６の形状が図４のものと比較して、Ｘ方向に短く、Ｙ方向に長いものとなっている。
前述したように、パッド１６とドライバ出力回路１２との間には、ドライバ出力回路１２を静電破壊から保護するために、１つのパッド１６に対し、保護素子２１ａ、２１ｂを配置する必要がある。このため、ドライバ出力回路１２が多出力となる場合、パッド１６の数が増加するに伴い、保護素子２１ａ、２１ｂの数も増加し、その増加分だけ保護素子形成領域１９が拡大する。すなわち、この保護素子２１ａ、２１ｂにおいては、静電耐圧を確保するために、保護素子面積Ｓｐ、Ｓｎは一定の面積が必要となるため、パッド１６の数が増加するに伴い、保護素子面積Ｓｐ、Ｓｎも増加し、その増加分だけ保護素子形成領域１９が拡大する。
例えば、保護素子２１ａ、２１ｂを配置する場合、保護素子面積Ｓｐ、Ｓｎを細長い矩形状とすることが考えられる。この場合、保護素子２１ａ、２１ｂが半導体チップ１１で形成された領域のＹ方向において、図４の保護素子形成領域１９のＹ方向の大きさ（ｙａ）より、図６の大きさ（ｙｂ）および図７の大きさ（ｙｃ）は長くなる。したがって、半導体チップ１１のＹ方向の形状が長くなり、短辺化を図ることができなくなる。
前述したように、ＬＣＤドライバ１０１は、液晶ディスプレイ５５の画面サイズを拡大するためにＹ方向のチップ辺を短辺化することが望まれる。しかしながら、多出力、狭ピッチに対応して、単に保護素子面積Ｓｐ、Ｓｎを細長い矩形状としただけでは、例えばＬＣＤドライバ１０２、１０３の短辺化を図ることができず、ＬＣＤドライバ１０１を構成する半導体チップ１１のチップサイズが拡大してしまう。
本発明の目的は、ＬＣＤドライバのチップサイズを縮小することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置は、ＬＣＤドライバのドライバ出力回路の出力側において、第１ｐ型半導体領域およびその第１ｐ型半導体領域内に形成された第１ｎ型半導体領域からなる第１保護素子と、第２ｎ型半導体領域およびその第２ｎ型半導体領域内に形成された第２ｐ型半導体領域からなる第２保護素子とを有し、これら第１および第２保護素子は、それぞれ複数個ずつ隣接して配置されているものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
本発明の半導体装置によれば、ＬＣＤドライバのチップサイズを縮小することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、平面図であっても、ハッチングを付す場合がある。
（実施の形態１）
本実施の形態１におけるＬＣＤドライバ１は、図１、図２を参照して説明した液晶ディスプレイ５５を備えた携帯電話５１に適用されるものである。このＬＣＤドライバ１は、液晶ディスプレイ５５の液晶を駆動するドライバＩＣであり、その半導体チップ（半導体基板）の主面上に形成されたドライバ出力回路、ロジック回路などの半導体回路とともに構成される。
携帯電話の液晶ディスプレイ５５の解像度は、ＱＱＶＧＡ（１６０×１２０画素）からＱＶＧＡ（３２０×２４０画素）へ、さらにはＶＧＡ（６８０×４８０画素）へと画素数が増加する高精細の傾向にある。これに伴って、ＬＣＤドライバ１から液晶ディプレイ５５への出力数はカラー表示（ＲＧＢ）の場合、ＱＱＶＧが５２０出力、ＱＶＧＡが１０４０出力、そしてＶＧＡが２１２０出力となる。すなわち、ＬＣＤドライバ１を１チップで構成する際に１チップ当たりの出力数が高精細化により多出力となる。このため、本実施の形態１のＬＣＤドライバ１では、一定の範囲（チップサイズ）内にパッド１６を配置するにあたり、隣接するパッド１６間をピッチ化し、多出力に対応している。
図８は、本実施の形態１におけるＬＣＤドライバ１と、そのＬＣＤドライバ１に形成されている半導体回路などの配置を説明するための図である。
ＬＣＤドライバ１を構成する半導体チップ１１の主面にはドライバ出力回路１２、ロジック回路１３、グラフィックＲＡＭ１４、入力端子１５および保護素子形成領域１９に保護素子が形成されており、図８に示すように配置されている。また、平面形状が細長い矩形状の半導体チップ１１の外周であってＸ方向（長手方向）に沿う辺側に、パッド１６、１７が配置されている。
このように半導体チップ１１の平面形状は、細長い矩形状となっている。例えば、図１で示した携帯電話５１の液晶ディスプレイ５５の画面サイズをＸ方向、Ｙ方向により大きくする場合、画面を構成するガラス基板５２に実装されるＬＣＤドライバ１を縮小することが考えられる。このうちＬＣＤドライバ１は、液晶ディスプレイ５５の画面に沿うＸ方向より、Ｙ方向を短くすること（短辺化）が有効である。したがって、ＬＣＤドライバ１を構成する半導体チップ１１の平面形状が細長い矩形状となっている。
液晶ディスプレイ５５のゲート線５７に信号を出力するドライバ出力回路１２はゲートドライバ（あるいはコモンドライバ）１２ａと呼ばれる。また、ソース線５６に信号を出力するドライバ出力回路１２は、ソースドライバ（あるいはセグメントドライバ）１２ｂと呼ばれる。なお、ゲートドライバ１２ａからはアドレス信号が出力され、ソースドライバ１２ｂからはデータ信号が出力される。
ゲートドライバ１２ａおよびソースドライバ１２ｂは、それぞれ液晶ディスプレイ５５のＴＦＴ６０のゲートおよびソースにおいて、画像を時分割駆動で表示するためのドライバ出力回路１２である。また、ロジック回路１３は、各種レジスタあるいは制御回路などから構成される回路である。また、グラフィックＲＡＭ１４は、液晶ディスプレイ５５にアイコンなどをスタティック駆動で表示するための回路である。また、入力端子１５は、入出力信号の入出力バッファ回路などから構成される回路である。また、保護素子形成領域１９には、ドライバ出力回路１２を正負のサージ（静電破壊）から保護するための保護素子が形成されている。なお、後述するが、保護素子には、ｐｎ接合ダイオードが適用される。
パッド１６は、ドライバ出力回路１２のゲートドライバ１２ａからアドレス信号を出力するためのものであり、ゲートドライバ１２ａと配線（図示しない）を介して電気的に接続されている。また、パッド１６は、ドライバ出力回路１２のソースドライバ１２ｂからデータ信号を出力するためのものであり、ソースドライバ１２ｂと配線（図示しない）を介して電気的に接続されている。また、パッド１７は、図１で示したプリント回路基板５４のマイコンからヒートシール５３を介して出力された信号を入力するためのものである。
例えば、図２の液晶ディスプレイ５５において、その解像度がＱＱＶＧＡ（１６０×１２０画素）の場合、１６０本のゲート線５７と１２０×３（ＲＧＢ）本のソース線５６の合計５２０本が必要になり、それぞれに対応してパッド１６が１６０個、パッド１６ｂが３６０個必要となる。前述したように、ＬＣＤドライバ１の短辺化とする場合、Ｙ方向に沿った両辺側ではドライバ出力回路１２用のパッドを配置しないようにすることが望ましいため、図８に示すように、半導体チップ１１のＸ方向の一辺側にパッド１６が全て配置されることとなる。
図９は、図８のＬＣＤドライバ１の回路ブロック図である。ＬＣＤドライバ１は、ゲートドライバ１２ａ、ソースドライバ１２ｂ、ロジック回路１３、グラフィックＲＡＭ１４および入力端子１５などから回路が構成されている。
図１０は、保護素子２１ａ、２１ｂとドライバ出力回路１２との関係を説明するための図である。
このドライバ出力回路１２は、画素を構成する液晶が、電極表面への正負の電荷の偏りによる固定化などを防止するために、極性が正負に変化する交流信号を出力信号として用いている。このためドライバ出力回路１２は、正極出力回路４１、負極出力回路４２および出力交流化スイッチ４３を有している。
正極出力回路４１は、正極レベル選択デコーダ回路４４と正極レベル出力アンプ４５を有しており、両者とも電源電位（ＶＣＣ）と基準電位（ＧＮＤ）と接続されている。選択信号（Ｓ１）および正極基準レベル（Ｓ２）が入力された正極レベル選択デコーダ回路４４から一定の選択レベル（Ｓ３）が正極レベル出力アンプ４５で増幅されて出力交流化スイッチ４３へ出力される。また、負極出力回路４２は、負極レベル選択デコーダ回路４６と負極レベル出力アンプ４７を有しており、両者とも電源電位（ＶＣＣ）と基準電位（ＧＮＤ）と接続されている。選択信号（Ｓ４）および負極基準レベル（Ｓ５）が入力された負極レベル選択デコーダ回路４６から一定の選択レベル（Ｓ６）が正極レベル出力アンプ４７で増幅されて出力交流化スイッチ４３へ出力される。
パッド１６とドライバ出力回路１２との間で保護素子２１ａであるダイオードのアノードと保護素子２１ｂであるダイオードのカソードとが接続して配置されており、保護素子２１ａであるダイオードのカソードが電源電位（ＶＣＣ）、保護素子２１ｂであるダイオードのアノードが基準電位（ＧＮＤ）と接続されている。このため、保護素子２１ａ、２１ｂは、パッド１６からの正または負のサージによってドライバ出力回路１２が静電破壊するのを防止する保護素子としての役割をする。なお、ドライバ出力回路１２がゲートドライバ１２ａまたはソースドライバ１２ｂであっても、保護素子２１ａ、２１ｂは、パッド１６からの正負のサージによって静電破壊するのを防止する保護素子としての役割をする。
このようにドライバ出力回路１２を静電破壊から保護するために、パッド１６とドライバ出力回路１２との間には、保護素子２１ａ、２１ｂが必要である。図８に示したように、パッド１６は半導体チップ１１平面の外周側に配置されており、そのパッド１６の下部の保護素子形成領域１９には、図示しない保護素子２１ａ、２１ｂが形成される。
図１１は本実施の形態１におけるＬＣＤドライバ１の要部を模式的に示す平面図である。図１２は図１１のＹ−Ｙ線の断面図である。また、図１３は図１１の半導体チップ１１の主面を模式的に示す平面図であり、図１４〜図１７はそれぞれ第１〜第４の配線層Ｍ１〜Ｍ４の上面を模式的に示す平面図である。
なお、図１１では、理解を容易にするために半導体チップ１１の主面に形成された複数の保護素子２１ａ、２１ｂおよび透視した状態の複数のパッド１６が示されており、また、保護素子２１ａの保護素子面積Ｓｐ、保護素子２１ｂの保護素子面積Ｓｎおよび分離部３２にはハッチングが付されている。また、図示しないが、前述したようにパッド１６とドライバ出力回路１２（ゲートドライバ１２ａ、ソースドライバ１２ｂ）との間に保護素子２１（保護素子２１ａ、２１ｂ）が接続されている。
本実施の形態１では、ドライバ出力回路１２が正負のサージによる静電破壊から保護されるべく、１つのパッド１６に対応した一対のダイオード、すなわち一出力に対して２つの保護素子２１ａ、２１ｂが半導体チップ１１の主面に形成されている。また、これら保護素子２１ａおよび保護素子２１ｂは、それぞれＹ方向の同一直線状に２個ずつ配置され、更に、Ｘ方向に隣接して配置されている。また、複数のパッド１６が、保護素子２１ａまたは保護素子２１ｂ上に千鳥状に配置されている。図１１には、ＬＣＤドライバ１のＸ方向に隣接するパッド１６間のピッチ（ｘ１）が示されている。また、保護素子形成領域１９のＹ方向の大きさ（ｙ１）が示されている。
図１１および図１２に示すように、１つのｎ型半導体領域２２（ｎ型ウエル）の中に、２つのｐ型半導体領域２３が形成されている。すなわち、保護素子２１ａは、ｐ型の単結晶シリコン基板からなる半導体チップ１１の主面に形成されたｎ型半導体領域２２およびそのｎ型半導体領域２２内に形成されたｐ型半導体領域２３からなるｐｎ接合ダイオードであるため、１つのｎ型半導体領域２２の中に、２つのダイオードが形成されている。
また、図１１および図１２に示すように、１つのｐ型半導体領域２４（ｐ型ウエル）の中に、２つのｎ型半導体領域２５が形成されている。すなわち、保護素子２１ｂは、半導体チップ１１の主面に形成されたｐ型半導体領域２４およびそのｐ型半導体領域２４内に形成されたｎ型半導体領域２５からなるｐｎ接合ダイオードであるため、１つのｐ型半導体領域２４の中に、２つのダイオードが形成されている。
このため、本発明者が検討したＬＣＤドライバ１０１（図４および図５参照）とは、１つのｎ型半導体領域２２（あるいはｐ型半導体領域２４）の中に、複数（２つ）のｐ型半導体領域２３（あるいはｎ型半導体領域２５）が形成される点で相違している。
図１２および図１３に示すように、保護素子２１ａは、例えばｐ型の単結晶シリコン基板からなる半導体チップ１１の主面に形成されたｎ型半導体領域２２およびそのｎ型半導体領域２２内に形成されたｐ型半導体領域２３からなる。また、保護素子２１ｂは、半導体チップ１１の主面に形成されたｐ型半導体領域２４およびそのｐ型半導体領域２４内に形成されたｎ型半導体領域２５からなる。これら保護素子２１ａ、２１ｂはドライバ出力回路を正負のサージによる静電破壊から保護するための保護素子である。
これら保護素子２１ａ、２１ｂの上部には多層配線が形成されており、層間絶縁膜２６内に形成された４層の配線層Ｍ１〜Ｍ４が示されている。図１２および図１４に示すように、保護素子２１ａのｐ型半導体領域２３（保護素子２１ａとなるダイオードのアノード）と保護素子２１ｂのｎ型半導体領域２５（保護素子２１ｂとなるダイオードのカソード）とはコンタクト２７を介して第１の配線層Ｍ１で接続されている。すなわち、保護素子２１である保護素子２１ａのｐ型半導体領域２３と、保護素子２１である保護素子２１ｂのｎ型半導体領域２５とは電気的に接続されている。これら保護素子２１である保護素子２１ａまたは保護素子２１ｂ上には、図１１に示すように、複数のパッド１６が配置されている。
また、図１２および図１５に示すように、第１の配線層Ｍ１とはコンタクト２７を介して第２の配線層Ｍ２で接続されている。この第２の配線層Ｍ２は、電源電位（ＶＣＣ）と基準電位（ＧＮＤ）用の供給配線となる。また、図１２および図１６に示すように、第２の配線層Ｍ２とはコンタクト２７を介して第３の配線層Ｍ３と接続されている。
また、図１２および図１７に示すように、第３の配線層Ｍ３とはコンタクト２７を介して第４の配線層と接続されている。この第４の配線層Ｍ４は、パッド１６を構成するものとなる。パッド１６上には、下地電極２８を介して外部電極であるバンプ２９が形成されている。
ＬＣＤドライバ１では、このような構造とすることによって保護素子２１ａのｐ型半導体領域２３と、保護素子２１ｂのｎ型半導体領域２５とがパッド１６と電気的に接続されている。すなわち、保護素子２１ａとなるダイオードのアノードと、保護素子２１ｂとなるダイオードのカソードと、パッド１６とは電気的に接続されている。また、ｐ型半導体領域２３およびｎ型半導体領域２５は、ドライバ出力回路１２の出力と電気的に接続されている。したがって、パッド１６とドライバ出力回路１２（ゲートドライバ１２ａ、ソースドライバ１２ｂ）との間に保護素子２１ａ、２１ｂが接続されている。
また、ｎ型半導体領域２２内には、ｎ型半導体領域３０が形成されており、保護素子２１ａとなるダイオードのカソードとしてコンタクト（図示しない）によって引き出される。また、ｐ型半導体領域２４内には、ｐ型半導体領域３１が形成されており、保護素子２１ｂとなるダイオードのアノードとしてコンタクト（図示しない）によって引き出される。
また、半導体チップ１１の主面には分離部３２が形成されている。分離部３２は、例えばＬＯＣＯＳ（Local oxidation of silicon）が形成される領域である。また、分離部３２として、ＳＧＩ（Shallow Groove Isolation）またはＳＴＩ(Shallow Trench Isolation)と称される溝型の分離領域を用いて形成することもできる。ＳＴＩは、例えば、半導体基板内に形成された溝内に酸化膜や窒化膜等の絶縁膜を堆積させることで形成される。
ここで、例えばＱＱＶＧＡからより高精細のＱＶＧＡとするように液晶ディスプレイ５５の解像度を増加する場合、ドライブ出力回路１２の多出力化、すなわちパッド１６の数が増加する。この場合においてチップサイズの増加を抑制するためには隣接するパッド１６間を狭ピッチ化する必要がある。
また、前述したように、パッド１６とドライバ出力回路１２との間には、ドライバ出力回路１２を静電破壊から保護するために、１つのパッド１６に対し、一対の保護素子２１ａ、２１ｂを配置する必要がある。このため、ドライバ出力回路１２が多出力化となる場合、パッド１６の数が増加するに伴い、保護素子２１ａ、２１ｂの数も増加し、その増加分だけ保護素子形成領域１９が拡大してしまう。すなわち、保護素子２１ａ、２１ｂにおいては、静電耐圧を確保するために保護素子面積Ｓｐ、Ｓｎは一定の面積が必要となるため、パッド１６の数が増加するに従い、保護素子面積Ｓｐ、Ｓｎも増加し、その増加分だけ保護素子形成領域１９が拡大してしまう。
さらに、図１および図２で示した携帯電話５１の液晶ディスプレイ５５の画面サイズをゲート線５７方向およびソース線５６方向に、より大きくする場合、画面を構成するガラス基板５２に実装されるＬＣＤドライバ１を縮小する必要がある。特に、液晶ディスプレイ５５の画面に沿うＬＣＤドライバ１の長手方向より短手方向の大きさを、より短くすることが有効である。
したがって、ドライバ出力回路１２の多出力化に対して、チップサイズの拡大を抑制し、かつ、ＬＣＤドライバ１の短手方向をより短くするには、パッド１６間を狭ピッチ化し、かつ、保護素子形成領域１９のＹ方向の大きさを小さくする必要がある。
そこで、本実施の形態１のＬＣＤドライバ１では、保護素子２１ａおよび保護素子２１ｂとしてダイオードを適用し、保護素子２１ａを構成するダイオードのアノードと保護素子２１ｂを構成するダイオードとを電気的に接続し、その接続を保護素子２１ａまたは保護素子２１ｂ上に配置されたパッド１６およびドライバ出力回路１２の出力と電気的に接続している。すなわち、一出力（１つのパッド１６）に対して２つの保護素子２１ａ、２１ｂを配置している。
さらに、図１１に示したように、保護素子２１ａおよび保護素子２１ｂを保護素子形成領域１９のＹ方向に同一直線状にそれぞれ２個ずつ配置し、さらに、Ｙ方向にそれぞれ２個ずつ配置された保護素子２１ａおよび保護素子２１ｂをＸ方向に隣接して配置している。また、複数のパッド１６を保護素子２１ａまたは保護素子２１ｂ上に千鳥状に配置している。
したがって、多出力化に伴う保護素子２１ａ、２１ｂの増加分を、例えば図７で説明した保護素子形成領域１９のＹ方向の大きさ（ｙｃ）のように１軸方向に分配するのではなく、２軸方向（Ｘ方向）に分配することができる。このため、図１１の保護素子形成領域１９のＹ方向の大きさ（ｙ１）が、図７のその大きさ（ｙｃ）よりも小さくなり、長手方向（Ｘ方向）より短手方向（Ｙ方向）をより短くしたいＬＣＤドライバ１の要求に応じて、そのチップサイズをできるだけ縮小することができる。
このように本実施の形態１では、ＬＣＤドライバ１のチップサイズをできるだけ縮小することができる。これにより、チップ取得数を向上することができる。
また、ＬＣＤドライバ１の短手方向をより短くすることができる。これにより、ソース線方向の液晶ディスプレイ５５の画面サイズを拡大することができる。また、ＬＣＤドライバ１の短手方向をより短くすることができることにより、液晶ディスプレイ５５の周囲（ＬＣＤドライバ１の搭載領域）を覆うフレーム５１ａも縮小することができる。
（実施の形態２）
本発明の実施の形態２は、前記実施の形態１とは、特に、半導体チップに形成されるパッドの配置の点で相違する。以下に、前記実施の形態１と相違する点を中心に説明する。
図１８は、本実施の形態２におけるＬＣＤドライバ２の要部を模式的に示す平面図である。なお、理解を容易にするために半導体チップ１１の主面に形成された複数の保護素子２１ａ、２１ｂおよび透視した状態の複数のパッド１６が示されており、また、保護素子２１ａの保護素子面積Ｓｐ、保護素子２１ｂの保護素子面積Ｓｎおよび分離部３２にはハッチングが付されている。また、ＬＣＤドライバ２のＸ方向に隣接するパッド１６間のピッチ（ｘ２）が示されている。また、保護素子形成領域１９のＹ方向の大きさ（ｙ２）が示されている。また、１つのｎ型半導体領域２２（あるいはｐ型半導体領域２４）の中に、複数（２つ）のｐ型半導体領域２３（あるいはｎ型半導体領域２５）が形成されている。
前記実施の形態１で説明したように、保護素子２１ａ、２１ｂが、パッド１６とドライバ出力回路との間で電気的に接続される。この複数のパッド１６が、保護素子２１ａまたは保護素子２１ｂ上であって、Ｘ方向に同一直線状に配置されている。
このパッド１６には、ドライバ出力回路が正負のサージによる静電破壊から保護されるべく、１つのパッド１６に対応した一対のダイオード、すなわち一出力に対して２つの保護素子２１ａ、２１ｂが半導体チップ１１の主面に形成されている。これら保護素子２１ａおよび保護素子２１ｂは、それぞれＹ方向の同一直線状に２個ずつの計４個配置され、更に、Ｘ方向に隣接して配置されている。
前記実施の形態１で説明したように、ドライバ出力回路１２の多出力化に対して、チップサイズの拡大を抑制し、かつ、ＬＣＤドライバ２の短手方向をより短くするには、パッド１６間を狭ピッチ化し、かつ、保護素子形成領域１９のＹ方向の大きさを小さくする必要がある。
そこで、本実施の形態２では、保護素子２１ａおよび保護素子２１ｂを保護素子形成領域１９のＹ方向にそれぞれ２個ずつ同一直線状に配置し、それら２個の保護素子２１ａおよび２個の保護素子２１ｂの領域に、２個のパッドを配置している。すなわち、多出力化に伴う保護素子２１ａ、２１ｂの増加分を、例えば図６で説明した保護素子形成領域１９のＹ方向の大きさ（ｙｂ）のように１軸方向に分配するのではなく、２軸方向（Ｘ方向）に分配している。このため、図１８の保護素子形成領域１９のＹ方向の大きさ（ｙ２）が、図６のその大きさ（ｙｂ）よりも小さくなり、長手方向（Ｘ方向）より短手方向（Ｙ方向）をより短くしたいＬＣＤドライバ２の要求に応じて、そのチップサイズをできるだけ縮小することができる。
このようにＬＣＤドライバ２のチップサイズをできるだけ縮小することができる。これにより、チップ取得数を向上することができる。
また、ＬＣＤドライバ２の短手方向をより短くすることができる。これにより、ソース線方向の液晶ディスプレイ５５の画面サイズを拡大することができる。また、ＬＣＤドライバ２の短手方向をより短くすることができることにより、液晶ディスプレイ５５の周囲（ＬＣＤドライバ２の搭載領域）を覆うフレーム５１ａも縮小することができる。
（実施の形態３）
前記実施の形態２では、パッドが配置される方向（Ｘ方向）に対して、交差する方向（Ｙ方向）に２出力に対して４個の保護素子を配置した場合について説明したが、本実施の形態３では、３出力に対して６個の保護素子を配置した場合について、前記実施の形態１と相違する点を中心に説明する。
図１９は、本実施の形態３におけるＬＣＤドライバ３の要部を模式的に示す平面図である。なお、理解を容易にするために半導体チップ１１の主面に形成された複数の保護素子２１ａ、２１ｂおよび透視した状態の複数のパッド１６が示されており、また、保護素子２１ａの保護素子面積Ｓｐ、保護素子２１ｂの保護素子面積Ｓｎおよび分離部３２にはハッチングが付されている。また、ＬＣＤドライバ３のＸ方向に隣接するパッド１６間のピッチ（ｘ３）が示されている。また、保護素子形成領域１９のＹ方向の大きさ（ｙ３）が示されている。また、１つのｎ型半導体領域２２（あるいはｐ型半導体領域２４）の中に、複数（３つ）のｐ型半導体領域２３（あるいはｎ型半導体領域２５）が形成されている。
パッド１６には、ドライバ出力回路が正負のサージによる静電破壊から保護されるべく、１つのパッド１６に対応した一対のダイオード、すなわち一出力に対して２つの保護素子２１ａ、２１ｂが半導体チップ１１の主面に形成されている。これら保護素子２１ａおよび保護素子２１ｂは、それぞれＹ方向の同一直線状に３個ずつの計６個配置され、更に、Ｘ方向に隣接して配置されている。
前記実施の形態２で説明したように、ドライバ出力回路１２の多出力化に対して、チップサイズの拡大を抑制し、かつ、ＬＣＤドライバ２の短手方向をより短くするには、パッド１６間を狭ピッチ化し、かつ、保護素子形成領域１９のＹ方向の大きさを小さくする必要がある。
そこで、本実施の形態３では、保護素子２１ａおよび保護素子２１ｂを保護素子形成領域１９のＹ方向にそれぞれ３個ずつ同一直線状に配置し、それら３個の保護素子２１ａおよび３個の保護素子２１ｂの領域に、３個のパッドを配置している。すなわち、多出力化に伴う保護素子２１ａ、２１ｂの増加分を、例えば図６で説明した保護素子形成領域１９のＹ方向の大きさ（ｙｂ）のように１軸方向に分配するのではなく、２軸方向（Ｘ方向）に分配している。このため、図１９の保護素子形成領域１９のＹ方向の大きさ（ｙ３）が、図６のその大きさ（ｙｂ）よりも小さくなり、長手方向（Ｘ方向）より短手方向（Ｙ方向）をより短くしたいＬＣＤドライバ３の要求に応じて、そのチップサイズをできるだけ縮小することができる。
このようにＬＣＤドライバ３のチップサイズをできるだけ縮小することができる。これにより、チップ取得数を向上することができる。
また、ＬＣＤドライバ３の短手方向をより短くすることができる。これにより、ソース線方向の液晶ディスプレイ５５の画面サイズを拡大することができる。また、ＬＣＤドライバ３の短手方向をより短くすることができることにより、液晶ディスプレイ５５の周囲（ＬＣＤドライバ２の搭載領域）を覆うフレーム５１ａも縮小することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態では、ＬＣＤドライバに適用した場合について説明したが、それに限定されるものではなく、半導体回路を保護するためにパッド、バンプなどの外部電極とその半導体回路との間に保護素子を配置する半導体装置に適用することができる。
本発明は、半導体装置を製造する製造業に幅広く利用されるものである。
本発明者が検討しているＬＣＤドライバを備えた携帯電話を説明するための図である。 本発明者が検討しているＬＣＤドライバが適用される液晶ディスプレイの回路系を説明するための図である。 本発明者が検討しているＬＣＤドライバと、そのＬＣＤドライバに形成されているパッドの配置を説明するための図である。 図３のＬＣＤドライバの要部を模式的に示す平面図である。 図４のＹ−Ｙ線の断面図である。 本発明者が多出力化に応じて検討しているＬＣＤドライバの一例の要部を模式的に示す平面図である。 本発明者が多出力化に応じて検討しているＬＣＤドライバの他の一例の要部を模式的に示す平面図である。 本発明の実施の形態１におけるＬＣＤドライバと、そのＬＣＤドライバに形成されているパッドなどの配置を説明するための図である。 図８のＬＣＤドライバの回路ブロック図である。 図８のＬＣＤドライバのドライバ出力回路と保護素子との接続を説明するための図である。 図８のＬＣＤドライバの要部を模式的に示す平面図である。 図１１のＹ−Ｙ線の断面図である。 図１１の半導体基板の主面を模式的に示す平面図である。 図１１の第１配線層の上面を模式的に示す平面図である。 図１１の第２配線層の上面を模式的に示す平面図である。 図１１の第３配線層の上面を模式的に示す平面図である。 図１１の第４配線層の上面を模式的に示す平面図である。 本発明の実施の形態２におけるＬＣＤドライバの要部を模式的に示す平面図である。 本発明の実施の形態３におけるＬＣＤドライバの要部を模式的に示す平面図である。
符号の説明
１、２、３ ＬＣＤドライバ
１１ 半導体チップ
１２ ドライバ出力回路
１２ａ ゲートドライバ
１２ｂ ソースドライバ
１３ ロジック回路
１４ グラフィックＲＡＭ
１５ 入力端子
１６、１７ パッド
１９ 保護素子形成領域
２１ａ、２１ｂ 保護素子
２２ ｎ型半導体領域
２３、２４ ｐ型半導体領域
２５ ｎ型半導体領域
２６ 層間絶縁膜
２７ コンタクト
２８ 下地電極
２９ バンプ
３０ ｎ型半導体領域
３１ ｐ型半導体領域
３２ 分離部
４１ 正極出力回路
４２ 負極出力回路
４３ 出力交流化スイッチ
４４ 正極レベル選択デコーダ回路
４５ 正極レベル出力アンプ
４６ 負極レベル選択デコーダ回路
４７ 負極レベル出力アンプ
５１ 携帯電話
５１ａ フレーム
５２ ガラス基板
５３ ヒートシール
５４ プリント回路基板
５５ 液晶ディスプレイ
５６ ソース線
５７ ゲート線
５８、５９ 信号入力端子
６０ ＴＦＴ
６１ 画素電極
６２ 液晶層
６３ 対向電極
６４ ショートリング
１０１、１０２、１０３ ＬＣＤドライバ
Ｍ１、Ｍ２、Ｍ３、Ｍ４ 配線層
Ｓｐ、Ｓｎ 保護素子面積

Claims (6)

  1. ドライバ出力回路に複数の保護素子を有するＬＣＤドライバを含む半導体装置であって、
    前記複数の保護素子は、
    第１ｐ型半導体領域および前記第１ｐ型半導体領域内に形成された第１ｎ型半導体領域からなる複数の第１保護素子と、
    第２ｎ型半導体領域および前記第２ｎ型半導体領域内に形成された第２ｐ型半導体領域からなる複数の第２保護素子とを有し、
    前記第１保護素子および前記第２保護素子はそれぞれ複数個ずつ隣接して配置されており、
    前記第１保護素子の第１ｎ型半導体領域と前記第２保護素子の前記第２ｐ型半導体領域とが電気的に接続され、
    複数のパッドが、前記第１保護素子または前記第２保護素子上に配置されていることを特徴とする半導体装置。
  2. 前記第１保護素子と前記第２保護素子とは同一直線状に配置されていることを特徴とする請求項１記載の半導体装置。
  3. 前記第１保護素子の前記第１ｎ型半導体領域と前記第２保護素子の前記第２ｐ型半導体領域とが、前記パッドと電気的に接続されていることを特徴とする請求項１記載の半導体装置。
  4. 前記第１保護素子の前記第１ｎ型半導体領域と前記第２保護素子の前記第２ｐ型半導体領域とが、前記ドライバ出力回路の出力と電気的に接続されていることを特徴とする請求項１記載の半導体装置。
  5. 前記ドライバ出力回路は、ソースドライバであることを特徴とする請求項１記載の半導体装置。
  6. 前記ドライバ出力回路は、ゲートドライバであることを特徴とする請求項１記載の半導体装置。
JP2006265368A 2006-09-28 2006-09-28 半導体装置 Active JP5123510B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006265368A JP5123510B2 (ja) 2006-09-28 2006-09-28 半導体装置
TW096123073A TW200816449A (en) 2006-09-28 2007-06-26 Semiconductor device
CNA2007101436554A CN101154661A (zh) 2006-09-28 2007-08-16 半导体装置
US11/896,718 US8017999B2 (en) 2006-09-28 2007-09-05 Semiconductor device
KR1020070098362A KR20080030534A (ko) 2006-09-28 2007-09-28 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006265368A JP5123510B2 (ja) 2006-09-28 2006-09-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2008085184A JP2008085184A (ja) 2008-04-10
JP5123510B2 true JP5123510B2 (ja) 2013-01-23

Family

ID=39256203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006265368A Active JP5123510B2 (ja) 2006-09-28 2006-09-28 半導体装置

Country Status (5)

Country Link
US (1) US8017999B2 (ja)
JP (1) JP5123510B2 (ja)
KR (1) KR20080030534A (ja)
CN (1) CN101154661A (ja)
TW (1) TW200816449A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4708148B2 (ja) 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5291917B2 (ja) 2007-11-09 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5395407B2 (ja) * 2008-11-12 2014-01-22 ルネサスエレクトロニクス株式会社 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
KR20100055193A (ko) * 2008-11-17 2010-05-26 삼성전자주식회사 반도체 집적 회로 장치 및 그를 포함하는 액정 표시 장치
JP5503208B2 (ja) * 2009-07-24 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置
JP5746494B2 (ja) 2010-11-24 2015-07-08 ルネサスエレクトロニクス株式会社 半導体装置、液晶ディスプレイパネル及び携帯情報端末
KR101791577B1 (ko) * 2011-01-17 2017-10-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP5970758B2 (ja) * 2011-08-10 2016-08-17 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP2013105979A (ja) * 2011-11-16 2013-05-30 Toshiba Corp 半導体装置及びその製造方法
JP5878784B2 (ja) * 2012-02-20 2016-03-08 シャープ株式会社 参照電圧発生回路、ｄ／ａ変換回路、及び、これらを用いた表示パネル駆動用半導体装置、半導体装置、並びに、電子機器
KR20140059569A (ko) * 2012-11-08 2014-05-16 삼성전자주식회사 지그재그형 패드 배선 구조를 포함하는 반도체 소자
KR102077608B1 (ko) * 2013-09-26 2020-02-17 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 스택 패키지
JP5770875B2 (ja) * 2014-03-14 2015-08-26 ルネサスエレクトロニクス株式会社 半導体装置
JP6019183B2 (ja) * 2015-06-25 2016-11-02 ルネサスエレクトロニクス株式会社 半導体装置
JP7127510B2 (ja) * 2018-11-22 2022-08-30 セイコーエプソン株式会社 超音波素子、及び超音波装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
JP4298179B2 (ja) * 2001-02-13 2009-07-15 セイコーインスツル株式会社 半導体装置
JP4445189B2 (ja) 2002-08-29 2010-04-07 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4428504B2 (ja) * 2003-04-23 2010-03-10 株式会社ルネサステクノロジ 半導体集積回路装置
JP4846244B2 (ja) * 2005-02-15 2011-12-28 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
KR20080030534A (ko) 2008-04-04
US8017999B2 (en) 2011-09-13
JP2008085184A (ja) 2008-04-10
US20080116462A1 (en) 2008-05-22
TW200816449A (en) 2008-04-01
CN101154661A (zh) 2008-04-02

Similar Documents

Publication Publication Date Title
JP5123510B2 (ja) 半導体装置
US11727893B2 (en) Active matrix substrate and display device
CN109147572B (zh) 显示面板和显示装置
EP2978024B1 (en) Organic light emitting diode display device
KR101313918B1 (ko) 디바이스 기판
JP2007214463A (ja) 集積回路装置及び電子機器
TW200807119A (en) Display device with static electricity protecting circuit
JP2018180110A (ja) 表示装置
US20060244892A1 (en) Liquid crystal display device
JP2008064961A (ja) 配線構造、及び表示装置
JP2012114175A (ja) 半導体装置、液晶ディスプレイパネル及び携帯情報端末
JP2008116770A (ja) 表示装置
WO2020066787A1 (ja) 表示装置およびその製造方法
US7233023B2 (en) Electro-optical device, driving circuit, and electronic apparatus
TW201419476A (zh) 具有交錯排列的銲墊配線結構之半導體裝置
JP2007316105A (ja) 表示装置
CN115039165B (zh) 阵列基板和显示设备
CN221127827U (zh) 显示装置
WO2024103254A1 (en) Array substrate and display apparatus
CN115273654B (zh) 一种显示装置
US20240179973A1 (en) Display panel and display apparatus
JP2008282843A (ja) スタティック・ランダム・アクセス・メモリセル
EP4207980A1 (en) Light emitting display apparatus
JP2008293048A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090805

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5123510

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250