CN115039165B - 阵列基板和显示设备 - Google Patents

阵列基板和显示设备 Download PDF

Info

Publication number
CN115039165B
CN115039165B CN202280000986.5A CN202280000986A CN115039165B CN 115039165 B CN115039165 B CN 115039165B CN 202280000986 A CN202280000986 A CN 202280000986A CN 115039165 B CN115039165 B CN 115039165B
Authority
CN
China
Prior art keywords
region
light emitting
pixel driving
substrate
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202280000986.5A
Other languages
English (en)
Other versions
CN115039165A (zh
Inventor
于子阳
王梦奇
陈文波
蒋志亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202310580063.8A priority Critical patent/CN116978324A/zh
Publication of CN115039165A publication Critical patent/CN115039165A/zh
Application granted granted Critical
Publication of CN115039165B publication Critical patent/CN115039165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Abstract

提供一种阵列基板。阵列基板包括多个发光元件和被配置为驱动所述多个发光元件发光的多个像素驱动电路。在第一区域中，设置有所述多个像素驱动电路中的一部分像素驱动电路的晶体管，且未设置所述多个发光元件。在第二区域中，设置有所述多个发光元件中的一部分发光元件，且未设置所述多个像素驱动电路的晶体管。

Description

阵列基板和显示设备
技术领域
本发明涉及显示技术，尤其涉及一种阵列基板和显示设备。
背景技术
有机发光二极管(OLED)显示器是当今平板显示器研究领域的热点之一。与使用稳定电压控制亮度的薄膜晶体管-液晶显示器(TFT-LCD)不同，OLED由需要保持恒定以控制亮度的驱动电流驱动。OLED显示面板包括多个像素单元，该多个像素单元配置有呈多行和多列布置的像素驱动电路。每个像素驱动电路包括驱动晶体管，该驱动晶体管具有连接到每行一个栅线的栅极端和连接到每列一个数据线的漏极端。当像素单元被选通的行导通时，连接到驱动晶体管的开关晶体管导通，数据电压从数据线经由开关晶体管施加到驱动晶体管，使得驱动晶体管将与数据电压对应的电流输出到OLED器件。OLED器件被驱动以发出相应亮度的光。
发明内容
在一个方面，本公开提供了一种阵列基板，包括多个发光元件和被配置为驱动所述多个发光元件发光的多个像素驱动电路；其中，在第一区域中，设置有所述多个像素驱动电路中的一部分像素驱动电路的晶体管，且未设置所述多个发光元件；以及在第二区域中，设置有所述多个发光元件中的一部分发光元件，且未设置所述多个像素驱动电路的晶体管。
可选地，在所述第一区域中，设置有至少一行像素驱动电路的晶体管，且未设置所述多个发光元件；以及在所述第二区域中，设置有至少一行发光元件，且未设置所述多个像素驱动电路的晶体管。
可选地，在第三区域中，设置有多行发光元件和多行像素驱动电路的晶体管；以及所述第一区域与所述第二区域位于所述第三区域两侧。
可选地，所述阵列基板还包括将所述多个像素驱动电路分别连接至所述多个发光元件的多个连接线；其中，所述多个连接线中的各个连接线在基底上的正投影与其对应的像素驱动电路之外的至少一行像素驱动电路在所述基底上的正投影相交。
可选地，所述多个连接线的延伸方向之间的夹角在0度至30度之间。
可选地，所述多个连接线被布置成包括多行和多列的阵列，所述阵列至少部分地设置在所述第一区域中且至少部分地设置在所述第二区域中。
可选地，连接线的总行数与被配置为发光的子像素的总行数的比在0.9至1.1的范围内，并且连接线的总列数与被配置为发光的子像素的总列数的比在0.9至1.1的范围内。
可选地，所述多个连接线沿着从所述第一区域到所述第二区域的方向延伸。
可选地，所述多个连接线中的多个第一连接线将所述第一区域中的所述一部分像素驱动电路分别连接至第三区域中的多个对应的发光元件，所述第三区域位于所述第一区域和所述第二区域之间；以及所述多个连接线中的多个第二连接线将所述第二区域中的所述一部分发光元件分别连接至所述第三区域中的多个对应的像素驱动电路。
可选地，所述多个连接线位于第三信号线层中；其中，所述阵列基板还包括：第二平坦化层，其位于所述第三信号线层靠近基底的一侧；第三平坦化层，其位于所述第三信号线层远离所述基底的一侧；以及阳极层，其位于所述第三平坦化层远离所述第三信号线层的一侧；其中，所述多个像素驱动电路位于所述第二平坦化层远离所述第三信号线层的一侧。
可选地，所述第三区域将所述第一区域和所述第二区域隔开，在所述第三区域中设置有多行发光元件和多行像素驱动电路的晶体管。
可选地，在所述第三区域中，所述多个发光元件中的单个发光元件的单个发光层在基底上的正投影与所述多个像素驱动电路中的单个像素驱动电路在所述基底上的正投影至少部分地重叠，所述单个像素驱动电路被配置为驱动与所述单个发光元件不同的发光元件发光。
可选地，在所述第三区域中，所述多个发光元件中的单个发光元件的单个阳极在基底上的正投影与所述多个像素驱动电路中的单个像素驱动电路在所述基底上的正投影至少部分地重叠，所述单个像素驱动电路被配置为驱动与所述单个发光元件不同的发光元件发光。
可选地，所述阵列基板还包括至少部分地在所述第三区域中的多个数据线和在所述第二区域中的多个数据引线，所述多个数据引线将所述多个数据线电连接到集成电路；其中，在所述第二区域中的所述一部分发光元件在基底上的正投影与所述多个数据引线在所述基底上的正投影至少部分地重叠。
可选地，所述阵列基板还包括围绕所述第一区域、所述第二区域和所述第三区域的组合的外围区域；其中，所述外围区域包括位于第一侧的第一外围子区域、位于第二侧的第二外围子区域、位于第三侧的第三外围子区域以及位于第四侧的第四外围子区域；以及所述阵列基板还包括在所述第三外围子区域或所述第四外围子区域中的至少一个上的阵列上栅极电路。
可选地，所述多个发光元件中的各个发光元件的发光层在基底上的正投影与所述多个像素驱动电路中的对应像素驱动电路在所述基底上的正投影不重叠，所述对应像素驱动电路被配置为驱动该发光元件发光。
可选地，任一对电连接在一起的像素驱动电路和发光层在基底上的正投影不重叠；以及任一对在所述基底上具有重叠的正投影的像素驱动电路与发光元件电分离。
可选地，所述多个发光元件中的各个发光元件的阳极在基底上的正投影与所述多个像素驱动电路中的对应像素驱动电路在所述基底上的正投影不重叠，所述对应像素驱动电路被配置为驱动该发光元件发光。
可选地，任一对电连接在一起的像素驱动电路和阳极在基底上的正投影不重叠；以及任一对在所述基底上具有重叠的正投影的像素驱动电路与阳极电分离。
在另一方面，本发明提供一种显示设备，其包括本文所述或通过本文所述的方法制造的阵列基板，以及连接到所述阵列基板的一个或多个集成电路。
附图说明
根据各种公开的实施例，以下附图仅是用于说明目的的示例，并且不旨在限制本发明的范围。
图1是示出根据本公开的一些实施例中的阵列基板的结构的示意图。
图2是示出根据本公开的一些实施例中的一个像素驱动电路和相应发光元件的结构的电路图。
图3是根据本公开的一些实施例中的阵列基板的平面图。
图4A示出根据本公开的一些实施例中的一个像素驱动电路和相应发光元件的结构。
图4B示出图4A中所示的阵列基板中的半导体材料层的结构。
图4C示出图4A所示的阵列基板中的第一导电层的结构。
图4D示出图4A中所示的阵列基板中的绝缘层的结构。
图4E示出图4A所示的阵列基板中的第二导电层的结构。
图4F示出图4A中所示的阵列基板中的第一信号层的结构。
图4G示出图4A中所示的阵列基板中的第二信号层的结构。
图4H示出图4A中所示的阵列基板中的第三信号层的结构。
图4I示出图4A中所示的阵列基板中的阳极层的结构。
图4J示出图4A所示的阵列基板中的像素限定层的结构。
图4K示出图4A中所示的阵列基板中的发光层的结构。
图5A是沿图4A中的A-A’线的截面图。
图5B是沿图4A中的B-B’线的截面图。
图6A示出根据本公开的一些实施例中的阵列基板在第一区域中的结构。
图6B示出图6A中的像素驱动电路的结构。
图6C示出图6A中的连接线的结构。
图6D示出图6A中的发光元件的结构。
图7A示出根据本公开的一些实施例中的阵列基板在第二区域中的结构。
图7B示出图7A中的像素驱动电路的结构。
图7C示出图7A中的连接线的结构。
图7D示出图7A中的发光元件的结构。
图8A示出根据本公开的一些实施例中的阵列基板中的示例性实施方式。
图8B示出根据本公开的一些实施例中的阵列基板中的示例性实施方式。
图9是示出根据本公开的一些实施例中的阵列基板的结构的示意图。
图10是根据本公开的一些实施例中的阵列基板的截面图。
具体实施方式
现在将参考以下实施例更具体地描述本公开。应当注意，本文中呈现的一些实施例的以下描述仅用于说明和描述的目的。其不是穷举的或限于所公开的精确形式。
本公开尤其提供了一种阵列基板和显示设备，其基本上克服了由于现有技术的限制和缺点而导致的一个或多个问题。在一个方面，本公开提供了一种阵列基板。在一些实施例中，阵列基板包括多个发光元件和被配置为驱动所述多个发光元件发光的多个像素驱动电路。可选地，在第一区域中，设置有所述多个像素驱动电路中的一部分像素驱动电路的晶体管，且未设置所述多个发光元件。可选地，在第二区域中，设置有所述多个发光元件中的一部分发光元件，且未设置所述多个像素驱动电路的晶体管。
图1是示出根据本公开的一些实施例中的阵列基板的结构的示意图。参考图1，在一些实施例中，阵列基板包括第一区域R1和第二区域R2。在第一区域R1中，设置有多个像素驱动电路中的一部分像素驱动电路的晶体管和电容器。在第一区域R1中未设置多个发光元件。在第二区域R2中，设置有多个发光元件中的一部分发光元件。在第二区域R2中未设置多个像素驱动电路的晶体管和电容器。
在本阵列基板中可以使用各种适当的像素驱动电路。适当的驱动电路的示例包括3T1C、2T1C、4T1C、4T2C、5T2C、6T1C、7T1C、7T2C、8T1C和8T2C。在一些实施例中，多个像素驱动电路中的各个像素驱动电路是7T1C驱动电路。在本阵列基板中可以使用各种适当的发光元件。合适的发光元件的示例包括有机发光二极管、量子点发光二极管和微型发光二极管。可选地，发光元件为微型发光二极管。可选地，发光元件是包括有机发光层的有机发光二极管。
图2是示出根据本公开的一些实施例中的一个像素驱动电路和相应发光元件的结构的电路图。参考图2，在一些实施例中，各个像素驱动电路RPDC包括：驱动晶体管Td；具有第一电容器电极Ce1和第二电容器电极Ce2的存储电容器Cst；第一晶体管T1，其具有连接到多个复位控制信号线rst中的相应复位控制信号线的栅极、连接到多个第一复位信号线Vintr中的相应第一复位信号线的源极、以及连接到存储电容器Cst的第一电容器电极Ce1和驱动晶体管Td的栅极的漏极；第二晶体管T2，其具有连接到多个栅线GL中的相应栅线的栅极、连接到多个数据线DL中的相应数据线的源极、以及连接到驱动晶体管Td的源极的漏极；第三晶体管T3，其具有连接到相应栅线的栅极、连接到存储电容器Cst的第一电容器电极Ce1和驱动晶体管Td的栅极的漏极、以及连接到驱动晶体管Td的漏极的源极；第四晶体管T4，其具有连接到多个发光控制信号线em中的相应发光控制信号线的栅极、连接到多个电压供给线Vdd的相应电压供给线的源极、以及连接到驱动晶体管Td的源极和第二晶体管T2的漏极的漏极；第五晶体管T5，其具有连接到相应发光控制信号线的栅极、连接到驱动晶体管Td的漏极和第三晶体管T3的源极的源极、以及连接到发光元件LE的阳极的漏极；以及第六晶体管T6，其具有连接到多个复位控制信号线rst中的相应复位控制信号线的栅极、连接到多个第一复位信号线Vintr中的相应第一复位信号线的源极、以及连接到第五晶体管的漏极和发光元件LE的阳极的漏极。第二电容器电极Ce2连接至相应电压供应线和第四晶体管T4的源极。
图3是根据本公开的一些实施例中的阵列基板的平面图。参照图3，阵列基板包括子像素Sp的阵列。每个子像素包括电子元件，例如发光元件。在一个示例中，发光元件由相应像素驱动电路RPDC驱动。阵列基板包括多个栅线GL、多个数据线DL和多个高电压信号线Vdd。各个子像素的发光由相应像素驱动电路RPDC驱动。在一个示例中，通过多个高电压信号线Vdd中的相应一个高电压信号线将高电压信号输入到连接到发光元件的阳极的相应像素驱动电路RPDC；低电压信号被输入到发光元件的阴极。高电压信号(例如VDD信号)和低电压信号(例如VSS信号)之间的电压差是驱动电压ΔV，其驱动发光元件的发光。
在一些实施例中，阵列基板包括多个子像素。在一些实施例中，多个子像素包括各个第一子像素、各个第二子像素、各个第三子像素和各个第四子像素。可选地，阵列基板的各个像素包括相应第一子像素、相应第二子像素、相应第三子像素和相应第四子像素。阵列基板中的多个子像素以阵列布置。在一个示例中，多个子像素的阵列包括S1-S2-S3-S4格式重复阵列，其中S1代表各个第一子像素，S2代表各个第二子像素，S3代表各个第三子像素，以及S4代表各个第四子像素。在另一示例中，S1-S2-S3-S4格式是C1-C2-C3-C4格式，其中C1代表各个第一颜色的第一子像素，C2代表各个第二颜色的第二子像素，C3代表各个第三颜色的第三子像素，C4代表各个第四颜色的第四子像素。在另一示例中，S1-S2-S3-S4格式是C1-C2-C3-C2’格式，其中C1代表各个第一颜色的第一子像素，C2代表各个第二颜色的第二子像素，C3代表各个第三颜色的第三子像素，C2’代表各个第二颜色的第四子像素。在另一示例中，C1-C2-C3-C2’格式为R-G-B-G格式，其中各个第一子像素为红色子像素，各个第二子像素为绿色子像素，各个第三子像素为蓝色子像素，且各个第四子像素为绿色子像素。
在一些实施例中，阵列基板的多个子像素的最小重复单元包括相应第一子像素、相应第二子像素、相应第三子像素和相应第四子像素。可选地，各个第一子像素、各个第二子像素、各个第三子像素和各个第四子像素中的每一个包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和驱动晶体管Td。
图4A示出根据本公开的一些实施例中的一个像素驱动电路和相应发光元件的结构。图4B示出图4A中所示的阵列基板中的半导体材料层的结构。图4C示出图4A所示的阵列基板中的第一导电层的结构。图4D示出图4A中所示的阵列基板中的绝缘层的结构。图4E示出图4A所示的阵列基板中的第二导电层的结构。图4F示出图4A中所示的阵列基板中的第一信号层的结构。图4G示出图4A中所示的阵列基板中的第二信号层的结构。图4H示出图4A中所示的阵列基板中的第三信号层的结构。图4I示出图4A中所示的阵列基板中的阳极层的结构。图4J示出图4A所示的阵列基板中的像素限定层的结构。图4K示出图4A中所示的阵列基板中的发光层的结构。图5A是沿图4A中的A-A’线的截面图。图5B是沿图4A中的B-B’线的截面图。
参考图4A至图4K、图5A和图5B，在一些实施例中，阵列基板包括：基底BS；位于基底BS上的半导体材料层SML；栅极绝缘层GI，其位于半导体材料层SML远离基底BS的一侧；第一导电层CT1，其位于栅极绝缘层GI远离半导体材料层SML的一侧；绝缘层IN，其位于第一导电层GI远离栅极绝缘层GI的一侧；第二导电层CT2，其位于绝缘层IN远离第一导电层CT1的一侧；层间介质层ILD，其位于第二导电层CT2远离绝缘层IN的一侧；第一信号线层SL1，其位于层间介质层ILD远离第二导电层CT2的一侧；第一平坦化层PLN1，其位于第一信号线层SL1远离层间介质层ILD的一侧；第二信号线层SL2，其位于第一平坦化层PLN1远离第一信号线层SL1的一侧；第二平坦化层PLN2，其位于第二信号线层SL2远离第一平坦化层PLN1的一侧；第三信号线层SL3，其位于第二平坦化层PLN2远离第二信号线层SL2的一侧；第三平坦化层PLN3，其位于第三信号线层SL3远离第二平坦化层PLN2的一侧；阳极层ADL，其位于第三平坦化层PLN3远离第三信号线层SL3的一侧；像素限定层PDL，其位于阳极层ADL远离第三平坦化层PLN3的一侧；以及发光层EML，其位于像素限定层PDL远离阳极层ADL的一侧。
参照图4A至图4K，在一些实施例中，半导体材料层SML包括晶体管的有源层，包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6以及驱动晶体管Td的有源层。各种适当的半导体材料可以用于制造半导体材料层SML。用于制造半导体材料层SML的适当半导体材料的示例包括多晶硅、非晶硅和金属氧化物。
在一些实施例中，第一导电层CT1包括多个栅线GL、多个复位控制信号线rst、多个发光控制信号线em和存储电容器Cst的第一电容器电极Ce1。
图4D中描绘延伸穿过绝缘层IN的通孔。
在一些实施例中，第二导电层CT2包括防干扰块IPB、存储电容器Cst的第二电容器电极Ce2、以及多个第一复位信号线Vintr。本发明的防干扰块IPB能够有效降低串扰，尤其是相邻数据线的N1节点之间的垂直串扰。
在一些实施例中，第一信号线层SL1包括多个电压供应线Vdd、节点连接线Cln、多个第二复位信号线Vintc和多个数据线DL。节点连接线Cln将各个像素驱动电路中的第一电容器电极Ce1和第三晶体管T3的漏极连接在一起。阵列基板还包括第一通孔v1，其位于孔区域H中，且延伸穿过层间介电层ILD和绝缘层IN。可选地，节点连接线Cln通过第一通孔v1连接到第一电容器电极Ce1。在一些实施例中，第一电容器电极Ce1位于栅极绝缘层IN远离基底BS的一侧。可选地，阵列基板还包括第二通孔v2。第一通孔v1位于孔区域H中，并延伸穿过层间介质层ILD和绝缘层IN。第二通孔v2延伸穿过层间介质层ILD、绝缘层IN和栅极绝缘层GI。可选地，节点连接线Cln通过第一通孔v1连接到第一电容器电极Ce1，并且通过第二通孔v2连接到半导体材料层SML。可选地，节点连接线Cln连接到第三晶体管的漏极D3，如图4A所示。
在一些实施例中，第二信号线层SL2包括连接焊盘CP，N4节点通过连接焊盘电连接到相应发光元件的阳极。可选地，阵列基板还包括第三通孔v3，其延伸穿过第一平坦层PLN1、层间介质层ILD、绝缘层IN和栅极绝缘层GI。连接焊盘CP通过第三通孔v3连接到N4节点。
在一些实施例中，第三信号线层SL3包括多个连接线CL。多个连接线CL中的各个连接线将连接焊盘CP电连接到相应发光元件的阳极。可选地，所述阵列基板还包括延伸穿过所述第二平坦化层PLN2的第四通孔v4。多个连接线CL中的各个连接线通过第四通孔v4连接到连接焊盘CP。各种适当的导电材料可用于制造多个连接线CL。用于制造多个连接线CL的适当导电材料的示例包括诸如氧化铟锡的导电金属氧化物。
阳极层包括多个发光元件的多个阳极AD。多个阳极AD中的各个阳极连接到相应连接线。可选地，所述阵列基板还包括延伸穿过所述第三平坦化层PLN3的第五通孔v5。各个阳极通过第五通孔V5连接到相应连接线。
像素限定层PDL限定多个子像素开口SA。
在一些实施例中，有机层OL包括多个发光元件的多个发光层EML。多个发光层EML中的各个发光层电连接到多个阳极AD中的相应阳极。
多个连接线CL可以设置在各种适当的层中。在一些实施例中，多个连接线CL都在同一层中。在一些实施例中，多个连接线CL可以设置在多个层中。在一个示例中，基本上沿着列方向延伸的两个相邻的连接线可以被设置在两个不同的层中。
在一个示例中，多个连接线CL在第三信号线层SL3中；第二平坦化层PLN2位于第三信号线层SL3更靠近基底BS的一侧；第三平坦化层PLN3位于第三信号线层SL3远离基底BS的一侧；阳极层ADL位于第三平坦化层PLN3远离第三信号线层SL3的一侧；多个像素驱动电路PDC位于第二平坦化层PLN2远离第三信号线层SL3的一侧。
图6A示出根据本公开的一些实施例中的阵列基板在第一区域中的结构。图6B示出图6A中的像素驱动电路的结构。图6C示出图6A中的连接线的结构。图6D示出图6A中的发光元件的结构。图7A示出根据本公开的一些实施例中的阵列基板在第二区域中的结构。图7B示出图7A中的像素驱动电路的结构。图7C示出图7A中的连接线的结构。图7D示出图7A中的发光元件的结构。参照图6A至图6D以及图7A至图7D，在第一区域R1中，设置有至少多个像素驱动电路PDC中的一部分像素驱动电路的晶体管和电容器，且未设置多个发光元件LE。在第二区域R2中，设置有多个发光元件LE中的一部分发光元件，并且未设置多个像素驱动电路PDC的晶体管和电容器。可选地，在第一区域R1中，设置有至少一行像素驱动电路的晶体管和电容器，并且未设置多个发光元件LE。可选地，在第二区域R2中，设置有至少一行发光元件，并且未设置多个像素驱动电路PDC的晶体管和电容器。
在一些实施例中，参考图1、图6A至图6D和图7A至图7D，第一区域R1和第二区域R2位于第三区域R3两侧。可选地，在第三区域R3中，设置有多行发光元件和多行像素驱动电路的晶体管和电容器。阵列基板包括发光区域LEA，在该发光区域LEA中，阵列基板被配置为发光。发光区域LEA包括第二区域R2。第一区域R1不是发光区域LEA的一部分。阵列基板包括驱动电路区域DCA。驱动电路区DCA包括第一区域R1。第二区域R2不是驱动电路区域DCA的一部分。第一区域R1和第二区域R2之间的最短距离大于发光区域LEA沿从第一区域R1到第二区域R2的方向的总长度的50％(例如，大于60％、大于70％、大于80％、大于90％或大于95％)。
在一些实施例中，阵列基板还包括第三区域R3。第三区域R3将第一区域R1和第二区域R2间隔开。在第三区域R3中设置有多行发光元件和多行像素驱动电路的晶体管和电容器。驱动电路区域DCA和发光区域LEA在第三区域R3中彼此重叠。在一个示例中，第一区域R1、第三区域R3和第二区域R2从阵列基板的一侧到阵列基板的另一侧依次布置。
在一些实施例中，阵列基板还包括围绕第一区域R1、第二区域R2和第三区域R3的组合的外围区域。可选地，所述外围区域包括位于第一侧S1的第一外围子区域PA1、位于第二侧S2的第二外围子区域PA2、位于第三侧S3的第三外围子区域PA3以及位于第四侧S4的第四外围子区域PA4。外围区域中没有任何发光元件和任何像素驱动电路。可选地，阵列基板还包括在第三外围子区域PA3或第四外围子区域PA4中的至少一个中的阵列上栅极电路。在一个示例中，阵列上栅极电路在第三外围子区域PA3中。在另一示例中，阵列上栅极电路在第四外围子区域PA4中。在另一示例中，阵列上栅极电路部分地在第三外围子区域PA3中，并且部分地在第四外围子区域PA4中。可选地，第一区域R1位于第一侧S1，第二区域R2位于第二侧S2。
在一个示例中，第一外围子区域PA1的边距(margin)(例如，第一外围子区域PA1的外边缘和第一区域R1之间的距离)在500μm至3000μm的范围内。在另一个示例中，第二外围子区域PA2的边距(例如，第二外围子区域PA2的外边缘和第二区域R2之间的距离)在100μm至3000μm的范围内。在另一个示例中，第一外围子区域PA1的边距和第二外围子区域PA2的边距之间的差在0μm至3000μm的范围内。
在一些实施例中，多个连接线CL分别将多个像素驱动电路PDC与对应的多个发光元件连接。各个连接线RCL将对应的像素驱动电路RPDC与对应的发光元件RLE连接。
可选地，多个连接线CL中的各个连接线RCL在基底上的正投影与其对应的像素驱动电路RPDC之外的至少一行(例如，1、2、3、4、5，5行以上、10行以上、20行以上)像素驱动电路在基底上的正投影相交。各行像素驱动电路被表示为pr。
可选地，多个连接线CL中的各个连接线RCL跨过其对应的像素驱动电路RPDC之外的至少一行(例如，1、2、3、4、5，5行以上、10行以上、20行以上)像素驱动电路。各行像素驱动电路被表示为pr。
可选地，多个连接线CL中的各个连接线RCL在基底上的正投影与其对应的发光元件之外的至少一行(例如，1、2、3、4、5，5行以上、10行以上、20行以上)发光元件在基底上的正投影相交。各行发光元件被表示为er。
可选地，多个连接线CL中的各个连接线RCL跨过其对应的发光元件之外的至少一行(例如，1、2、3、4、5，5行以上、10行以上、20行以上)发光元件。各行发光元件被表示为er。
在一些实施例中，多个连接线CL的延伸方向彼此基本上平行。如本文所用，术语“基本上平行”是指角度在0度至约45度的范围内，例如0度至约5度、0度至约10度、0度至约15度、0度至约20度、0度至约25度、0度至约30度。可选地，多个连接线沿着从第一区域R1到第二区域R2的方向延伸。可选地，所述多个连接线的延伸方向之间的夹角在0度至30度之间。
在一些实施例中，多个连接线CL中的各个连接线包括平行于列方向CD的一个或多个部分以及不平行于列方向CD的一个或多个部分。列方向CD(例如，见图6B)是发光元件列的布置方向。
在一些实施例中，参考图1、图5A、图5B、图6A至图6D以及图7A至图7D，多个连接线CL中的各个连接线首先沿着远离基底BS的方向朝向第三平坦化层PLN3延伸穿过第四通孔v4，该第四通孔延伸穿过第二平坦化层PLN2；接着，在第二平坦化层PLN2的表面上，沿着从第一区域R1到第二区域R2的方向延伸；然后沿远离基底BS的方向朝向第三平坦化层PLN3延伸通过第五通孔v5，从而电连接至相应发光元件，其中第五通孔v5延伸穿过第三平坦化层PLN3。
在一些实施例中，多个连接线CL被布置在包括多行和多列的阵列中。可选地，连接线阵列至少部分地存在于第一区域R1中，并且至少部分地存在于第二区域R2中。可选地，连接线阵列从第一区域R1的一部分延伸，通过第三区域R3，并且至少部分地进入第二区域R2。
在一些实施例中，连接线的总行数与被配置为发光的子像素的总行数的比在0.9至1.1(例如，0.9至1.0，或1.0至1.1，或为1.0)的范围内，并且连接线的总列数与被配置为发光的子像素的总列数的比在0.9至1.1(例如，0.9至1.0，或1.0至1.1，或为1.0)的范围内。如本文所用，术语“被配置为发光的子像素”不包括不能发光的虚设子像素。可选地，连接线的总行数与被配置为发光的子像素的总行数相同，并且连接线的总列数与被配置为发光的子像素的总列数相同。可选地，连接线的总行数与像素驱动电路的总行数相同，连接线的总列数与像素驱动电路的总列数相同。可选地，连接线的总行数与发光元件的总行数相同，连接线的总列数与发光元件的总列数相同。可选地，连接线的总行数与被配置为发光的子像素中的阳极的总行数相同，并且连接线的总列数与被配置为发光的子像素中的阳极的总列数相同。可选地，连接线的总行数与被配置为发光的子像素中的发光层的总行数相同，并且连接线的总列数与被配置为发光的子像素中的发光层的总列数相同。
在一些实施例中，被配置为发光的子像素以m行和n列排列；因此，被配置为发光的子像素的总数为m×n。可选地，所述阵列基板还包括多个信号线，例如，多个第一电源线(Vdd)、多个第二电源线(Vss)、多个数据线和多个栅线。
可选地，连接线的总行数与栅线的总数的比在0.9至1.1(例如，0.9至1.0，或1.0至1.1，或为1.0)的范围内，并且连接线的总列数与数据线的总数的比在0.9至1.1(例如，0.9至1.0，或1.0至1.1，或为1.0)的范围内。
可选地，连接线的总列数与第一电源线的总数的比在0.9至1.1的范围内(例如，0.9至1.0，或1.0至1.1，或为1.0)。
可选地，连接线的总列数与第二电源线的总数的比在0.9至1.1的范围内(例如，0.9至1.0，或1.0至1.1，或为1.0)。
在一些实施例中，参照图6A至图6D以及图7A至图7D，多个连接线CL中的多个第一连接线将第一区域R1中的一部分像素驱动电路与第一区域R1与第二区域R2之间的第三区域R3中的一部分对应的发光元件连接。多个连接线CL中的多个第二连接线连接第二区域R2中的一部分发光元件与第三区域R3中的一部分对应的像素驱动电路。
在一些实施例中，在第三区域R3中，多个发光元件LE中的单个发光元件在基底上的正投影与多个像素驱动电路PDC中的单个像素驱动电路在基底上的正投影至少部分地重叠。所述单个像素驱动电路被配置为驱动与所述单个发光元件不同的发光元件发光。
在一些实施例中，在第三区域R3中，多个发光元件LE中的单个发光元件的单个发光层在基底上的正投影与多个像素驱动电路PDC中的单个像素驱动电路在基底上的正投影至少部分地重叠。所述单个像素驱动电路被配置为驱动与所述单个发光元件不同的发光元件发光。
在一些实施例中，在第三区域R3中，多个发光元件LE中的单个发光元件的单个阳极在基底上的正投影与多个像素驱动电路PDC中的单个像素驱动电路在基底上的正投影至少部分地重叠。所述单个像素驱动电路被配置为驱动与所述单个发光元件不同的发光元件发光。
在一些实施例中，多个发光元件LE中的各个发光元件RLE在基底上的正投影与多个像素驱动电路PDC中的对应像素驱动电路(例如，RPDC)在基底上的正投影不重叠。对应像素驱动电路被配置为驱动该发光元件RLE发光。
在一些实施例中，参照图6C，多个连接线CL在平行于列方向CD且垂直于基底的平面上的正投影彼此至少部分重叠。多个连接线CL在显示面板上延伸而不彼此交叉。
在一些实施例中，多个发光元件LE中的各个发光元件RLE与多个像素驱动电路PDC中的对应像素驱动电路(例如，RPDC)之间的距离在0μm至5000μm的范围内。在一个示例中，子像素具有x×y的尺寸；所述多个连接线CL设置在z个层中，z是大于等于1的整数；所述连接线的线宽为a；相邻连接线之间的距离为b；第四通孔的最大宽度是c，各个连接线通过第四通孔连接到连接焊盘CP；并且，在第三区域R3中，通过子像素的连接线的最大数量为N＝z×[(x-c)-b]/(a+b)。在另一示例中，多个发光元件LE中的各个发光元件RLE与多个像素驱动电路PDC中的对应的像素驱动电路之间的距离被定义为0≤d≤y×N＝y×z×[(x-c)-b]/(a+b)。
在一些实施例中，多个连接线CL中的各个连接线的长度近似为N×y。
在一些实施例中，阵列基板包括多组连接线，多组连接线中的各组包括N个连接线。同一组连接线中相邻两个连接线之间的组间距离大于等于b。分别来自相邻两组连接线的相邻两个连接线之间的组间距离大于等于(b×2)+c。
在一些实施例中，任一对电连接在一起的像素驱动电路与发光元件在基底上的正投影不重叠。任一对在基底上具有重叠的正投影的像素驱动电路与发光元件电分离。可选地，属于同一子像素的任一对像素驱动电路和发光元件在基底上的正投影不重叠。任一对在基底上具有重叠的正投影的像素驱动电路与发光元件属于不同的子像素。
在一些实施例中，多个发光元件LE中的各个发光元件RLE的发光层在基底上的正投影与多个像素驱动电路PDC中的相应像素驱动电路(例如，RPDC)在基底上的正投影不重叠。对应像素驱动电路被配置为驱动该发光元件RLE发光。
在一些实施例中，任一对电连接在一起的像素驱动电路与发光层在基底上的正投影不重叠。任一对在基底上具有重叠的正投影的像素驱动电路与发光层电分离。可选地，属于同一子像素的任一对像素驱动电路和发光层在基底上的正投影不重叠。任一对在基底上具有重叠的正投影的像素驱动电路与发光层属于不同的子像素。
在一些实施例中，多个发光元件LE中的各个发光元件RLE的阳极在基底上的正投影与多个像素驱动电路PDC中的相应像素驱动电路(例如，RPDC)在基底上的正投影不重叠。对应像素驱动电路被配置为驱动该发光元件RLE发光。
在一些实施例中，任一对电连接在一起的像素驱动电路与阳极在基底上的正投影不重叠。任一对在基底上具有重叠的正投影的像素驱动电路与阳极电分离。可选地，属于同一子像素的任一对像素驱动电路和阳极在基底上的正投影不重叠。任一对在基底上具有重叠的正投影的像素驱动电路与阳极属于不同的子像素。
参考图3、图4A至图4K以及图7A至图7D，在一些实施例中，阵列基板还包括至少部分地在第三区域R3中的多个数据线DL以及在第二区域R2中的多个数据引线DLL。多个数据引线DLL位于未设置多个像素驱动电路的晶体管和电容器的区域(例如，第二区域R2)中，多个发光元件中的一部分发光元件可以位于具有多个数据引线DLL的区域中。多个数据引线DLL将多个数据线DL电连接到集成电路IC。多个数据线DL和多个数据引线DLL之间的边界可以是虚拟线。在具有多个数据线DL的虚拟线的第一侧，设置有多个像素驱动电路的晶体管和电容器。在具有多个数据线DL的虚拟线的第二侧，未设置多个像素驱动电路的晶体管和电容器。
在一些实施例中，第二区域R2中的一部分发光元件在基底上的正投影与多个数据引线DLL在基底上的正投影至少部分地重叠。通过具有这种精致结构，可以使阵列基板的边框更窄，从而增加阵列基板的显示面积。
在一些实施例中，多个数据引线DLL位于第二区域R2的扇出区域。多个数据引线DLL中的至少一些数据引线的延伸方向与多个数据线DL的延伸方向不同。在一个示例中，多个数据线DL沿着列方向CD延伸(例如，参见图6B)。在另一示例中，多个数据引线DLL中的各个数据引线从与多个数据线DL中的相应数据线的连接点延伸到集成电路IC。在另一示例中，多个数据线DL和多个数据引线DLL之间的边界可以是连接连接点的虚拟线，在所述连接点处，多个数据线DL的延伸方向改变为多个数据引线DLL的延伸方向。
在一些实施例中，集成电路IC位于具有第二区域R的阵列基板的外围区域。
参照图1和图3，在一个示例中，发光区域LEA和集成电路IC之间的距离在1000μm至10000μm的范围内。
在一个示例中，多个数据引线DLL和多个数据线DL在同一层中，并且可选地，由相同的材料制成并在相同的图案化工艺中形成。
在另一示例中，多个数据引线DLL中的各个数据引线的至少一部分与多个数据线DL位于不同的层中。
在另一示例中，多个数据引线DLL与多个数据线DL位于不同的层中。
本阵列基板布局可以在各种适当类型的阵列基板中实现。图8A示出根据本公开的一些实施例中的阵列基板中的示例性实施方式。阵列基板的像素包括红色子像素R、蓝色子像素B、第一绿色子像素G1以及第二绿色子像素G2。图8B示出根据本公开的一些实施例中的阵列基板中的示例性实施方式。阵列基板的像素包括红色子像素R、蓝色子像素B、绿色子像素G。
图9是示出根据本公开的一些实施例中的阵列基板的结构的示意图。参考图9，在一些实施例中，阵列基板包括第一区域R1和第二区域R2。在第一区域R1中，设置有多个像素驱动电路中的一部分像素驱动电路的晶体管和电容器。第一区域R1中未设置多个发光元件。在第二区域R2中，设置有多个发光元件中的一部分发光元件。在第二区域R2中未设置多个像素驱动电路的晶体管和电容器。阵列基板还包括围绕第一区域R1、第二区域R2和第三区域R3的组合的外围区域。可选地，外围区域包括位于第一侧S1的第一外围子区域PA1、位于第二侧S2的第二外围子区域PA2、位于第三侧S3的第三外围子区域PA3、以及位于第四侧S4的第四外围子区域PA4。外围区域中未设置任何发光元件和任何像素驱动电路。可选地，阵列基板还包括至少部分地位于第一外围子区域PA1中的阵列上栅极GOA电路。在一个示例中，阵列上栅极GOA电路部分地位于第一外围子区域PA1，部分地位于第一区域R1。
图10是根据本公开的一些实施例中的阵列基板的截面图。图10示出了阵列基板在第三区域中的部分。参照图10，第n个相应连接线RCLn将第n个相应像素驱动电路PDCn连接到第n个相应发光元件LEn；第(n+1)个相应连接线RCL(n+1)将第(n+1)个相应像素驱动电路PDC(n+1)连接到第(n+1)个相应发光元件；第(n-1)个相应连接线RCL(n-1)将第(n-1)个相应像素驱动电路连接到第(n-1)个相应发光元件LE(n-1)。如图10所示，第(n-1)个相应发光元件LE(n-1)在基底BS上的正投影与第n个相应像素驱动电路PDCn在基底BS上的正投影至少部分重叠。第n个相应发光元件LEn在基底BS上的正投影与第(n+1)个相应像素驱动电路PDC(n+1)在基底BS上的正投影至少部分地重叠。
可选地，第(n-1)个相应发光元件LE(n-1)的发光层在基底BS上的正投影与第n个相应像素驱动电路PDCn在基底BS上的正投影至少部分地重叠。可选地，第n个相应发光元件LEn的发光层在基底BS上的正投影与第(n+1)个相应像素驱动电路PDC(n+1)在基底BS上的正投影至少部分地重叠。
在另一方面，本发明提供了一种显示设备，包括本文所述的或通过本文所述的方法制造的阵列基板，以及连接到阵列基板的一个或多个集成电路。适当的显示设备的示例包括但不限于电子纸、移动电话、平板计算机、电视、监视器、笔记本计算机、数字相册、GPS等。可选地，所述显示设备是有机发光二极管显示设备。可选地，所述显示设备是液晶显示设备。
在一些实施例中，显示设备包括位于窗口区域中的相机。显示设备的显示面板被配置为在窗口区域中显示图像，例如，显示面板至少部分地(例如，完全地)延伸穿过窗口区域。在一些实施例中，显示设备包括在窗口区域中的一部分发光元件，以及被配置为驱动一部分发光元件发光的一部分像素驱动电路。在窗口区域中，设置有一部分发光元件，并且未设置一部分像素驱动电路的晶体管。在窗口区域之外(例如，在正常显示区域中)，未设置一部分发光元件，并且设置有一部分像素驱动电路的晶体管。
在另一方面，本发明提供了一种制造阵列基板的方法。在一些实施例中，该方法包括形成多个发光元件和形成多个像素驱动电路，该多个像素驱动电路被配置为驱动多个发光元件发光。可选地，在第一区域中，设置有多个像素驱动电路中的一部分像素驱动电路的晶体管，并且未设置多个发光元件。可选地，在第二区域中，设置有多个发光元件中的一部分发光元件，并且未设置多个像素驱动电路的晶体管。
为了说明和描述的目的，已经给出了本发明的实施例的上述描述。其不是穷举的，也不是要将本发明限制为所公开的精确形式或示例性实施例。因此，前面的描述应当被认为是说明性的而不是限制性的。显然，许多修改和变化对于本领域技术人员将是显而易见的。选择和描述实施例是为了解释本发明的原理及其最佳模式实际应用，从而使得本领域技术人员能够理解本发明的各种实施例以及适合于所考虑的特定使用或实现的各种修改。本发明的范围旨在由所附权利要求及其等价物来限定，其中除非另有说明，否则所有术语都意味着其最广泛的合理意义。因此，术语“本发明(the invention、the presentinvention)”等不一定将权利要求范围限制为特定实施例，并且对本发明的示例性实施例的引用不意味着对本发明的限制，并且不应推断出这样的限制。本发明仅由所附权利要求的精神和范围来限定。此外，这些权利要求可能涉及使用“第一”、“第二”等，随后是名词或元素。这些术语应当被理解为命名法，并且不应当被解释为对由这些命名法所修改的元件的数量进行限制，除非已经给出了特定的数量。所描述的任何优点和益处可能不适用于本发明的所有实施例。应当理解，在不脱离由所附权利要求限定的本发明的范围的情况下，本领域技术人员可以对所描述的实施例进行改变。此外，本公开中的元件和组件都不是要贡献给公众，无论该元件或组件是否在所附权利要求中明确叙述。

Claims (16)

1.一种阵列基板，包括多个发光元件和被配置为驱动所述多个发光元件发光的多个像素驱动电路；
其中，在第一区域中，设置有所述多个像素驱动电路中的一部分像素驱动电路的晶体管，且未设置所述多个发光元件；以及
在第二区域中，设置有所述多个发光元件中的一部分发光元件，且未设置所述多个像素驱动电路的晶体管；
第三区域将所述第一区域和所述第二区域隔开，在所述第三区域中设置有多行发光元件和多行像素驱动电路的晶体管；
还包括至少部分地在所述第三区域中的多个数据线和在所述第二区域中的多个数据引线，所述多个数据引线将所述多个数据线电连接到集成电路；
其中，在所述第二区域中的所述一部分发光元件在基底上的正投影与所述多个数据引线在所述基底上的正投影至少部分地重叠；
还包括将所述多个像素驱动电路分别连接至所述多个发光元件的多个连接线；所述多个连接线中的各个连接线在基底上的正投影与其对应的像素驱动电路之外的至少一行像素驱动电路在所述基底上的正投影相交；
所述多个连接线位于第三信号线层中；
其中，所述阵列基板还包括：
第二平坦化层，其位于所述第三信号线层靠近基底的一侧；
第三平坦化层，其位于所述第三信号线层远离所述基底的一侧；以及
阳极层，其位于所述第三平坦化层远离所述第三信号线层的一侧；
其中，所述多个像素驱动电路位于所述第二平坦化层远离所述第三信号线层的一侧。
2.根据权利要求1所述的阵列基板，其中，在所述第一区域中，设置有至少一行像素驱动电路的晶体管，且未设置所述多个发光元件；以及
在所述第二区域中，设置有至少一行发光元件，且未设置所述多个像素驱动电路的晶体管。
3.根据权利要求1所述的阵列基板，其中，所述第一区域与所述第二区域位于所述第三区域两侧。
4.根据权利要求1所述的阵列基板，其中，所述多个连接线的延伸方向之间的夹角在0度至30度之间。
5.根据权利要求1所述的阵列基板，其中，所述多个连接线被布置成包括多行和多列的阵列，所述阵列至少部分地设置在所述第一区域中且至少部分地设置在所述第二区域中。
6.根据权利要求1所述的阵列基板，其中，连接线的总行数与被配置为发光的子像素的总行数的比在0.9至1.1的范围内，并且连接线的总列数与被配置为发光的子像素的总列数的比在0.9至1.1的范围内。
7.根据权利要求1所述的阵列基板，其中，所述多个连接线沿着从所述第一区域到所述第二区域的方向延伸。
8.根据权利要求7所述的阵列基板，其中，所述多个连接线中的多个第一连接线将所述第一区域中的所述一部分像素驱动电路分别连接至第三区域中的多个对应的发光元件，所述第三区域位于所述第一区域和所述第二区域之间；以及
所述多个连接线中的多个第二连接线将所述第二区域中的所述一部分发光元件分别连接至所述第三区域中的多个对应的像素驱动电路。
9.根据权利要求1所述的阵列基板，其中，在所述第三区域中，所述多个发光元件中的单个发光元件的单个发光层在基底上的正投影与所述多个像素驱动电路中的单个像素驱动电路在所述基底上的正投影至少部分地重叠，所述单个像素驱动电路被配置为驱动与所述单个发光元件不同的发光元件发光。
10.根据权利要求1所述的阵列基板，其中，在所述第三区域中，所述多个发光元件中的单个发光元件的单个阳极在基底上的正投影与所述多个像素驱动电路中的单个像素驱动电路在所述基底上的正投影至少部分地重叠，所述单个像素驱动电路被配置为驱动与所述单个发光元件不同的发光元件发光。
11.根据权利要求1至10中任一项所述的阵列基板，还包括围绕所述第一区域、所述第二区域和所述第三区域的组合的外围区域；
其中，所述外围区域包括位于第一侧的第一外围子区域、位于第二侧的第二外围子区域、位于第三侧的第三外围子区域以及位于第四侧的第四外围子区域；以及
所述阵列基板还包括在所述第三外围子区域或所述第四外围子区域中的至少一个上的阵列上栅极电路。
12.根据权利要求1至10中任一项所述的阵列基板，其中，所述多个发光元件中的各个发光元件的发光层在基底上的正投影与所述多个像素驱动电路中的对应像素驱动电路在所述基底上的正投影不重叠，所述对应像素驱动电路被配置为驱动该发光元件发光。
13.根据权利要求1至10中任一项所述的阵列基板，其中，任一对电连接在一起的像素驱动电路和发光层在基底上的正投影不重叠；以及
任一对在所述基底上具有重叠的正投影的像素驱动电路与发光元件电分离。
14.根据权利要求1至10中任一项所述的阵列基板，其中，所述多个发光元件中的各个发光元件的阳极在基底上的正投影与所述多个像素驱动电路中的对应像素驱动电路在所述基底上的正投影不重叠，所述对应像素驱动电路被配置为驱动该发光元件发光。
15.根据权利要求1至10中任一项所述的阵列基板，其中，任一对电连接在一起的像素驱动电路和阳极在基底上的正投影不重叠；以及
任一对在所述基底上具有重叠的正投影的像素驱动电路与阳极电分离。
16.一种显示设备，包括根据权利要求1至15中任一项所述的阵列基板以及连接到所述阵列基板的一个或多个集成电路。
CN202280000986.5A 2022-04-29 2022-04-29 阵列基板和显示设备 Active CN115039165B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310580063.8A CN116978324A (zh) 2022-04-29 2022-04-29 阵列基板和显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/090337 WO2023206377A1 (en) 2022-04-29 2022-04-29 Array substrate and display apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310580063.8A Division CN116978324A (zh) 2022-04-29 2022-04-29 阵列基板和显示设备

Publications (2)

Publication Number Publication Date
CN115039165A CN115039165A (zh) 2022-09-09
CN115039165B true CN115039165B (zh) 2023-05-30

Family

ID=83130135

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310580063.8A Pending CN116978324A (zh) 2022-04-29 2022-04-29 阵列基板和显示设备
CN202280000986.5A Active CN115039165B (zh) 2022-04-29 2022-04-29 阵列基板和显示设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310580063.8A Pending CN116978324A (zh) 2022-04-29 2022-04-29 阵列基板和显示设备

Country Status (2)

Country Link
CN (2) CN116978324A (zh)
WO (1) WO2023206377A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266765A (zh) * 2007-03-16 2008-09-17 统宝光电股份有限公司 色序背光式液晶显示器及相关方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106603772B (zh) * 2017-01-26 2019-12-27 Oppo广东移动通信有限公司 电子装置及图像获取方法
CN107293570B (zh) * 2017-05-12 2019-10-22 上海天马微电子有限公司 一种显示面板和显示装置
KR20200064230A (ko) * 2018-11-28 2020-06-08 삼성디스플레이 주식회사 유기 발광 표시 장치
CN111584591B (zh) * 2020-05-22 2023-03-28 京东方科技集团股份有限公司 显示面板、驱动方法及显示装置
CN113870767B (zh) * 2020-06-29 2023-02-07 京东方科技集团股份有限公司 像素电路、显示基板、显示面板和显示装置
CN113972237A (zh) * 2020-07-24 2022-01-25 京东方科技集团股份有限公司 一种显示面板及显示装置
KR20220019160A (ko) * 2020-08-06 2022-02-16 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR20220027365A (ko) * 2020-08-26 2022-03-08 삼성디스플레이 주식회사 표시장치
CN113809112A (zh) * 2021-08-06 2021-12-17 武汉天马微电子有限公司 一种显示面板及显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266765A (zh) * 2007-03-16 2008-09-17 统宝光电股份有限公司 色序背光式液晶显示器及相关方法

Also Published As

Publication number Publication date
CN116978324A (zh) 2023-10-31
CN115039165A (zh) 2022-09-09
WO2023206377A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
CN107452773A (zh) 有机发光显示装置
US11444143B2 (en) AMOLED display panel and corresponding display device
US11810504B2 (en) Display substrate and display device
CN107689210A (zh) 显示设备
US11092863B2 (en) Storage capacitor, display device using the same and method for manufacturing the same
JP6056072B2 (ja) 表示装置
US20220208902A1 (en) Electroluminescence Display
CN115668343B (zh) 阵列基板和显示设备
TW201732763A (zh) 顯示器及其畫素結構
CN115039165B (zh) 阵列基板和显示设备
CN115398638B (zh) 显示面板
WO2022160255A1 (en) Array substrate and display apparatus
US20220302219A1 (en) Array substrate and display apparatus
WO2024065624A1 (en) Array substrate and display apparatus
WO2023115406A1 (en) Array substrate and display apparatus
WO2023039842A1 (en) Array substrate and display apparatus
US11910678B1 (en) Display panel and display device
WO2024020928A1 (en) Array substrate and display apparatus
US20230137482A1 (en) Array substrate and display apparatus
US20230371329A1 (en) Array substrate and display apparatus
CN115548078A (zh) 显示面板及显示装置
JP2004260133A (ja) 配線基板及び電気光学装置並びにこれらの製造方法並びに電子機器
CN117413631A (zh) 显示面板和显示设备
CN116913927A (zh) 显示基板和显示装置
CN116941345A (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant