KR20220027365A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20220027365A
KR20220027365A KR1020200108047A KR20200108047A KR20220027365A KR 20220027365 A KR20220027365 A KR 20220027365A KR 1020200108047 A KR1020200108047 A KR 1020200108047A KR 20200108047 A KR20200108047 A KR 20200108047A KR 20220027365 A KR20220027365 A KR 20220027365A
Authority
KR
South Korea
Prior art keywords
disposed
auxiliary
line
scan
pixel
Prior art date
Application number
KR1020200108047A
Other languages
English (en)
Inventor
정준기
최선영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200108047A priority Critical patent/KR20220027365A/ko
Priority to US17/337,481 priority patent/US11532276B2/en
Priority to CN202110988718.6A priority patent/CN114122074A/zh
Publication of KR20220027365A publication Critical patent/KR20220027365A/ko
Priority to US18/083,633 priority patent/US20230119107A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Abstract

본 발명은, 메인표시영역, 컴포넌트영역, 및 주변영역을 포함하고, 기판; 상기 기판 상에서 상기 컴포넌트영역에 배치된 보조 부화소; 상기 기판 상에서 상기 주변영역에 배치된 보조 화소회로; 상기 보조 부화소와 상기 보조 화소회로를 연결하는 연결배선; 상기 기판 상에서 상기 주변영역에 배치되고, 상기 보조 화소회로에 연결된 보조 스캔선; 및 상기 기판 상에서 상기 주변영역에 배치되고, 상기 보조 스캔선을 통해 상기 보조 화소회로에 스캔신호를 출력하는 보조 스캔구동회로;를 포함하는 표시장치를 개시한다.

Description

표시장치{Display device}
본 발명의 실시예들은 표시장치에 관한 것으로서, 더 상세하게는 전자요소인 컴포넌트가 배치되는 영역에서도 이미지를 디스플레이할 수 있도록 표시영역이 확장된 표시장치에 관한 것이다.
근래에 표시장치는 그 용도가 다양해지고 있다. 또한, 표시장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시장치가 다양하게 활용됨에 따라 표시장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 표시장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명의 실시예들은 전자요소인 컴포넌트가 배치되는 영역에서도 이미지를 디스플레이할 수 있도록 표시영역이 확장된 표시장치를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예에 따른 표시장치는, 메인표시영역, 컴포넌트영역, 및 주변영역을 포함하고, 기판; 상기 기판 상에서 상기 메인표시영역에 배치된 복수의 제1화소회로들; 상기 기판 상에서 상기 메인표시영역에 배치되고, 상기 제1화소회로들에 연결된 복수의 메인 스캔선들; 상기 기판 상에서 상기 주변영역에 배치된 복수의 제2화소회로들; 상기 기판 상에서 상기 주변영역에 배치되고, 상기 제2화소회로들에 연결된 복수의 보조 스캔선들; 상기 기판 상에서 상기 주변영역에 배치되고, 상기 복수의 메인 스캔선들을 통해 상기 복수의 제1화소회로들에 제1스캔신호를 출력하는 제1스캔구동회로; 및 상기 기판 상에서 상기 주변영역에 배치되고, 상기 복수의 보조 스캔선들을 통해 상기 복수의 제2화소회로들에 제2스캔신호를 출력하는 제2스캔구동회로;를 포함하고, 상기 제2스캔신호의 출력 간격은 상기 제1스캔신호의 출력 간격보다 크다.
상기 제2스캔구동회로는 복수의 제2스테이지들 및 상기 복수의 제2스테이지들 사이에 배치된 복수의 더미 스테이지들을 포함하고, 상기 보조 스캔선들 각각은 상기 복수의 제2스테이지들 중 대응하는 제2스테이지에 연결될 수 있다.
상기 보조 스캔선들 각각은, 상기 제2화소회로들에 연결된 제1보조 스캔선과, 상기 제1보조 스캔선을 제2스테이지의 출력선에 연결하는 제2보조 스캔선을 포함할 수 있다.
상기 제1보조 스캔선과 상기 제2보조 스캔선은 동일층에 일체로 구비될 수 있다.
상기 제1보조 스캔선과 상기 제2보조 스캔선은 절연층을 사이에 두고 서로 다른 층에 배치되고, 컨택홀을 통해 연결될 수 있다.
상기 보조 스캔선들의 제2보조 스캔선들의 길이가 서로 상이할 수 있다.
상기 보조 스캔선들의 제2보조 스캔선들 중 일부가 굴곡을 가지고, 상기 굴곡을 갖는 제2보조 스캔선들의 굴곡 횟수가 상이할 수 있다.
상기 표시장치는, 상기 주변영역에 배치되고, 상기 굴곡을 갖는 제2보조 스캔선들 중 일부에 중첩하는 영역을 갖는 전원공급선;을 더 포함할 수 있다.
상기 복수의 제2스테이지들 및 상기 복수의 더미 스테이지들 각각은, 쉬프트 스테이지와 출력버퍼를 포함할 수 있다.
상기 복수의 제2스테이지들의 출력버퍼들의 사이즈는 연결된 상기 제2보조 스캔선의 길이에 비례할 수 있다.
상기 제1스캔구동회로는 복수의 제1스테이지들을 포함하고, 상기 복수의 제1스테이지들 각각은 쉬프트 스테이지와 출력버퍼를 포함할 수 있다.
상기 복수의 제2스테이지들의 출력버퍼들의 사이즈는 상기 복수의 제1스테이지들의 출력버퍼들의 사이즈와 상이할 수 있다.
상기 표시장치는, 상기 기판 상에서 상기 메인표시영역에 배치되고, 상기 제1화소회로들과 연결된 제1부화소들; 상기 기판 상에서 상기 컴포넌트영역에 배치된 제2부화소들; 및 상기 제2부화소들과 상기 제2화소회로들을 연결하는 연결배선들;을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시장치는, 메인표시영역, 컴포넌트영역, 및 주변영역을 포함하고, 기판; 상기 기판 상에서 상기 컴포넌트영역에 배치된 보조 부화소; 상기 기판 상에서 상기 주변영역에 배치된 보조 화소회로; 상기 보조 부화소와 상기 보조 화소회로를 연결하는 연결배선; 상기 기판 상에서 상기 주변영역에 배치되고, 상기 보조 화소회로에 연결된 보조 스캔선; 및 상기 기판 상에서 상기 주변영역에 배치되고, 상기 보조 스캔선을 통해 상기 보조 화소회로에 스캔신호를 출력하는 보조 스캔구동회로;를 포함하고, 상기 보조 스캔구동회로는 복수의 스테이지들 및 상기 복수의 스테이지들 사이에 배치된 복수의 더미 스테이지들을 포함하고, 상기 보조 스캔선은 상기 복수의 스테이지들 중 대응하는 스테이지에 연결된다.
상기 보조 스캔선은 상기 제2화소회로에 연결된 제1보조 스캔선과, 상기 제1보조 스캔선을 대응하는 스테이지의 출력선에 연결하는 제2보조 스캔선을 포함할 수 있다.
상기 복수의 스테이지들 및 상기 복수의 더미 스테이지들 각각은, 쉬프트 스테이지와 출력버퍼를 포함하고, 상기 복수의 스테이지들의 출력버퍼들의 사이즈는 연결된 상기 제2보조 스캔선의 길이에 비례할 수 있다.
상기 제2보조 스캔선의 일부영역이 굴곡을 가질 수 있다.
상기 표시장치는, 상기 주변영역에 배치되고, 상기 제2보조 스캔선에 중첩하는 영역을 갖는 전원공급선;을 더 포함할 수 있다.
상기 제1보조 스캔선과 상기 제2보조 스캔선은 절연층을 사이에 두고 서로 다른 층에 배치되고, 컨택홀을 통해 연결될 수 있다.
상기 표시장치는, 상기 기판 상에서 상기 메인표시영역에 배치된 메인 부화소; 상기 기판 상에서 상기 메인표시영역에 배치되고, 상기 메인 부화소와 연결된 메인 화소회로; 상기 기판 상에서 상기 메인표시영역에 배치되고, 상기 메인 화소회로에 연결된 메인 스캔선; 및 상기 기판 상에서 상기 주변영역에 배치되고, 상기 메인 스캔선을 통해 상기 메인 화소회로에 스캔신호를 출력하는 메인 스캔구동회로;를 더 포함할 수 있다.
상기한 바와 같이, 본 실시예들에 의한 표시장치는, 컴포넌트영역에는 화소회로가 배치되지 않는 바, 보다 넓은 투과영역을 확보하여 투과율을 개선할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시하는 사시도이다.
도 2a 및 도 2b는 실시예들에 따른 표시장치의 단면의 일부를 개략적으로 도시하는 단면도들이다.
도 3은 도 1의 표시장치에 포함될 수 있는 표시패널을 개략적으로 나타내는 평면도이다.
도 4는 실시예들에 따른 표시패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 5는 일 실시예에 따른 메인 스캔선(SLm) 및 보조 스캔선(SLa)의 배치를 개략적으로 나타낸 평면도이다.
도 6은 도 5의 메인 스캔선(SLm)과 보조 스캔선(SLa)으로 인가되는 스캔신호를 나타낸 타이밍도이다.
도 7 및 도 8은 일 실시예에 따른 스캔구동회로를 개략적으로 나타낸 블록도들이다.
도 9는 도 7 및 도 8의 스캔구동회로에 포함된 스캔신호 출력 블록들을 나타낸 도면이다.
도 10은 일 실시예에 따른 도 3의 A부분에 대응하는 확대 평면도이다.
도 11은 일 실시예에 따른 도 3의 B부분에 대응하는 확대 평면도이다.
도 12a 및 도 12b는 보조 스캔선(SLa)을 나타낸 단면도들이다.
도 13 및 도 14는 일 실시예에 따른 제2보조스캔선을 나타낸 도면들이다.
도 15 및 도 16은 각각은 제1 및 제2부화소들(Pm, Pa)을 구동하는 화소회로의 등가회로도이다.
도 17은 도 1의 표시장치에 포함될 수 있는 표시패널(10')을 개략적으로 나타내는 평면도이다.
도 18은 일 실시예에 따른 도 17의 C부분에 대응하는 확대 평면도이다.
도 19는 일 실시예에 따른 도 17의 D부분에 대응하는 확대 평면도이다.
도 20은 일 실시예에 따른 표시패널의 일부를 개략적으로 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예들에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다. 이하의 실시예들에서, 제1구성요소가 제2구성요소에 "중첩"한다는 제1구성요소가 제2구성요소의 위 또는 아래에 위치함을 의미한다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 표시장치(1)는 표시영역(DA)과 표시영역(DA) 외측의 주변영역(DPA)을 포함한다. 표시영역(DA)은 컴포넌트영역(CA)과, 컴포넌트영역(CA)을 적어도 부분적으로 둘러싸는 메인표시영역(MDA)을 포함한다. 즉, 컴포넌트영역(DA)과 메인표시영역(MDA) 각각은 개별적으로 또는 함께 이미지를 디스플레이 할 수 있다. 주변영역(DPA)은 표시요소들이 배치되지 않은 일종의 비표시영역일 수 있다. 표시영역(DA)은 주변영역(DPA)에 의해 전체적으로 둘러싸일 수 있다.
도 1은 메인표시영역(MDA)의 내에 하나의 컴포넌트영역(CA)이 위치하는 것을 도시한다. 다른 실시예로, 표시장치(1)는 2개 이상의 컴포넌트영역(CA)들을 가질 수 있고, 복수 개의 컴포넌트영역(CA)들의 형상 및 크기는 서로 상이할 수 있다. 표시장치(1)의 상면에 대략 수직인 방향에서 보았을 시, 컴포넌트영역(CA)의 형상은 원형, 타원형, 사각형 등의 다각형, 별 형상 또는 다이아몬드 형상 등 다양한 형상을 가질 수 있다. 그리고 도 1에서는 표시장치(1)의 상면에 대략 수직인 방향에서 보았을 시 대략 사각형 형상을 갖는 메인표시영역(MDA)의 (+y 방향) 상측 중앙에 컴포넌트영역(CA)이 배치된 것으로 도시하고 있으나, 컴포넌트영역(CA)은 사각형인 메인표시영역(MDA)의 일측, 예컨대 우상측 또는 좌상측에 배치될 수도 있다.
표시장치(1)는 메인표시영역(MDA)에 배치된 복수의 제1부화소(Pm)(또는 메인 부화소)들과 컴포넌트영역(CA)에 배치된 복수의 제2부화소(Pa)(또는 보조 부화소)들을 이용하여 이미지를 제공할 수 있다.
컴포넌트영역(CA)에는 도 2를 참조하여 후술하는 것과 같이, 컴포넌트영역(CA)에 대응하여 표시패널의 하부에 전자요소인 컴포넌트(40)가 배치될 수 있다. 컴포넌트(40)는 적외선 또는 가시광선 등을 이용하는 카메라로서, 촬상소자를 구비할 수도 있다. 또는 컴포넌트(40)는 태양전지, 플래시(flash), 조도 센서, 근접 센서, 홍채 센서일 수 있다. 또는 컴포넌트(40)는 음향을 수신하는 기능을 가질 수도 있다. 이러한 컴포넌트(40)의 기능이 제한되는 것을 최소화하기 위해, 컴포넌트영역(CA)은 컴포넌트(40)로부터 외부로 출력되거나 외부로부터 컴포넌트(40)를 향해 진행하는 빛 또는/및 음향 등이 투과할 수 있는 투과영역(TA)을 포함할 수 있다. 본 발명의 일 실시예에 따른 표시패널 및 이를 구비하는 표시장치의 경우, 컴포넌트영역(CA)을 통해 광이 투과하도록 할 시, 광 투과율은 약 10% 이상, 보다 바람직하게 40% 이상이거나, 25% 이상이거나 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
컴포넌트영역(CA)에는 복수의 제2부화소(Pa)들이 배치될 수 있다. 복수 개의 보조 부화소(Pa)들은 빛을 방출하여, 소정의 이미지를 제공할 수 있다. 컴포넌트영역(CA)에서 디스플레이 되는 이미지는 보조 이미지로, 메인표시영역(MDA)에서 디스플레이 되는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 컴포넌트영역(CA)은 빛 및 음향이 투과할 수 있는 투과영역(TA)을 구비하며, 투과영역(TA) 상에 부화소가 배치되지 않는 경우, 단위 면적 당 배치될 수 있는 제2부화소(Pa)들의 수가 메인표시영역(MDA)에 단위 면적 당 배치되는 제1부화소(Pm)들의 수에 비해 적을 수 있다.
도 2a 및 도 2b는 실시예들에 따른 표시장치의 단면의 일부를 개략적으로 도시하는 단면도들이다.
도 2a를 참조하면, 표시장치(1)는 표시패널(10) 및 표시패널(10)과 중첩 배치된 컴포넌트(40)를 포함할 수 있다. 표시패널(10) 상부에는 표시패널(10)을 보호하는 커버 윈도우(미도시)가 더 배치될 수 있다.
표시패널(10)은 컴포넌트(40)와 중첩되는 영역인 컴포넌트영역(CA) 및 메인 이미지가 디스플레이되는 메인표시영역(MDA)를 포함한다. 표시패널(10)은 기판(100), 기판(100) 상의 표시층(DISL), 표시층(DISL) 상의 터치스크린층(TSL), 광학기능층(OFL) 및 기판(100) 하부에 배치된 패널보호부재(PB)를 포함할 수 있다.
표시층(DISL)은 박막트랜지스터(TFT)를 포함하는 회로층(PCL), 표시요소인 발광소자(light emitting element, EDm, EDa), 및 박막봉지층(TFEL) 또는 밀봉기판(미도시)과 같은 밀봉부재(ENCM)를 포함할 수 있다. 기판(100)과 표시층(DISL) 사이, 즉 표시층(DISL) 내에는 절연층(IL, IL')이 배치될 수 있다.
표시패널(10)의 메인표시영역(MDA)에는 제1화소회로(PCm)(또는 메인 화소회로) 및 이와 연결된 제1발광소자(EDm)가 배치될 수 있다. 제1화소회로(PCm)는 적어도 하나의 박막트랜지스터(TFT)를 포함하며, 제1발광소자(EDm)의 발광을 제어할 수 있다. 제1부화소(Pm)는 제1발광소자(EDm)의 발광에 의해서 구현될 수 있다.
표시패널(10)의 컴포넌트영역(CA)에는 제2발광소자(EDa)가 배치되어 제2부화소(Pa)를 구현할 수 있다. 본 실시예에서, 제2발광소자(EDa)를 구동하는 제2화소회로(PCa)(또는 보조화소회로)는 컴포넌트영역(CA)에 배치되지 않고, 비표시영역인 주변영역(DPA)에 배치될 수 있다. 다른 실시예로서, 제2화소회로(PCa)는 메인표시영역(MDA)의 일부에 배치되거나, 메인표시영역(MDA)과 컴포넌트영역(CA)의 사이에 배치될 수 있는 등 다양한 변형이 가능할 수 있다. 즉, 제2화소회로(PCa)는 제2발광소자(EDa)와 비중첩되도록 배치될 수 있다.
제2화소회로(PCa)는 적어도 하나의 박막트랜지스터(TFT)를 포함하며, 연결배선(TWL)에 의해서 제2발광소자(EDa)와 전기적으로 연결될 수 있다. 제2화소회로(PCa)는 제2발광소자(EDa)의 발광을 제어할 수 있다. 제2부화소(Pa)는 제2발광소자(EDa)의 발광에 의해서 구현될 수 있다. 컴포넌트영역(CA) 중 제2발광소자(EDa)가 배치되는 영역을 보조표시영역(ADA)라 할 수 있다.
또한, 컴포넌트영역(CA)에서 표시요소인 제2발광소자(EDa)가 배치되지 않는 영역을 투과영역(TA)이라 할 수 있다. 투과영역(TA)은 컴포넌트영역(CA)에 대응하여 배치된 컴포넌트(40)로부터 방출되는 빛/신호 또는 컴포넌트(40)로 입사되는 빛/신호가 투과(tansmission)되는 영역일 수 있다. 보조표시영역(ADA)과 투과영역(TA)은 컴포넌트영역(CA)에서 교번적으로 배치될 수 있다. 제2화소회로(PCa)와 제2발광소자(EDa)를 연결하는 연결배선(TWL)은 투과영역(TA)에 배치될 수 있다. 연결배선(TWL)은 투과율이 높은 투명 전도성 물질로 구비될 수 있어, 투과영역(TA)에 연결배선(TWL)이 배치된다고 하더라도, 투과영역(TA)의 투과율은 확보될 수 있다.
본 실시예에서는, 컴포넌트영역(CA)에 제2화소회로(PCa)가 배치되지 않으므로, 투과영역(TA)의 면적이 확보될 수 있어 광 투과율이 보다 향상될 수 있다.
회로층(PCL) 및 표시요소는 박막봉지층(TFEL)으로 커버되거나, 밀봉기판으로 커버될 수 있다. 일부 실시예에서, 박막봉지층(TFEL)은 도 2에 도시된 바와 같이 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 박막봉지층(TFEL)은 제1 및 제2무기봉지층(131, 133) 및 이들 사이의 유기봉지층(132)을 포함할 수 있다.
제1무기봉지층(131) 및 제2무기봉지층(133)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있다. 유기봉지층(132)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
제1무기봉지층(131), 유기봉지층(132) 및 제2무기봉지층(133)은 메인표시영역(MDA) 및 컴포넌트영역(CA)을 커버하도록 일체로 형성될 수 있다.
밀봉부재(ENCM)가 밀봉기판(미도시)인 경우, 밀봉기판은 표시요소를 사이에 두고 기판(100)과 마주보도록 배치될 수 있다. 밀봉기판과 표시요소 사이에는 갭이 존재할 수 있다. 밀봉기판은 글래스를 포함할 수 있다. 기판(100)과 밀봉기판 사이에는 프릿(frit) 등으로 이루어진 실런트가 배치되며, 실런트는 전술한 주변영역(DPA)에 배치될 수 있다. 주변영역(DPA)에 배치된 실런트는 표시영역(DA)을 둘러싸면서 측면을 통해 수분이 침투하는 것을 방지할 수 있다.
터치스크린층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치스크린층(TSL)은 터치전극 및 터치전극과 연결된 터치 배선들을 포함할 수 있다. 터치스크린층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치스크린층(TSL)은 박막봉지층(TFEL) 상에 형성될 수 있다. 또는, 터치스크린층(TSL)은 터치기판 상에 별도로 형성된 후 광학 투명 접착제(OCA)와 같은 점착층을 통해 박막봉지층(TFEL) 상에 결합될 수 있다. 일 실시예로서, 터치스크린층(TSL)은 박막봉지층(TFEL) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치스크린층(TSL)과 박막봉지층(TFEL) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 반사방지층을 포함할 수 있다. 반사방지층은 외부에서 표시장치(1)를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다.
일부 실시예에서, 광학기능층(OFL)은 편광 필름일 수 있다. 광학기능층(OFL)은 투과영역(TA)에 대응하는 개구(OFL_OP)를 구비할 수 있다. 이에 따라, 투과영역(TA)의 광투과율이 현저히 향상될 수 있다. 상기 개구(OFL_OP)에는 광투명수지(OCR, optically clear resin)와 같은 투명한 물질이 채워질 수 있다.
일부 실시예에서, 광학기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함하는 필터 플레이트로 구비될 수 있다.
일부 실시예에서, 광학기능층(OFL)은 반사방지층 상부에 다층 구조를 더 포함할 수 있다. 다층 구조는 제1층 및 제1층 상의 제2층을 포함할 수 있다. 제1층 및 제2층은 유기 절연 물질을 포함할 수 있으며, 서로 상이한 굴절률을 가질 수 있다. 예컨대, 제2층의 굴절률은 제1층의 굴절률보다 클 수 있다.
표시패널(10) 상부에는 커버 윈도우(미도시)가 배치되어, 표시패널(10)을 보호할 수 있다. 광학기능층(OFL)은 커버 윈도우에 광학 투명 접착제로 부착되거나, 터치스크린층(TSL)에 광학 투명 접착제로 부착될 수 있다.
패널보호부재(PB)는 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 패널보호부재(PB)는 컴포넌트영역(CA)에 대응하는 개구(PB_OP)를 구비할 수 있다. 패널보호부재(PB)에 개구(PB_OP)를 구비함으로써, 컴포넌트영역(CA)의 광 투과율을 향상시킬 수 있다. 패널보호부재(PB)는 폴리에틸렌 테레프탈레이트(polyethyeleneterepthalate, PET) 또는 폴리이미드(polyimide, PI)를 포함하여 구비될 수 있다.
컴포넌트영역(CA)의 면적은 컴포넌트(40)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 패널보호부재(PB)에 구비된 개구(PB_OP)의 면적은 상기 컴포넌트영역(CA)의 면적과 일치하지 않을 수 있다.
또한, 컴포넌트영역(CA)에는 복수의 컴포넌트(40)들이 배치될 수 있다. 복수의 컴포넌트(40)들은 서로 기능을 달리할 수 있다. 예컨대, 복수의 컴포넌트(40)들은 카메라(촬상소자), 태양전지, 플래시(flash), 근접 센서, 조도 센서, 홍채 센서 중 적어도 두 개를 포함할 수 있다.
도 2b와 같이, 일 실시예에 따른 표시장치(1)는 컴포넌트영역(CA)의 제2발광소자(EDa)의 하부에 하부금속층(BML)을 포함할 수 있다. 하부금속층(BML)은 기판(100)과 제2발광소자(EDa) 사이에서, 제2발광소자(EDa)와 중첩하도록 배치될 수 있다. 이러한 하부금속층(BML)은 외부 광이 제2발광소자(EDa)에 도달하는 것을 차단할 수 있다. 한편, 하부 금속층(BML)은 컴포넌트영역(CA) 전체에 대응하도록 형성되고, 투과영역(TA)에 대응하는 하부-홀을 포함하도록 구비될 수 있다. 이 경우, 하부-홀은 다각형, 원형, 또는 비정형 형상 등 다양한 형상으로 구비되어 외부 광의 회절 특성을 조절하는 역할을 할 수 있다.
도 3은 도 1의 표시장치에 포함될 수 있는 표시패널을 개략적으로 나타내는 평면도이다.
도 3을 참조하면, 표시패널(10)을 이루는 각종 구성요소들은 기판(100) 상에 배치된다. 기판(100)은 표시영역(DA) 및 표시영역(DA)을 둘러싸는 주변영역(DPA)을 포함한다. 표시영역(DA)은 메인 이미지가 디스플레이 되는 메인표시영역(MDA)과, 투과영역(TA)을 가지며 보조 이미지가 디스플레이 되는 컴포넌트영역(CA)을 포함한다. 보조 이미지는 메인 이미지와 함께 하나의 전체 이미지를 형성할 수도 있고, 보조 이미지는 메인 이미지로부터 독립된 이미지일 수도 있다.
메인표시영역(MDA)에는 복수의 제1부화소(Pm)들이 배치된다. 제1부화소(Pm)들은 각각 유기발광다이오드(OLED)와 같은 표시요소로 구현될 수 있다. 제1부화소(Pm)를 구동하는 제1화소회로(PCm)는 메인표시영역(MDA)에 배치되며, 제1화소회로(PCm)는 제1부화소(Pm)와 중첩되어 배치될 수 있다. 각 제1부화소(Pm)는 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 메인표시영역(MDA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
컴포넌트영역(CA)은 전술한 바와 같이 메인표시영역(MDA)의 일측에 위치거나, 표시영역(DA)의 내측에 배치되어 메인표시영역(MDA)에 의해 둘러싸일 수 있다. 컴포넌트영역(CA)에는 복수의 제2부화소(Pa)들이 배치된다. 복수의 제2부화소(Pa)들은 각각 유기발광다이오드와 같은 표시요소에 의해서 구현될 수 있다. 제2부화소(Pa)를 구동하는 제2화소회로(PCa)는 컴포넌트영역(CA)과 가까운 주변영역(DPA)에 배치될 수 있다. 예컨대, 컴포넌트영역(CA)이 표시영역(DA)의 상측에 배치되는 경우, 제2화소회로(PCa)는 주변영역(DPA)의 상측에 배치될 수 있다. 제2화소회로(PCa)들은 주변영역(DPA)에 그룹화되어 배치될 수 있다. 이하 주변영역(DPA)에서 제2화소회로(PCa)들이 배치된 영역을 화소회로영역(PCA)이라 한다. 제2화소회로(PCa)와 제2부화소(Pa)를 구현하는 표시요소는 y 방향으로 연장되는 연결배선(TWL)에 의해 연결될 수 있다.
각 제2부화소(Pa)는 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 컴포넌트영역(CA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
한편, 컴포넌트영역(CA)은 투과영역(TA)을 가질 수 있다. 투과영역(TA)은 복수의 제2부화소(Pa)들을 둘러싸도록 배치될 수 있다. 또는 투과영역(TA)은 복수의 제2부화소(Pa)들과 격자 형태로 배치될 수도 있다.
컴포넌트영역(CA)은 투과영역(TA)을 갖기에, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도보다 낮을 수 있다. 예컨대, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도의 약 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 1/16 등일 수 있다. 예컨대 메인표시영역(MDA)의 해상도는 약 400ppi 이상이고, 컴포넌트영역(CA)의 해상도는 약 200ppi 또는 약 100ppi 일 수 있다.
제1 및 제2부화소들(Pm, Pa)을 구동하는 화소회로들 각각은 주변영역(DPA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(DPA)에는 제1 내지 제4스캔구동회로(SDRV1 내지 SDRV4), 단자부(PAD), 구동전압 공급라인(11) 및 공통전압 공급라인(13)이 배치될 수 있다.
제1스캔구동회로(SDRV1)(또는 제1메인스캔구동회로)와 제3스캔구동회로(SDRV3)(또는 제2메인스캔구동회로)는 메인표시영역(MDA)을 사이에 두고 마주하며, 기판(100)의 좌측 주변영역(DPA)과 우측 주변영역(DPA)에 각각 위치할 수 있다. 제1스캔구동회로(SDRV1)와 제3스캔구동회로(SDRV3)는 메인 스캔선(SLm)을 통해 제1부화소(Pm)들을 구동하는 제1화소회로(PCm)들 각각에 제1스캔신호를 인가할 수 있다. 메인표시영역(MDA)의 제1부화소(Pm)들의 제1화소회로(PCm)들 중 일부는 제1스캔구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제3스캔구동회로(SDRV3)에 전기적으로 연결될 수 있다.
제2스캔구동회로(SDRV2)(또는 제1보조스캔구동회로)와 제4스캔구동회로(SDRV4)(또는 제2보조스캔구동회로)는 화소회로영역(PCA)을 사이에 두고 마주하며, 기판(100)의 상측 주변영역(DPA)의 좌우에 각각 위치할 수 있다. 제2스캔구동회로(SDRV2)와 제4스캔구동회로(SDRV4)는 보조 스캔선(SLa)을 통해 컴포넌트영역(CA)의 제2부화소(Pa)들을 구동하는 제2화소회로(PCa)들 각각에 제2스캔신호를 인가할 수 있다. 제2부화소(Pa)들의 제2화소회로(PCa)들 중 일부는 제2스캔구동회로(SDRV2)와 전기적으로 연결될 수 있고, 나머지는 제4스캔구동회로(SDRV4)에 전기적으로 연결될 수 있다.
메인 스캔선으로부터 분기된 보조 스캔선을 이용함으로써 제1화소회로(PCm)를 구동하는 스캔구동회로로 제2화소회로(PCa)를 구동하는 경우, 스캔신호의 로드 편차가 발생하여 영역간 휘도 편차가 발생할 수 있다. 본 발명의 실시예는 제1화소회로(PCm)를 구동하는 스캔구동회로와 제2화소회로(PCa)를 구동하는 스캔구동회로를 독립적으로 구비하고, 메인 스캔선과 보조 스캔선 또한 독립적으로 구비함으로써, 제1화소회로(PCm)와 제2화소회로(PCa)를 독립적으로 구동할 수 있다. 이에 따라 스캔신호의 로드 편차를 최소화하여 메인표시영역(MDA)과 컴포넌트영역(CA)의 화질 편차를 개선할 수 있다.
단자부(PAD)는 기판(100)의 일측에 배치될 수 있다. 단자부(PAD)는 절연층에 의해 덮이지 않고 노출되어 표시 회로 보드(30)와 연결된다. 표시 회로 보드(30)에는 표시 구동부(32)가 배치될 수 있다.
표시 구동부(32)는 제1 내지 제4스캔구동회로(SDRV1 내지 SDRV4)에 전달하는 제어 신호를 생성할 수 있다. 표시 구동부(32)는 데이터 신호를 생성하며, 생성된 데이터 신호는 팬아웃 배선(FW) 및 팬아웃 배선(FW)과 연결된 메인 데이터선(DLm)을 통해 메인 화소회로(PCm)들에 전달될 수 있다.
표시 구동부(32)는 구동전압 공급라인(11)에 구동전압(ELVDD)을 공급할 수 있고, 공통전압 공급라인(13)에 공통전압(ELVSS)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압 공급라인(11)과 연결된 구동전압선(PL)을 통해 제1 및 제2부화소들(Pm, Pa)의 제1 및 제2화소회로들(PCm, PCa)에 인가되고, 공통전압(ELVSS)은 공통전압 공급라인(13)과 연결되어 표시요소의 대향전극에 인가될 수 있다.
구동전압 공급라인(11)은 메인표시영역(MDA)의 하측에서 x 방향으로 연장되어 구비될 수 있다. 공통전압 공급라인(13)은 루프 형상에서 일측이 개방된 형상을 가져, 메인표시영역(MDA)을 부분적으로 둘러쌀 수 있다.
도 3에서는 컴포넌트영역(CA)이 하나인 경우를 도시하고 있으나, 컴포넌트영역(CA)은 복수로 구비될 수 있다. 이 경우, 복수의 컴포넌트영역(CA)은 서로 이격되어 배치되며, 하나의 컴포넌트영역(CA)에 대응하여 제1카메라가 배치되고, 다른 컴포넌트영역(CA)에 대응하여 제2카메라가 배치될 수 있다. 또는, 하나의 컴포넌트영역(CA)에 대응하여 카메라가 배치되고, 다른 컴포넌트영역(CA)에 대응하여 적외선 센서가 배치될 수 있다. 복수의 컴포넌트영역(CA)의 형상 및 크기는 서로 다르게 구비될 수 있다.
한편, 컴포넌트영역(CA)은 원형, 타원형, 다각형 또는 비정형 형상으로 구비될 수 있다. 일부 실시예에서, 컴포넌트영역(CA)은 팔각형으로 구비될 수 있다. 컴포넌트영역(CA)은 사각형, 육각형 등 다양한 형태의 다각형으로 구비될 수 있다. 컴포넌트영역(CA)은 메인표시영역(MDA)에 의해서 둘러싸일 수 있다.
도 4는 실시예들에 따른 표시패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 구체적으로, 도 4는 컴포넌트영역(CA), 그 주변의 메인표시영역(MDA) 및 주변영역(DPA)의 일부를 도시한다.
도 4를 참조하면, 메인표시영역(MDA)에는 복수의 제1부화소(Pm)들이 배치될 수 있다. 본 명세서에서 부화소는 이미지를 구현하는 최소 단위로 표시요소에 의해 발광하는 발광영역을 의미한다. 한편, 유기발광다이오드를 표시요소로 채용하는 경우, 상기 발광영역은 화소정의층의 개구에 의해서 정의될 수 있다. 이에 대해서는 후술한다. 복수의 제1부화소(Pm)들 각각은 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다.
일부 실시예에서, 메인표시영역(MDA)에 배치된 제1부화소(Pm)는 제1색 부화소(Pmr), 제2색 부화소(Pmg), 제3색 부화소(Pmb)를 포함할 수 있다. 제1색 부화소(Pmr), 제2색 부화소(Pmg), 및 제3색 부화소(Pmb)는 각각 적색, 녹색, 청색을 구현할 수 있다. 제1부화소(Pm)들은 펜타일 구조로 배치될 수 있다.
예컨대, 제2색 부화소(Pmg)의 중심을 사각형의 중심으로 하는 가상의 사각형의 꼭지점 중에 서로 마주보는 제1, 제3 꼭지점에는 제1색 부화소(Pmr)가 배치되며, 나머지 꼭지점인 제2, 제4 꼭지점에 제3색 부화소(Pmb)가 배치될 수 있다. 제2색 부화소(Pmg)의 크기는 제1색 부화소(Pmr) 및 제3색 부화소(Pmb) 보다 작게 구비될 수 있다.
이러한 화소 배열 구조를 펜타일 매트릭스(Pentile Matrix) 구조, 또는 펜타일 구조라고 하며, 인접한 화소를 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 작은 수의 화소로 고해상도를 구현할 수 있다.
도 4에서는 복수의 제1부화소(Pm)들이 펜타일 매트릭스 구조로 배치된 것으로 도시하나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 복수의 제1부화소(Pm)들은 스트라이프(stripe) 배열 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
메인표시영역(MDA)에서 제1화소회로(PCm)들은 제1부화소(Pm)들과 중첩되어 배치될 수 있으며, 제1화소회로(PCm)들은 x 방향 및 y 방향을 따라 매트릭스 형상으로 배치될 수 있다. 본 명세서에서 제1화소회로(PCm)라 함은 하나의 제1부화소(Pm)를 구동하는 화소회로의 단위를 의미한다.
컴포넌트영역(CA)에는 복수의 제2부화소(Pa)들이 배치될 수 있다. 복수의 제2부화소(Pm)들 각각은 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다. 일부 실시예에서, 컴포넌트영역(CA)에 배치된 제2부화소(Pa)는 제1색 부화소(Par), 제2색 부화소(Pag), 제3색 부화소(Pab)를 포함할 수 있다. 제1색 부화소(Par), 제2색 부화소(Pag), 및 제3색 부화소(Pab)는 각각 적색, 녹색, 청색을 구현할 수 있다.
컴포넌트영역(CA)에 배치된 제2부화소(Pa)들의 단위 면적당 개수는 메인표시영역(MDA)에 배치된 제1부화소(Pm)들의 단위 면적당 개수보다 적을 수 있다. 예컨대, 동일 면적당 배치된 제1부화소(Pa)들의 개수와 제2부화소(Pm)들의 개수는 1:2, 1:4, 1:8, 1:9의 비율로 구비될 수 있다. 즉, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도의 1/2, 1/4, 1/8, 1/9일 수 있다. 도 4a에서는 컴포넌트영역(CA)의 해상도가 1/8인 경우를 도시하고 있다.
컴포턴트영역(CA)에 배치된 제2부화소(Pa)들은 다양한 형상으로 배치될 수 있다. 제2부화소(Pa)들은 일부 제2부화소(Pa)들이 모여 화소그룹을 형성할 수 있으며, 화소그룹 내에서 펜타일 구조, 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다. 이 때, 화소그룹 내에 배치된 제2부화소(Pa)들 간의 거리는 제1부화소(Pm)들 간의 거리와 동일 할 수 있다.
또는, 도 4에 도시된 바와 같이, 제2부화소(Pa)들은 컴포넌트영역(CA) 내에서 분산되어 배치될 수 있다. 즉, 제2부화소(Pa)들 간의 거리는 제1부화소(Pm)들 간의 거리에 비해 클 수 있다. 한편, 컴포넌트영역(CA)에서 제2부화소(Pa)들이 배치되지 않은 영역은 광 투과율이 높은 투과영역(TA)이라 할 수 있다.
제2부화소(Pa)들의 발광을 제어하는 제2화소회로(PCa)들은 주변영역(DPA)의 화소회로영역(PCA)에 배치될 수 있다. 제2화소회로(PCa)들은 컴포넌트영역(CA)에 배치되지 않는 바, 컴포넌트영역(CA)은 보다 넓은 투과영역(TA)을 확보할 수 있다.
제2화소회로(PCa)들은 연결배선(TWL)들에 의해서 제2부화소(Pa)들과 연결될 수 있다. 이에 따라, 연결배선(TWL)의 길이가 길어지는 경우, RC delay 현상이 발생할 수 있는 바, 제2화소회로(PCa)들은 연결배선(TWL)들의 길이를 고려하여 배치될 수 있다. 일부 실시예에서, 제2화소회로(PCa)들은 y 방향을 따라 배치된 제2부화소(Pa)들을 연결하는 연장선 상에 배치될 수 있다. 또한, 제2화소회로(PCa)들은 y 방향을 따라 배치된 제2부화소(Pa)들의 개수만큼 y 방향을 따라 배치될 수 있다. 예컨대, 도 4에 도시된 바와 같이 컴포넌트영역(CA)에서 y 방향을 따라 2 개의 제2부화소(Pa)가 배치되는 경우, 주변영역(DPA)에서 y 방향을 따라 2 개의 제2화소회로(PCa)가 배치될 수 있다.
연결배선(TWL)들은 y 방향으로 연장되며, 제2부화소(Pa)들과 제2화소회로(PCa)들을 각각 연결할 수 있다. 연결배선(TWL)이 제2부화소(Pa)와 연결된다고 함은, 연결배선(TWL)이 제2부화소(Pa)를 구현하는 표시요소의 화소전극과 전기적으로 연결됨을 의미할 수 있다. 연결배선(TWL)이 제2화소회로(PCa)와 연결된다고 함은, 연결배선(TWL)이 제2화소회로(PCa)를 구성하는 회로소자들 중 적어도 하나, 예컨대, 박막트랜지스터와 전기적으로 연결됨을 의미할 수 있다.
연결배선(TWL)은 제1연결배선(TWL1) 및 제2연결배선(TWL2)을 포함할 수 있다. 제1연결배선(TWL1) 및 제2연결배선(TWL2)은 서로 다른 층에 배치될 수 있다. 제1연결배선(TWL1)과 제2연결배선(TWL2)이 서로 다른 층에 배치되는 경우 콘택홀을 통해서 연결될 수 있다. 제1연결배선(TWL1)은 제2연결배선(TWL2) 보다 도전율이 높게 구비될 수 있다. 제1연결배선(TWL1)은 주변영역(DPA)에 배치되는 바, 광 투과율을 확보할 필요가 없기에 제2연결배선(TWL2)보다 광 투과율은 낮지만 도전율이 높은 물질로 채용할 수 있다. 이에 따라, 연결배선(TWL)의 저항값을 최소화할 수 있다.
제1연결배선(TWL1)은 주변영역(DPA)에 배치되어 제2화소회로(PCa)와 연결된 배선일 수 있다. 제1연결배선(TWL1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 제1연결배선(TWL)은 제2화소회로(PCa)들 사이에서 복수로 구비될 수 있다. 일부 실시예에서, 제1연결배선(TWL1)은 서로 다른 층에 배치된 제1-1연결배선(TWL1a) 및 제1-2연결배선(TWL1b)을 포함할 수 있다. 예컨대, 제1-1연결배선(TWL1a)은 데이터선(DL)과 동일한 층에 배치되며, 데이터선(DL)과 동일한 물질로 구비될 수 있다. 제1-2연결배선(TWL1b)은 제1-1연결배선(TWL1a)과 절연층을 사이에 두고 배치될 수 있다. 제1-1연결배선(TWL1a) 및 제1-2연결배선(TWL1b)은 제2화소회로(PCa) 사이에 배치될 수 있으며, 평면상 적어도 일부 굴곡지게 구비될 수 있다. 서로 다른 층에 배치된 제1-1연결배선(TWL1a) 및 제1-2연결배선(TWL1b)은 복수로 구비될 수 있으며, 제1-1연결배선(TWL1a)과 제1-2연결배선(TWL1b)은 복수의 화소회로(PCa) 사이의 영역에서 서로 교번하여 배치될 수 있다.
제2연결배선(TWL2)은 컴포넌트영역(CA)에 배치되어, 제1연결배선(TWL1)과 컴포넌트영역(CA)의 가장자리에서 연결된 배선일 수 있다. 제2연결배선(TWL2)은 투명한 전도성 물질로 구비될수 있다. 예컨대, 제2연결배선(TWL2)은 투명한 전도성 산화물(Transparent Conducting Oxide, TCO)로 구비될 수 있다. 제2연결배선(TWL2)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
제2연결배선(TWL2)들의 길이는 동일하게 구비될 수 있다. 예컨대, 복수의 제2연결배선(TWL2)의 끝단들은 제2화소회로(PCa)들이 배치된 반대편의 컴포넌트영역(CA)의 경계까지 연장되어 구비될 수 있다. 이는 제2연결배선(TWL2)에 의한 전기적 로드를 맞춰주기 위함일 수 있다. 이에 따라, 컴포넌트영역(CA)에서 휘도 편차가 최소화될 수 있다. 컴포넌트영역(CA)의 제2연결배선(TWL2)의 개수는 제2화소회로(PCa)의 개수와 동일하게 구비될 수 있다.
도 4에서 제1연결배선(TWL1)과 제2연결배선(TWL2)은 서로 다른 층에 배치되고 있으나, 다른 실시예에서, 제1연결배선(TWL1)과 제2연결배선(TWL2)은 동일한 층에 배치될 수도 있고, 연결배선(TWL)이 주변영역(DPA)에서부터 컴포넌트영역(CA)의 제2부화소(Pa)들까지 일체로 구비될 수도 있다.
스캔선(SL)은 제1화소회로(PCm)들에 연결되는 메인 스캔선(SLm)과 제2화소회로(PCa)들에 연결되는 보조 스캔선(SLa)을 포함할 수 있다. 메인 스캔선(SLm)은 메인표시영역(MDA)에서 x 방향으로 연장되어, 동일한 행에 배치된 제1화소회로(PCm)들과 연결될 수 있다. 메인 스캔선(SLm)은 컴포넌트영역(CA)에는 배치되지 않을 수 있다. 즉, 메인 스캔선(SLm)은 컴포넌트영역(CA)을 사이에 두고 단선되어 구비될 수 있다. 이 경우, 컴포넌트영역(CA)의 좌측에 배치된 메인 스캔선(SLm)은 제1스캔구동회로(SDRV1, 도 3 참조)로부터 스캔신호를 전달받고, 컴포넌트영역(CA)의 우측에 배치된 메인 스캔선(SLm)은 제3스캔구동회로(SDRV3, 도 3 참조)로부터 스캔신호를 전달받을 수 있다. 보조 스캔선(SLa)은 주변영역(DPA)에서 x 방향으로 연장되어, 동일한 행에 배치된 제2화소회로(PCa)들과 연결될 수 있다.
데이터선(DL)은 메인 화소회로(PCm)들에 연결되는 메인 데이터선(DLm)들과 보조 화소회로(PCa)들에 연결되는 보조 데이터선(DLa)들을 포함할 수 있다. 메인 데이터선(DLm)들은 y 방향으로 연장되어, 동일한 열에 배치된 메인 화소회로(PCm)들과 연결될 수 있다. 보조 데이터선(DLa)들은 y 방향으로 연장되어, 동일한 열에 배치된 보조 화소회로(PCa)들과 연결될 수 있다.
메인 데이터선(DLm)과 보조 데이터선(DLa)은 데이터 연결선(DWL)으로 연결되어, 동일한 열에 배치된 제1부화소(Pm)와 제2부화소(Pa)를 구동하는 화소회로들을 연결할 수 있다.
데이터 연결선(DWL)은 컴포넌트영역(CA)을 우회하도록 배치될 수 있다. 데이터 연결선(DWL)은 메인표시영역(MDA)에 배치된 제1화소회로(PCm)들과 중첩되어 배치될 수 있다. 데이터 연결선(DWL)이 메인표시영역(MDA)에 배치됨에 따라, 데이터 연결선(DWL)이 배치되는 별도의 공간을 확보하지 않아도 되는 바, 데드 스페이스(dead space) 면적을 최소화할 수 있다.
데이터 연결선(DWL)은 메인 데이터선(DLm) 및 보조 데이터선(DLa)과 다른 층에 배치되고, 데이터 연결선(DWL)은 콘택홀들을 통해서 메인 데이터선(DLm) 및 보조 데이터선(DLa)과 각각 연결될 수 있다.
도 5는 일 실시예에 따른 메인 스캔선(SLm) 및 보조 스캔선(SLa)의 배치를 개략적으로 나타낸 평면도이다. 도 6은 도 5의 메인 스캔선(SLm)과 보조 스캔선(SLa)으로 인가되는 스캔신호를 나타낸 타이밍도이다.
도 5를 참조하면, 제2화소회로(PCa)들이 배치된 화소회로영역(PCA)은 주변영역(DPA)에서 컴포넌트영역(CA)에 인접하게 배치될 수 있다. 컴포넌트영역(CA)에 배치된 제2부화소(Pa)들이 y 방향을 따라서 k개 배치되는 경우, 제2화소회로(PCa)들은 주변영역(DPA)에서 y 방향으로 k개 배치될 수 있다. 이 경우, 연결배선(TWL)은 y 방향으로 연장되어 배치될 수 있다. 화소회로영역(PCA)은 컴포넌트영역(CA)의 상측에 위치할 수 있으며, 화소회로영역(PCA)의 폭(W')은 컴포넌트영역(CA)의 폭(W)과 실질적으로 동일할 수 있다. 다른 실시예에서, 제2화소회로(PCa)들이 분산 배치되어 화소회로영역(PCA)의 폭(W')이 컴포넌트영역(CA)의 폭(W)보다 클 수 있다.
제1 내지 제n행들(R11 내지 R1n)은 메인표시영역(MDA)에서 제1화소회로(PCm)들이 배치된 행들일 수 있다. 제1 내지 제k행들(R21 내지 R2k)은 화소회로영역(PCA)에서 제2화소회로(PCa)들이 배치된 행들일 수 있다. 여기서, k는 n이하의 정수이다.
메인 스캔선(SLm)들은 메인표시영역(MDA)에서 각각 제1 내지 제n행들(R11 내지 R1n) 중 대응하는 행에 배치된 제1 내지 제n 메인 스캔선들(SLm(1) 내지 SLm(n))을 포함할 수 있다. 보조 스캔선(SLa)들은 화소회로영역(PCA)에서 각각 제1 내지 제k행들(R21 내지 R2k) 중 대응하는 행에 배치된 제1 내지 제k 보조 스캔선들(SLa(1) 내지 SLa(k))을 포함할 수 있다.
메인 스캔선(SLm)들은 제1스캔구동회로(SDRV1)와 제3스캔구동회로(SDRV3)로부터 인가된 제1스캔신호를 제1화소회로(PCm)들로 전달할 수 있다. 보조 스캔선(SLa)들은 제2스캔구동회로(SDRV2)와 제4스캔구동회로(SDRV4)로부터 인가된 제2스캔신호를 제2화소회로(PCa)들로 전달할 수 있다. 즉 제1화소회로(PCm)들과 제2화소회로(PCa)들은 서로 별개의 구동회로에 의해 독립적으로 제어될 수 있다.
도 6을 참조하면, 제1스캔구동회로(SDRV1)와 제3스캔구동회로(SDRV3)는 제1 내지 제n 메인 스캔선들(SLm(1) 내지 SLm(n))을 통해 메인 표시영역(MDA)의 제1행(R11)부터 제n행(R1n)까지 제1스캔방향(SD1)으로 제1스캔신호를 제1화소회로(PCm)들로 순차적으로 인가할 수 있다. 제1스캔신호는 온 전압의 신호가 1수평주기(1H) 만큼의 폭을 가지며, 1수평주기(1H) 만큼 순차적으로 쉬프트된 형태로 출력될 수 있다. 여기서, 온 전압은 트랜지스터의 턴-온 전압일 수 있다. 온 전압은 로우레벨의 전압 또는 하이레벨의 전압일 수 있다.
제2스캔구동회로(SDRV2)와 제4스캔구동회로(SDRV4)는 제1 내지 제k 보조 스캔선들(SLa(1) 내지 SLa(k))을 통해 화소회로영역(PCA)의 제1행(R21)부터 제k행(R2k)까지 제2스캔방향(SD2)으로 제2스캔신호를 제2화소회로(PCa)들로 순차적으로 인가할 수 있다. 제2스캔신호는 제1스캔신호와 동일한 폭을 가지며, 제1스캔신호의 출력 간격보다 긴 간격으로 쉬프트되어 출력될 수 있다. 일 실시예에서, 제2스캔신호는 온 전압의 신호가 1수평주기(1H) 만큼의 폭을 가지며, 1수평주기(1H)의 소정 배수만큼 순차적으로 쉬프트된 형태로 출력될 수 있다. 예컨대, 제2스캔신호는 4H만큼 순차적으로 쉬프트된 형태로 출력될 수 있다. 여기서, 온 전압은 트랜지스터의 턴-온 전압일 수 있다. 온 전압은 로우레벨의 전압 또는 하이레벨의 전압일 수 있다.
도 5 및 도 6에서 제1스캔방향(SD1)과 제2스캔방향(SD2)이 반대인 예를 도시하고 있으나, 다른 실시예에서, 컴포넌트영역(CA)의 제2부화소(Pa)와 주변영역(DPA)의 제2화소회로(PCa)의 연결관계에 따라 제1스캔방향(SD1)과 제2스캔방향(SD2)은 동일할 수도 있다.
도 7 및 도 8은 일 실시예에 따른 스캔구동회로를 개략적으로 나타낸 블록도들이다. 도 9는 도 7 및 도 8의 스캔구동회로에 포함된 스캔신호 출력 블록들을 나타낸 도면이다. 도 7은 도 3의 제1스캔구동회로(SDRV1)에 대응하고, 도 8은 도 3의 제2스캔구동회로(SDRV2)에 대응할 수 있다. 이하 설명의 편의상 제1스캔구동회로(SDRV1) 및 제2스캔구동회로(SDRV2)를 예시적으로 설명하며, 이는 각각 제3스캔구동회로(SDRV3) 및 제4스캔구동회로(SDRV4)에 동일하게 적용될 수 있다.
도 7을 참조하면, 제1스캔구동회로(SDRV1)는 종속적으로 접속된 복수의 제1스테이지들(STm1, STm2,..., STmn)을 포함할 수 있다. 복수의 제1스테이지들(STm1, STm2,..., STmn) 각각은 제1스캔신호(SSm[1], SSm[2],..., SSm[n])를 출력할 수 있다. 복수의 제1스테이지들(STm1, STm2,..., STmn) 중 첫번째 제1스테이지(STm1)는 시작신호(SST)에 응답하여 제1스캔신호를 출력하고, 첫번째 제1스테이지(STm1) 외의 나머지 제1스테이지들(STm2,..., STmn)은 이전 제1스테이지들로부터의 캐리신호(OUTm)를 시작신호로서 전달받을 수 있다.
복수의 제1스테이지들(STm1, STm2,..., STmn)이 순차적으로 출력하는 제1스캔신호는, 도 6에 도시된 바와 같이, 메인표시영역(MDA)에서 제1 내지 제n행들(R11 내지 R1n)에 배치된 제1 내지 제n 메인 스캔선들(SLm(1) 내지 SLm(n))을 통해 제1화소회로(PCm)들로 인가될 수 있다. 즉, 제1스캔신호는 로우레벨의 신호가 1수평주기(1H) 만큼의 폭을 가지며, 1수평주기(1H) 만큼 쉬프트된 형태로 출력될 수 있다.
도 8을 참조하면, 제2스캔구동회로(SDRV2)는 종속적으로 접속된 복수의 제2스테이지들(STa1, STa2,..., STak)을 포함할 수 있다. 복수의 제2스테이지들(STa1, STa2,..., STak) 각각은 제2스캔신호(SSa[1], SSa[2],..., SSa[k])를 출력할 수 있다. 복수의 제2스테이지들(STa1, STa2,..., STak) 사이에 더미 스테이지(STd)들이 배치될 수 있다. 한 쌍의 제2스테이지들 사이에 배치되는 더미 스테이지(STd)들의 개수는 제2스캔신호의 출력 간격에 의해 결정될 수 있다. 예컨대, 두번째 제2스테이지(STa2)가 출력하는 제2스캔신호(SSa[2])가 첫번째 제2스테이지(STa1)가 출력하는 제2스캔신호(SSa[1])보다 4H만큼 쉬프트되는 경우, 첫번째 제2스테이지(STa1)와 두번째 제2스테이지(STa2) 사이에 3 개의 더미 스테이지(STd)들이 배치될 수 있다.
복수의 스테이지들(STa1, STa2,..., STak)과 복수의 더미 스테이지(STd)들 중 첫번째 제2스테이지(STa1)는 시작신호(SST)에 응답하여 제2스캔신호를 출력하고, 첫번째 제2스테이지 외의 나머지 제2스테이지들(STa2,..., STak)과 더미 스테이지(STd)들은 이전 스테이지들로부터의 캐리신호(OUTa)를 시작신호로서 전달받을 수 있다.
복수의 제2스테이지들(STa1, STa2,..., STak)이 순차적으로 출력하는 제2스캔신호는, 도 6에 도시된 바와 같이, 화소회로영역(PCA)에서 제1 내지 제k행들(R21 내지 R2k)에 배치된 제1 내지 제k 보조 스캔선들(SLa(1) 내지 SLa(k))을 통해 제2화소회로(PCa)들로 인가될 수 있다. 즉, 제2스캔신호는 로우레벨의 신호가 1수평주기(1H) 만큼의 폭을 가지며, 1수평주기(1H)의 4배만큼 쉬프트된 형태로 출력될 수 있다.
제1스캔구동회로(SDRV1) 및 제2스캔구동회로(SDRV2)는 외측에 배치된 복수의 배선들에 연결될 수 있다. 복수의 배선들은 시작신호(SST)를 인가하는 시작신호선 및 클락신호(CLK)를 인가하는 적어도 하나의 클락선을 포함할 수 있다. 적어도 하나의 전압선이 제1스캔구동회로(SDRV1) 및 제2스캔구동회로(SDRV2)에 더 연결될 수 있다. 제1스캔구동회로(SDRV1) 및 제2스캔구동회로(SDRV2)는 시작신호선 및 적어도 하나의 클락선을 공유할 수 있다. 즉, 제1스캔구동회로(SDRV1)와 제2스캔구동회로(SDRV2)로 각각 인가되는 시작신호(SST)와 클락신호(CLK)의 인가 타이밍이 동일할 수 있다.
제1스테이지들(STm1, STm2,..., STmn), 제2스테이지들(STa1, STa2,..., STak) 및 더미 스테이지(STd)들의 회로 구성은 동일할 수 있다. 도 9를 참조하면, 제1스캔구동회로(SDRV1)의 복수의 제1스테이지들(STm1, STm2,..., STmn), 제2스캔구동회로(SDRV2)의 복수의 제2스테이지들(STa1, STa2,..., STak)과 더미 스테이지(STd)들은 각각 쉬프트 스테이지(SR)와 출력버퍼(BF)를 포함할 수 있다.
쉬프트 스테이지(SR)는 시작신호(SST) 또는 이전 단으로부터의 캐리신호(OUTm, OUTa)를 수신하여 캐리신호(OUTm, OUTa)를 출력할 수 있다. 일 실시예에서, 쉬프트 스테이지(SR)는 플립플롭(flip-flop)으로 구현될 수 있다. 제1스캔구동회로(SDRV1)의 제1스테이지들(STm1, STm2,..., STmn)은 쉬프트 레지스터를 구성할 수 있다. 제3스캔구동회로(SDRV3)의 제2스테이지들(STa1, STa2,..., STak)과 더미 스테이지(STd)들은 쉬프트 레지스터를 구성할 수 있다.
출력버퍼(BF)는 캐리신호(OUTm, OUTa)를 수신하여 스캔신호(SSm[n], SSa[k])를 출력할 수 있다. 예컨대, 출력버퍼(BF)는 캐리신호(OUTm, OUTa)의 에지(예를 들어, 상승 에지 및 하강 에지) 특성을 향상시키고, 캐리신호(OUTm, OUTa)에 대한 레벨 쉬프팅(level shifting)을 수행할 수 있다.
한편, 출력버퍼(BF)의 사이즈(또는, 용량)에 따라 스캔선에 스캔신호가 인가되는 속도가 결정될 수 있다. 예를 들어, 출력버퍼(BF)의 사이즈가 크면 스캔선이 빠르게 차징(charging)되고, 출력버퍼(BF)의 사이즈가 작으면 스캔선이 느리게 차징될 수 있다. 이에, 출력버퍼(BF)의 사이즈가 클수록 해당 출력버퍼(BF)에서 출력되는 스캔신호의 RC 딜레이가 감소하고, 출력버퍼(BF)의 사이즈가 작을수록 해당 출력버퍼(BF)에서 출력되는 스캔신호의 RC 딜레이가 증가할 수 있다. 출력버퍼(BF)의 사이즈는 출력버퍼(BF)에 포함된 소자들(예를 들어, 트랜지스터 등)의 사이즈에 의해 결정될 수 있다.
도 10은 일 실시예에 따른 도 3의 A부분에 대응하는 확대 평면도이다. 도 11은 일 실시예에 따른 도 3의 B부분에 대응하는 확대 평면도이다. 도 12a 및 도 12b는 보조 스캔선(SLa)을 나타낸 단면도들이다.
도 10을 참조하면, 기판(100)의 좌측 주변영역(DPA)에 제1스캔구동회로(SDRV1)의 복수의 제1스테이지들(STm1, STm2,...)이 y 방향으로 배치될 수 있다. 제1스캔구동회로(SDRV1)는 공통전압 공급라인(13)과 메인표시영역(MDA) 사이에 배치될 수 있다.
도 10 및 도 11을 참조하면, 기판(100)의 상좌측 주변영역(DPA)에 제2스캔구동회로(SDRV2)의 복수의 제2스테이지들(STa1, STa2,..., STak)이 x 방향으로 배치될 수 있다. 제2스캔구동회로(SDRV2)는 공통전압 공급라인(13)과 메인표시영역(MDA) 사이에 배치될 수 있다. 제2스캔구동회로(SDRV2)의 복수의 제2스테이지들(STa1, STa2,..., STak) 사이에 더미 스테이지(STd)들이 배치될 수 있다. 더미 스테이지(STd)들 각각은 제2스테이지들(STa1, STa2,..., STak) 사이에서 이전 단에 배치된 제2스테이지 또는 다른 더미 스테이지가 출력하는 캐리신호를 시작신호로서 전달받아 동작할 수 있다.
공통전압 공급라인(13)과 제1스캔구동회로(SDRV1) 사이, 및 공통전압 공급라인(13)과 제2스캔구동회로(SDRV2) 사이에 시작신호선(SSL) 및/또는 클락선(CKL)이 배치될 수 있다.
시작신호선(SSL)은 제1스캔구동회로(SDRV1)를 따라 y 방향으로 연장될 수 있다. 시작신호선(SSL)은 제1스캔구동회로(SDRV1)의 첫번째 제1스테이지(STm1) 및 제2스캔구동회로(SDRV2)의 첫번째 제2스테이지(STa1)와 각각 연결될 수 있다. 시작신호선(SSL)은 첫번째 제1스테이지(STm1) 및 제2스테이지(STa1)의 신호입력선(SIL)과 서로 다른 층에 배치되고, 컨택홀을 통해 신호입력선(SIL)과 연결될 수 있다. 신호입력선(SIL)의 일부는 클락선(CKL)을 가로지르며 x 방향으로 연장되고, 분기되어 제1스캔구동회로(SDRV1)의 첫번째 제1스테이지(STm1) 및 제2스캔구동회로(SDRV2)의 첫번째 제2스테이지(STa1)에 각각 연결될 수 있다. 다른 실시예에서, 제1스캔구동회로(SDRV1)의 시작신호선과 제2스캔구동회로(SDRV2)의 시작신호선을 분리하여 구비할 수도 있다. 이 경우 시작신호의 타이밍을 독립적으로 설정하여 제1화소회로(PCm)들의 스캔방향과 제2화소회로(PCa)들의 스캔방향을 서로 달리 설정할 수 있다.
클락선(CKL)은 제1스캔구동회로(SDRV1)를 따라 y 방향으로 연장되고, 코너에서 절곡된 후 제2스캔구동회로(SDRV2)를 따라 x 방향으로 연장될 수 있다. 클락선(CKL)은 시작신호선(SSL)과 동일층에 배치될 수 있다. 클락선(CKL)은 제1스캔구동회로(SDRV1)의 복수의 제1스테이지들(STm1, STm2,...), 제2스캔구동회로(SDRV2)의 복수의 제2스테이지들(STa1, STa2,..., STak) 및 더미 스테이지(STd)들과 각각 연결될 수 있다. 복수의 제1스테이지들(STm1, STm2,...), 복수의 제2스테이지들(STa1, STa2,..., STak) 및 더미 스테이지(STd)들 각각의 클락입력선(CIL)은 클락선(CKL)과 서로 다른 층에 배치되고, 컨택홀을 통해 연결될 수 있다. 도 10 및 도 11에서 하나의 클락선(CKL)이 도시되고 있으나, 이는 예시적인 것으로, 스테이지의 회로 구성에 따라 둘 이상의 클락선들이 인접하게 배치될 수 있다.
메인 스캔선(SLm)은 제1스테이지들(STm1, STm2,...) 각각에 연결될 수 있다. 메인 스캔선(SLm)은 제1스테이지들(STm1, STm2,...) 각각의 출력선으로부터 메인표시영역(MDA)으로 연장된 선일 수 있다.
보조 스캔선(SLa)은 제2스테이지들(STa1, STa2,..., STak) 각각에 연결될 수 있다. 보조 스캔선(SLa)은 제1보조스캔선(SLaa) 및 제2보조스캔선(SLab)을 포함할 수 있다.
제1보조스캔선(SLaa)들은 화소회로영역(PCA)에서 x 방향으로 연장되며, 대응하는 행에 배치되어 제2화소회로(PCa)들에 연결될 수 있다. 제2보조스캔선(SLab)들은 제2스테이지들(STa1, STa2,..., STak) 각각의 출력선(SOL)을 제1보조스캔선(SLaa)들에 연결할 수 있다. 제2보조스캔선(SLab)들은 주변영역(DPA)에서 제2스캔구동회로(SDRV2)와 메인표시영역(MDA) 사이에 배치되고, x 방향으로 연장될 수 있다. 제2보조스캔선(SLab)들은 상호 간에 대략 일정한 간격으로 이격 배치될 수 있다. 일 실시예에서 제2보조스캔선(SLab)들은 동일층에 이격 배치될 수 있다. 다른 실시예에서 제2보조스캔선(SLab)들은 서로 다른 층에 교대로 배치되어 배선 간격을 줄임으로써 데드 스페이스를 줄일 수 있다. 제2보조스캔선(SLab)들은 연결된 제2스테이지들(STa1, STa2,..., STak)의 위치에 따라 길이가 상이할 수 있다. 예컨대, 화소회로영역(PCA)에 가까운 스테이지에 연결된 제2보조스캔선(SLab)일수록 길이가 짧을 수 있다.
일 실시예에서, 출력선(SOL), 제1보조스캔선(SLaa), 제2보조스캔선(SLab)은 동일 층에 배치될 수 있다. 예컨대, 도 12a에 도시된 바와 같이, 출력선(SOL), 제1보조스캔선(SLaa), 제2보조스캔선(SLab)은 일체화된 배선으로서, 제1절연층(IL1) 상에 배치될 수 있다. 다른 실시예에서, 출력선(SOL)과 제1보조스캔선(SLaa)은 동일 층에 배치되고, 제2보조스캔선(SLab)은 출력선(SOL) 및 제1보조스캔선(SLaa)과 다른 층에 배치되고, 콘택홀들을 통해 출력선(SOL) 및 제1보조스캔선(SLaa)과 각각 연결될 수 있다. 예컨대, 도 12b에 도시된 바와 같이, 출력선(SOL) 및 제1보조스캔선(SLaa)은 제1절연층(IL1) 상에 배치되고, 제2보조스캔선(SLab)은 제2절연층(IL2) 상에 배치되고, 제2보조스캔선(SLab)은 컨택홀을 통해 출력선(SOL) 및 제1보조스캔선(SLaa)과 연결될 수 있다. 제1절연층(IL1) 및 제2절연층(IL2)은 각각 단층 또는 다층의 무기 절연층일 수 있다.
일 실시예에서, 제2스캔구동회로(SDRV2)의 제2스테이지들(STa1, STa2,..., STak)의 출력버퍼 사이즈는 제1스캔구동회로(SDRV1)의 제1스테이지들(STm1, STm2,...)의 출력버퍼 사이즈와 상이할 수 있다.
또한 일 실시예에서, 제2스캔구동회로(SDRV2)의 제2스테이지들(STa1, STa2,..., STak) 및 더미 스테이지(STd)들 각각의 출력버퍼 사이즈는 동일 또는 서로 상이할 수 있다. 예컨대, 화소회로영역(PCA)에 가까운 스테이지일수록 출력버퍼의 사이즈가 작을 수 있다. 제2스테이지들(STa1, STa2,..., STak)의 출력버퍼들의 사이즈는 보조스캔선(SLa)의 길이, 또는 제2보조스캔선(SLab)의 길이에 비례할 수 있다. 예컨대, 첫번째 제2스테이지(STa1)로부터 마지막 제2스테이지(STak)로 갈수록 연결된 제2보조스캔선(SLab)의 길이는 짧아지고, 출력버퍼의 사이즈는 작아질 수 있다.
도 13 및 도 14는 일 실시예에 따른 제2보조스캔선을 나타낸 도면들이다. 도 13 및 도 14는 도 3의 B부분에 대응할 수 있다.
도 13을 참조하면, 제2보조스캔선(SLab)들 중 일부는 일부 영역에서 굴곡(예컨대, 지그재그 패턴)을 가질 수 있다. 제2보조스캔선(SLab)들의 길이가 일정하지 않으므로, 제2보조스캔선(SLab)들의 RC 편차가 발생할 수 있다. 본 발명의 실시예에서는 제2보조스캔선(SLab)들의 길이 편차를 최소화하도록 제2보조스캔선(SLab)들에 굴곡을 형성할 수 있다. 예컨대, 제2보조스캔선(SLab)의 직선 길이가 짧을수록, 또는 화소회로영역(PCA)에 가까운 제2스테이지에 연결된 제2보조스캔선(SLab)일수록 굴곡 횟수(또는 지그재그 패턴의 횟수)를 증가시킴으로써 제2보조스캔선(SLab)들 간의 RC 편차를 보상할 수 있다. 하나의 제2보조스캔선(SLab)에서 굴곡은 연속적으로 구비될 수도 있고, 불연속적으로 구비될 수도 있다. 굴곡 형태는 특별히 한정되지 않는다.
도 14를 참조하면, 제2보조스캔선(SLab)들 중 일부는 일부 영역이 공통전압 공급라인(13)에 중첩될 수 있다. 공통전압 공급라인(13)과 제2보조스캔선(SLab)의 중첩영역의 면적에 따라 공통전압 공급라인(13)과 제2보조스캔선(SLab) 간의 커패시턴스가 상이할 수 있다. 제2보조스캔선(SLab)들의 RC 편차를 최소화하도록 공통전압 공급라인(13)과 제2보조스캔선(SLab) 간의 중첩영역의 면적이 결정될 수 있다. 예컨대, 제2보조스캔선(SLab)의 직선 길이가 짧을수록, 또는 화소회로영역(PCA)에 가까운 제2스테이지에 연결된 제2보조스캔선(SLab)일수록 공통전압 공급선(13)과의 중첩영역의 면적이 클 수 있다. 제2보조스캔선(SLab)이 공통전압 공급선(13)에 중첩하는 부분은 굴곡진 부분일 수 있다.
도시되지 않았으나, 다른 실시예에서, 제2보조스캔선(SLab)들의 폭을 조절하여 제2보조스캔선(SLab)들의 RC 편차를 최소화할 수도 있다.
도 15 및 도 16은 각각은 제1 및 제2부화소들(Pm, Pa)을 구동하는 화소회로의 등가회로도이다.
도 15를 참조하면, 화소회로(PCm, PCa)는 발광소자와 연결되어 부화소들의 발광을 구현할 수 있다. 발광소자는 유기발광다이오드(OLED)일 수 있다. 화소회로(PCm, PCa)는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2) 및 커패시터(Cst)를 포함한다. 스위칭 트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터신호(DATA)를 구동 트랜지스터(T1)로 전달한다.
커패시터(Cst)는 스위칭 트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 트랜지스터(T1)는 구동전압선(PL)과 커패시터(Cst)에 연결되며, 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 발광소자(ED)에 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 15에서는 화소회로(PCm, PCa)가 2개의 박막트랜지스터 및 1개의 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 16을 참조하면, 화소회로(PCm, PCa)는 제1 내지 제7 트랜지스터들(T1 내지 T7)을 포함하고, 트랜지스터의 종류(p-type or n-type) 및/또는 동작 조건에 따라, 제1 내지 제7 트랜지스터들(T1 내지 T7) 각각의 제1단자는 소스단자 또는 드레인단자이고, 제2단자는 제1단자와 다른 단자일 수 있다. 예를 들어, 제1단자가 소스단자인 경우 제2단자는 드레인단자일 수 있다.
화소회로(PCm, PCa)는 스캔신호(Sn)를 전달하는 제1스캔선(SL), 스캔신호(Sn-1)를 전달하는 제2스캔선(SL-1), 스캔신호(Sn+1)를 전달하는 제3스캔선(SL+1), 발광제어신호(En)를 전달하는 발광제어선(EL) 및 데이터신호(DATA)를 전달하는 데이터선(DL), 구동전압(ELVDD)을 전달하는 구동전압선(PL), 초기화전압(Vint)을 전달하는 초기화전압선(VL)에 연결될 수 있다.
제1트랜지스터(T1)는 제2노드(N2)에 연결된 게이트단자, 제1노드(N1)에 연결된 제1단자, 제3노드(N3)에 연결된 제2단자를 포함한다. 제1트랜지스터(T1)는 구동 트랜지스터로서 역할을 하며, 제2트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 발광소자에 구동전류를 공급한다. 발광소자는 유기발광다이오드(OLED)일 수 있다.
제2트랜지스터(T2)(스위칭 트랜지스터)는 제1스캔선(SL)에 연결된 게이트단자, 데이터선(DL)에 연결된 제1단자, 제1노드(N1)(또는 제1트랜지스터(T1)의 제1단자)에 연결된 제2단자를 포함한다. 제2트랜지스터(T2)는 제1스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴온되어 데이터선(DL)으로 전달된 데이터신호(DATA)를 제1노드(N1)로 전달하는 스위칭 동작을 수행할 수 있다.
제3트랜지스터(T3)(보상 트랜지스터)는 제1스캔선(SL)에 연결된 게이트단자, 제2노드(N2)(또는 제1트랜지스터(T1)의 게이트단자)에 연결된 제1단자, 제3노드(N3)(또는 제1트랜지스터(T1)의 제2단자)에 연결된 제2단자를 포함한다. 제3트랜지스터(T3)는 제1스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴온되어 제1트랜지스터(T1)를 다이오드 연결시킬 수 있다. 제3트랜지스터(T3)는 둘 이상의 트랜지스터가 직렬 연결된 구조일 수 있다.
제4트랜지스터(T4)(제1초기화 트랜지스터)는 제2스캔선(SL-1)에 연결된 게이트단자, 초기화전압선(VL)에 연결된 제1단자, 제2노드(N2)에 연결된 제2단자를 포함한다. 제4트랜지스터(T4)는 제2스캔선(SL-1)을 통해 전달받은 스캔신호(Sn-1)에 따라 턴온되어 초기화전압(Vint)을 제1트랜지스터(T1)의 게이트단자에 전달하여 제1트랜지스터(T1)의 게이트 전압을 초기화시킬 수 있다. 제4트랜지스터(T4)는 둘 이상의 트랜지스터가 직렬 연결된 구조일 수 있다.
제5트랜지스터(T5)(제1발광제어 트랜지스터)는 발광제어선(EL)에 연결된 게이트단자, 구동전압선(PL)에 연결된 제1단자, 제1노드(N1)에 연결된 제2단자를 포함한다. 제6트랜지스터(T6)(제2발광제어 트랜지스터)는 발광제어선(EL)에 연결된 게이트단자, 제3노드(N3)에 연결된 제1단자, 유기발광다이오드(OLED)의 화소전극에 연결된 제2단자를 포함한다. 제5트랜지스터(T5) 및 제6트랜지스터(T6)가 발광제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴온되어 유기발광다이오드(OLED)에 전류가 흐르게 된다.
제7트랜지스터(T7)(제2초기화 트랜지스터)는 제3스캔선(SL+1)에 연결된 게이트단자, 제6트랜지스터(T6)의 제2단자 및 유기발광다이오드(OLED)의 화소전극에 연결된 제1단자, 초기화전압선(VL)에 연결된 제2단자를 포함한다. 제7트랜지스터(T7)는 제3스캔선(SL+1)을 통해 전달받은 스캔신호(Sn+1)에 따라 턴온되어 초기화전압(Vint)을 유기발광다이오드(OLED)의 화소전극에 전달하여 유기발광다이오드(OLED)의 화소전극의 전압을 초기화시킬 수 있다. 제7트랜지스터(T7)는 생략될 수 있다.
커패시터(Cst)는 제2노드(N2)에 연결된 제1전극 및 구동전압선(PL)에 연결된 제2전극을 포함한다.
유기발광다이오드(OLED)는 화소전극 및 화소전극을 마주하는 대향전극을 포함하고, 대향전극은 공통전압(ELVSS)을 인가받을 수 있다. 유기발광다이오드(OLED)는 제1트랜지스터(T1)로부터 구동전류를 전달받아 소정의 색으로 발광함으로써 이미지를 표시할 수 있다. 대향전극은 복수의 부화소들에 공통, 즉 일체로 구비될 수 있다.
도 16에서는, 제4트랜지스터(T4)와 제7트랜지스터(T7)가 각각 제2 스캔선(SL-1) 및 제3스캔선(SL+1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제4트랜지스터(T4)와 제7트랜지스터(T7)는 모두 제1스캔선(SL-1)에 연결되어 스캔신호(Sn-1)에 따라 구동할 수 있다.
제1부화소(Pm) 및 제2부화소(Pa)를 구동하는 화소회로는 동일하게 구비될 수도 있고, 서로 다르게 구비될 수도 있다. 예컨대, 제1부화소(Pm)를 구동하는 화소회로와 제2부화소(Pa)를 구동하는 화소회로는 각각 도 15에 도시된 화소회로로 구비될 수 있다. 다른 실시예로, 제1부화소(Pm)를 구동하는 화소회로는 도 15에 도시된 화소회로를 채용하고, 제2부화소(Pa)를 구동하는 화소회로는 도 16에 도시된 화소회로를 채용할 수 있다.
도 17은 도 1의 표시장치에 포함될 수 있는 표시패널(10')을 개략적으로 나타내는 평면도이다. 이하 도 3의 표시패널(10)과 상이한 구성을 중심으로 설명한다.
도 17을 참조하면, 기판(100)의 주변영역(DPA)에 제1 내지 제4발광제어구동회로(EDRV1 내지 EDRV4)가 더 구비될 수 있다.
제1발광제어구동회로(EDRV1)(또는 제1메인발광제어구동회로)와 제3발광제어구동회로(EDRV3)(또는 제2메인발광제어구동회로)는 메인표시영역(MDA)을 사이에 두고 마주하며, 기판(100)의 좌측 주변영역(DPA)과 우측 주변영역(DPA)에 각각 위치할 수 있다. 제1발광제어구동회로(EDRV1)는 제1스캔구동회로(SDRV1)와 인접하게 배치될 수 있다. 제3발광제어구동회로(EDRV3)는 제3스캔구동회로(SDRV3)와 인접하게 배치될 수 있다. 제1발광제어구동회로(EDRV1)와 제3발광제어구동회로(EDRV3)는 메인 발광제어선(ELm)을 통해 제1화소회로(PCm)들에 발광제어신호를 인가할 수 있다. 메인표시영역(MDA)의 제1부화소(Pm)들의 제1화소회로(PCm)들 중 일부는 제1발광제어구동회로(EDRV1)와 연결될 수 있고, 나머지는 제3발광제어구동회로(EDRV3)에 연결될 수 있다.
제2발광제어구동회로(EDRV2)(또는 제1보조발광제어구동회로)와 제4발광제어구동회로(EDRV4)(또는 제2보조발광제어구동회로)는 기판(100)의 상측 주변영역(DPA)의 좌우에 각각 마주하며 위치할 수 있다. 제2발광제어구동회로(EDRV2)는 제2스캔구동회로(SDRV2)와 인접하게 배치될 수 있다. 제4발광제어구동회로(EDRV4)는 제4스캔구동회로(SDRV4)와 인접하게 배치될 수 있다. 제2발광제어구동회로(EDRV2)와 제4발광제어구동회로(EDRV4)는 보조 발광제어선(ELa)을 통해 제2화소회로(PCa)들에 발광제어신호를 인가할 수 있다. 제2부화소(Pa)들의 제2화소회로(PCa)들 중 일부는 제2발광제어구동회로(EDRV2)와 전기적으로 연결될 수 있고, 나머지는 제4발광제어구동회로(EDRV4)에 전기적으로 연결될 수 있다.
제1 내지 제4발광제어구동회로(EDRV1 내지 EDRV4)는 각각 복수의 스테이지들을 포함하고, 각 스테이지는 도 9에 도시된 바와 같이 쉬프트 스테이지와 출력버퍼를 포함할 수 있다. 일 실시예에서, 제2 및 제4발광제어구동회로(EDRV2, EDRV4)의 스테이지들의 출력버퍼 사이즈는 제1 및 제3발광제어구동회로(EDRV1, EDRV3)의 스테이지들의 출력버퍼 사이즈와 상이할 수 있다. 일 실시예에서 제2 및 제4발광제어구동회로(EDRV2, EDRV4)의 스테이지들 각각의 출력버퍼 사이즈는 동일 또는 서로 상이할 수 있다.
도 18은 일 실시예에 따른 도 17의 C부분에 대응하는 확대 평면도이다. 도 19는 일 실시예에 따른 도 17의 D부분에 대응하는 확대 평면도이다. 이하, 도 10 내지 도 14와 상이한 구성을 중심으로 설명한다.
도 18 및 도 19를 참조하면, 기판(100)의 좌측 주변영역(DPA)에 제1발광제어구동회로(EDRV1)의 복수의 제3스테이지들(ETm1, ETm2,...)이 y 방향으로 배치될 수 있다. 제1발광제어구동회로(EDRV1)는 공통전압 공급라인(13)과 메인표시영역(MDA) 사이에 배치될 수 있다. 제1발광제어구동회로(EDRV1)는 공통전압 공급라인(13)과 제1스캔구동회로(SDRV1) 사이에 배치될 수 있다. 제1발광제어구동회로(EDRV1)의 하나의 제3스테이지가 출력하는 발광제어신호는 복수 행의 제1화소회로(PCm)들에 인가될 수 있다. 예컨대, 도 18에 도시된 바와 같이, 제1발광제어구동회로(EDRV1)의 제3스테이지와 제1스캔구동회로(SDRV1)의 제1스테이지는 1:4의 비율로 배치되고, 하나의 제3스테이지가 출력하는 발광제어신호는 4개 행들의 제1화소회로(PCm)들에 인가될 수 있다.
기판(100)의 상좌측 주변영역(DPA)에 제2발광제어구동회로(EDRV2)의 복수의 제4스테이지들(ETa1, ETa2,..., ETak)이 x 방향으로 배치될 수 있다. 제2발광제어구동회로(EDRV2)는 공통전압 공급라인(13)과 메인표시영역(MDA) 사이에 배치될 수 있다. 제2발광제어구동회로(EDRV2)는 공통전압 공급라인(13)과 제2스캔구동회로(SDRV2) 사이에 배치될 수 있다. 제2발광제어구동회로(EDRV2)의 하나의 제4스테이지가 출력하는 발광제어신호는 복수 행의 제2화소회로(PCa)들에 인가될 수 있다. 도 18 및 도 19에 도시된 바와 같이, 제2발광제어구동회로(EDRV2)의 제4스테이지와 제2스캔구동회로(SDRV2)의 제1스테이지는 1:1의 비율로 배치되고, 하나의 제3스테이지가 출력하는 발광제어신호는 4개 행들의 제2화소회로(PCa)들에 인가될 수 있다.
공통전압 공급라인(13)과 제1스캔드라이버(SDRV1) 사이, 및 공통전압 공급라인(13)과 제2스캔드라이버(SDRV2) 사이에 제1시작신호선(SSL1)과 제1클락선(CKL1)이 배치될 수 있다. 공통전압 공급라인(13)과 제1발광제어구동회로(EDRV1) 사이, 및 공통전압 공급라인(13)과 제2발광제어구동회로(EDRV2) 사이에 제2시작신호선(SSL2)과 제2클락선(CKL2)이 배치될 수 있다. 제1시작신호선(SSL1), 제1클락선(CKL1), 제1신호입력선(SIL1), 제1클락입력선(CIL1)은 도 10 및 도 11에 도시된 시작신호선(SSL), 클락선(CKL), 신호입력선(SIL), 클락입력선(CIL)과 유사하므로, 이하 상세한 설명은 생략한다.
제2시작신호선(SSL2)은 제1발광제어구동회로(EDRV1)를 따라 y 방향으로 연장될 수 있다. 제2시작신호선(SSL2)은 제1발광제어구동회로(EDRV1)의 첫번째 스테이지(ETm1) 및 제2발광제어구동회로(EDRV2)의 첫번째 스테이지(ETa1)와 각각 연결될 수 있다. 제2신호입력선(SIL2)의 일부는 제2클락선(CKL2)을 가로지르며 x 방향으로 연장되고, 분기되어 제1발광제어구동회로(EDRV1)의 첫번째 스테이지(ETm1) 및 제2발광제어구동회로(EDRV2)의 첫번째 스테이지(ETa1)에 각각 연결될 수 있다. 제2시작신호선(SSL2)은 제1시작신호선(SSL2)과 동일층에 배치될 수 있다.
제2클락선(CKL2)은 제1발광제어구동회로(EDRV1)를 따라 y 방향으로 연장되고, 코너에서 절곡된 후 제2발광제어구동회로(EDRV2)를 따라 x 방향으로 연장될 수 있다. 제2클락선(CKL2)은 제2시작신호선(SSL2)과 동일층에 배치될 수 있다. 제2클락선(CKL2)은 제1클락선(CKL1)과 동일층에 배치될 수 있다. 제2클락선(CKL2)은 제1발광제어구동회로(EDRV1)의 복수의 스테이지들 및 제2발광제어구동회로(EDRV2)의 복수의 스테이지들과 각각 연결될 수 있다. 제2클락선(CKL2)과 복수의 스테이지들 각각의 제2클락입력선(CIL2)은 서로 다른 층에 배치되고, 컨택홀을 통해 연결될 수 있다. 도 18 및 도 190에서 하나의 제2클락선(CKL2)이 도시되고 있으나, 이는 예시적인 것으로, 스테이지의 회로 구성에 따라 둘 이상의 클락선들이 배치될 수 있다.
메인 발광제어선(ELm)은 제1발광제어구동회로(EDRV1)의 복수의 제3스테이지들 각각에 연결될 수 있다. 메인 발광제어선(ELm)은 제1발광제어구동회로(EDRV1)의 복수의 스테이지들 각각의 출력선(EOL')과 다른 층에 배치되어 컨택홀을 통해 연결될 수 있다. 보조 발광제어선(ELa)은 제2발광제어구동회로(EDRV2)의 복수의 제4스테이지들 각각에 연결될 수 있다. 보조 발광제어선(ELa)은 제2발광제어구동회로(EDRV2)의 복수의 스테이지들 각각의 출력선(EOL)과 다른 층에 배치되어 컨택홀을 통해 연결될 수 있다. 보조 발광제어선(ELa)은 제1보조 발광제어선(ELaa) 및 제2 보조 발광제어선(ELab)을 포함할 수 있다.
제1보조 발광제어선(ELaa)들은 화소회로영역(PCA)에서 x 방향으로 연장되며, 대응하는 행에 배치되어 제2화소회로(PCa)들에 연결될 수 있다. 제2보조 발광제어선(ELab)은 스테이지들 각각의 출력선(EOL)을 제1보조 발광제어선(ELaa)들에 연결할 수 있다. 제2보조 발광제어선(ELab)들은 제2보조스캔선(SLab)들과 교대로 배치되고, 상호 간에 대략 일정한 간격으로 이격 배치될 수 있다. 일 실시예에서 제2보조 발광제어선(ELab)들은 제2보조스캔선(SLab)들과 다른 층에 배치될 수 있다. 일 실시예에서 제2보조 발광제어선(ELab)들은 동일층에 이격 배치될 수 있다. 다른 실시예에서 제2보조 발광제어선(ELab)들은 서로 다른 층에 교대로 배치될 수 있다. 제2보조 발광제어선(ELab)들은 연결된 제2발광제어구동회로(EDRV2)의 제4스테이지들의 위치에 따라 길이가 상이할 수 있다. 예컨대, 화소회로영역(PCA)에 가까운 스테이지에 연결된 제2 보조 발광제어선(ELab)일수록 길이가 짧을 수 있다.
일 실시예에서, 출력선(EOL), 제1보조 발광제어선(ELaa), 제2보조 발광제어선(ELab)은 동일 층에 배치될 수 있다. 다른 실시예에서, 출력선(EOL), 제1보조 발광제어선(ELaa)은 동일 층에 배치되고, 제2보조 발광제어선(ELab)은 출력선(EOL) 및 제1보조 발광제어선(ELaa)과 다른 층에 배치되고, 콘택홀들을 통해 출력선(EOL) 및 제1보조 발광제어선(ELaa)과 각각 연결될 수 있다.
일 실시예에서, 제2발광제어구동회로(EDRV2)의 제4스테이지들(ETa1, ETa2,..., ETak)의 출력버퍼 사이즈는 제1발광제어구동회로(EDRV1)의 제3스테이지들(ETm1, ETm2,...)의 출력버퍼 사이즈와 상이할 수 있다. 화소회로영역(PCA)에 가까운 스테이지일수록 출력버퍼의 사이즈가 작을 수 있다. 제4스테이지들(ETa1, ETa2,..., ETak)의 출력버퍼들의 사이즈는 보조 발광제어선(ELa)의 길이, 또는 제2보조 발광제어선(ELab)의 길이에 비례할 수 있다.
도시되지 않았으나, 도 13 및 도 14에 도시된 바와 같이, 제2보조 발광제어선(ELab)들 중 일부가 부분적으로 굴곡을 가질 수도 있고, 공통전압 공급선(13)과 중첩할 수도 있다.
도 20은 일 실시예에 따른 표시패널의 일부를 개략적으로 나타낸 단면도이다. 도 20을 참조하면, 메인표시영역(MDA)에는 제1부화소(Pm)가 배치되고, 컴포넌트영역(CA)에는 제2부화소(Pa)가 배치되고, 투과영역(TA)을 구비한다. 메인표시영역(MDA)에는 박막트랜지스터(TFT)와 커패시터(Cst)를 포함하는 제1화소회로(PCm) 및 제1화소회로(PCm)와 연결된 표시요소로서 제1유기발광다이오드(OLED)가 배치될 수 있다. 컴포넌트영역(CA)에는 제2유기발광다이오드(OLED')가 배치될 수 있다. 주변영역(DPA)에는 박막트랜지스터(TFT)와 커패시터(Cst')를 포함하는 제2화소회로(PCa)가 배치될 수 있다. 한편, 컴포넌트영역(CA)과 주변영역(DPA)에는 제2화소회로(PCa)와 제2유기발광다이오드(OLED')를 연결하는 연결배선(TWL)이 배치될 수 있다.
본 실시예에서는 표시요소로서 유기발광다이오드가 채용된 것을 예를 들고 있으나, 다른 실시예로 표시요소로서 무기 발광 소자, 또는 양자점 발광 소자가 채용될 수 있다.
이하, 표시패널(10)에 포함된 구성들이 적층된 구조에 대해서 설명하도록 한다. 표시패널(10)은 기판(100), 버퍼층(111), 회로층(PCL), 표시요소층(EDL)이 적층되어 구비될 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘산화물(SiO2) 또는 실리콘질화물(SiNX)으로 구비될 수 있다.
회로층(PCL)은 버퍼층(111) 상에 배치되며, 화소회로(PCm, PCa), 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(115), 및 평탄화층(117)을 포함할 수 있다.
버퍼층(111) 상부에는 박막트랜지스터(TFT)가 배치될 수 있다. 박막트랜지스터(TFT)는 반도체층(A1), 게이트전극(G1), 소스전극(S1), 드레인전극(D1)을 포함한다. 제1화소회로(PCm)의 박막트랜지스터(TFT)는 제1유기발광다이오드(OLED)와 연결되어 제1유기발광다이오드(OLED)를 구동할 수 있다. 제2화소회로(PCa)의 박막트랜지스터(TFT)는 제2유기발광다이오드(OLED')와 연결되어 제2유기발광다이오드(OLED')를 구동할 수 있다.
반도체층(A1)은 버퍼층(111) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(A1)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 반도체층(A1)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(A1)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
반도체층(A1)을 덮도록 제1게이트절연층(112)이 구비될 수 있다. 제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1게이트절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1게이트절연층(112) 상부에는 반도체층(A1)과 중첩되도록 게이트전극(G1)이 배치된다. 게이트전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 게이트전극(G1)은 Mo의 단층일 수 있다.
제2게이트절연층(113)은 게이트전극(G1)을 덮도록 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등과 같은 무기 절연물을 포함할 수 있다. 제2게이트절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2게이트절연층(113) 상부에는 커패시터(Cst, Cst')의 상부전극(CE2, CE2')이 배치될 수 있다. 커패시터(Cst, Cst')의 상부전극(CE2, CE2')은 그 아래의 게이트전극(G1)과 중첩할 수 있다. 제2게이트절연층(113)을 사이에 두고 중첩하는 게이트전극(G1) 및 상부전극(CE2, CE2')은 커패시터(Cst, Cst')를 이룰 수 있다. 게이트전극(G1)은 커패시터(Cst, Cst')의 하부전극(CE1, CE1a)일 수 있다.
주변영역(DPA)에서 커패시터(Cst')는 하부전극(CE1a)과 동일층에 배치된 하부전극(CE1b)을 더 포함할 수 있다. 커패시터(Cst')의 상부전극(CE2')은 하부전극들(CE1a, CE1b)과 중첩될 수 있다. 하부전극들(CE1a, CE1b)은 전기적으로 연결될 수 있다. 이러한 구성에 의해서 제2화소회로(PCa)의 커패시터(Cst')의 정전 용량은 제1화소회로(PCm)의 커패시터(Cst)의 정전 용량보다 크게 구비될 수 있다.
상부전극(CE2, CE2')은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(115)은 상기 상부전극(CE2, CE2')을 덮도록 형성될 수 있다. 층간절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 층간절연층(115)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
소스전극(S1) 및 드레인전극(D1)은 층간절연층(115) 상에 배치될 수 있다. 소스전극(S1) 및 드레인전극(D1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(S1)과 드레인전극(D1)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
층간절연층(115) 상부에는 제2화소회로(PCa)와 연결된 연결배선(TWL)이 배치될 수 있다. 연결배선(TWL)은 주변영역(DPA)에서부터 컴포넌트영역(CA)까지 연장되어 배치되어 제2유기발광다이오드(OLED')와 제2화소회로(PCa)를 연결할 수 있다. 또한, 층간절연층(115) 상부에는 데이터선(DL)이 배치될 수 있다.
연결배선(TWL)은 제1연결배선(TWL1) 및 제2연결배선(TWL2)를 포함할 수 있다. 제1연결배선(TWL1)은 주변영역(DPA)에 배치되어 제2화소회로(PCa)의 박막트랜지스터(TFT)와 연결될 수 있다. 제2연결배선(TWL2)은 제1연결배선(TWL1)과 연결되며, 컴포넌트영역(CA)의 투과영역(TA)에 배치될 수 있다. 제2연결배선(TWL2)은 제1연결배선(TWL1)과 동일한 층에 배치되되, 제1연결배선(TWL1)과 다른 물질로 구비될 수 있다. 제2연결배선(TWL2)의 끝단은 제2연결배선(TWL1)의 끝단을 덮도록 구비될 수 있다.
제1연결배선(TWL1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 제1연결배선(TWL1)은 서로 다른 층에 배치된 제1-1연결배선(TWL1a) 및 제1-2연결배선(TWL1b)을 포함할 수 있다. 일부 실시예에서, 제1-1연결배선(TWL1a)은 데이터선(DL)과 동일한 층에 배치되며, 데이터선(DL)과 동일한 물질로 구비될 수 있다. 제1-2연결배선(TWL1b)은 제1-1연결배선(TWL1a)와 제1평탄화층(117a)을 사이에 두고 배치될 수 있다. 제1-2연결배선(TWL1b)은 연결전극(CM, CM')과 동일한 층인 제1평탄화층(117a) 상부에 배치될 수 있다. 다른 실시예로, 제1-2연결배선(TWL1b)은 커패시터(Cst')의 상부전극(CE2') 또는 하부전극(CE1a. CE1b)과 동일한 층에 배치될 수 있다.
소스전극(S1, S2), 드레인전극(D1, D2) 및 연결배선(TWL)을 덮도록 평탄화층(117)이 배치될 수 있다. 평탄화층(117)은 그 상부에 배치되는 제1화소전극(121) 및 제2화소전극(121')이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
평탄화층(117)은 유기물질 또는 무기물질을 포함할 수 있으며, 단층구조 또는 다층구조를 가질 수 있다. 평탄화층(117)은 제1평탄화층(117a) 및 제2평탄화층(117b)으로 구비될 수 있다. 이에 따라, 제1평탄화층(117a)과 제2평탄화층(117b) 사이에 배선 등의 도전 패턴을 형성할 수 있어, 고집적화에 유리할 수 있다. 제1평탄화층(117a) 상부에는 연결전극(CM, CM'), 및 데이터 연결선(DWL)이 배치될 수 있다.
이러한, 평탄화층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다. 한편, 평탄화층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 평탄화층(117)을 형성할 시, 층을 형성한 후 평탄한 상면을 제공하기 위해서 그 층의 상면에 화학적 기계적 폴리싱이 수행될 수 있다.
제1평탄화층(117a)은 제1 및 제2화소회로들(PCm, PCa)을 덮도록 배치될 수 있다. 제2평탄화층(117b)은 상기 제1평탄화층(117a) 상에 배치되며 평탄한 상면을 가질 수 있다.
제2평탄화층(117b) 상에는 제1 및 제2유기발광다이오드들(OLED, OLED')이 배치된다. 제1 및 제2유기발광다이오드들(OLED, OLED')의 제1 및 제2화소전극들(121, 121')은 제1평탄화층(117a) 상에 배치된 연결전극들(CM, CM')을 통해서 제1 및 제2화소회로들(PCm, PCa)과 연결될 수 있다.
제1화소전극(121)과 제2화소전극(121')은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 제1화소전극(121)과 제2화소전극(121')은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 예컨대 제1화소전극(121)과 제2화소전극(121')은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막들을 갖는 구조를 가질 수 있다. 이 경우, 제1화소전극(121)과 제2화소전극(121')은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
화소정의층(119)은 평탄화층(117) 상에서, 제1화소전극(121) 및 제2화소전극(121') 각각의 가장자리를 덮으며, 제1화소전극(121) 및 제2화소전극(121')의 일부를 노출하는 제1개구(OP1) 및 제2개구(OP2)를 구비할 수 있다. 상기 제1개구(OP1) 및 제2개구(OP2)에 의해서 제1 및 제2유기발광다이오드들(OLED, OLED')의 발광영역, 즉, 제1 및 제2부화소들(Pm, Pa)의 크기 및 형상이 정의된다.
화소정의층(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의층(119)의 제1개구(OP1) 및 제2개구(OP2)의 내부에는 제1화소전극(121) 및 제2화소전극(121')에 각각 대응되도록 형성된 제1발광층(122b) 및 제2발광층(122b')이 배치된다. 제1발광층(122b)과 제2발광층(122b')은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제1발광층(122b)과 제2발광층(122b')의 상부 및/또는 하부에는 유기 기능층(122e)이 배치될 수 있다. 유기 기능층(122e)은 제1기능층(122a) 및/또는 제2기능층(122c)를 포함할 수 있다. 제1기능층(122a) 또는 제2기능층(122c)는 생략될 수 있다.
제1기능층(122a)은 제1발광층(122b)과 제2발광층(122b')의 하부에 배치될 수 있다. 제1기능층(122a)은 유기물로 구비된 단층 또는 다층일 수 있다. 제1기능층(122a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 제1기능층(122a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다. 제1기능층(122a)은 메인표시영역(MDA)과 컴포넌트영역(CA)에 포함된 제1 및 제2유기발광다이오드들(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다.
제2기능층(122c)은 제1발광층(122b) 및 제2발광층(122b') 상부에 배치될 수 있다. 제2기능층(122c)은 유기물로 구비된 단층 또는 다층일 수 있다. 제2기능층(122c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2기능층(122c)은 메인표시영역(MDA)과 컴포넌트영역(CA)에 포함된 제1 및 제2유기발광다이오드들(OLED, OLED')에 대응되도록 일체로 형성될 수 있다.
제2기능층(122c) 상부에는 대향전극(123)이 배치된다. 대향전극(123)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(123)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(123)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(123)은 메인표시영역(MDA)과 컴포넌트영역(CA)에 포함된 제1 및 제2유기발광다이오드들(OLED, OLED')에 대응되도록 일체로 형성될 수 있다.
메인표시영역(MDA)에 형성된 제1화소전극(121)으로부터 대향전극(123)까지의 층들은 제1유기발광다이오드(OLED)를 이룰 수 있다. 컴포넌트영역(CA)에 형성된 제2화소전극(121')으로부터 대향전극(123)까지의 층들은 제2유기발광다이오드(OLED')를 이룰 수 있다.
대향전극(123) 상에는 유기물질을 포함하는 상부층(150)이 형성될 수 있다. 상부층(150)은 대향전극(123)을 보호하는 동시에 광추출 효율을 높이기 위해서 마련된 층일 수 있다. 상부층(150)은 대향전극(123) 보다 굴절률이 높은 유기물질을 포함할 수 있다. 또는, 상부층(150)은 굴절률이 서로 다른층들이 적층되어 구비될 수 있다. 예컨대, 상부층(150)은 고굴절률층/저굴절률층/고굴절률층이 적층되어 구비될 수 있다. 이 때, 고굴절률층의 굴절률은 1.7이상 일 수 있으며, 저굴절률층의 굴절률은 1.3이하 일 수 있다.
상부층(150)은 추가적으로 LiF를 포함할 수 있다. 또는, 상부층(150)은 추가적으로 실리콘산화물(SiO2), 실리콘질화물(SiNx)와 같은 무기 절연물을 포함할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
MDA: 메인표시영역 CA: 컴포넌트영역
DPA: 주변영역 BML: 하부금속층
DWL: 데이터 연결선 TWL: 연결배선
PCm: 제1화소회로 PCa: 제2화소회로
Pm : 제1부화소 Pa: 제2부화소
SLm: 메인 스캔선 SLa: 보조 스캔선
ELm: 메인 발광제어선 ELa: 보조 발광제어선

Claims (20)

  1. 메인표시영역, 컴포넌트영역, 및 주변영역을 포함하는 표시장치에 있어서,
    기판;
    상기 기판 상에서 상기 메인표시영역에 배치된 복수의 제1화소회로들;
    상기 기판 상에서 상기 메인표시영역에 배치되고, 상기 제1화소회로들에 연결된 복수의 메인 스캔선들;
    상기 기판 상에서 상기 주변영역에 배치된 복수의 제2화소회로들;
    상기 기판 상에서 상기 주변영역에 배치되고, 상기 제2화소회로들에 연결된 복수의 보조 스캔선들;
    상기 기판 상에서 상기 주변영역에 배치되고, 상기 복수의 메인 스캔선들을 통해 상기 복수의 제1화소회로들에 제1스캔신호를 출력하는 제1스캔구동회로; 및
    상기 기판 상에서 상기 주변영역에 배치되고, 상기 복수의 보조 스캔선들을 통해 상기 복수의 제2화소회로들에 제2스캔신호를 출력하는 제2스캔구동회로;를 포함하고,
    상기 제2스캔신호의 출력 간격은 상기 제1스캔신호의 출력 간격보다 큰, 표시장치.
  2. 제1항에 있어서,
    상기 제2스캔구동회로는 복수의 제2스테이지들 및 상기 복수의 제2스테이지들 사이에 배치된 복수의 더미 스테이지들을 포함하고,
    상기 보조 스캔선들 각각은 상기 복수의 제2스테이지들 중 대응하는 제2스테이지에 연결된, 표시장치.
  3. 제2항에 있어서,
    상기 보조 스캔선들 각각은,
    상기 제2화소회로들에 연결된 제1보조 스캔선과, 상기 제1보조 스캔선을 제2스테이지의 출력선에 연결하는 제2보조 스캔선을 포함하는, 표시장치.
  4. 제3항에 있어서,
    상기 제1보조 스캔선과 상기 제2보조 스캔선은 동일층에 일체로 구비된, 표시장치.
  5. 제3항에 있어서,
    상기 제1보조 스캔선과 상기 제2보조 스캔선은 절연층을 사이에 두고 서로 다른 층에 배치되고, 컨택홀을 통해 연결된, 표시장치.
  6. 제3항에 있어서,
    상기 보조 스캔선들의 제2보조 스캔선들의 길이가 서로 상이한, 표시장치.
  7. 제3항에 있어서,
    상기 보조 스캔선들의 제2보조 스캔선들 중 일부가 굴곡을 가지고,
    상기 굴곡을 갖는 제2보조 스캔선들의 굴곡 횟수가 상이한, 표시장치.
  8. 제7항에 있어서,
    상기 주변영역에 배치되고, 상기 굴곡을 갖는 제2보조 스캔선들 중 일부에 중첩하는 영역을 갖는 전원공급선;을 더 포함하는 표시장치.
  9. 제2항에 있어서,
    상기 복수의 제2스테이지들 및 상기 복수의 더미 스테이지들 각각은,
    쉬프트 스테이지와 출력버퍼를 포함하는, 표시장치.
  10. 제9항에 있어서,
    상기 복수의 제2스테이지들의 출력버퍼들의 사이즈는 연결된 상기 제2보조 스캔선의 길이에 비례하는, 표시장치.
  11. 제2항에 있어서,
    상기 제1스캔구동회로는 복수의 제1스테이지들을 포함하고,
    상기 복수의 제1스테이지들 각각은 쉬프트 스테이지와 출력버퍼를 포함하는, 표시장치.
  12. 제11항에 있어서,
    상기 복수의 제2스테이지들의 출력버퍼들의 사이즈는 상기 복수의 제1스테이지들의 출력버퍼들의 사이즈와 상이한, 표시장치.
  13. 제1항에 있어서,
    상기 기판 상에서 상기 메인표시영역에 배치되고, 상기 제1화소회로들과 연결된 제1부화소들;
    상기 기판 상에서 상기 컴포넌트영역에 배치된 제2부화소들; 및
    상기 제2부화소들과 상기 제2화소회로들을 연결하는 연결배선들;을 더 포함하는 표시장치.
  14. 메인표시영역, 컴포넌트영역, 및 주변영역을 포함하는 표시장치에 있어서,
    기판;
    상기 기판 상에서 상기 컴포넌트영역에 배치된 보조 부화소;
    상기 기판 상에서 상기 주변영역에 배치된 보조 화소회로;
    상기 보조 부화소와 상기 보조 화소회로를 연결하는 연결배선;
    상기 기판 상에서 상기 주변영역에 배치되고, 상기 보조 화소회로에 연결된 보조 스캔선; 및
    상기 기판 상에서 상기 주변영역에 배치되고, 상기 보조 스캔선을 통해 상기 보조 화소회로에 스캔신호를 출력하는 보조 스캔구동회로;를 포함하고,
    상기 보조 스캔구동회로는 복수의 스테이지들 및 상기 복수의 스테이지들 사이에 배치된 복수의 더미 스테이지들을 포함하고,
    상기 보조 스캔선은 상기 복수의 스테이지들 중 대응하는 스테이지에 연결된, 표시장치.
  15. 제14항에 있어서,
    상기 보조 스캔선은 상기 제2화소회로에 연결된 제1보조 스캔선과, 상기 제1보조 스캔선을 대응하는 스테이지의 출력선에 연결하는 제2보조 스캔선을 포함하는, 표시장치.
  16. 제15항에 있어서,
    상기 복수의 스테이지들 및 상기 복수의 더미 스테이지들 각각은, 쉬프트 스테이지와 출력버퍼를 포함하고,
    상기 복수의 스테이지들의 출력버퍼들의 사이즈는 연결된 상기 제2보조 스캔선의 길이에 비례하는, 표시장치.
  17. 제15항에 있어서,
    상기 제2보조 스캔선의 일부영역이 굴곡을 갖는, 표시장치.
  18. 제15항에 있어서,
    상기 주변영역에 배치되고, 상기 제2보조 스캔선에 중첩하는 영역을 갖는 전원공급선;을 더 포함하는 표시장치.
  19. 제15항에 있어서,
    상기 제1보조 스캔선과 상기 제2보조 스캔선은 절연층을 사이에 두고 서로 다른 층에 배치되고, 컨택홀을 통해 연결된, 표시장치.
  20. 제15항에 있어서,
    상기 기판 상에서 상기 메인표시영역에 배치된 메인 부화소;
    상기 기판 상에서 상기 메인표시영역에 배치되고, 상기 메인 부화소와 연결된 메인 화소회로;
    상기 기판 상에서 상기 메인표시영역에 배치되고, 상기 메인 화소회로에 연결된 메인 스캔선; 및
    상기 기판 상에서 상기 주변영역에 배치되고, 상기 메인 스캔선을 통해 상기 메인 화소회로에 스캔신호를 출력하는 메인 스캔구동회로;를 더 포함하는 표시장치.

KR1020200108047A 2020-08-26 2020-08-26 표시장치 KR20220027365A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200108047A KR20220027365A (ko) 2020-08-26 2020-08-26 표시장치
US17/337,481 US11532276B2 (en) 2020-08-26 2021-06-03 Display apparatus
CN202110988718.6A CN114122074A (zh) 2020-08-26 2021-08-26 显示设备
US18/083,633 US20230119107A1 (en) 2020-08-26 2022-12-19 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200108047A KR20220027365A (ko) 2020-08-26 2020-08-26 표시장치

Publications (1)

Publication Number Publication Date
KR20220027365A true KR20220027365A (ko) 2022-03-08

Family

ID=80357222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200108047A KR20220027365A (ko) 2020-08-26 2020-08-26 표시장치

Country Status (3)

Country Link
US (2) US11532276B2 (ko)
KR (1) KR20220027365A (ko)
CN (1) CN114122074A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210081513A (ko) * 2019-12-23 2021-07-02 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 전자 기기
CN114556462A (zh) * 2020-09-24 2022-05-27 京东方科技集团股份有限公司 显示面板、显示装置及制备方法
CN114667560A (zh) * 2020-09-29 2022-06-24 京东方科技集团股份有限公司 显示面板及其像素电路的驱动方法、显示装置
WO2022088071A1 (zh) * 2020-10-30 2022-05-05 京东方科技集团股份有限公司 显示基板及显示装置
WO2023206377A1 (en) * 2022-04-29 2023-11-02 Boe Technology Group Co., Ltd. Array substrate and display apparatus
CN115528081A (zh) * 2022-09-30 2022-12-27 昆山国显光电有限公司 显示面板及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8334960B2 (en) 2006-01-18 2012-12-18 Samsung Display Co., Ltd. Liquid crystal display having gate driver with multiple regions
KR20110049560A (ko) * 2009-11-05 2011-05-12 삼성전자주식회사 표시장치
KR102578838B1 (ko) * 2016-09-30 2023-09-18 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시장치
CN107742502B (zh) 2017-11-30 2019-10-15 武汉天马微电子有限公司 一种显示面板、显示方法及显示装置
KR102587861B1 (ko) * 2018-03-27 2023-10-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102649144B1 (ko) * 2018-06-25 2024-03-21 삼성디스플레이 주식회사 디스플레이 장치
US10707281B2 (en) * 2018-08-10 2020-07-07 Au Optronics Corporation Display apparatus
CN110942746B (zh) * 2018-09-21 2022-07-01 北京小米移动软件有限公司 有机发光二极管显示屏、显示控制方法和电子设备
CN110767139B (zh) * 2019-03-29 2020-12-11 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN113540195B (zh) 2019-04-26 2022-05-17 武汉天马微电子有限公司 一种显示面板及显示装置
CN111063719B (zh) 2019-12-30 2022-08-12 武汉天马微电子有限公司 显示面板及显示装置
CN111048041B (zh) 2020-01-02 2021-05-11 武汉天马微电子有限公司 像素电路及其驱动方法、显示面板和显示装置
CN115116393A (zh) * 2020-07-20 2022-09-27 武汉天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
US11532276B2 (en) 2022-12-20
US20230119107A1 (en) 2023-04-20
US20220068211A1 (en) 2022-03-03
CN114122074A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
KR20220027365A (ko) 표시장치
EP3822959A2 (en) Display apparatus
US11844248B2 (en) Display panel and display apparatus including the same
KR20210154301A (ko) 표시장치
US11706961B2 (en) Display panel and display apparatus including the same
KR20220019160A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20210074447A (ko) 표시 장치
EP3920228A1 (en) Display device
KR20210094189A (ko) 디스플레이 패널 및 이를 구비하는 디스플레이 장치
CN113764484A (zh) 显示设备和电子设备
KR102448029B1 (ko) 표시 장치
US20220045160A1 (en) Display panel and display apparatus including the same
CN113937134A (zh) 显示装置
KR20210142033A (ko) 표시장치
US11659744B2 (en) Display panel and display apparatus including the same
KR20220124320A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220110396A (ko) 디스플레이 장치
CN114078926A (zh) 显示面板及包括其的显示设备
KR20220138498A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN113889511A (zh) 显示设备和制造该显示设备的方法
KR20210126202A (ko) 표시 장치 및 그 제조 방법
US11832479B2 (en) Display device which includes an expanded display area
KR20220042020A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220045602A (ko) 디스플레이 장치
KR20230023869A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination