KR20220138498A - 표시 패널 및 이를 구비하는 표시 장치 - Google Patents

표시 패널 및 이를 구비하는 표시 장치 Download PDF

Info

Publication number
KR20220138498A
KR20220138498A KR1020210043498A KR20210043498A KR20220138498A KR 20220138498 A KR20220138498 A KR 20220138498A KR 1020210043498 A KR1020210043498 A KR 1020210043498A KR 20210043498 A KR20210043498 A KR 20210043498A KR 20220138498 A KR20220138498 A KR 20220138498A
Authority
KR
South Korea
Prior art keywords
corner
pixel
display area
pixel circuit
sub
Prior art date
Application number
KR1020210043498A
Other languages
English (en)
Inventor
이유진
이선화
박희진
장재용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210043498A priority Critical patent/KR20220138498A/ko
Priority to US17/546,560 priority patent/US20220320189A1/en
Priority to CN202210285874.0A priority patent/CN115207031A/zh
Publication of KR20220138498A publication Critical patent/KR20220138498A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H01L27/326—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H01L27/3218—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Abstract

본 발명의 일 실시예는, 메인 표시영역, 및 상기 메인 표시영역의 모퉁이(corner)에서 연장되며 절개부들 사이에 배치된 스트립부를 구비한 코너 표시영역(corner display area)을 포함하는 기판; 상기 메인 표시영역에 배치된 메인 화소들 및 상기 메인 화소들을 구동하는 메인 화소회로들; 상기 스트립부에 배치된 코너 화소들, 및 상기 코너 화소들을 구동하는 코너 화소회로들;을 포함하며, 상기 코너 화소들 각각은 제1부화소, 제2부화소, 및 제3부화소를 포함하고, 상기 코너 화소회로들 각각은 상기 제1부화소를 구동하는 제1화소회로, 상기 제2부화소를 구동하는 제2화소회로, 상기 제3부화소를 구동하는 제3화소회로를 포함하고, 상기 스트립부의 길이 방향인 제1방향을 따라 n 번째 배치된 코너 화소회로에 포함된 상기 제1화소회로, 제2화소회로, 및 제3화소회로의 배치는, n+1 번째 배치된 코너 화소회로에 포함된 상기 제1화소회로, 제2화소회로, 및 제3화소회로의 배치와 다르게 배치된, 표시 패널을 제공한다. (n은 자연수)

Description

표시 패널 및 이를 구비하는 표시 장치{DISPLAY PANEL AND DISPLAY APPARATUS INCLUDING THE SAME}
본 발명의 실시예들은 표시 패널 및 이를 구비하는 표시 장치에 관한 것으로서, 더 상세하게는 측면 및 코너 영역에서도 이미지가 디스플레이될 수 있도록 표시영역이 확장된 표시 패널 및 이를 구비하는 표시 장치에 관한 것이다.
근래에 표시 장치의 디자인이 다양해지고 있다. 예컨대, 곡면형 표시장치, 폴더블 표시장치, 및 롤러블 표시장치가 개발되고 있다. 또한, 표시 영역이 확대되고, 비표시영역은 축소되는 추세이다. 이에 따라, 표시 장치의 형태를 설계하는데 다양한 방법이 도출되고 있다.
본 발명의 실시예들은 코너 영역에도 이미지가 디스플레이될 수 있도록 표시영역이 확장된 표시 패널 및 이를 구비하는 표시 장치를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 메인 표시영역, 및 상기 메인 표시영역의 모퉁이(corner)에서 연장되며 절개부들 사이에 배치된 스트립부를 구비한 코너 표시영역(corner display area)을 포함하는 기판; 상기 메인 표시영역에 배치된 메인 화소들 및 상기 메인 화소들을 구동하는 메인 화소회로들; 상기 스트립부에 배치된 코너 화소들, 및 상기 코너 화소들을 구동하는 코너 화소회로들;을 포함하며, 상기 코너 화소들 각각은 제1부화소, 제2부화소, 및 제3부화소를 포함하고, 상기 코너 화소회로들 각각은 상기 제1부화소를 구동하는 제1화소회로, 상기 제2부화소를 구동하는 제2화소회로, 상기 제3부화소를 구동하는 제3화소회로를 포함하고, 상기 스트립부의 길이 방향인 제1방향을 따라 n 번째 배치된 코너 화소회로에 포함된 상기 제1화소회로, 제2화소회로, 및 제3화소회로의 배치는, n+1 번째 배치된 코너 화소회로에 포함된 상기 제1화소회로, 제2화소회로, 및 제3화소회로의 배치와 다르게 배치된, 표시 패널을 제공한다. (n은 자연수)
일 실시예에 있어서, 상기 제1방향을 따라 연장된 제1열을 따라 상기 제1화소회로들과 상기 제3화소회로들이 교번적으로 배치되고, 상기 제1열과 인접한 제2열을 따라 제2화소회로들이 일렬로 배치될 수 있다.
일 실시예에 있어서, 상기 n 번째 코너 화소회로의 상기 제1화소회로는 상기 제1부화소와 중첩되고, 상기 n+1 번째 코너 화소회로의 상기 제1화소회로는 상기 제3부화소와 중첩될 수 있다.
일 실시예에 있어서, 상기 메인 화소들의 화소 배열 구조는 상기 코너 화소들의 화소 배열 구조와 다를 수 있다.
일 실시예에 있어서, 상기 메인 화소들의 화소 배열 구조는 펜타일 화소 배열 구조이고, 상기 코너 화소들의 화소 배열 구조는 S-스트라이프 구조일 수 있다.
일 실시예에 있어서, 상기 코너 화소회로들은 상기 스트립부의 중심부에 배치되며, 상기 스트립부의 가장자리에는 상기 제1방향으로 연장된 신호선들이 배치될 수 있다.
일 실시예에 있어서, 상기 신호선들은 스캔 신호를 전달하며, 상기 신호선들 중 일부는 상기 n 번째 배치된 코너 화소회로와 상기 n+1 번째 배치된 코너 화소회로에 연결될 수 있다.
일 실시예에 있어서, 상기 코너 화소회로들에게 데이터 신호를 전달하는 코너 데이터선은 상기 코너 화소회로들과 중첩하며, 상기 제1방향으로 연장될 수 있다.
일 실시예에 있어서, 상기 코너 표시영역은 제1코너 표시영역 및 제2코너 표시영역을 포함하며, 상기 스트립부는 상기 제1코너 표시영역에 배치되고, 상기 제2코너 표시영역에는 스캔 구동회로가 배치될 수 있다.
일 실시예에 있어서, 상기 제2코너 표시영역에 배치된 코너 화소들은 상기 스캔 구동회로와 적어도 일부 중첩될 수 있다.
본 발명의 다른 실시예는 메인 표시영역 및 상기 메인 표시영역의 모퉁이(corner)로부터 연장되어 기 설정된 곡률 반경으로 구부러진 코너 표시영역을 포함하는 표시 패널; 및 상기 표시 패널의 형상과 대응되는 형상으로, 상기 표시 패널을 덮는 커버 윈도우;를 포함하며,상기 코너 표시영역은 절개부들 사이에 배치된 스트립부를 구비하고, 상기 스트립부에는 코너 화소들, 및 상기 코너 화소들을 구동하는 코너 화소회로들이 배치되며, 상기 코너 화소들 각각은 제1부화소, 제2부화소, 및 제3부화소를 포함하고, 상기 코너 화소회로들 각각은 상기 제1부화소를 구동하는 제1화소회로, 상기 제2부화소를 구동하는 제2화소회로, 상기 제3부화소를 구동하는 제3화소회로를 포함하고, 상기 스트립부의 길이 방향인 제1방향을 따라 n 번째 배치된 코너 화소회로에 포함된 상기 제1화소회로, 제2화소회로, 및 제3화소회로의 배치는, n+1 번째 배치된 코너 화소회로에 포함된 상기 제1화소회로, 제2화소회로, 및 제3화소회로의 배치와 다르게 배치된, 표시 장치를 제공한다.
일 실시예에 있어서, 상기 제1방향을 따라 연장된 제1열을 따라 상기 제1화소회로들과 상기 제3화소회로들이 교번적으로 배치되고, 상기 제1열과 인접한 제2열을 따라 제2화소회로들이 일렬로 배치될 수 있다.
일 실시예에 있어서, 상기 n 번째 코너 화소회로의 상기 제1화소회로는 상기 제1부화소와 중첩되고, 상기 n+1 번째 코너 화소회로의 상기 제1화소회로는 상기 제3부화소와 중첩될 수 있다.
일 실시예에 있어서, 상기 메인 표시영역에는 메인 화소들 및 상기 메인 화소들을 구동하는 메인 화소회로들이 배치되며, 상기 메인 화소들의 화소 배열 구조는 상기 코너 화소들의 화소 배열 구조와 다를 수 있다.
일 실시예에 있어서, 상기 메인 화소들의 화소 배열 구조는 펜타일 화소 배열 구조이고, 상기 코너 화소들의 화소 배열 구조는 S-스트라이프 구조일 수 있다.
일 실시예에 있어서, 상기 코너 화소회로들은 상기 스트립부의 중심부에 배치되며, 상기 스트립부의 가장자리에는 상기 제1방향으로 연장된 신호선들이 배치될 수 있다.
일 실시예에 있어서, 상기 신호선들은 스캔 신호를 전달하며, 상기 신호선들 중 일부는 상기 n 번째 배치된 코너 화소회로와 상기 n+1 번째 배치된 코너 화소회로에 연결될 수 있다.
일 실시예에 있어서, 상기 코너 화소회로들에게 데이터 신호를 전달하는 코너 데이터선은 상기 코너 화소회로들과 중첩하며, 상기 제1방향으로 연장될 수 있다.
일 실시예에 있어서, 상기 코너 표시영역은 제1코너 표시영역 및 제2코너 표시영역을 포함하며, 상기 스트립부는 상기 제1코너 표시영역에 배치되고, 상기 제2코너 표시영역에는 스캔 구동회로가 배치될 수 있다.
일 실시예에 있어서, 상기 제2코너 표시영역에 배치된 코너 화소들은 상기 스캔 구동회로와 적어도 일부 중첩될 수 있다.
상기한 바와 같이, 본 실시예들에 의한 표시 패널 및 표시 장치는, 코너 표시영역을 구비하여 이미지가 디스플레이되는 영역이 확장될 수 있다.
또한, 본 실시예들에 따른 표시 패널 및 표시 장치는 코너 표시영역에 배치된 화소회로의 배열을 최적화하여 코너 표시영역에 배치되는 배선의 수를 줄일 수 있어 공간 확보에 유리할 수 있다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 사시도이다.
도 2는 도 1의 I-I'선을 기준으로 자른 단면도이다.
도 3은 일 실시예에 따라 도 1의 표시 장치에 포함될 수 있는 표시 패널을 개략적으로 나타내는 평면도이다.
도 4는 일 실시예에 따른 표시 패널(10)의 단면의 일부를 개략적으로 도시하는 단면도로, 도 3의 II-II'선에 대응하는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널(10)의 일부를 나타낸 개략적인 단면도로, 도 3의 III-III'선에 대응한 개략적인 단면도이다.
도 6은 본 발명의 일 실시예에 따라 메인 표시영역(MDA)에 적용될 수 있는 화소 배치 구조를 개략적으로 도시한 배치도이다.
도 7은 본 발명의 일 실시예에 따라 코너 표시영역(CDA)에 적용될 수 있는 화소 배치 구조를 개략적으로 도시한 배치도이다.
도 8a 및 도 8b는 실시예들에 따른 부화소를 구동하는 화소회로의 등가회로도이다.
도 9는 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대한 평면도이다.
도 10은 본 발명의 일 실시예에 따른 메인 표시영역의 화소 배열 구조 및 화소회로 배열 구조를 나타낸다.
도 11a는 본 발명의 일 실시예에 따른 코너 표시영역의 화소 배열 구조를 나타낸다.
도 11b 및 도 11c는 본 발명의 일 실시예에 따른 코너 표시영역의 화소회로 배열 구조 및 일부 신호선을 나타낸다.
도 12a 및 도 12b는 일 실시예에 따른 코너 표시영역에 배치된 화소 및 화소회로들의 배치 관계를 나타낸 배치도이다.
도 13는 도 12b의 IV-IV'선에 대응되는 개략적인 단면도이다.
도 14a는 도 9의 F-F'선에 따른 단면도이다.
도 14b는 도 14a의 댐부를 확대한 확대도이다.
도 15는 도 9의 H-H'선에 따른 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타낸 것으로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 일 실시예에 따른 표시 장치(1)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 및 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기 뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 표시 화면을 제공하는 다양한 장치가 그에 해당될 수 있다.
표시 장치(1)는 메인 표시영역(MDA), 측면 표시영역(SDA), 코너 표시영역(CDA)를 포함할 수 있다.
메인 표시영역(MDA)은 표시 장치(1)의 전면부에 배치되는 영역으로 구부러지지 않고 평탄하게 형성된 영역일 수 있다. 메인 표시영역(MDA)은 x 방향의 단변, y 방향의 장변을 포함하는 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되는 것은 아니다. 메인 표시영역(MDA)은 직사각형 이외의 다양한 다각형의 형상을 구비할 수 있으며, 단변과 장변이 만나는 코너가 둥근 다각형 형상을 가질 수도 있다.
측면 표시영역(SDA)은 제1측면 표시영역(SDA1), 제2측면 표시영역(SDA2), 제3측면 표시영역(SDA3), 및 제4측면 표시영역(SDA4)을 포함할 수 있다.
제1측면 표시영역(SDA1)은 메인 표시영역(MDA)의 제1 변에서 연장되어 소정의 곡률로 구부러진 영역일 수 있다. 제1측면 표시영역(SDA1)은 메인 표시영역(MDA)의 하측으로부터 연장될 수 있다. 제1측면 표시영역(SDA1)은 표시장치(1)의 하측면에 배치된 영역일 수 있다.
제2측면 표시영역(SDA2)은 메인 표시영역(MDA)의 제2 변에서 연장되어 소정의 곡률로 구부러진 영역일 수 있다. 제2측면 표시영역(SDA2)은 메인 표시영역(MDA)의 우측으로부터 연장될 수 있다. 제2측면 표시영역(SDA2)은 표시장치(1)의 우측면에 배치된 영역일 수 있다.
제3측면 표시영역(SDA3)은 메인 표시영역(MDA)의 제3 변에서 연장되어 소정의 곡률로 구부러진 영역일 수 있다. 제3측면 표시영역(SDA3)은 메인 표시영역(MDA)의 좌측으로부터 연장될 수 있다. 제3측면 표시영역(SDA3)은 표시장치(1)의 좌측면에 배치된 영역일 수 있다.
제4측면 표시영역(SDA4)은 메인 표시영역(MDA)의 제4 변에서 연장되어 소정의 곡률로 구부러진 영역일 수 있다. 제4측면 표시영역(SDA4)은 메인 표시영역(MDA)의 상측으로부터 연장될 수 있다. 제4측면 표시영역(SDA4)은 표시장치(1)의 상측면에 배치된 영역일 수 있다.
코너 표시영역(CDA)는 메인 표시영역(MDA)의 모퉁이(corner)에서 연장되어 소정의 곡률을 가지고 구부러진 영역일 수 있다. 코너 표시영역(CDA)은 제1 내지 제4측면 표시영역(SDA1~4) 사이에 배치될 수 있다. 예컨대, 코너 표시영역(CDA)은 제1측면 표시영역(SDA1)과 제2측면 표시영역(SDA2) 사이, 제1측면 표시영역(SDA1)과 제3측면 표시영역(SDA3) 사이, 제2측면 표시영역(SDA2)과 제4측면 표시영역(SDA4) 사이, 및 제3측면 표시영역(SDA3)과 제4측면 표시영역(SDA4) 사이에 배치될 수 있다.
표시 장치(1)는 메인 표시영역(MDA)에 배치된 메인 화소(PXm)들, 측면 표시영역(SDA)에 배치된 측면 화소(PXs)들, 코너 표시영역(CDA)에 배치된 코너 화소(PXc)들을 이용하여 이미지를 제공할 수 있다.
일부 실시예에서, 코너 표시영역(CDA) 및/또는 측면 표시영역(SDA)에서 디스플레이 되는 이미지는 보조 이미지로, 메인 표시영역(MDA)에서 디스플레이 되는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 코너 표시영역(CDA)에서 단위 면적당 배치되는 코너 화소(PXc)들의 수는 메인 표시영역(MDA)에서 단위 면적당 배치되는 메인 화소(PXm)들의 수보다 작을 수 있다. 일부 실시예에서, 측면 표시영역(SDA)의 해상도는 메인 표시영역(MDA)의 해상도와 같거나 낮을 수 있다.
도 2는 도 1의 I-I 선을 기준으로 자른 단면도이다.
도 2를 참조하면, 표시 장치(1)는 표시 패널(10) 및 표시 패널(10) 상에 배치된 커버 윈도우(20)을 포함할 수 있다.
커버 윈도우(20)는 표시 패널(10)을 커버하여 보호하는 역할을 할 수 있다. 커버 윈도우(20)는 투명한 물질로 이루어질 수 있다. 커버 윈도우(20)는 예를 들어, 유리나 플라스틱을 포함하여 이루어질 수 있다. 커버 윈도우(20)가 플라스틱을 포함하는 경우, 커버 윈도우(20)는 플렉서블한 성질을 가질 수 있다.
커버 윈도우(20)의 형상은 적용되는 표시 장치(1)의 형상에 상응한다. 예를 들어, 표시 장치(1)가 측면 표시영역(SDA) 및 코너 표시영역(CDA)을 포함하는 경우, 커버 윈도우(20)는 측면 표시영역(SDA)에 대응하는 측면부 및 코너 표시영역(CDA)에 대응하는 코너부를 포함할 수 있다. 커버 윈도우(20)의 상기 측면부 및 상기 코너부는 곡면으로 이루어질 수 있으며, 이 경우, 일정한 곡률을 갖거나 변화하는 곡률을 가질 수 있다.
표시 패널(10)은 커버 윈도우(20)의 하부에 배치될 수 있다. 커버 윈도우(20)와 표시 패널(10)은 접착 부재(30)를 통해 결합될 수 있다. 접착 부재(30)는 투명 접착 필름(optically cleared adhesive film, OCA) 또는 투명 접착 레진(optically cleared resin, OCR)일 수 있다.
도 3은 일 실시예에 따라 도 1의 표시 장치에 포함될 수 있는 표시 패널을 펼친 상태로 나타낸 개략적인 평면도이다.
도 3을 참조하면, 표시 패널(10)을 이루는 각종 구성 요소들은 기판(100) 상에 배치된다. 기판(100)은 메인 표시영역(MDA), 측면 표시영역(SDA), 코너 표시영역(CDA), 및 주변영역(PA)을 포함한다.
메인 표시영역(MDA)에는 복수의 메인 화소(PXm)들이 배치되며, 이들에 의해서 메인 이미지가 디스플레이 될 수 있다. 메인 화소(PXm)은 복수의 부화소들의 집합으로 구비될 수 있다. 각 부화소들은 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다.
측면 표시영역(SDA)은 메인 표시영역(MDA)의 상, 하, 좌, 우에 배치될 수 있다. 측면 표시영역(SDA)에는 복수의 측면 화소(PXs)들이 배치되며, 이들에 의해서 측면 이미지가 디스플레이 될 수 있다. 측면 이미지는 메인 이미지와 함께 하나의 전체 이미지를 형성할 수도 있고, 측면 이미지는 메인 이미지로부터 독립된 이미지일 수도 있다.
코너 표시영역(CDA)은 메인 표시영역(MDA)의 코너로부터 연장된 영역에 배치될 수 있다. 코너 표시영역(CDA)은 두 개의 측면 표시영역(SDA) 사이에 배치될 수 있다. 코너 표시영역(CDA)에는 복수의 코너 화소(PXc)들이 배치되며, 이들에 의해서 코너 이미지가 디스플레이 될 수 있다. 코너 이미지는 메인 이미지 및 측면 이미지와 함께 하나의 전체 이미지를 형성할 수도 있고, 코너 이미지는 메인 이미지로부터 독립된 이미지일 수도 있다.
코너 표시영역(CDA)은 제1코너 표시영역(CDA1) 및 제2코너 표시영역(CDA2)을 포함할 수 있다. 제1코너 표시영역(CDA1)은 제2코너 표시영역(CDA2)보다 기판(100)의 가장자리에 배치되며, 제2코너 표시영역(CDA2)은 제1코너 표시영역(CDA1)과 메인 표시영역(MDA) 사이에 배치될 수 있다.
제2코너 표시영역(CDA2)에는 코너 화소(PXc) 이외에 제1스캔 구동회로(SDRV1)가 배치될 수 있다. 제1스캔 구동회로(SDRV1)는 코너 표시영역(CDA)에 배치된 코너 화소(PXc)를 구동하기 위한 스캔 신호를 제공할 수 있다. 또한, 제1스캔 구동회로(SDRV1)는 메인 표시영역(MDA) 또는 측면 표시영역(SDA)에 배치된 메인 화소(PXm) 또는 측면 화소(PXs)들을 구동하기 위한 스캔 신호를 제공할 수 있다. 일부 실시예에서, 제1스캔 구동회로(SDRV1)는 코너 화소(PXc)을 구동하는 화소회로와 메인 화소(PXm)를 구동하는 화소회로에 동시에 연결되어 동일한 스캔 신호를 제공할 수 있다. 이 경우, 제1스캔 구동회로(SDRV1)에 연결된 스캔선(SL)은 제1스캔 구동회로(SDRV1)의 양쪽에서 메인 표시영역(MDA)와 코너 표시영역(CDA)으로 연장될 수 있다.
주변영역(PA)은 측면 표시영역(SDA)의 외측에 배치될 수 있다. 주변영역(PA)에는 제2스캔 구동회로(SDRV2) 및 단자부(PAD)가 구비될 수 있다.
제2스캔 구동회로(SDRV2)는 메인 화소(PXm)들 및 측면 화소(PXs)들을 구동하기 위한 스캔 신호를 제공할 수 있다. 제2스캔 구동회로(SDRV2)는 제2측면 표시영역(SDA2)의 우측 및/또는 제3측면 표시영역(SDA3)의 좌측에 배치되며, x 방향으로 연장된 스캔선(SL)과 연결될 수 있다.
단자부(PAD)는 제1측면 표시영역(SDA1)의 하측에 배치될 수 있다. 단자부(PAD)는 절연층에 의해 덮이지 않고 노출되어 표시 회로 보드(FPCB)와 연결된다. 표시 회로 보드(FPCB)에는 표시 구동부(32)가 배치될 수 있다.
표시 구동부(32)는 제1 스캔 구동회로(SDRV1)와 제2 스캔 구동회로(SDRV2)에 전달하는 제어 신호를 생성할 수 있다. 또한, 표시 구동부(32)는 데이터 신호를 생성할 수 있다. 생성된 데이터 신호는 팬아웃 배선(FW) 및 팬아웃 배선(FW)과 연결된 데이터선(DL)을 통해 화소(PXm, PXs, PXc)들에 전달될 수 있다. 메인 데이터선(DLm)은 y 방향으로 연장되어 메인 화소(PXm)들을 구동하는 화소회로들과 연결될 수 있다. 코너 데이터선(DLc)은 메인 표시영역(MDA)에서 절곡되어 코너 표시영역(CDA)으로 연장될 수 있다. 코너 데이터선(DLc)은 코너 화소(PXc)들을 구동하는 화소회로들과 연결될 수 있다.
도 4는 일 실시예에 따른 표시 패널(10)의 단면의 일부를 개략적으로 도시하는 단면도로, 도 3의 II-II'선에 대응하는 단면도이다.
도 4를 참조하면, 표시 패널(10)은 코너 표시영역(CDA) 및 메인 표시영역(MDA)를 포함하며, 코너 표시영역(CDA)은 제1코너 표시영역(CDA1) 및 제2코너 표시영역(CDA2)를 포함할 수 있다. 표시 패널(10)은 기판(100), 기판(100) 상의 표시층(DISL), 터치스크린층(TSL), 및 광학기능층(OFL)을 포함할 수 있다.
표시층(DISL)은 박막트랜지스터(TFTm, TFTc, TFTd)를 포함하는 회로층(PCL), 표시요소인 발광 소자(light emitting element, EDm, EDc)를 포함하는 표시요소층, 및 박막봉지층(TFEL)을 포함할 수 있다. 기판(100)과 표시층(DISL) 사이, 표시층(DISL) 내에는 절연층(IL, IL')이 배치될 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
표시 패널(10)의 메인 표시영역(MDA1)에는 메인 화소회로(PCm) 및 이와 연결된 메인 표시요소(EDm)가 배치될 수 있다. 메인 화소회로(PCm)는 적어도 하나의 박막트랜지스터(TFTm)을 포함하며, 메인 표시요소(EDm)의 발광을 제어할 수 있다.
표시 패널(10)의 제1코너 표시영역(CDA1) 및 제2코너 표시영역(CDA2)에는 코너 화소회로(PCc) 및 이와 연결된 코너 표시요소(EDc)가 배치될 수 있다. 코너 화소회로(PCc)는 적어도 하나의 박막트랜지스터(TFTc)를 포함하며, 코너 표시요소(EDc)의 발광을 제어할 수 있다.
한편, 제2코너 표시영역(CDA2)에는 제1스캔 구동회로(SDRV1)가 더 배치될 수 있다. 제1스캔 구동회로(PCc)는 적어도 하나의 박막트랜지스터(TFTd)를 포함하며, 코너 표시영역(CDA)에 배치된 코너 화소회로(PCc)들에 스캔 신호를 제공할 수 있다. 제1코너 표시영역(CDA1)과 제2코너 표시영역(CDA2)에 배치된 코너 표시요소(EDc)는 동일한 화소 배열로 배치될 수 있다. 코너 표시요소(EDc)들의 균일한 화소 배열에 의해서, 제2코너 표시영역(CDA2)에서 코너 표시요소(EDc)는 제1스캔 구동회로(SDRV1)과 중첩 배치될 수 있다.
코너 표시영역(CDA)은 보조 표시영역으로, 코너 표시영역(CDA)의 해상도는 메인 표시영역(MDA)의 해상도보다 작을 수 있다. 즉, 코너 표시영역(CDA)에 배치된 코너 표시요소(EDc)들의 단위 면적당 개수는 메인 표시영역(MDA)에 배치된 메인 표시요소(EDm)들의 단위 면적 당 개수보다 작을 수 있다.
코너 표시영역(CDA)에 배치된 코너 표시요소(EDc)는 메인 표시영역(MDA)에 배치된 메인 표시요소(EDm)보다 크게 구비될 수 있다. 예컨대, 코너 표시요소(EDc)의 발광영역은 메인 표시영역(MDA)에 배치된 메인 표시요소(EDm)의 발광영역에 비해서 크게 구비될 수 있다. 이는 코너 표시영역(CDA)의 작은 해상도로도 메인 표시영역(MDA)과 동일, 유사한 휘도를 제공하기 위함일 수 있다.
표시요소인 메인 표시요소(EDm) 및 코너 표시요소(EDc)는 박막봉지층(TFEL)으로 커버될 수 있다. 일부 실시예에서, 박막봉지층(TFEL)은 도 4에 도시된 바와 같이 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 박막봉지층(TFEL)은 제1 및 제2무기봉지층(131, 133) 및 이들 사이의 유기봉지층(132)을 포함할 수 있다.
제1무기봉지층(131) 및 제2무기봉지층(133)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(132)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
터치스크린층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치스크린층(TSL)은 터치전극 및 터치전극과 연결된 터치 배선들을 포함할 수 있다. 터치스크린층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치스크린층(TSL)은 박막봉지층(TFEL) 상에 형성될 수 있다. 또는, 터치스크린층(TSL)은 터치기판 상에 별도로 형성된 후 광학 투명 접착제(OCA)와 같은 점착층을 통해 박막봉지층(TFEL) 상에 결합될 수 있다. 일 실시예로서, 터치스크린층(TSL)은 박막봉지층(TFEL) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치스크린층(TSL)과 박막봉지층(TFEL) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 표시 장치(1) 을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 일부 실시예에서, 광학기능층(OFL)은 편광 필름일 수 있다. 일부 실시예에서, 광학기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함하는 필터 플레이트로 구비될 수 있다.
표시 패널(10)은 발광 소자(light emitting element)를 포함하는 발광 표시 패널일 수 있다. 예를 들어, 표시 패널(10)은 유기발광다이오드(organic light emitting diode)를 발광 소자로 이용하는 유기 발광 표시 패널, 및 초소형 발광 다이오드(micro LED)를 발광 소자로 이용하는 초소형 발광 다이오드 표시 패널, 양자점(Quantum dot)과 유기발광다이오드를 이용하는 양자점 유기 발광 표시 패널, 또는 무기물 반도체를 발광 소자로 이용하는 무기 발광 표시 패널일 수 있다. 이하에서는, 표시 패널(10)이 유기 발광 표시 패널인 것을 중심으로 설명한다.
도 5는 본 발명의 일 실시예에 따른 표시 패널(10)의 일부를 나타낸 개략적인 단면도로, 도 3의 III-III'선에 대응한 개략적인 단면도이다.
도 5를 참조하면, 메인 표시영역(MDA)에는 적어도 하나의 박막트랜지스터(TFT)와 스토리지 커패시터(Cst)를 포함하는 메인 화소회로(PCm) 및 메인 화소회로(PCm)와 연결된 표시요소로써 유기발광다이오드(OLED)가 배치될 수 있다. 상기 유기발광다이오드(OLED)의 발광영역으로 하나의 메인 부화소(SPXm)가 구현될 수 있다.
이하, 표시 패널(10)에 포함된 구성들이 적층된 구조에 대해서 설명하도록 한다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 일부 실시예에서, 기판(100)은 유기층/무기층/유기층이 적층된 구조를 구비할 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘산화물(SiO2) 또는 실리콘질화물(SiNX)으로 구비될 수 있다
버퍼층(111) 상부에는 박막트랜지스터(TFT)가 배치될 수 있다. 박막트랜지스터(TFT)는 제1반도체층(A1), 제1게이트전극(G1), 제1소스전극(S1), 제1드레인전극(D1)을 포함한다. 박막트랜지스터(TFT)는 유기발광다이오드(OLED)와 연결되어 유기발광다이오드(OLED)를 구동할 수 있다.
제1반도체층(A1)은 상기 버퍼층(111) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 제1반도체층(A1)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
제1반도체층(A1)을 덮도록 제1게이트절연층(112)이 구비될 수 있다. 제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1게이트절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1게이트절연층(112) 상부에는 상기 제1반도체층(A1)과 중첩되도록 제1게이트전극(G1)이 배치된다. 제1게이트전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 제1게이트전극(G1)은 Mo의 단층일 수 있다.
제2게이트절연층(113)은 상기 제1게이트전극(G1)을 덮도록 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등과 같은 무기 절연물을 포함할 수 있다. 제2게이트절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2게이트절연층(113) 상부에는 스토리지 커패시터(Cst)의 상부 전극(CE2)이 배치될 수 있다. 스토리지 커패시터(Cst)의 상부 전극(CE2)은 그 아래의 제1게이트전극(G1)과 중첩할 수 있다. 제2게이트절연층(113)을 사이에 두고 중첩하는 제1게이트전극(G1) 및 상부 전극(CE2)은 스토리지 커패시터(Cst)를 이룰 수 있다. 제1게이트전극(G1)은 스토리지 커패시터(Cst)의 하부 전극(CE1)일 수 있다.
상부 전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(115)은 상기 상부 전극(CE2)을 덮도록 형성될 수 있다. 층간절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 층간절연층(115)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
소스전극(S1) 및 드레인전극(D1)은 층간절연층(115) 상에 배치될 수 있다. 소스전극(S1) 및 드레인전극(D1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(S1)과 드레인전극(D1)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제1유기절연층(116)은 소스전극(S1, S2), 드레인전극(D1, D2) 상에 배치될 수 있다. 제1유기절연층(116)은 감광성 폴리이미드, 폴리이미드(polyimide), Polystyrene(PS), 폴리카보네이트(PC), BCB(Benzocyclobutene), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다.
또는, 제1유기절연층(116)은 실록산계 유기물질로 구비될 수 있다. 실록산계 유기물질은 헥사메틸디실록산(Hexamethyldisiloxane), 옥타메틸트리실록산(Octamethyltrisiloxane), 데카메틸테트라실록산(Decamethyltetrasiloxane), 도데카메틸펜타실록산(Dodecamethylpentasiloxane) 및 폴리디메틸실록산(Polydimethylsiloxanes)을 포함할 수 있다.
제1유기절연층(116) 상부에는 연결전극(CM) 및 각종 배선(WL), 예컨대, 구동전압선 이나 데이터선이 배치될 수 있어, 고집적화에 유리할 수 있다.
제2유기절연층(117)은 제1유기절연층(116) 상에서 연결전극(CM) 및 배선(WL)을 덮도록 배치될 수 있다. 제2유기절연층(117)은 그 상부에 배치되는 화소전극(121)이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다. 제2유기절연층(117)은 광 투과율 및 평탄도가 높은 실록산계 유기물질로 구비될 수 있다. 실록산계 유기물질은 헥사메틸디실록산(Hexamethyldisiloxane), 옥타메틸트리실록산(Octamethyltrisiloxane), 데카메틸테트라실록산(Decamethyltetrasiloxane), 도데카메틸펜타실록산(Dodecamethylpentasiloxane) 및 폴리디메틸실록산(Polydimethylsiloxanes)을 포함할 수 있다.
또는, 제2유기절연층(117)은 감광성 폴리이미드, 폴리이미드(polyimide), BCB(Benzocyclobutene), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다.
제2유기절연층(117) 상에는 유기발광다이오드(OLED)가 배치될 수 있다. 유기발광다이오드(OLED)의 화소전극(121)은 제1유기절연층(116) 상에 배치된 연결전극(CM)을 통해서 메인 화소회로(PCm)와 연결될 수 있다.
화소전극(121)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 화소전극(121)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 예컨대, 화소전극(121)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막들을 갖는 구조를 가질 수 있다. 이 경우, 화소전극(121)은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
화소정의막(118)은 제2유기절연층(117) 상에서, 화소전극(121)의 가장자리를 덮으며, 화소전극(121)의 중앙부를 노출하는 제1개구(OP1)를 구비할 수 있다. 상기 제1개구(OP1)에 의해서 유기발광다이오드(OLED, OLED')의 발광영역, 즉, 부화소(SPXm)의 크기 및 형상이 정의된다.
화소정의막(118)은 화소전극(121)의 가장자리와 화소전극(121) 상부의 대향전극(123)의 사이의 거리를 증가시킴으로써 화소전극(121, 121')의 가장자리에서 아크(arc) 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(118)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(118)의 제1개구(OP1)의 내부에는 제1화소전극(121)에 대응되도록 형성된 제1발광층(122b)이 배치된다. 제1발광층(122b)은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제1발광층(122b)의 상부 및/또는 하부에는 유기 기능층(122e)이 배치될 수 있다. 유기 기능층(122e)은 제1기능층(122a) 및/또는 제2기능층(122c)를 포함할 수 있다. 제1기능층(122a) 또는 제2기능층(122c)는 생략될 수 있다.
제1기능층(122a)은 제1발광층(122b)의 하부에 배치될 수 있다. 제1기능층(122a)은 유기물로 구비된 단층 또는 다층일 수 있다. 제1기능층(122a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 제1기능층(122a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다. 제1기능층(122a)은 메인 표시영역(MDA)에 포함된 유기발광다이오드(OLED)들에 대응되도록 일체로 형성될 수 있다.
제2기능층(122c)은 상기 제1발광층(122b) 상부에 배치될 수 있다. 제2기능층(122c)은 유기물로 구비된 단층 또는 다층일 수 있다. 제2기능층(122c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2기능층(122c)은 메인 표시영역(MDA)에 포함된 유기발광다이오드(OLED)들에 대응되도록 일체로 형성될 수 있다.
제2기능층(122c) 상부에는 대향전극(123)이 배치된다. 대향전극(123)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(123)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(123)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(123)은 메인 표시영역(MDA)에 포함된 유기발광다이오드(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다.
메인 표시영역(MDA)에 형성된 제1화소전극(121)으로부터 대향전극(123)까지의 층들은 유기발광다이오드(OLED)를 이룰 수 있다.
대향전극(123) 상에는 유기물질을 포함하는 상부층(150)이 형성될 수 있다. 상부층(150)은 대향전극(123)을 보호하는 동시에 광추출 효율을 높이기 위해서 마련된 층일 수 있다. 상부층(150)은 대향전극(123) 보다 굴절률이 높은 유기물질을 포함할 수 있다. 또는, 상부층(150)은 굴절률이 서로 다른층들이 적층되어 구비될 수 있다. 예컨대, 상부층(150)은 고굴절률층/저굴절률층/고굴절률층이 적층되어 구비될 수 있다. 이 때, 고굴절률층의 굴절률은 1.7이상 일 수 있으며, 저굴절률층의 굴절률은 1.3이하 일 수 있다.
상부층(150)은 추가적으로 LiF를 포함할 수 있다. 또는, 상부층(150)은 추가적으로 실리콘산화물(SiO2), 실리콘질화물(SiNx)와 같은 무기 절연물을 포함할 수 있다.
상부층(150) 상에는 박막봉지층(TFEL)이 배치될 수 있다. 박막봉지층(TFEL)은 외부의 수분이나 이물질이 유기발광다이오드(OLED)로 침투하는 것을 방지할 수 있다.
박막봉지층(TFEL)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있으며, 이와 관련하여 도 5에서는 박막봉지층(TFEL)이 제1무기봉지층(131), 유기봉지층(132) 및 제2무기봉지층(133)이 적층된 구조를 도시한다. 다른 실시예에서 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.
제1무기봉지층(131) 및 제2무기봉지층(133)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(132)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 제1무기봉지층(131), 유기봉지층(132) 및 제2무기봉지층(133)은 메인 표시영역(MDA)을 커버하도록 일체로 형성될 수 있다.
한편, 도 5에서는 메인 표시영역(MDA)의 적층구조를 예로 들어 설명하였으나, 이러한 적층구조는 측면 표시영역(SDA) 및 코너 표시영역(CDA)에도 적용될 수 있다.
도 6은 본 발명의 일 실시예에 따라 메인 표시영역(MDA)에 적용될 수 있는 화소 배치 구조를 개략적으로 도시한 배치도이다.
도 6을 참조하면, 메인 표시영역(MDA)에는 복수의 메인 부화소(SPXm)들이 배치될 수 있다. 본 명세서에서 부화소는 이미지를 구현하는 최소 단위로 발광영역을 의미한다. 메인 화소(PXm)는 소정의 메인 부화소(SPXm)들의 집합으로 구성될 수 있다. 메인 화소(PXm)는 서로 다른 색을 내는 제1부화소(PSr), 제2부화소(PSg), 및 제3부화소(PSb)를 포함할 수 있다. 제1부화소(PSr), 제2부화소(PSg), 제3부화소(PSb)는 각각 적색, 녹색, 청색을 구현할 수 있다. 일 실시예에서, 하나의 메인 화소(PXm)에는 하나의 제1부화소(PSr), 두 개의 제2부화소(PSg), 하나의 제3부화소(PSb)가 포함될 수 있다.
도 6에 도시된 바와 같이, 메인 표시영역(MDA)에 배치된 메인 부화소(SPXm)들은 펜타일 구조로 배치될 수 있다.
제1 행(1N)에는 복수의 제1부화소(SPr)와 복수의 제3부화소(SPb)가 교대로 배치되어 있으며, 인접한 제2 행(2N)에는 복수의 제2부화소(SPg)가 소정 간격 이격되어 배치되어 있고, 인접한 제3 행(3N)에는 제3부화소(SPb)와 제1부화소(SPr)가 교대로 배치되어 있으며, 인접한 제4 행(4N)에는 복수의 제2부화소(SPg)가 소정 간격 이격되어 배치되어 있고, 이러한 화소의 배치가 제N 행까지 반복되어 있다. 이 때, 제3부화소(SPb) 및 제1부화소(SPr)는 제2부화소(SPg)보다 크게 구비될 수 있다.
제1 행(1N)에 배치된 복수의 제1부화소(SPr) 및 제3부화소(SPb)와 제2 행(2N)에 배치된 복수의 제2부화소(SPg)는 서로 엇갈려서 배치되어 있다. 따라서, 제1 열(1M)에는 제1부화소(SPr) 및 제3부화소(SPb)가 교대로 배치되어 있으며, 인접한 제2 열(2M)에는 복수의 제2부화소(SPg)가 소정 간격 이격되어 배치되어 있고, 인접한 제3 열(3M)에는 제3부화소(SPb) 및 제1부화소(SPr)가 교대로 배치되어 있으며, 인접한 제4 열(4M)에는 복수의 제2부화소(SPg)가 소정 간격 이격되어 배치되어 있으며, 이러한 화소의 배치가 제M 열까지 반복되어 있다.
이와 같은 화소 배열 구조를 다르게 표현하면, 제2부화소(SPg)의 중심점을 사각형의 중심점으로 하는 가상의 사각형(VS)의 꼭지점 중에 서로 마주보는 제1, 제3 꼭지점에는 제1부화소(SPr)가 배치되며, 나머지 꼭지점인 제2, 제4 꼭지점에 제3부화소(SPb)가 배치되어 있다고 표현할 수 있다. 이 때, 가상의 사각형(VS)는 직사각형, 마름모, 정사각형 등 다양하게 변형될 수 있다.
이러한 화소 배열 구조를 펜타일 매트릭스(Pentile Matrix) 구조, 또는 펜타일 구조라고 하며, 인접한 화소를 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 작은 수의 화소로 고해상도를 구현할 수 있다.
도 6에서는 복수의 메인 부화소(Pm)들이 펜타일 매트릭스 구조로 배치된 것으로 도시하나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 복수개의 메인 부화소(Pm)들은 스트라이프(stripe) 구조, 모자익(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
도 7은 본 발명의 일 실시예에 따라 코너 표시영역(CDA)에 적용될 수 있는 화소 배치 구조를 개략적으로 도시한 배치도이다.
도 7을 참조하면, 코너 표시영역(CDA)에는 복수의 코너 부화소(SPXc)들이 배치될 수 있다. 코너 화소(PXc)은 소정의 코너 부화소(SPXc)들의 집합으로 구성될 수 있다. 코너 화소(PXc)는 서로 다른 색을 내는 제1부화소(PSr), 제2부화소(PSg), 및 제3부화소(PSb)를 포함할 수 있다. 제1부화소(PSr), 제2부화소(PSg), 제3부화소(PSb)는 각각 적색, 녹색, 청색을 구현할 수 있다. 본 실시예에서, 하나의 코너 화소(PXc)에는 제1부화소(PSr), 제2부화소(PSg), 및 제3부화소(PSb)의 총 3개의 코너 부화소(SPXc)가 포함될 수 있다.
본 실시예에서, 제1 행(1J)에는 제1부화소(SPr)과 청색 부화소(Pg)가 교번적으로 배치되고, 인접한 제2 행(2J)에는 녹색 부화소(Pb)가 배치될 수 있다.
이 때, 녹색 부화소(Pb)는 제1 열(1I) 및 제2 열(2I)에 걸쳐서 배치될 수 있다. 즉, 제2부화소(SPg)는 x' 방향으로 장변을 갖는 사각형 형상으로 구비될 수 있다.
제2부화소(SPg)의 x' 방향의 길이는 제1부화소(SPr)의 x' 방향의 길이와 제3부화소(SPb)의 x' 방향의 길이를 합한 것과 같거나 크게 구비될 수 있다. 이에 따라, 제2부화소(SPg)의 크기가 제1부화소(SPr) 및 제3부화소(SPb)의 크기보다 크게 구비될 수 있다. 이러한 배치 구조를 S-스트라이프(stripe) 구조라 한다.
코너 표시영역(CDA)에서는 소정의 개수의 코너 화소(PXc)와, 화소가 배치되지 않는 비화소 영역(NPA)이 묶여진 기본 유닛(U)이 x' 방향 및 y' 방향으로 반복적으로 배치될 수 있다. 도 7에 있어서, 기본 유닛(U)은 1개의 코너 화소(PXc)와 그 주변의 배치된 비화소 영역(NPA)을 사각형으로 묶은 형상일 수 있다. 기본 유닛(U)은 반복적인 형상을 구획한 것으로, 구성의 단절을 의미하지 않는다.
메인 표시영역(MDA)에 상기 기본 유닛(U)의 면적과 동일한 면적으로 구비된 대응 유닛(U')을 설정할 수 있다. 이 경우, 대응 유닛(U')에 포함된 메인 부화소(SPXm)들의 개수는 기본 유닛(U)에 포함된 보조 부화소(SPXc)들의 개수보다 많게 구비될 수 있다. 즉, 기본 유닛(U)에 포함된 코너 부화소(SPXc)들은 3개이고, 대응 유닛(U')에 포함된 메인 부화소(SPXm)들은 32개로 구비될 수 있다.
본 실시예에서, 기본 유닛(U)에서 하나의 코너 화소(PXc)가 차지하는 면적은 기본 유닛(U)의 약 1/4 정도일 수 있다. 도 7에서는 기본 유닛(U)에 하나의 코너 화소(PXc)만 포함된 것으로 도시하고 있으나, 다른 실시예로, 기본 유닛(U)에는 2개 이상의 코너 화소(PXc)가 포함될 수 있다. 코너 화소(PXc)에 포함된 코너 부화소(SPXc)의 개수나 배열 방식은 코너 표시영역(CA)의 해상도에 따라 변형 설계될 수 있다. 또한, 코너 화소(PXc)에 포함된 코너 부화소(SPXc)들의 면적도 다양하게 변형될 수 있다.
도 8a 및 도 8b는 실시예들에 따른 부화소(SPXm, SPXc)를 구동하는 화소회로의 등가회로도이다.
도 8a를 참조하면, 화소회로(PC)는 발광 소자(ED)와 연결되어 부화소들의 발광을 구현할 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 발광 소자(ED)에 흐르는 구동 전류를 제어할 수 있다. 발광 소자(ED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 8a에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 8b를 참조하면, 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
도 8b에서는, 각 화소회로(PC) 마다 신호선들(SL, SL-1, SL+1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(SL, SL-1, SL+1, EL, DL) 중 적어도 어느 하나, 또는/및 초기화전압선(VL)은 이웃하는 화소회로들에서 공유될 수 있다.
구동 박막트랜지스터(T1)의 드레인전극은 발광제어 박막트랜지스터(T6)를 경유하여 발광 소자(ED)와 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 발광 소자(ED)에 구동 전류를 공급한다.
스위칭 박막트랜지스터(T2)의 게이트전극은 스캔선(SL)과 연결되고, 소스전극은 데이터선(DL)과 연결된다. 스위칭 박막트랜지스터(T2)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극과 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온 되어 데이터선(DL)으로 전달된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 게이트전극은 스캔선(SL)에 연결될 수 있다. 보상 박막트랜지스터(T3)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극과 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 발광 소자(ED)의 화소전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 드레인전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제1초기화 박막트랜지스터(T4)의 소스전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 보상 박막트랜지스터(T3)는 스캔선(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1초기화 박막트랜지스터(T4)의 게이트전극은 이전 스캔선(SL-1)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 소스전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 보상 박막트랜지스터(T3)의 드레인전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 초기화 전압(Vint)을 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
동작제어 박막트랜지스터(T5)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 소스전극은 구동전압선(PL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극 및 스위칭 박막트랜지스터(T2)의 드레인전극과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극 및 보상 박막트랜지스터(T3)의 소스전극과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 드레인전극은 발광 소자(ED)의 화소전극과 전기적으로 연결될 수 있다. 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광 제어선(EL)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온 되어 구동전압(ELVDD)이 발광 소자(ED)에 전달되며, 발광 소자(ED)에 구동 전류가 흐르게 된다.
제2초기화 박막트랜지스터(T7)의 게이트전극은 이후 스캔선(SL+1)에 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 소스전극은 발광 소자(ED)의 화소전극과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)는 이후 스캔선(SL+1)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴 온 되어 발광 소자(ED)의 화소전극을 초기화시킬 수 있다.
도 8b에서는, 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 각각 이전 스캔선(SL-1) 및 이후 스캔선(SL+1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4) 및 제2초기화 박막트랜지스터(T7)는 모두 이전 스캔선(SLn-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동할 수 있다.
스토리지 커패시터(Cst)의 다른 하나의 전극은 구동전압선(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 구동 박막트랜지스터(T1)의 게이트전극, 보상 박막트랜지스터(T3)의 드레인전극 및, 제1초기화 박막트랜지스터(T4)의 소스전극에 함께 연결될 수 있다.
발광 소자(ED)의 대향전극(예컨대, 캐소드)은 공통전압(ELVSS)을 제공받는다. 발광 소자(ED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
화소회로(PC)는 도 8a 및 도 8b를 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.
메인 부화소(Pm) 및 보조 부화소(Pa)를 구동하는 화소회로(PC)는 동일하게 구비될 수도 있고, 서로 다르게 구비될 수도 있다. 예컨대, 메인 부화소(Pm)과 보조 부화소(Pa)를 구동하는 화소회로(PC)는 도 8b에 도시된 화소회로(PC)로 구비될 수 있다. 다른 실시예로, 메인 부화소(Pm)를 구동하는 화소회로(PC)는 도 8b에 도시된 화소회로(PC)를 채용하고, 보조 부화소(Pa)를 구동하는 화소회로(PC)는 도 8a에 도시된 화소회로(PC)를 채용할 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 패널의 일부를 확대한 평면도이다. 구체적으로, 표시 패널(10)의 코너 표시영역(CDA)를 확대한 것으로, 표시 패널(10)이 펼쳐진 상태를 도시한다.
도 9를 참조하면, 표시 패널(10)은 코너 표시영역(CDA)에 대응하여 배치된 복수의 스트립부(STP)들 및 복수의 절개부(V)들을 포함할 수 있다. 복수의 절개부(V)들은 복수의 스트립부(STP)들 사이에 위치하며 기판(100)이 절개되어 형성된 영역일 수 있다. 복수의 절개부(V)들은 표시 패널(10)을 관통하여 구비된 관통부일 수 있다.
복수의 스트립부(STP)들 각각의 일단은 소정의 간격(gp)을 두고 서로 이격되어 배치될 수 있다. 상기 간격(gp)에 의해 복수의 스트립부(STP)들 사이에는 빈 공간들이 형성되고, 빈 공간들 각각은 복수의 절개부(V)들에 대응할 수 있다. 복수의 스트립부(STP)들 사이의 간격(gp)은 가변할 수 있다. 예를 들면, 도 9에 도시된 것처럼, 복수의 스트립부(STP)들 사이의 간격(gp)은 메인 표시영역(MDA)에서 코너 표시영역(CDA)으로 갈수록 넓어질 수 있다. 다른 예로, 복수의 스트립부(STP)들 사이의 간격(gp)은 가변하지 않고 일정할 수도 있다. 즉, 복수의 스트립부(STP)들은 방사형으로 배열될 수 있고, 또는 서로 평행하게 배열될 수 있다.
복수의 스트립부(STP)들은 메인 표시영역(MDA)에 인접한 부분에서 연결될 수 있다. 복수의 스트립부(STP)들은 메인 표시 영역(MDA)으로부터 연장될 수 있다. 복수의 스트립부(STP)들이 각각 연장된 길이는 서로 상이할 수 있다. 복수의 스트립부(STP)들이 각각 연장된 길이는 복수의 스트립부(STP)들이 각각 코너 표시영역(CDA)의 중심부로부터 이격된 거리에 따라 상이할 수 있다. 일 예로, 복수의 스트립부(STP)들 중 중심부에 위치한 스트립부(STP)들은 이외의 스트립부(STP)들보다 코너 표시영역(CDA) 측으로 연장된 길이가 더 길 수 있다. 복수의 스트립부(STP)들이 각각 코너 표시영역(CDA)의 중심부로부터 멀게 배치될수록 복수의 스트립부(STP)들의 각각 연장된 길이는 감소할 수 있다.
각 절개부(V)는 각각 표시 패널(10)의 전면과 하면을 관통할 수 있다. 각각의 절개부(V)는 표시 패널(10)의 유연성을 향상시킬 수 있다. 또한, 표시 패널(10)에 대한 외력(휘거나, 구부리거나, 당기는 등의 힘)이 가해지는 경우 절개부(V)들의 형상이 변화함으로써, 표시 패널(10) 변형 시의 응력 발생을 감소시켜 표시 패널(10)의 내구성이 향상될 수 있다.
표시 패널(10)에 대한 외력이 가해지는 경우, 절개부(V)의 면적 또는 형상이 변경될 수 있으며, 스트립부(STP)의 위치도 변경될 수 있다. 예컨대, 표시 패널(10)의 에지들 및 이들 사이의 코너 측을 구부리는 힘이 작용하는 경우, 복수의 스트립부(STP)들 사이의 간격(gp)이 줄어듦에 따라 절개부(V)의 면적도 줄어들 수 있고, 서로 이웃하는 스트립부(STP)들은 맞닿을 수 있다.
이처럼, 표시 패널(10)에 외력을 인가하는 경우, 복수의 스트립부(STP)들 사이의 간격(gp) 및 절개부(V)의 면적 등에 변화가 있으며, 복수의 스트립부(STP)들의 형상에는 변화가 없을 수 있다. 즉, 복수의 스트립부(STP)들 상에는 각각 화소 회로 및 표시요소 등이 배치될 수 있으며, 표시 패널(10)에 외력이 인가되더라도 복수의 스트립부(STP)들의 형상은 변하지 않으므로, 복수의 스트립부(STP)들 상에 각각 배치되는 화소 회로 및 표시요소 등은 보호될 수 있다.
복수의 스트립부(STP)들의 형상은 변하지 않을 수 있으므로, 곡률을 가지는 표시 패널(10)의 코너 표시영역(CDA)에는 코너 화소(PXc)들이 배치될 수 있다. 이를 통해, 이미지가 구현되는 표시 영역을 메인 표시 영역(MDA)과 측면 표시 영역(SDA)에서 코너 표시영역(CDA)까지 확장할 수 있다. 스트립부(STP) 상에 배치된 코너 화소(PXc)들은 일 방향을 따라 상호 이격되어 배치될 수 있다.
도 10은 본 발명의 일 실시예에 따른 메인 표시영역의 화소 배열 구조, 화소회로 배열구조, 및 일부 신호선을 나타낸다.
도 10을 참조하면, 표시 패널(10)의 메인 표시영역(MDA) 영역에는 메인 부화소(SPXm)들이 배치되며, 각 메인 부화소(SPXm)들은 메인 화소회로(PCm)들의 구동에 따라 색을 구현할 수 있다. 메인 부화소(SPXm)은 서로 다른 색을 내는 제1부화소(SPr), 제2부화소(SPg), 및 제3부화소(SPb)를 포함할 수 있으며, 메인 부화소(SPXm)들은 도 6을 참조하여 설명한 바와 같이 펜타일 구조로 배열될 수 있다.
메인 화소회로(PCm)은 제1부화소(SPr), 제2부화소(SPg), 및 제3부화소(SPb)를 각각 구동하는 제1화소회로(PCr), 제2화소회로(PCg), 및 제3화소회로(PCb)를 포함할 수 있다.
본 실시예에서, 메인 화소회로(PCm)들은 x 방향 및 y 방향을 따라 매트릭스 형상으로 배치될 수 있다. 구체적으로, 제1화소회로(PCr)들과 제3화소회로(PCb)들은 y 방향을 따라 교번적으로 배치되며, 제2화소회로(PCr)들은 y 방향을 따라 일렬로 배치될 수 있다.
한편, 메인 화소회로(PCm)들에 데이터 신호를 전달하는 메인 데이터선(DLm)은 각 메인 화소회로(PCm)들의 중앙부분과 중첩되며 y 방향으로 연장될 수 있다.
도 11a는 본 발명의 일 실시예에 따른 코너 표시영역의 화소 배열 구조를 나타내고, 도 11b는 본 발명의 일 실시예에 따른 코너 표시영역의 화소회로 배열 구조 및 일부 신호선을 나타낸다. 구체적으로 도 11a 및 도 11b는 코너 표시영역(CDA)의 스트립부(STP)에 배치된 코너 화소(PXc)들 및 코너 화소회로(PCc)들을 도시한다.
도 11a 및 도 11b를 참조하면, 표시 패널(10)은 메인 표시영역(MDA) 및 메인 표시영역(MDA)에서 연장되며 절개부(V)들 사이에 배치된 스트립부(STP)를 구비한 코너 표시영역(CDA)를 포함한다.
스트립부(STP)는 메인 표시영역(MDA)에서 제1방향으로 연장될 수 있다. 제1방향은 스트립부(STP)의 위치에 따라 다르게 설정될 수 있다. 제1방향은 x 방향 및 y 방향의 사이의 임의의 방향일 수 있다. 제1방향은 스트립부(STP)의 장변 방향을 의미할 수 있다. 한편, 제1방향과 교차하는 제2방향은 스트립부(STP)의 단변 방향을 의미할 수 있다.
도 11a를 참조하면, 하나의 스트립부(STP)에는 코너 화소(PXc)들이 제1방향을 따라 소정의 제1거리(d1)을 두고 상호 이격되어 배치될 수 있다. 코너 화소(PXc)들의 배치는 인접한 스트립부(STP)에 배치된 코너 화소(PXc)들과의 제2거리(d2)를 고려하여 설정될 수 있다. 예컨대, 제1거리(d1)은 제2거리(d2)에서 절개부의 제2방향으로의 폭(w1)을 뺀 값으로 설정될 수 있다. 이에 따라, 코너 화소(PXc)들이 코너 표시영역(CDA)에서 균일하게 배치될 수 있다.
코너 화소(PXc)는 제1부화소(SPr), 제2부화소(SPg), 및 제3부화소(SPb)를 포함할 수 있다. 제1부화소(SPr), 제2부화소(SPg), 및 제3부화소(SPb)는 각각 적색, 녹색, 청색을 나타낼 수 있다. 제1부화소(SPr), 제2부화소(SPg), 및 제3부화소(SPb)는 도 7을 참조하여 설명한 바와 같이 S-스트라이프 구조로 배치될 수 있다.
하나의 스트립부(STP)에서 제1방향을 따라 n 번째 배치된 코너 화소(PXc)와 n+1 번째 배치된 코너 화소(PXc)에 포함된 부화소들은 동일한 화소 배열로 배치될 수 있다. 이에 따라, 하나의 스트립부(STP)에 포함된 제1부화소(SPr)들은 제1방향을 따라 일렬로 배치될 수 있다. 마찬가지로, 하나의 스트립부(STP)에 포함된 제3부화소(SPb)들은 제1방향을 따라 일렬로 배치될 수 있다. (n은 자연수)
도 11b를 참조하면, 하나의 스트립부(STP)에는 코너 화소회로(PCc)들이 상호 이격되어 배치될 수 있다. 코너 화소회로(PCc)는 제1화소회로(PCr), 제2화소회로(PCg), 제3화소회로(PCb)를 포함할 수 있다. 제1화소회로(PCr)은 제1부화소(SPr)을 구동하고, 제2화소회로(PCg)는 제2부화소(SPg), 제3화소회로(PCb)는 제3부화소(SPb)를 구동할 수 있다.
본 실시예에서, 하나의 스트립부(STP)에서 제1방향을 따라 n 번째 배치된 코너 화소회로(PCc)에 포함된 화소회로들과 n +1 번째 배치된 코너 화소회로(PCc)에 포함된 화소회로들의 배열은 다를 수 있다.
n 번째 배치된 코너 화소회로(PCc)에 포함된 화소회로들은 제2방향을 따라 제1화소회로(PCr), 제2화소회로(PCg), 제3화소회로(PCb)가 순서대로 배치되고, n+1 번째 배치된 코너 화소회로(PCc)에 포함된 화소회로들은 제2방향을 따라 제3화소회로(PCb), 제2화소회로(PCg), 제1화소회로(PCr)가 순서대로 배치될 수 있다.
즉, 하나의 스트립부(STP)에 배치된 제1화소회로(PCr)들 및 제3화소회로(PCb)들은 제1방향으로 연장된 제1열(C1)을 따라 교번적으로 배치될 수 있다. 제1열(C1)과 인접한 제2열(C2)에는 제2화소회로(PCg)들이 일렬로 배치될 수 있다. 제2열(C2)와 인접한 제3열(C3)에는 제3화소회로(PCb)들 및 제1화소회로(PCr)들이 교번적으로 배치될 수 있다.
이는 메인 표시영역(MDA)에 배치된 화소회로들의 순서와 동일하게 배치하기 위함일 수 있다. 메인 표시영역(MDA)의 화소 배열 구조가 펜타일 구조인 경우, 메인 표시영역(MDA)에 포함된 메인 화소회로들은 메인 데이터선(DLm, 도 3 참조)을 따라 (y 방향을 따라) 메인 화소의 제1부화소와 제3부화소가 교번적으로 배치되고, 이를 구동하는 제1화소회로와 제3화소회로도 교번적으로 배치될 수 있다.
스트립부(STP)에 배치된 화소회로들도 메인 표시영역(MDA)에 배치된 화소회로들의 순서와 동일하게 배치함에 따라, 메인 표시영역(MDA)에 제공하는 신호들을 동일한 주기로 코너 표시영역(CDA)에 신호들을 인가할 수 있게 된다. 이는 코너 표시영역(CDA)에 추가적인 신호선이 배치되지 않을 수 있음을 의미하며, 불필요한 신호선이 배치되지 않음에 따라 스트립부(STP)의 폭이 최적화 될 수 있다.
코너 화소회로(PCc)들은 스트립부(STP)의 중심부에서 제1방향을 따라 배치되며, 스트립부(STP)의 가장자리에는 스캔 신호를 전달하는 신호선들(GW0~GW4)이 배치될 수 있다. 신호선들(GW0~GW4)들은 제2방향을 따라 연장되어 배치될 수 있다.
제1신호선(GW0)은 제1스캔신호를 전달하는 배선으로, n 번째 코너 화소회로(PCc)의 이전 스캔선(SL-1)과 연결될 수 있다. 제2신호선(GW1)은 제2스캔신호를 전달하는 배선으로 n 번째 코너 화소회로(PCc)의 스캔선(SL)과 연결될 수 있다. 이전 스캔선(SL-1)과 스캔선(SL)은 제2방향으로 연장되어 구비될 수 있다.
제2신호선(GW1)은 제2스캔신호를 전달하는 배선으로, n+1 번째 코너 화소회로(PCc)의 이전 스캔선(SL-1)과 연결될 수 있다. 제3신호선(GW2)은 제3스캔신호를 전달하는 배선으로 n+1 번째 코너 화소회로(PCc)의 스캔선(SL)과 연결될 수 있다.
즉, 제2신호선(GW1)은 n 번째 코너 화소회로(PCc)와 n+1 번째 코너 화소회로(PCc)에 공유될 수 있다.
제3신호선(GW2)은 제3스캔신호를 전달하는 배선으로, n+2 번째 코너 화소회로(PCc)의 이전 스캔선(SL-1)과 연결될 수 있다. 제4신호선(GW3)은 제4스캔신호를 전달하는 배선으로 n+2 번째 코너 화소회로(PCc)의 스캔선(SL)과 연결될 수 있다.
제4신호선(GW3)은 제4스캔신호를 전달하는 배선으로, n+3 번째 코너 화소회로(PCc)의 이전 스캔선(SL-1)과 연결될 수 있다. 제5신호선(GW4)은 제5스캔신호를 전달하는 배선으로 n+4 번째 코너 화소회로(PCc)의 스캔선(SL)과 연결될 수 있다.
즉, 제3신호선(GW2)은 n+1 번째 코너 화소회로(PCc)와 n+2 번째 코너 화소회로(PCc)에 공유될 수 있으며, 제4신호선(GW3)는 n+2 번째 코너 화소회로(PCc)와 n+3 번째 코너 화소회로(PCc)에 공유될 수 있다.
제1 내지 제5신호선들(GW0 ~ GW4) 각각은 브릿지 배선들(BWL0~BWL4)을 통해서 인접한 스트립부(STP)에 배치된 신호선들과 연결될 수 있다. 브릿지 배선들(BWL0~BWL4)은 제2방향으로 연장되어 구비될 수 있다.
한편, 코너 표시영역(CDA)의 화소회로들에 데이터 신호를 전달하는 코너 데이터선(DLc)은 각 화소회로의 중앙부분과 중첩되어 배치될 수 있다. 코너 데이터선(DLc)은 스트립부의 길이 방향(제1방향)으로 연장되어 배치될 수 있다. 코너 데이터선(DLc)는 스캔 신호를 전달하는 신호선들과 동일한 방향으로 연장될 수 있다.
도 11b에 있어서, 브릿지 배선들(BWL0~BWL4)이 각 스트립부(STP)의 우측에 배치된 배선들 끼리 연결하거나, 좌측에 배치된 배선들 끼리 연결하는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다.
예컨대, 도 11c에서와 같이, 브릿지 배선들(BWL0~BWL4)은 각 스트립부(STP)에서 서로 인접한 배선들을 연결하도록 설계될 수 있다.
도 11c를 참조하면, 제1스트립부(STP1)에서 제1신호선(GW0), 제2신호선(GW1), 제3신호선(GW2)이 제1스트립부(STP1)의 좌측에 배치되고, 제4신호선(GW3) 및 제5신호선(GW4)는 제1스트립부(STP1)의 우측에 배치될 수 있다.
제2스트립부(STP2)에서 제1신호선(GW0), 제2신호선(GW1), 제3신호선(GW2)이 제2스트립부(STP2)의 우측에 배치되고, 제4신호선(GW3) 및 제5신호선(GW4)은 제2스트립부(STP2)의 좌측에 배치될 수 있다.
이 경우, 제1스트립부(STP1)의 제4신호선(GW3) 및 제5신호선(GW4)은 제2스트립부(STP2)의 제4신호선(GW3) 및 제5신호선(GW4)과 인접하게 배치되는 바, 제4브릿지 배선(BWL3) 및 제5브릿지 배선(BWL4)의 길이는 짧게 구비될 수 있다. 도 12a 및 도 12b는 일 실시예에 따른 코너 표시영역에 배치된 화소 및 화소회로들의 배치 관계를 나타낸 배치도이다. 구체적으로, 도 12a는 n 번째 코너 화소(PXc) 및 코너 화소회로(PCc)의 배치관계를 나타내고, 도 12b는 n+1 번째 코너 화소(PXc) 및 코너 화소회로(PCc)의 배치관계를 나타낸다.
도 12a를 참조하면, n 번째 코너 화소회로(PCc)에서 제1화소회로(PCr), 제2화소회로(PCg), 제3화소회로(PCb)는 제2방향을 따라 순차 배치된다.
제1부화소(SPr)은 제1화소회로(PCr)와 중첩할 수 있다. 제1부화소(SPr)을 구현하는 표시요소는 제1연결전극(CM1)에 의해서 제1화소회로(PCr)와 연결될 수 있다.
제2부화소(SPg)는 제1화소회로(PCr), 제2화소회로(PCg), 및 제3화소회로(PCb)와 중첩할 수 있다. 제2부화소(SPg)를 구현하는 표시요소는 제2연결전극(CM2)에 의해서 제2화소회로(PCg)와 연결될 수 있다.
제3부화소(SPb)은 제3화소회로(PCr)와 중첩할 수 있다. 제3부화소(SPb)을 구현하는 표시요소는 제3연결전극(CM3)에 의해서 제3화소회로(PCb)와 연결될 수 있다.
도 12b를 참조하면, n+1 번째 코너 화소회로(PCc)에서 제3화소회로(PCb), 제2화소회로(PCg), 제1화소회로(PCr)는 제2방향을 따라 순차 배치된다.
제1부화소(SPr)은 제3화소회로(PCb)와 중첩할 수 있다. 제1부화소(SPr)을 구현하는 표시요소는 제1연결전극(CM1')에 의해서 제1화소회로(PCr)와 연결될 수 있다. 제1연결전극(CM1')은 제2화소회로(PCg)의 상부를 가로질러 연장될 수 있다. 제1연결전극(CM1')은 제1화소회로(PCr), 제2화소회로(PCg), 및 제3화소회로(PCb)와 중첩할 수 있다.
제2부화소(SPg)는 제1화소회로(PCr), 제2화소회로(PCg), 및 제3화소회로(PCb)와 중첩할 수 있다. 제2부화소(SPg)를 구현하는 표시요소는 제2연결전극(CM2)에 의해서 제2화소회로(PCg)와 연결될 수 있다.
제3부화소(SPb)은 제1화소회로(PCr)와 중첩할 수 있다. 제3부화소(SPb)을 구현하는 표시요소는 제3연결전극(CM3')에 의해서 제1화소회로(PCr)와 연결될 수 있다. 제3연결전극(CM3')은 제2화소회로(PCg)의 상부를 가로질러 연장될 수 있다. 제3연결전극(CM3')은 제1화소회로(PCr), 제2화소회로(PCg),및 제3화소회로(PCb)와 중첩할 수 있다.
도 13는 도 12b의 IV-IV'선에 대응되는 개략적인 단면도이다. 도 13에 있어서, 도 5와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 13을 참조하면, 표시 패널(10)은 기판(100), 기판(100) 상에 배치된 화소회로들(PCr, PCg, PCb), 부화소들(SPg, SPb)을 구현하는 유기발광다이오드(OLED)를 포함할 수 있다.
일부 코너 표시영역(CDA)에서, 제1화소회로(PCr)는 제3부화소(SPb)와 중첩하고, 제1부화소와는 비중첩할 수 있다. 또한, 제3화소회로(PCb)는 제3부화소(SPb)와 비중첩할 수 있다. 이에 따라, 제3화소회로(PCb)는 제3연결전극(CM3')을 통해서 제3부화소(SPb)를 구현하는 유기발광다이오드(OLED)와 연결될 수 있다.
제3연결전극(CM3')은 제1유기절연층(116) 상에 배치되며, 제3연결전극(CM3')의 일단은 제1유기절연층(116)에 정의된 컨택홀을 통해 제3화소회로(PCb)와 연결될 수 있다. 제3연결전극(CM3')의 타단은 제3부화소(SPb)를 구현하는 유기발광다이오드(OLED)의 화소전극(121)과 연결될 수 있다. 제3연결전극(CM3')와 화소전극(121) 사이에는 제2유기절연층(117)이 배치되며, 화소전극(121)은 제2유기절연층(117)에 정의된 컨택홀을 통해 제3연결전극(CM3')와 연결될 수 있다. 제3연결전극(CM3')은 제2화소회로(PCg)와 중첩 배치될 수 있다.
도 14a는 도 9의 F-F'선에 따른 단면도이다. 도 14b는 도 14a의 댐부(DP)를 확대한 확대도이다. 도 15는 도 9의 H-H'선에 따른 단면도이다. 도 14a 내지 도 15에, 도 5와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 14a 및 도 14b를 참조하면, 표시 패널은 제1코너 표시영역(CDA1) 및 제2코너 표시영역(CDA2)을 포함할 수 있다. 코너 유기발광다이오드(TFTc)와 제1코너 유기발광다이오드(OLED1)는 제1코너 표시영역(CDA1)에 배치될 수 있으며, 제2코너 유기발광다이오드(OLED2)는 제2코너 표시영역(CDA2)에 배치될 수 있다. 코너 유기발광다이오드(TFTc) 및 제1코너 유기발광다이오드(OLED1)는 제1코너 표시영역(CDA1)에서 부화소를 구현하며, 제2코너 유기발광다이오드(OLED2)는 제2코너 표시영역(CDA2)에서 부화소를 구현할 수 있다.
제2코너 유기발광다이오드(OLED2) 중 어느 하나는 제2코너 표시영역(CDA2)의 가장자리에 가장 가깝게 위치할 수 있으며, 제1코너 유기발광다이오드(OLED1)와 마주보도록 배치될 수 있다.
제1코너 표시영역(CDA1) 및 제2코너 표시영역(CDA2)의 기판(100) 상에는 연결배선(CL)이 배치될 수 있다. 연결배선(CL)은 하부연결배선(LCL), 제1연결배선(CL1), 제2연결배선(CL2)을 포함할 수 있다.
일 실시예에서, 하부연결배선(LCL)은 제1게이트절연층(112) 및 제2게이트절연층(113) 사이에 배치될 수 있다. 다른 실시예에서, 하부연결배선(LCL)은 제2게이트절연층(113) 및 층간절연층(115) 사이에 배치될 수 있다. 이러한 경우, 하부연결배선(LCL)은 도 5의 제1게이트전극(G1) 및 상부 전극(CE2) 중 하나와 동일한 물질을 포함할 수 있다. 또 다른 실시예에서, 하부연결배선(LCL)은 버퍼층(111) 및 제1게이트절연층(112) 사이에 배치될 수 있다. 이러한 경우, 하부연결배선(LCL)은 도 5의 제1반도체층(A1)과 동일한 물질을 포함할 수 있다.
하부연결배선(LCL)은 제2코너 표시영역(CDA2)으로부터 제1코너 표시영역(CDA1)으로 연장될 수 있다. 하부연결배선(LCL)은 제1코너 유기발광다이오드(OLED1)로 전기적 신호를 제공하는 신호선이거나, 전원을 제공하기 위한 전원배선일 수 있다.
제1연결배선(CL1)은 층간절연층(115) 상에 배치되고, 제1유기절연층(116)은 제1연결배선(CL1) 상에 배치될 수 있다. 제1유기절연층(116)은 제2홀(HL2)을 기준으로 제1코너절연층(116C1) 및 제2코너절연층(116C2)으로 분리될 수 있다. 제1코너절연층(116C1)은 코너 박막트랜지스터(TFTc)를 덮으며 배치될 수 있고, 제2코너절연층(116C2)은 구동회로 박막트랜지스터(TFTd)를 덮으며 배치될 수 있다. 일 실시예에서, 제1연결배선(CL1)의 일부는 제1코너절연층(116C1) 및 제2코너절연층(116C2) 사이에서 노출될 수 있다.
제2연결배선(CL2), 제2연결전극(CML2), 및 제3연결전극(CML3)은 제1유기절연층(116) 상에 배치될 수 있다. 제2연결전극(CML2)은 제1코너절연층(116C1) 상에 배치될 수 있다. 일부 실시예에서, 제3연결전극(CML3)은 제2연결배선(CL2)의 일부일 수 있다.
제3연결전극(CML3)은 제2코너절연층(116C2) 상에 배치될 수 있다. 일 실시예에서, 제3연결전극(CML3)은 제1연결배선(CL1)과 연결될 수 있다. 이 때, 제3연결전극(CML3)은 제2코너절연층(116C2)로부터 제1코너절연층(116C1)으로 연장될 수 있으며, 서로 마주보는 제2코너절연층(116C2)의 측면 및 제1코너절연층(116C1)의 측면을 커버할 수 있다. 또한, 제3연결전극(CML3)은 제1코너절연층(116C1) 및 제2코너절연층(116C2) 사이에 노출된 제1연결배선(CL1)과 연결될 수 있다. 따라서, 제1연결배선(CL1) 및 제3연결전극(CML3)은 외부로부터 수분이 제1코너 유기발광다이오드(OLED1) 또는 제2코너 유기발광다이오드(OLED2)로 침투하는 것을 방지할 수 있다.
제2연결배선(CL2) 및 제3연결전극(CML3) 상에는 하부무기패턴층(LPVX)이 배치될 수 있다. 일 실시예에서, 하부무기패턴층(LPVX)은 제2연결배선(CL2) 및/또는 제3연결전극(CML3) 상에서 복수개로 배치될 수 있으며, 복수의 하부무기패턴층(LPVX)들은 제2연결배선(CL2) 및/또는 제3연결전극(CML3) 상에서 서로 이격되어 배치될 수 있다. 일 실시예에서, 복수의 하부무기패턴층(LPVX) 중 어느 하나는 서로 마주보는 제2코너절연층(116C2)의 측면 및 제1코너절연층(116C1)의 측면을 커버할 수 있다.
제2유기절연층(117)은 제2연결배선(CL2), 제2연결전극(CML2) 및 제3연결전극(CML3)을 덮으며 배치될 수 있다. 또한, 제2유기절연층(117)은 하부무기패턴층(LPVX)의 가장자리를 덮을 수 있다.
제2유기절연층(117)은 홀(HL)을 구비할 수 있는데, 제2유기절연층(117)의 홀(HL)은 하부무기패턴층(LPVX)의 일부를 노출시킬 수 있다. 제2유기절연층(117)은 복수의 홀(HL)들을 구비할 수 있다. 일 실시예에서, 제2유기절연층(117)은 제1홀(HL1), 제2홀(HL2), 제3홀(HL3), 제4홀(HL4), 및 제5홀(HL5)을 구비할 수 있다. 제1홀(HL1), 및 제4홀(HL4)은 제1코너 표시영역(CDA1)과 중첩할 수 있다. 제3홀(HL3) 및 제5홀(HL5)은 제2코너 표시영역(CDA2)과 중첩할 수 있다. 제2홀(HL2)은 제3홀(HL3) 및 제4홀(HL4) 사이에 배치될 수 있다.
제2유기절연층(117)의 홀(HL)은 식각 공정으로 형성될 수 있다. 하부무기패턴층(LPVX)이 생략된다면, 제2연결배선(CL2)이 상기 식각 공정으로 오버 에칭될 수 있다. 이러한 경우, 제2연결배선(CL2)의 저항이 높아질 수 있다. 본 실시예는, 제2연결배선(CL2) 상에 제2유기절연층(117)의 홀(HL)에 중첩되도록 하부무기패턴층(LPVX)이 배치되므로, 제2연결배선(CL2)이 오버 에칭되는 것을 방지할 수 있다.
제2유기절연층(117) 상에는 코너무기패턴층(CPVX) 및 상부무기패턴층(UPVX)이 배치될 수 있다. 코너무기패턴층(CPVX)은 제1코너 표시영역(CDA1)과 중첩할 수 있다. 상부무기패턴층(UPVX)은 제2코너 표시영역(CDA2)과 중첩할 수 있다. 상부무기패턴층(UPVX)은 제1코너 표시영역(CDA1) 및 메인 표시영역 사이에서 연장될 수 있다.
코너무기패턴층(CPVX)은 제1코너무기패턴층(CPVX1) 및 제2코너무기패턴층(CPVX2)을 포함할 수 있다. 일 실시예에서, 제1코너무기패턴층(CPVX1)은 제1코너 유기발광다이오드(OLED1) 및 제2유기절연층(117) 사이에 배치될 수 있다. 제1코너무기패턴층(CPVX1)은 제1코너 유기발광다이오드(OLED1)의 화소전극 및 제2유기절연층(117) 사이에 배치될 수 있다. 제2코너무기패턴층(CPVX2)은 제2유기절연층(117) 상에서 홀(HL)을 사이에 두고 제1코너무기패턴층(CPVX1)과 이격될 수 있다. 예를 들어, 제2코너무기패턴층(CPVX2)은 제1홀(HL1)을 사이에 두고 제1코너무기패턴층(CPVX1)과 이격될 수 있다.
일 실시예에서, 제2코너무기패턴층(CPVX2)은 외측무기패턴층(CPVX2-1) 및 내측무기패턴층(CPVX2-2)을 포함할 수 있다. 외측무기패턴층(CPVX2-1) 및 내측무기패턴층(CPVX2-2)은 서로 이격될 수 있다. 외측무기패턴층(CPVX2-1)은 내측무기패턴층(CPVX2-2)보다 제1코너 유기발광다이오드(OLED1)로부터 멀리 떨어질 수 있다. 일 실시예에서, 외측무기패턴층(CPVX2-1)은 제1댐부(DP1)와 중첩할 수 있다. 내측무기패턴층(CPVX2-2)은 제1보조댐부(ADP1)와 중첩할 수 있다.
코너무기패턴층(CPVX) 및 상부무기패턴층(UPVX)은 각각 홀(HL)의 중심 방향으로 돌출된 돌출팁(PT)을 가질 수 있다. 홀(HL)의 중심 방향은 홀(HL)을 정의하는제2유기절연층(117)의 내측면으로부터 홀(HL)의 중심축으로의 방향일 수 있다. 따라서, 돌출팁(PT)의 하부면은 홀(HL)에서 노출될 수 있다. 즉, 제2유기절연층(117)의 홀(HL)은 언더컷(undercut) 구조를 가질 수 있다.
일 실시예에서, 상부무기패턴층(UPVX) 및 내측무기패턴층(CPVX2-2)은 제1홀(HL1)의 중심 방향으로 돌출된 돌출팁을 가질 수 있다. 일 실시예에서, 내측무기패턴층(CPVX2-2) 및 외측무기패턴층(CPVX2-1)은 제4홀(HL4)의 중심 방향으로 돌출된 돌출팁을 가질 수 있다. 즉, 제2유기절연층(117)의 홀(HL)은 언더컷(undercut) 구조를 가질 수 있다. 코너무기패턴층(CPVX)의 하부면(CPVXLS) 및 상부무기패턴층(UPVX)의 하부면(UPVXLS) 중 적어도 하나는 제2유기절연층(117)의 홀(HL)과 중첩할 수 있다.
상부무기패턴층(UPVX) 상에는 상부무기패턴층(UPVX)의 상면으로부터 기판(100)의 두께 방향으로 돌출된 댐부(DP)를 포함할 수 있다. 댐부(DP)는 서로 이격된 제1댐부(DP1) 및 제2댐부(DP2)를 포함할 수 있다. 댐부(DP) 및 홀(HL)은 교번적으로 배치될 수 있다.
제1코너유기패턴층(118C1)은 코너무기패턴층(CPVX) 상에 배치될 수 있다. 제1코너유기패턴층(118C1)은 화소정의막(118)과 동일한 물질을 포함할 수 있다. 제1코너유기패턴층(118C1)은 화소정의막(118)이 형성될 때 동시에 형성될 수 있다.
제1코너유기패턴층(118C1)은 서로 이격된 제1서브유기패턴층(118a) 및 제3서브유기패턴층(118c)을 포함할 수 있다. 제1서브유기패턴층(118a)은 외측무기패턴층(CPVX2-1) 상에 배치될 수 있다. 제3서브유기패턴층(118c)은 내측무기패턴층(CPVX2-2) 상에 배치될 수 있다.
제2코너유기패턴층(118C2)은 상부무기패턴층(UPVX) 상에 배치될 수 있다. 제2코너유기패턴층(118C2)은 화소정의막(118)과 동일한 물질을 포함할 수 있다. 제2코너유기패턴층(118C2)은 화소정의막(118)이 형성될 때 동시에 형성될 수 있다.
제2코너유기패턴층(118C2)은 서로 이격된 제2서브유기패턴층(118b) 및 제4서브유기패턴층(118d)을 포함할 수 있다. 제2서브유기패턴층(118b) 및 제4서브유기패턴층(118d)은 각각 상부무기패턴층(UPVX) 상에 배치될 수 있다.
제1서브유기패턴층(118a) 상에는 제1상부유기패턴층(119a)이 배치될 수 있다. 제1서브유기패턴층(118a) 및 제1상부유기패턴층(119a)은 제1댐부(DP1)를 형성할 수 있다.
제2서브유기패턴층(118b) 상에는 제2상부유기패턴층(119b)이 배치될 수 있다.. 제2서브유기패턴층(118b) 및 제2상부유기패턴층(119b)은 제2댐부(DP2)를 형성할 수 있다.
코너무기패턴층(CPVX) 및 상부무기패턴층(UPVX) 상에 배치된 제1기능층(122a), 제2기능층(122c), 및 대향전극(123)은 홀(HL) 및 한쌍의 돌출팁(PT)에 의해 단절될 수 있다. 또한, 홀(HL) 내에는 제1기능층패턴(122Pa), 제2기능층패턴(122Pc), 및 대향전극패턴(123P)이 배치될 수 있다. 일 실시예에서, 홀(HL)과 중첩하는 코너무기패턴층(CPVX)의 하부면(CPVXLS) 및 상부무기패턴층(UPVX)의 하부면(UPVXLS) 중 적어도 하나는 제1기능층(122a), 제2기능층(122c), 및 대향전극(123)과 컨택되지 않을 수 있다.
제1코너 유기발광다이오드(OLED1) 및 제1댐부(DP1) 사이에 제1보조댐부(ADP1)가 배치될 수 있다. 제1보조댐부(ADP1)는 제1홀(HL1) 및 제4홀(HL4) 사이에 배치될 수 있다. 제1보조댐부(ADP1)는 제3서브유기패턴층(118c)을 포함할 수 있다. 제2보조댐부(ADP2)는 제2코너 유기발광다이오드(OLED2) 및 제2댐부(DP2) 사이에 배치될 수 있다. 제2보조댐부(ADP2)는 제3홀(HL3) 및 제5홀(HL5) 사이에 배치될 수 있다. 제2보조댐부(ADP2)는 제4서브유기패턴층(118d)을 포함할 수 있다.
댐부(DP)의 두께는 제1보조댐부(ADP1)의 두께보다 두꺼울 수 있다. 마찬가지로 댐부(DP)의 두께는 제2보조댐부(ADP2)의 두께보다 두꺼울 수 있다. 예를 들어, 제1댐부(DP1)는 제1서브유기패턴층(118a) 및 제1상부유기패턴층(119a)을 포함하지만, 제1보조댐부(ADP1)는 제3서브유기패턴층(118c)을 포함하여 서로 두께가 상이할 수 있다. 제1댐부(DP1)의 두께는 외측무기패턴층(CPVX2-1)의 상면으로부터 제1상부유기패턴층(119a)의 상면까지의 거리일 수 있다. 제1보조댐부(ADP1)의 두께는 내측무기패턴층(CPVX2-2)의 상면으로부터 제3서브유기패턴층(118c)의 상면까지의 거리일 수 있다.
기판(100)의 상면으로부터 제1상부유기패턴층(119a)의 상면까지의 거리는 기판(100)의 상면으로부터 제3서브유기패턴층(118c)의 상면까지의 거리보다 클 수 있다. 마찬가지로, 기판(100)의 상면으로부터 제2상부유기패턴층(119b)의 상면까지의 거리는 기판(100)의 상면으로부터 제4서브유기패턴층(118d)의 상면까지의 거리보다 클 수 잇다.
본 실시예에서는, 유기발광다이오드 및 댐부(DP) 사이에 제1보조댐부(ADP1) 및 제2보조댐부(ADP2)가 배치될 수 있다. 제1보조댐부(ADP1)의 두께 및 제2보조댐부(ADP2)의 두께는 댐부(DP)의 두께보다 얇기 때문에, 마스크 시트와 접촉하지 않을 수 있다. 따라서, 제1무기봉지층(131)은 평탄한 제1보조댐부(ADP1)의 상면 및 제2보조댐부(ADP2)의 상면에 형성될 수 있다. 이에 따라, 외부로부터 외기 또는 수분이 유기발광다이오드로 도달되는 시간을 지연시킬 수 있으며, 제1무기봉지층(131)의 배리어 특성이 강화될 수 있다.
일부 실시예에서, 제1보조댐부(ADP1) 및 제2보조댐부(ADP2)는 댐부(DP)와 동일한 두께를 가질 수 있다.
박막봉지층(TFEL)은 제1코너 유기발광다이오드(OLED1) 및 제2코너 유기발광다이오드(OLED2)를 덮을 수 있다. 박막봉지층(TFEL)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 도 14a 및 도 14b는 박막봉지층(TFEL)이 제1무기봉지층(131), 유기봉지층(132), 및 제2무기봉지층(133)을 포함하는 것을 도시하고 있다.
박막봉지층(TFEL)은 제1코너 유기발광다이오드(OLED1)로부터 제1댐부(DP1)로 연장될 수 있다. 또한, 박막봉지층(TFEL)은 제2코너 유기발광다이오드(OLED2)으로부터 제2댐부(DP2)로 연장될 수 있다.
제1무기봉지층(131)은 제1코너 표시영역(CDA1) 및 제2코너 표시영역(CDA2)을 전체적으로 그리고 연속적으로 덮을 수 있다. 구체적으로, 제1무기봉지층(131)은 제1홀(HL1), 제1보조댐부(ADP1), 제4홀(HL4), 제1댐부(DP1), 제2홀(HL2), 제2댐부(DP2), 제3홀(HL3), 제2보조댐부(ADP2), 및 제5홀(HL5)에서 전체적으로 그리고 연속적으로 배치될 수 있다. 또한, 제1무기봉지층(131)은 홀(HL) 내부에 배치된 제1기능층패턴(122Pa), 제2기능층패턴(122Pc), 및 대향전극패턴(123P)을 덮을 수 있다.
제1무기봉지층(131)은 상부무기패턴층(UPVX) 및 코너무기패턴층(CPVX)과 컨택될 수 있다. 구체적으로, 제1무기봉지층(131)은 상부무기패턴층(UPVX)의 돌출팁 및 코너무기패턴층(CPVX)의 돌출팁과 컨택될 수 있다. 제1무기봉지층(131)은제2유기절연층(117)의 홀(HL)과 중첩하는 상부무기패턴층(UPVX)의 하부면(UPVXLS) 및제2유기절연층(117)의 홀(HL)과 중첩하는 코너무기패턴층(CPVX)의 하부면(CPVXLS)과 컨택될 수 있다.
유기봉지층(132)은 댐부(DP)에 의해 분리될 수 있다. 예를 들어, 유기봉지층(132)은 제1코너 유기발광다이오드(OLED1)로부터 제1댐부(DP1)까지 연장될 수 있으며, 제1홀(HL1) 및/또는 제4홀(HL4)과 중첩할 수 있다. 또한, 유기봉지층(132)은 제2코너 유기발광다이오드(OLED2)로부터 제2댐부(DP2)까지 연장될 수 있으며, 제3홀(HL3) 및/또는 제5홀(HL5)과 중첩할 수 있다. 즉, 유기봉지층(132)은 제1댐부(DP1) 및 제2댐부(DP2)에 의해 제어될 수 있다. 이 때, 제2홀(HL2)에는 유기봉지층(132)과 이격될 수 있다.
제2무기봉지층(133)은 제1무기봉지층(131)과 마찬가지로 제1코너 표시영역(CDA1) 및 제2코너 표시영역(CDA2)에 전체적으로 그리고 연속적으로 덮을 수 있다. 일 실시예에서, 제2무기봉지층(133)은 제1댐부(DP1) 및 제2댐부(DP2)에서 제1무기봉지층(131)과 컨택될 수 있다. 또한, 제2무기봉지층(133)은 제2홀(HL2)에서 제1무기봉지층(131)과 컨택될 수 있다. 따라서, 유기봉지층(132)은 댐부(DP)에 의해 분리될 수 있다.
도 15를 참조하면, 제1스트립부(STP1) 및 제2스트립부(STP2) 각각에는 코너 박막트랜지스터(TFTc), 제1코너 유기발광다이오드(OLED1) 및 박막봉지층(TFEL)이 배치될 수 있다.
제1홀(HL1) 및 제4홀(HL4)은 각각 제1스트립부(STP1) 및 제2스트립부(STP2)과 중첩할 수 있다. 제1홀(HL1) 및 제4홀(HL4) 사이에 제1보조댐부(ADP1)가 배치될 수 있고, 제4홀(HL4) 및 절개부(V) 사이에는 제1댐부(DP1)가 배치될 수 있다.
제1스트립부(STP1) 및 제2스트립부(STP2)은 제1코너 표시영역(CDA1)에서 절개부(V)를 기준으로 이격될 수 있다. 무기절연층(IIL), 제1유기절연층(116), 제2유기절연층(117), 박막봉지층(TFEL)은 절개부(V)를 기준으로 분리될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치
10: 표시 패널
100: 기판
111: 버퍼층
112: 제1게이트절연층
113: 제2게이트절연층
116: 제1유기절연층
117: 제2유기절연층
OLED: 유기발광다이오드
TFEL: 박막봉지층
CDA: 코너 표시영역
STP: 스트립부
V: 절개부

Claims (20)

  1. 메인 표시영역, 및 상기 메인 표시영역의 모퉁이(corner)에서 연장되며 절개부들 사이에 배치된 스트립부를 구비한 코너 표시영역(corner display area)을 포함하는 기판;
    상기 메인 표시영역에 배치된 메인 화소들 및 상기 메인 화소들을 구동하는 메인 화소회로들;
    상기 스트립부에 배치된 코너 화소들, 및 상기 코너 화소들을 구동하는 코너 화소회로들;을 포함하며,
    상기 코너 화소들 각각은 제1부화소, 제2부화소, 및 제3부화소를 포함하고, 상기 코너 화소회로들 각각은 상기 제1부화소를 구동하는 제1화소회로, 상기 제2부화소를 구동하는 제2화소회로, 상기 제3부화소를 구동하는 제3화소회로를 포함하고,
    상기 스트립부의 길이 방향인 제1방향을 따라 n 번째 배치된 코너 화소회로에 포함된 상기 제1화소회로, 제2화소회로, 및 제3화소회로의 배치는, n+1 번째 배치된 코너 화소회로에 포함된 상기 제1화소회로, 제2화소회로, 및 제3화소회로의 배치와 다르게 배치된, 표시 패널. (n은 자연수)
  2. 제1항에 있어서,
    상기 제1방향을 따라 연장된 제1열을 따라 상기 제1화소회로들과 상기 제3화소회로들이 교번적으로 배치되고, 상기 제1열과 인접한 제2열을 따라 제2화소회로들이 일렬로 배치된, 표시 패널.
  3. 제1항에 있어서,
    상기 n 번째 코너 화소회로의 상기 제1화소회로는 상기 제1부화소와 중첩되고, 상기 n+1 번째 코너 화소회로의 상기 제1화소회로는 상기 제3부화소와 중첩되는, 표시 패널.
  4. 제1항에 있어서,
    상기 메인 화소들의 화소 배열 구조는 상기 코너 화소들의 화소 배열 구조와 다른, 표시 패널.
  5. 제4항에 있어서,
    상기 메인 화소들의 화소 배열 구조는 펜타일 화소 배열 구조이고, 상기 코너 화소들의 화소 배열 구조는 S-스트라이프 구조인, 표시 패널.
  6. 제1항에 있어서,
    상기 코너 화소회로들은 상기 스트립부의 중심부에 배치되며, 상기 스트립부의 가장자리에는 상기 제1방향으로 연장된 신호선들이 배치된, 표시 패널.
  7. 제6항에 있어서,
    상기 신호선들은 스캔 신호를 전달하며, 상기 신호선들 중 일부는 상기 n 번째 배치된 코너 화소회로와 상기 n+1 번째 배치된 코너 화소회로에 연결된, 표시 패널.
  8. 제6항에 있어서,
    상기 코너 화소회로들에게 데이터 신호를 전달하는 코너 데이터선은 상기 코너 화소회로들과 중첩하며, 상기 제1방향으로 연장된, 표시 패널.
  9. 제1항에 있어서,
    상기 코너 표시영역은 제1코너 표시영역 및 제2코너 표시영역을 포함하며,
    상기 스트립부는 상기 제1코너 표시영역에 배치되고,
    상기 제2코너 표시영역에는 스캔 구동회로가 배치되는, 표시 패널.
  10. 제9항에 있어서,
    상기 제2코너 표시영역에 배치된 코너 화소들은 상기 스캔 구동회로와 적어도 일부 중첩된, 표시 패널.
  11. 메인 표시영역 및 상기 메인 표시영역의 모퉁이(corner)로부터 연장되어 기 설정된 곡률 반경으로 구부러진 코너 표시영역을 포함하는 표시 패널; 및
    상기 표시 패널의 형상과 대응되는 형상으로, 상기 표시 패널을 덮는 커버 윈도우;를 포함하며,
    상기 코너 표시영역은 절개부들 사이에 배치된 스트립부를 구비하고,
    상기 스트립부에는 코너 화소들, 및 상기 코너 화소들을 구동하는 코너 화소회로들이 배치되며,
    상기 코너 화소들 각각은 제1부화소, 제2부화소, 및 제3부화소를 포함하고, 상기 코너 화소회로들 각각은 상기 제1부화소를 구동하는 제1화소회로, 상기 제2부화소를 구동하는 제2화소회로, 상기 제3부화소를 구동하는 제3화소회로를 포함하고,
    상기 스트립부의 길이 방향인 제1방향을 따라 n 번째 배치된 코너 화소회로에 포함된 상기 제1화소회로, 제2화소회로, 및 제3화소회로의 배치는, n+1 번째 배치된 코너 화소회로에 포함된 상기 제1화소회로, 제2화소회로, 및 제3화소회로의 배치와 다르게 배치된, 표시 장치. (n은 자연수)
  12. 제11항에 있어서,
    상기 제1방향을 따라 연장된 제1열을 따라 상기 제1화소회로들과 상기 제3화소회로들이 교번적으로 배치되고, 상기 제1열과 인접한 제2열을 따라 제2화소회로들이 일렬로 배치된, 표시 장치.
  13. 제11항에 있어서,
    상기 n 번째 코너 화소회로의 상기 제1화소회로는 상기 제1부화소와 중첩되고, 상기 n+1 번째 코너 화소회로의 상기 제1화소회로는 상기 제3부화소와 중첩되는, 표시 장치.
  14. 제11항에 있어서,
    상기 메인 표시영역에는 메인 화소들 및 상기 메인 화소들을 구동하는 메인 화소회로들이 배치되며,
    상기 메인 화소들의 화소 배열 구조는 상기 코너 화소들의 화소 배열 구조와 다른, 표시 장치.
  15. 제14항에 있어서,
    상기 메인 화소들의 화소 배열 구조는 펜타일 화소 배열 구조이고, 상기 코너 화소들의 화소 배열 구조는 S-스트라이프 구조인, 표시 장치.
  16. 제11항에 있어서,
    상기 코너 화소회로들은 상기 스트립부의 중심부에 배치되며, 상기 스트립부의 가장자리에는 상기 제1방향으로 연장된 신호선들이 배치된, 표시 장치.
  17. 제16항에 있어서,
    상기 신호선들은 스캔 신호를 전달하며, 상기 신호선들 중 일부는 상기 n 번째 배치된 코너 화소회로와 상기 n+1 번째 배치된 코너 화소회로에 연결된, 표시 장치.
  18. 제16항에 있어서,
    상기 코너 화소회로들에게 데이터 신호를 전달하는 코너 데이터선은 상기 코너 화소회로들과 중첩하며, 상기 제1방향으로 연장된, 표시 장치.
  19. 제11항에 있어서,
    상기 코너 표시영역은 제1코너 표시영역 및 제2코너 표시영역을 포함하며,
    상기 스트립부는 상기 제1코너 표시영역에 배치되고,
    상기 제2코너 표시영역에는 스캔 구동회로가 배치되는, 표시 장치.
  20. 제19항에 있어서,
    상기 제2코너 표시영역에 배치된 코너 화소들은 상기 스캔 구동회로와 적어도 일부 중첩된, 표시 패널.
KR1020210043498A 2021-04-02 2021-04-02 표시 패널 및 이를 구비하는 표시 장치 KR20220138498A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210043498A KR20220138498A (ko) 2021-04-02 2021-04-02 표시 패널 및 이를 구비하는 표시 장치
US17/546,560 US20220320189A1 (en) 2021-04-02 2021-12-09 Display panel and display apparatus including the same
CN202210285874.0A CN115207031A (zh) 2021-04-02 2022-03-22 显示面板和包括显示面板的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210043498A KR20220138498A (ko) 2021-04-02 2021-04-02 표시 패널 및 이를 구비하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20220138498A true KR20220138498A (ko) 2022-10-13

Family

ID=83448316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210043498A KR20220138498A (ko) 2021-04-02 2021-04-02 표시 패널 및 이를 구비하는 표시 장치

Country Status (3)

Country Link
US (1) US20220320189A1 (ko)
KR (1) KR20220138498A (ko)
CN (1) CN115207031A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230100496A (ko) * 2021-12-28 2023-07-05 엘지디스플레이 주식회사 터치 디스플레이 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2816155B1 (fr) * 2000-10-31 2003-04-04 Ge Med Sys Global Tech Co Llc Procede et dispositif de qualification de detecteurs d'image en fonction de leurs mauvais pixels
CN111868807B (zh) * 2018-03-19 2022-05-24 夏普株式会社 显示装置
KR20200063379A (ko) * 2018-11-27 2020-06-05 삼성디스플레이 주식회사 표시 장치
KR20210149279A (ko) * 2020-06-01 2021-12-09 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20220132097A (ko) * 2021-03-22 2022-09-30 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 디스플레이 장치
KR20230108764A (ko) * 2022-01-10 2023-07-19 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR20230108762A (ko) * 2022-01-10 2023-07-19 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR20240015218A (ko) * 2022-07-26 2024-02-05 삼성디스플레이 주식회사 표시패널

Also Published As

Publication number Publication date
CN115207031A (zh) 2022-10-18
US20220320189A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
US11844248B2 (en) Display panel and display apparatus including the same
CN111668260A (zh) 显示面板
KR20220019160A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20210154301A (ko) 표시장치
KR20210138211A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20210149279A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US20220045160A1 (en) Display panel and display apparatus including the same
US20220020835A1 (en) Display device
US20230225164A1 (en) Display panel and display apparatus including the same
US20240023390A1 (en) Display panel and display apparatus
KR20220063793A (ko) 표시패널 및 이를 구비하는 표시장치
KR20220138498A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220132097A (ko) 디스플레이 패널 및 이를 구비하는 디스플레이 장치
KR20230108764A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220124320A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220145987A (ko) 디스플레이 장치
CN111383601A (zh) 显示面板
KR20210084743A (ko) 디스플레이 장치
CN218483164U (zh) 显示面板和显示设备
US20230046092A1 (en) Display apparatus
US20230371307A1 (en) Display panel and display apparatus including the same
US20220285463A1 (en) Display apparatus
KR20220092732A (ko) 디스플레이 장치
KR20220042020A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20240025131A (ko) 표시 패널 및 이를 구비하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination