KR20240015218A - 표시패널 - Google Patents

표시패널 Download PDF

Info

Publication number
KR20240015218A
KR20240015218A KR1020220092642A KR20220092642A KR20240015218A KR 20240015218 A KR20240015218 A KR 20240015218A KR 1020220092642 A KR1020220092642 A KR 1020220092642A KR 20220092642 A KR20220092642 A KR 20220092642A KR 20240015218 A KR20240015218 A KR 20240015218A
Authority
KR
South Korea
Prior art keywords
area
display
corner
input line
disposed
Prior art date
Application number
KR1020220092642A
Other languages
English (en)
Inventor
조승환
김상우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220092642A priority Critical patent/KR20240015218A/ko
Priority to CN202310655894.7A priority patent/CN117460323A/zh
Priority to US18/226,005 priority patent/US20240040868A1/en
Publication of KR20240015218A publication Critical patent/KR20240015218A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 메인표시영역에 인접한 제1코너영역 및 상기 제1코너영역 외측의 제2코너영역을 포함하는 기판; 상기 제1코너영역에 배치된 제1입력선; 상기 제2코너영역에 배치된 제2입력선; 상기 제1입력선과 상기 제2입력선을 연결하는 제3입력선; 상기 제1코너영역에 배치된, 제1화소회로 및 상기 제1화소화로에 연결된 제1표시요소; 상기 제2코너영역에 배치된, 제2화소회로 및 상기 제2화소화로에 연결된 제2표시요소; 및 상기 제2코너영역에 배치되고, 상기 제2입력선에 연결되고, 상기 제1화소회로 및 상기 제2화소회로에 전기적 신호를 공급하는 구동회로;를 포함하는 표시패널을 개시한다.

Description

표시패널{DISPLAY PANEL}
본 발명은 표시패널 및 표시장치에 관한 것이다. 보다 상세하게, 본 발명은 가장자리가 구부러진 표시패널 및 표시장치에 관한 것이다.
최근, 표시장치를 구동하기 위한 기타 부품들이 소형화됨에 따라 표시장치가 전자 기기에서 차지하는 비중이 점차 증가하고 있는 추세이며, 편평한 상태에서 소정의 각도를 갖도록 구부릴 수 있는 구조도 개발되고 있다.
본 발명의 실시예는 코너영역의 시인성을 개선할 수 있는 표시패널 및 표시장치를 제공하고자 한다.
본 발명의 일 실시예에 따른 표시패널은, 메인표시영역, 및 상기 메인표시영역의 코너로부터 연장된 코너영역을 포함하고, 상기 코너영역이 상기 메인표시영역에 인접한 제1코너영역 및 상기 제1코너영역 외측의 제2코너영역을 포함하는 기판; 상기 제1코너영역에 배치된 제1입력선; 상기 제2코너영역에 배치된 제2입력선; 상기 제1입력선과 상기 제2입력선을 연결하는 제3입력선; 상기 제1코너영역에 배치된, 제1화소회로 및 상기 제1화소화로에 연결된 제1표시요소; 상기 제2코너영역에 배치된, 제2화소회로 및 상기 제2화소화로에 연결된 제2표시요소; 및 상기 제2코너영역에 배치되고, 상기 제2입력선에 연결되고, 상기 제1화소회로 및 상기 제2화소회로에 전기적 신호를 공급하는 구동회로;를 포함한다.
일 실시예에서, 상기 제2코너영역은 복수의 이격된 연장영역들을 포함하고, 상기 연장영역들 각각은 상기 구동회로가 배치되는 제1연장영역 및 상기 제1연장영역 외의 제2연장영역을 포함할 수 있다.
일 실시예에서, 상기 제1연장영역은 상기 제1코너영역과 상기 제2연장영역 사이일 수 있다.
일 실시예에서, 상기 제1연장영역의 해상도는 상기 제1코너영역의 해상도보다 낮고, 상기 제2연장영역의 해상도와 동일할 수 있다.
일 실시예에서, 상기 메인표시영역의 해상도는 상기 제1코너영역의 해상도와 동일할 수 있다.
일 실시예에서, 상기 제1코너영역의 표시요소 배열은, 상기 메인표시영역의 표시요소 배열과 동일하고, 상기 연장영역의 표시요소 배열과 동일 또는 상이할 수 있다.
일 실시예에서, 상기 제2연장영역은 상기 제1코너영역과 상기 제1연장영역의 사이일 수 있다.
일 실시예에서, 상기 제1연장영역의 해상도는 상기 제1코너영역의 해상도보다 낮고, 상기 제2연장영역의 해상도는 상기 제1코너영역의 해상도와 동일할 수 있다.
일 실시예에서, 상기 메인표시영역의 해상도는 상기 제1코너영역의 해상도와 동일할 수 있다.
일 실시예에서, 상기 제1코너영역의 표시요소 배열은, 상기 메인표시영역의 표시요소 배열과 동일하고, 상기 제2연장영역의 표시요소 배열과 동일하고, 상기 제1연장영역의 표시요소 배열과 동일 또는 상이할 수 있다.
일 실시예에서, 상기 연장영역에 복수의 제2표시요소들이 배치되고, 상기 제1연장영역에 배치된 복수의 제2표시요소들 중 일부의 화소전극들이 전기적으로 연결될 수 있다.
일 실시예에서, 상기 제1입력선은, 상기 제2입력선과 동일층에 배치되고, 상기 제3입력선과 다른 층에 배치될 수 있다.
일 실시예에서, 상기 제1표시요소는 상기 제1입력선에 중첩할 수 있다.
일 실시예에서, 상기 제2표시요소는 상기 구동회로에 중첩할 수 있다.
일 실시예에서, 상기 제2표시요소는 상기 제2입력선에 중첩할 수 있다.
일 실시예에서, 상기 제1코너영역에 복수의 제1표시요소들이 배치되고, 상기 제1코너영역에 배치된 복수의 제1표시요소들 중 일부의 화소전극들이 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 따른 표시패널은, 제1표시영역 및 제2표시영역을 포함하고, 상기 제1표시영역은 중심영역, 상기 중심영역의 제1방향으로 인접한 제1영역 및 상기 중심영역의 상기 제1방향과 교차하는 제2방향으로 인접한 제2영역을 포함하고, 상기 제2표시영역은 상기 제1영역과 상기 제2영역 사이의 코너영역을 포함하고, 상기 코너영역은, 상기 제1표시영역에 인접한 제1코너영역 및 상기 제1코너영역 외측의 제2코너영역을 포함한다. 상기 표시패널은, 상기 제1영역 외측의 주변영역과 상기 제1코너영역에 배치된 제1입력선; 상기 제2코너영역에 배치된 제2입력선; 상기 제1입력선과 상기 제2입력선을 연결하는 제3입력선; 상기 주변영역에 배치되고, 상기 제1입력선에 연결되고, 상기 제1표시영역의 화소회로에 전기적 신호를 공급하는 제1구동회로; 및 상기 제2코너영역에 배치되고, 상기 제2입력선에 연결되고, 상기 제1표시영역의 화소회로, 상기 제1코너영역에 배치된 화소회로 및 상기 제2코너영역에 배치된 화소회로에 전기적 신호를 공급하는 제2구동회로;를 포함할 수 있다.
일 실시예에서, 상기 제2코너영역은 복수의 이격된 연장영역들을 포함하고, 상기 연장영역들 각각은 상기 제2구동회로가 배치되는 제1연장영역 및 상기 제1연장영역 외의 제2연장영역을 포함할 수 있다.
일 실시예에서, 상기 제1연장영역은 상기 제1코너영역과 상기 제2연장영역 사이일 수 있다.
일 실시예에서, 상기 제2연장영역은 상기 제1코너영역과 상기 제1연장영역의 사이일 수 있다.
본 발명의 실시예들은 코너영역의 시인성을 개선할 수 있는 표시패널 및 표시장치를 제공할 수 있다.
도 1은 일 실시예에 따른 표시장치를 개략적으로 나타낸 사시도이다.
도 2a는 도 1의 표시장치를 I-I'선에 따라 나타낸 단면도이다.
도 2b는 도 1의 표시장치를 II-II'선에 따라 나타낸 단면도이다.
도 2c는 도 1의 표시장치를 III-III'선에 따라 나타낸 단면도이다.
도 3은 일 실시예에 따른 표시패널을 개략적으로 나타낸 평면도이다.
도 4a 및 도 5a는 각각 일 실시예에 따른 화소의 회로도이다.
도 4b 및 도 5b는 각각 일 실시예에 따른 표시패널의 개략적인 구성도이다.
도 6 및 도 7은 일 실시예에 따른 도 3의 E 부분을 확대하여 개략적으로 나타낸 도면들이다.
도 8a 및 도 8b는 일 실시예에 따른 구동회로를 개략적으로 나타낸 도면들이다.
도 9는 도 6의 F 부분을 확대하여 개략적으로 나타낸 도면이다.
도 10은 도 6의 G 부분을 확대하여 개략적으로 나타낸 도면이다.
도 11은 도 7의 F 부분을 확대하여 개략적으로 나타낸 도면이다.
도 12는 도 7의 G 부분을 확대하여 개략적으로 나타낸 도면이다.
도 13은 일 실시예에 따른 구동회로와 입력선을 개략적으로 나타낸 도면이다.
도 14는 도 9의 A-A'선 및 B-B'선을 따라 취한 단면도이다.
도 15는 도 9의 C-C′선을 따라 취한 단면도이다.
도 16은 도 9의 D-D′선을 따라 취한 단면도이다.
도 17 내지 도 19는 코너영역에서 입력선을 개략적으로 나타낸 도면들이다.
도 20 및 도 21은 표시패널의 일부를 개략적으로 나타낸 도면들이다.
도 22 및 도 23은 도 20 및 도 21의 구동회로영역의 화소들을 개략적으로 나타낸 도면들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라, 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
본 명세서에서 "A 및/또는 B"는 A이거나, B이거나, A와 B인 경우를 나타낸다. 또한, 본 명세서에서 "A 및 B 중 적어도 어느 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예들에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다. 이하의 실시예들에서, 제1구성요소가 제2구성요소에 "중첩"한다는 제1구성요소가 제2구성요소의 위 또는 아래에 위치함을 의미한다.
표시장치는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 또한, 일 실시예에 따른 표시장치는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 사용될 수 있다. 또한, 일 실시예에 따른 표시장치는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이로 사용될 수 있다.
도 1은 일 실시예에 따른 표시장치(1)를 개략적으로 나타낸 사시도이다. 도 2a는 도 1의 표시장치(1)를 I-I'선에 따라 나타낸 단면도이다. 도 2b는 도 1의 표시장치(1)를 II-II'선에 따라 나타낸 단면도이다. 도 2c는 도 1의 표시장치(1)를 III-III'선에 따라 나타낸 단면도이다. 도 3은 일 실시예에 따른 표시패널(10)을 개략적으로 나타낸 평면도이다. 도 1은 표시패널(10)이 구부러진(bended) 상태의 도면이고, 도 3은 표시패널(10)이 펴진(unbended) 상태의 도면이다.
도 1 내지 도 3을 참조하면, 표시장치(1)는 제1방향의 가장자리와 제2방향의 가장자리를 가질 수 있다. 여기서 제1방향 및 제2방향은 서로 교차하는 방향일 수 있다. 예를 들어, 제1방향 및 제2방향은 서로 예각일 수 있다. 다른 예로, 제1방향 및 제2방향은 서로 둔각을 이루거나, 직교할 수 있다. 이하에서는 제1방향 및 제2방향이 서로 직교하는 경우를 중심으로 상세히 설명하기로 한다. 예를 들어, 제1방향은 x 방향 또는 -x 방향일 수 있으며, 제2방향은 y 방향 또는 -y 방향일 수 있다. 제1방향과 제2방향에 수직한 제3방향은 z 방향 또는 -z 방향일 수 있다.
표시장치(1)는 표시패널(10) 및 커버 윈도우(20)를 포함할 수 있다.
표시패널(10)은 표시영역(DA) 및 주변영역(PA)을 포함할 수 있다. 표시영역(DA)은 제1표시영역(DA1) 및 제2표시영역(DA2)을 포함할 수 있다. 표시영역(DA) 및 주변영역(PA)은 표시패널(10)의 기판(100)에 정의될 수 있다. 즉, 기판(100)은 표시영역(DA) 및 주변영역(PA)을 포함할 수 있다. 제1표시영역(DA1)은 표시장치(1)의 메인 표시영역이고, 제2표시영역(DA2)은 제1표시영역(DA1)의 코너로부터 연장된 코너영역(CNA)일 수 있다.
제1표시영역(DA1)은 실질적으로 편평한(flat) 평면형의 중심영역(CA), 중심영역(CA)에 인접한 측면 표시영역인 제1영역(A1) 및 제2영역(A2)을 포함할 수 있다.
제1영역(A1)은 제1방향으로 중심영역(CA)과 인접할 수 있다. 제1영역(A1)은 중심영역(CA)의 제2방향의 가장자리로부터 제1방향으로 연장되며 구부러질 수 있다. 제1영역(A1)은 제1방향으로의 단면(예를 들어, xz 단면)에서 중심영역(CA)과의 경계로부터 구부러지는 영역일 수 있다. 도 2a에서 중심영역(CA)으로부터 x 방향으로 연장되며 구부러진 제1영역(A1) 및 중심영역(CA)으로부터 -x 방향으로 연장되며 구부러진 제1영역(A1)은 서로 동일한 곡률을 가지는 것으로 도시하고 있다. 다른 실시예에서, 중심영역(CA)으로부터 x 방향으로 연장되며 구부러진 제1영역(A1) 및 중심영역(CA))으로부터 -x 방향으로 연장되며 구부러진 제1영역(A1)은 서로 상이한 곡률을 가질 수 있다.
제2영역(A2)은 제2방향으로 중심영역(CA)과 인접할 수 있다. 제2영역(A2)은 중심영역(CA)의 제1방향의 가장자리로부터 제2방향으로 연장되며 구부러질 수 있다. 제2영역(A2)은 제2방향으로의 단면(예를 들어, yz 단면)에서 중심영역(CA)과의 경계로부터 구부러지는 영역일 수 있다. 도 2b에서 중심영역(CA)으로부터 y 방향으로 연장되며 구부러진 제2영역(A2) 및 중심영역(CA)으로부터 -y 방향으로 연장되며 구부러진 제2영역(A2)은 서로 동일한 곡률을 가지는 것으로 도시하고 있다. 다른 실시예에서, 중심영역(CA)으로부터 y 방향으로 연장되며 구부러진 제2영역(A2) 및 중심영역(CA)으로부터 -y 방향으로 연장되며 구부러진 제2영역(A2)은 서로 상이한 곡률을 가질 수 있다.
코너영역(CNA)은 표시장치(1)의 코너(CN)에 배치되는 영역일 수 있다. 일 실시예에서, 코너영역(CNA)은 표시장치(1)의 제1방향의 가장자리 및 제2방향의 가장자리가 만나는 영역일 수 있다. 코너영역(CNA)은 제1영역(A1)과 제2영역(A2) 사이의 영역일 수 있다. 일 실시예에서, 코너(CN)는 소정의 곡률을 가질 수 있다. 제1영역(A1)이 제1방향으로 연장되며 구부러지고, 제2영역(A2)이 제2방향으로 연장되며 구부러지는 경우, 코너영역(CNA)의 적어도 일부는 제1방향으로 연장되며 구부러지고 제2방향으로 연장되며 구부러질 수 있다. 코너영역(CNA)의 적어도 일부는 복수의 방향으로의 복수의 곡률들이 중첩하는 영역일 수 있다. 코너영역(CNA)은 복수로 구비될 수 있다. 도 1 및 도 3에서 네개의 코너영역(CNA)들이 도시되고 있다.
코너영역(CNA)은 제1표시영역(DA1)에 인접한 제1코너영역 및 제1코너영역 외측의 제2코너영역을 포함할 수 있다. 제1코너영역은 중간영역(MCA)을 포함할 수 있다. 제2코너영역은 중심코너영역(CCA), 제1인접영역(ACA1), 및 제2인접영역(ACA2)을 포함할 수 있다.
중심코너영역(CCA)은 제1방향 및 제2방향으로 연장되며 구부러질 수 있다. 중심코너영역(CCA)은 제1방향으로의 단면(예를 들어, xz 단면) 및 제2방향으로의 단면(예를 들어, yz 단면)에서 구부러질 수 있다. 중심코너영역(CCA)은 복수의 방향으로의 곡률들이 중첩하는 영역일 수 있다. 중심코너영역(CCA)은 제1인접영역(ACA1)과 제2인접영역(ACA2) 사이에 배치될 수 있다.
제1인접영역(ACA1)은 중심코너영역(CCA)과 인접할 수 있다. 일 실시예에서, 제1인접영역(ACA1)은 중심코너영역(CCA)과 제1영역(A1) 사이에 배치될 수 있다. 즉, 제1영역(A1)의 적어도 일부는 제1방향으로 중심영역(CA)과 제1인접영역(ACA1) 사이에 배치될 수 있다. 제1인접영역(ACA1)은 제1방향으로의 단면(예를 들어, xz 단면)에서 구부러지고, 제2방향으로의 단면(예를 들어, yz 단면)에서 실질적으로 구부러지지 않는 코너영역(CNA)으로 정의할 수 있다.
제2인접영역(ACA2)은 중심코너영역(CCA)과 인접할 수 있다. 일 실시예에서, 제2인접영역(ACA2)은 중심코너영역(CCA)과 제2영역(A2) 사이에 배치될 수 있다. 즉, 제2영역(A2)의 적어도 일부는 제2방향으로 중심영역(CA)과 제2인접영역(ACA2) 사이에 배치될 수 있다. 제2인접영역(ACA2)은 제2방향으로의 단면(예를 들어, yz 단면)에서 구부러지고, 제1방향으로의 단면(예를 들어, yz 단면)에서 실질적으로 구부러지지지 않는 코너영역(CNA)으로 정의할 수 있다.
중간영역(MCA)은 제1표시영역(DA1)에 인접할 수 있다. 중간영역(MCA)은 중심영역(CA)과 중심코너영역(CCA) 사이에 배치될 수 있다. 일 실시예에서, 중간영역(MCA)은 제1영역(A1)과 제1인접영역(ACA1) 사이로 연장될 수 있다. 일 실시예에서, 중간영역(MCA)은 제2영역(A2)과 제2인접영역(ACA2) 사이로 연장될 수 있다. 일 실시예에서, 중간영역(MCA)은 구부러질 수 있다.
중심영역(CA), 제1영역(A1), 제2영역(A2) 및 코너영역(CNA) 중 적어도 하나에 복수의 화소(PX)들이 배치될 수 있다. 복수의 화소(PX)들 각각은 게이트선(GL) 및 데이터선(DL)에 연결되고, 표시요소를 포함할 수 있다. 일 실시예에서, 표시요소는 유기 발광층을 포함하는 유기발광다이오드(organic light emitting diode)일 수 있다. 또는, 표시요소는 무기 발광층을 포함하는 발광 다이오드(LED)일 수 있다. 발광 다이오드(LED)의 크기는 마이크로(micro) 스케일 또는 나노(nano) 스케일일 수 있다. 예를 들어, 발광 다이오드는 마이크로(micro) 발광 다이오드일 수 있다. 또는, 발광 다이오드는 나노로드(nanorod) 발광 다이오드일 수 있다. 나노로드 발광 다이오드는 갈륨나이트라이드(GaN)를 포함할 수 있다. 일 실시예에서, 나노로드 발광 다이오드 상에 색변환층을 배치할 수 있다. 색변환층은 양자점을 포함할 수 있다. 또는, 표시요소는 양자점 발광층을 포함하는 양자점 발광 다이오드(Quantum dot Light Emitting Diode)일 수 있다.
화소(PX)들 각각은 표시요소를 이용하여 소정의 색상의 빛을 방출할 수 있다. 본 명세서에서 화소(PX)는 영상을 구현하는 최소 단위로 발광영역을 의미할 수 있다. 따라서 본 명세서에서 화소의 배열은 표시요소의 배열 또는 발광영역의 배열을 의미할 수 있다. 한편, 유기발광다이오드를 표시요소로 채용하는 경우, 발광영역은 화소정의층(pixel defining layer)의 개구에 의해 정의될 수 있다. 이에 대해서는 후술하기로 한다.
주변영역(PA)은 제1표시영역(DA1)의 외측에 배치될 수 있다. 주변영역(PA)에는 화소(PX)가 배치되지 않을 수 있다. 따라서, 주변영역(PA)은 화상을 표시하지 않는 비표시영역일 수 있다. 주변영역(PA)은 제1주변영역(AA1), 제2주변영역(AA2), 제3주변영역(AA3), 벤딩영역(BA) 및 패드영역(PADA)을 포함할 수 있다.
제1주변영역(AA1)은 제1영역(A1)의 외측에 배치될 수 있다. 제1영역(A1)은 제1주변영역(AA1) 및 중심영역(CA) 사이에 배치될 수 있다. 한 쌍의 마주하는 제1주변영역(AA1)들 사이에 중심영역(CA)이 배치될 수 있다. 일 실시예에서, 제1주변영역(AA1)은 제1영역(A1)으로부터 제1방향으로 연장될 수 있다.
제2주변영역(AA2)은 상측의 제2영역(A2)의 외측에 배치되고, 상측의 제2영역(A2)은 제2주변영역(AA2) 및 중심영역(CA) 사이에 배치될 수 있다. 제3주변영역(AA3)은 하측의 제2영역(A2)의 외측에 배치되고, 하측의 제2영역(A2)은 제3주변영역(AA3) 및 중심영역(CA) 사이에 배치될 수 있다. 제2주변영역(AA2) 및 제3주변영역(AA3)은 제2방향으로 연장될 수 있다. 제2주변영역(AA2) 및 제3주변영역(AA3) 사이에 중심영역(CA)이 배치될 수 있다.
주변영역(PA) 및 코너영역(CNA)에는 화소(PX)에 전기적 신호를 제공하기 위한 구동회로(DC) 및 구동회로(DC)에 전기적 신호를 제공하기 위한 입력선들이 배치될 수 있다. 일 실시예에서, 구동회로(DC)는 게이트선(GL)을 통해 각 화소(PX)에 게이트신호를 제공하는 게이트 구동회로일 수 있다. 입력선들은 적어도 하나의 클럭신호를 공급하는 적어도 하나의 클럭선 및 적어도 하나의 전압신호를 공급하는 적어도 하나의 전압선을 포함할 수 있다. 일 실시예에서, 구동회로(DC)는 데이터선(DL)을 통해 각 화소(PX)에 데이터신호를 제공하는 데이터 구동회로일 수 있다. 주변영역(PA) 및 코너영역(CNA)에 전원을 제공하기 위한 전원선이 더 배치될 수 있다. 일 실시예에서, 제1주변영역(AA1), 중심코너영역(CCA), 제1인접영역(ACA1) 및 제2인접영역(ACA2)에 구동회로(DC) 및/또는 입력선들이 배치될 수 있다.
벤딩영역(BA)은 제2영역(A2)의 외측에 배치될 수 있다. 벤딩영역(BA)은 제3주변영역(AA3)의 외측에 배치될 수 있다. 제3주변영역(AA3)은 벤딩영역(BA)과 중심영역(CA) 사이에 배치될 수 있다. 벤딩영역(BA)에서 표시패널(10)은 벤딩될 수 있다. 이러한 경우, 패드영역(PADA)은 화상을 표시하는 상면과 반대되는 표시패널(10)의 후면을 마주볼 수 있다. 따라서, 패드영역(PADA)은 사용자에게 시인되지 않을 수 있다.
패드영역(PADA)은 벤딩영역(BA)의 외측에 배치될 수 있다. 벤딩영역(BA)은 제3주변영역(AA3)과 패드영역(PADA) 사이에 배치될 수 있다. 패드영역(PADA)에는 패드(미도시)가 배치될 수 있다. 패드영역(PADA)에는 패드를 통해 전기적으로 연결된 구동칩 및 인쇄회로보드 중 적어도 하나가 배치될 수 있다. 표시패널(10)은 패드를 통해 구동칩 및 인쇄회로보드로부터 전기적 신호 및/또는 전원전압을 전달받을 수 있다. 구동칩 및 인쇄회로보드 중 적어도 하나는 이방성 도전필름(anisotropic conductive film)을 통해 패드와 전기적으로 연결될 수 있다. 구동칩은 집적회로(integrated circuit, IC)를 포함할 수 있다. 인쇄회로보드는 연성인쇄회로보드(flexible printed circuit board, FPCB) 또는 강성인쇄회로보드(rigid printed circuit board, PCB)일 수 있다. 일 실시예에서, 데이터 구동회로는 구동칩 및 인쇄회로보드 중 적어도 하나에 배치될 수 있다.
커버 윈도우(20)는 표시패널(10) 상에 배치될 수 있다. 커버 윈도우(20)는 표시패널(10)을 보호하는 기능을 할 수 있다. 일 실시예에서, 커버 윈도우(20)는 플렉서블 윈도우일 수 있다. 커버 윈도우(20)는 유리, 사파이어, 또는 플라스틱을 포함할 수 있다. 커버 윈도우(20)는 예를 들어, 초박형 유리(Ultra Thin Glass) 또는 투명폴리이미드(Colorless Polyimide)일 수 있다. 커버 윈도우(20)는 광학 투명 접착제(Optically clear adhesive, OCA) 필름과 같은 투명 접착 부재에 의해 표시패널(10)에 부착될 수 있다.
도 4a 및 도 5a는 각각 일 실시예에 따른 화소의 회로도이다. 도 4b 및 도 5b는 각각 일 실시예에 따른 표시패널의 개략적인 구성도이다.
도 4a를 참조하면, 화소(PX)는 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 제1트랜지스터(T1), 제2트랜지스터(T2), 및 커패시터(Cst)를 포함할 수 있다. 각 화소(PX)는 유기발광다이오드(OLED)를 통해 예를 들어, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 제1트랜지스터(T1) 및 제2트랜지스터(T2)는 박막트랜지스터로 구현될 수 있다.
제2트랜지스터(T2)는 스위칭 트랜지스터로서, 게이트선(GL) 및 데이터선(DL)에 연결되며, 게이트선(GL)으로부터 입력되는 게이트신호에 응답하여 데이터선(DL)으로부터 입력된 데이터신호를 제1트랜지스터(T1)로 전달할 수 있다. 커패시터(Cst)는 제2트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2트랜지스터(T2)로부터 전달받은 데이터신호에 대응하는 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1트랜지스터(T1)는 구동 트랜지스터로서, 구동전압선(PL)과 커패시터(Cst)에 연결되며, 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극은 공통전압(ELVSS)을 공급받을 수 있다.
도 4b를 참조하면, 표시영역(DA)에는 복수의 화소(PX)들 및 복수의 화소(PX)들로 전기적인 신호를 인가할 수 있는 신호선들이 위치할 수 있다. 화소(PX)들 각각으로 전기적인 신호를 인가할 수 있는 신호선들은 복수의 데이터선(DL)들 및 복수의 게이트선(GL)들을 포함할 수 있다.
표시영역(DA)의 외측에 화소(PX)들을 구동시키기 위한 신호를 공급하는 구동회로(DC)가 위치할 수 있다. 구동회로(DC)는 게이트 구동회로(GDC) 및 데이터 구동회로(DDC)를 포함할 수 있다. 일 실시예에서, 게이트 구동회로(GDC)는 제1주변영역(AA1), 중심코너영역(CCA), 제1인접영역(ACA1) 및 제2인접영역(ACA2)에 배치될 수 있다. 게이트 구동회로(GDC)는 제1표시영역(DA1)의 가장자리, 예를 들어, 제1주변영역(AA1) 및 중간영역(MCA)을 따라 배치될 수 있다. 게이트 구동회로(GDC)는 게이트선(GL)들에 연결되고, 게이트선(GL)들로 게이트신호(GS)를 출력할 수 있다. 데이터 구동회로(DDC)는 패드영역(PADA)에 배치될 수 있다. 데이터 구동회로(DDC)는 데이터선(DL)들에 연결되고, 데이터선(DL)들로 데이터신호(DATA)를 출력할 수 있다.
도 4a는 화소회로(PC)가 2개의 트랜지스터와 1개의 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 트랜지스터의 개수 및 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있음은 물론이다.
도 5a를 참조하면, 화소회로(PC)는 구동 트랜지스터인 제1트랜지스터(T1)와 스위칭 트랜지스터인 제2 내지 제7트랜지스터들(T2 내지 T7)을 포함할 수 있다. 트랜지스터의 종류(p-type or n-type) 및/또는 동작 조건에 따라, 제1 내지 제7 트랜지스터들(T1 내지 T7) 각각의 제1단자는 소스단자 또는 드레인단자이고, 제2단자는 제1단자와 다른 단자일 수 있다. 예를 들어, 제1단자가 소스단자인 경우 제2단자는 드레인단자일 수 있다. 일 실시예에서 소스단자 및 드레인단자는 각각 소스전극 및 드레인전극과 혼용되어 칭해질 수 있다.
화소회로(PC)는 제1게이트신호를 전달하는 제1게이트선(GL1), 제2게이트신호를 전달하는 제2게이트선(GL2), 발광제어신호를 전달하는 발광제어선(EL) 및 데이터신호를 전달하는 데이터선(DL), 구동전압(ELVDD)을 전달하는 구동전압선(PL), 초기화전압(Vint)을 전달하는 초기화전압선(VIL)에 연결될 수 있다.
제1트랜지스터(T1)는 구동전압선(PL)과 유기발광다이오드(OLED) 사이에 연결될 수 있다. 제1트랜지스터(T1)는 제5트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결되고, 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 전기적으로 연결될 수 있다. 제1트랜지스터(T1)는 제2노드(N2)에 연결된 게이트, 제1노드(N1)에 연결된 제1단자, 제3노드(N3)에 연결된 제2단자를 포함한다. 제1트랜지스터(T1)는 제2트랜지스터(T2)의 스위칭 동작에 따라 데이터신호를 전달받아 유기발광다이오드(OLED)에 구동전류를 공급할 수 있다.
제2트랜지스터(T2)(데이터기입 트랜지스터)는 데이터선(DL) 및 제1노드(N1) 사이에 연결되며, 제5트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다. 제1노드(N1)는 제1트랜지스터(T1)와 제5트랜지스터(T5)가 연결된 노드일 수 있다. 제2트랜지스터(T2)는 제1게이트선(GL1)에 연결된 게이트, 데이터선(DL)에 연결된 제1단자, 제1노드(N1)(또는 제1트랜지스터(T1)의 제1단자)에 연결된 제2단자를 포함한다. 제2트랜지스터(T2)는 제1게이트선(GL1)을 통해 전달받은 제1게이트신호에 따라 턴온되어 데이터선(DL)으로 전달된 데이터신호를 제1노드(N1)로 전달하는 스위칭 동작을 수행할 수 있다.
제3트랜지스터(T3)(보상 트랜지스터)는 제2노드(N2)와 제3노드(N3) 사이에 연결될 수 있다. 제3트랜지스터(T3)는 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 연결될 수 있다. 제2노드(N2)는 제1트랜지스터(T1)의 게이트가 연결된 노드이고, 제3노드(N3)는 제1트랜지스터(T1)와 제6트랜지스터(T6)가 연결된 노드일 수 있다. 제3트랜지스터(T3)는 제1게이트선(GL1)에 연결된 게이트, 제2노드(N2)(또는 제1트랜지스터(T1)의 게이트)에 연결된 제1단자, 제3노드(N3)(또는 제1트랜지스터(T1)의 제2단자)에 연결된 제2단자를 포함한다. 제3트랜지스터(T3)는 제1게이트선(GL1)을 통해 전달받은 제1게이트신호에 따라 턴온되어 제1트랜지스터(T1)를 다이오드 연결시킴으로써 제1트랜지스터(T1)의 문턱전압을 보상할 수 있다.
제4트랜지스터(T4)(제1초기화 트랜지스터)는 제2노드(N2)와 초기화전압선(VL) 사이에 연결될 수 있다. 제4트랜지스터(T4)는 제2게이트선(GL2)에 연결된 게이트, 제2노드(N2)에 연결된 제1단자, 초기화전압선(VIL)에 연결된 제2단자를 포함한다. 제4트랜지스터(T4)는 제2게이트선(GL2)을 통해 전달받은 제2게이트신호에 따라 턴온되어 초기화전압(Vint)을 제1트랜지스터(T1)의 게이트에 전달하여 제1트랜지스터(T1)의 게이트 전압을 초기화시킬 수 있다.
제5트랜지스터(T5)(제1발광제어 트랜지스터)는 구동전압선(PL)과 제1노드(N1) 사이에 연결될 수 있다. 제6트랜지스터(T6)(제2발광제어 트랜지스터)는 제3노드(N3)와 유기발광다이오드(OLED) 사이에 연결될 수 있다. 제5트랜지스터(T5)는 발광제어선(EL)에 연결된 게이트, 구동전압선(PL)에 연결된 제1단자, 제1노드(N1)에 연결된 제2단자를 포함한다. 제6트랜지스터(T6)는 발광제어선(EL)에 연결된 게이트, 제3노드(N3)에 연결된 제1단자, 유기발광다이오드(OLED)의 화소전극에 연결된 제2단자를 포함한다. 제5트랜지스터(T5) 및 제6트랜지스터(T6)가 발광제어선(EL)을 통해 전달받은 발광제어신호에 따라 동시에 턴온되어 유기발광다이오드(OLED)에 구동전류가 흐르게 된다.
제7트랜지스터(T7)(제2초기화 트랜지스터)는 유기발광다이오드(OLED)와 초기화전압선(VL) 사이에 연결될 수 있다. 제7트랜지스터(T7)는 제2게이트선(GL2)에 연결된 게이트, 제6트랜지스터(T6)의 제2단자 및 유기발광다이오드(OLED)의 화소전극에 연결된 제1단자, 초기화전압선(VIL)에 연결된 제2단자를 포함한다. 제7트랜지스터(T7)는 제2게이트선(GL2)을 통해 전달받은 제2게이트신호에 따라 턴온되어 초기화전압(Vint)을 유기발광다이오드(OLED)의 화소전극에 전달하여 유기발광다이오드(OLED)의 화소전극의 전압을 초기화시킬 수 있다. 다른 실시예에서, 제7트랜지스터(T7)의 게이트는 제2게이트선(GL2)과 별개의 제3게이트선에 연결될 수 있다. 제7트랜지스터(T7)는 생략될 수 있다.
커패시터(Cst)는 제2노드(N2)에 연결된 제1전극 및 구동전압선(PL)에 연결된 제2전극을 포함한다. 커패시터(Cst)는 제1전극과 제2전극의 양단에 각각 공급된 전압의 차에 대응하는 전압을 저장 및 유지함으로써 제1트랜지스터(T1)의 게이트전극에 인가되는 전압을 유지할 수 있다.
유기발광다이오드(OLED)는 화소전극(예컨대, 애노드) 및 화소전극을 마주하는 대향전극(예컨대, 캐소드)을 포함하고, 대향전극은 공통전압(ELVSS)을 인가받을 수 있다. 유기발광다이오드(OLED)는 제1트랜지스터(T1)로부터 커패시터(Cst)에 저장된 전압 값에 대응하는 구동전류를 전달받아 소정의 색으로 발광함으로써 영상을표시할 수 있다.
도 5b를 참조하면, 표시영역(DA)에는 복수의 화소(PX)들 및 복수의 화소(PX)들로 전기적인 신호를 인가할 수 있는 신호선들이 위치할 수 있다. 화소(PX)들 각각으로 전기적인 신호를 인가할 수 있는 신호선들은 복수의 데이터선(DL)들, 복수의 게이트선(GL)들 및 복수의 발광제어선(EL)들을 포함할 수 있다.
표시영역(DA)의 외측에 화소(PX)들을 구동시키기 위한 신호를 공급하는 구동회로(DC)가 위치할 수 있다. 구동회로(DC)는 게이트 구동회로(GDC), 발광구동회로(EDC) 및 데이터 구동회로(DDC)를 포함할 수 있다. 일 실시예에서, 게이트 구동회로(GDC)와 발광구동회로(EDC)는 제1주변영역(AA1), 중심코너영역(CCA), 제1인접영역(ACA1) 및 제2인접영역(ACA2)에 배치될 수 있다. 게이트 구동회로(GDC)와 발광구동회로(EDC)는 제1표시영역(DA1)의 가장자리, 예를 들어, 제1주변영역(AA1) 및 중간영역(MCA)을 따라 인접하게 병렬적으로 배치될 수 있다. 게이트 구동회로(GDC)는 게이트선(GL)들에 연결되고, 게이트선(GL)들로 게이트신호(GS)를 출력할 수 있다. 발광구동회로(EDC)는 발광제어선(EL)들에 연결되고, 발광제어선(EL)들로 발광제어신호(EM)를 출력할 수 있다. 데이터 구동회로(DDC)는 패드영역(PADA)에 배치될 수 있다. 데이터 구동회로(DDC)는 데이터선(DL)들에 연결되고, 데이터선(DL)들로 데이터신호(DATA)를 출력할 수 있다.
도 5a 및 도 5b에서 화소회로의 트랜지스터들은 P형 트랜지스터를 도시하고 있으나, 본 발명의 실시예는 이에 한정되지 않는다. 예컨대, 화소회로의 트랜지스터들은 N형 트랜지스터이거나, 일부는 P형 트랜지스터이고 다른 일부는 N형 트랜지스터 등 다양한 실시예가 가능하다.
도 6 및 도 7은 일 실시예에 따른 도 3의 E 부분을 확대하여 개략적으로 나타낸 도면들이다. 도 8a 및 도 8b는 일 실시예에 따른 구동회로를 개략적으로 나타낸 도면들이다.
도 6을 참조하면, 복수의 화소(PX)들은 제1표시영역(DA1) 및 코너영역(CNA)을 포함하는 제2표시영역(DA2)에 배치될 수 있다. 제1표시영역(DA1)은 중심영역(CA), 제1영역(A1) 및 제2영역(A2)을 포함할 수 있다. 코너영역(CNA)은 중심코너영역(CCA), 제1인접영역(ACA1), 제2인접영역(ACA2) 및 중간영역(MCA)을 포함할 수 있다. 따라서, 표시패널(10)은 제1표시영역(DA1) 및 코너영역(CNA)에서 영상을 표시할 수 있다.
중심코너영역(CCA)은 직선형의 연장영역(SPA)을 포함할 수 있다. 일 실시예에서, 중심코너영역(CCA)은 서로 이격된 복수의 연장영역(SPA)들을 포함할 수 있다. 복수의 연장영역(SPA)들 각각은 중간영역(MCA)과 중심코너영역(CCA)의 경계에서부터 시작하여 중심영역(CA)으로부터 멀어지는 방향(이하, '연장영역(SPA)의 연장방향'이라 함)으로 연장되는 영역일 수 있다. 일 실시예에서, 복수의 연장영역(SPA)들 각각은 제1방향과 제2방향 사이의 소정 방향으로 연장될 수 있다.
인접한 연장영역(SPA)들 사이에는 이격영역(SA)이 정의될 수 있다. 이격영역(SA)에는 표시패널(10)의 구성요소가 배치되지 않는 영역일 수 있다. 중심코너영역(CCA)이 구부러질 때, 중심코너영역(CCA)에는 인장 변형(tensile strain)보다 압축 변형(compressive strain)이 더 크게 발생할 수 있다. 본 실시예에서, 인접한 연장영역(SPA)들 사이에는 이격영역(SA)이 정의되어 있으므로 중심코너영역(CCA)은 수축할 수 있다. 따라서, 표시패널(10)은 중심코너영역(CCA)에서 손상없이 구부러질 수 있다.
연장영역(SPA)에는 복수의 화소(PX)들이 복수의 열들 및 복수의 행들에 배치될 수 있다. 연장영역(SPA)의 열은 연장영역(SPA) 내에서 연장영역(SPA)의 연장 방향을 따르는 라인을 의미할 수 있다. 연장영역(SPA) 내의 열들은 서로 평행할 수 있다. 연장영역(SPA) 내의 인접하는 열들 간의 간격은 동일할 수 있다. 연장영역(SPA)에 두 열 이상으로 화소(PX)들을 배치함으로써 코너영역(CNA)의 해상도(Pixels Per Inch)를 상승시킬 수 있다. 이에 따라 제1표시영역(DA1)과 제2표시영역(DA2)의 해상도 차이를 줄임으로써 제1표시영역(DA1)과 제2표시영역(DA2)이 구별되어 시인되는 현상을 최소화할 수 있다.
제1주변영역(AA1), 중심코너영역(CCA), 제1인접영역(ACA1) 및 제2인접영역(ACA2)에는 구동회로(DC)가 배치될 수 있다. 구동회로(DC)는 복수의 서브구동회로(SDC)들을 포함할 수 있다. 구동회로(DC)는 복수의 입력선(IL)들에 연결될 수 있다.
일 실시예에서, 도 6에 도시된 바와 같이, 복수의 서브구동회로(SDC)들은 제1주변영역(AA1)에서 제1영역(A1)의 가장자리를 따라 배열되고, 중심코너영역(CCA), 제1인접영역(ACA1), 제2인접영역(ACA2)에서 중간영역(MCA)의 가장자리를 따라 배열될 수 있다. 복수의 서브구동회로(SDC)들은 중간영역(MCA)과 중심코너영역(CCA)의 경계, 중간영역(MCA)과 제1인접영역(ACA1)의 경계 및 중간영역(MCA)과 제2인접영역(ACA2)의 경계에 인접하게 배열될 수 있다. 중심코너영역(CCA), 제1인접영역(ACA1), 제2인접영역(ACA2)의 서브구동회로(SDC)들은 중간영역(MCA)을 적어도 일부 둘러싸도록 배열될 수 있다. 중심코너영역(CCA), 제1인접영역(ACA1) 및 제2인접영역(ACA2)의 일부 화소(PX)들은 서브구동회로(SDC)들과 중첩할 수 있다.
다른 실시예에서, 도 7에 도시된 바와 같이, 중심코너영역(CCA), 제1인접영역(ACA1), 제2인접영역(ACA2)에 배열된 서브구동회로(SDC)들은 중심코너영역(CCA), 제1인접영역(ACA1), 제2인접영역(ACA2)의 말단에 배치될 수 있다.
일 실시예에서, 구동회로(DC)는 게이트 구동회로(GDC)를 포함할 수 있다. 도 8a를 참조하면, 게이트 구동회로(GDC)는 복수의 스테이지들(GST1, GST2, GST3, ...)을 포함하는 쉬프트 레지스터로 구현될 수 있다. 스테이지들(GST1, GST2, GST3, ...) 각각은 서브구동회로(SDC)일 수 있다. 스테이지들(GST1, GST2, GST3, ...) 각각은 대응하는 게이트선(GL)에 연결되고, 대응하는 게이트선(GL)으로 게이트신호(GS)를 출력할 수 있다. 첫번째 스테이지(GST1)는 외부 시작신호(STV)에 응답하여 게이트신호(GS)를 출력하고, 첫번째 스테이지(GST1) 외의 나머지 스테이지들(GST2, GST3, ...) 각각은 이전 스테이지로부터 출력되는 캐리신호(CR)를 시작신호로서 전달받을 수 있다. 스테이지들(GST1, GST2, GST3, ...) 각각은 스테이지들(GST1, GST2, GST3, ...) 외측에 배열된 복수의 입력선(IL)들에 연결될 수 있다.
일 실시예에서, 구동회로(DC)는 복수의 구동회로들을 포함할 수 있다. 예를 들어, 구동회로(DC)는 게이트구동회로(GDC) 및 발광구동회로(EDC)를 포함할 수 있다. 게이트구동회로(GDC)에 연결된 입력선(IL)들 중 일부는 발광구동회로(EDC)에 연결된 입력선(IL)들 중 일부와 동일한 신호를 입력할 수 있다.
도 8b를 참조하면, 게이트 구동회로(GDC)는 복수의 스테이지들(GST1, GST2, GST3, ...)을 포함하는 쉬프트 레지스터로 구현될 수 있다. 스테이지들(GST1, GST2, GST3, ...) 각각은 서브구동회로(SDC)일 수 있다. 스테이지들(GST1, GST2, GST3, ...) 각각은 대응하는 게이트선(GL)에 연결되고, 대응하는 게이트선(GL)으로 게이트신호(GS)를 출력할 수 있다. 첫번째 스테이지(GST1)는 외부 시작신호(STV)에 응답하여 게이트신호(GS)를 출력하고, 첫번째 스테이지(GST1) 외의 나머지 스테이지들(GST2, GST3, ...) 각각은 이전 스테이지로부터 출력되는 캐리신호(CR)를 시작신호로서 전달받을 수 있다. 스테이지들(GST1, GST2, GST3, ...) 각각은 스테이지들(GST1, GST2, GST3, ...) 외측에 배열된 복수의 입력선(IL)들에 연결될 수 있다.
발광구동회로(EDC)는 복수의 스테이지들(EST1, EST2, EST3, ...)을 포함하는 쉬프트 레지스터로 구현될 수 있다. 스테이지들(EST1, EST2, EST3, ...) 각각은 서브구동회로(SDC)일 수 있다. 스테이지들(EST1, EST2, EST3, ...) 각각은 대응하는 발광제어선(EL)에 연결되고, 대응하는 발광제어선(EL)으로 발광제어신호(EM)를 출력할 수 있다. 첫번째 스테이지(EST1)는 외부 시작신호(STV)에 응답하여 발광제어신호(EM)를 출력하고, 첫번째 스테이지(EST1) 외의 나머지 스테이지들(EST2, EST3, ...) 각각은 이전 스테이지로부터 출력되는 캐리신호(CR)를 시작신호로서 전달받을 수 있다. 스테이지들(EST1, EST2, EST3, ...) 각각은 스테이지들(EST1, EST2, EST3, ...) 외측에 배열된 복수의 입력선(IL)들에 연결될 수 있다.
복수의 입력선(IL)들은 복수의 전압선들 및 복수의 클락선들을 포함하는 신호선들일 수 있다. 도 8a 및 8b에서는 도시의 편의상 하나의 입력선만이 도시되어 있다.
도 8a 및 도 8b의 게이트 구동회로(GDC)에서 스테이지들(GST1, GST2, GST3, ...) 각각이 하나의 게이트선(GL)에 연결되고 있으나, 이는 예시적이다. 스테이지들(GST1, GST2, GST3, ...) 각각은 하나 이상의 게이트선(GL)들에 연결되고, 각 게이트선(GL)으로 정해진 타이밍으로 게이트신호(GS)를 출력할 수 있다. 예를 들어, 도 5b에 도시된 바와 같이, 스테이지들(GST1, GST2, GST3, ...) 각각은 제1게이트선(GL1) 및 제2게이트선(GL2)에 연결되고, 제1게이트선(GL1) 및 제2게이트선(GL2)으로 각각 상이한 타이밍에 게이트신호(GS)를 출력할 수 있다.
다시 도 6 및 도 7을 참조하면, 입력선(IL)은 제1입력선(ILa), 제2입력선(ILb), 및 제1입력선(ILa)과 제2입력선(ILb)을 연결하는 제3입력선(ILc)을 포함할 수 있다.
제1입력선(ILa)은 제1주변영역(AA1)과 중간영역(MCA)에서 제1주변영역(AA1)과 중간영역(MCA)의 가장자리를 따라 연장되며 배치될 수 있다. 제1입력선(ILa)은 중심영역(CA), 제1영역(A1) 및 제2영역(A2)을 적어도 일부 둘러싸도록 연장될 수 있다. 제1입력선(ILa)은 제1주변영역(AA1)에 배열된 서브구동회로(SDC)들에 연결될 수 있다. 제1입력선(ILa)은 서브구동회로(SDC)들의 외측에 인접 배치될 수 있다.
제2입력선(ILb)은 중심코너영역(CCA), 제1인접영역(ACA1), 제2인접영역(ACA2)에 배치될 수 있다. 제2입력선(ILb)은 중간영역(MCA)의 가장자리를 둘러싸는 방향으로 연장될 수 있다. 제1인접영역(ACA1)에 배치된 제2입력선(ILb), 중심코너영역(CCA)에 배치된 제2입력선(ILb), 제2인접영역(ACA2)에 배치된 제2입력선(ILb)은 분리되어 이격영역(SA)에 배치되지 않을 수 있다. 중심코너영역(CCA)에 배치된 제2입력선(ILb)은 중심코너영역(CCA)의 연장영역(SPA)들 각각의 연장 방향에 수직인 방향(예를 들어, 연장영역(SPA)의 폭 방향)으로 연장될 수 있다. 제2입력선(ILb)는 중심코너영역(CCA), 제1인접영역(ACA1), 제2인접영역(ACA2)에 배열된 서브구동회로(SDC)들에 연결될 수 있다. 제2입력선(ILb)은 서브구동회로(SDC)들의 외측에 인접 배치될 수 있다.
제3입력선(ILc)은 제1입력선(ILa)과 제2입력선(ILb)을 전기적으로 연결할 수 있다. 제3입력선(ILc)의 연장 방향은 제1입력선(ILa)과 제2입력선(ILb)의 연장 방향과 상이할 수 있다. 예를 들어, 제3입력선(ILc)은 제1입력선(ILa)과 제2입력선(ILb)의 연장 방향에 수직한 방향으로 연장될 수 있다. 제3입력선(ILc)은 중간영역(MCA)으로부터 멀어지는 방향으로 연장될 수 있다.
제3입력선(ILc)은 복수로 구비될 수 있다. 복수의 제3입력선(ILc)들은 코너영역(CNA)에 배치될 수 있다. 제3입력선(ILc)들은 중간영역(MCA)의 제1입력선(ILa)과 연결되는 부분에서부터 중심코너영역(CCA)으로 연장되며 연장영역(SPA) 각각에 배치될 수 있다. 제3입력선(ILc)들은 중간영역(MCA)의 제1입력선(ILa)과 연결되는 부분에서부터 제1인접영역(ACA1)으로 연장되며 제1인접영역(ACA1)에 배치될 수 있다. 제3입력선(ILc)들은 중간영역(MCA)의 제1입력선(ILa)과 연결되는 부분에서부터 제2인접영역(ACA2)으로 연장되며 제2인접영역(ACA2)에 배치될 수 있다.
도 9는 도 6의 F 부분을 확대하여 개략적으로 나타낸 도면이다. 도 10은 도 6의 G 부분을 확대하여 개략적으로 나타낸 도면이다. 도 11은 도 7의 F 부분을 확대하여 개략적으로 나타낸 도면이다. 도 12는 도 7의 G 부분을 확대하여 개략적으로 나타낸 도면이다. 도 13은 일 실시예에 따른 구동회로와 입력선을 개략적으로 나타낸 도면이다.
도 9 내지 도 12를 참조하면, 표시패널(10)은 기판, 기판 상에 배치된, 입력선(IL), 화소회로(PC), 구동회로(DC), 게이트선(GL), 및 표시요소(DPE)를 포함할 수 있다. 입력선(IL)은 제1입력선(ILa), 제2입력선(ILb), 및 제3입력선(ILc)을 포함할 수 있다. 제1입력선(ILa), 제2입력선(ILb), 출력선(GL), 및 제3입력선(ILc)은 신호를 입력/출력/전달하는 신호선일 수 있다. 기판은 중심영역(CA), 제1영역(A1), 중간영역(MCA), 중심코너영역(CCA) 및 제1인접영역(ACA1)을 포함할 수 있다. 중심코너영역(CCA)은 복수의 연장영역(SPA)들을 포함할 수 있다. 도시되지 않았으나, 기판은 제2영역(A2) 및 제2인접영역(ACA2)을 포함할 수 있다.
중간영역(MCA)에 제1입력선(ILa)이 배치될 수 있다. 연장영역(SPA)의 일부 및 제1인접영역(ACA1)에 구동회로(DC)와 제2입력선(ILb)이 배치될 수 있다. 연장영역(SPA)은 구동회로(DC)가 배치된 제1연장영역(SPA1) 및 제1연장영역(SPA1) 외의 제2연장영역(SPA2)을 포함할 수 있다. 제1인접영역(ACA1)은 구동회로(DC)가 배치된 제1-1인접영역(ACA11) 및 제1-1인접영역(ACA11) 외의 제1-2인접영역(ACA12)을 포함할 수 있다. 제1인접영역(ACA1)과 유사하게, 기판의 제2인접영역(ACA2)은 구동회로(DC)가 배치된 제2-1인접영역 및 제2-1인접영역 외의 제2-2인접영역을 포함할 수 있다. 제1연장영역(SPA1), 제1-1인접영역(ACA11) 및 제2-2인접영역에 제2입력선(ILb)이 배치될 수 있다. 이하 제2인접영역(ACA2)에서 구성요소들의 배치는 제1인접영역(ACA1)과 유사하므로, 별도의 설명은 생략한다.
일 실시예에서, 도 9에 도시된 바와 같이, 제1연장영역(SPA1)은 연장영역(SPA)의 초입부일 수 있고, 중간영역(MCA)과 제2연장영역(SPA2)의 사이일 수 있다. 제3입력선(ILc)은 제1입력선(ILa)과 제2입력선(ILb)을 전기적으로 연결하고, 중간영역(MCA)과 제1연장영역(SPA1)에 배치될 수 있다. 그리고, 도 10에 도시된 바와 같이, 제1-1인접영역(ACA11)은 제1인접영역(ACA1)의 초입부일 수 있고, 중간영역(MCA)과 제1-2인접영역(ACA12)의 사이일 수 있다. 제3입력선(ILc)은 제1입력선(ILa)과 제2입력선(ILb)을 전기적으로 연결하고, 중간영역(MCA)과 제1-1인접영역(ACA11)에 배치될 수 있다.
다른 실시예에서, 도 11에 도시된 바와 같이, 제1연장영역(SPA1)은 연장영역(SPA)의 말단부일 수 있고, 제2연장영역(SPA2)이 중간영역(MCA)과 제1연장영역(SPA1)의 사이일 수 있다. 제3입력선(ILc)은 제1입력선(ILa)과 제2입력선(ILb)을 전기적으로 연결하고, 중간영역(MCA), 제2연장영역(SPA2) 및 제1연장영역(SPA1)에 배치될 수 있다. 그리고, 도 12에 도시된 바와 같이, 제1-1인접영역(ACA11)은 제1인접영역(ACA1)의 말단부일 수 있고, 제1-2인접영역(ACA12)이 중간영역(MCA)과 제1-1인접영역(ACA11)의 사이일 수 있다. 제3입력선(ILc)은 제1입력선(ILa)과 제2입력선(ILb)을 전기적으로 연결하고, 중간영역(MCA), 제1-2인접영역(ACA12) 및 제1-1인접영역(ACA11)에 배치될 수 있다.
코너영역(CNA)에서 화소 배열 구조는 제1표시영역(DA1)에서 화소 배열 구조와 동일 또는 상이할 수 있다. 화소 배열 구조는 펜타일 매트릭스(Pentile MatrixTM) 구조, 델타 구조, S-스트라이프 구조, 스트라이프 구조 등을 포함할 수 있다.
일 실시예에서, 중간영역(MCA)에서 화소 배열 구조는 제1표시영역(DA1)에서 화소 배열 구조와 동일할 수 있다. 중심코너영역(CCA), 제1인접영역(ACA1) 및 제2인접영역(ACA2)에서 화소 배열 구조는 제1표시영역(DA1)에서 화소 배열 구조와 상이할 수 있다. 예를 들어, 도 9 및 도 10에 도시된 바와 같이, 제1표시영역(DA1)과 중간영역(MCA)에서 복수의 화소(PX)들은 펜타일 매트릭스(Pentile MatrixTM) 구조로 배열될 수 있다. 연장영역(SPA) 및 제1인접영역(ACA1)에서 복수의 화소(PX)들은 S-스트라이프 구조로 배열될 수 있다.
다른 실시예에서, 중간영역(MCA), 제2연장영역(SPA2) 및 제1-2인접영역(ACA12)에서 화소 배열 구조는 제1표시영역(DA1)에서 화소 배열 구조와 동일할 수 있다. 제1연장영역(SPA1) 및 제1-1인접영역(ACA11)에서 화소 배열 구조는 제1표시영역(DA1)에서 화소 배열 구조와 상이할 수 있다. 예를 들어, 도 11 및 도 12에 도시된 바와 같이, 제1표시영역(DA1), 중간영역(MCA), 제2연장영역(SPA2) 및 제1-2인접영역(ACA12)에서 복수의 화소(PX)들은 펜타일 매트릭스(Pentile MatrixTM) 구조로 배열될 수 있다. 제1연장영역(SPA1) 및 제1-1인접영역(ACA11)에서 복수의 화소(PX)들은 S-스트라이프 구조로 배열될 수 있다.
코너영역(CNA)에서 해상도는 제1표시영역(DA1)에서 해상도와 동일 또는 상이할 수 있다.
일 실시예에서, 도 9 및 도 10에 도시된 바와 같이, 중간영역(MCA)에서 해상도는 제1표시영역(DA1)에서 해상도와 동일할 수 있다. 중심코너영역(CCA), 제1인접영역(ACA1) 및 제2인접영역(ACA2)에서 해상도는 제1표시영역(DA1)에서 해상도와 상이할 수 있다. 예를 들어, 제1표시영역(DA1)과 중간영역(MCA)에서 해상도는 연장영역(SPA) 및 제1인접영역(ACA1)에서 해상도보다 높을 수 있다.
다른 실시예에서, 도 11 및 도 12에 도시된 바와 같이, 중간영역(MCA), 제2연장영역(SPA2) 및 제1-2인접영역(ACA12)에서 해상도는 제1표시영역(DA1)에서 해상도와 동일할 수 있다. 제1연장영역(SPA1) 및 제1-1인접영역(ACA11)에서 해상도는 제1표시영역(DA1)에서 해상도와 상이할 수 있다. 예를 들어, 제1표시영역(DA1), 중간영역(MCA), 제2연장영역(SPA2) 및 제1-2인접영역(ACA12)에서 해상도는 제1연장영역(SPA1) 및 제1-1인접영역(ACA11)에서 해상도보다 높을 수 있다.
일 실시예에서, 복수의 화소(PX)들은 적색화소, 녹색화소, 및 청색화소를 포함할 수 있다. 다른 실시예에서, 복수의 화소(PX)들은 적색화소, 녹색화소, 청색부화소, 및 백색화소를 포함할 수 있다. 화소(PX)는 화소회로 및 화소회로에 연결된 표시요소를 포함할 수 있다. 예를 들어, 표시요소는 유기발광다이오드일 수 있다. 이하에서는 복수의 화소(PX)들이 적색화소(PXr), 녹색화소(PXg), 및 청색화소(PXb)를 포함하는 경우를 중심으로 설명하기로 한다. 또한, 설명의 편의 상 중간영역(MCA)에 배열된 화소(PX)는 제1화소(PX1)라 하고, 중심코너영역(CCA), 제1인접영역(ACA1) 및 제2인접영역(ACA2)에 배열된 화소(PX)는 제2화소(PX2)라 하고, 제1표시영역(DA1)에 배열된 화소(PX)는 제3화소(PX3)라 한다.
중간영역(MCA)에 제1화소(PX1)가 배치될 수 있다. 제1화소(PX1)는 제1화소회로(PC1) 및 제1화소회로(PC1)에 연결된 제1표시요소(DPE1)를 포함할 수 있다. 중심코너영역(CCA)의 연장영역(SPA), 제1인접영역(ACA1) 및 제2인접영역(ACA2)에 제2화소(PX2)가 배치될 수 있다. 제2화소(PX2)는 제2화소회로(PC2) 및 제2화소회로(PC2)에 연결된 제2표시요소(DPE2)를 포함할 수 있다. 제1표시영역(DA1)(중심영역(CA), 제1영역(A1) 및 제2영역(A2))에 제3화소(PX3)가 배치될 수 있다. 제3화소(PX3)는 제3화소회로(PC3) 및 제3화소회로(PC3)에 연결된 제3표시요소(DPE3)를 포함할 수 있다.
중간영역(MCA)에 배치된 제1화소(PX1)들 중 일부는 제1표시요소(DPE1)가 제1입력선(ILa)에 중첩하고, 제1화소회로(PC1)가 다른 제1화소(PX1)의 제1표시요소(DPE1)에 중첩될 수 있다. 중간영역(MCA)에 배치된 제1화소(PX1)들 중 다른 일부는 제1표시요소(DPE1)가 자신의 제1화소회로(PC1)에 중첩할 수 있다.
연장영역(SPA), 제1인접영역(ACA1) 및 제2인접영역(ACA2)에 배치된 제2화소(PX2)들 중 일부는 제2표시요소(DPE2)가 구동회로(DC), 제2입력선(ILb) 및 제3입력선(ILc) 중 적어도 하나에 중첩하고, 제2화소회로(PC2)가 다른 제2화소(PX2)의 제2표시요소(DPE2)에 중첩될 수 있다. 연장영역(SPA), 제1인접영역(ACA1) 및 제2인접영역(ACA2)에 배치된 제2화소(PX2)들 중 다른 일부는 제2표시요소(DPE2)가 자신의 제2화소회로(PC2) 또는 다른 제2화소(PX2)의 제2화소회로(PC2)에 중첩할 수 있다.
제1표시영역(DA1)에 배치된 제3화소(PX3)들은 제3표시요소(DPE3)가 자신의 제3화소회로(PC3) 및/또는 다른 제3화소(PX3)의 제3화소회로(PC3)에 중첩할 수 있다.
제1주변영역(AA1)에 배치된 구동회로(DC)는 제1표시영역(DA1)에 배열된 제3화소(PX3)들의 제3화소회로(PC3)들에 전기적 신호를 공급할 수 있다. 코너영역(CNA)에 배치된 구동회로(DC)는 제1표시영역(DA1)에 배열된 제3화소(PX3)들의 제3화소회로(PC3)들 및/또는 코너영역(CNA)에 배치된 제1화소(PX1)들의 제1화소회로(PC1)들 및 제2화소(PX2)들의 제2화소회로(PC2)들에 전기적 신호를 공급할 수 있다.
구동회로(DC)는 복수의 서브구동회로(SDC)들을 포함할 수 있다. 연장영역(SPA), 제1인접영역(ACA1) 및 제2인접영역(ACA2)에 배치된 서브구동회로(SDC)들 각각은 제2입력선(ILb)들 및 제3입력선(ILc)들을 통해 제1입력선(ILa)들에 연결될 수 있다. 서브구동회로(SDC)들 각각은 적어도 하나의 출력선(OL)에 연결될 수 있다. 서브구동회로(SDC)들 각각은 제1입력선(ILa)들로부터 신호를 입력받고, 출력선(OL)으로 신호를 출력할 수 있다.
출력선(OL)은 서브구동회로(SDC)의 출력단으로부터 제1표시영역(DA1)으로 연장되어, 서브구동회로(SDC)의 출력단으로부터 제1표시영역(DA1)을 향하는 방향에 배치된 화소(PX)들에 연결될 수 있다. 출력선(OL)들 중 일부는 분기될 수 있다. 출력 분기선(OL')은 출력선(OL)의 연장 방향과 반대 방향으로 연장되어, 서브구동회로(SDC)의 출력단으로부터 제1표시영역(DA1)에서 멀어지는 방향에 배치된 화소(PX)들에 연결될 수 있다. 예를 들어, 도 9 및 도 10에 도시된 바와 같이, 출력선(OL)은 중간영역(MCA) 및 제1표시영역(DA1)에 배치된 화소(PX)들에 연결되고, 출력 분기선(OL')은 연장영역(SPA), 제1인접영역(ACA1) 및 제2인접영역(ACA2)에 배치된 화소(PX)들에 연결될 수 있다. 그리고, 도 11 및 도 12에 도시된 바와 같이, 출력선(OL)은 제2연장영역(SPA2), 제1-2인접영역(ACA12), 제2-2인접영역, 중간영역(MCA) 및 제1표시영역(DA1)에 배치된 화소(PX)들에 연결될 수 있다. 출력 분기선(OL')은 제1연장영역(SPA1), 제1-1인접영역(ACA11) 및 제2-1인접영역에 배치된 화소(PX)들에 연결될 수 있다.
출력선(OL)은 게이트선(GL) 또는 발광제어선(EL)일 수 있다. 구동회로(DC)는 화소(PX)의 화소회로(PC)와 이격되며 동일층에 구비될 수 있다. 서브구동회로(SDC)는 화소(PX)의 화소회로(PC)와 이격되며 동일층에 구비될 수 있다.
도 9 내지 도 12는 하나의 구동회로(DC)가 도시되어 있으나, 다른 실시예에서 복수의 구동회로(DC)들이 기판 상에 배치될 수 있다. 예를 들어, 도 13에 도시된 바와 같이, 제1구동회로(DC1) 및 제2구동회로(DC2)가 연장영역(SPA), 제1인접영역(ACA1) 및 제2인접영역(ACA2)에 서로 인접 배치될 수 있다. 제1구동회로(DC1)는 복수의 제1서브구동회로(SDC1)들을 포함하고, 제2구동회로(DC2)는 복수의 제2서브구동회로(SDC2)들을 포함할 수 있다. 제1서브구동회로(SDC1)는 제2입력선(ILb)들 및 제3입력선(ILc)들을 통해 제1입력선(ILa)으로부터 신호를 입력받고, 제1출력선(OL1)으로 신호를 출력할 수 있다. 제2서브구동회로(SDC2)는 제2입력선(ILb)들 및 제3입력선(ILc)들을 통해 제1입력선(ILa)으로부터 신호를 입력받고, 제2출력선(OL2)으로 신호를 출력할 수 있다. 일 실시예에서, 제1서브구동회로(SDC1)는 게이트구동회로이고, 제2서브구동회로(SDC2)는 발광구동회로이고, 제1출력선(OL1)은 게이트선(GL)이고, 제2출력선(OL2)은 발광제어선(EL)일 수 있다.
도 14는 도 9의 A-A'선 및 B-B'선을 따라 취한 단면도이다. 도 15는 도 9의 C-C′선을 따라 취한 단면도이다. 도 16은 도 9의 D-D′선을 따라 취한 단면도이다.
도 14 내지 도 16을 참조하면, 표시패널은 기판(100)을 포함할 수 있다. 버퍼층(111)은 기판(100) 상에 배치될 수 있다. 버퍼층(111)은 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy) 및 실리콘산화물(SiOx)과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
버퍼층(111) 상에 화소회로가 배치될 수 있다. 화소회로는 중간영역(MCA)에 배치된 제1화소회로(PC1), 연장영역(SPA), 제1인접영역(ACA1) 및 제2인접영역(ACA2)에 배치된 제2화소회로(PC2) 및 제1표시영역(DA1)에 배치된 제3화소회로(PC3)를 포함할 수 있다. 제1화소회로(PC1), 제2화소회로(PC2), 제3화소회로(PC3)는 각각 구동 박막트랜지스터(Td), 스위칭 박막트랜지스터(Ts) 및 커패시터(Cst)를 포함할 수 있다. 커패시터(Cst)는 구동 박막트랜지스터(Td)에 중첩할 수 있다. 일부 실시예에서, 커패시터(Cst)는 구동 박막트랜지스터(Td)와 중첩하지 않을 수 있다. 구동 박막트랜지스터(Td) 및 스위칭 박막트랜지스터(Ts)는 반도체층(ACT), 게이트전극(GE), 소스전극(SE), 및 드레인전극(DE)을 포함할 수 있다.
버퍼층(111) 상에 구동회로(DC)가 배치될 수 있다. 구동회로(DC)는 적어도 하나의 구동회로 박막트랜지스터(DC-TFT)를 포함할 수 있다. 구동회로 박막트랜지스터(DC-TFT)는 반도체층(ACT), 게이트전극(GE), 소스전극(SE), 및 드레인전극(DE)을 포함할 수 있다.
반도체층(ACT)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(ACT)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 반도체층(ACT)은 채널영역 및 채널영역의 양측에 각각 배치된 드레인영역 및 소스영역을 포함할 수 있다. 게이트전극(GE)은 채널영역과 중첩할 수 있다.
게이트전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(ACT)과 게이트전극(GE) 사이의 제1게이트절연층(112)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO)등과 같은 무기 절연물을 포함할 수 있다.
제2게이트절연층(113)은 게이트전극(GE)을 덮도록 구비될 수 있다. 제2게이트절연층(113)은 제1게이트절연층(112)과 유사하게 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO) 등과 같은 무기 절연물을 포함할 수 있다.
제2게이트절연층(113) 상부에는 커패시터(Cst)의 상부전극(CE2)이 배치될 수 있다. 상부전극(CE2)은 그 아래의 구동 박막트랜지스터(Td)의 게이트전극(GE)과 중첩할 수 있다. 구동 박막트랜지스터(Td)의 게이트전극(GE)은 커패시터(Cst)의 하부전극(CE1)으로 기능할 수 있다. 상부전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(114)은 상부전극(CE2)을 덮을 수 있다. 층간절연층(114)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO) 등을 포함할 수 있다. 층간절연층(114)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
도시되지 않았으나, 제1게이트절연층(112)과 제2게이트절연층(113) 사이 및/또는 제2게이트절연층(113)과 층간절연층(114) 사이에 게이트선(GL) 및 발광제어선(EL)이 배치될 수 있다.
드레인전극(DE) 및 소스전극(SE)은 각각 층간절연층(114) 상에 위치할 수 있다. 드레인전극(DE) 및 소스전극(SE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 드레인전극(DE) 및 소스전극(SE)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
층간절연층(114) 상에 제1입력선(ILa) 및 제2입력선(Ilb)이 배치될 수 있다. 제1입력선(ILa) 및 제2입력선(Ilb)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 다른 실시예에서, 제1입력선(ILa) 및 제2입력선(Ilb)은 제1게이트절연층(112)과 제2게이트절연층(113) 사이 및/또는 제2게이트절연층(113)과 층간절연층(114) 사이에 배치될 수 있다.
제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(114)을 무기절연층(IIL)이라 칭할 수 있다.
제1절연층(115)은 드레인전극(DE) 및 소스전극(SE)을 덮으며 배치될 수 있다. 제1절연층(115)은 유기물질을 포함할 수 있다. 예를 들어, 제1절연층(115)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
제1절연층(115) 상에 연결전극(CML) 및 연결선(CL)이 배치될 수 있다. 연결전극(CML) 및 연결선(CL)은 제1절연층(115)의 컨택홀을 통해 드레인전극(DE) 또는 소스전극(SE)과 연결될 수 있다. 연결전극(CML) 및 연결선(CL)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 연결전극(CML)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
제2절연층(116)은 연결전극(CML) 및 연결선(CL)을 덮으며 배치될 수 있다. 제2절연층(116)은 유기절연층을 포함할 수 있다. 제2절연층(116)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
제2절연층(116) 상에 연결전극(CML)이 배치될 수 있다. 연결전극(CML)은 제2절연층(116)의 컨택홀을 통해 하부의 연결전극(CML) 또는 연결선(CL)과 연결될 수 있다. 연결전극(CML)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 연결전극(CML)은 Ti/Al/Ti의 다층 구조를 가질 수 있다. 도시되지 않았으나, 제2절연층(116) 상에 데이터선, 구동전압선 등이 더 배치될 수 있다.
제2절연층(116) 상에 제3절연층(117)이 배치될 수 있다. 제3절연층(117)은 유기절연층을 포함할 수 있다. 제3절연층(117)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
제3절연층(117) 상에 표시요소가 배치될 수 있다. 표시요소는 중간영역(MCA)에 배치된 제1표시요소(DPE1), 연장영역(SPA), 제1인접영역(ACA1) 및 제2인접영역(ACA2)에 배치된 제2표시요소(DPE2) 및 제1표시영역(DA1)에 배치된 제3표시요소(DPE3)를 포함할 수 있다. 제1표시요소(DPE1), 제2표시요소(DPE2) 및 제3표시요소(DPE3)는 유기발광다이오드(OLED)일 수 있다. 제1표시요소(DPE1), 제2표시요소(DPE2) 및 제3표시요소(DPE3)는 화소전극(211), 중간층(212) 및 대향전극(213)을 포함할 수 있다.
화소전극(211)은 제3절연층(117) 상에 배치될 수 있다. 화소전극(211)은 연결전극(CM) 및/또는 연결선(CL)을 통해 구동 박막트랜지스터(Td)와 연결되거나, 연결전극(CM)에 연결된 다른 스위칭 박막트랜지스터(Ts)를 경유하여 구동 박막트랜지스터(Td)와 연결될 수도 있다.
중간영역(MCA)에 배치된 제1화소(PX1)의 제1표시요소(DPE1)는 제1화소회로(PC1)에 일부 중첩할 수도 있고, 중첩하지 않을 수 있다. 도 14에 도시된 제1표시요소(DPE1)는 제1입력선(ILa)에 중첩하고, 제1화소회로(PC1)에 중첩하지 않고, 연결전극(CM) 및/또는 연결선(CL)을 통해 제1화소회로(PC1)에 전기적으로 연결된 예이다. 제3표시요소(DPE3)는 제3화소회로(PC3)와 일부 중첩하고, 연결전극(CM)들을 통해 제3화소회로(PC3)에 전기적으로 연결될 수 있다.
제1연장영역(SPA1), 제1-1인접영역(ACA11) 및 제2-1인접영역에 배치된 제2표시요소(DPE2)는 제2화소회로(PC2)에 일부 중첩할 수도 있고, 중첩하지 않을 수 있다. 도 15에 도시된 제2표시요소(DPE2)는 구동회로(DC)에 중첩하고, 제2화소회로(PC2)가 제2연장영역(SPA2), 제1-2인접영역(ACA12) 또는 제2-2인접영역에 배치된 예이다. 도 16에 도시된 제2표시요소(DPE2)는 제2입력선(ILb)에 중첩하고, 제2화소회로(PC2)가 제2연장영역(SPA2), 제1-2인접영역(ACA12) 또는 제2-2인접영역에 배치된 예이다. 제2표시요소(DPE2)는 연결전극(CM) 및/또는 연결선(CL)을 통해 제2화소회로(PC2)에 전기적으로 연결될 수 있다. 연장영역(SPA)의 연결선(CL)은 제1연장영역(SPA1)으로부터 제2연장영역(SPA2)으로 연장될 수 있다. 제1인접영역(ACA1)의 연결선(CL)은 제1-1인접영역(ACA11)으로부터 제1-2인접영역(ACA12)으로 연장될 수 있다. 제2-1인접영역의 연결선(CL)은 제2-1인접영역으로부터 제2-2인접영역으로 연장될 수 있다.
제2연장영역(SPA2), 제1-2인접영역(ACA12) 및 제2-2인접영역에 배치된 제2표시요소(DPE2)는 제2화소회로(PC2)에 일부 중첩할 수도 있고, 중첩하지 않을 수 있다. 제2연장영역(SPA2), 제1-2인접영역(ACA12) 및 제2-2인접영역에 배치된 제2표시요소(DPE2)는 연결전극(CM) 및/또는 연결선(CL)을 통해 제2연장영역(SPA2), 제1-2인접영역(ACA12) 및 제2-2인접영역에 배치된 제2화소회로(PC2)와 전기적으로 연결될 수 있다.
화소전극(211)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(211)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(211)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소전극(211) 상에는 화소전극(211)의 일부를 노출하는 개구(118OP)를 갖는 화소정의층(118)이 배치될 수 있다. 화소정의층(118)은 유기절연물 및/또는 무기절연물을 포함할 수 있다. 개구(118OP)는 표시요소에서 방출되는 빛의 발광영역(EA)을 정의할 수 있다. 예컨대, 개구(118OP)의 폭이 발광영역(EA)의 폭에 해당할 수 있다.
화소정의층(118) 상에는 중간층(212)이 배치될 수 있다. 중간층(212)은 화소정의층(118)의 개구(118OP)에 배치된 발광층(212b)을 포함할 수 있다. 발광층(212b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.
발광층(212b)의 아래와 위에는 각각 제1기능층(212a) 및 제2기능층(212c)이 배치될 수 있다. 제1기능층(212a)은 예컨대, 홀 수송층(HTL: Hole Transport Layer)을 포함하거나, 홀 수송층 및 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2기능층(212c)은 발광층(212b) 위에 배치되는 구성요소로서, 선택적(optional)일 수 있다. 제2기능층(212c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1기능층(212a) 및/또는 제2기능층(212c)은 후술할 대향전극(213)과 마찬가지로 기판(100)을 전체적으로 커버하도록 형성되는 공통층일 수 있다.
대향전극(213)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(213)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(213)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
일부 실시예에서, 대향전극(213) 상에는 캡핑층(미도시)이 더 배치될 수 있다. 캡핑층은 LiF, 무기물, 또는/및 유기물을 포함할 수 있다.
박막봉지층(TFE)은 대향전극(213) 상에 배치될 수 있다. 일 실시예에 있어서, 박막봉지층(TFE)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 예를 들어, 박막봉지층(TFE)은 순차적으로 적층된 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330)을 포함할 수 있다.
도 17 내지 도 19는 코너영역에서 입력선을 개략적으로 나타낸 도면들이다.
도 17을 참조하면, 제1입력선(ILa)과 제2입력선(ILb)은 일 방향으로 연장될 수 있다. 제3입력선(ILc)은 제1입력선(ILa) 및 제2입력선(ILb)과 다른 방향으로 연장될 수 있다. 제3입력선(ILc)은 제1입력선(ILa)과 제2입력선(ILb)을 연결할 수 있다. 제1입력선(ILa)과 제2입력선(ILb) 사이에 구동회로(DC)가 배치될 수 있다. 구동회로(DC)는 복수의 서브구동회로(SDC)들을 포함할 수 있다. 제1서브구동회로(SDC1)은 제1출력선들(OL11, OL12)에 연결되고, 제2서브구동회로(SDC2)는 제2출력선(OL2)에 연결될 수 있다. 일 실시예에서, 제1출력선들(OL11, OL12)은 게이트선들이고, 제2출력선(OL2)은 발광제어선일 수 있다.
제1입력선(ILa)과 제2입력선(ILb)은 동일층에 배치되고, 제3입력선(ILc)은 제1입력선(ILa) 및 제2입력선(ILb)과 다른 층에 배치될 수 있다. 일부 제3입력선(ILc)은 제1서브구동회로(SDC1) 및 제2서브구동회로(SDC2)에 중첩할 수 있다. 일부 제3입력선(ILc)은 제1서브구동회로(SDC1)에 중첩할 수 있다.
일 실시예에서, 도 18에 도시된 바와 같이, 제1입력선(ILa)과 제2입력선(ILb)은 층간절연층(114) 상에 배치되고, 제3입력선(ILc)은 제2절연층(116) 상에 배치될 수 있다. 제3입력선(ILc)은 제2절연층(116)과 제1절연층(115)의 컨택홀(CNT)을 통해 제1입력선(ILa)과 제2입력선(ILb)에 컨택함으로써 전기적으로 연결될 수 있다. 다른 실시예에서, 도 19에 도시된 바와 같이, 제1입력선(ILa)과 제2입력선(ILb)은 제1절연층(115) 상에 배치되고, 제3입력선(ILc)은 제2절연층(116) 상에 배치될 수 있다. 제3입력선(ILc)은 제2절연층(116)의 컨택홀(CNT)을 통해 제1입력선(ILa)과 제2입력선(ILb)에 컨택함으로써 전기적으로 연결될 수 있다.
도 20 및 도 21은 표시패널의 일부를 개략적으로 나타낸 도면들이다. 도 22 및 도 23은 도 20 및 도 21의 구동회로영역(DCA)의 화소들을 개략적으로 나타낸 도면들이다.
도 20에 도시된 바와 같이, 중간영역(MCA)에서 제1화소(PX1)들의 화소 배열 구조는 제1표시영역(DA1)에서 제3화소(PX3)들의 화소 배열 구조와 동일하고, 연장영역(SPA)에서 제2화소(PX2)들의 화소 배열 구조는 제1표시영역(DA1)에서 제3화소(PX3)들의 화소 배열 구조와 상이할 수 있다. 도 21에 도시된 바와 같이, 중간영역(MCA)에서 제1화소(PX1)들의 화소 배열 구조와 제2연장영역(SPA2)에서 제2화소(PX2)들의 화소 배열 구조는 제1표시영역(DA1)에서 제3화소(PX3)들의 화소 배열 구조와 동일하고, 제1연장영역(SPA1)에서 제2화소(PX2)들의 화소 배열 구조는 제1표시영역(DA1)에서 제3화소(PX3)들의 화소 배열 구조와 상이할 수 있다.
중간영역(MCA)은 제1입력선(ILa)이 배치되는 배선영역(DWA)을 포함하고, 제1연장영역(SPA1)은 구동회로(DC)와 제2입력선(ILb)이 배치되는 구동회로영역(DCA)을 포함할 수 있다. 일 실시예에서, 도 20에 도시된 바와 같이, 구동회로영역(DCA)은 중간영역(MCA)과 제2연장영역(SPA2) 사이에 배치될 수 있다. 이 경우, 제3입력선(ILc)은 배선영역(DWA)과 구동회로영역(DCA)을 지나며 배치될 수 있다. 다른 실시예에서, 도 21에 도시된 바와 같이 제2연장영역(SPA2)이 구동회로영역(DCA)과 중간영역(MCA) 사이에 배치될 수 있다. 이 경우, 제3입력선(ILc)은 배선영역(DWA), 제2연장영역(SPA2) 및 구동회로영역(DCA)을 지나며 배치될 수 있다.
일 실시예에서, 배선영역(DWA)과 구동회로영역(DCA)에 배치된 화소(PX)들은 화소회로를 공유할 수 있다. 동일한 색으로 발광하는 색화소들의 표시요소들이 하나의 화소회로에 의해 공통으로 구동될 수 있다. 하나의 화소회로에 의해 공통으로 구동되는 복수의 표시요소들은 서로 전기적으로 연결될 수 있다. 화소회로는 표시요소들 주변에 배치될 수 있다. 화소회로는 표시요소들 중 하나와 일부 중첩될 수 있다. 예를 들어, 도 22에 도시된 바와 같이, 제1적색 표시요소(DPEr1)와 제2적색 표시요소(DPEr2)가 도전층(PCL)에 의해 하나의 화소회로(PC)에 전기적으로 연결될 수 있다. 제1적색 표시요소(DPEr1)와 제2적색 표시요소(DPEr2)는 하나의 화소회로(PC)에 의해 동시에 발광할 수 있다.
도 23에 도시된 바와 같이, 도전층(PCL)은 제1적색 표시요소(DPEr1)의 화소전극(211)과 제2적색 표시요소(DPEr2)의 화소전극(211)을 전기적으로 연결할 수 있다. 일 실시예에서, 도전층(PCL)은 제1절연층(115) 상에 배치되고, 제2절연층(116) 상의 연결전극(CML)을 통해 제3절연층(117) 상의 화소전극(211)들과 전기적으로 연결되고, 하부의 화소회로(PC)와 전기적으로 연결될 수 있다. 다른 실시예에서, 도전층(PCL)은 제2절연층(116) 상에 배치되고, 제3절연층(117) 상의 화소전극(211)들과 전기적으로 연결되고, 제1절연층(115) 상의 연결전극(CML)을 통해 화소회로(PC)와 전기적으로 연결될 수 있다.
도전층(PCL), 제1적색 표시요소(DPEr1) 및 제2적색 표시요소(DPEr2)는 구동회로영역(DCA)에서 구동회로(DC) 및/또는 제2입력선(ILb)과 중첩할 수 있다. 도전층(PCL), 제1적색 표시요소(DPEr1) 및 제2적색 표시요소(DPEr2)는 배선영역(DWA)에서 제1입력선(ILa)과 중첩할 수 있다. 도 23은 도전층(PCL), 제1적색 표시요소(DPEr1) 및 제2적색 표시요소(DPEr2)가 구동회로(DC) 및 제2입력선(ILb)에 중첩하는 예이다.
본 발명의 실시예에 따라 코너영역에서 구동회로를 절개부(예를 들어, 제2코너영역의 연장영역 및 인접영역)에 배치함에 따라 제1코너영역(예를 들어, 중간영역)의 화소 배열 및 해상도를 메인 표시영역의 화소 배열 및 해상도와 동일하게 구현함으로써 메인 표시영역과 코너영역의 경계에서 발생하는 시인성을 개선할 수 있다. 구동회로는 절개부의 초입부 또는 말단부에 위치할 수 있다. 코너영역에서 구동회로의 위치가 메인 표시영역으로부터 멀어질수록, 코너영역에서 메인 표시영역의 화소 배열 및 해상도와 동일한 영역이 확대될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시장치
10: 표시패널
20: 커버 윈도우
DA: 표시영역
CNA: 코너영역
PX: 화소
DPE: 표시요소
PC: 화소회로
DC: 구동회로
IL: 입력선

Claims (20)

  1. 메인표시영역, 및 상기 메인표시영역의 코너로부터 연장된 코너영역을 포함하고, 상기 코너영역이 상기 메인표시영역에 인접한 제1코너영역 및 상기 제1코너영역 외측의 제2코너영역을 포함하는 기판;
    상기 제1코너영역에 배치된 제1입력선;
    상기 제2코너영역에 배치된 제2입력선;
    상기 제1입력선과 상기 제2입력선을 연결하는 제3입력선;
    상기 제1코너영역에 배치된, 제1화소회로 및 상기 제1화소화로에 연결된 제1표시요소;
    상기 제2코너영역에 배치된, 제2화소회로 및 상기 제2화소화로에 연결된 제2표시요소; 및
    상기 제2코너영역에 배치되고, 상기 제2입력선에 연결되고, 상기 제1화소회로 및 상기 제2화소회로에 전기적 신호를 공급하는 구동회로;를 포함하는 표시패널.
  2. 제1항에 있어서,
    상기 제2코너영역은 복수의 이격된 연장영역들을 포함하고,
    상기 연장영역들 각각은 상기 구동회로가 배치되는 제1연장영역 및 상기 제1연장영역 외의 제2연장영역을 포함하는, 표시패널.
  3. 제2항에 있어서,
    상기 제1연장영역은 상기 제1코너영역과 상기 제2연장영역 사이인, 표시패널.
  4. 제3항에 있어서,
    상기 제1연장영역의 해상도는 상기 제1코너영역의 해상도보다 낮고, 상기 제2연장영역의 해상도와 동일한, 표시패널.
  5. 제4항에 있어서,
    상기 메인표시영역의 해상도는 상기 제1코너영역의 해상도와 동일한, 표시패널.
  6. 제3항에 있어서,
    상기 제1코너영역의 표시요소 배열은, 상기 메인표시영역의 표시요소 배열과 동일하고, 상기 연장영역의 표시요소 배열과 동일 또는 상이한, 표시패널.
  7. 제2항에 있어서,
    상기 제2연장영역은 상기 제1코너영역과 상기 제1연장영역의 사이인, 표시패널.
  8. 제7항에 있어서,
    상기 제1연장영역의 해상도는 상기 제1코너영역의 해상도보다 낮고, 상기 제2연장영역의 해상도는 상기 제1코너영역의 해상도와 동일한, 표시패널.
  9. 제8항에 있어서,
    상기 메인표시영역의 해상도는 상기 제1코너영역의 해상도와 동일한, 표시패널.
  10. 제7항에 있어서,
    상기 제1코너영역의 표시요소 배열은, 상기 메인표시영역의 표시요소 배열과 동일하고, 상기 제2연장영역의 표시요소 배열과 동일하고, 상기 제1연장영역의 표시요소 배열과 동일 또는 상이한, 표시패널.
  11. 제2항에 있어서,
    상기 연장영역에 복수의 제2표시요소들이 배치되고,
    상기 제1연장영역에 배치된 복수의 제2표시요소들 중 일부의 화소전극들이 전기적으로 연결된, 표시패널.
  12. 제1항에 있어서,
    상기 제1입력선은, 상기 제2입력선과 동일층에 배치되고, 상기 제3입력선과 다른 층에 배치된, 표시패널.
  13. 제1항에 있어서,
    상기 제1표시요소는 상기 제1입력선에 중첩하는, 표시패널.
  14. 제1항에 있어서,
    상기 제2표시요소는 상기 구동회로에 중첩하는, 표시패널.
  15. 제1항에 있어서,
    상기 제2표시요소는 상기 제2입력선에 중첩하는, 표시패널.
  16. 제1항에 있어서,
    상기 제1코너영역에 복수의 제1표시요소들이 배치되고,
    상기 제1코너영역에 배치된 복수의 제1표시요소들 중 일부의 화소전극들이 전기적으로 연결된, 표시패널.
  17. 제1표시영역 및 제2표시영역을 포함하는 표시패널에 있어서,
    상기 제1표시영역은 중심영역, 상기 중심영역의 제1방향으로 인접한 제1영역 및 상기 중심영역의 상기 제1방향과 교차하는 제2방향으로 인접한 제2영역을 포함하고,
    상기 제2표시영역은 상기 제1영역과 상기 제2영역 사이의 코너영역을 포함하고, 상기 코너영역은, 상기 제1표시영역에 인접한 제1코너영역 및 상기 제1코너영역 외측의 제2코너영역을 포함하고,
    상기 제1영역 외측의 주변영역과 상기 제1코너영역에 배치된 제1입력선;
    상기 제2코너영역에 배치된 제2입력선;
    상기 제1입력선과 상기 제2입력선을 연결하는 제3입력선;
    상기 주변영역에 배치되고, 상기 제1입력선에 연결되고, 상기 제1표시영역의 화소회로에 전기적 신호를 공급하는 제1구동회로; 및
    상기 제2코너영역에 배치되고, 상기 제2입력선에 연결되고, 상기 제1표시영역의 화소회로, 상기 제1코너영역에 배치된 화소회로 및 상기 제2코너영역에 배치된 화소회로에 전기적 신호를 공급하는 제2구동회로;를 포함하는 표시패널.
  18. 제17항에 있어서,
    상기 제2코너영역은 복수의 이격된 연장영역들을 포함하고,
    상기 연장영역들 각각은 상기 제2구동회로가 배치되는 제1연장영역 및 상기 제1연장영역 외의 제2연장영역을 포함하는, 표시패널.
  19. 제18항에 있어서,
    상기 제1연장영역은 상기 제1코너영역과 상기 제2연장영역 사이인, 표시패널.
  20. 제18항에 있어서,
    상기 제2연장영역은 상기 제1코너영역과 상기 제1연장영역의 사이인, 표시패널.

KR1020220092642A 2022-07-26 2022-07-26 표시패널 KR20240015218A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220092642A KR20240015218A (ko) 2022-07-26 2022-07-26 표시패널
CN202310655894.7A CN117460323A (zh) 2022-07-26 2023-06-05 显示面板
US18/226,005 US20240040868A1 (en) 2022-07-26 2023-07-25 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220092642A KR20240015218A (ko) 2022-07-26 2022-07-26 표시패널

Publications (1)

Publication Number Publication Date
KR20240015218A true KR20240015218A (ko) 2024-02-05

Family

ID=89582384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220092642A KR20240015218A (ko) 2022-07-26 2022-07-26 표시패널

Country Status (3)

Country Link
US (1) US20240040868A1 (ko)
KR (1) KR20240015218A (ko)
CN (1) CN117460323A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220138498A (ko) * 2021-04-02 2022-10-13 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치

Also Published As

Publication number Publication date
CN117460323A (zh) 2024-01-26
US20240040868A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
KR102528500B1 (ko) 표시 장치
KR20190114066A (ko) 표시 장치 및 이의 제조 방법
US10068929B2 (en) Display device
US10825394B2 (en) Display device
US10964272B2 (en) Display module
CN115793896A (zh) 具有触摸屏的显示设备
KR20210114593A (ko) 표시 장치 및 그 구동 방법
US20210074801A1 (en) Display apparatus
US11688350B2 (en) Display apparatus
US20230133807A1 (en) Display device
US20220208932A1 (en) Display apparatus
US20240040868A1 (en) Display panel
US11825715B2 (en) Display device
US20220310736A1 (en) Display apparatus
US20230040529A1 (en) Display device
US11727884B2 (en) Display device
KR20230064008A (ko) 표시패널 및 표시장치
KR20240015817A (ko) 표시패널
CN114746929A (zh) 显示装置
US20230386405A1 (en) Display apparatus
US11925080B2 (en) Display device
KR20240049739A (ko) 표시 장치
KR20230161593A (ko) 표시 패널 및 이를 구비한 전자 기기
CN115132763A (zh) Tft基板、显示模组及电子设备
CN117337071A (zh) 显示装置