CN117460323A - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN117460323A
CN117460323A CN202310655894.7A CN202310655894A CN117460323A CN 117460323 A CN117460323 A CN 117460323A CN 202310655894 A CN202310655894 A CN 202310655894A CN 117460323 A CN117460323 A CN 117460323A
Authority
CN
China
Prior art keywords
region
display
area
corner
input line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310655894.7A
Other languages
English (en)
Inventor
赵承奂
金相佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117460323A publication Critical patent/CN117460323A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了显示面板。该显示面板包括：第一输入线，布置在第一拐角区域中；第二输入线，布置在第二拐角区域中；第三输入线，将第一输入线连接到第二输入线；以及驱动电路，布置在第二拐角区域中，连接到第二输入线并且被配置为将电信号供应到布置在第一拐角区域中的第一像素电路和布置在第二拐角区域中的第二像素电路。

Description

显示面板
相关申请的交叉引用
本申请要求于2022年7月26日递交的韩国专利申请第10-2022-0092642号的优先权以及从其获得的所有权益，其内容通过引用整体并入本文。
技术领域
一个或多个实施例涉及显示面板和显示装置。一个或多个实施例涉及具有弯折的边缘的显示面板和显示装置。
背景技术
随着驱动显示装置的部件已经被小型化，显示装置在电子装置中的比例已经逐渐增大，并且可以被弯折以相对于平坦状态形成预设角度的结构也在开发中。
发明内容
一个或多个实施例包括具有提高的拐角区域的可视性的显示面板和显示装置。
另外的方面将部分地在下面的描述中阐述，并且将部分地根据描述显而易见，或者可以通过实践本公开的所呈现的实施例而获知。
根据一个或多个实施例，显示面板包括：基板，包括主显示区域和从主显示区域的拐角开始延伸的拐角区域，其中，拐角区域包括第一拐角区域和第二拐角区域，第一拐角区域与主显示区域相邻，并且第二拐角区域在第一拐角区域外侧；第一输入线，布置在第一拐角区域中；第二输入线，布置在第二拐角区域中；第三输入线，将第一输入线连接到第二输入线；第一像素电路和连接到第一像素电路的第一显示元件，各自布置在第一拐角区域中；第二像素电路和连接到第二像素电路的第二显示元件，各自布置在第二拐角区域中；以及驱动电路，布置在第二拐角区域中，连接到第二输入线并且被配置为将电信号供应到第一像素电路和第二像素电路。
第二拐角区域可以包括彼此分开的多个延伸区域，多个延伸区域中的每一个可以被划分为第一延伸区域和第二延伸区域，并且驱动电路可以布置在第一延伸区域中。
第一延伸区域可以在第一拐角区域与第二延伸区域之间。
第一延伸区域的分辨率可以小于第一拐角区域的分辨率，并且可以等于第二延伸区域的分辨率。
主显示区域的分辨率可以等于第一拐角区域的分辨率。
第一拐角区域中的第一显示元件的布置可以与主显示区域中的显示元件的布置相同，并且可以与延伸区域中的第二显示元件的布置相同或不同。
第二延伸区域可以在第一拐角区域与第一延伸区域之间。
第一延伸区域的分辨率可以小于第一拐角区域的分辨率，并且第二延伸区域的分辨率可以等于第一拐角区域的分辨率。
主显示区域的分辨率可以等于第一拐角区域的分辨率。
第一拐角区域中的第一显示元件的布置可以与主显示区域中的显示元件的布置相同，可以与第二延伸区域中的第二显示元件的布置相同，并且可以与第一延伸区域中的第二显示元件的布置相同或不同。。
第二显示元件可以被提供为多个以包括多个第二显示元件，多个第二显示元件可以布置在延伸区域中，并且多个第二显示元件中的布置在第一延伸区域中的一些第二显示元件的像素电极可以彼此电连接。
第一输入线可以与第二输入线设置在同一层中，并且可以与第三输入线设置在不同的层中。
第一显示元件可以与第一输入线重叠。
第二显示元件可以与驱动电路重叠。
第二显示元件可以与第二输入线重叠。
第一显示元件可以被提供为多个以包括多个第一显示元件，多个第一显示元件可以布置在第一拐角区域中，并且布置在第一拐角区域中的多个第一显示元件中的一些第一显示元件的像素电极可以彼此电连接。
根据一个或多个实施例，显示面板包括第一显示区域和第二显示区域，其中，第一显示区域包括中心区域、第一区域和第二区域，第一区域在第一方向上与中心区域相邻，第二区域在与第一方向交叉的第二方向上与中心区域相邻，第二显示区域包括第一区域与第二区域之间的拐角区域，拐角区域包括第一拐角区域和第二拐角区域，第一拐角区域与第一显示区域相邻，并且第二拐角区域在第一拐角区域外侧。显示面板包括：第一输入线，布置在外围区域和第一拐角区域中，其中，外围区域在第一区域外侧；第二输入线，布置在第二拐角区域中；第三输入线，将第一输入线连接到第二输入线；第一驱动电路，布置在外围区域中，连接到第一输入线并且被配置为将电信号供应到第一显示区域中的像素电路；以及第二驱动电路，布置在第二拐角区域中，连接到第二输入线并且被配置为将电信号供应到第一拐角区域中的像素电路和第二拐角区域中的像素电路。
第二拐角区域可以包括彼此分开的多个延伸区域，多个延伸区域中的每一个可以被划分为第一延伸区域和第二延伸区域，并且第二驱动电路可以布置在第一延伸区域中。
第一延伸区域可以在第一拐角区域与第二延伸区域之间。
第二延伸区域可以在第一拐角区域与第一延伸区域之间。
附图说明
根据以下结合附图的描述，本公开的某些实施例的上述和其它方面、特征和优点将更加显而易见，在附图中：
图1是根据实施例的显示装置的示意性透视图；
图2A是沿着线I-I’截取的图1的显示装置的截面图；
图2B是沿着线II-II’截取的图1的显示装置的截面图；
图2C是沿着线III-III’截取的图1的显示装置的截面图；
图3是根据实施例的显示面板的示意性平面图；
图4A和图5A是根据实施例的像素的电路图；
图4B和图5B是根据实施例的显示面板的示意性配置图；
图6和图7是根据实施例的图3的区E的放大示意图；
图8A和图8B是根据实施例的驱动电路的示意性电路图；
图9是图6的区F的放大示意图；
图10是图6的区G的放大示意图；
图11是图7的区F的放大示意图；
图12是图7的区G的放大示意图；
图13是根据实施例的驱动电路和输入线的示意图；
图14是沿着图9的线A-A’和线B-B’截取的区F的截面图；
图15是沿着图9的线C-C’截取的区F的截面图；
图16是沿着图9的线D-D’截取的区F的截面图；
图17至图19是拐角区域中的输入线的示意图；
图20和图21是显示面板的一部分的示意图；并且
图22和图23是图20和图21的驱动电路区域中的像素的示意图。
具体实施方式
现在将详细地参考实施例，实施例的示例在附图中示出，在附图中相同的附图标记始终指代相同的元件。在这点上，当前实施例可以具有不同的形式，并且不应被解释为限于在本文中阐述的描述。相应地，下面通过参考附图仅描述实施例以解释当前描述的方面。如在本文中使用的，术语“和/或”包括相关列出项中的一个或多个的任何和所有组合。在整个公开中，表达“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c全部或者它们的变型。
由于本公开允许各种改变和众多实施例，因此某些实施例将在附图中示出并且在书面说明中进行描述。本公开的效果和特征以及实现它们的方法将参考以下参考附图详细地描述的实施例进行阐明。然而，本公开不限于以下实施例，并且可以以各种形式被体现。
在下文中，将参考附图描述实施例，在附图中相同的附图标记始终指代相同的元件并且它们的重复描述被省略。
尽管诸如“第一”和“第二”的术语可以用于描述各种元件，但是这些元件不一定受限于以上术语。以上术语用于将一个元件与另一元件区分开。
如在本文中使用的，单数形式“一”和“该(所述)”旨在也包括复数形式，除非上下文另外明确指示。
将理解，如在本文中使用的，术语“包括”、“包含”、“含有”和/或“具有”指明所述的特征或元件的存在，但是不排除一个或多个其它特征或元件的增加。
将进一步理解，当层、区或元件被称为“在”另一层、区或元件“上”时，该层、区或元件可以直接或间接在该另一层、区或元件上。也就是说，例如，可以存在居间层、区或元件。
为了便于解释，附图中元件的尺寸可以被夸大或缩小。作为示例，为了便于描述，附图中示出的每一个元件的尺寸(例如，厚度)被任意地表示，并且因此，本公开不一定受限于此。
在可以不同地实现某个实施例的情况下，特定的工艺顺序可以以与描述的顺序不同的顺序被执行。作为示例，连续描述的两个工艺可以基本上同时被执行或者以相反的顺序被执行。
将理解，当层、区或元件被称为“连接”到另一层、区或元件时，该层、区或元件可以“直接连接”到该另一层、区或元件，或者该层、区或元件可以“间接连接”到该另一层、区或元件，其中其它层、区或元件介于该层、区或元件与该另一层、区或元件之间。例如，将理解，当层、区或元件被称为“电连接”到另一层、区或元件时，该层、区或元件可以“直接电连接”到该另一层、区或元件，或者该层、区或元件可以“间接电连接”到该另一层、区或元件，其中其它层、区或元件介于该层、区或元件与该另一层、区或元件之间。
在本说明书中，“A和/或B”是指A或B或者A和B。在本说明书中，“A和B中的至少一个”是指A或B或者A和B。
如在本文中使用的，“在平面图中”意味着从上方观察目标部分(即，z方向上的视图)，并且“在截面图中”意味着从侧面观察目标部分的被垂直地截取的截面。如在本文中使用的，当提到第一元件“与”第二元件“重叠”时，第一元件布置在第二元件上方或下方。
根据实施例的显示装置可以用作包括电视、笔记本计算机、监视器、广告牌和物联网(“IoT”)设备的各种产品以及包括移动电话、智能电话、平板个人计算机(“PC”)、移动通信终端、电子记事本、电子书、便携式多媒体播放器(“PMP”)、导航仪和超移动个人计算机(“UMPC”)的便携式电子装置的显示屏。另外，根据实施例的显示装置可以用于包括智能手表、手表电话、眼镜式显示器和头戴式显示器(“HMD”)的可穿戴设备中。另外，在实施例中，根据实施例的显示装置可以用作汽车的仪表盘、汽车的中央仪表板、设置在仪表板上的中央信息显示器(“CID”)、代替汽车的后视镜的室内镜显示器以及设置在前座的背面作为汽车的后座的娱乐设施的显示器。
图1是根据实施例的显示装置1的示意性透视图。图2A是沿着线I-I’截取的图1的显示装置1的截面图。图2B是沿着线II-II’截取的图1的显示装置1的截面图。图2C是沿着线III-III’截取的图1的显示装置1的截面图。图3是根据实施例的显示面板10的示意性平面图。图1是被弯折的显示装置1的透视图，并且图3是未弯折的显示面板10的平面图。
参考图1至图3，显示装置1可以具有在第一方向上的边缘和在第二方向上的边缘。这里，第一方向和第二方向可以是彼此交叉的方向。作为示例，第一方向可以相对于第二方向形成锐角。作为另一示例，第一方向可以相对于第二方向形成钝角或者与第二方向垂直。在下文中，主要详细地描述第一方向与第二方向垂直的情况。作为示例，第一方向可以是x方向或-x方向，并且第二方向可以是y方向或-y方向。与第一方向和第二方向垂直的第三方向可以是z方向或-z方向。
显示装置1可以包括显示面板10和覆盖窗20。
显示面板10可以包括显示区域DA和外围区域PA。显示区域DA可以包括第一显示区域DA1和第二显示区域DA2。显示区域DA和外围区域PA可以被限定在显示面板10的基板100中。也就是说，基板100可以包括显示区域DA和外围区域PA。第一显示区域DA1可以是显示装置1的主显示区域，并且第二显示区域DA2可以是从第一显示区域DA1的拐角开始延伸的拐角区域CNA。
第一显示区域DA1可以包括中心区域CA、第一区域A1和第二区域A2，其中，中心区域CA具有平坦的平面形状，并且第一区域A1和第二区域A2是与中心区域CA相邻的侧面显示区域。
第一区域A1可以在第一方向上与中心区域CA相邻。第一区域A1可以从中心区域CA的在第二方向上延伸的边缘开始在第一方向上延伸并且弯折。第一区域A1可以是在第一方向上的截面(例如，xz截面)中的从第一区域A1与中心区域CA之间的边界被弯折的区。在图2A中示出了，从中心区域CA开始在x方向上延伸并且弯折的第一区域A1具有与从中心区域CA开始在-x方向上延伸并且弯折的第一区域A1的曲率相同的曲率。在另一实施例中，从中心区域CA开始在x方向上延伸并且弯折的第一区域A1可以具有与从中心区域CA开始在-x方向上延伸并且弯折的第一区域A1的曲率不同的曲率。
第二区域A2可以在第二方向上与中心区域CA相邻。第二区域A2可以从中心区域CA的在第一方向上延伸的边缘开始在第二方向上延伸并且弯折。第二区域A2可以是在第二方向上的截面(例如，yz截面)中的从第二区域A2与中心区域CA之间的边界被弯折的区。在图2B中示出了，从中心区域CA开始在y方向上延伸并且弯折的第二区域A2具有与从中心区域CA开始在-y方向上延伸并且弯折的第二区域A2的曲率相同的曲率。在另一实施例中，从中心区域CA开始在y方向上延伸并且弯折的第二区域A2可以具有与从中心区域CA开始在-y方向上延伸并且弯折的第二区域A2的曲率不同的曲率。
拐角区域CNA可以是布置在显示装置1的拐角CN中的区。在实施例中，拐角区域CNA可以是其中显示装置1的在第一方向上的边缘与显示装置1的在第二方向上的边缘相交的区。拐角区域CNA可以是第一区域A1与第二区域A2之间的区。在实施例中，拐角CN可以具有预设曲率。在第一区域A1在第一方向上延伸并弯折并且第二区域A2在第二方向上延伸并弯折的情况下，拐角区域CNA的至少一部分可以在第一方向上延伸并弯折，并且在第二方向上延伸并弯折。拐角区域CNA的至少一部分可以是其中在平面图中多个方向上的多个弯曲部分彼此重叠的区。拐角区域CNA可以被提供为多个。图1至图3示出了四个拐角区域CNA。
拐角区域CNA可以包括第一拐角区域和在第一拐角区域外侧的第二拐角区域，其中，第一拐角区域与第一显示区域DA1相邻。第一拐角区域可以包括中间区域MCA。第二拐角区域可以包括中心拐角区域CCA、第一相邻区域ACA1和第二相邻区域ACA2。
中心拐角区域CCA可以在第一方向和第二方向上延伸并且弯折。中心拐角区域CCA可以在第一方向上的截面(例如，xz截面)和第二方向上的截面(例如，yz截面)中被弯折。中心拐角区域CCA可以是其中在平面图中多个方向上的弯曲部分彼此重叠的区。中心拐角区域CCA可以布置在第一相邻区域ACA1与第二相邻区域ACA2之间。
第一相邻区域ACA1可以与中心拐角区域CCA相邻。在实施例中，第一相邻区域ACA1可以布置在中心拐角区域CCA与第一区域A1之间。也就是说，第一区域A1的至少一部分可以在第一方向上布置在中心区域CA与第一相邻区域ACA1之间。第一相邻区域ACA1可以被限定为在第一方向上的截面(例如，xz截面)中弯折并且在第二方向上的截面(例如，yz截面)中基本上不弯折的拐角区域CNA。
第二相邻区域ACA2可以与中心拐角区域CCA相邻。在实施例中，第二相邻区域ACA2可以布置在中心拐角区域CCA与第二区域A2之间。也就是说，第二区域A2的至少一部分可以在第二方向上布置在中心区域CA与第二相邻区域ACA2之间。第二相邻区域ACA2可以被限定为在第二方向上的截面(例如，yz截面)中弯折并且在第一方向上的截面(例如，xz截面)中基本上不弯折的拐角区域CNA。
中间区域MCA可以与第一显示区域DA1相邻。中间区域MCA可以布置在中心区域CA与中心拐角区域CCA之间。在实施例中，中间区域MCA可以在第一区域A1与第一相邻区域ACA1之间延伸。在实施例中，中间区域MCA可以在第二区域A2与第二相邻区域ACA2之间延伸。在实施例中，中间区域MCA可以被弯折。
多个像素PX可以布置在中心区域CA、第一区域A1、第二区域A2和拐角区域CNA中的至少一个中。多个像素PX中的每一个可以连接到栅线GL和数据线DL，并且可以包括显示元件。在实施例中，显示元件可以是包括有机发射层的有机发光二极管。可替代地，显示元件可以是包括无机发射层的发光二极管。发光二极管的尺寸可以是微米级或纳米级。作为示例，发光二极管可以是微型发光二极管。可替代地，发光二极管可以是纳米棒发光二极管。纳米棒发光二极管可以包括氮化镓(GaN)。在实施例中，颜色转换层可以设置在纳米棒发光二极管上。颜色转换层可以包括量子点。可替代地，显示元件可以是包括量子点发射层的量子点发光二极管。
像素PX中的每一个可以被配置为通过使用显示元件来发射预设颜色的光。在本说明书中，像素PX是实现图像的最小单位，并且可以表示发射区域。相应地，在本说明书中，像素PX的布置可以表示显示元件的布置或发射区域的布置。在采用有机发光二极管作为显示元件的情况下，发射区域可以由像素限定层的开口限定。这在下面被描述。
外围区域PA可以布置在第一显示区域DA1外侧。像素PX可以不布置在外围区域PA中。相应地，外围区域PA可以是不显示图像的非显示区域。外围区域PA可以包括第一外围区域AA1、第二外围区域AA2、第三外围区域AA3、弯折区域BA和焊盘区域PADA。
第一外围区域AA1可以布置在第一区域A1外侧。第一区域A1可以布置在第一外围区域AA1与中心区域CA之间。中心区域CA可以布置在彼此面对的一对第一外围区域AA1之间。在实施例中，第一外围区域AA1可以从第一区域A1开始在第一方向上延伸。
第二外围区域AA2可以布置在上侧的第二区域A2外侧，并且上侧的第二区域A2可以布置在第二外围区域AA2与中心区域CA之间。第三外围区域AA3可以布置在下侧的第二区域A2外侧，并且下侧的第二区域A2可以布置在第三外围区域AA3与中心区域CA之间。第二外围区域AA2和第三外围区域AA3可以各自从第二区域A2开始在第二方向上延伸。中心区域CA可以布置在第二外围区域AA2与第三外围区域AA3之间。
驱动电路DC和输入线可以布置在外围区域PA和拐角区域CNA中，其中，驱动电路DC被配置为将电信号提供到像素PX，并且输入线被配置为将电信号提供到驱动电路DC。在实施例中，驱动电路DC可以是被配置为将栅信号提供到像素PX的栅驱动电路。输入线可以包括至少一条时钟线和至少一条电压线，其中，该至少一条时钟线被配置为供应至少一个时钟信号，并且该至少一条电压线被配置为供应至少一个电压信号。在实施例中，驱动电路DC可以是被配置为通过数据线DL将数据信号提供到像素PX的数据驱动电路。可以进一步在外围区域PA和拐角区域CNA中布置电源线，其中，电源线被配置为提供电源。在实施例中，驱动电路DC和/或输入线可以布置在第一外围区域AA1、中心拐角区域CCA、第一相邻区域ACA1和第二相邻区域ACA2中。
弯折区域BA可以布置在下侧的第二区域A2外侧。弯折区域BA可以布置在第三外围区域AA3外侧。第三外围区域AA3可以布置在弯折区域BA与中心区域CA之间。显示面板10可以在弯折区域BA中被弯折。在这种情况下，焊盘区域PADA可以面对显示面板10的与被配置为显示图像的上表面相反的下表面。相应地，焊盘区域PADA可以不被用户看到。
焊盘区域PADA可以设置在弯折区域BA外侧。弯折区域BA可以布置在第三外围区域AA3与焊盘区域PADA之间。焊盘(未示出)可以布置在焊盘区域PADA中。通过焊盘电连接到焊盘区域PADA的驱动芯片(未示出)和印刷电路板(未示出)中的至少一个可以布置在焊盘区域PADA中。显示面板10可以被配置为通过焊盘从驱动芯片和印刷电路板接收电信号和/或电源电压。驱动芯片和印刷电路板中的至少一个可以通过各向异性导电膜电连接到焊盘。驱动芯片可以包括集成电路(“IC”)。印刷电路板可以包括柔性印刷电路板(“FPCB”)或刚性印刷电路板(“PCB”)。在实施例中，数据驱动电路可以设置在驱动芯片和印刷电路板中的至少一个上。
覆盖窗20可以设置在显示面板10上。覆盖窗20可以被配置为保护显示面板10。在实施例中，覆盖窗20可以是柔性窗。覆盖窗20可以包括玻璃、蓝宝石或塑料。覆盖窗20可以是例如超薄玻璃或无色聚酰亚胺。覆盖窗20可以通过使用诸如光学透明粘合剂(“OCA”)的透明粘合构件被附接到显示面板10。
图4A和图5A是根据实施例的像素PX的电路图。图4B和图5B是根据实施例的显示面板10的示意性配置图。
参考图4A，像素PX包括像素电路PC和连接到像素电路PC的有机发光二极管OLED。像素电路PC可以包括第一晶体管T1、第二晶体管T2和电容器Cst。每一个像素PX可以被配置为通过使用有机发光二极管OLED来发射例如红光、绿光、蓝光或白光。第一晶体管T1和第二晶体管T2可以各自被实现为薄膜晶体管。
第二晶体管T2是开关晶体管，可以连接到栅线GL和数据线DL并且被配置为响应于栅信号而将数据信号传输到第一晶体管T1，数据信号从数据线DL输入，并且栅信号从栅线GL输入。电容器Cst可以连接到第二晶体管T2和驱动电压线PL，并且被配置为存储与从第二晶体管T2传输的数据信号所对应的电压和被供应到驱动电压线PL的驱动电压ELVDD之间的差相对应的电压。
第一晶体管T1是驱动晶体管，可以连接到驱动电压线PL和电容器Cst，并且被配置为根据在电容器Cst中存储的电压来控制驱动电流，驱动电流从驱动电压线PL流到有机发光二极管OLED。有机发光二极管OLED可以发射具有与驱动电流相对应的预设亮度的光。有机发光二极管OLED的对电极可以被配置为接收公共电压ELVSS。
参考图4B，多个像素PX和信号线可以位于显示区域DA中，其中，信号线可以被配置为将电信号施加到多个像素PX。可以被配置为将电信号施加到像素PX中的每一个的信号线可以包括多条数据线DL和多条栅线GL。
驱动电路DC可以位于显示区域DA外侧，其中，驱动电路DC被配置为供应用于驱动像素PX的信号。驱动电路DC可以包括栅驱动电路GDC和数据驱动电路DDC。在实施例中，栅驱动电路GDC可以布置在第一外围区域AA1、中心拐角区域CCA、第一相邻区域ACA1和第二相邻区域ACA2中。栅驱动电路GDC可以沿着第一显示区域DA1(例如，第一区域A1)和中间区域MCA的边缘布置。栅驱动电路GDC可以连接到栅线GL，并且可以被配置为将栅信号GS输出到栅线GL。数据驱动电路DDC可以布置在焊盘区域PADA中。数据驱动电路DDC可以连接到数据线DL，并且可以被配置为将数据信号DATA输出到数据线DL。
尽管参考图4A描述了像素电路PC包括两个晶体管和一个电容器，但是实施例不限于此。在另一实施例中，晶体管的数量和电容器的数量可以根据像素电路PC的设计被不同地改变。
参考图5A，像素电路PC可以包括是驱动晶体管的第一晶体管T1以及是开关晶体管的第二至第七晶体管T2、T3、T4、T5、T6和T7。取决于晶体管的类型(P型或N型)和/或操作条件，第一至第七晶体管T1、T2、T3、T4、T5、T6和T7中的每一个的第一端子可以是源极端子或漏极端子，并且第一至第七晶体管T1、T2、T3、T4、T5、T6和T7中的每一个的第二端子可以是不同于第一端子的端子。作为示例，在第一端子是源极端子的情况下，第二端子可以是漏极端子。在实施例中，源极端子和漏极端子可以分别被可互换地称为源电极和漏电极。
像素电路PC可以连接到第一栅线GL1、第二栅线GL2、发射控制线EL、数据线DL、驱动电压线PL和初始化电压线VIL，其中，第一栅线GL1被配置为传输第一栅信号，第二栅线GL2被配置为传输第二栅信号，发射控制线EL被配置为传输发射控制信号，数据线DL被配置为传输数据信号，驱动电压线PL被配置为传输驱动电压ELVDD，并且初始化电压线VIL被配置为传输初始化电压Vint。
第一晶体管T1可以连接在驱动电压线PL与有机发光二极管OLED之间。第一晶体管T1可以通过第五晶体管T5连接到驱动电压线PL，并且通过第六晶体管T6电连接到有机发光二极管OLED。第一晶体管T1可以包括栅极、第一端子和第二端子，其中，栅极连接到第二节点N2，第一端子连接到第一节点N1，并且第二端子连接到第三节点N3。第一晶体管T1可以被配置为根据第二晶体管T2的开关操作来接收数据信号，并且可以将驱动电流供应到有机发光二极管OLED。
第二晶体管T2(数据写入晶体管)可以连接在数据线DL与第一节点N1之间，并且可以通过第五晶体管T5连接到驱动电压线PL。第一节点N1可以是第一晶体管T1和第五晶体管T5连接到其的节点。第二晶体管T2可以包括栅极、第一端子和第二端子，其中，栅极连接到第一栅线GL1，第一端子连接到数据线DL，并且第二端子连接到第一节点N1(或第一晶体管T1的第一端子)。第二晶体管T2可以根据通过第一栅线GL1传输的第一栅信号被导通，并且可以被配置为执行将数据信号传输到第一节点N1的开关操作，其中，数据信号通过数据线DL传输。
第三晶体管T3(补偿晶体管)可以连接在第二节点N2与第三节点N3之间。第三晶体管T3可以通过第六晶体管T6连接到有机发光二极管OLED。第二节点N2可以是第一晶体管T1的栅极连接到其的节点，并且第三节点N3可以是第一晶体管T1和第六晶体管T6连接到其的节点。第三晶体管T3可以包括栅极、第一端子和第二端子，其中，栅极连接到第一栅线GL1，第一端子连接到第二节点N2(或第一晶体管T1的栅极)，并且第二端子连接到第三节点N3(或第一晶体管T1的第二端子)。第三晶体管T3可以根据第一栅信号被导通，并且可以通过将第一晶体管T1二极管连接来补偿第一晶体管T1的阈值电压，其中，第一栅信号通过第一栅线GL1传输。
第四晶体管T4(第一初始化晶体管)可以连接在第二节点N2与初始化电压线VIL之间。第四晶体管T4可以包括栅极、第一端子和第二端子，其中，栅极连接到第二栅线GL2，第一端子连接到第二节点N2，并且第二端子连接到初始化电压线VIL。第四晶体管T4可以根据第二栅信号被导通，以通过将初始化电压Vint传输到第一晶体管T1的栅极来初始化第一晶体管T1的栅电压，其中，第二栅信号通过第二栅线GL2传输。
第五晶体管T5(第一发射控制晶体管)可以连接在驱动电压线PL与第一节点N1之间。第六晶体管T6(第二发射控制晶体管)可以连接在第三节点N3与有机发光二极管OLED之间。第五晶体管T5可以包括栅极、第一端子和第二端子，其中，栅极连接到发射控制线EL，第一端子连接到驱动电压线PL，并且第二端子连接到第一节点N1。第六晶体管T6可以包括栅极、第一端子和第二端子，其中，栅极连接到发射控制线EL，第一端子连接到第三节点N3，并且第二端子连接到有机发光二极管OLED的像素电极。第五晶体管T5和第六晶体管T6可以根据发射控制信号同时被导通，并且驱动电流可以流过有机发光二极管OLED，其中，发射控制信号通过发射控制线EL传输。
第七晶体管T7(第二初始化晶体管)可以连接在有机发光二极管OLED与初始化电压线VIL之间。第七晶体管T7可以包括栅极、第一端子和第二端子，其中，栅极连接到第二栅线GL2，第一端子连接到第六晶体管T6的第二端子和有机发光二极管OLED的像素电极，并且第二端子连接到初始化电压线VIL。第七晶体管T7可以根据第二栅信号被导通，以通过将初始化电压Vint传输到有机发光二极管OLED的像素电极来初始化有机发光二极管OLED的像素电极的电压，其中，第二栅信号通过第二栅线GL2传输。在另一实施例中，第七晶体管T7的栅极可以连接到与第二栅线GL2分开的第三栅线。第七晶体管T7可以被省略。
电容器Cst可以包括第一电极和第二电极，其中，第一电极连接到第二节点N2，并且第二电极连接到驱动电压线PL。电容器Cst可以通过存储和保持与分别被供应到两个相反端(即，第一电极和第二电极)的电压之间的差相对应的电压来保持被施加到第一晶体管T1的栅极的电压。
有机发光二极管OLED可以包括像素电极(例如，阳极)以及面对像素电极的对电极(例如，阴极)，其中，对电极可以被配置为接收公共电压ELVSS。有机发光二极管OLED可以被配置为通过从第一晶体管T1接收驱动电流并且发射预设颜色的光来显示图像，其中，驱动电流与在电容器Cst中存储的电压相对应。
参考图5B，多个像素PX和信号线可以位于显示区域DA中，其中，信号线可以被配置为将电信号施加到多个像素PX。可以被配置为将电信号施加到像素PX中的每一个的信号线可以包括多条数据线DL、多条栅线GL和多条发射控制线EL。
驱动电路DC可以位于显示区域DA外侧，其中，驱动电路DC被配置为供应用于驱动像素PX的信号。驱动电路DC可以包括栅驱动电路GDC、发射驱动电路EDC和数据驱动电路DDC。在实施例中，栅驱动电路GDC和发射驱动电路EDC可以布置在第一外围区域AA1、中心拐角区域CCA、第一相邻区域ACA1和第二相邻区域ACA2中。栅驱动电路GDC和发射驱动电路EDC可以沿着第一显示区域DA1(例如，第一区域A1)和中间区域MCA的边缘平行地相邻布置。栅驱动电路GDC可以连接到栅线GL，并且可以被配置为将栅信号GS输出到栅线GL。发射驱动电路EDC可以连接到发射控制线EL，并且可以被配置为将发射控制信号EM输出到发射控制线EL。数据驱动电路DDC可以布置在焊盘区域PADA中。数据驱动电路DDC可以连接到数据线DL，并且可以被配置为将数据信号DATA输出到数据线DL。
尽管在图4A和图5A中示出了像素电路PC的晶体管是P型晶体管，但是实施例不限于此。作为另一示例，像素电路PC的晶体管可以是N型晶体管，或者像素电路PC的晶体管中的一些可以是P型晶体管，并且其它晶体管可以是N型晶体管。
图6和图7是根据实施例的图3的区E的放大示意图。图8A和图8B是根据实施例的驱动电路DC的示意性电路图。
参考图6，多个像素PX可以布置在第一显示区域DA1和第二显示区域DA2(即，拐角区域CNA)中。第一显示区域DA1可以包括中心区域CA、第一区域A1和第二区域A2。拐角区域CNA可以包括中心拐角区域CCA、第一相邻区域ACA1、第二相邻区域ACA2和中间区域MCA。相应地，显示面板10可以被配置为在第一显示区域DA1和拐角区域CNA中显示图像。
中心拐角区域CCA可以包括具有直线形状的延伸区域SPA。在实施例中，中心拐角区域CCA可以包括彼此分开的多个延伸区域SPA。多个延伸区域SPA中的每一个可以是从中间区域MCA与中心拐角区域CCA之间的边界开始并且在远离中心区域CA的方向(在下文中，被称为“延伸区域SPA的延伸方向”)上延伸的区。在实施例中，多个延伸区域SPA中的每一个可以在第一方向与第二方向之间的预设方向上延伸。
分离区域SA可以被限定在相邻的延伸区域SPA之间。分离区域SA可以是其中不布置显示面板10的元件的区。当中心拐角区域CCA被弯折时，在中心拐角区域CCA中可能出现比拉伸应变大的压缩应变。在实施例中，因为分离区域SA被限定在相邻的延伸区域SPA之间，所以中心拐角区域CCA可以收缩。相应地，显示面板10可以被弯折而在中心拐角区域CCA中没有损坏。
多个像素PX可以布置在延伸区域SPA中的多个列和多个行中。延伸区域SPA中的列可以表示延伸区域SPA内部的在延伸区域SPA的延伸方向上的线。延伸区域SPA中的列可以彼此平行。延伸区域SPA中的相邻列之间的间隔可以相同。通过将像素PX布置在延伸区域SPA中的两列或更多列中，可以提高拐角区域CNA的分辨率(单位：像素/英寸(ppi))。相应地，通过减小第一显示区域DA1与第二显示区域DA2之间的分辨率的差，可以减少第一显示区域DA1和第二显示区域DA2彼此区别并且因此看起来彼此不同的现象。
驱动电路DC可以布置在第一外围区域AA1、中心拐角区域CCA、第一相邻区域ACA1和第二相邻区域ACA2中。驱动电路DC可以包括多个子驱动电路SDC。驱动电路DC可以连接到多条输入线IL。
在实施例中，如图6中所示，多个子驱动电路SDC可以沿着第一区域A1的边缘布置在第一外围区域AA1中，并且沿着中间区域MCA的边缘布置在中心拐角区域CCA、第一相邻区域ACA1和第二相邻区域ACA2中。多个子驱动电路SDC可以被布置为与中间区域MCA和中心拐角区域CCA之间的边界、中间区域MCA和第一相邻区域ACA1之间的边界以及中间区域MCA和第二相邻区域ACA2之间的边界相邻。中心拐角区域CCA、第一相邻区域ACA1和第二相邻区域ACA2中的子驱动电路SDC可以被布置为围绕中间区域MCA的至少一部分。在平面图中，中心拐角区域CCA、第一相邻区域ACA1和第二相邻区域ACA2中的像素PX中的一些可以与子驱动电路SDC重叠。
在另一实施例中，如图7中所示，中心拐角区域CCA、第一相邻区域ACA1和第二相邻区域ACA2中的子驱动电路SDC可以布置在中心拐角区域CCA、第一相邻区域ACA1和第二相邻区域ACA2的末端处。
在实施例中，驱动电路DC可以包括栅驱动电路GDC。参考图8A，栅驱动电路GDC可以由包括多个级GST1、GST2、GST3、……的移位寄存器实现。级GST1、GST2、GST3、……中的每一个可以是子驱动电路SDC。级GST1、GST2、GST3、……中的每一个可以连接到与其相对应的栅线GL，并且可以被配置为将栅信号GS输出到与其相对应的栅线GL。第一级GST1可以被配置为响应于外部开始信号STV而输出栅信号GS。除了第一级GST1之外，其余的级GST2、GST3、……可以各自被配置为接收进位信号CR作为开始信号，进位信号CR从前一级输出。级GST1、GST2、GST3、……中的每一个可以连接到布置在级GST1、GST2、GST3、……外侧的多条输入线IL。
在实施例中，驱动电路DC可以包括多个驱动电路。作为示例，驱动电路DC可以包括栅驱动电路GDC和发射驱动电路EDC。连接到栅驱动电路GDC的输入线IL中的一些可以被配置为输入与连接到发射驱动电路EDC的输入线IL中的一些的信号相同的信号。
参考图8B，栅驱动电路GDC可以由包括多个级GST1、GST2、GST3、……的移位寄存器实现。级GST1、GST2、GST3、……中的每一个可以是子驱动电路SDC。级GST1、GST2、GST3、……中的每一个可以连接到与其相对应的栅线GL，并且可以被配置为将栅信号GS输出到与其相对应的栅线GL。第一级GST1可以被配置为响应于外部开始信号STV而输出栅信号GS。除了第一级GST1之外，其余的级GST2、GST3、……可以各自被配置为接收进位信号CR作为开始信号，进位信号CR从前一级输出。级GST1、GST2、GST3、……中的每一个可以连接到布置在级GST1、GST2、GST3、……外侧的多条输入线IL。
发射驱动电路EDC可以由包括多个级EST1、EST2、EST3、……的移位寄存器实现。级EST1、EST2、EST3、……中的每一个可以是子驱动电路SDC。级EST1、EST2、EST3、……中的每一个可以连接到与其相对应的发射控制线EL，并且可以被配置为将发射控制信号EM输出到与其相对应的发射控制线EL。第一级EST1可以被配置为响应于外部开始信号STV而输出发射控制信号EM。除了第一级EST1之外，其余的级EST2、EST3、……可以各自被配置为接收进位信号CR作为开始信号，进位信号CR从前一级输出。级EST1、EST2、EST3、……中的每一个可以连接到布置在级EST1、EST2、EST3、……外侧的多条输入线IL。
多条输入线IL可以是包括多条电压线和多条时钟线的信号线。为了便于图示，图8A和图8B仅示出了一条输入线IL。
在图8A和图8B的栅驱动电路GDC中，尽管级GST1、GST2、GST3、……中的每一个连接到一条栅线GL，但是这被提供为示例。级GST1、GST2、GST3、……中的每一个可以连接到一条或多条栅线GL，并且可以被配置为以预设时序将栅信号GS输出到每一条栅线GL。作为示例，级GST1、GST2、GST3、……中的每一个连接到如图5A中所示的第一栅线GL1和第二栅线GL2，并且被配置为以不同的时序分别将栅信号GS输出到第一栅线GL1和第二栅线GL2。
再次参考图6和图7，输入线IL可以包括第一输入线ILa、第二输入线ILb和第三输入线ILc，其中，第三输入线ILc将第一输入线ILa连接到第二输入线ILb。
第一输入线ILa可以在第一外围区域AA1和中间区域MCA中沿着第一外围区域AA1和中间区域MCA的边缘延伸。第一输入线ILa可以延伸以围绕中心区域CA、第一区域A1和第二区域A2的至少一部分。第一输入线ILa可以连接到布置在第一外围区域AA1中的子驱动电路SDC。第一输入线ILa可以被布置为与子驱动电路SDC的外侧相邻。
第二输入线ILb可以布置在中心拐角区域CCA、第一相邻区域ACA1和第二相邻区域ACA2中。第二输入线ILb可以在围绕中间区域MCA的边缘的方向上延伸。布置在第一相邻区域ACA1中的第二输入线ILb、布置在中心拐角区域CCA中的第二输入线ILb和布置在第二相邻区域ACA2中的第二输入线ILb可以被分离，并且可以不布置在分离区域SA中。布置在中心拐角区域CCA中的第二输入线ILb可以在与中心拐角区域CCA中的延伸区域SPA中的每一个的延伸方向垂直的方向(例如，延伸区域SPA的宽度方向)上延伸。第二输入线ILb可以连接到布置在中心拐角区域CCA、第一相邻区域ACA1和第二相邻区域ACA2中的子驱动电路SDC。第二输入线ILb可以被布置为与子驱动电路SDC的外侧相邻。
第三输入线ILc可以将第一输入线ILa电连接到第二输入线ILb。第三输入线ILc的延伸方向可以与第一输入线ILa和第二输入线ILb的延伸方向不同。作为示例，第三输入线ILc可以在与第一输入线ILa和第二输入线ILb的延伸方向垂直的方向上延伸。第三输入线ILc可以在远离中间区域MCA的方向上延伸。
第三输入线ILc可以被提供为多条。多条第三输入线ILc可以布置在拐角区域CNA中。第三输入线ILc可以从中间区域MCA中的第一输入线ILa的一部分延伸到中心拐角区域CCA，并且可以分别布置在延伸区域SPA中。第三输入线ILc可以从中间区域MCA中的第一输入线ILa的一部分延伸到第一相邻区域ACA1，并且可以布置在第一相邻区域ACA1中。第三输入线ILc可以从中间区域MCA中的第一输入线ILa的一部分延伸到第二相邻区域ACA2，并且可以布置在第二相邻区域ACA2中。
图9是图6的区F的放大示意图。图10是图6的区G的放大示意图。图11是图7的区F的放大示意图。图12是图7的区G的放大示意图。图13是根据实施例的驱动电路DC和输入线IL的示意图。
参考图9至图12，显示面板10可以包括基板以及设置在基板之上的输入线IL、像素电路PC、驱动电路DC、栅线GL和显示元件DPE。输入线IL可以包括第一输入线ILa、第二输入线ILb和第三输入线ILc。第一输入线ILa、第二输入线ILb、输出线OL和第三输入线ILc可以是被配置为输入/输出/传输信号的信号线。基板可以包括中心区域CA、第一区域A1、中间区域MCA、中心拐角区域CCA和第一相邻区域ACA1。中心拐角区域CCA可以包括多个延伸区域SPA。尽管未示出，但是基板可以包括第二区域A2和第二相邻区域ACA2。
第一输入线ILa可以布置在中间区域MCA中。驱动电路DC和第二输入线ILb可以布置在延伸区域SPA的一部分和第一相邻区域ACA1的一部分中。延伸区域SPA可以被划分为第一延伸区域SPA1和第二延伸区域SPA2，其中，驱动电路DC布置在第一延伸区域SPA1中。第一相邻区域ACA1可以被划分为第1-1相邻区域ACA11和第1-2相邻区域ACA12，其中，驱动电路DC布置在第1-1相邻区域ACA11中。类似于第一相邻区域ACA1，基板的第二相邻区域ACA2可以被划分为第2-1相邻区域和第2-2相邻区域，其中，驱动电路DC布置在第2-1相邻区域中。第二输入线ILb可以布置在第一延伸区域SPA1、第1-1相邻区域ACA11和第2-1相邻区域中。在下文中，因为第二相邻区域ACA2中的元件的布置类似于第一相邻区域ACA1中的元件的布置，所以它们的描述被省略。
在实施例中，如图9中所示，第一延伸区域SPA1可以是延伸区域SPA的入口部分，并且可以是中间区域MCA与第二延伸区域SPA2之间的区。第三输入线ILc可以将第一输入线ILa电连接到第二输入线ILb，并且可以布置在中间区域MCA和第一延伸区域SPA1中。另外，如图10中所示，第1-1相邻区域ACA11可以是第一相邻区域ACA1的入口部分，并且可以是中间区域MCA与第1-2相邻区域ACA12之间的区。第三输入线ILc可以将第一输入线ILa电连接到第二输入线ILb，并且可以布置在中间区域MCA和第1-1相邻区域ACA11中。
在另一实施例中，如图11中所示，第一延伸区域SPA1可以是延伸区域SPA的末端部分，并且第二延伸区域SPA2可以在中间区域MCA与第一延伸区域SPA1之间。第三输入线ILc可以将第一输入线ILa电连接到第二输入线ILb，并且可以布置在中间区域MCA、第二延伸区域SPA2和第一延伸区域SPA1中。另外，如图12中所示，第1-1相邻区域ACA11可以是第一相邻区域ACA1的末端部分，并且第1-2相邻区域ACA12可以在中间区域MCA与第1-1相邻区域ACA11之间。第三输入线ILc可以将第一输入线ILa电连接到第二输入线ILb，并且可以布置在中间区域MCA、第1-2相邻区域ACA12和第1-1相邻区域ACA11中。
拐角区域CNA中的像素配置结构可以与第一显示区域DA1中的像素配置结构相同或不同。在本文中，像素配置结构可以是例如显示元件DPE的布置。像素配置结构可以包括矩阵结构、三角形结构、S条状结构和条状结构等。
在实施例中，中间区域MCA中的像素配置结构可以与第一显示区域DA1中的像素配置结构相同。中心拐角区域CCA、第一相邻区域ACA1和第二相邻区域ACA2中的像素配置结构可以与第一显示区域DA1中的像素配置结构不同。作为示例，如图9和图10中所示，第一显示区域DA1和中间区域MCA中的多个像素PX可以布置成矩阵结构。延伸区域SPA和第一相邻区域ACA1中的多个像素PX可以布置成S条状结构。
在另一实施例中，中间区域MCA、第二延伸区域SPA2和第1-2相邻区域ACA12中的像素配置结构可以与第一显示区域DA1中的像素配置结构相同。第一延伸区域SPA1和第1-1相邻区域ACA11中的像素配置结构可以与第一显示区域DA1中的像素配置结构相同或不同。作为示例，如图11和图12中所示，第一显示区域DA1、中间区域MCA、第二延伸区域SPA2和第1-2相邻区域ACA12中的多个像素PX可以布置成矩阵结构。第一延伸区域SPA1和第1-1相邻区域ACA11中的多个像素PX可以布置成S条状结构。
拐角区域CNA的分辨率可以与第一显示区域DA1的分辨率相同或不同。
在实施例中，如图9和图10中所示，中间区域MCA的分辨率可以与第一显示区域DA1的分辨率相同。中心拐角区域CCA、第一相邻区域ACA1和第二相邻区域ACA2的分辨率可以与第一显示区域DA1的分辨率不同。作为示例，第一显示区域DA1和中间区域MCA的分辨率可以高于延伸区域SPA和第一相邻区域ACA1的分辨率，并且第一延伸区域SPA1的分辨率可以与第二延伸区域SPA2的分辨率相同。
在另一实施例中，如图11和图12中所示，中间区域MCA、第二延伸区域SPA2和第1-2相邻区域ACA12的分辨率可以与第一显示区域DA1的分辨率相同。第一延伸区域SPA1和第1-1相邻区域ACA11的分辨率可以与第一显示区域DA1的分辨率不同。作为示例，第一显示区域DA1、中间区域MCA、第二延伸区域SPA2和第1-2相邻区域ACA12的分辨率可以高于第一延伸区域SPA1和第1-1相邻区域ACA11的分辨率。
在实施例中，多个像素PX可以包括红色像素、绿色像素和蓝色像素。在另一实施例中，多个像素PX可以包括红色像素、绿色像素、蓝色像素和白色像素。像素PX可以包括像素电路PC和连接到像素电路PC的显示元件DPE。作为示例，显示元件DPE可以是有机发光二极管。在下文中，主要描述多个像素PX包括红色像素PXr、绿色像素PXg和蓝色像素PXb的情况。另外，为了便于描述，布置在中间区域MCA中的像素PX被称为第一像素PX1，布置在中心拐角区域CCA、第一相邻区域ACA1和第二相邻区域ACA2中的像素PX被称为第二像素PX2，并且布置在第一显示区域DA1中的像素PX被称为第三像素PX3。
第一像素PX1可以布置在中间区域MCA中。第一像素PX1可以包括第一像素电路PC1和连接到第一像素电路PC1的第一显示元件DPE1。第二像素PX2可以布置在中心拐角区域CCA的延伸区域SPA、第一相邻区域ACA1和第二相邻区域ACA2中。第二像素PX2可以包括第二像素电路PC2和连接到第二像素电路PC2的第二显示元件DPE2。第三像素PX3可以布置在第一显示区域DA1(中心区域CA、第一区域A1和第二区域A2)中。第三像素PX3可以包括第三像素电路PC3和连接到第三像素电路PC3的第三显示元件DPE3。
在布置在中间区域MCA中的第一像素PX1中的一些中，在平面图中，第一显示元件DPE1可以与第一输入线ILa重叠，并且第一像素电路PC1可以与另一第一像素PX1的第一显示元件DPE1重叠。在布置在中间区域MCA中的第一像素PX1中的其它第一像素PX1中，在平面图中，第一显示元件DPE1可以与相应的第一像素PX1的第一像素电路PC1重叠。
在布置在延伸区域SPA、第一相邻区域ACA1和第二相邻区域ACA2中的第二像素PX2中的一些中，在平面图中，第二显示元件DPE2可以与驱动电路DC、第二输入线ILb和第三输入线ILc中的至少一个重叠，并且第二像素电路PC2可以与另一第二像素PX2的第二显示元件DPE2重叠。在布置在延伸区域SPA、第一相邻区域ACA1和第二相邻区域ACA2中的第二像素PX2中的其它第二像素PX2中，在平面图中，第二显示元件DPE2可以与相应的第二像素PX2的第二像素电路PC2和/或另一第二像素PX2的第二像素电路PC2重叠。
在布置在第一显示区域DA1中的第三像素PX3中，在平面图中，第三显示元件DPE3可以与相应的第三像素PX3的第三像素电路PC3和/或另一第三像素PX3的第三像素电路PC3重叠。
布置在第一外围区域AA1中的驱动电路DC可以被配置为将电信号供应到布置在第一显示区域DA1中的第三像素PX3的第三像素电路PC3。布置在拐角区域CNA中的驱动电路DC可以被配置为将电信号供应到布置在第一显示区域DA1中的第三像素PX3的第三像素电路PC3和/或布置在拐角区域CNA中的第一像素PX1的第一像素电路PC1及第二像素PX2的第二像素电路PC2。
驱动电路DC可以包括多个子驱动电路SDC。布置在延伸区域SPA、第一相邻区域ACA1和第二相邻区域ACA2中的子驱动电路SDC可以各自通过第二输入线ILb和第三输入线ILc连接到第一输入线ILa。子驱动电路SDC可以各自连接到至少一条输出线OL。子驱动电路SDC可以各自被配置为从第一输入线ILa接收信号并将信号输出到输出线OL。
输出线OL可以从子驱动电路SDC的输出端延伸到第一显示区域DA1，并且可以连接到在从子驱动电路SDC的输出端到第一显示区域DA1的方向上布置的像素PX。输出线OL中的一些可以被分支。输出支线OL’可以在与输出线OL的延伸方向相反的方向上延伸，并且可以连接到在从子驱动电路SDC的输出端开始远离第一显示区域DA1的方向上布置的像素PX。作为示例，如图9和图10中所示，输出线OL可以连接到布置在中间区域MCA和第一显示区域DA1中的像素PX，并且输出支线OL’可以连接到布置在延伸区域SPA、第一相邻区域ACA1和第二相邻区域ACA2中的像素PX。另外，如图11和图12中所示，输出线OL可以连接到布置在第二延伸区域SPA2、第1-2相邻区域ACA12、第2-2相邻区域、中间区域MCA和第一显示区域DA1中的像素PX。输出支线OL’可以连接到布置在第一延伸区域SPA1、第1-1相邻区域ACA11和第2-1相邻区域中的像素PX。
输出线OL可以是栅线GL或发射控制线EL。驱动电路DC可以与像素PX的像素电路PC分开，并且可以与像素电路PC被提供在同一层上。子驱动电路SDC可以与像素PX的像素电路PC分开，并且可以与像素电路PC被提供在同一层上。
尽管图9至图12示出了一个驱动电路DC，但是在另一实施例中，多个驱动电路DC可以布置在基板之上。作为示例，如图13中所示，第一驱动电路DC1和第二驱动电路DC2可以相邻地布置在第一延伸区域SPA1、第一相邻区域ACA1或第二相邻区域ACA2中。第一驱动电路DC1可以包括多个第一子驱动电路SDC1，并且第二驱动电路DC2可以包括多个第二子驱动电路SDC2。第一子驱动电路SDC1可以被配置为通过第二输入线ILb和第三输入线ILc从第一输入线ILa接收信号并将信号输出到第一输出线OL1。第二子驱动电路SDC2可以被配置为通过第二输入线ILb和第三输入线ILc从第一输入线ILa接收信号并将信号输出到第二输出线OL2。在实施例中，第一子驱动电路SDC1可以是栅驱动电路GDC，第二子驱动电路SDC2可以是发射驱动电路EDC，第一输出线OL1可以是栅线GL，并且第二输出线OL2可以是发射控制线EL。
图14是沿着图9的线A-A’和线B-B’截取的区F的截面图。图15是沿着图9的线C-C’截取的区F的截面图。图16是沿着图9的线D-D’截取的区F的截面图。
参考图14至图16，显示面板10可以包括基板100。缓冲层111可以设置在基板100上。缓冲层111可以包括诸如氮化硅(SiNx)、氮氧化硅(SiOxNy)和氧化硅(SiOx)的无机绝缘材料，并且可以包括包含上述无机绝缘材料的单个层或多个层。
像素电路PC可以设置在缓冲层111上。像素电路PC可以包括第一像素电路PC1、第二像素电路PC2和第三像素电路PC3，其中，第一像素电路PC1布置在中间区域MCA中，第二像素电路PC2布置在延伸区域SPA、第一相邻区域ACA1和第二相邻区域ACA2中，并且第三像素电路PC3布置在第一显示区域DA1中。第一像素电路PC1、第二像素电路PC2和第三像素电路PC3中的每一个可以包括驱动薄膜晶体管Td、开关薄膜晶体管Ts和电容器Cst。在平面图中，电容器Cst可以与驱动薄膜晶体管Td重叠。在实施例中，在平面图中，电容器Cst可以不与驱动薄膜晶体管Td重叠。驱动薄膜晶体管Td和开关薄膜晶体管Ts可以各自包括半导体层ACT、栅电极GE、源电极SE和漏电极DE。
驱动电路DC可以设置在缓冲层111上。驱动电路DC可以包括至少一个驱动电路薄膜晶体管DC-TFT。驱动电路薄膜晶体管DC-TFT可以包括半导体层ACT、栅电极GE、源电极SE和漏电极DE。
半导体层ACT可以包括多晶硅。可替代地，半导体层ACT可以包括非晶硅、氧化物半导体或有机半导体。半导体层ACT可以包括沟道区、漏区和源区，漏区和源区在沟道区的两个相反侧。在平面图中，栅电极GE可以与沟道区重叠。
栅电极GE可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)的导电材料，并且可以具有包括上述材料的单层结构或多层结构。
半导体层ACT与栅电极GE之间的第一栅绝缘层112可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx，其可以是ZnO和/或ZnO2)的无机绝缘材料。
第二栅绝缘层113可以覆盖栅电极GE。类似于第一栅绝缘层112，第二栅绝缘层113可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx，其可以是ZnO和/或ZnO2)的无机绝缘材料。
电容器Cst的上电极CE2可以设置在第二栅绝缘层113上。在平面图中，上电极CE2可以与驱动薄膜晶体管Td的在上电极CE2下方的栅电极GE重叠。驱动薄膜晶体管Td的栅电极GE可以用作电容器Cst的下电极CE1。上电极CE2可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)，并且可以包括包含上述材料的单个层或多个层。
层间绝缘层114可以覆盖上电极CE2。层间绝缘层114可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx，其可以是ZnO和/或ZnO2)的无机绝缘材料。层间绝缘层114可以包括包含上述无机绝缘材料的单个层或多个层。
尽管未示出，但是栅线GL和发射控制线EL可以设置在第一栅绝缘层112与第二栅绝缘层113之间和/或第二栅绝缘层113与层间绝缘层114之间。
漏电极DE和源电极SE可以各自设置在层间绝缘层114上。漏电极DE和源电极SE可以各自包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)的导电材料，并且可以各自包括包含上述材料的单个层或多个层。在实施例中，漏电极DE和源电极SE可以各自具有Ti/Al/Ti的多层结构。
第一输入线ILa和第二输入线ILb可以设置在层间绝缘层114上。第一输入线ILa和第二输入线ILb可以各自包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)的导电材料，并且可以各自包括包含上述材料的单个层或多个层。在另一实施例中，第一输入线ILa和第二输入线ILb可以设置在第一栅绝缘层112与第二栅绝缘层113之间和/或第二栅绝缘层113与层间绝缘层114之间。
第一栅绝缘层112、第二栅绝缘层113和层间绝缘层114可以被称为无机绝缘层IIL。
第一绝缘层115可以覆盖漏电极DE和源电极SE。第一绝缘层115可以包括有机绝缘材料。作为示例，第一绝缘层115可以包括包含诸如聚甲基丙烯酸甲酯(“PMMA”)或聚苯乙烯(“PS”)的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或者它们的混合物的有机绝缘材料。
连接电极CML和连接线CL可以设置在第一绝缘层115上。连接电极CML和连接线CL可以通过第一绝缘层115中的接触孔连接到漏电极DE或源电极SE。连接电极CML和连接线CL可以各自包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)的导电材料，并且可以各自包括包含上述材料的单个层或多个层。在实施例中，连接电极CML可以具有Ti/Al/Ti的多层结构。
第二绝缘层116可以覆盖连接电极CML和连接线CL。第二绝缘层116可以包括有机绝缘层。第二绝缘层116可以包括包含诸如聚甲基丙烯酸甲酯(“PMMA”)或聚苯乙烯(“PS”)的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或者它们的混合物的有机绝缘材料。
连接电极CML可以设置在第二绝缘层116上。连接电极CML可以通过第二绝缘层116中的接触孔连接到在连接电极CML下方的连接电极CML或连接线CL。连接电极CML可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)的导电材料，并且可以具有包括上述材料的单层结构或多层结构。在实施例中，连接电极CML可以具有Ti/Al/Ti的多层结构。尽管未示出，但是数据线DL和驱动电压线PL等可以进一步设置在第二绝缘层116上。
第三绝缘层117可以设置在第二绝缘层116上。第三绝缘层117可以包括有机绝缘层。第三绝缘层117可以包括包含诸如聚甲基丙烯酸甲酯(“PMMA”)或聚苯乙烯(“PS”)的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或者它们的混合物的有机绝缘材料。
显示元件DPE可以设置在第三绝缘层117上。显示元件DPE可以包括第一显示元件DPE1、第二显示元件DPE2和第三显示元件DPE3，其中，第一显示元件DPE1布置在中间区域MCA中，第二显示元件DPE2布置在延伸区域SPA、第一相邻区域ACA1和第二相邻区域ACA2中，并且第三显示元件DPE3布置在第一显示区域DA1中。第一显示元件DPE1、第二显示元件DPE2和第三显示元件DPE3可以各自是有机发光二极管OLED。第一显示元件DPE1、第二显示元件DPE2和第三显示元件DPE3可以各自包括像素电极211、中间层212和对电极213。
像素电极211可以设置在第三绝缘层117上。像素电极211可以通过连接电极CML和/或连接线CL连接到驱动薄膜晶体管Td，或者可以通过连接到连接电极CML的另一开关薄膜晶体管Ts连接到驱动薄膜晶体管Td。
在平面图中，布置在中间区域MCA中的第一像素PX1的第一显示元件DPE1可以与第一像素电路PC1部分地重叠或者可以不与第一像素电路PC1重叠。如图14中所示，作为示例，在平面图中，第一显示元件DPE1可以与第一输入线ILa重叠并且可以不与第一像素电路PC1重叠，并且可以通过连接电极CML和/或连接线CL电连接到第一像素电路PC1。在平面图中，第三显示元件DPE3可以与第三像素电路PC3部分地重叠，并且可以通过连接电极CML电连接到第三像素电路PC3。
在平面图中，布置在第一延伸区域SPA1、第1-1相邻区域ACA11和第2-1相邻区域中的第二显示元件DPE2可以与第二像素电路PC2部分地重叠，或者可以不与第二像素电路PC2重叠。作为示例，在平面图中，图15中示出的第二显示元件DPE2可以与驱动电路DC重叠，并且第二像素电路PC2布置在第二延伸区域SPA2、第1-2相邻区域ACA12或第2-2相邻区域中。作为示例，在平面图中，图16中示出的第二显示元件DPE2可以与第二输入线ILb重叠，并且第二像素电路PC2布置在第二延伸区域SPA2、第1-2相邻区域ACA12或第2-2相邻区域中。第二显示元件DPE2可以通过连接电极CML和/或连接线CL电连接到第二像素电路PC2。延伸区域SPA的连接线CL可以从第一延伸区域SPA1延伸到第二延伸区域SPA2。第一相邻区域ACA1的连接线CL可以从第1-1相邻区域ACA11延伸到第1-2相邻区域ACA12。第2-1相邻区域的连接线CL可以从第2-1相邻区域延伸到第2-2相邻区域。
在平面图中，布置在第二延伸区域SPA2、第1-2相邻区域ACA12和第2-2相邻区域中的第二显示元件DPE2可以与第二像素电路PC2部分地重叠，或者可以不与第二像素电路PC2重叠。布置在第二延伸区域SPA2、第1-2相邻区域ACA12和第2-2相邻区域中的第二显示元件DPE2可以通过连接电极CML和/或连接线CL电连接到布置在第二延伸区域SPA2、第1-2相邻区域ACA12和第2-2相邻区域中的第二像素电路PC2。
像素电极211可以包括诸如氧化铟锡(“ITO”)、氧化铟锌(“IZO”)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(“IGO”)或氧化铝锌(“AZO”)的导电氧化物。在另一实施例中，像素电极211可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或者它们的化合物的反射层。在另一实施例中，像素电极211可以进一步包括在反射层上/下的包括ITO、IZO、ZnO或In2O3的层。
像素限定层118可以设置在像素电极211上，其中，像素限定层118包括暴露像素电极211的一部分的开口118OP。像素限定层118可以包括有机绝缘材料和/或无机绝缘材料。开口118OP可以限定从显示元件DPE发射的光的发射区域EA。作为示例，开口118OP的宽度可以与发射区域EA的宽度相对应。
中间层212可以设置在像素限定层118上。中间层212可以包括设置在像素限定层118的开口118OP中的发射层212b。发射层212b可以包括发射预设颜色的光的聚合物或低分子量有机材料。
第一功能层212a和第二功能层212c可以分别设置在发射层212b下和上。第一功能层212a可以包括例如空穴传输层(“HTL”)，或者可以包括HTL和空穴注入层(“HIL”)。第二功能层212c是设置在发射层212b上的元件并且可以是可选的。第二功能层212c可以包括电子传输层(“ETL”)和/或电子注入层(“EIL”)。像下面描述的对电极213一样，第一功能层212a和/或第二功能层212c可以是完全覆盖基板100的公共层。
对电极213可以包括具有低功函数的导电材料。作为示例，对电极213可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或者它们的合金的(半)透明层。可替代地，对电极213可以进一步包括在(半)透明层上的包括ITO、IZO、ZnO或In2O3的层。
在实施例中，盖层(未示出)可以进一步布置在对电极213上。盖层可以包括无机材料(例如，氟化锂(LiF))和/或有机材料。
薄膜封装层TFE可以设置在对电极213上。在实施例中，薄膜封装层TFE可以包括至少一个无机封装层和至少一个有机封装层。作为示例，薄膜封装层TFE可以包括顺序地堆叠的第一无机封装层310、有机封装层320和第二无机封装层330。
图17至图19是拐角区域CNA中的输入线IL的示意图。
参考图17，第一输入线ILa和第二输入线ILb可以在一个方向(例如，图17中的垂直方向)上延伸。第三输入线ILc可以在与第一输入线ILa和第二输入线ILb的方向不同的方向(例如，图17中的水平方向)上延伸。第三输入线ILc可以将第一输入线ILa连接到第二输入线ILb。在平面图中，驱动电路DC可以设置在第一输入线ILa与第二输入线ILb之间。驱动电路DC可以包括多个子驱动电路SDC1和SDC2。第一子驱动电路SDC1可以连接到第一输出线OL11和OL12，并且第二子驱动电路SDC2可以连接到第二输出线OL2。在实施例中，第一输出线OL11和OL12可以是栅线GL，并且第二输出线OL2可以是发射控制线EL。
第一输入线ILa可以与第二输入线ILb设置在同一层中。第三输入线ILc可以与第一输入线ILa和第二输入线ILb设置在不同的层中。在平面图中，第三输入线ILc中的一些可以与第一子驱动电路SDC1和第二子驱动电路SDC2两者重叠。在平面图中，第三输入线ILc中的一些可以与第一子驱动电路SDC1重叠。
图18是沿着线H-H’截取的图17的拐角区域CNA的示意性截面图，并且图19是沿着线H-H’截取的图17的拐角区域CNA的另一示意性截面图。在实施例中，如图18中所示，第一输入线ILa和第二输入线ILb可以设置在层间绝缘层114上，并且第三输入线ILc可以设置在第二绝缘层116上。第三输入线ILc可以通过经由第二绝缘层116和第一绝缘层115的接触孔CNT接触第一输入线ILa和第二输入线Ilb而电连接到第一输入线ILa和第二输入线ILb。在另一实施例中，如图19中所示，第一输入线ILa和第二输入线ILb可以设置在第一绝缘层115上，并且第三输入线ILc可以设置在第二绝缘层116上。第三输入线ILc可以通过经由第二绝缘层116的接触孔CNT接触第一输入线ILa和第二输入线Ilb而电连接到第一输入线ILa和第二输入线ILb。
图20和图21是显示面板的一部分的示意图。图22和图23是图20和图21的驱动电路区域DCA中的像素PX的示意图。
如图20中所示，中间区域MCA中的第一像素PX1的像素配置结构可以与第一显示区域DA1中的第三像素PX3的像素配置结构相同，并且延伸区域SPA中的第二像素PX2的像素配置结构可以与第一显示区域DA1中的第三像素PX3的像素配置结构不同。如图21中所示，中间区域MCA中的第一像素PX1的像素配置结构和第二延伸区域SPA2中的第二像素PX2的像素配置结构可以各自与第一显示区域DA1中的第三像素PX3的像素配置结构相同，并且第一延伸区域SPA1中的第二像素PX2的像素配置结构可以与第一显示区域DA1中的第三像素PX3的像素配置结构不同。
中间区域MCA可以包括其中布置有第一输入线ILa的布线区域DWA，并且第一延伸区域SPA1可以包括其中布置有驱动电路DC和第二输入线ILb的驱动电路区域DCA。在实施例中，如图20中所示，驱动电路区域DCA可以布置在中间区域MCA与第二延伸区域SPA2之间。在这种情况下，第三输入线ILc可以穿过驱动电路区域DCA。在另一实施例中，如图21中所示，第二延伸区域SPA2可以布置在驱动电路区域DCA与中间区域MCA之间。在这种情况下，第三输入线ILc可以穿过第二延伸区域SPA2和驱动电路区域DCA。
在实施例中，布置在布线区域DWA和驱动电路区域DCA中的像素PX可以被配置为共享像素电路PC。被配置为发射相同颜色的光的像素PX的显示元件DPE可以由一个像素电路PC共同驱动。由一个像素电路PC共同驱动的多个显示元件DPE可以彼此电连接。像素电路PC可以布置在显示元件DPE附近。在平面图中，像素电路PC可以与显示元件DPE中的一个部分地重叠。作为示例，如图22中所示，第一红色显示元件DPEr1和第二红色显示元件DPEr2可以通过导电层PCL电连接到一个像素电路PC。第一红色显示元件DPEr1和第二红色显示元件DPEr2可以被配置为借助于一个像素电路PC来发光。
如图23中所示，导电层PCL可以将第一红色显示元件DPEr1的像素电极211和第二红色显示元件DPEr2的像素电极211电连接。在实施例中，导电层PCL可以设置在第一绝缘层115上、电连接到在导电层PCL下方的像素电路PC并且通过第二绝缘层116上的连接电极CML电连接到第三绝缘层117上的像素电极211。在另一实施例中，导电层PCL可以设置在第二绝缘层116上、电连接到第三绝缘层117上的像素电极211并且通过第一绝缘层115上的连接电极CML电连接到像素电路PC。
在平面图中，导电层PCL、第一红色显示元件DPEr1和第二红色显示元件DPEr2可以与驱动电路区域DCA中的驱动电路DC和/或第二输入线ILb重叠。在平面图中，导电层PCL、第一红色显示元件DPEr1和第二红色显示元件DPEr2可以与布线区域DWA中的第一输入线ILa重叠。图23示出了其中在平面图中导电层PCL、第一红色显示元件DPEr1和第二红色显示元件DPEr2与驱动电路DC和第二输入线ILb重叠的示例。
根据实施例，因为驱动电路布置在拐角区域中的切开部分(例如，第二拐角区域的延伸区域和相邻区域)中，所以第一拐角区域(例如，中间区域)的像素配置结构和分辨率被实现为与主显示区域的像素配置结构和分辨率相同，并且因此，可以提高存在于主显示区域与拐角区域之间的边界处的可视性。驱动电路可以位于切开部分的入口部分或末端部分中。当拐角区域中的驱动电路的位置远离主显示区域时，拐角区域的具有与主显示区域的像素配置结构和分辨率相同的像素配置结构和分辨率的区可以增大。
实施例可以提供能够提高拐角区域的可视性的显示面板和显示装置。
应理解，在本文中描述的实施例应仅在描述性意义上被考虑，并且不是出于限制的目的。每一个实施例内的特征或方面的描述通常应被认为可用于其它实施例中的其它类似特征或方面。尽管已经参考附图描述了一个或多个实施例，但是本领域普通技术人员将理解，可以在形式和细节上对其进行各种改变，而不脱离由权利要求限定的精神和范围。

Claims (20)

1.一种显示面板，包括：
基板，包括主显示区域和从所述主显示区域的拐角开始延伸的拐角区域，其中，所述拐角区域包括第一拐角区域和第二拐角区域，所述第一拐角区域与所述主显示区域相邻，并且所述第二拐角区域在所述第一拐角区域外侧；
第一输入线，布置在所述第一拐角区域中；
第二输入线，布置在所述第二拐角区域中；
第三输入线，将所述第一输入线连接到所述第二输入线；
第一像素电路和连接到所述第一像素电路的第一显示元件，各自布置在所述第一拐角区域中；
第二像素电路和连接到所述第二像素电路的第二显示元件，各自布置在所述第二拐角区域中；以及
驱动电路，布置在所述第二拐角区域中，连接到所述第二输入线并且被配置为将电信号供应到所述第一像素电路和所述第二像素电路。
2.根据权利要求1所述的显示面板，其中，所述第二拐角区域包括彼此分开的多个延伸区域，
所述多个延伸区域中的每一个被划分为第一延伸区域和第二延伸区域，并且
所述驱动电路布置在所述第一延伸区域中。
3.根据权利要求2所述的显示面板，其中，所述第一延伸区域在所述第一拐角区域与所述第二延伸区域之间。
4.根据权利要求3所述的显示面板，其中，所述第一延伸区域的分辨率小于所述第一拐角区域的分辨率，并且等于所述第二延伸区域的分辨率。
5.根据权利要求4所述的显示面板，其中，所述主显示区域的分辨率等于所述第一拐角区域的所述分辨率。
6.根据权利要求2所述的显示面板，其中，所述第一拐角区域中的所述第一显示元件的布置与所述主显示区域中的显示元件的布置相同，并且与所述延伸区域中的所述第二显示元件的布置相同或不同。
7.根据权利要求2所述的显示面板，其中，所述第二延伸区域在所述第一拐角区域与所述第一延伸区域之间。
8.根据权利要求7所述的显示面板，其中，所述第一延伸区域的分辨率小于所述第一拐角区域的分辨率，并且所述第二延伸区域的分辨率等于所述第一拐角区域的所述分辨率。
9.根据权利要求8所述的显示面板，其中，所述主显示区域的分辨率等于所述第一拐角区域的所述分辨率。
10.根据权利要求7所述的显示面板，其中，所述第一拐角区域中的所述第一显示元件的布置与所述主显示区域中的显示元件的布置相同，与所述第二延伸区域中的所述第二显示元件的布置相同，并且与所述第一延伸区域中的所述第二显示元件的布置相同或不同。
11.根据权利要求2所述的显示面板，其中，所述第二显示元件被提供为多个以包括多个第二显示元件，并且所述多个第二显示元件布置在所述延伸区域中，并且
所述多个第二显示元件中的布置在所述第一延伸区域中的一些第二显示元件的像素电极彼此电连接。
12.根据权利要求1至11中任一项所述的显示面板，其中，所述第一输入线与所述第二输入线设置在同一层中，并且与所述第三输入线设置在不同的层中。
13.根据权利要求1至11中任一项所述的显示面板，其中，所述第一显示元件与所述第一输入线重叠。
14.根据权利要求1所述的显示面板，其中，所述第二显示元件与所述驱动电路重叠。
15.根据权利要求1所述的显示面板，其中，所述第二显示元件与所述第二输入线重叠。
16.根据权利要求1所述的显示面板，其中，所述第一显示元件被提供为多个以包括多个第一显示元件，并且所述多个第一显示元件布置在所述第一拐角区域中，并且
布置在所述第一拐角区域中的所述多个第一显示元件中的一些第一显示元件的像素电极彼此电连接。
17.一种显示面板，包括第一显示区域和第二显示区域，
其中，所述第一显示区域包括中心区域、第一区域和第二区域，所述第一区域在第一方向上与所述中心区域相邻，并且所述第二区域在与所述第一方向交叉的第二方向上与所述中心区域相邻，并且
所述第二显示区域包括所述第一区域与所述第二区域之间的拐角区域，所述拐角区域包括第一拐角区域和第二拐角区域，所述第一拐角区域与所述第一显示区域相邻，并且所述第二拐角区域在所述第一拐角区域外侧，
所述显示面板包括：
第一输入线，布置在外围区域和所述第一拐角区域中，所述外围区域在所述第一区域外侧；
第二输入线，布置在所述第二拐角区域中；
第三输入线，将所述第一输入线连接到所述第二输入线；
第一驱动电路，布置在所述外围区域中，连接到所述第一输入线并且被配置为将电信号供应到所述第一显示区域中的像素电路；以及
第二驱动电路，布置在所述第二拐角区域中，连接到所述第二输入线并且被配置为将电信号供应到所述第一拐角区域中的像素电路和所述第二拐角区域中的像素电路。
18.根据权利要求17所述的显示面板，其中，所述第二拐角区域包括彼此分开的多个延伸区域，
所述多个延伸区域中的每一个被划分为第一延伸区域和第二延伸区域，并且
所述第二驱动电路布置在所述第一延伸区域中。
19.根据权利要求18所述的显示面板，其中，所述第一延伸区域在所述第一拐角区域与所述第二延伸区域之间。
20.根据权利要求18所述的显示面板，其中，所述第二延伸区域在所述第一拐角区域与所述第一延伸区域之间。
CN202310655894.7A 2022-07-26 2023-06-05 显示面板 Pending CN117460323A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0092642 2022-07-26
KR1020220092642A KR20240015218A (ko) 2022-07-26 2022-07-26 표시패널

Publications (1)

Publication Number Publication Date
CN117460323A true CN117460323A (zh) 2024-01-26

Family

ID=89582384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310655894.7A Pending CN117460323A (zh) 2022-07-26 2023-06-05 显示面板

Country Status (3)

Country Link
US (1) US20240040868A1 (zh)
KR (1) KR20240015218A (zh)
CN (1) CN117460323A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220138498A (ko) * 2021-04-02 2022-10-13 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치

Also Published As

Publication number Publication date
KR20240015218A (ko) 2024-02-05
US20240040868A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
CN110911443B (zh) 平铺显示装置
CN112840475A (zh) 显示设备
US10734089B2 (en) Semiconductor device, display module, and electronic device
US11107416B2 (en) Display device
CN110911445A (zh) 显示装置
CN113380196A (zh) 显示装置及驱动显示装置的方法
CN117460323A (zh) 显示面板
US11488536B2 (en) Display apparatus
WO2022222151A1 (zh) 一种显示基板、显示面板及显示设备
US20230386412A1 (en) Display device
CN115244706A (zh) 显示基板及其制备方法、显示装置
US11102893B2 (en) Display device
CN117711326A (zh) 显示装置
US20230134423A1 (en) Display panel and display apparatus
US20230209892A1 (en) Display device
US20220310736A1 (en) Display apparatus
TWI793914B (zh) 顯示裝置
US20240147785A1 (en) Display Substrate and Preparation Method Therefor, and Display Apparatus
US20220077271A1 (en) Display panel and display apparatus
US20210399077A1 (en) Display device
US20210202656A1 (en) Display device
CN114746929A (zh) 显示装置
US20240040869A1 (en) Display panel
US20230386405A1 (en) Display apparatus
CN219288078U (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication