CN219288078U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN219288078U
CN219288078U CN202223144493.5U CN202223144493U CN219288078U CN 219288078 U CN219288078 U CN 219288078U CN 202223144493 U CN202223144493 U CN 202223144493U CN 219288078 U CN219288078 U CN 219288078U
Authority
CN
China
Prior art keywords
transistor
electrode
sub
driving
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202223144493.5U
Other languages
English (en)
Inventor
崔钟炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN219288078U publication Critical patent/CN219288078U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

提供了一种显示装置，所述显示装置包括：发光元件；驱动晶体管，包括驱动沟道，并且被配置为基于所述驱动晶体管的栅极电极的电压将驱动电流供应到所述发光元件；第一晶体管，包括第一沟道并且连接到所述驱动晶体管的第一电极和第二电极中的一者；发光控制线，连接到所述第一晶体管的栅极电极；第二晶体管，包括第二沟道，并且连接到所述驱动晶体管的所述第二电极；第一扫描线，连接到所述第二晶体管的栅极电极；以及屏蔽层，在厚度方向上与所述第一扫描线重叠。

Description

显示装置
相关申请的交叉引用
本申请要求于2021年11月25日在韩国知识产权局提交的第10-2021-0164519号韩国专利申请的优先权和从其获得的所有权益，其内容通过引用的方式整体并入本文中。
技术领域
本公开总体上涉及显示装置。更具体地，本公开涉及一种显示装置，其具有与用于晶体管的信号线重叠的屏蔽层，由此防止在基底中产生感应电荷。
背景技术
随着信息社会的发展，对用于显示图像的显示装置的需求正在以各种形式增加。例如，显示装置正被应用于各种电子装置，诸如智能电话、数字相机、笔记本计算机、导航系统和智能电视。显示装置可以包括平板显示装置，诸如液晶显示装置(LCD)、场发射显示装置(FED)或有机发光显示装置(OLED)。
有机发光显示装置可以包括多个像素，其中，多个像素中的每一个包括：发光元件；驱动晶体管，用于基于驱动晶体管的栅极电极的电压来控制从电源供应到发光元件的驱动电流的量；以及多个开关晶体管，基于扫描线的扫描信号而切换。
作为多个晶体管的不同类型的薄膜晶体管可以应用于像素电路和驱动器电路。例如，多个晶体管中的每一个可以实现为N沟道金属氧化物半导体(NMOS)晶体管或P沟道金属氧化物半导体(PMOS)晶体管。在基底上设置不同类型的晶体管可以允许调整显示装置的载流子(电子或空穴)迁移率、漏电流特性、高分辨率特性等。就此而言，NMOS晶体管可以基于栅极高电压而导通，而PMOS晶体管可以基于栅极低电压而导通。出于此原因，在包括NMOS晶体管和PMOS晶体管两者的显示装置中，具有相反相位的信号可以分别施加到连接到NMOS晶体管的栅极电极的用于NMOS晶体管的信号线和连接到PMOS晶体管的栅极电极的用于PMOS晶体管的信号线。因此，在基底的位于与用于NMOS晶体管的信号线和用于PMOS晶体管的信号线相邻设置的驱动晶体管下方的部分中可能产生无意的感应电荷。感应电荷可能影响驱动晶体管的半导体沟道区(沟道)中的载流子的移动方向和迁移率。因此，驱动晶体管的元件特性可能由于感应电荷而改变。
实用新型内容
本公开的目的是提供一种显示装置，其中可以防止或减少由于连接到NMOS晶体管的栅极电极的用于NMOS晶体管的信号线和连接到PMOS晶体管的栅极电极的用于PMOS晶体管的信号线而在基底中产生的感应电荷所引起的驱动晶体管的元件特性的变化。
本公开的目的不限于上述目的。可以基于以下描述来理解本公开的未提及的其他目的和优点，并且可以基于本公开的实施例来更清楚地理解本公开的未提及的其他目的和优点。此外，将容易理解，可以使用在权利要求中所示的手段及其组合来实现本公开的目的和优点。
根据本公开的实施例，一种显示装置包括：发光元件；驱动晶体管，包括驱动沟道，并且被配置为基于所述驱动晶体管的栅极电极的电压将驱动电流供应到所述发光元件；第一晶体管，包括第一沟道并且连接到所述驱动晶体管的第一电极和第二电极中的一者；发光控制线，连接到所述第一晶体管的栅极电极；第二晶体管，包括第二沟道并且连接到所述驱动晶体管的所述第二电极；第一扫描线，连接到所述第二晶体管的栅极电极；以及屏蔽层，在厚度方向上与所述第一扫描线重叠。
所述发光控制线和所述第一扫描线中的每一者可以在第一方向上延伸，并且所述驱动晶体管的所述栅极电极可以在与所述第一方向相交的第二方向上设置在所述发光控制线与所述第一扫描线之间。
所述第一晶体管可以基于栅极低电压被导通，所述第二晶体管可以基于栅极高电压被导通，并且所述栅极低电压可以低于所述栅极高电压。
所述驱动沟道具有第一材料，所述第二沟道具有与所述第一材料不同的第二材料，所述第一材料可以包括多晶硅，并且所述第二材料可以包括氧化物半导体。
所述屏蔽层、所述驱动沟道和所述第一沟道可以设置在同一层中。
所述第一晶体管可以连接到所述驱动晶体管的所述第二电极，所述显示装置还可以包括第三晶体管，所述第三晶体管具有第三沟道并且连接到所述发光元件的第一电极，并且所述屏蔽层可以连接到所述第三晶体管的第一电极。
所述第三晶体管的所述第一电极可以连接到被施加第一初始化电压的第一初始化电压线。
所述显示装置还可以包括连接到所述第三晶体管的栅极电极的第二扫描线。
所述第一扫描线可以包括第一子扫描线和设置在所述第一子扫描线上方的第二子扫描线，并且所述第二晶体管的所述第二沟道可以设置在所述第一子扫描线与所述第二子扫描线之间。
所述第一子扫描线和所述第二子扫描线可以接收相同的信号。
所述第一子扫描线可以连接到所述第二子扫描线。
所述屏蔽层可以设置在所述第一子扫描线下面，并且可以在所述厚度方向上与所述第一子扫描线和所述第二子扫描线重叠。
所述第一晶体管的第一电极可以连接到被施加第一驱动电压的第一驱动电压线，并且所述屏蔽层可以连接到所述第一驱动电压线。
所述驱动晶体管还可以包括设置在所述驱动沟道下方的光阻挡层，并且所述屏蔽层和所述光阻挡层设置在同一层中。
根据本公开的实施例，一种显示装置包括：基底；第一半导体层，包括第一沟道并且设置在所述基底上；第一栅极绝缘膜，设置在所述第一半导体层上；第一栅极层，包括与所述第一沟道重叠的第一信号线并且设置在所述第一栅极绝缘膜上；第一层间绝缘膜，设置在所述第一栅极层上；第二栅极层，包括第一子信号线并且设置在所述第一层间绝缘膜上；第二层间绝缘膜，设置在所述第一子信号线上；第二半导体层，包括第二沟道并且设置在所述第二层间绝缘膜上；第二栅极绝缘膜，设置在所述第二半导体层上；第三栅极层，包括第二子信号线并且设置在所述第二栅极绝缘膜上；以及屏蔽层，与所述第一子信号线和所述第二子信号线中的至少一者重叠。
所述第一子信号线和所述第二子信号线可以彼此重叠。
所述第一子信号线和所述第二子信号线可以接收相同的信号。
所述第一子信号线和所述第二子信号线中的每一者可以与所述第二沟道重叠，并且所述第一信号线可以与所述第一沟道重叠。
根据本公开的另一实施例，一种显示装置包括：发光元件；驱动晶体管，被配置为基于所述驱动晶体管的栅极电极的电压向所述发光元件提供驱动电流，其中，所述驱动电流从所述驱动晶体管的第一电极流到第二电极；第一晶体管，包括第一沟道并且连接到所述发光元件的第一电极；第二晶体管，包括第二沟道并且连接到所述驱动晶体管的所述第二电极；第一扫描线，连接到所述第二晶体管的栅极电极；以及屏蔽层，连接到所述第一晶体管的第一电极并且与所述第一扫描线重叠。
所述第一沟道可以包括与所述第二沟道的材料不同的材料，并且所述第一扫描线可以包括第一子扫描线和设置在所述第一子扫描线上方的第二子扫描线，并且所述第一子扫描线可以与所述第二子扫描线在厚度方向上重叠。
根据实施例的显示装置，屏蔽层可以设置为与连接到NMOS晶体管的栅极电极的用于NMOS晶体管的信号线和连接到PMOS晶体管的栅极电极的用于PMOS晶体管的信号线重叠，由此防止在基底中产生感应电荷。因此，可以保持驱动晶体管的元件特性。
本公开的效果不限于上述效果，并且本领域技术人员根据以下描述将清楚地理解未提及的其他效果。
附图说明
通过参考所附附图详细描述本公开的实施例，本公开的以上以及其他方面和特征将变得更加明显，在附图中：
图1是示出根据实施例的显示装置的立体图；
图2是示出根据实施例的显示装置的平面图；
图3是示出根据实施例的显示装置的框图；
图4是示出根据实施例的子像素的详细电路图；
图5是供应到图4所示的子像素的多个信号中的每个信号的波形图；
图6是示出根据实施例的子像素的详细平面图；
图7是示出图6的第一半导体层、第一栅极层、第二栅极层和第二半导体层的平面图；
图8是示出图6的第二半导体层、第三栅极层、第一数据导电层和第二数据导电层的平面图；
图9是示出图6的I-I'的示例的截面图；
图10是示出图6的II-II'的示例的截面图；
图11是示出图6的III-III'的示例的截面图；
图12是示出根据另一实施例的子像素的详细平面图；
图13是示出图12的IV-IV'的示例的截面图；
图14是示出图12的V-V'的示例的截面图；
图15是示出根据又一实施例的子像素的详细平面图；
图16是示出图15中所示的子像素的一些层的平面图；
图17是示出图15的VII-VII'的示例的截面图；
图18是示出图15的VIII-VIII'的示例的截面图；
图19是示出根据再一实施例的子像素的详细平面图；
图20是示出图19中的X-X'的示例的截面图。
具体实施方式
为了图示的简单和清楚，附图中的元件不一定按比例绘制。不同附图中的相同的附图标记表示相同或相似的元件，并且因此执行相似的功能。此外，为了简化描述，省略了众所周知的步骤和元件的描述和细节。此外，在本公开的以下详细描述中，阐述了许多具体细节以便提供对本公开的透彻理解。然而，将理解的是，可以在没有这些具体细节的情况下实践本公开。在其他情况下，没有详细描述的众所周知的方法、过程、组件和电路，以免不必要地模糊本公开的各方面。下面进一步图示并描述各种实施例的示例。将理解的是，本文中的描述不旨在将权利要求限制于所描述的具体实施例。相反，本文中的描述旨在覆盖可以包括在由所附权利要求限定的本公开的精神和范围内的替代、修改和等同物。
在用于描述本公开的实施例的附图中公开的形状、尺寸、比例、角度、数量等是示例，并且本公开不限于此。相同的附图标记在本文中指代相同的元件。此外，为了简化描述，省略了众所周知的步骤和元件的描述和细节。此外，在本公开的以下详细描述中，阐述了许多具体细节以便提供对本公开的透彻理解。然而，将理解的是，可以在没有这些具体细节的情况下实践本公开。在其他情况下，没有详细描述众所周知的方法、过程、组件和电路，以免不必要地模糊本公开的各方面。
本文中使用的术语仅用于描述特定实施例的目的，并且不旨在限制本公开。除非上下文另有明确说明，否则如本文中使用的，单数形式“一”和“一个”也旨在包括复数形式。将进一步理解的是，当在本说明书中使用时，术语“包括(comprise，comprising)”和“包含(include，including)”指定存在所陈述的特征、整数、操作、元件和/或组件，但是不排除存在或添加一个或多个其他特征、整数、操作、元件、组件和/或它们的部分。如本文中使用的，术语“和/或”包括相关联的所列项目中的一项或多个项的任何组合和所有组合。诸如“……中的至少一个(种/者)”的表述当在一列元素之后时可以修饰全部的一列元素，并且可以不修饰此列的单独的元素。当提及“C至D”时，除非另有说明，否则这意味着包括C至包括D。
将理解的是，尽管本文可以使用术语“第一”、“第二”和“第三”等来描述各种元件、组件、区域、层和/或区间，但是这些元件、组件、区域、层和/或区间不应受这些术语的限制。这些术语用于将一个元件、组件、区域、层或区间与另一元件、组件、区域、层或区间区分开。因此，在不脱离本公开的精神和范围的情况下，下面描述的第一元件、第一组件、第一区域、第一层或第一区间可以被称为第二元件、第二组件、第二区域、第二层或第二区间。
另外，还将理解的是，当第一元件或层被称为“在”第二元件或层“上”或“之下”时，第一元件可以直接设置在第二元件上或之下，或者可以间接设置在第二元件上或之下且第三元件或层设置在第一元件或层与第二元件或层之间。将理解的是，当元件或层被称为“连接到”或“耦接到”另一元件或层时，元件或层可以直接在另一元件或层上、连接到或耦接到另一元件或层，或者可以存在一个或多个居间元件或层。另外，还将理解的是，当元件或层被称为在两个元件或层“之间”时，其可以是两个元件或层之间的唯一元件或层，或者也可以存在一个或多个居间元件或层。
此外，如本文中使用的，当层、膜、区域或板等可以设置在另一层、膜、区域或板等“上”或“顶部”时，前者可以直接接触后者，或者又一层、膜、区域或板等可以设置在前者与后者之间。如本文中使用的，当层、膜、区域或板等直接设置在另一层、膜、区域或板等“上”或“顶部”时，前者直接接触后者，并且又一层、膜、区域或板等不设置在前者与后者之间。此外，如本文中使用的，当层、膜、区域或板等可以设置在另一层、膜、区域或板等“下面”或“下方”时，前者可以直接接触后者，或者又一层、膜、区域或板等可以设置在前者与后者之间。如本文中使用的，当层、膜、区域或板等直接设置在另一层、膜、区域或板等“下面”或“下方”时，前者直接接触后者，并且又一层、膜、区域或板等不设置在前者与后者之间。
除非另有定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，除非在本文中明确地如此定义，否则术语(诸如在常用词典中定义的术语)应解释为具有与在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于形式化的意义来解释。
在一个示例中，当特定实施例可以不同地实现时，在特定框中指定的功能或操作可以以与在流程图中指定的顺序不同的顺序发生。例如，两个连续的框可以实际上同时执行。根据相关的功能或操作，可以以相反的顺序执行框。
在时间关系(例如，两个事件之间的时间在先关系，诸如“在……之后”、“继……之后”、“在……之前”等)的描述中，除非未表明“直接在……之后”、“直接继……之后”或“直接在……之前”，否则在它们之间可能发生另一事件。本公开的各种实施例的特征可以部分地或全部地彼此组合，并且可以在技术上彼此相关联或彼此操作。实施例可以彼此独立地实现，并且可以以关联关系一起实现。为了便于解释，本文中可以使用空间相对术语，例如“之下”、“下面”、“下”、“下方”、“上方”和“上”等，来描述如图中所示的一个元件或特征与另一元件或特征的关系。将理解的是，除了在图中描绘的取向之外，空间相对术语旨在涵盖装置在使用或操作中的不同取向。例如，当附图中的装置可以被翻转时，被描述为在其他元件或特征“下面”或“之下”或“下方”的元件将被定向为在其他元件或特征“上方”。因此，空间相对术语“下面”和“下方”可以涵盖上方和下面两者的取向。装置可以以其他方式取向，例如，旋转90度或处于其他取向，并且应当相应地解释本文使用的空间相对术语。
本文使用的术语“第一方向(X轴方向)”、“第二方向(Y轴方向)”和“第三方向(Z轴方向)”不应仅被解释为具有其中第一方向、第二方向和第三方向彼此垂直的几何关系。“第一方向(X轴方向)”、“第二方向(Y轴方向)”和“第三方向(Z轴方向)”可以被解释为在本文的组件可以功能地工作的范围内具有更宽的方向。
图1是示出根据实施例的显示装置的立体图。图2是示出根据实施例的显示装置的平面图。图3是示出根据实施例的显示装置的框图。
如本文中使用的，“顶”和“顶面”表示来自显示面板10的光发射所沿的方向，即，Z轴方向。此外，如本文使用的，“底”和“底面”是指与Z轴方向相反的方向。此外，“左”、“右”、“上”和“下”表示显示面板10在平面图中的方向。例如，“左”表示与X轴方向相反的方向，“右”表示X轴方向，“上”表示Y轴方向，并且“下”表示与Y轴方向相反的方向。
参考图1、图2和图3，显示装置1显示运动图像或静止图像，并且可以用作诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子书、便携式多媒体播放器(PMP)、导航设备和超便携移动PC(UMPC)之类的便携式电子装置中的每一者以及诸如电视机、膝上型计算机、监视器、广告牌、物联网(IOT)等之类的各种产品中的每一者的显示屏。
显示装置1可以被实现为发光显示装置，诸如使用有机发光二极管的有机发光显示装置、包括量子点发光层的量子点发光显示装置、包括无机半导体的无机发光显示装置或使用微米或纳米发光二极管(微米LED或纳米LED)的微型发光显示装置。在下文中，描述了显示装置1被实现为有机发光显示装置的示例。然而，本公开不限于此。
显示装置1包括显示面板10、显示驱动器电路200和电路板300。
显示面板10可以具有矩形平面，该矩形平面具有在第一方向(X轴方向)上延伸的短边和在与第一方向(X轴方向)相交的第二方向(Y轴方向)上延伸的长边。在第一方向(X轴方向)上延伸的短边和在第二方向(Y轴方向)上延伸的长边彼此相遇的拐角可以被倒圆成具有预定义的曲率，或者可以以直角形成。显示面板10的平面形状不限于四边形，并且可以形成为其他多边形、圆形或椭圆形。显示面板10可以形成为平坦的。然而，本公开不限于此。可替代地，显示面板可以包括形成在左端和右端中的每一者处并且具有恒定曲率或变化曲率的弯曲部分。另外，显示面板10可以柔性地形成，使得显示面板可以是可弯折的、可折叠的或可卷曲的。
显示面板10可以包括其中形成子像素SP以显示图像的显示区域DA和作为围绕显示区域DA的周围区域的非显示区域NDA。在显示区域DA中，不仅可以设置子像素SP，而且还可以设置连接到子像素SP的扫描线SL、发光控制线EL、数据线DL和第一驱动电压线VDDL。扫描线SL和发光控制线EL可以并排布置并且可以在第一方向(X轴方向)上延伸，而数据线DL可以并排布置并且可以在与第一方向(X轴方向)相交的第二方向(Y轴方向)上延伸。第一驱动电压线VDDL可以并排布置并且在第二方向(Y轴方向)上延伸，并且可以设置在显示区域DA中。并排布置并在第二方向(Y轴方向)上延伸并且设置在显示区域DA中的第一驱动电压线VDDL可以在非显示区域NDA中彼此连接。
多个子像素SP中的每一个可以连接到多条扫描线SL中的至少一条、多条数据线DL中的一条、多条发光控制线EL中的至少一条和第一驱动电压线VDDL。图2示出多个子像素SP中的每一个连接到两条扫描线SL、一条数据线DL、一条发光控制线EL和一条第一驱动电压线VDDL。然而，本公开不限于此。例如，多个子像素SP中的每一个可以连接到四条扫描线SL而不是两条扫描线SL。
多个子像素SP中的每一个可以包括驱动晶体管、至少一个晶体管、发光元件和电容器。当从扫描线SL向晶体管施加扫描信号时，晶体管可以导通，使得数据线DL的数据电压可以施加到驱动晶体管的栅极电极。驱动晶体管可以基于施加到其栅极电极的数据电压向发光元件提供驱动电流。因此，发光元件可以发光。驱动晶体管和至少一个晶体管中的每一者可以被实现为薄膜晶体管。发光元件可以基于驱动晶体管的驱动电流发光。发光元件可以被实现为包括第一电极、有机发光层和第二电极的有机发光二极管。电容器可以起到将施加到驱动晶体管的栅极电极的数据电压保持在恒定电平的作用。
非显示区域NDA可以被限定为从显示区域DA的外边缘到显示面板10的外边缘的区域。在非显示区域NDA中，可以设置用于将扫描信号施加到扫描线SL的扫描驱动器电路400、位于数据线DL与显示驱动器电路200之间的扇出线FL以及连接到显示驱动器电路200的焊盘DP。显示驱动器电路200和焊盘DP可以设置为与显示面板10的一侧的边缘相邻。焊盘DP与显示面板10的一侧的边缘之间的间隔可以小于显示驱动器电路200与显示面板10的一侧的边缘之间的间隔。
扫描驱动器电路400可以经由多条扫描控制线SCL连接到显示驱动器电路200。扫描驱动器电路400可以经由多条扫描控制线SCL从显示驱动器电路200接收扫描控制信号SCS和发射控制信号ECS。
扫描驱动器电路400可以包括如图3中所示的扫描驱动器410和发光控制驱动器420。
扫描驱动器410可以基于扫描控制信号SCS生成扫描信号，并且可以将扫描信号顺序地输出到扫描线SL。发光控制驱动器420可以基于发射控制信号ECS生成发光控制信号，并且可以将发光控制信号顺序地输出到发光控制线EL。扫描线SL可以包括如图4中所示的初始化扫描线GI、第一扫描线GC和第二扫描线GW。发光控制线EL可以是如图4中所示的发光控制线EM。
扫描驱动器电路400可以包括多个薄膜晶体管。扫描驱动器电路400可以形成在与其中形成有子像素SP的薄膜晶体管的层相同的层中。图2示出了扫描驱动器电路400形成在显示区域DA的一侧，例如，形成在左侧非显示区域NDA中。然而，本公开不限于此。例如，扫描驱动器电路400可以形成在显示区域DA的两个相对侧中的每一侧，例如，形成在左侧非显示区域NDA和右侧非显示区域NDA中的每一者中。
显示驱动器电路200可以包括如图3中所示的时序控制器210、数据驱动器220和电源单元230。
时序控制器210从电路板300接收数字视频数据DATA和时序信号。时序控制器210可以基于时序信号生成用于控制扫描驱动器410的操作时序的扫描控制信号SCS，并且可以基于时序信号生成用于控制发光控制驱动器420的操作时序的发射控制信号ECS，并且可以基于时序信号生成用于控制数据驱动器220的操作时序的数据控制信号DCS。时序控制器210可以经由多条扫描控制线SCL将扫描控制信号SCS输出到扫描驱动器410，并且可以经由多条扫描控制线SCL将发射控制信号ECS输出到发光控制驱动器420。时序控制器210可以将数字视频数据DATA和数据控制信号DCS输出到数据驱动器220。
数据驱动器220可以将数字视频数据DATA转换为模拟正/负数据电压，并且经由扇出线FL将转换后的数据电压输出到数据线DL。可以基于扫描驱动器电路400的扫描信号来选择子像素SP，并且可以将数据电压供应到所选择的子像素SP。
电源单元230可以生成第一驱动电压并且将第一驱动电压供应到第一驱动电压线VDDL。此外，电源单元230可以生成第二驱动电压，并且将第二驱动电压供应到多个子像素SP中的每一个的有机发光二极管的阴极电极或供应到第二驱动电压线VSSL。第一驱动电压可以是用于驱动有机发光二极管的高电位电压，并且第二驱动电压可以是用于驱动有机发光二极管的低电位电压。即，第一驱动电压可以具有比第二驱动电压的电位高的电位。
显示驱动器电路200可以被实现为集成电路(IC)，并且可以使用COG(玻璃上芯片)方案、COP(塑料上芯片)方案或超声波接合方案附着到显示面板10。然而，本公开不限于此。例如，显示驱动器电路200可以附着在电路板300上。
电路板300可以使用各向异性导电膜附着在焊盘DP上。因此，电路板300的引线可以分别电连接到焊盘DP。电路板300可以被实现为柔性印刷电路板、印刷电路板或诸如覆晶膜的柔性膜。
图4是示出根据实施例的子像素的详细电路图，并且图5是供应到图4所示的子像素的多个信号中的每个信号的波形图。
参照图4和图5，子像素SP包括驱动晶体管DT、发光元件EML、开关元件和第一电容器C1。开关元件包括第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6。
子像素SP可以连接到初始化扫描线GI、第一扫描线GC、第二扫描线GW和数据线DL。此外，子像素SP可以连接到被供应第一驱动电压的第一驱动电压线VDDL、被供应第一初始化电压的第一初始化电压线VIL1、被供应第二初始化电压的第二初始化电压线VIL2和被供应第二驱动电压的第二驱动电压线VSSL。子像素SP可以连接到被供应发光控制信号EMs的发光控制线EM。
驱动晶体管DT基于施加到其栅极电极的数据电压来控制源极-漏极电流Isd(在下文中被称为“驱动电流”)。流过驱动晶体管DT的沟道的驱动电流Isd与驱动晶体管DT的栅极-源极电压Vsg与阈值电压Vth之间的差的平方成比例，如等式1所示。
<等式1>
Isd＝k'×(Vsg–Vth)2
在这方面，k'是基于驱动晶体管DT的结构和物理特性确定的比例系数，Vsg是驱动晶体管DT的源极-栅极电压，并且Vth是驱动晶体管DT的阈值电压。
驱动晶体管DT可以控制供应到发光元件EML的驱动电流。驱动晶体管DT的栅极电极可以连接到第三节点N3，驱动晶体管DT的第一电极可以连接到第一节点N1，并且驱动晶体管DT的第二电极可以连接到第二节点N2。例如，驱动晶体管DT的第一电极可以是源极电极，并且驱动晶体管DT的第二电极可以是漏极电极。然而，本公开不限于此。
发光元件EML可以接收驱动电流并且使用驱动电流发光。发光元件EML的发光量或亮度可以与驱动电流的大小成比例。
发光元件EML可以被实现为包括阳极电极、阴极电极和设置在阳极电极与阴极电极之间的有机发光层的有机发光二极管。可替代地，发光元件EML可以被实现为包括阳极电极、阴极电极和设置在阳极电极与阴极电极之间的无机半导体的无机发光元件。可替代地，发光元件EML可以被实现为包括阳极电极、阴极电极和设置在阳极电极与阴极电极之间的量子点发光层的量子点发光元件。可替代地，发光元件EML可以被实现为微型发光二极管。
发光元件EML的阳极电极可以连接到第四节点N4。发光元件EML的阳极电极可以经由第四节点N4连接到第一晶体管ST1的第二电极和第三晶体管ST3的第二电极。
第一晶体管ST1可以基于发光控制线EM的发光控制信号EMs而导通，使得作为驱动晶体管DT的第二电极的第二节点N2和作为发光元件EML的阳极电极的第四节点N4彼此连接。第一晶体管ST1的栅极电极连接到发光控制线EM，第一晶体管ST1的第一电极连接到驱动晶体管DT的第二电极，并且第一晶体管ST1的第二电极连接到发光元件EML的阳极电极。当第一晶体管ST1被导通时，驱动电流Isd可以被供应到发光元件EML。例如，第一晶体管ST1的第一电极可以是源极电极，并且第二电极可以是漏极电极。然而，本公开不限于此。
第二晶体管ST2可以基于施加到第一扫描线GC的第一扫描信号GCs而导通，以将作为驱动晶体管DT的第二电极的第二节点N2连接到作为驱动晶体管DT的栅极电极的第三节点N3。第二晶体管ST2的栅极电极可以连接到第一扫描线GC，第二晶体管ST2的第一电极可以连接到第二节点N2，并且第二晶体管ST2的第二电极可以连接到第三节点N3。第二晶体管ST2的第二电极可以经由第三节点N3连接到驱动晶体管DT的栅极电极、第五晶体管ST5的第二电极和第一电容器C1的第一电容器电极。例如，第二晶体管ST2的第一电极可以是漏极电极，并且第二晶体管ST2的第二电极可以是源极电极。然而，本公开不限于此。
第三晶体管ST3可以基于第二扫描线GW的第二扫描信号GWs而导通，以将第一初始化电压线VIL1连接到作为发光元件EML的第一电极的第四节点N4。第三晶体管ST3可以基于第二扫描信号GW而导通，以使发光元件EML的第一电极放电至第一初始化电压。第三晶体管ST3的栅极电极可以连接到第二扫描线GW，第三晶体管ST3的第一电极可以连接到第一初始化电压线VIL1，并且第三晶体管ST3的第二电极可以连接到第四节点N4。第三晶体管ST3的第二电极可以经由第四节点N4连接到发光元件EML的第一电极和第一晶体管ST1的第二电极。例如，第三晶体管ST3的第一电极可以是源极电极，并且第三晶体管ST3的第二电极可以是漏极电极。然而，本公开不限于此。
第四晶体管ST4可以基于第二扫描线GWs的第二扫描信号GW而导通，以将数据线DL连接到作为驱动晶体管DT的第一电极的第一节点N1。第四晶体管ST4可以基于第二扫描信号GWs而导通，以将数据电压供应到第一节点N1。第四晶体管ST4的栅极电极可以连接到第二扫描线GW，第四晶体管ST4的第一电极可以连接到数据线DL，并且第四晶体管ST4的第二电极可以连接到第一节点N1。第四晶体管ST4的第二电极可以经由第一节点N1连接到驱动晶体管DT的第一电极和第六晶体管ST6的第二电极。例如，第四晶体管ST4的第一电极可以是源极电极，并且第四晶体管ST4的第二电极可以是漏极电极。然而，本公开不限于此。
第五晶体管ST5可以基于初始化扫描线GI的初始化扫描信号GIs而导通，以将第二初始化电压线VIL2连接到作为驱动晶体管DT的栅极电极的第三节点N3。第五晶体管ST5可以基于初始化扫描信号GIs而导通，使得驱动晶体管DT的栅极电极可以被放电至第二初始化电压。第五晶体管ST5的栅极电极可以连接到初始化扫描线GI，第五晶体管ST5的第一电极可以连接到第二初始化电压线VIL2，并且第五晶体管ST5的第二电极可以连接到第三节点N3。第五晶体管ST5的第二电极可以经由第三节点N3连接到驱动晶体管DT的栅极电极、第二晶体管ST2的第二电极和第一电容器C1的第一电容器电极。例如，第五晶体管ST5的第一电极可以是漏极电极，并且第五晶体管ST5的第二电极可以是源极电极。然而，本公开不限于此。
第六晶体管ST6可以基于发光控制线EM的发光控制信号EMs而导通，以将第一驱动电压线VDDL连接到作为驱动晶体管DT的第一电极的第一节点N1。第六晶体管ST6的栅极电极可以连接到发光控制线EM，第六晶体管ST6的第一电极可以连接到第一驱动电压线VDDL，并且第六晶体管ST6的第二电极可以连接到第一节点N1。第六晶体管ST6的第二电极可以经由第一节点N1电连接到驱动晶体管DT的第一电极和第四晶体管ST4的第二电极。第六晶体管ST6的第一电极可以是源极电极，并且第六晶体管ST6的第二电极可以是漏极电极。然而，本公开不限于此。
驱动晶体管DT、第一晶体管ST1、第三晶体管ST3、第四晶体管ST4和第六晶体管ST6中的每一者可以包括硅基沟道区。例如，驱动晶体管DT、第一晶体管ST1、第三晶体管ST3、第四晶体管ST4和第六晶体管ST6中的每一者可以由多晶硅和非晶硅中的一种制成。当驱动晶体管DT、第一晶体管ST1、第三晶体管ST3、第四晶体管ST4和第六晶体管ST6中的每一者由多晶硅制成时，驱动晶体管DT、第一晶体管ST1、第三晶体管ST3、第四晶体管ST4和第六晶体管ST6中的每一者可以使用LTPS(低温多晶硅)工艺形成。由低温多晶硅制成的沟道区可以具有高电子迁移率和优异的导通特性。因此，显示装置1(参见图1)包括具有优异的导通特性的驱动晶体管DT、第一晶体管ST1、第三晶体管ST3、第四晶体管ST4和第六晶体管ST6，使得多个子像素SP可以稳定地且高效地工作。
驱动晶体管DT、第一晶体管ST1、第三晶体管ST3、第四晶体管ST4和第六晶体管ST6中的每一者可以用作PMOS晶体管。例如，驱动晶体管DT、第一晶体管ST1、第三晶体管ST3、第四晶体管ST4和第六晶体管ST6中的每一者可以基于施加到其栅极电极的栅极低电压将流入其第一电极的电流输出到其第二电极。
第二晶体管ST2和第五晶体管ST5中的每一者可以包括基于氧化物半导体的沟道区。例如，第二晶体管ST2和第五晶体管ST5中的每一者可以具有共面结构，在该共面结构中栅极电极设置在基于氧化物半导体的沟道区的顶面上。具有共面结构的晶体管可以具有优异的截止电流特性，并且可以在低频率下工作以降低功耗。因此，显示装置1可以包括具有优异的截止电流特性的第二晶体管ST2和第五晶体管ST5，由此防止截止电流在像素内部流动并且稳定地保持像素内部的电压。
第二晶体管ST2和第五晶体管ST5中的每一者可以用作NMOS晶体管。例如，第二晶体管ST2和第五晶体管ST5中的每一者可以基于施加到其栅极电极的栅极高电压将流入其第一电极的电流输出到其第二电极。
第一电容器C1可以连接到作为驱动晶体管DT的栅极电极的第三节点N3和第一驱动电压线VDDL并且设置在第三节点N3与第一驱动电压线VDDL之间。例如，第一电容器C1的第一电容器电极可以连接到第三节点N3，并且第一电容器C1的第二电容器电极可以连接到第一驱动电压线VDDL，从而可以保持第一驱动电压线VDDL的电压与驱动晶体管DT的栅极电极的电压之间的差。
一起参考图5以及图4，显示装置1可以在一帧的第一时段t1、第二时段t2、第三时段t3和第四时段t4内操作。子像素SP可以接收初始化扫描信号GIs、第一扫描信号GCs、第二扫描信号GWs和发光控制信号EMs。
初始化扫描信号GIs可以在第一时段t1期间作为第二电平电压V2输出，并且可以在其余时段期间作为第一电平电压V1输出。第一扫描信号GCs可以在第二时段t2期间作为第二电平电压V2输出，并且在其余时段期间作为第一电平电压V1输出。第二扫描信号GWs可以在第三时段t3期间作为第一电平电压V1输出，并且可以在其余时段期间作为第二电平电压V2输出。发光控制信号EMs可以在第四时段t4期间作为第一电平电压V1输出，并且可以在其余时段期间作为第二电平电压V2输出。
根据本公开，第一电平电压V1可以是栅极低电压，并且第二电平电压V2可以是栅极高电压。栅极低电压可以具有比栅极高电压的电位低的电位。第二晶体管ST2和第五晶体管ST5中的每一者可以基于第二电平电压V2而导通，并且驱动晶体管DT、第一晶体管ST1、第三晶体管ST3、第四晶体管ST4和第六晶体管ST6中的每一者可以基于第一电平电压V1而导通。
第五晶体管ST5可以在一帧的第一时段t1期间接收第二电平电压V2的初始化扫描信号GIs。第五晶体管ST5可以基于第二电平电压V2的初始化扫描信号GIs而导通，使得第二初始化电压(在下文中，表示为“VI2”)可以被供应到作为驱动晶体管DT的栅极电极的第三节点N3。因此，第五晶体管ST5可以在第一时段t1期间使驱动晶体管DT的栅极电极初始化。
第二晶体管ST2可以在一帧的第二时段t2期间接收第二电平电压V2的第一扫描信号GCs。第二晶体管ST2可以基于第二电平电压V2的第一扫描信号GCs而导通，使得第二节点N2和第三节点N3可以彼此连接。
第三晶体管ST3可以在一帧的第三时段t3期间接收第二扫描信号GWs。第三晶体管ST3可以基于第一电平电压V1的第二扫描信号GWs而导通，使得第一初始化电压(在下文中，表示为“VI1”)可以被供应到作为发光元件EML的第一电极的第四节点N4。因此，第三晶体管ST3可以在第三时段t3期间使发光元件EML的第一电极初始化。
第四晶体管ST4可以在一帧的第三时段t3期间接收第二扫描信号GWs。第四晶体管ST4可以基于第一电平电压V1的第二扫描信号GWS而导通，使得数据电压(在下文中，表示为“Vdata”)可以被供应到作为驱动晶体管DT的源极电极的第一节点N1。
当驱动晶体管DT的源极电极接收到数据电压Vdata时，驱动晶体管DT的源极-栅极电压Vsg可以对应于数据电压Vdata与第二初始化电压VI2之间的差值电压(Vdata–VI2)，并且驱动晶体管DT的源极-栅极电压Vsg可以大于或等于驱动晶体管DT的阈值电压(在下文中，表示为“Vth”)(Vdata–VI2≥Vth)，驱动晶体管DT可以导通。因此，在驱动晶体管DT在第三时段t3期间被导通的时刻，可以基于数据电压Vdata、第二初始化电压VI2和驱动晶体管DT的阈值电压Vth来确定驱动晶体管DT的驱动电流Isd(Isd＝K×(Vdata–VI2–Vth)2)。驱动晶体管DT可以将驱动电流Isd供应到第二节点N2，直到源极-栅极电压Vsg达到驱动晶体管DT的阈值电压Vth。此外，第三晶体管ST3可以在第二时段t2期间导通，以将第二节点N2的电压供应到第三节点N3。以这种方式，在驱动晶体管DT导通的同时，第三节点N3的电压和驱动晶体管DT的驱动电流Isd可以改变。第四节点N4的电压可以最终收敛到数据电压Vdata与驱动晶体管DT的阈值电压Vth之间的差值电压(Vdata-Vth)。
第一晶体管ST1和第六晶体管ST6中的每一者可以在一帧的第四时段t4期间接收发光控制信号EMs。第一晶体管ST1和第六晶体管ST6中的每一者可以基于发光控制信号EMs而导通，以将驱动电流Isd供应到发光元件EML。
因为根据实施例的显示装置1包括NMOS晶体管和PMOS晶体管两者，所以具有相反相位的信号可以分别施加到连接到NMOS晶体管的栅极电极的用于NMOS晶体管的信号线和连接到PMOS晶体管的栅极电极的用于PMOS晶体管的信号线。例如，第二电平电压V2可以被施加到连接到第二晶体管ST2的第一扫描线GC和连接到第五晶体管ST5的初始化扫描线GI。第一电平电压V1可以被施加到连接到第一晶体管ST1和第六晶体管ST6的发光控制线EM以及连接到第三晶体管ST3和第四晶体管ST4的第二扫描线GW。
在包括NMOS晶体管和PMOS晶体管两者的显示装置1中，由于施加到多个晶体管ST1、ST2、ST3、ST4、ST5和ST6的电压的变化，可能在基底中产生无意的感应电荷。在基底中感应的电荷可能影响驱动晶体管DT的半导体沟道区中的载流子(诸如空穴)的移动方向和迁移率。这可能改变驱动晶体管DT的诸如阈值电压的元件特性。
在根据实施例的显示装置1中，屏蔽层LS、LS'和LS"(参见图6、图12和图15)可以设置在与驱动晶体管DT相邻的信号线下方并且与之重叠，从而防止驱动晶体管DT的元件特性改变。具体地，具有恒定电位的屏蔽层LS、LS'和LS"可以允许防止基底受到电压波动的影响，由此防止在基底中感应出电荷。因此，可以使基底对载流子的移动方向和迁移率的影响最小化，从而可以防止或减小由于在基底中产生的感应电荷引起的驱动晶体管DT的元件特性的变化。
图6是示出根据实施例的子像素的详细平面图，图7是示出图6的第一半导体层、第一栅极层、第二栅极层和第二半导体层的平面图，并且图8是示出图6中的第二半导体层、第三栅极层、第一数据导电层和第二数据导电层的平面图。图6示出了第一半导体层ACT1、第一栅极层GTL1、第二栅极层GTL2、第二半导体层ACT2、第三栅极层GTL3、第一数据导电层DTL1和第二数据导电层DLT2以此顺序堆叠的图。
第一半导体层ACT1可以包括：驱动晶体管DT的驱动沟道DT_A、第一电极DT_S和第二电极DT_D；第一晶体管ST1、第三晶体管ST3、第四晶体管ST4和第六晶体管ST6的沟道A1、A3、A4和A6、第一电极S1、S3、S4和S6以及第二电极D1、D3、D4和D6。例如，第一半导体层ACT1可以由低温多晶硅(LTPS)制成。
第一栅极层GTL1可以包括第二扫描线GW、驱动晶体管DT的栅极电极DT_G和发光控制线EM。第二扫描线GW和发光控制线EM可以在第一方向(X轴方向)上延伸。驱动晶体管DT的栅极电极DT_G可以设置在第二扫描线GW和发光控制线EM之间。
第二栅极层GTL2可以包括第二初始化电压线VIL2、第一子初始化扫描线GI1、第一子扫描线GC1和第二电容器电极CE2。第二初始化电压线VIL2、第一子初始化扫描线GI1和第一子扫描线GC1可以在第一方向(X轴方向)上延伸。
第二半导体层ACT2可以包括第二晶体管ST2的沟道A2和第五晶体管ST5的沟道A5、第二晶体管ST2的第一电极D2和第五晶体管ST5的第一电极D5以及第二晶体管ST2的第二电极S2和第五晶体管ST5的第二电极S5。例如，第二半导体层ACT2可以由氧化物半导体制成。
第三栅极层GTL3可以包括第二子初始化扫描线GI2和第二子扫描线GC2。第二子初始化扫描线GI2和第二子扫描线GC2可以在第一方向(X轴方向)上延伸，并且可以分别与第一子初始化扫描线GI1和第一子扫描线GC1重叠。
第一数据导电层DTL1可以包括第一连接电极BE1、第二连接电极BE2、第三连接电极BE3、第四连接电极BE4、初始化连接电极VIE、第一驱动连接电极VDE和第一初始化电压线VIL1。第一初始化电压线VIL1可以在第一方向(X轴方向)上延伸。
第二数据导电层DTL2可以包括数据线DL、第一驱动电压线VDDL和阳极连接电极ANDE。数据线DL和第一驱动电压线VDDL可以在第二方向(Y轴方向)上延伸。
参考图6至图8并结合图4和图5，在一个示例中，初始化扫描线GI可以包括第一子初始化扫描线GI1和第二子初始化扫描线GI2。第一子初始化扫描线GI1和第二子初始化扫描线GI2可以分别包括在第三方向(Z轴方向)上彼此重叠的部分，并且可以接收相同的初始化扫描信号GIs。第一子初始化扫描线GI1和第二子初始化扫描线GI2可以经由接触孔彼此连接。此外，第一扫描线GC可以包括第一子扫描线GC1和第二子扫描线GC2。第一子扫描线GC1和第二子扫描线GC2可以分别包括在第三方向(Z轴方向)上彼此重叠的部分，并且可以接收相同的第一扫描信号GCs。第一子扫描线GC1和第二子扫描线GC2可以经由接触孔彼此连接。
驱动晶体管DT可以包括驱动沟道DT_A、栅极电极DT_G、第一电极DT_S和第二电极DT_D。驱动晶体管DT的驱动沟道DT_A可以设置在第一半导体层ACT1中，并且可以与驱动晶体管DT的栅极电极DT_G重叠。例如，第一半导体层ACT1可以由低温多晶硅(LTPS)制成。
驱动晶体管DT的栅极电极DT_G可以与第一连接电极BE1重叠。驱动晶体管DT的栅极电极DT-G可以经由第一接触孔CNT1连接到第一连接电极BE1。第一连接电极BE1可以经由第二接触孔CNT2连接到第二晶体管ST2的第二电极S2。此外，驱动晶体管DT的栅极电极DT_G的与第二电容器电极CE2重叠的部分可以用作第一电容器C1的第一电容器电极CE1。
驱动晶体管DT的第一电极DT_S可以连接到第六晶体管ST6的第二电极D6和第四晶体管ST4的第二电极D4。驱动晶体管DT的第二电极DT_D可以连接到第一晶体管ST1的第一电极S1，并且可以经由第三接触孔CNT3连接到第二连接电极BE2。
第一晶体管ST1可以包括第一沟道A1、栅极电极G1、第一电极S1和第二电极D1。第一晶体管ST1的第一沟道A1可以设置在第一半导体层ACT1中。第一晶体管ST1的栅极电极G1可以被实现为发光控制线EM的一部分，并且可以被实现为发光控制线EM的与第一晶体管ST1的第一沟道A1重叠的部分。
第一晶体管ST1的第一电极S1可以连接到驱动晶体管DT的第二电极DT_D。第一晶体管ST1的第二电极D1可以经由第九接触孔CNT9连接到第四连接电极BE4。第四连接电极BE4可以经由第一阳极接触孔CNT_A连接到阳极连接电极ANDE。
第二晶体管ST2可以包括第二沟道A2、栅极电极G2、第一电极D2和第二电极S2。第二晶体管ST2的第二沟道A2可以设置在第二半导体层ACT2中。第二晶体管ST2的第二沟道A2可以与第二晶体管ST2的栅极电极G2重叠。第二晶体管ST2的栅极电极G2可以包括下栅极电极G2-1和上栅极电极G2-2。第二晶体管ST2的栅极电极G2的下栅极电极G2-1被实现为第一子扫描线GC1的一部分，并且上栅极电极G2-2被实现为第二子扫描线GC2的一部分。第二晶体管ST2的栅极电极G2可以被实现为第一子扫描线GC1和第二子扫描线GC2中的每一者的与第二沟道A2重叠的部分。第二晶体管ST2以其中第二晶体管ST2的栅极电极位于半导体层上方和下面两者的双栅极方案形成，由此增加第二沟道A2中的载流子迁移率并且将导通电流增加20％或更大。
第二晶体管ST2的第一电极D2可以经由第四接触孔CNT4连接到第二连接电极BE2。第二连接电极BE2可以经由第三接触孔CNT3连接到驱动晶体管DT的第二电极DT_D。第二晶体管ST2的第二电极S2可以连接到第五晶体管ST5的第二电极S5，并且可以经由第二接触孔CNT2连接到第一连接电极BE1。
第三晶体管ST3可以包括第三沟道A3、栅极电极G3、第一电极S3和第二电极D3。第三晶体管ST3的第三沟道A3可以设置在第一半导体层ACT1中。第三晶体管ST3的栅极电极G3可以被实现为第二扫描线GW2的一部分，并且可以被实现为第二扫描线GW2的与第三晶体管ST3的第三沟道A3重叠的部分。
第三晶体管ST3的第一电极S3可以经由第十接触孔CNT10连接到第一初始化电压线VIL1。第三晶体管ST3的第二电极D3可以连接到设置在前一子像素中的第一晶体管ST1的第二电极D1。
第四晶体管ST4可以包括第四沟道A4、栅极电极G4、第一电极S4和第二电极D4。第四晶体管ST4的第四沟道A4可以设置在第一半导体层ACT1中。第四晶体管ST4的栅极电极G4可以被实现为第二扫描线GW2的一部分，并且可以被实现为第二扫描线GW2的与第四晶体管ST4的第四沟道A4重叠的部分。
第四晶体管ST4的第一电极S4可以经由第五接触孔CNT5连接到第三连接电极BE3。第三连接电极BE3可以经由数据接触孔CNT_D连接到数据线DL。第四晶体管ST4的第二电极D4可以连接到驱动晶体管DT的第一电极DT_S和第六晶体管ST6的第二电极D6。
第五晶体管ST5可以包括第五沟道A5、栅极电极G5、第一电极D5和第二电极S5。第五晶体管ST5的第五沟道A5可以设置在第二半导体层ACT2中。第五晶体管ST5的第五沟道A5可以与第五晶体管ST5的栅极电极G5重叠。第五晶体管ST5的栅极电极G5可以包括下栅极电极G5-1和上栅极电极G5-2。第五晶体管ST5的下栅极电极G5-1可以被实现为第一子初始化扫描线GI1的一部分，并且上栅极电极G5-2可以被实现为第二子初始化扫描线GI2的一部分。第五晶体管ST5的栅极电极G5可以被实现为第一子初始化扫描线GI1和第二子初始化扫描线GI2中的每一者的与第五沟道A5重叠的部分。如在第二晶体管ST2中，第五晶体管ST5以其中栅极电极位于半导体层上方和下面两者的双栅极方案形成，从而可以提高第五沟道A5中的载流子迁移率，并且可以将导通电流增加20％或更大。
第五晶体管ST5的第一电极D5可以经由第七接触孔CNT7连接到初始化连接电极VIE。初始化连接电极VIE可以经由第六接触孔CNT6连接到第二初始化电压线VIL2。第五晶体管ST5的第二电极S5可以连接到第二晶体管ST2的第二电极S2，并且可以经由第二接触孔CNT2连接到第一连接电极BE1。
第六晶体管ST6可以包括第六沟道A6、栅极电极G6、第一电极S6和第二电极D6。第六晶体管ST6的第六沟道A6可以设置在第一半导体层ACT1中。第六晶体管ST6的栅极电极G6可以被实现为发光控制线EM的一部分，并且可以被实现为发光控制线EM的与第六晶体管ST6的第六沟道A6重叠的部分。
第六晶体管ST6的第一电极S6可以经由第八接触孔CNT8连接到第一驱动连接电极VDE。第一驱动连接电极VDE可以经由驱动接触孔CNT_V连接到第一驱动电压线VDDL。第六晶体管ST6的第二电极D6可以连接到驱动晶体管DT的第一电极DT_S和第四晶体管ST4的第二电极D4。
第一电容器C1可以包括第一电容器电极CE1和第二电容器电极CE2。第一电容器电极CE1可以被实现为驱动晶体管DT的栅极电极DT_G的一部分，并且可以被实现为驱动晶体管DT的栅极电极DT_G的与第一电容器C1的第二电容器电极CE2重叠的部分。第二电容器电极CE2可以经由第十一接触孔CNT11连接到第一驱动连接电极VDE。第一驱动连接电极VDE可以经由驱动接触孔CNT_V连接到第一驱动电压线VDDL。
在一个示例中，参考图6至图8并结合图4和图5，第一扫描线GC将第二电平电压V2施加到第二晶体管ST2，以导通作为NMOS晶体管的第二晶体管ST2。发光控制线EM将第一电平电压V1施加到第五晶体管ST5和第六晶体管ST6，以导通第五晶体管ST5和第六晶体管ST6。当基底SUB(参见图9)由诸如聚酰亚胺的聚合物树脂制成时，由于第一扫描线GC的第二电平电压V2和发光控制线EM的第一电平电压V1，可能在基底SUB中产生感应出部分电荷(-)和部分电荷(+)的偶极矩。因为驱动晶体管DT的有源层在第二方向(Y轴方向)上设置在发光控制线EM与第一扫描线GC之间，所以有源层可能受到由于偶极矩而在基底SUB中感应的电荷的影响。
根据实施例的显示装置1(参见图1)可以包括位于第一扫描线GC和基底SUB之间的屏蔽层LS。例如，屏蔽层LS可以在第三方向/厚度方向(Z轴方向)上与连接到第二晶体管ST2的栅极电极G2的第一扫描线GC重叠。具体地，屏蔽层LS可以在第三方向(Z轴方向)上与第一子扫描线GC1和第二子扫描线GC2重叠。在这种情况下，可以防止由于第一扫描线GC的第二电平电压V2和发光控制线EM的第一电平电压V1而在基底SUB中产生偶极矩。因此，可以防止驱动晶体管DT的有源层受到由于偶极矩而在基底SUB中感应的电荷的影响。
根据又一实施例的显示装置1可以包括位于发光控制线EM和基底SUB之间的屏蔽层LS。在这种情况下，可以防止由于第一扫描线GC的第二电平电压V2和发光控制线EM的第一电平电压V1而在基底SUB中产生偶极矩。因此，可以防止驱动晶体管DT的有源层受到由于偶极矩而在基底SUB中感应的电荷的影响。
图9是示出图6的I-I'的示例的截面图，图10是示出图6的II-II'的示例的截面图，并且图11是示出图6的III-III'的示例的截面图。
参照图9、图10和图11并结合图6，显示面板10包括基底SUB、缓冲层BF、第一半导体层ACT1、第一栅极绝缘膜GIL1、第一栅极层GTL1、第一层间绝缘膜IL1、第二栅极层GTL2、第二层间绝缘膜IL2、第二半导体层ACT2、第二栅极绝缘膜GIL2、第三栅极层GTL3、第三层间绝缘膜IL3、第一数据导电层DTL1、第一平坦化膜VIA1、第二数据导电层DTL2、保护膜Pas和第二平坦化膜VIA2。此外，可以顺序地形成发光元件EML、堤180和封装层TFE。
基底SUB可以用作基体基底，并且可以由诸如聚合物树脂的绝缘材料制成。例如，基底SUB可以被实现为能够弯折、折叠、卷曲等的柔性基底。
缓冲层BF可以形成在基底SUB的一个面上。缓冲层BF可以形成在基底SUB的一个面上，以保护发光元件EML的薄膜晶体管和有机发光层172免受透过基底SUB(其易于受到湿气渗透)的湿气的影响。
第一半导体层ACT1可以设置在基底SUB或缓冲层BF上。第一半导体层ACT1可以由硅基材料制成。例如，第一半导体层ACT1可以由低温多晶硅(LTPS)制成。第一半导体层ACT1可以包括驱动晶体管DT的驱动沟道DT_A、第一电极DT_S和第二电极DT_D，并且还可以包括第一晶体管ST1、第三晶体管ST3、第四晶体管ST4和第六晶体管ST6的沟道A1、A3、A4和A6、第一电极S1、S3、S4和S6以及第二电极D1、D3、D4和D6。可以在第一半导体层ACT1下方形成用于阻挡入射到第一半导体层ACT1的外部光的光阻挡层。
第一栅极绝缘膜GIL1可以覆盖缓冲层BF和第一半导体层ACT1，并且可以使第一半导体层ACT1和第一栅极层GTL1彼此绝缘。
第一栅极层GTL1可以设置在第一栅极绝缘膜GIL1上。第一栅极层GTL1可以包括驱动晶体管DT、第一晶体管ST1、第三晶体管ST3、第四晶体管ST4和第六晶体管ST6的栅极电极DT_G、G1、G3、G4和G6以及第二扫描线GW和发光控制线EM。第一栅极层GTL1可以以单层或多层构成，该单层或多层由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金制成。
第一层间绝缘膜IL1可以覆盖第一栅极层GTL1和第一栅极绝缘膜GIL1。第一层间绝缘膜IL1可以使第一栅极层GTL1和第二栅极层GTL2彼此绝缘。
第二栅极层GTL2可以设置在第一层间绝缘膜IL1上。第二栅极层GTL2可以包括第二初始化电压线VIL2、第一子初始化扫描线GI1、第一子扫描线GC1和第二电容器电极CE2。第二栅极层GTL2可以包括第二晶体管ST2的下栅极电极G2-1和第五晶体管ST5的下栅极电极G5-1。第二栅极层GTL2可以包括与如上描述的第一栅极层GTL1的材料相同的材料。
第二层间绝缘膜IL2可以覆盖第二栅极层GTL2和第一层间绝缘膜IL1。第二层间绝缘膜IL2可以使第二栅极层GTL2和第二半导体层ACT2彼此绝缘。
第二半导体层ACT2可以设置在第二层间绝缘膜IL2上。例如，第二半导体层ACT2可以由氧化物类材料制成。第二晶体管ST2和第五晶体管ST5的沟道A2和A5中的每一者、第一电极D2和D5中的每一者以及第二电极S2和S5中的每一者可以设置在第二半导体层ACT2中。
第二栅极绝缘膜GIL2可以覆盖第二层间绝缘膜IL2和第二半导体层ACT2，并且可以使第二半导体层ACT2和第三栅极层GTL3彼此绝缘。
第三栅极层GTL3可以设置在第二栅极绝缘膜GIL2上。第三栅极层GTL3可以包括第二子初始化扫描线GI2和第二子扫描线GC2。第三栅极层GTL3可以包括第二晶体管ST2的上栅极电极G2-2和第五晶体管ST5的上栅极电极G5-2。第三栅极层GTL3可以包括与如上描述的第一栅极层GTL1的材料相同的材料。
第三层间绝缘膜IL3可以覆盖第三栅极层GTL3和第二栅极绝缘膜GIL2。第三层间绝缘膜IL3可以使第三栅极层GTL3和第一数据导电层DTL1彼此绝缘。
第一数据导电层DTL1可以设置在第三层间绝缘膜IL3上。第一数据导电层DTL1可以包括第一连接电极BE1、第二连接电极BE2、第三连接电极BE3、第四连接电极BE4、初始化连接电极VIE、第一驱动连接电极VDE和第一初始化电压线VIL1。第一数据导电层DTL1可以以单层或多层构成，该单层或多层由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金制成。
第一平坦化膜VIA1可以覆盖第一数据导电层DTL1和第三层间绝缘膜IL3。第一平坦化膜VIA1可以使由第一半导体层ACT1、第一栅极层GTL1、第二栅极层GTL2、第三栅极层GTL3和第一数据导电层DTL1造成的台阶平坦化。第一平坦化膜VIA1可以由有机膜构成，该有机膜由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂制成。
第二数据导电层DTL2可以设置在第一平坦化膜VIA1上。第二数据导电层DTL2可以包括数据线DL、第一驱动电压线VDDL和阳极连接电极ANDE。第二数据导电层DTL2可以包括与如上描述的第一数据导电层DTL1的材料相同的材料。
第二平坦化膜VIA2可以覆盖第二数据导电层DTL2和第一平坦化膜VIA1。第二平坦化膜VIA2可以使由第二数据导电层DTL2造成的台阶平坦化。第二平坦化膜VIA2可以包括与如上描述的第一平坦化膜VIA1的材料相同的材料。
在一个示例中，保护膜Pas可以附加地形成在第一平坦化膜VIA1与第二平坦化膜VIA2之间。保护膜Pas可以由无机膜(例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层)构成。
如在图9中描绘的，第一接触孔CNT1可以用作穿透第一层间绝缘膜IL1、第二层间绝缘膜IL2、第二栅极绝缘膜GIL2和第三层间绝缘膜IL3的孔，以暴露驱动晶体管DT的栅极电极DT_G。第一连接电极BE1可以经由第一接触孔CNT1连接到驱动晶体管DT的栅极电极DT_G。
如在图10中描绘的，第二接触孔CNT2可以用作穿透第二栅极绝缘膜GIL2和第三层间绝缘膜IL3的孔，以暴露第二晶体管ST2的第二电极S2。第一连接电极BE1可以经由第二接触孔CNT2连接到第二晶体管ST2的第二电极S2。
如在图9中描绘的，第三接触孔CNT3可以用作穿透第一栅极绝缘膜GIL1、第一层间绝缘膜IL1、第二层间绝缘膜IL2、第二栅极绝缘膜GIL2和第三层间绝缘膜IL3的孔，以暴露驱动晶体管DT的第二电极DT_D。第二连接电极BE2可以经由第三接触孔CNT3连接到驱动晶体管DT的第二电极DT_D。
如在图10中描绘的，第四接触孔CNT4可以用作穿透第二栅极绝缘膜GIL2和第三层间绝缘膜IL3的孔，以暴露第二晶体管ST2的第一电极D2。第二连接电极BE2可以经由第四接触孔CNT4连接到第二晶体管ST2的第一电极D2。
如在图9中描绘的，第五接触孔CNT5可以用作穿透第一栅极绝缘膜GIL1、第一层间绝缘膜IL1、第二层间绝缘膜IL2、第二栅极绝缘膜GIL2和第三层间绝缘膜IL3的孔，以暴露第四晶体管ST4的第一电极S4。第三连接电极BE3可以经由第五接触孔CNT5连接到第四晶体管ST4的第一电极S4。
尽管本文未示出，但是第六接触孔CNT6可以用作穿透第二层间绝缘膜IL2、第二栅极绝缘膜GIL2和第三层间绝缘膜IL3的孔，以暴露初始化连接电极VIE。第一初始化电压线VIL1可以经由第六接触孔CNT6连接到初始化连接电极VIE。
尽管本文未示出，但是第七接触孔CNT7可以用作穿透第二栅极绝缘膜GIL2和第三层间绝缘膜IL3的孔，以暴露第五晶体管ST5的第一电极D5。初始化连接电极VIE可以经由第七接触孔CNT7连接到第五晶体管ST5的第一电极D5。
尽管本文未示出，但是第八接触孔CNT8可以用作穿透第一栅极绝缘膜GIL1、第一层间绝缘膜IL1、第二层间绝缘膜IL2、第二栅极绝缘膜GIL2和第三层间绝缘膜IL3的孔，以暴露第六晶体管ST6的第一电极S6。第一驱动连接电极VDE可以经由第八接触孔CNT8连接到第六晶体管ST6的第一电极S6。
如在图9中描绘的，第九接触孔CNT9可以用作穿透第一栅极绝缘膜GIL1、第一层间绝缘膜IL1、第二层间绝缘膜IL2、第二栅极绝缘膜GIL2和第三层间绝缘膜IL3的孔，以暴露第一晶体管ST1的第二电极D1。阳极连接电极ANDE可以经由第九接触孔CNT9连接到第一晶体管ST1的第二电极D1。
如在图11中描绘的，第十接触孔CNT10可以用作穿透第一栅极绝缘膜GIL1、第一层间绝缘膜IL1、第二层间绝缘膜IL2、第二栅极绝缘膜GIL2和第三层间绝缘膜IL3的孔，以暴露第三晶体管ST3的第一电极S3。第一初始化电压线VIL1可以经由第十接触孔CNT10连接到第三晶体管ST3的第一电极S3。
尽管本文未示出，但是第十一接触孔CNT11可以用作穿透第二层间绝缘膜IL2、第二栅极绝缘膜GIL2和第三层间绝缘膜IL3的孔，以暴露第二电容器电极CE2。第一驱动连接电极VDE可以经由第十一接触孔CNT11连接到第二电容器电极CE2。
如在图9中描绘的，第一阳极接触孔CNT_A可以用作穿透第一平坦化膜VIA1的孔，以暴露第四连接电极BE4。阳极连接电极ANDE可以经由第一阳极接触孔CNT_A连接到第四连接电极BE4。
如在图9中描绘的，数据接触孔CNT_D可以用作穿透第一平坦化膜VIA1的孔，以暴露第三连接电极BE3。数据线DL可以经由数据接触孔CNT_D连接到第三连接电极BE3。
尽管本文未示出，但是驱动接触孔CNT_V可以用作穿透第一平坦化膜VIA1的孔，以暴露第一驱动连接电极VDE。第一驱动电压线VDDL可以经由驱动接触孔CNT_V连接到第一驱动连接电极VDE。
发光元件EML和堤180形成在薄膜晶体管层TFTL上。发光元件EML和堤180形成在第二平坦化膜VIA2上。每个发光元件EML可以包括像素电极171、有机发光层172和公共电极173。
像素电极171可以形成在第二平坦化膜VIA2上。像素电极171可以设置在每个像素(例如，图3中示出的子像素)中。像素电极171可以经由穿透第二平坦化膜VIA2的第二阳极接触孔AND_CNT连接到阳极连接电极ANDE。
像素电极171具有由钼(Mo)、钛(Ti)、铜(Cu)或铝(Al)制成的单层结构。本公开不限于此。像素电极171可以具有堆叠结构，例如，包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、铅(Pb)、金(Au)和/或镍(Ni)的多层结构(例如，ITO/Mg、ITO/MgF2、ITO/Ag、ITO/Ag/ITO)。
堤180可以形成在像素电极171上，以用于限定每个像素的发光区域EA。堤180可以形成为覆盖像素电极171的边缘。堤180可以由有机膜构成，该有机膜可以由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂制成。
每个像素的发光区域EA可以指像素电极171、有机发光层172和公共电极173顺序地堆叠使得来自像素电极171的空穴和来自公共电极173的电子在有机发光层172中彼此复合以发光的区域。
有机发光层172形成在像素电极171和堤180上。有机发光层172可以包括有机材料，并且可以能够发射预定义的颜色的光。例如，有机发光层172可以包括空穴传输层、有机材料层和电子传输层。多个像素中的每一者可以发射第一颜色的光、第二颜色的光和第三颜色的光中的一种。
公共电极173形成在有机发光层172上。公共电极173可以遍及所有多个像素而设置，以覆盖堤180和有机发光层172。公共电极173可以由具有低功函数的导电材料(例如，Li、Ca、LiF、Al、Mg、Ag、Pt、Pd、Ni、Au、Nd、Ir、Cr、BaF、Ba或其化合物或混合物(例如，Ag和Mg的混合物)或具有诸如LiF/Ca、LiF/Al的多层结构的材料)制成。可选地，公共电极173可以由透明金属氧化物(例如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)等)制成。
封装层TFE可以设置在发光元件EML和堤180上。封装层TFE可以包括至少一个无机层，以防止氧气或湿气渗透到有机发光层172中。此外，封装层TFE可以包括至少一个有机层，以保护有机发光层172免受诸如灰尘的异物的影响。例如，封装层TFE可以具有第一无机层、有机层和第二无机层顺序地堆叠的结构。第一无机层和第二无机层中的每一者可以由多层构成，在该多层中，包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的至少一种的无机层交替地堆叠。有机膜可以由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂制成。
参考图10并结合图6，屏蔽层LS可以设置在第一半导体层ACT1中。屏蔽层LS可以与第一子扫描线GC1和第二子扫描线GC2重叠。屏蔽层LS可以与第二晶体管ST2的下栅极电极G2-1和第二晶体管ST2的上栅极电极G2-2重叠，第二晶体管ST2的下栅极电极G2-1可以被实现为第一子扫描线GC1的一部分，第二晶体管ST2的上栅极电极G2-2可以被实现为第二子扫描线GC2的一部分。
屏蔽层LS可以电连接到直流(DC)电压线，诸如第一驱动电压线VDDL、第一初始化电压线VIL1和第二初始化电压线VIL2。例如，参考图11并结合图6，屏蔽层LS可以连接到第三晶体管ST3的第一电极S3。因为第三晶体管ST3的第一电极S3连接到第一初始化电压线VIL1，所以屏蔽层LS可以接收第一初始化电压。
因此，屏蔽层LS可以从第一驱动电压线VDDL、第一初始化电压线VIL1和第二初始化电压线VIL2接收DC电压，以防止在基底SUB中感应出电荷。因此，驱动晶体管DT的驱动沟道DT_A中的载流子可以不受基底SUB的电位的影响。这可以防止驱动晶体管DT的诸如阈值电压的元件特性改变。
在下文中，参考图12、图13和图14，将描述根据另一实施例的显示装置1(参见图1)。图12是示出根据另一实施例的子像素的详细平面图，图13是示出图12的IV-IV'的示例的截面图，并且图14是示出图12的V-V'的示例的截面图。
参考图12、图13和图14，根据实施例的显示装置1与图6至图11中所示的实施例的不同之处在于屏蔽层LS'设置在第一栅极层GTL1中。本实施例和图6至图11中所示的实施例具有屏蔽层LS'与第一扫描线GC的第一子扫描线GC1和第二子扫描线GC2重叠的相同特征。
具体地，屏蔽层LS'可以设置在其中设置有发光控制线EM、第二扫描线GW和驱动晶体管DT的栅极电极DT_G的同一层中。屏蔽层LS'、第一子扫描线GC1和第二子扫描线GC2可以顺序地彼此重叠。
屏蔽层LS'可以电连接到DC电压线，诸如第一驱动电压线VDDL、第一初始化电压线VIL1和第二初始化电压线VIL2。因此，屏蔽层LS'从第一驱动电压线VDDL、第一初始化电压线VIL1和第二初始化电压线VIL2接收DC电压，使得基底SUB不受电压波动的影响，由此防止在基底SUB中感应出电荷。例如，参考图14，屏蔽层LS'可以通过穿透第一层间绝缘膜IL1、第二层间绝缘膜IL2、第二栅极绝缘膜GIL2和第三层间绝缘膜IL3的第十二接触孔CNT12而暴露。屏蔽层LS'可以经由第十二接触孔CNT12连接到第一初始化电压线VIL1。即，屏蔽层LS'可以从第一初始化电压线VIL1接收第一初始化电压。
因此，可以使基底SUB对载流子的移动方向和迁移率的影响最小化，由此防止驱动晶体管DT的诸如阈值电压的元件特性的变化。
在下文中，参考图15、图16、图17和图18，将描述根据又一实施例的显示装置1(参见图1)。图15是示出根据又一实施例的子像素的详细平面图。图16是示出图15中所示的子像素的一些层的平面图。图17是示出图15的VII-VII'的示例的截面图。图18是示出图15的VIII-VIII'的示例的截面图。图16示出了屏蔽层LS”、第一半导体层ACT1、第一栅极层GTL1、第二栅极层GTL2、第二半导体层ACT2和第三栅极层GTL3的平面图。
参照图15、图16、图17和图18，根据本实施例的显示装置1与图6至图11中所示的实施例的显示装置1的不同之处在于，该显示装置1还包括设置在基底SUB上的光阻挡层BML，并且屏蔽层LS”设置在其中设置有光阻挡层BML的同一层中。本实施例和图6至图11中所示的实施例具有屏蔽层LS"与第一扫描线GC的第一子扫描线GC1和第二子扫描线GC2重叠的相同特征。在一个示例中，在先前实施例中，省略了光阻挡层BML。然而，本公开不限于此。在先前实施例中，光阻挡层BML可以设置在基底SUB上。
光阻挡层BML可以设置在基底SUB与缓冲层BF之间，并且可以与驱动晶体管DT的栅极电极DT_G和第二晶体管ST2的栅极电极G2重叠。光阻挡层BML可以与第一半导体层ACT1和第二半导体层ACT2中的每一者的至少一部分重叠。光阻挡层BML可以防止来自外部的光通过基底SUB进入第一半导体层ACT1或第二半导体层ACT2，并且可以防止由于施加到电路元件的电压的波动而引起的基底SUB的电位的变化。例如，当来自基底SUB的光入射到驱动晶体管DT的驱动沟道DT_A上时，光阻挡层BML可以防止截止电流流过驱动沟道DT_A。光阻挡层BML可以由单层或多层构成，该单层或多层可以由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金制成。
光阻挡层BML可以电连接到DC电压线，诸如第一驱动电压线VDDL、第一初始化电压线VIL1和第二初始化电压线VIL2。
屏蔽层LS"可以设置在其中设置有光阻挡层BML的同一层中。屏蔽层LS"、第一子扫描线GC1和第二子扫描线GC2可以顺序地彼此重叠。屏蔽层LS"可以连接到光阻挡层BML，并且可以从光阻挡层BML接收相同的DC电压。因此，驱动晶体管DT的驱动沟道DT_A中的载流子可以不受基底SUB的电位的影响。这可以防止驱动晶体管DT的诸如阈值电压的元件特性改变。
在下文中，参考图19和图20，将描述根据再一实施例的显示装置1(参见图1)。图19是示出根据再一实施例的子像素的详细平面图。图20是示出图19中的X-X'的示例的截面图。
参考图19和图20，根据实施例的显示装置1与图12、图13和图14的实施例中的显示装置1的相同之处在于屏蔽层LS'设置在第一栅极层GTL1中，但是与图12、图13和图14的实施例中的显示装置1的不同之处在于屏蔽层LS'连接到第一驱动电压线VDDL并且从第一驱动电压线VDDL接收第一驱动电压。
例如，屏蔽层LS'可以通过第十三接触孔CNT13暴露。屏蔽层LS'可以经由第十三接触孔CNT13连接到第一数据导电层DTL1的第五连接电极BE5。第五连接电极BE5可以经由第二驱动接触孔CNT_V2连接到第一驱动电压线VDDL。因此，屏蔽层LS'可以接收第一驱动电压作为DC电压，并且可以防止由于第一扫描线GC和发光控制线EM的电压波动而在基底SUB中感应出电荷。这可以防止驱动晶体管DT的诸如阈值电压的元件特性改变。
在总结详细描述时，本领域技术人员将理解，在基本上不脱离本公开的原理的情况下，可以对优选实施例进行许多变化和修改。因此，本公开的所公开的优选实施例仅在一般的和描述性的意义上使用，而不是出于限制的目的。

Claims (16)

1.一种显示装置，其特征在于，所述显示装置包括：
发光元件；
驱动晶体管，包括驱动沟道，并且被配置为基于所述驱动晶体管的栅极电极的电压将驱动电流供应到所述发光元件；
第一晶体管，包括第一沟道并且连接到所述驱动晶体管的第一电极和第二电极中的一者；
发光控制线，连接到所述第一晶体管的栅极电极；
第二晶体管，包括第二沟道，并且连接到所述驱动晶体管的所述第二电极；
第一扫描线，连接到所述第二晶体管的栅极电极；以及
屏蔽层，在厚度方向上与所述第一扫描线重叠。
2.根据权利要求1所述的显示装置，其特征在于，所述发光控制线和所述第一扫描线中的每一者在第一方向上延伸，并且
其中，所述驱动晶体管的所述栅极电极在与所述第一方向相交的第二方向上设置在所述发光控制线与所述第一扫描线之间。
3.根据权利要求1所述的显示装置，其特征在于，所述第一晶体管基于栅极低电压被导通，所述第二晶体管基于栅极高电压被导通，并且所述栅极低电压低于所述栅极高电压。
4.根据权利要求1所述的显示装置，其特征在于，所述驱动沟道具有第一材料，所述第二沟道具有与所述第一材料不同的第二材料，所述第一材料包括多晶硅，并且所述第二材料包括氧化物半导体。
5.根据权利要求1所述的显示装置，其特征在于，所述屏蔽层、所述驱动沟道和所述第一沟道设置在同一层中。
6.根据权利要求5所述的显示装置，其特征在于，所述第一晶体管连接到所述驱动晶体管的所述第二电极，
其中，所述显示装置还包括第三晶体管，所述第三晶体管具有第三沟道并且连接到所述发光元件的第一电极，
其中，所述屏蔽层连接到所述第三晶体管的第一电极，
其中，所述第三晶体管的所述第一电极连接到被施加第一初始化电压的第一初始化电压线，并且
其中，所述显示装置还包括连接到所述第三晶体管的栅极电极的第二扫描线。
7.根据权利要求1所述的显示装置，其特征在于，所述第一扫描线包括第一子扫描线和设置在所述第一子扫描线上方的第二子扫描线，
其中，所述第二晶体管的所述第二沟道设置在所述第一子扫描线与所述第二子扫描线之间，
其中，所述第一子扫描线和所述第二子扫描线接收相同的信号，并且
其中，所述第一子扫描线连接到所述第二子扫描线。
8.根据权利要求7所述的显示装置，其特征在于，所述屏蔽层设置在所述第一子扫描线下面，并且在所述厚度方向上与所述第一子扫描线和所述第二子扫描线重叠。
9.根据权利要求8所述的显示装置，其特征在于，所述第一晶体管的第一电极连接到被施加第一驱动电压的第一驱动电压线，并且
其中，所述屏蔽层连接到所述第一驱动电压线。
10.根据权利要求1所述的显示装置，其特征在于，所述驱动晶体管还包括设置在所述驱动沟道下方的光阻挡层，并且
其中，所述屏蔽层和所述光阻挡层设置在同一层中。
11.一种显示装置，其特征在于，所述显示装置包括：
基底；
第一半导体层，包括第一沟道并且设置在所述基底上；
第一栅极绝缘膜，设置在所述第一半导体层上；
第一栅极层，包括与所述第一沟道重叠的第一信号线并且设置在所述第一栅极绝缘膜上；
第一层间绝缘膜，设置在所述第一栅极层上；
第二栅极层，包括第一子信号线并且设置在所述第一层间绝缘膜上；
第二层间绝缘膜，设置在所述第一子信号线上；
第二半导体层，包括第二沟道并且设置在所述第二层间绝缘膜上；
第二栅极绝缘膜，设置在所述第二半导体层上；
第三栅极层，包括第二子信号线并且设置在所述第二栅极绝缘膜上；以及
屏蔽层，与所述第一子信号线和所述第二子信号线中的至少一者重叠。
12.根据权利要求11所述的显示装置，其特征在于，所述第一子信号线和所述第二子信号线彼此重叠。
13.根据权利要求12所述的显示装置，其特征在于，所述第一子信号线和所述第二子信号线接收相同的信号。
14.根据权利要求11所述的显示装置，其特征在于，所述第一子信号线和所述第二子信号线中的每一者与所述第二沟道重叠，并且
其中，所述第一信号线与所述第一沟道重叠。
15.一种显示装置，其特征在于，所述显示装置包括：
发光元件；
驱动晶体管，被配置为基于所述驱动晶体管的栅极电极的电压向所述发光元件提供驱动电流，其中，所述驱动电流从所述驱动晶体管的第一电极流到第二电极；
第一晶体管，包括第一沟道并且连接到所述发光元件的第一电极；
第二晶体管，包括第二沟道并且连接到所述驱动晶体管的所述第二电极；
第一扫描线，连接到所述第二晶体管的栅极电极；以及
屏蔽层，连接到所述第一晶体管的第一电极并且与所述第一扫描线重叠。
16.根据权利要求15所述的显示装置，其特征在于，所述第一沟道包括与所述第二沟道的材料不同的材料，并且
其中，所述第一扫描线包括第一子扫描线和设置在所述第一子扫描线上方的第二子扫描线，并且所述第一子扫描线与所述第二子扫描线在厚度方向上重叠。
CN202223144493.5U 2021-11-25 2022-11-25 显示装置 Active CN219288078U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0164519 2021-11-25
KR1020210164519A KR20230077796A (ko) 2021-11-25 2021-11-25 표시 장치

Publications (1)

Publication Number Publication Date
CN219288078U true CN219288078U (zh) 2023-06-30

Family

ID=86383626

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202223144493.5U Active CN219288078U (zh) 2021-11-25 2022-11-25 显示装置
CN202211494510.XA Pending CN116171079A (zh) 2021-11-25 2022-11-25 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202211494510.XA Pending CN116171079A (zh) 2021-11-25 2022-11-25 显示装置

Country Status (3)

Country Link
US (1) US20230165073A1 (zh)
KR (1) KR20230077796A (zh)
CN (2) CN219288078U (zh)

Also Published As

Publication number Publication date
CN116171079A (zh) 2023-05-26
KR20230077796A (ko) 2023-06-02
US20230165073A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
US7767474B2 (en) Drive film, drive package for organic light emitting diode display, organic light emitting diode display including the same and method thereof
KR20200031738A (ko) 표시 장치
US20070134830A1 (en) Drive film, drive package for organic light emitting diode display, method of manufacturing thereof, and organic light emitting diode display including the same
CN112614870A (zh) 显示装置
US11450722B2 (en) Display device
US20230136237A1 (en) Display substrate and display apparatus
EP4109225A1 (en) Display device
CN114792512A (zh) 显示装置
US20230209892A1 (en) Display device
CN219288078U (zh) 显示装置
US20210408208A1 (en) Display device
CN114446240A (zh) 显示面板供电电路、显示面板及显示装置
CN114695488A (zh) 显示装置
KR20210157926A (ko) 표시 장치
CN220087855U (zh) 显示装置
CN221329488U (zh) 显示装置
CN219696457U (zh) 显示装置
US20230117174A1 (en) Display device
US20240119900A1 (en) Display device
CN219644500U (zh) 显示装置
CN116895253A (zh) 显示装置
US20230354681A1 (en) Display device
US20240147793A1 (en) Display device
CN116030753A (zh) 显示装置
CN117858555A (zh) 显示装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant