CN113764484A - 显示设备和电子设备 - Google Patents

显示设备和电子设备 Download PDF

Info

Publication number
CN113764484A
CN113764484A CN202110609735.4A CN202110609735A CN113764484A CN 113764484 A CN113764484 A CN 113764484A CN 202110609735 A CN202110609735 A CN 202110609735A CN 113764484 A CN113764484 A CN 113764484A
Authority
CN
China
Prior art keywords
bottom metal
metal layer
layer
auxiliary
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110609735.4A
Other languages
English (en)
Inventor
全珠姬
宋普光
金志恩
张常希
金建熙
曹尚焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113764484A publication Critical patent/CN113764484A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/18—Carrier blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开涉及显示设备和电子设备，所述显示设备包括基板、主像素电路、主显示元件、辅助像素电路、辅助显示元件、第一底部金属层、第二底部金属层和第一阻挡层。所述显示设备包括主显示区域和组件区域，所述组件区域包括透射区域。所述主像素电路和所述主显示元件布置在所述主显示区域中。所述辅助像素电路和所述辅助显示元件布置在所述组件区域中。第一底部金属层在所述组件区域中布置在所述基板和所述辅助像素电路之间。所述第二底部金属层在所述组件区域中布置在所述第一底部金属层和所述辅助像素电路之间。所述第一阻挡层布置在所述第一底部金属层和所述第二底部金属层之间。

Description

显示设备和电子设备
相关申请的交叉引用
本申请要求于2020年6月1日提交的第10-2020-0066028号韩国专利申请的优先权和权益，出于所有目的，通过引用将上述韩国专利申请并入本文，如同在本文中充分地阐述一样。
技术领域
一个或多个实施例一般地涉及显示设备和包括显示设备的电子设备。
背景技术
显示设备用于各种目的。另外，随着显示设备已经变得更薄和更轻，显示设备的使用范围已经扩大。因为以各种方式使用显示设备，所以可以使用各种方法来设计显示设备的形状，并且进一步地，越来越多的功能可以与显示设备结合或关联。
在本部分中公开的以上信息仅是为了理解本发明构思的背景，并且因此，可能包含不形成现有技术的信息。
发明内容
一个或多个实施例提供了一种显示设备，在该显示设备中，显示区域被扩展，使得能够在其中布置有作为电子元件的组件的区域中显示图像。
附加方面将在随后的详细描述中进行阐述，并且根据本公开，附加方面将部分地是明显的，或者可以通过实践本发明构思来获知附加方面。
根据实施例，一种显示设备，包括基板、主像素电路、主显示元件、辅助像素电路、辅助显示元件、第一底部金属层、第二底部金属层和第一阻挡层。所述显示设备包括主显示区域和组件区域，所述组件区域包括透射区域。所述主像素电路和所述主显示元件布置在所述主显示区域中。所述辅助像素电路和所述辅助显示元件布置在所述组件区域中。第一底部金属层在所述组件区域中布置在所述基板和所述辅助像素电路之间。所述第二底部金属层在所述组件区域中布置在所述第一底部金属层和所述辅助像素电路之间。所述第一阻挡层布置在所述第一底部金属层和所述第二底部金属层之间。
根据实施例，一种电子设备，包括显示设备和组件。所述显示设备包括主显示区域和组件区域，所述组件区域包括透射区域。所述组件与所述组件区域重叠。所述显示设备包括基板、主像素电路、主显示元件、辅助像素电路、辅助显示元件、第一底部金属层、第二底部金属层和第一阻挡层。所述主像素电路和所述主显示元件布置在所述主显示区域中。所述辅助像素电路和所述辅助显示元件布置在所述组件区域中。第一底部金属层在所述组件区域中布置在所述基板和所述辅助像素电路之间。所述第二底部金属层在所述组件区域中布置在所述第一底部金属层和所述辅助像素电路之间。所述第一阻挡层布置在所述第一底部金属层和所述第二底部金属层之间。
前面的一般性描述和下面的详细描述是说明性的和解释性的，并且旨在提供对所要求保护的主题的进一步解释。
附图说明
包括附图以提供对本发明构思的进一步理解，将附图并入本说明书中并构成本说明书的一部分，附图示出了本发明构思的实施例，并与描述一起用于解释本发明构思的原理。在附图中：
图1是示意性地示出根据实施例的显示设备的透视图；
图2是示意性地示出根据实施例的显示设备的截面图；
图3是示意性地示出根据实施例的显示设备的平面图；
图4和图5是根据各种实施例的可以被包括在显示设备中的像素的等效电路图；
图6是示意性地示出根据实施例的主显示区域中的像素布置结构的布置图；
图7和图8是示意性地示出根据各种实施例的组件区域中的像素布置结构的布置图；
图9是示意性地示出根据实施例的显示设备的截面图；
图10是示意性地示出根据实施例的显示设备的截面图；
图11是示意性地示出根据实施例的显示设备的截面图；
图12是示意性地示出根据实施例的显示设备的截面图；
图13是示意性地示出根据实施例的显示设备的截面图；
图14是示意性地示出根据实施例的显示设备的截面图；以及
图15、图16、图17、图18、图19和图20是示意性地示出根据一些实施例的处于各个制造阶段的显示设备的相应的截面图。
具体实施方式
在下面的描述中，出于解释的目的，阐述了许多具体细节以提供对各种实施例的透彻理解。如这里所使用的，术语“实施例”和“实施方式”可以互换使用，并且是采用这里公开的一个或多个本发明构思的非限制性示例。然而，显而易见的是，可以在没有这些具体细节的情况下或者利用一个或多个等同布置来实践各种实施例。在其他情况下，以框图形式示出了公知的结构和装置，以避免不必要地模糊各种实施例。此外，各种实施例可以是不同的，但不必是排他性的。例如，在不脱离本发明构思的情况下，实施例的具体形状、构造和特性可以在另一实施例中使用或实现。
除非另有说明，否则示出的实施例将被理解为提供一些实施例的不同细节的示例特征。因此，除非另有说明，否则在不脱离本发明构思的情况下，各种图示的特征、组件、模块、层、膜、面板、区域、方面等(在下文中，单独地称为或统称为“元件”或“多个元件”)可以被另外组合、分离、互换和/或重新布置。
通常提供在附图中使用交叉影线和/或阴影来阐明相邻元件之间的边界。因此，除非说明，否则交叉影线或阴影的存在与否都不传达或表明对特定材料、材料性质、尺寸、比例、示出的元件之间的共性、和/或元件的任何其他特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述的目的，可能夸大了元件的尺寸和相对尺寸。这样，各个元件的尺寸和相对尺寸不必限于附图中所示的尺寸和相对尺寸。当实施例可以不同地实现时，可以与所描述的顺序不同地执行特定工艺顺序。例如，两个连续描述的工艺可以基本上同时执行或者以与所描述的顺序相反的顺序执行。另外，同样的附图标记表示同样的元件。
当诸如层的元件被称作“在”另一元件“上”、“连接到”或“结合到”另一元件时，该元件可以直接在另一元件上、直接连接到或直接结合到另一元件，或者可以存在中间元件。然而，当元件被称作“直接在”另一元件“上”、“直接连接到”或“直接结合到”另一元件时，不存在中间元件。用于描述元件之间的关系的其他术语和/或短语应当以同样的方式解释，例如，“在…之间”与“直接在…之间”、“与…相邻”和“与…直接相邻”、“在…上”与“直接在…上”等。此外，术语“连接”可以指物理连接、电连接和/或流体连接。
另外，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更广泛的含义来解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。此外，线“在第一方向或第二方向上延伸”的含义不仅可以包括以线性形状延伸，而且可以包括沿着第一方向或第二方向以Z字形或弯曲形状延伸。
出于本公开的目的，“X、Y和Z中的至少一个(种)”和“从由X、Y和Z组成的组中选择的至少一个(种)”可以解释为只有X、只有Y、只有Z，或者X、Y和Z中的两个或更多个的任意组合，诸如，以XYZ、XYY、YZ和ZZ为例。如这里使用的，术语“和/或”包括一个或多个相关所列项的任何组合和所有组合。
尽管在这里可使用术语“第一”、“第二”等来描述不同的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件可被命名为第二元件。
为了描述性的目的，在这里可使用诸如“在…下面”、“在…下方”、“在…之下”、“下”、“在…上方”、“上”、“在…之上”、“较高的”和“侧”(例如，如在“侧壁”中)等空间相对术语，以描述如图中所示的一个元件与另一元件(多个元件)的关系。除了在附图中描绘的方位之外，空间相对术语还旨在覆盖设备在使用、操作和/或制造中的不同方位。例如，如果在附图中设备被翻转，则描述为“在”其他元件或特征“下方”或“下面”的元件随后将定位为“在”其他元件或特征“上方”。因此，术语“在…下方”可涵盖“在…上方”和“在…下方”两种方位。此外，设备可被另外定向(例如，旋转90度或者在其他方位处)，并且因此，相应地解释这里使用的空间相对描述语。此外，当目标部分被称作“在平面图中”时，这可以意味着从上方观看目标部分，并且当目标部分被称作“在截面图中”时，这可以意味着从侧面观看被垂直切割的目标部分的截面。另外，当称作“重叠”时，这可以包括“在平面图中”重叠和“在截面图中”重叠。
这里使用的术语是为了描述一些实施例的目的，而不意图是限制性的。如这里使用的，除非上下文另外明确指出，否则单数形式“一个”、“一种”和“所述(该)”也意图包括复数形式。此外，当在本说明书中使用术语“包括”、“包含”、“含有”和/或“具有”时，说明存在陈述的特征、整数、步骤、操作、元件、组件和/或它们的组，但不排除存在或附加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。还注意的是，如这里使用的，术语“基本上”、“大约”和其他类似术语用作为近似的术语而不用作程度的术语，并且因此，用于解释本领域普通技术人员将认可的测量值、计算值和/或提供值的固有偏差。
这里参照作为理想化的实施例和/或中间结构的示意图的截面图、等距视图、透视图、平面图和/或分解图来描述各种实施例。这样，将预计到由于例如制造技术和/或公差引起的示图的形状的变化。因此，这里公开的实施例不应被解释为局限于具体示出的区域的形状，而是将包括例如由于制造引起的形状的偏差。为此目的，在附图中示出的区域在实质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，并且因此，不意图是限制性的。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的相同的含义。除非这里明确地如此定义，否则术语(诸如在通用字典中定义的术语)应当被解释为具有与它们在相关领域的背景中的含义相一致的含义，并且将不以理想化的或过于形式化的含义来解释。
在本领域中作为惯例，在附图中按照功能块、单元和/或模块描述并示出了一些实施例。本领域技术人员将理解，这些块、单元和/或模块通过诸如逻辑电路、分立组件、微处理器、硬连线电路、存储元件和布线连接等的电子(或光学)电路在物理上实现，所述电子(或光学)电路可以使用基于半导体的制造技术或其他制造技术形成。在由微处理器或其他类似硬件实现块、单元和/或模块的情况下，可以使用软件(例如，微代码)对块、单元和/或模块进行编程和控制，以执行这里所讨论的各种功能，并且块、单元和/或模块可以可选地由固件和/或软件来驱动。还预期的是，每个块、单元和/或模块可以由专用硬件实现，或者被实现为执行某些功能的专用硬件和执行其他功能的处理器(例如，一个或多个编程的微处理器和相关电路)的组合。另外，在不脱离本发明构思的情况下，一些实施例的每个块、单元和/或模块可以在物理上分离成两个或更多个交互的和离散的块、单元和/或模块。此外，在不脱离本发明构思的情况下，一些实施例的块、单元和/或模块可以在物理上组合成更复杂的块、单元和/或模块。
在下文中，将参照附图详细地解释各种实施例。
图1是示意性地示出根据实施例的显示设备的透视图。
参照图1，显示设备1可以包括显示区域DA和位于显示区域DA外部的外围区域DPA。显示区域DA可以包括组件区域CA和至少部分地围绕组件区域CA的主显示区域MDA。例如，组件区域CA和主显示区域MDA中的每一个可以单独地显示图像或一起显示图像。外围区域DPA可以是其中未布置显示元件的一种非显示区域。显示区域DA可以被外围区域DPA围绕，例如，被外围区域DPA完全地围绕。
图1示出了定位在主显示区域MDA中的一个组件区域CA。在实施例中，显示设备1可以包括两个或更多个组件区域CA，并且组件区域CA的形状和尺寸可以彼此不同。当在基本上垂直于显示设备1的顶表面的方向上观看时，组件区域CA可以具有各种形状，诸如圆形、椭圆形、多边形(例如，四边形、星形、菱形)等。另外，图1示出了当在基本上垂直于显示设备1的顶表面的方向上观看时组件区域CA布置在具有基本上矩形形状的主显示区域MDA的(在+y方向上的)上部中央处；然而，组件区域CA可以布置在具有基本上矩形形状的主显示区域MDA的一侧处，例如，布置在主显示区域MDA的右上侧或左上侧处。
显示设备1可以使用布置在主显示区域MDA中的多个主子像素Pm和布置在组件区域CA中的多个辅助子像素Pa来提供图像。
当使用显示设备1作为电子设备的组件时，电子设备还可以包括布置在显示设备1的后表面上的组件40(例如，参见图2)。如下面参照图2描述的，在显示设备1的组件区域CA中，作为电子元件的组件40可以布置在基板100下方以对应于组件区域CA。组件40可以包括使用红外光或可见光的作为相机的成像装置。可替代地(或另外地)，组件40可以包括太阳能电池、闪光灯、照度传感器、接近传感器和虹膜传感器中的至少一种。可替代地(或另外地)，组件40可以具有接收声音的功能。为了使对组件40的功能的限制最小化(或至少减少对组件40的功能的限制)，组件区域CA可以包括透射区域TA，透射区域TA可以将光和/或声音从组件40输出到外部或从外部朝向组件40传播。在显示设备1的情况下，当光透射通过组件区域CA时，组件区域CA的透光率可以为大约10％或更大，例如，大约40％或更大，大约25％或更大，大约50％或更大，大约85％或更大，例如，大约90％或更大。
多个辅助子像素Pa可以布置在组件区域CA中。多个辅助子像素Pa可以通过发光来提供特定图像。在组件区域CA中显示的图像可以是辅助图像，并且可以相比于在主显示区域MDA中显示的图像具有更低的分辨率。例如，组件区域CA可以包括透射区域TA，光和/或声音可以透射通过透射区域TA，并且当在透射区域TA中未布置子像素时，组件区域CA中每单位面积可以布置的辅助子像素Pa的数量可以小于主显示区域MDA中每单位面积布置的主子像素Pm的数量。
图2是示意性地示出根据实施例的显示设备的截面图。
参照图2，显示设备1可以包括显示面板10和与显示面板10重叠的组件40。用于保护显示面板10的覆盖窗可以进一步布置在显示面板10上方。
显示设备1可以包括与组件40重叠的组件区域CA和其中显示主图像的主显示区域MDA。显示面板10可以包括基板100、位于基板100上方的显示层DISL和布置在基板100下方的保护构件PB。
显示层DISL可以包括电路层PCL、显示元件和薄膜封装层300，电路层PCL包括薄膜晶体管TFT和TFT'以及绝缘层IL，显示元件包括主有机发光二极管OLED和辅助有机发光二极管OLED'。绝缘层IL'可以布置在基板100和显示层DISL之间。
基板100可以包括绝缘材料，诸如玻璃、石英和聚合物树脂中的至少一种。基板100可以包括刚性基板和能够弯曲、折叠和/或卷曲等的柔性基板中的至少一种。
主薄膜晶体管TFT和连接到主薄膜晶体管TFT的主有机发光二极管OLED可以布置在显示面板10的主显示区域MDA中，以实现主子像素Pm，并且辅助薄膜晶体管TFT'和连接到辅助薄膜晶体管TFT'的辅助有机发光二极管OLED'可以布置在组件区域CA中，以实现辅助子像素Pa。组件区域CA的其中布置有辅助子像素Pa的区域可以被称为辅助显示区域。
组件区域CA可以包括其中未布置显示元件的透射区域TA。透射区域TA可以是从布置为对应于组件区域CA的组件40输出的光/信号或者被输入到组件40的光/信号透射通过的区域。辅助显示区域和透射区域TA可以相对于一个或多个方向(例如，相对于y方向和/或x方向)交替地布置在组件区域CA中。
主有机发光二极管OLED和辅助有机发光二极管OLED'可以被薄膜封装层300覆盖。薄膜封装层300可以包括至少一个无机封装层和至少一个有机封装层。例如，薄膜封装层300可以包括第一无机封装层310、第二无机封装层330以及位于第一无机封装层310和第二无机封装层330之间的有机封装层320。在实施例中，主有机发光二极管OLED和辅助有机发光二极管OLED'可以被封装基板封装。当主有机发光二极管OLED和辅助有机发光二极管OLED'被封装基板封装时，封装基板可以布置为面对基板100，主有机发光二极管OLED和辅助有机发光二极管OLED'位于封装基板和基板100之间。间隙可以位于封装基板与主有机发光二极管OLED和辅助有机发光二极管OLED'之间。封装基板可以包括玻璃。包括玻璃料等的密封剂可以布置在基板100和封装基板之间，并且密封剂可以布置在上面描述的外围区域DPA中。布置在外围区域DPA中的密封剂可以围绕显示区域DA，以防止湿气、碎屑等渗透通过显示区域DA的侧表面。
保护构件PB可以附接在基板100下方，以支撑并保护基板100。保护构件PB可以包括与组件区域CA对应的开口PB_OP。因为保护构件PB包括开口PB_OP，所以可以改善组件区域CA的透光率。保护构件PB可以包括例如聚对苯二甲酸乙二酯(PET)和聚酰亚胺(PI)中的至少一种，但是实施例不限于此。
组件区域CA的面积可以大于其中布置有组件40的区域的面积。因此，保护构件PB中的开口PB_OP的面积可能与组件区域CA的面积不匹配。
在一些实施例中，可以对应于组件区域CA布置多个组件40。多个组件40可以具有不同的功能。例如，多个组件40可以包括相机(或成像装置)、太阳能电池、闪光灯、接近传感器、照度传感器和虹膜传感器中的至少两种。
图3是示意性地示出根据实施例的显示设备的平面图。
参照图3，构成显示设备1的各种组件可以布置在基板100上方(或上)。显示设备1可以包括显示区域DA和围绕显示区域DA的外围区域DPA。显示区域DA可以包括主显示区域MDA和组件区域CA，在主显示区域MDA中显示主图像，组件区域CA包括透射区域TA并且在组件区域CA中显示辅助图像。辅助图像可以与主图像一起形成整个图像，并且辅助图像可以是独立于主图像的图像。
多个主子像素Pm可以布置在主显示区域MDA中。主子像素Pm中的每一个可以由诸如主有机发光二极管OLED(参见图2)的显示元件来实现。每个主子像素Pm可以发射例如红光、绿光、蓝光和白光中的至少一种；然而，无论是除了红光、绿光、蓝光和白光中的至少一种之外还是作为红光、绿光、蓝光和白光中的至少一种的替代，可以发射任何其他适当颜色的光。主显示区域MDA可以被封装层覆盖，以保护主显示区域MDA免受外部空气或湿气的影响。
组件区域CA可以位于如上描述的主显示区域MDA的一侧处，或者可以布置在显示区域DA的内部并且被主显示区域MDA围绕。多个辅助子像素Pa可以布置在组件区域CA中。多个辅助子像素Pa中的每一个可以由诸如辅助有机发光二极管OLED'(参见图2)的显示元件来实现。每个辅助子像素Pa可以发射例如红光、绿光、蓝光和白光中的至少一种；然而，无论是除了红光、绿光、蓝光和白光中的至少一种之外还是作为红光、绿光、蓝光和白光中的至少一种的替代，可以发射任何其他适当颜色的光。组件区域CA可以被封装层覆盖，以保护组件区域CA免受外部空气或湿气的影响。
组件区域CA可以包括透射区域TA。透射区域TA可以布置为围绕多个辅助子像素Pa。可替代地，透射区域TA可以与多个辅助子像素Pa以网格形式布置。
因为组件区域CA包括透射区域TA，所以组件区域CA的分辨率可以低于主显示区域MDA的分辨率。例如，组件区域CA的分辨率可以是主显示区域MDA的分辨率的大约1/2、3/8、1/3、1/4、2/9、1/8、1/9或1/16。例如，主显示区域MDA的分辨率可以为大约400个像素每英寸(ppi)或更大，并且组件区域CA的分辨率可以为大约200ppi或大约100ppi。
驱动主子像素Pm和辅助子像素Pa的像素电路中的每一个可以电连接到布置在外围区域DPA中的外围电路。第一扫描驱动电路SDRV1、第二扫描驱动电路SDRV2、端子部分PAD、驱动电压供应线11和公共电压供应线13可以布置在外围区域DPA中。
第一扫描驱动电路SDRV1可以通过扫描线SL将扫描信号施加到驱动主子像素Pm和辅助子像素Pa的像素电路中的每一个。第一扫描驱动电路SDRV1可以通过发射控制线EL将发射控制信号施加到每个像素电路。第二扫描驱动电路SDRV2可以相对于主显示区域MDA位于第一扫描驱动电路SDRV1的相对侧，并且可以基本上平行于第一扫描驱动电路SDRV1。主显示区域MDA的主子像素Pm的像素电路中的一些像素电路可以电连接到第一扫描驱动电路SDRV1，并且其他像素电路可以电连接到第二扫描驱动电路SDRV2。组件区域CA的辅助子像素Pa的像素电路中的一些像素电路可以电连接到第一扫描驱动电路SDRV1，并且其他像素电路可以电连接到第二扫描驱动电路SDRV2。在实施例中，可以省略第二扫描驱动电路SDRV2。
端子部分PAD可以布置在基板100的一侧处。端子部分PAD可以通过未被绝缘层覆盖而暴露，以连接到显示电路板30。显示驱动器32可以布置在显示电路板30处(或上)。
显示驱动器32可以生成将被传输到第一扫描驱动电路SDRV1和第二扫描驱动电路SDRV2的控制信号。显示驱动器32可以生成数据信号，并且所生成的数据信号可以通过扇出线FW和连接到扇出线FW的数据线DL传输到主子像素Pm和辅助子像素Pa的像素电路。
显示驱动器32可以将驱动电压ELVDD(参见图4和图5)供应到驱动电压供应线11，并且可以将公共电压ELVSS(参见图4和图5)供应到公共电压供应线13。驱动电压ELVDD可以通过连接到驱动电压供应线11的驱动电压线PL施加到主子像素Pm和辅助子像素Pa的像素电路，并且公共电压ELVSS可以连接到公共电压供应线13，以施加到例如主有机发光二极管OLED(参见图2)的显示元件的相对电极。
驱动电压供应线11可以提供为在主显示区域MDA下方在x方向上延伸。公共电压供应线13可以具有其一侧开口的环形形状，以部分地围绕主显示区域MDA。
图4和图5是根据各种实施例的可以被包括在显示设备中的子像素的等效电路图。
参照图4，像素电路PC可以连接到有机发光二极管OLED(例如，前述的主有机发光二极管OLED和辅助有机发光二极管OLED')，以实现子像素的发光。像素电路PC可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2和存储电容器Cst。开关薄膜晶体管T2可以连接到扫描线SL和数据线DL，并且可以被配置为根据通过扫描线SL输入的扫描信号Sn将通过数据线DL输入的数据信号Dm传输到驱动薄膜晶体管T1。
存储电容器Cst可以连接到开关薄膜晶体管T2和驱动电压线PL，并且可以存储与从开关薄膜晶体管T2接收的电压和供应到驱动电压线PL的驱动电压ELVDD之间的差对应的电压。
驱动薄膜晶体管T1可以连接到驱动电压线PL和存储电容器Cst，并且可以响应于存储在存储电容器Cst中的电压值控制从驱动电压线PL流经有机发光二极管OLED的驱动电流。有机发光二极管OLED可以根据驱动电流发射具有特定亮度的光。
尽管图4示出了像素电路PC包括两个薄膜晶体管和一个存储电容器，但是实施例不限于此。
参照图5，像素电路PC可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6、第二初始化薄膜晶体管T7和存储电容器Cst。
尽管图5示出了每个像素电路PC包括信号线SL、SL-1、SL+1、EL和DL、初始化电压线VL和驱动电压线PL，但是实施例不限于此。在实施例中，信号线SL、SL-1、SL+1、EL和DL中的至少一条和/或初始化电压线VL可以由相邻的像素电路共享。
驱动薄膜晶体管T1的漏极电极可以经由发射控制薄膜晶体管T6电连接到有机发光二极管OLED。驱动薄膜晶体管T1可以根据开关薄膜晶体管T2的开关操作接收数据信号Dm，并且可以将驱动电流供应到有机发光二极管OLED。
开关薄膜晶体管T2的栅极电极可以连接到扫描线SL，并且开关薄膜晶体管T2的源极电极可以连接到数据线DL。开关薄膜晶体管T2的漏极电极可以经由操作控制薄膜晶体管T5连接到驱动电压线PL，同时连接到驱动薄膜晶体管T1的源极电极。
开关薄膜晶体管T2可以根据通过扫描线SL接收的扫描信号Sn而导通，以执行将被传输到数据线DL的数据信号Dm传输到驱动薄膜晶体管T1的源极电极的开关操作。
补偿薄膜晶体管T3的栅极电极可以连接到扫描线SL。补偿薄膜晶体管T3的源极电极可以经由发射控制薄膜晶体管T6连接到有机发光二极管OLED的像素电极，同时连接到驱动薄膜晶体管T1的漏极电极。补偿薄膜晶体管T3的漏极电极可以连接到存储电容器Cst的电极、第一初始化薄膜晶体管T4的源极电极和驱动薄膜晶体管T1的栅极电极。补偿薄膜晶体管T3可以根据通过扫描线SL接收的扫描信号Sn而导通，以将驱动薄膜晶体管T1的栅极电极和漏极电极彼此连接，以便以二极管方式连接驱动薄膜晶体管T1。
第一初始化薄膜晶体管T4的栅极电极可以连接到前一扫描线SL-1。第一初始化薄膜晶体管T4的漏极电极可以连接到初始化电压线VL。第一初始化薄膜晶体管T4的源极电极可以连接到存储电容器Cst的电极、补偿薄膜晶体管T3的漏极电极和驱动薄膜晶体管T1的栅极电极。第一初始化薄膜晶体管T4可以根据通过前一扫描线SL-1接收的前一扫描信号Sn-1而导通，以通过将初始化电压Vint传输到驱动薄膜晶体管T1的栅极电极来执行使驱动薄膜晶体管T1的栅极电极的电压初始化的初始化操作。
操作控制薄膜晶体管T5的栅极电极可以连接到发射控制线EL。操作控制薄膜晶体管T5的源极电极可以连接到驱动电压线PL。操作控制薄膜晶体管T5的漏极电极可以连接到驱动薄膜晶体管T1的源极电极和开关薄膜晶体管T2的漏极电极。
发射控制薄膜晶体管T6的栅极电极可以连接到发射控制线EL。发射控制薄膜晶体管T6的源极电极可以连接到驱动薄膜晶体管T1的漏极电极和补偿薄膜晶体管T3的源极电极。发射控制薄膜晶体管T6的漏极电极可以电连接到有机发光二极管OLED的像素电极(例如，阳极)。操作控制薄膜晶体管T5和发射控制薄膜晶体管T6可以根据通过发射控制线EL接收的发射控制信号En而同时(或基本上同时)导通，使得可以将驱动电压ELVDD传输到有机发光二极管OLED并且驱动电流可以流经有机发光二极管OLED。
第二初始化薄膜晶体管T7的栅极电极可以连接到下一扫描线SL+1。第二初始化薄膜晶体管T7的源极电极可以连接到有机发光二极管OLED的像素电极。第二初始化薄膜晶体管T7的漏极电极可以连接到初始化电压线VL。第二初始化薄膜晶体管T7可以通过根据通过下一扫描线SL+1接收的下一扫描信号Sn+1而导通，以使有机发光二极管OLED的像素电极初始化。
尽管图5示出了第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7分别连接到前一扫描线SL-1和下一扫描信号SL+1的情况，但是实施例不限于此。在实施例中，第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7两者可以连接到前一扫描线SLn-1，以根据前一扫描信号Sn-1而被驱动。
存储电容器Cst的另一电极可以连接到驱动电压线PL。存储电容器Cst的任何一个电极可以连接到驱动薄膜晶体管T1的栅极电极、补偿薄膜晶体管T3的漏极电极和第一初始化薄膜晶体管T4的源极电极。
可以向有机发光二极管OLED的相对电极(例如，阴极)提供公共电压ELVSS。有机发光二极管OLED可以通过从驱动薄膜晶体管T1接收驱动电流而发光。
像素电路PC不受限于参照图5描述的薄膜晶体管和存储电容器的数量和电路设计，并且薄膜晶体管和存储电容器的数量和电路设计可以进行各种修改。驱动主子像素Pm和辅助子像素Pa的像素电路PC可以以相同的方式提供，或者可以以不同的方式提供。
图6是示意性地示出根据实施例的主显示区域中的像素布置结构的布置图。
多个主子像素Pm可以布置在主显示区域MDA中。出于本公开的目的，子像素可以指作为用于实现图像的最小单元的发射区域。此外，当使用有机发光二极管作为显示元件时，发射区域可以由像素限定层的开口来限定。下面将对此进行描述。
如在图6中，布置在主显示区域MDA中的主子像素Pm可以以Pentile结构布置。红色子像素Pr、绿色子像素Pg和蓝色子像素Pb可以分别实现红色、绿色和蓝色。
多个红色子像素Pr和多个蓝色子像素Pb可以在第一行1N中交替地布置，多个绿色子像素Pg可以在与第一行1N相邻的第二行2N中以特定间隔布置，多个蓝色子像素Pb和多个红色子像素Pr可以在与第二行2N相邻的第三行3N中交替地布置，多个绿色子像素Pg可以在与第三行3N相邻的第四行4N中以特定间隔布置，并且这种像素布置可以重复直至第N行。在这种情况下，蓝色子像素Pb和红色子像素Pr可以大于绿色子像素Pg。
布置在第一行1N中的多个红色子像素Pr和多个蓝色子像素Pb以及布置在第二行2N中的多个绿色子像素Pg可以交替地布置。
多个红色子像素Pr和多个蓝色子像素Pb可以在第一列1M中交替地布置，多个绿色子像素Pg可以在与第一列1M相邻的第二列2M中以特定间隔布置，多个蓝色子像素Pb和多个红色子像素Pr可以在与第二列2M相邻的第三列3M中交替地布置，多个绿色子像素Pg可以在与第三列3M相邻的第四列4M中以特定间隔布置，并且这种像素布置可以重复直至第M列。
当这种像素布置结构被不同地表达时，可以表述为红色子像素Pr布置在以绿色子像素Pg的中心点作为其中心点的虚拟四边形VS的顶点之中的彼此面对的第一顶点和第三顶点处，并且蓝色子像素Pb布置在作为虚拟四边形VS的其他顶点的第二顶点和第四顶点处。在这种情况下，虚拟四边形VS可以被不同地修改为矩形、菱形或正方形等。
这种像素布置结构可以被称为Pentile矩阵结构或Pentile结构，并且可以通过应用渲染驱动技术由少量的像素实现高分辨率，渲染驱动技术通过共享相邻的像素来表示颜色。
尽管图6示出了多个主子像素Pm以Pentile矩阵结构布置，但是实施例不限于此。例如，多个主子像素Pm可以以各种形式布置，诸如条纹结构、马赛克布置结构和三角形(delta)布置结构中的至少一种。
图7和图8是示意性地示出根据实施例的组件区域中的像素布置结构的布置图。
参照图7，多个辅助子像素Pa可以布置在组件区域CA中。辅助子像素Pa中的每一个可以例如发射红光、绿光和蓝光中的任何一种。
组件区域CA可以包括像素组PG和透射区域TA，像素组PG包括至少一个辅助子像素Pa。像素组PG和透射区域TA可以在x方向上和在y方向上交替地布置，并且可以例如以网格形式布置。在这种情况下，组件区域CA可以包括多个像素组PG和多个透射区域TA。
像素组PG可以被定义为子像素组，在该子像素组中，多个辅助子像素Pa以预设的单元被结合(或布置)。例如，如图7中所示，一个像素组PG可以包括以Pentile结构布置的八个辅助子像素Pa。例如，一个像素组PG可以包括两个红色子像素Pr、四个绿色子像素Pg和两个蓝色子像素Pb。
在组件区域CA中，其中结合有特定数量的像素组PG和特定数量的透射区域TA的基本单元U可以在x方向和y方向上重复地布置。在图7中，基本单元U可以具有其中两个像素组PG和布置在两个像素组PG附近的两个透射区域TA以四边形形状结合的形式。基本单元U可以是重复形式的分割，并且可以不意味着构造的断开。
参照图6和图7，与基本单元U具有相同面积的对应单元U'可以设定在主显示区域MDA中。在这种情况下，被包括在对应单元U'中的主子像素Pm的数量可以大于被包括在基本单元U中的辅助子像素Pa的数量。例如，被包括在基本单元U中的辅助子像素Pa的数量可以为16个，并且被包括在对应单元U'中的主子像素Pm的数量可以为32个，使得每相同面积布置的辅助子像素Pa的数量和主子像素Pm的数量可以为1：2的比率。
其中辅助子像素Pa的布置结构是如图7中的Pentile结构并且组件区域CA的分辨率是主显示区域MDA的分辨率的1/2的组件区域CA的像素布置结构将被称为1/2Pentile结构。被包括在像素组PG中的辅助子像素Pa的数量或布置可以根据组件区域CA的分辨率而修改。
参照图8，组件区域CA的像素布置结构可以是1/4Pentile结构。在这种情况下，八个辅助子像素Pa可以以Pentile结构布置在像素组PG中，但是在基本单元U中可以包括仅一个像素组PG。基本单元U的其余区域可以被提供为透射区域TA。因此，每相同面积布置的辅助子像素Pa的数量和主子像素Pm的数量可以为1：4的比率。在这种情况下，一个像素组PG可以被透射区域TA围绕。
图9是示意性地示出根据实施例的显示设备的截面图。图10是示意性地示出根据实施例的显示设备的截面图。
更具体地，图9是示出根据实施例的显示设备1的一部分的示意性截面图，并且是示意性地示出主显示区域MDA和组件区域CA的截面图，并且图10是图9的区域A的放大截面图。
参照图9，根据实施例的显示设备1可以包括主显示区域MDA和组件区域CA。主子像素Pm可以布置在主显示区域MDA中，并且辅助子像素Pa可以布置在组件区域CA中。组件区域CA可以包括透射区域TA。
包括主薄膜晶体管TFT和主存储电容器Cst的主像素电路PC以及连接到主像素电路PC的作为显示元件的主有机发光二极管OLED可以布置在主显示区域MDA中。包括辅助薄膜晶体管TFT'和辅助存储电容器Cst'的辅助像素电路PC'以及连接到辅助像素电路PC'的作为显示元件的辅助有机发光二极管OLED'可以布置在组件区域CA中。
在实施例中，使用主有机发光二极管OLED和辅助有机发光二极管OLED'作为显示元件；然而，在一些实施例中，可以使用无机发光元件或量子点发光元件等作为显示元件。
在下文中，将描述其中堆叠有被包括在显示设备1中的组件的结构。显示设备1可以包括基板100、阻挡层105和107、电路层PCL以及显示元件层EDL的堆叠件。例如，阻挡层105和107、电路层PCL以及显示元件层EDL可以布置在基板100的上表面上方。
如上所述，基板100可以包括诸如玻璃、石英或聚合物树脂的绝缘材料。基板100可以包括刚性基板和能够弯曲、折叠和/或卷曲等的柔性基板中的至少一种。
基板100可以包括第一基板100a和第二基板100b。第一基板100a和第二基板100b可以包括聚合物树脂，诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二酯、聚对苯二甲酸乙二酯、聚苯硫醚、多芳基化合物、聚酰亚胺、聚碳酸酯和乙酸丙酸纤维素中的至少一种。例如，第一基板100a和第二基板100b可以包括透明聚酰亚胺。
第三阻挡层101可以布置在第一基板100a和第二基板100b之间。在实施例中，第三阻挡层101可以直接布置在第一基板100a上。在实施例中，无机层或有机层等可以另外布置在第一基板100a和第三阻挡层101之间。第三阻挡层101可以布置在第一基板100a上方，以防止从第一基板100a发出的气体到达下面描述的半导体层，并且阻止外部空气的渗透。第三阻挡层101可以包括氧化硅(SiOx)和氮化硅(SiNx)中的至少一种。例如，第三阻挡层101可以包括单层或多层结构。
第四阻挡层103可以布置在第二基板100b上方。在实施例中，第四阻挡层103可以直接布置在第二基板100b上。在实施例中，无机层或有机层等可以另外布置在第二基板100b和第四阻挡层103之间。第四阻挡层103可以布置在第一基板100a和第二基板100b上方，以防止从第一基板100a和第二基板100b发出的气体到达下面描述的半导体层，并且阻止外部空气的渗透。
第一底部金属层BML1可以布置在第四阻挡层103上方。在实施例中，第一底部金属层BML1可以直接布置在第四阻挡层103上。在实施例中，无机层或有机层等可以另外布置在第四阻挡层103和第一底部金属层BML1之间。
第一底部金属层BML1可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)。例如，第一底部金属层BML1可以包括钼(Mo)或钛(Ti)。在实施例中，第一底部金属层BML1可以是半透明的。因为第一底部金属层BML1是半透明的，所以入射在第一底部金属层BML1上的光可以被部分地反射且部分地透射。
第二底部金属层BML2可以布置在第一底部金属层BML1上方。第一底部金属层BML1和第二底部金属层BML2可以至少部分地彼此重叠。在实施例中，第二底部金属层BML2可以包括与第一底部金属层BML1相同的材料。在实施例中，第二底部金属层BML2可以包括与第一底部金属层BML1不同的材料。
第一底部金属层BML1和第二底部金属层BML2可以布置在辅助像素电路PC'下方，以防止辅助薄膜晶体管TFT'的特性由于从组件等发射的光而劣化。另外，第一底部金属层BML1和第二底部金属层BML2可以防止从组件等发射的或被引导至组件的光通过连接到辅助像素电路PC'的线之间的窄间隙而衍射。第一底部金属层BML1和第二底部金属层BML2可以不位于透射区域TA中。
第一底部金属层BML1和第二底部金属层BML2可以与布置在组件区域CA中的辅助像素电路PC'重叠。例如，第一底部金属层BML1和第二底部金属层BML2可以提供为对应于整个组件区域CA。在这种情况下，第一底部金属层BML1可以包括与透射区域TA对应的第一孔H1。在实施例中，例如，在z方向上与第一孔H1对齐或基本上对齐的第五孔H5可以被提供在第二底部金属层BML2中。然而，本公开不限于此，第五孔H5可以不与第一孔H1对齐，并且可以采取各种合适的形状。在一些实施例中，透射区域TA的形状和尺寸可以被由第一底部金属层BML1限定的第一孔H1的形状和尺寸来限定。透射区域TA的最小宽度Wt可以等于由第一底部金属层BML1限定的第一孔H1的宽度。
就工艺而言，第一底部金属层BML1和第二底部金属层BML2未布置在主显示区域MDA中可能是有利的。当第一底部金属层BML1和第二底部金属层BML2被提供在基板100的前表面处或其对应部分处时，在通过使用激光使主薄膜晶体管TFT的主半导体层A1结晶化的工艺中可能出现缺陷。
第一阻挡层105可以布置在第一底部金属层BML1上方。在实施例中，第一阻挡层105可以直接布置在第一底部金属层BML1上。在实施例中，无机层或有机层等可以另外布置在第一底部金属层BML1和第一阻挡层105之间。
第一阻挡层105的至少一部分可以布置在透射区域TA中。第一阻挡层105可以布置在第一底部金属层BML1和第二底部金属层BML2之间，使得第一底部金属层BML1和第二底部金属层BML2可以间隔开特定距离。第一阻挡层105可以包括氧化硅(SiOx)和氮化硅(SiNx)中的至少一种。
第二阻挡层107可以布置在第二底部金属层BML2上方。在实施例中，第二阻挡层107可以直接布置在第二底部金属层BML2上。在实施例中，无机层或有机层等可以另外布置在第二底部金属层BML2和第二阻挡层107之间。
第二阻挡层107的至少一部分可以布置在透射区域TA中。在实施例中，第二阻挡层107可以包括与第一阻挡层105相同的材料。在实施例中，第二阻挡层107可以包括与第一阻挡层105不同的材料。
参照图10，第一底部金属层BML1可以具有从第四阻挡层103的上表面起的第一厚度t1。在实施例中，第一厚度t1可以为例如大约20埃
Figure BDA0003095207640000201
至大约
Figure BDA0003095207640000202
例如大约
Figure BDA0003095207640000203
至大约
Figure BDA0003095207640000204
诸如大约
Figure BDA0003095207640000205
至大约
Figure BDA0003095207640000206
例如，第一底部金属层BML1的第一厚度t1可以为大约
Figure BDA0003095207640000207
至大约
Figure BDA0003095207640000208
第二底部金属层BML2可以具有从第一阻挡层105的上表面起的第二厚度t2。在实施例中，第二厚度t2可以为例如大约
Figure BDA0003095207640000209
至大约
Figure BDA00030952076400002010
例如大约
Figure BDA00030952076400002011
至大约
Figure BDA00030952076400002012
诸如大约
Figure BDA00030952076400002013
至大约
Figure BDA00030952076400002014
例如，第二底部金属层BML2的第二厚度t2可以为大约
Figure BDA00030952076400002015
至大约
Figure BDA00030952076400002016
因为第二底部金属层BML2的第二厚度t2大于第一底部金属层BML1的第一厚度t1，所以透射通过第一底部金属层BML1的光可以被第二底部金属层BML2反射或吸收。
第一阻挡层105可以具有从第一底部金属层BML1的上表面起的第三厚度t3。在实施例中，第三厚度t3可以为例如大约
Figure BDA00030952076400002017
至大约
Figure BDA00030952076400002018
例如大约
Figure BDA00030952076400002019
至大约
Figure BDA00030952076400002020
诸如大约
Figure BDA00030952076400002021
至大约
Figure BDA00030952076400002022
例如，第一阻挡层105的第三厚度t3可以为大约
Figure BDA00030952076400002023
至大约
Figure BDA00030952076400002024
第一阻挡层105可以布置在第一底部金属层BML1和第二底部金属层BML2之间，使得第一底部金属层BML1和第二底部金属层BML2可以彼此间隔开。
第二阻挡层107可以具有从第二底部金属层BML2的上表面起的第四厚度t4。在实施例中，第四厚度t4可以为例如大约
Figure BDA00030952076400002025
至大约
Figure BDA00030952076400002026
例如大约
Figure BDA00030952076400002027
至大约
Figure BDA00030952076400002028
诸如大约
Figure BDA00030952076400002029
至大约
Figure BDA00030952076400002030
例如，第二阻挡层107的第四厚度t4可以为大约
Figure BDA00030952076400002031
至大约
Figure BDA00030952076400002032
当底部金属层布置为对应于组件区域CA时，透射通过透射区域TA的光从布置在基板100下方的组件的表面反射，从组件的表面反射的光在底部金属层下方被反射，并且反射的光入射在组件上，并且因此，可能产生重像。在这种情况下，重像可以指这样的现象，其中，在没有物体的情况下光圈形状或光源形状作为余像在与光源对称的位置处残留在膜(传感器)上，并且因此看到模糊。
本公开的实施例可以解决诸如上述问题的各种问题，并且可以通过使用光的相消干涉防止重像的产生。例如，至少因为底部金属层包括第一底部金属层BML1和第二底部金属层BML2并且阻挡层(例如，第一阻挡层105)布置在第一底部金属层BML1和第二底部金属层BML2之间，所以在第一底部金属层BML1下方被反射的光和在第二底部金属层BML2下方被反射的光可以彼此相消干涉，以防止重像的产生。至少因为第一底部金属层BML1是半透明的，所以入射在第一底部金属层BML1上的光可以在第一底部金属层BML1下方被部分地反射，并且未反射的光可以透射通过第一底部金属层BML1。至少因为第二底部金属层BML2比第一底部金属层BML1厚，所以透射通过第一底部金属层BML1并且然后入射在第二底部金属层BML2上的光可以在第二底部金属层BML2下方被反射，或者未反射的光可以被第二底部金属层BML2吸收。因此，在第一底部金属层BML1下方被反射的光和在第二底部金属层BML2下方被反射的光可以彼此相消干涉，以防止重像的产生。
返回参照图9，电路层PCL可以布置在第二阻挡层107上方。电路层PCL可以包括主像素电路PC、辅助像素电路PC'、第一绝缘层112、第二绝缘层113、第三绝缘层115和平坦化层117。主像素电路PC可以包括主薄膜晶体管TFT和主存储电容器Cst，并且辅助像素电路PC'可以包括辅助薄膜晶体管TFT'和辅助存储电容器Cst'。
主薄膜晶体管TFT和辅助薄膜晶体管TFT'可以布置在第二阻挡层107上方。主薄膜晶体管TFT可以包括主半导体层A1、主栅极电极G1、主源极电极S1和主漏极电极D1。辅助薄膜晶体管TFT'可以包括辅助半导体层A2、辅助栅极电极G2、辅助源极电极S2和辅助漏极电极D2。主薄膜晶体管TFT可以连接到主有机发光二极管OLED，以驱动主有机发光二极管OLED。辅助薄膜晶体管TFT'可以连接到辅助有机发光二极管OLED'，以驱动辅助有机发光二极管OLED'。
主半导体层A1和辅助半导体层A2可以布置在第二阻挡层107上方，并且可以包括多晶硅，但是实施例不限于此。例如，主半导体层A1和辅助半导体层A2可以包括非晶硅。作为另一示例，主半导体层A1和辅助半导体层A2可以包括铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)和锌(Zn)中的至少一种的氧化物。在实施例中，主半导体层A1和辅助半导体层A2可以包括彼此相同的材料。在实施例中，主半导体层A1和辅助半导体层A2可以包括彼此不同的材料。主半导体层A1和辅助半导体层A2可以各自包括掺杂有掺杂剂的源极区和漏极区以及沟道区。
辅助半导体层A2可以与第二底部金属层BML2重叠，第二阻挡层107位于辅助半导体层A2和第二底部金属层BML2之间。在实施例中，辅助半导体层A2的宽度可以小于第二底部金属层BML2的宽度，并且因此，辅助半导体层A2可以在垂直于基板100的方向(例如，z方向)上与第二底部金属层BML2完全重叠。
第一绝缘层112可以设置为覆盖主半导体层A1和辅助半导体层A2。第一绝缘层112可以包括无机绝缘材料，诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)以及氧化锌(ZnO)中的至少一种。第一绝缘层112可以包括包含无机绝缘材料的单层或多层。
主栅极电极G1和辅助栅极电极G2可以布置在第一绝缘层112上方，以分别与主半导体层A1和辅助半导体层A2重叠。主栅极电极G1和辅助栅极电极G2可以包括例如钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)等中的至少一种，并且可以包括单层或多层。
第二绝缘层113可以设置为覆盖主栅极电极G1和辅助栅极电极G2。第二绝缘层113可以包括无机绝缘材料，诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)以及氧化锌(ZnO)中的至少一种。第二绝缘层113可以包括包含无机绝缘材料的单层或多层。
主存储电容器Cst的主上部电极CE2和辅助存储电容器Cst'的辅助上部电极CE2'可以布置在第二绝缘层113上方。
在主显示区域MDA中，主上部电极CE2可以与布置在主上部电极CE2下方的主栅极电极G1重叠。彼此重叠的主栅极电极G1和主上部电极CE2可以构成主存储电容器Cst，第二绝缘层113位于主栅极电极G1和主上部电极CE2之间。主栅极电极G1可以与主存储电容器Cst的主下部电极CE1一体地提供。在实施例中，主存储电容器Cst可以不与主薄膜晶体管TFT重叠，并且主存储电容器Cst的主下部电极CE1可以是与主薄膜晶体管TFT的主栅极电极G1分开的独立组件。
在组件区域CA中，辅助上部电极CE2'可以与辅助上部电极CE2'下方的辅助栅极电极G2重叠。彼此重叠的辅助栅极电极G2和辅助上部电极CE2'可以构成辅助存储电容器Cst'，第二绝缘层113位于辅助栅极电极G2和辅助上部电极CE2'之间。辅助栅极电极G2可以与辅助存储电容器Cst'的辅助下部电极CE1'一体地提供。在实施例中，辅助存储电容器Cst'可以不与辅助薄膜晶体管TFT'重叠，并且辅助存储电容器Cst'的辅助下部电极CE1'可以是与辅助薄膜晶体管TFT'的辅助栅极电极G2分开的独立组件。
主上部电极CE2和辅助上部电极CE2'可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的至少一种，并且可以包括单层或多层结构。
第三绝缘层115可以形成为覆盖主上部电极CE2和辅助上部电极CE2'。第三绝缘层115可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)以及氧化锌(ZnO)中的至少一种。第三绝缘层115可以包括包含无机绝缘材料的单层或多层。
当第一绝缘层112、第二绝缘层113和第三绝缘层115统称为无机绝缘层IL时，无机绝缘层IL可以具有与透射区域TA对应的第二孔H2。第二孔H2可以暴露第二阻挡层107的布置在透射区域TA中的上表面的一部分。第二孔H2可以与形成为与透射区域TA对应的第一绝缘层112的开口、第二绝缘层113的开口和第三绝缘层115的开口重叠。这些开口可以通过单独的工艺单独地形成，或者可以通过同一工艺同时形成。当这些开口在单独的工艺中形成时，第二孔H2的内表面可能不光滑，并且可能具有阶梯状台阶。
主源极电极S1和辅助源极电极S2以及主漏极电极D1和辅助漏极电极D2可以布置在第三绝缘层115上方。主源极电极S1和辅助源极电极S2以及主漏极电极D1和辅助漏极电极D2可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)等中的至少一种的导电材料，并且可以包括单层或多层结构。例如，主源极电极S1和辅助源极电极S2以及主漏极电极D1和辅助漏极电极D2可以包括Ti/Al/Ti的多层结构。
平坦化层117可以布置为覆盖主源极电极S1和辅助源极电极S2以及主漏极电极D1和辅助漏极电极D2。平坦化层117可以具有平坦的顶表面，使得布置在平坦化层117上方的主像素电极121和辅助像素电极121'可以形成为平坦的。
平坦化层117可以包括有机材料或无机材料，并且可以具有单层结构或多层结构。平坦化层117可以包括第一平坦化层117a和第二平坦化层117b。因此，诸如线的导电图案可以形成在第一平坦化层117a和第二平坦化层117b之间，这会有利于高度集成。
平坦化层117可以包括诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)和聚苯乙烯(PS)中的至少一种的通用聚合物、具有酚基的聚合物衍生物、丙烯酸聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟基聚合物、对二甲苯类聚合物和/或乙烯醇类聚合物。此外，平坦化层117可以包括无机绝缘材料，诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnO)中的至少一种。当形成平坦化层117时，在形成层之后，可以对该层的顶表面执行化学机械抛光，以提供平坦的顶表面。
主有机发光二极管OLED和辅助有机发光二极管OLED'可以布置在第二平坦化层117b上方。主有机发光二极管OLED的主像素电极121和辅助有机发光二极管OLED'的辅助像素电极121'可以通过布置在平坦化层117内部的连接电极CM和CM'连接到主像素电路PC和辅助像素电路PC'。然而，本公开不限于此，并且在实施例中，连接电极CM和CM'还可以布置在平坦化层117上方。
连接电极CM和CM'可以布置在第一平坦化层117a和第二平坦化层117b之间。连接电极CM和CM'可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)等中的至少一种的导电材料，并且可以包括单层或多层结构。例如，连接电极CM和CM'可以包括Ti/Al/Ti的多层结构。
平坦化层117可以包括与透射区域TA对应的第三孔H3。第三孔H3可以与第二孔H2重叠。图9示出了第三孔H3大于第二孔H2。在实施例中，平坦化层117可以提供为覆盖无机绝缘层IL的第二孔H2的边缘，使得第三孔H3的面积可以小于第二孔H2的面积。
平坦化层117可以包括用于暴露主薄膜晶体管TFT的主源极电极S1和主漏极电极D1中的任何一者的过孔，并且主像素电极121可以通过经由过孔接触主源极电极S1或主漏极电极D1而电连接到主薄膜晶体管TFT。另外，平坦化层117可以包括用于暴露辅助薄膜晶体管TFT'的辅助源极电极S2和辅助漏极电极D2中的任何一者的过孔，并且辅助像素电极121'可以通过经由过孔接触辅助源极电极S2或辅助漏极电极D2而电连接到辅助薄膜晶体管TFT'。
主像素电极121可以布置在主显示区域MDA的平坦化层117上方，并且辅助像素电极121'可以布置在组件区域CA的平坦化层117上方。
主像素电极121和辅助像素电极121'可以包括导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)中的至少一种。主像素电极121和辅助像素电极121'可以包括反射层，该反射层包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)和铬(Cr)中的至少一种或它们的任何化合物。例如，主像素电极121和辅助像素电极121'可以具有位于反射层上方/下方的包括由ITO、IZO、ZnO和In2O3中的至少一种形成的层的结构。在这种情况下，主像素电极121和辅助像素电极121'可以具有例如ITO/Ag/ITO的堆叠结构。
像素限定层119可以在平坦化层117上方覆盖主像素电极121的边缘和辅助像素电极121'的边缘，并且可以包括用于暴露主像素电极121的至少一部分的第一开口OP1和用于暴露辅助像素电极121'的至少一部分的第二开口OP2。第一开口OP1和第二开口OP2可以分别限定主有机发光二极管OLED的发射区域和辅助有机发光二极管OLED'的发射区域，例如，主子像素Pm的尺寸和形状以及辅助子像素Pa的尺寸和形状。
像素限定层119可以增加主像素电极121的边缘和辅助像素电极121'的边缘与位于主像素电极121和辅助像素电极121'上方的相对电极123之间的距离，以防止在主像素电极121和辅助像素电极121'的边缘处发生电弧等。像素限定层119可以通过旋涂等由诸如聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯、六甲基二硅氧烷(HMDSO)和酚醛树脂中的至少一种的有机绝缘材料形成。
像素限定层119可以包括定位在透射区域TA中的第四孔H4。第四孔H4可以与第二孔H2和第三孔H3重叠。通过第二孔H2至第四孔H4，可以改善透射区域TA中的透光率。下面描述的相对电极123的一部分可以布置在第二孔H2至第四孔H4的内表面处。
在一些实施例中，用于防止掩模压印的间隔件可以进一步布置在像素限定层119上方。间隔件可以与像素限定层119一体地形成。例如，间隔件和像素限定层119可以通过使用半色调掩模在同一工艺中同时形成。
主发射层122b和辅助发射层122b'可以布置在像素限定层119的第一开口OP1和第二开口OP2的内部，以分别对应于主像素电极121和辅助像素电极121'。主发射层122b和辅助发射层122b'可以包括高分子量有机材料或低分子量有机材料，并且可以发射例如红光、绿光、蓝光或白光。
有机功能层122e可以布置在主发射层122b和辅助发射层122b'上方和/或下方。在实施例中，有机功能层122e可以包括第一功能层122a和/或第二功能层122c。在实施例中，可以省略第一功能层122a或第二功能层122c。
第一功能层122a可以布置在主发射层122b和辅助发射层122b'下方。第一功能层122a可以包括包含有机材料的单层或多层。第一功能层122a可以包括具有单层结构的空穴传输层(HTL)。或者，第一功能层122a可以包括空穴注入层(HIL)和HTL。第一功能层122a可以一体地形成，以对应于被包括在主显示区域MDA中的主有机发光二极管OLED和被包括在组件区域CA中的辅助有机发光二极管OLED'。
第二功能层122c可以布置在主发射层122b和辅助发射层122b'上方。第二功能层122c可以包括包含有机材料的单层或多层。第二功能层122c可以包括电子传输层(ETL)和/或电子注入层(EIL)。第二功能层122c可以一体地形成，以对应于被包括在主显示区域MDA中的主有机发光二极管OLED和被包括在组件区域CA中的辅助有机发光二极管OLED'。
相对电极123可以布置在第二功能层122c上方。相对电极123可以包括具有低功函数的导电材料。例如，相对电极123可以包括(半)透明层，(半)透明层包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)和钙(Ca)中的至少一种或它们的任何合金。可替代地，相对电极123还可以包括位于包括上述材料中的至少一种的(半)透明层上方的诸如ITO、IZO、ZnO和In2O3中的至少一种的层。相对电极123可以一体地形成，以对应于被包括在主显示区域MDA中的主有机发光二极管OLED和被包括在组件区域CA中的辅助有机发光二极管OLED'。
形成在主显示区域MDA中的从主像素电极121至相对电极123的层可以构成主有机发光二极管OLED。形成在组件区域CA中的从辅助像素电极121'至相对电极123的层可以构成辅助有机发光二极管OLED'。
包括有机材料的顶层150可以形成在相对电极123上方。可以提供顶层150以保护相对电极123并改善光提取效率。顶层150可以包括具有比相对电极123高的折射率的有机材料。可替代地，顶层150可以包括具有不同的折射率的层的堆叠件。例如，顶层150可以包括高折射率层/低折射率层/高折射率层的堆叠件。在这种情况下，高折射率层的折射率可以为大约1.7或更大，并且低折射率层的折射率可以为大约1.3或更小。顶层150还可以包括LiF。可替代地，顶层150还可以包括无机绝缘材料，诸如氧化硅(SiO2)和/或氮化硅(SiNx)。在实施例中，可以省略顶层150。
有机功能层122e、相对电极123和顶层150可以不布置在透射区域TA中。例如，将形成有机功能层122e、相对电极123和顶层150的材料形成在基板100的整个表面上方，并且然后，可以使用激光剥离工艺去除形成在与透射区域TA对应的部分处的有机功能层122e、相对电极123和顶层150。因此，有机功能层122e、相对电极123和顶层150可以不布置在透射区域TA中。因此，可以显著地改善透射区域TA中的透光率。
图11是示意性地示出根据实施例的显示设备的截面图。图11的实施例是图9的实施例的变型，并且与以上实施例的区别在于，布置在第一底部金属层BML1和第二底部金属层BML2之间的第一阻挡层105被图案化。在下文中，将主要描述它们之间的区别。其他构造可以与以上实施例的构造相同或类似。
参照图11，第一阻挡层105可以被图案化，以仅布置在第一底部金属层BML1和第二底部金属层BML2之间。在实施例中，可以形成第一底部金属层BML1、第一阻挡层105和第二底部金属层BML2，并且然后将第一底部金属层BML1、第一阻挡层105和第二底部金属层BML2共同地图案化。可以形成第一底部金属层BML1、第一阻挡层105和第二底部金属层BML2，并且然后将第一底部金属层BML1、第一阻挡层105和第二底部金属层BML2共同地图案化，以便与相关技术相比减少了工艺的数量。因为第一阻挡层105不布置在透射区域TA中，所以可以改善透射区域TA的透射率。
图12是示意性地示出根据实施例的显示设备的截面图。图12的实施例是图9的实施例的变型，并且与以上实施例的区别在于，第一阻挡层105和第二阻挡层107不布置在透射区域TA中。在下文中，将主要描述它们之间的区别。其他构造可以与以上实施例的构造相同或类似。
参照图12，第一阻挡层105和第二阻挡层107可以不布置在透射区域TA中。因为第一阻挡层105和第二阻挡层107不布置在透射区域TA中，所以可以改善透射区域TA的透射率。
在实施例中，第二底部金属层BML2可以具有底切结构。如下所述，底切结构可以通过当蚀刻形成像素电极的材料时蚀刻第二底部金属层BML2的至少一部分来形成。
图13是示意性地示出根据实施例的显示设备的截面图。图13的实施例是图9的实施例的变型，并且与以上实施例的区别在于，无机绝缘层IL布置在透射区域TA中。在下文中，将主要描述它们之间的区别。其他构造可以与以上实施例的构造相同或类似。
参照图13，无机绝缘层IL可以布置在透射区域TA中。无机绝缘层IL可以包括第一绝缘层112、第二绝缘层113和第三绝缘层115。设置在平坦化层117中的第三孔H3可以暴露无机绝缘层IL的布置在透射区域TA中的上表面的一部分。
因为无机绝缘层IL布置在透射区域TA中，所以可以防止形成平坦化层117的有机材料的损失。
图14是示意性地示出根据实施例的显示设备的截面图。图14的实施例是图9的实施例的变型，并且与以上实施例的区别在于，平坦化层117布置在透射区域TA中。在下文中，将主要描述它们之间的区别。其他构造可以与以上实施例的构造相同或类似。
参照图14，平坦化层117可以布置在透射区域TA中。平坦化层117可以包括第一平坦化层117a和第二平坦化层117b。设置在像素限定层119中的第四孔H4可以暴露平坦化层117的布置在透射区域TA中的上表面的一部分。
图15至图20是根据各种实施例的处于各个制造阶段的显示设备的截面图。图15至图20可以对应于形成如结合图9至图14描述的显示设备的工艺的一部分。
在下文中，将参照图15至图20顺序地描述制造显示设备的方法。
根据实施例的制造显示设备的方法可以包括：准备基板100的操作，基板100包括：与主显示区域MDA对应的部分、与包括透射区域TA的组件区域CA对应的部分、和与位于主显示区域MDA周围的外围区域DPA(参见图3)对应的部分；在组件区域CA中在基板100的上表面上方形成第一底部金属层BML1、第一阻挡层105和第二底部金属层BML2的操作；在主显示区域MDA中在基板100的上表面上方以及在组件区域CA中在第二底部金属层BML2上方形成导电材料层121M的操作；通过去除导电材料层121M的至少一部分形成主像素电极121和辅助像素电极121'的操作；去除与透射区域TA对应的第二底部金属层BML2的操作；在基板100的整个表面上方形成有机功能层122e、相对电极123和顶层150以覆盖主像素电极121和辅助像素电极121'以及第一底部金属层BML1的操作；以及向基板100的与对应于透射区域TA的上表面相对的下表面照射激光的操作。
参照图15，可以执行准备基板100的操作以及在组件区域CA中在基板100的上表面上方形成第一底部金属层BML1、第一阻挡层105和第二底部金属层BML2的操作，基板100包括：与主显示区域MDA对应的部分、与包括透射区域TA的组件区域CA对应的部分以及与位于主显示区域MDA周围的外围区域DPA(参见图3)对应的部分。
在组件区域CA中在基板100的上表面上方形成第一底部金属层BML1、第一阻挡层105和第二底部金属层BML2的操作中，第一底部金属层BML1可以形成为具有从第四阻挡层103的上表面起的第一厚度t1(参见图10)，并且第二底部金属层BML2可以形成为具有从第一阻挡层105的上表面起的第二厚度t2(参见图10)。第二底部金属层BML2的第二厚度t2可以大于第一底部金属层BML1的第一厚度t1。例如，第一厚度t1可以为大约
Figure BDA0003095207640000301
至大约
Figure BDA0003095207640000302
并且第二厚度t2可以为大约
Figure BDA0003095207640000303
至大约
Figure BDA0003095207640000304
在实施例中，第一阻挡层105可以位于形成在透射区域TA中的第一底部金属层BML1和第二底部金属层BML2之间。第一阻挡层105可以具有从第一底部金属层BML1的上表面起的第三厚度t3。例如，第三厚度t3可以为大约
Figure BDA0003095207640000305
至大约
Figure BDA0003095207640000306
在实施例中，可以通过单独的工艺去除位于透射区域TA中的第一阻挡层105，并且因此，第二底部金属层BML2可以直接形成在第一底部金属层BML1上。
在组件区域CA中在基板100的上表面上方形成第一底部金属层BML1、第一阻挡层105和第二底部金属层BML2的操作之后，可以执行在主显示区域MDA中在基板100的上表面上方形成主像素电路PC以及在组件区域CA中在第二底部金属层BML2上方形成辅助像素电路PC'的操作。
主像素电路PC可以包括主薄膜晶体管TFT和主存储电容器Cst。辅助像素电路PC'可以包括辅助薄膜晶体管TFT'和辅助存储电容器Cst'。
布置在组件区域CA中的第一底部金属层BML1和第二底部金属层BML2可以与辅助像素电路PC'重叠。第一底部金属层BML1和第二底部金属层BML2可以布置在辅助像素电路PC'下方，以防止辅助薄膜晶体管TFT'的特性由于从组件等发射的光而劣化。
可以在主像素电路PC和辅助像素电路PC'上方形成平坦化层117。可以形成平坦化层117以覆盖主像素电路PC和辅助像素电路PC'。
参照图16，在主显示区域MDA中在基板100的上表面上方形成主像素电路PC以及在组件区域CA中在第二底部金属层BML2上方形成辅助像素电路PC'的操作之后，可以执行在主显示区域MDA中在基板100的上表面上方和在组件区域CA中在第二底部金属层BML2上方形成导电材料层121M的操作。
可以在基板100的整个表面上方形成导电材料层121M。例如，可以在主显示区域MDA和组件区域CA中在平坦化层117上方以及在透射区域TA中在第二底部金属层BML2上方形成导电材料层121M。导电材料层121M可以包括反射层，该反射层包括：诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)中的至少一种的导电氧化物中的至少一种，或者银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)和铬(Cr)中的至少一种或它们的任何化合物。
参照图16和图17，在主显示区域MDA中在基板100的上表面上方和组件区域CA中在第二底部金属层BML2上方形成导电材料层121M的操作之后，可以执行通过去除导电材料层121M的至少一部分并且去除与透射区域TA对应的第二底部金属层BML2来形成主像素电极121和辅助像素电极121'的操作。
在通过去除导电材料层121M的至少一部分并且去除与透射区域TA对应的第二底部金属层BML2来形成主像素电极121和辅助像素电极121'的操作中，可以通过蚀刻形成在基板100的整个表面上方的导电材料层121M来形成主像素电极121和辅助像素电极121'。例如，可以通过对布置在主显示区域MDA和组件区域CA中的导电材料层121M进行湿法蚀刻来形成主像素电极121和辅助像素电极121'。
当蚀刻形成在基板100的整个表面上方的导电材料层121M时，形成在透射区域TA中的第二底部金属层BML2也可以被蚀刻。可以通过湿法蚀刻去除形成在透射区域TA中的第二底部金属层BML2。可以通过各向同性蚀刻在第二底部金属层BML2中形成底切的U形结构。
在实施例中，因为通过湿法蚀刻去除形成在透射区域TA中的第二底部金属层BML2，所以位于透射区域TA中的形成在第二底部金属层BML2下方的第一阻挡层105可以暴露于外部。在实施例中，当去除形成在透射区域TA中的第二底部金属层BML2时，位于透射区域TA中的形成在第二底部金属层BML2下方的第一阻挡层105可以一起被蚀刻并且被去除。在以上情况下，位于透射区域TA中的形成在第二底部金属层BML2下方的第一底部金属层BML1的上表面可以暴露于外部。
参照图18，在通过去除导电材料层121M(参见图16)的至少一部分并且去除与透射区域TA对应的第二底部金属层BML2来形成主像素电极121和辅助像素电极121'的操作之后，可以执行在基板100的整个表面上方形成有机功能层122e、相对电极123和顶层150以覆盖主像素电极121和辅助像素电极121'以及第一底部金属层BML1的操作。
可以一体地形成有机功能层122e、相对电极123和顶层150，以对应于被包括在主显示区域MDA中的主有机发光二极管OLED和被包括在组件区域CA中的辅助有机发光二极管OLED'。在实施例中，有机功能层122e、相对电极123和顶层150也可以形成在第一阻挡层105的在透射区域TA中暴露于外部的上表面上方。在实施例中，当去除位于透射区域TA中的第一阻挡层105时，可以在第一底部金属层BML1的在透射区域TA中暴露于外部的上表面上方形成有机功能层122e、相对电极123和顶层150。
在与透射区域TA对应的至少一部分已经被去除的无机绝缘层IL、平坦化层117和像素限定层119的内表面处，可以薄薄地形成或者可以不形成用于形成有机功能层122e、相对电极123和顶层150的材料。
参照图19，在基板100的整个表面上方形成有机功能层122e、相对电极123和顶层150以覆盖主像素电极121和辅助像素电极121'以及第一底部金属层BML1的操作之后，可以执行向基板100的与对应于透射区域TA的上表面相对的下表面照射激光的操作。
当在透射区域TA中形成有机功能层122e、相对电极123和顶层150时，因为透射区域TA的透射率会显著地减小，所以可以执行去除位于透射区域TA中的形成在第一底部金属层BML1上方的有机功能层122e、相对电极123和顶层150的工艺，以改善透射区域TA的透射率。例如，可以通过激光去除形成在透射区域TA中的有机功能层122e、相对电极123和顶层150。
在使用激光去除形成在透射区域TA中的有机功能层122e、相对电极123和顶层150的情况下，因为仅去除了相对电极123和顶层150并且有机功能层122e保留而未被去除，所以存在透射区域TA的透射率减小的问题。
另外，在透射区域TA中留下形成像素电极的导电材料层的一部分并且使用保留的导电材料层作为牺牲层以及使用激光去除形成在其上方的有机功能层122e、相对电极123和顶层150的情况下，存在导电材料层的一部分保留在透射区域TA的侧壁上并且形成颗粒的问题。例如，当导电材料层包括银(Ag)时，存在由于银(Ag)的低熔点而应当照射低能量激光束并且形成银颗粒的问题。
第一底部金属层BML1和第二底部金属层BML2可以布置在除了透射区域TA之外的组件区域CA中，以防止辅助薄膜晶体管TFT'的特性由于从组件等发射的光而劣化，并且防止从组件等发射的或被引导至组件等的光通过连接到辅助像素电路PC'的线之间的窄间隙衍射。然而，当第一底部金属层BML1和第二底部金属层BML2的厚度小时，可能难以充分地实现用于防止辅助薄膜晶体管TFT'的特性劣化并且防止光通过连接到辅助像素电路PC'的线之间的窄间隙衍射的效果。
当通过使用牺牲层经由激光剥离工艺去除形成在透射区域TA中的有机功能层122e、相对电极123和顶层150时，当牺牲层的厚度大时，会存在诸如激光照射时间增加的问题。
本文描述的实施例可以解决诸如以上问题的各种问题，并且可以通过提供底部金属层作为第一底部金属层BML1和第二底部金属层BML2并且将第二底部金属层BML2提供为比第一底部金属层BML1厚，通过形成在除了透射区域TA之外的组件区域CA中的第一底部金属层BML1和第二底部金属层BML2防止薄膜晶体管的劣化和光在各条线之间的衍射。
因为位于透射区域TA中的第二底部金属层BML2在蚀刻导电材料层121M的工艺中一起被蚀刻，并且因此第一底部金属层BML1和第一阻挡层105存在于透射区域TA中，可以通过使用比第二底部金属层BML2薄的第一底部金属层BML1作为牺牲层向基板100的下表面照射激光去除形成在透射区域TA中的有机功能层122e、相对电极123和顶层150。
当位于透射区域TA中的第一阻挡层105在蚀刻导电材料层的工艺中一起被蚀刻或者先前通过单独的工艺被去除时，因为仅第一底部金属层BML1存在于透射区域TA中，所以可以通过使用比第二底部金属层BML2薄的第一底部金属层BML1作为牺牲层向基板100的下表面照射激光去除形成在透射区域TA中的有机功能层122e、相对电极123和顶层150。
如图20中所示，在实施例中，在通过激光剥离工艺去除形成在透射区域TA中的第一底部金属层BML1和第一阻挡层105的同时，形成在其中的有机功能层122e、相对电极123和顶层150可以一起被去除。在实施例中，当先前通过另一工艺去除第一阻挡层105时，在通过激光剥离工艺去除形成在透射区域TA中的第一底部金属层BML1的同时，形成在其中的有机功能层122e、相对电极123和顶层150可以一起被去除。因为可以去除形成在透射区域TA中的有机功能层122e、相对电极123和顶层150，所以可以改善透射区域TA的透射率。
因为去除了位于透射区域TA中的第一底部金属层BML1，所以第一孔H1可以被限定在位于组件区域CA中的第一底部金属层BML1中。
如上所述，根据各种实施例，可以实现包括组件区域的显示设备，在该组件区域中，各种类型的组件可以布置在显示区域中。然而，本公开的范围不限于这些效果。
尽管这里已经描述了特定实施例和实施方式，但是根据该描述，其他实施例和修改将是明显的。因此，本发明构思不限于这些实施例，而是限于如将对于本领域普通技术人员而言明显的所附权利要求的更宽范围以及各种明显的修改和等同布置。

Claims (20)

1.一种显示设备，其中，所述显示设备包括：
主显示区域和组件区域，所述组件区域包括透射区域；
基板；
主像素电路和主显示元件，布置在所述主显示区域中；
辅助像素电路和辅助显示元件，布置在所述组件区域中；
第一底部金属层，在所述组件区域中布置在所述基板和所述辅助像素电路之间；
第二底部金属层，在所述组件区域中布置在所述第一底部金属层和所述辅助像素电路之间；以及
第一阻挡层，布置在所述第一底部金属层和所述第二底部金属层之间。
2.根据权利要求1所述的显示设备，其中：
所述第一底部金属层具有第一厚度；并且
所述第二底部金属层具有第二厚度，所述第二厚度大于所述第一厚度。
3.根据权利要求2所述的显示设备，其中：
所述第一厚度为30埃至100埃；并且
所述第二厚度为1,000埃至3,500埃。
4.根据权利要求1所述的显示设备，其中：
所述第一阻挡层具有第三厚度；并且
所述第三厚度为500埃至1,500埃。
5.根据权利要求4所述的显示设备，其中，所述显示设备还包括：
第二阻挡层，布置在所述第二底部金属层上方，
其中，所述第二阻挡层具有第四厚度，所述第四厚度大于所述第三厚度。
6.根据权利要求5所述的显示设备，其中，所述第四厚度为1,000埃至3,000埃。
7.根据权利要求1所述的显示设备，其中，所述第一底部金属层包括与所述透射区域对应的第一孔。
8.根据权利要求1所述的显示设备，其中，所述第一底部金属层是半透明的。
9.根据权利要求1所述的显示设备，其中，所述第一阻挡层被图案化为仅布置在所述第一底部金属层和所述第二底部金属层之间。
10.根据权利要求1所述的显示设备，其中，所述第二底部金属层包括底切结构。
11.根据权利要求1所述的显示设备，其中，所述第一底部金属层和所述第二底部金属层与所述辅助像素电路至少部分地重叠。
12.根据权利要求1所述的显示设备，其中，从所述第一底部金属层反射的光和从所述第二底部金属层反射的光彼此相消干涉。
13.根据权利要求1所述的显示设备，其中：
所述基板包括第一基板和布置在所述第一基板上方的第二基板；并且
所述第一基板和所述第二基板包括聚合物树脂。
14.根据权利要求13所述的显示设备，其中，所述显示设备还包括：
第三阻挡层，布置在所述第一基板和所述第二基板之间；以及
第四阻挡层，布置在所述第二基板上方，
其中，所述第一底部金属层直接设置在所述第四阻挡层上。
15.根据权利要求1所述的显示设备，其中，所述第二底部金属层直接设置在所述第一阻挡层上。
16.一种电子设备，其中，所述电子设备包括：
显示设备，所述显示设备包括主显示区域和组件区域，所述组件区域包括透射区域；以及
组件，所述组件与所述组件区域重叠，
其中，所述显示设备包括：
基板；
主像素电路和主显示元件，布置在所述主显示区域中；
辅助像素电路和辅助显示元件，布置在所述组件区域中；
第一底部金属层，在所述组件区域中布置在所述基板和所述辅助像素电路之间；
第二底部金属层，在所述组件区域中布置在所述第一底部金属层和所述辅助像素电路之间；以及
第一阻挡层，布置在所述第一底部金属层和所述第二底部金属层之间。
17.根据权利要求16所述的电子设备，其中：
所述第一底部金属层具有第一厚度；
所述第二底部金属层具有第二厚度，所述第二厚度大于所述第一厚度；
所述第一厚度为30埃至100埃；并且
所述第二厚度为1,000埃至3,500埃。
18.根据权利要求16所述的电子设备，其中：
所述第一阻挡层具有第三厚度；并且
所述第三厚度为500埃至1,500埃。
19.根据权利要求16所述的电子设备，其中，所述第一底部金属层包括与所述透射区域对应的第一孔。
20.根据权利要求16所述的电子设备，其中，所述第一底部金属层是半透明的。
CN202110609735.4A 2020-06-01 2021-06-01 显示设备和电子设备 Pending CN113764484A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200066028A KR20210149284A (ko) 2020-06-01 2020-06-01 표시 장치 및 전자 기기
KR10-2020-0066028 2020-06-01

Publications (1)

Publication Number Publication Date
CN113764484A true CN113764484A (zh) 2021-12-07

Family

ID=78705496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110609735.4A Pending CN113764484A (zh) 2020-06-01 2021-06-01 显示设备和电子设备

Country Status (3)

Country Link
US (1) US20210376279A1 (zh)
KR (1) KR20210149284A (zh)
CN (1) CN113764484A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017103408A (ja) * 2015-12-04 2017-06-08 株式会社ジャパンディスプレイ 表示装置
KR102448029B1 (ko) * 2020-06-11 2022-09-28 삼성디스플레이 주식회사 표시 장치
KR20220003693A (ko) * 2020-07-01 2022-01-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220097068A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 발광 표시 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4117210A (en) * 1977-01-27 1978-09-26 Optel Corporation Photogalvanic cell having transparent photoactive TIO2 thin film
US6344888B2 (en) * 1996-10-22 2002-02-05 Seiko Epson Corporation Liquid crystal panel substrate liquid crystal panel and electronic device and projection display device using the same
US7123314B2 (en) * 2003-07-11 2006-10-17 Nec Corporation Thin-film transistor with set trap level densities, and method of manufactures
US7816234B2 (en) * 2007-11-05 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20120200546A1 (en) * 2009-10-16 2012-08-09 Sharp Kabushiki Kaisha Semiconductor device, display device provided with same, and method for manufacturing semiconductor device
WO2015125046A1 (en) * 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and peeling method
KR101530378B1 (ko) * 2014-12-03 2015-06-22 (주)씨앤켐 박리층 및 그 제조방법
US10088727B2 (en) * 2015-10-29 2018-10-02 Seiko Epson Corporation Liquid crystal device and electronic apparatus
KR20180063943A (ko) * 2016-12-02 2018-06-14 삼성디스플레이 주식회사 기판, 이를 구비하는 표시 장치 및 이의 제조 방법
JP6804603B2 (ja) * 2018-09-19 2020-12-23 シャープ株式会社 アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置の製造方法
KR102627937B1 (ko) * 2018-11-27 2024-01-23 삼성디스플레이 주식회사 표시 패널
KR102698880B1 (ko) * 2019-05-13 2024-08-28 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR20220008992A (ko) * 2020-07-14 2022-01-24 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US20210376279A1 (en) 2021-12-02
KR20210149284A (ko) 2021-12-09

Similar Documents

Publication Publication Date Title
US11849605B2 (en) Display device having pixel-defining layers
US12016230B2 (en) Display apparatus
US20210376279A1 (en) Display apparatus and electronic apparatus
KR20210124596A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20210154301A (ko) 표시장치
EP3955308A2 (en) Display panel and display apparatus including the same
US20220045160A1 (en) Display panel and display apparatus including the same
KR20210138211A (ko) 표시 패널 및 이를 구비하는 표시 장치
EP3920235A1 (en) Display panel and display apparatus including the same
CN113809129A (zh) 显示设备
CN114300509A (zh) 显示面板和显示设备
KR20220031795A (ko) 표시 장치 및 그 제조 방법
KR20220036403A (ko) 표시 장치 및 그 제조 방법
KR20210142033A (ko) 표시장치
US12022696B2 (en) Display device
CN114203769A (zh) 显示设备及制造该显示设备的方法
CN113889511A (zh) 显示设备和制造该显示设备的方法
CN113257856A (zh) 显示装置及其制造方法
US20220208866A1 (en) Display panel and display apparatus including the same
KR20230139955A (ko) 표시 패널 및 전자 기기, 표시 패널의 제조방법
CN114975530A (zh) 显示面板
CN114078913A (zh) 显示面板和包括该显示面板的显示装置
CN114464650A (zh) 显示设备
KR20220092732A (ko) 디스플레이 장치
CN114759043A (zh) 显示设备和制造显示设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination