KR102587861B1 - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102587861B1
KR102587861B1 KR1020180035344A KR20180035344A KR102587861B1 KR 102587861 B1 KR102587861 B1 KR 102587861B1 KR 1020180035344 A KR1020180035344 A KR 1020180035344A KR 20180035344 A KR20180035344 A KR 20180035344A KR 102587861 B1 KR102587861 B1 KR 102587861B1
Authority
KR
South Korea
Prior art keywords
area
disposed
pixel
scan line
scan
Prior art date
Application number
KR1020180035344A
Other languages
English (en)
Other versions
KR20190114066A (ko
Inventor
가지현
권태훈
엄기명
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180035344A priority Critical patent/KR102587861B1/ko
Priority to US16/260,775 priority patent/US10769994B2/en
Priority to CN201910236049.XA priority patent/CN110310961A/zh
Publication of KR20190114066A publication Critical patent/KR20190114066A/ko
Priority to US17/012,798 priority patent/US11238794B2/en
Priority to US17/588,520 priority patent/US11694619B2/en
Application granted granted Critical
Publication of KR102587861B1 publication Critical patent/KR102587861B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/56—Substrates having a particular shape, e.g. non-rectangular
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes

Abstract

표시 장치는 제1 화소 영역, 상기 제1 화소 영역보다 작은 면적을 가지며 상기 제1 화소 영역에 연결된 제2 화소 영역, 상기 제2 화소 영역과 이격되고 상기 제1 화소 영역보다 작은 면적을 가지며 상기 제1 화소 영역에 연결된 제3 화소 영역, 및 상기 제1 내지 제3 화소 영역에 각각 인접하는 제1 내지 제3 주변 영역을 포함하여, 상기 제2 화소 영역과 상기 제3 화소 영역 사이에 노치(notch)가 형성되고, 상기 노치에 상기 제1 내지 제3 화소 영역에 인접하는 노치 주변 영역을 더 포함하는 기판, 상기 기판 상에 배치되고, 상기 제1 내지 제3 화소 영역들에 각각 제공되는 복수의 화소들, 상기 기판 상에 배치되고, 상기 제2 화소 영역에 배치되는 제1 부분, 상기 제3 화소 영역에 배치되는 제2 부분 및 상기 제1 부분과 상기 제2 부분을 연결하고, 상기 노치 주변 영역에 배치되는 제3 부분을 포함하는 제1 스캔 라인, 및 상기 기판 상에 배치되고, 상기 제1 화소 영역에 배치되는 제2 스캔 라인을 포함한다. 상기 제1 스캔 라인의 면적은 상기 제2 스캔 라인의 면적의 90 내지 110%이다.

Description

표시 장치 및 이의 제조 방법{DISPLAY APPARATUA AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 상기 표시 장치의 제조 방법에 관한 것으로, 보다 상세하게는 서로 다른 면적을 갖는 영역들을 포함하는 표시 장치 및 상기 표시 장치의 제조 방법에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 표시 장치, 예를 들면 플라즈마 표시 장치, 액정 표시 장치 및 유기 발광 표시 장치 등이 주목을 받고 있다.
상기 표시 장치의 표시 영역은 단순히 직사각형 형태를 넘어, 서로 다른 면적을 갖는 영역들을 포함하는 다양한 형태의 표시 영역을 갖는 표시 장치들이 개발되고 있다. 그러나, 상기 서로 다른 면적을 갖는 영역들 마다, 구조적인 원인, 제조 상의 원인등을 이유로 휘도의 편차가 발생하여 표시 품질이 저하되는 문제가 발견되었다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 서로 다른 면적을 갖는 영역들을 포함하는 표시 장치에 있어서, 영역과 상관없이 균일한 휘도를 갖는 표시 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 표시 장치의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 제1 화소 영역, 상기 제1 화소 영역보다 작은 면적을 가지며 상기 제1 화소 영역에 연결된 제2 화소 영역, 상기 제2 화소 영역과 이격되고 상기 제1 화소 영역보다 작은 면적을 가지며 상기 제1 화소 영역에 연결된 제3 화소 영역, 및 상기 제1 내지 제3 화소 영역에 각각 인접하는 제1 내지 제3 주변 영역을 포함하여, 상기 제2 화소 영역과 상기 제3 화소 영역 사이에 노치(notch)가 형성되고, 상기 노치에 상기 제1 내지 제3 화소 영역에 인접하는 노치 주변 영역을 더 포함하는 기판, 상기 기판 상에 배치되고, 상기 제1 내지 제3 화소 영역들에 각각 제공되는 복수의 화소들, 상기 기판 상에 배치되고, 상기 제2 화소 영역에 배치되는 제1 부분, 상기 제3 화소 영역에 배치되는 제2 부분 및 상기 제1 부분과 상기 제2 부분을 연결하고, 상기 노치 주변 영역에 배치되는 제3 부분을 포함하는 제1 스캔 라인, 및 상기 기판 상에 배치되고, 상기 제1 화소 영역에 배치되는 제2 스캔 라인을 포함한다. 상기 제1 스캔 라인의 면적은 상기 제2 스캔 라인의 면적의 90 내지 110%이다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 기판 상에 배치되고, 상기 제2 주변 영역에 배치되고 상기 제1 스캔 라인과 전기적으로 연결되는 제1 연결 라인, 상기 기판 상에 배치되고, 상기 제1 주변 영역에 배치되고 상기 제2 스캔 라인과 전기적으로 연결되는 제2 연결 라인, 및 상기 제1 및 제2 연결 라인과 상기 제1 및 제2 스캔 라인 사이에 배치되는 절연층을 더 포함할 수 있다. 상기 제1 연결 라인과 상기 제2 연결 라인은 각각 상기 절연층을 통해 형성되는 콘택홀을 통해 상기 제1 및 제2 스캔 라인과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연층은 무기 절연 물질로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 주변 영역에 배치되고, 각각 상기 제1 및 제2 연결 라인들과 전기적으로 연결되는 제1 및 제2 스캔 구동부들을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 스캔 라인의 상기 제1 부분, 상기 제2 부분 및 상기 제3 부분은 동일한 층으로부터 형성될 수 있다. 상기 제3 부분은 상기 제1 부분으로부터 우측 아래 방향으로 경사진좌측 경사부, 상기 제2 부분으로부터 좌측 아래 방향으로 경사진 우측 경사부 및 상기 좌측 경사부와 상기 우측 경사부 사이에 배치되어 상기 좌측 경사부와 상기 우측 경사부를 연결하고 상기 제2 스캔 라인과 평행한 중앙부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제3 주변 영역에 배치되고, 상기 제1 스캔 라인의 상기 제2 부분과 전기적으로 연결되는 제3 스캔 구동부를 더 포함할 수 있다. 상기 제1 스캔 라인은 상기 제3 부분의 상기 중앙부에서 단선되어, 상기 제1 스캔 라인의 상기 제1 부분과 상기 제2 부분은 서로 연결되지 않을 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 기판 상에 배치되고, 상기 제2 화소 영역에 배치되는 제1 부분, 상기 제3 화소 영역에 배치되는 제2 부분 및 상기 제1 부분과 상기 제2 부분을 연결하고, 상기 노치 주변 영역에 배치되는 제3 부분을 포함하는 제3 스캔 라인을 더 포함할 수 있다. 상기 제1 스캔 라인의 상기 제3 부분의 두께와 상기 제3 스캔 라인의 상기 제3 부분의 두께는 서로 다를 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 스캔 라인의 면적과 상기 제2 스캔 라인의 면적은 동일할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 및 제2 스캔 라인과 교차하는 데이터 라인을 더 포함할 수 있다. 상기 노치 주변 영역에서 상기 제1 스캔 라인은 상기 데이터 라인과 교차할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 주변 영역, 상기 제2 주변 영역, 상기 제3 주변 영역 및 상기 노치 주변 영역에 배치되는 전원 공급 라인을 더 포함할 수 있다. 상기 전원 공급 라인은 상기 제1 스캔 라인과 중첩하지 않을 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 제1 화소 영역, 상기 제1 화소 영역보다 작은 면적을 가지며 상기 제1 화소 영역에 연결된 제2 화소 영역, 상기 제2 화소 영역과 이격되고 상기 제1 화소 영역보다 작은 면적을 가지며 상기 제1 화소 영역에 연결된 제3 화소 영역, 및 상기 제1 내지 제3 화소 영역에 각각 인접하는 제1 내지 제3 주변 영역을 포함하여, 상기 제2 화소 영역과 상기 제3 화소 영역 사이에 노치(notch)가 형성되고, 상기 노치에 상기 제1 내지 제3 화소 영역에 인접하는 노치 주변 영역을 더 포함하는 기판, 상기 기판 상에 배치되고, 상기 제2 화소 영역에 배치되는 제1 부분, 상기 제3 화소 영역에 배치되는 제2 부분 및 상기 제1 부분과 상기 제2 부분을 연결하고, 상기 노치 주변 영역에 배치되는 제3 부분을 포함하는 제1 스캔 라인, 상기 기판 상에 배치되고, 상기 제1 화소 영역에 배치되는 제2 스캔 라인, 상기 기판 상에 배치되고, 상기 제2 주변 영역에 배치되고 상기 제1 스캔 라인과 전기적으로 연결되는 제1 연결 라인, 상기 기판 상에 배치되고, 상기 제1 주변 영역에 배치되고 상기 제2 스캔 라인과 전기적으로 연결되는 제2 연결 라인, 및 상기 제1 및 제2 연결 라인과 상기 제1 및 제2 스캔 라인 사이에 배치되는 절연층을 포함한다. 상기 제1 연결 라인과 상기 제2 연결 라인은 각각 상기 절연층을 통해 형성되는 콘택홀을 통해 상기 제1 및 제2 스캔 라인과 전기적으로 연결된다.
본 발명의 일 실시예에 있어서, 상기 제1 스캔 라인의 면적은 상기 제2 스캔 라인의 면적의 90 내지 110%일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 스캔 라인의 면적과 상기 제2 스캔 라인의 면적은 동일할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 제1 화소 영역, 상기 제1 화소 영역보다 작은 면적을 가지며 상기 제1 화소 영역에 연결된 제2 화소 영역, 상기 제2 화소 영역과 이격되고 상기 제1 화소 영역보다 작은 면적을 가지며 상기 제1 화소 영역에 연결된 제3 화소 영역, 및 상기 제1 내지 제3 화소 영역에 각각 인접하는 제1 내지 제3 주변 영역을 포함하여, 상기 제2 화소 영역과 상기 제3 화소 영역 사이에 노치(notch)가 형성되고, 상기 노치에 상기 제1 내지 제3 화소 영역에 인접하는 노치 주변 영역을 더 포함하는 기판 게이트 전극 및 복수의 스캔 라인을 포함하는 게이트 패턴을 형성하는 단계, 상기 게이트 패턴이 형성된 상기 기판 상에 제1 절연층을 형성하는 단계, 상기 제1 절연층 상에 복수의 데이터 라인을 포함하는 데이터 패턴을 형성하는 단계, 상기 데이터 패턴이 형성된 상기 제1 절연층 상에 제2 절연층을 형성하는 단계, 상기 제2 절연층을 일부 제거 하여 콘택홀을 형성하는 단계, 및 상기 콘택홀이 형성된 상기 제2 절연층 상에 상기 스캔 라인과 전기적으로 연결되는 연결 라인을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 복수의 스캔 라인은 상기 기판 상에 배치되고, 상기 제2 화소 영역에 배치되는 제1 부분, 상기 제3 화소 영역에 배치되는 제2 부분 및 상기 제1 부분과 상기 제2 부분을 연결하고, 상기 노치 주변 영역에 배치되는 제3 부분을 포함하는 제1 스캔 라인 및 상기 기판 상에 배치되고, 상기 제1 화소 영역에 배치되는 제2 스캔 라인을 포함할 수 있다. 상기 제1 스캔 라인의 면적은 상기 제2 스캔 라인의 면적의 90 내지 110%일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 스캔 라인의 면적과 상기 제2 스캔 라인의 면적은 동일할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 절연층을 일부 제거 하여 콘택홀을 형성하는 단계는 무기 절연 물질로 형성된 상기 제2 절연층을 드라이 에칭(dry etching)을 이용하여 상기 콘택홀을 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제조 방법은 상기 제1 및 제2 주변 영역에 배치되고, 각각 상기 제1 및 제2 연결 라인들과 전기적으로 연결되는 제1 및 제2 스캔 구동부들을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 스캔 라인의 상기 제1 부분, 상기 제2 부분 및 상기 제3 부분은 동일한 층으로부터 형성될 수 있다. 상기 제3 부분은 상기 제1 부분으로부터 우측 아래 방향으로 경사진좌측 경사부, 상기 제2 부분으로부터 좌측 아래 방향으로 경사진 우측 경사부 및 상기 좌측 경사부와 상기 우측 경사부 사이에 배치되어 상기 좌측 경사부와 상기 우측 경사부를 연결하고 상기 제2 스캔 라인과 평행한 중앙부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제조 방법은 유기 발광층을 포함하는 발광 구조물을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 표시 장치는 제1 내지 제3 화소 영역들, 제1 내지 제3 주변 영역들을 포함하여, 노치가 형성되고, 상기 노치에 상기 제1 내지 제3 화소 영역에 인접하는 노치 주변 영역이 형성되는 기판, 상기 기판 상에 배치되고, 상기 제1 내지 제3 화소 영역들에 각각 제공되는 복수의 화소들, 상기 기판 상에 배치되고, 상기 제2 화소 영역에 배치되는 제1 부분, 상기 제3 화소 영역에 배치되는 제2 부분 및 상기 제1 부분과 상기 제2 부분을 연결하고, 상기 노치 주변 영역에 배치되는 제3 부분을 포함하는 제1 스캔 라인, 및 상기 기판 상에 배치되고, 상기 제1 화소 영역에 배치되는 제2 스캔 라인을 포함한다. 여기서, 상기 제1 스캔 라인의 면적은 상기 제2 스캔 라인의 면적의 90 내지 110%이고, 바람직하게는 서로 동일할 수 있다.
이에 따라 절연층의 컨택홀을 형성하기 위한 패터닝 시 유입되는 차지(charge) 등에 의한 영향이 상기 제1 내지 제3 화소 영역의 스캔 라인들 및 박막 트랜지스터들에서 유사하게 미치며, 이에 따라 상기 제1 내지 제3 화소 영역들 간의 상기 박막 트랜지스터들의 특성 편차가 발생하지 않을 수 있다. 즉, 상기 제1 내지 제3 화소 영역들 간의 휘도 편차 등의 표시 품질 편차가 발생하지 않으며, 표시 품질이 향상될 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2 및 도 3는 본 발명의 일 실시예에 따른 화소들 및 구동부의 실시예를 나타낸 블록도이다.
도 4는 도 2에 도시된 제1 화소의 실시예를 나타내는 도면이다.
도 5는 도 1의 표시 장치의 노치 부분의 부분 확대도이다.
도 6은 도 5의 I-I'선 및 II-II'선을 따라 절단한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 노치 부분의 부분 확대도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 노치 부분의 부분 확대도이다.
도 9a 내지 도 9g는 도 1의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 10은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 11a는 도 10의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다.
도 11b는 도 10의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 상기 표시 장치는 기판(100), 및 상기 기판(100) 상에 제공된 화소들(PXL1, PXL2, PXL3; 이하 PXL), 상기 기판(100) 상에 제공되며 상기 화소들(PXL)을 구동하는 구동부, 상기 화소들에 전원을 공급하는 전원 공급부 및 상기 화소들(PXL)과 상기 구동부를 연결하는 배선부를 포함할 수 있다.
상기 기판(100)은 복수 개의 영역들을 포함하며, 상기 영역들 중 적어도 2개는 서로 다른 면적을 갖가질 수 있다. 예를 들어, 상기 기판(100)은 세 개의 영역들, 즉 제1 내지 제3 영역들(A1, A2, A3)을 포함할 수 있다.
상기 제1 내지 제3 영역들(A1, A2, A3) 각각은 다양한 형상을 가질 수 있다. 예를 들어, 상기 제1 내지 제3 영역들(A1, A2, A3) 각각은 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다.
본 발명의 일 실시예에 있어서, 제1 내지 제3 영역들(A1, A2, A3)은 각각 대략적으로 사각 형상을 가지며, 모서리 부분이 라운드 진 형상을 가질 수 있다.
상기 제1 내지 제3 영역들(A1, A2, A3)은 각각 화소 영역들(PXA1, PXA2, PXA3; 이하, PXA)과 주변 영역들(PPA1, PPA2, PPA3; 이하 PPA)을 가질 수 있다. 상기 화소 영역들(PXA)은 영상을 표시하는 화소들(PXL)이 제공되는 영역이다. 각 화소(PXL)에 대해서는 후술한다.
본 발명의 일 실시예에 있어서, 각각의 제1 내지 제3 화소 영역들(PXA1, PXA2, PXA3)은 대체적으로 제1 내지 제3 영역들(A1, A2, A3)의 형상에 대응하는 형상을 가질 수 있다.
상기 주변 영역들(PPA)은 상기 화소들(PXL)이 제공되지 않은 영역으로서 영상이 표시되지 않은 영역이다. 상기 주변 영역들(PPA)에는 상기 화소들(PXL)을 구동하기 위한 구동부, 상기 화소들(PXL)에 전원을 인가하는 상기 전원 공급부, 및 상기 화소들(PXL)과 구동부를 연결하는 배선(미도시)의 일부가 제공될 수 있다. 상기 주변 영역들(PPA)은 최종적인 표시 장치에서의 베젤에 대응하며, 상기 주변 영역의 폭에 따라 베젤의 폭이 결정될 수 있다.
상기 제1 내지 제3 영역들(A1, A2, A3)을 각각 설명하면 다음과 같다.
상기 제1 영역(A1)은 상기 제1 내지 제3 영역들(A1, A2, A3) 중 가장 큰 면적을 가질 수 있다. 상기 제1 영역(A1)은 영상이 표시되는 제1 화소 영역(PXA1)과 상기 제1 화소 영역(PXA1)의 적어도 일부를 둘러싸고, 영상이 표시 되지 않는 영역인 제1 주변 영역(PPA1)을 가질 수 있다.
상기 제1 화소 영역(PXA1)은 상기 제1 영역(A1)의 형상에 대응하는 형상으로 제공될 수 있다.
상기 제1 주변 영역(PPA1)은 상기 제1 화소 영역(PXA1)의 적어도 일측에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 주변 영역(PPA1)은 상기 제1 화소 영역(PXA1)의 둘레를 둘러싸되, 후술할 상기 제2 영역(A2)과 상기 제3 영역(A3)이 배치된 부분을 제외한 곳에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 주변 영역(PPA1)은 폭 방향으로 연장된 가로부와, 길이 방향으로 연장된 세로부를 포함할 수 있다. 상기 제1 주변 영역(PPA1)의 세로부는 상기 제1 화소 영역(PXA1)의 폭 방향을 따라 서로 이격된 한 쌍으로 제공될 수 있다.
상기 제2 영역(A2)은 상기 제1 영역(A1)보다 작은 면적을 가질 수 있다. 상기 제2 영역(A2)은 영상이 표시되는 제2 화소 영역(PXA2)과 상기 제2 화소 영역(PXA2)의 적어도 일부를 둘러싸고, 영상이 표시 되지 않는 영역인 제2 주변 영역(PPA2)을 가질 수 있다.
상기 제2 화소 영역(PXA2)은 상기 제2 영역(A2)의 형상에 대응하는 형상으로 제공될 수 있다. 상기 제2 화소 영역(PXA2)은 상기 제1 화소 영역(PXA1)으로부터 돌출된 형태로 제공되며, 상기 제1 화소 영역(PXA1)과 바로 연결될 수 있다. 다시 말해, 상기 제2 화소 영역(PXA2)에 있어서, 상기 제1 화소 영역(PXA1)과 가장 근접한 가장자리 부분은 상기 제1 화소 영역(PXA1)의 가장자리와 일치할 수 있다.
상기 제2 주변 영역(PPA2)은 상기 제2 화소 영역(PXA2)의 적어도 일측에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제2 주변 영역(PPA2)은 상기 제2 화소 영역(PXA2)을 둘러싸되, 상기 제1 화소 영역(PXA1)과 상기 제2 화소 영역(PXA2)이 연결되는 부분에는 제공되지 않을 수 있다. 본 발명의 일 실시예에 있어서, 상기 제2 주변 영역(PPA2) 또한 폭 방향으로 연장된 가로부와, 길이 방향으로 연장된 세로부를 포함할 수 있다.
상기 제3 영역(A3)은 상기 제1 영역(A1)보다 작은 면적을 가질 수 있다. 상기 제3 영역(A3)은 상기 제2 영역(A2)과 동일한 면적을 가질 수 있다. 상기 제3 영역(A3)은 영상이 표시되는 제3 화소 영역(PXA3)과 상기 제3 화소 영역(PXA3)의 적어도 일부를 둘러싸고, 영상이 표시 되지 않는 영역인 제3 주변 영역(PPA3)을 가질 수 있다.
상기 제3 화소 영역(PXA3)은 상기 제3 영역(A3)의 형상에 대응하는 형상으로 제공될 수 있다.
상기 제3 화소 영역(PXA3)은 상기 제1 화소 영역(PXA1)으로부터 돌출된 형태로 제공되며, 상기 제1 화소 영역(PXA1)과 바로 연결될 수 있다. 다시 말해, 상기 제3 화소 영역(PXA3)에 있어서, 상기 제3 화소 영역(PXA3)과 가장 근접한 가장자리 부분은 상기 제1 화소 영역(PXA1)의 가장자리와 일치할 수 있다.
상기 제3 주변 영역(PPA3)은 상기 제3 화소 영역(PXA3)의 적어도 일측에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제3 주변 영역(PPA3)은 상기 제3 화소 영역(PXA3)을 둘러싸되, 상기 제1 화소 영역(PXA1)과 상기 제3 화소 영역(PXA3)이 연결되는 부분에는 제공되지 않을 수 있다. 본 발명의 일 실시예에 있어서, 상기 제3 주변 영역(PPA3) 또한 폭 방향으로 연장된 가로부와, 길이 방향으로 연장된 세로부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 영역(A1)의 중심선을 기준으로, 상기 제3 영역(A3)은 상기 제2 영역(A2)과 선대칭되는 되는 형상을 가질 수 있으며, 이 경우 상기 제3 영역(A3)에 제공되는 각 구성 요소의 배치관계는 일부 배선을 제외하고는 실질적으로 제2 영역(A2)에서와 동일할 수 있다.
따라서, 상기 기판(100)은 상기 제2 방향(D2)으로 상기 제1 영역(A1)에서 상기 제2 영역(A2) 및 상기 제3 영역(A3)이 돌출된 형상을 가질 수 있다. 또한, 상기 제2 영역(A2) 및 상기 제3 영역(A3)가 이격되어 배치되므로, 상기 기판(100)은 상기 제2 영역(A2) 및 상기 제3 영역(A3) 사이가 함몰된 형상을 가질 수 있다. 즉, 상기 기판(100)은 상기 제2 영역(A2) 및 상기 제3 영역(A3) 사이에 노치(NH)를 구비할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 주변 영역(PPA1)의 세로부들은 각각 상기 제2 주변 영역(PPA2) 및 상기 제3 주변 영역(PPA3)의 세로부들 중 일부와 연결될 수 있다. 예를 들면, 상기 제1 주변 영역(PPA1)의 좌측 세로부 및 상기 제2 주변 영역(PPA2)의 세로부는 연결될 수 있다. 상기 제1 주변 영역(PPA1)의 우측 세로부 및 상기 제3 주변 영역(PPA3)의 세로부는 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 주변 영역(PPA2) 및 상기 제3 주변 영역(PPA3)은 노치 주변 영역(NPA)을 통하여 연결될 수 있다. 예를 들면, 상기 노치 주변 영역(NPA)은 상기 제2 화소 영역(PXA2)과 상기 제3 화소 영역(PXA3) 사이에 배치되어, 상기 제2 주변 영역(PPA2) 및 상기 제3 주변 영역(PPA3)을 연결할 수 있다. 즉, 상기 노치 주변 영역(NPA)은 상기 제2 영역 (A2) 및 상기 제3 영역(A3) 사이의 상기 제1 화소 영역(PXA1)의 변에 제공될 수 있다.
상기 화소들(PXL)은 상기 기판(100) 상의 상기 화소 영역들(PXA)에, 즉, 제1 내지 제3 화소 영역들(PXA1, PXA2, PXA3)에 제공될 수 있다. 각 화소(PXL)는 영상을 표시하는 최소 단위로서 복수 개로 제공될 수 있다. 상기 화소들(PXL)은 컬러광을 출사하는 표시 소자를 포함할 수 있다. 예를 들면, 상기 표시 소자는 액정 표시 소자(liquid crystal display device, LCD device), 전기 영동 표시 소자(electrophoretic display device, EPD device), 전기 습윤 표시 소자(electrowetting display device, EWD device), 및 유기 발광 표시 소자(organic light emitting display device, OLED device) 중 어느 하나일 수 있다. 한편, 하기에서는 설명의 편의를 위하여 상기 표시 소자로 상기 유기 발광 표시 소자를 예로서 설명한다.
각 화소(PXL)는 적색, 녹색, 및 청색 중 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니다. 예를들면, 각 화소(PXL)는 시안, 마젠타, 옐로우, 화이트 등의 색을 출사할 수도 있다.
상기 화소들(PXL)은 상기 제1 화소 영역(PXA1)에 배치된 제1 화소들(PXL1), 제2 화소 영역(PXA2)에 배치된 제2 화소들(PXL2), 및 제3 화소 영역(PXA3)에 배치된 제3 화소들(PXL3)을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 내지 제3 화소들(PXL1, PXL2 PXL3)은 각각 복수 개로 제공되어 제1 방향(DR1)으로 연장된 행과 제2 방향(DR2)으로 연장된 열을 따라 매트릭스(matrix) 형태로 배열될 수 있다. 그러나, 상기 제1 내지 제3 화소들(PXL1, PXL2 PXL3)들의 배열 형태는 특별히 한정된 것은 아니며, 다양한 형태로 배열될 수 있다. 예를 들어, 상기 제1 화소들(PXL1)은 제1 방향(DR1)이 행 방향이 되도록 배열될 수 있으나, 제2 화소들(PXL2)은 제1 방향(DR1)이 아닌 다른 방향, 예를 들어, 상기 제1 방향(DR1)에 비스듬한 방향이 행 방향이 되도록 배열될 수도 있다. 또한, 제3 화소들(PXL3)은 상기 제1 화소들(PXL1) 및/또는 제2 화소들(PXL2)과 서로 동일한 방향 또는 서로 다른 방향으로 배열될 수 있음은 물론이다. 또는 본 발명의 다른 실시예에서는, 상기 행 방향이 제2 방향(DR2)가 되고 상기 열 방향이 제1 방향(DR1)이 될 수 있다.
한편, 상기 제2 영역(A2) 및 상기 제3 영역(A3)에서, 상기 제2 화소들(PXL2) 및 상기 제3 화소들(PXL3)의 수는 행에 따라 달라질 수 있다. 예를 들면, 상기 제2 영역(A2) 및 상기 제3 영역(A3)에 있어서, 라운드된 모서리에 대응하는 행에 배치된 상기 제2 화소들(PXL2) 및 상기 제3 화소들(PXL3)의 수는 직선의 변으로 이루어진 모서리에 대응하는 행에 배치된 상기 제2 화소들(PXL2) 및 상기 제3 화소들(PXL3)의 수보다 작을 수 있다. 또한, 상기 행 내에 배치된 상기 제2 화소들(PXL2) 및 상기 제3 화소들(PXL3)의 수는 상기 행의 길이가 짧아질수록 감소할 수 있다.
또한, 상기 제2 영역(A2) 및 상기 제3 영역(A3)에서, 동일한 행에 대응하는 상기 제2 화소들(PXL2) 및 상기 제3 화소들(PXL3)의 스캔 라인(미도시) 또는 발광 제어 라인(미도시)은 스캔 라인 연결부(미도시) 또는 발광 제어 라인 연결부(미도시)를 통하여 전기적으로 연결될 수 있다.
상기 구동부는 배선부를 통해 각 화소에 신호를 제공하며, 이에 따라 상기 각 화소(PXL)의 구동을 제어할 수 있다. 도 1에는 설명의 편의를 위해 배선부가 생략되었으며, 상기 배선부에 대해서는 후술한다.
상기 구동부는 스캔 라인을 따라 각 화소에 스캔 신호를 제공하는 스캔 구동부들(도 5의 SDV1, SDV2, SDV3 참조; 이하 SDV), 발광 제어 라인을 따라 각 화소에 발광 제어 신호를 제공하는 발광 구동부들(도 5의 EDV1, EDV2, EDV3 참조; 이하 EDV), 및 데이터 라인을 따라 각 화소에 데이터 신호를 제공하는 데이터 구동부(DDV), 및 타이밍 제어부(미도시)를 포함할 수 있다. 상기 타이밍 제어부는 상기 스캔 구동부(SDV), 상기 발광 구동부(EDV), 및 상기 데이터 구동부(DDV)를 제어할 수 있다.
본 발명의 일 실시예에 있어서, 상기 스캔 구동부들(SDV)은 제1 화소들(PXL1)에 연결된 제1 스캔 구동부(SDV1), 제2 화소들(PXL2)에 연결된 제2 스캔 구동부(SDV2), 제3 화소들(PXL3)에 연결된 제3 스캔 구동부(SDV3)를 포함할 수 있다. 본 발명의 일 실시예에 있어서, 상기 발광 구동부들(EDV)들은 제1 화소들(PXL1)에 연결된 제1 발광 구동부(EDV1), 제2 화소들(PXL2)에 연결된 제2 발광 구동부(EDV2), 제3 화소들(PXL3)에 연결된 제3 발광 구동부(EDV3)를 포함할 수 있다.
상기 제1 스캔 구동부(SDV1)는 상기 제1 주변 영역(PPA1) 중 세로부에 배치될 수 있다. 상기 제1 주변 영역(PPA1)의 세로부는 상기 제1 화소 영역(PXA1)의 폭 방향을 따라 서로 이격된 한 쌍으로 제공되므로, 상기 제1 스캔 구동부(SDV1)는 상기 제1 주변 영역(PPA1)의 세로부 중 적어도 어느 한 쪽에 배치될 수 있다. 상기 제1 스캔 구동부(SDV1)는 상기 제1 주변 영역(PPA1)의 길이 방향을 따라 길게 연장될 수 있다.
이와 유사한 방식으로 상기 제2 스캔 구동부(SDV2)는 제2 주변 영역(PPA2)에, 상기 제3 스캔 구동부(SDV3)는 상기 제3 주변 영역(PPA3)에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 스캔 구동부들(SDV)은 상기 기판(100) 상에 직접 실장될 수 있다. 상기 스캔 구동부들(SDV)이 상기 기판(100) 상에 직접 실장되는 경우, 화소들(PXL)을 형성하는 공정 시에 함께 형성될 수 있다. 그러나, 상기 스캔 구동부들(SDV)의 제공 위치나 제공 방법은, 이에 한정되는 것은 아니다. 예를 들면, 상기 스캔 구동부들(SDV)은 별도의 칩에 형성되어 상기 기판(100) 상에 칩 온 글라스 형태로 제공될 수 있으며, 또는 인쇄 회로 기판 상에 실장되어 상기 기판(100)에 연결 부재를 통해 연결될 수도 있다.
상기 제1 발광 구동부(EDV1) 또한, 상기 제1 스캔 구동부(SDV1)와 유사하게, 상기 제1 주변 영역(PPA1) 중 세로부에 배치될 수 있다. 상기 제1 발광 구동부(EDV1)는 상기 제1 주변 영역(PPA1)의 세로부 중 적어도 어느 한 쪽에 배치될 수 있다. 상기 제1 발광 구동부(EDV1)는 상기 제1 주변 영역(PPA1)의 길이 방향을 따라 길게 연장될 수 있다.
이와 유사한 방식으로, 상기 제2 발광 구동부(EDV2)는 제2 주변 영역(PPA2)에, 상기 제3 발광 구동부(EDV3)는 상기 제3 주변 영역(PPA3)에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 구동부들(EDV)은 상기 기판(100) 상에 직접 실장될 수 있다. 상기 발광 구동부들(EDV)이 상기 기판(100) 상에 직접 실장되는 경우, 화소들(PXL)을 형성하는 공정 시에 함께 형성될 수 있다. 그러나, 상기 발광 구동부들(EDV)의 제공 위치나 제공 방법은, 이에 한정되는 것은 아니다. 상기 발광 구동부들(EDV)은 별도의 칩에 형성되어 상기 기판(100) 상에 칩 온 글라스 형태로 제공될 수 있으며, 또는 인쇄 회로 기판 상에 실장되어 상기 기판(100)에 연결 부재를 통해 연결될 수도 있다.
본 발명의 일 실시예에 있어서, 상기 스캔 구동부들(SDV)과 발광 구동부들(EDV)이 서로 인접하며, 주변 영역들(PPA)의 세로부 쌍 중 어느 한 쪽에만 형성된 것을 일 예로서 도시하였으나, 이에 한정되는 것은 아니다. 상기 스캔 구동부들(SDV)과 발광 구동부들(EDV)의 배치는 다양한 방식으로 변경될 수 있다. 예를 들어, 상기 제1 스캔 구동부(SDV1)는 상기 제1 주변 영역(PPA1)의 세로부 중 일측에 상기 제1 발광 구동부(EDV1)는 상기 제1 주변 영역(PPA1)의 세로부 중 타측에 제공될 수 있다. 또는 상기 제1 스캔 구동부(SDV1)가 상기 제1 주변 영역(PPA1)의 세로부 중 양측에 모두 제공될 수 있으며, 상기 제1 발광 구동부(EDV1)는 상기 제1 주변 영역(PPA1)의 세로부 중 일측에만 제공될 수 있다.
상기 데이터 구동부(DDV)는 제1 주변 영역(PPA1)에 배치될 수 있다. 특히 상기 데이터 구동부(DDV)는 상기 제1주변 영역(PPA1)의 가로부에 배치될 수 있다. 상기 데이터 구동부(DDV)는 상기 제1 주변 영역(PPA1)의 폭 방향을 따라 길게 연장될 수 있다.
본 발명의 일 실시예에 있어서, 상기 스캔 구동부들(SDV), 상기 발광 구동부들(EDV), 및/또는 상기 데이터 구동부(DDV)의 위치는 필요에 따라 서로 바뀔 수 있다.
상기 타이밍 제어부(미도시)는 다양한 방식으로 상기 제1 내지 제3 스캔 구동부들(SDV1, SDV2, SDV3), 제1 내지 제3 발광 구동부들(EDV1, EDV2, EDV3), 및 상기 데이터 구동부(DDV)에 배선을 통해 연결될 수 있으며, 배치되는 위치는 특별히 한정되는 것은 아니다. 예를 들어, 상기 타이밍 제어부는 인쇄 회로 기판 상에 실장되어, 가요성 인쇄 회로 기판을 통해 상기 제1 내지 제3 스캔 구동부들(SDV1, SDV2, SDV3), 제1 내지 제3 발광 구동부들(EDV1, EDV2, EDV3), 및 상기 데이터 구동부(DDV)와 연결될 수 있으며, 상기 인쇄 회로 기판은 상기 기판(100)의 일측, 또는 상기 기판(100)의 배면 등 다양한 위치에 배치될 수 있다.
상기 전원 공급부는 적어도 하나의 전원 공급 라인(ELVDD, ELVSS)을 포할 수 있다. 예를 들면, 상기 전원 공급부는 제1 전원 공급 라인(ELVDD) 및 제2 전원 공급 라인(ELVSS)을 포함할 수 있다. 상기 제1 전원 공급 라인(ELVDD) 및 상기 제2 전원 공급 라인(ELVSS)은 상기 제1 화소(PXL1), 상기 제2 화소(PXL2) 및 상기 제3 화소(PXL3)에 전원을 공급할 수 있다.
상기 제1 전원 공급 라인(ELVDD) 및 상기 제2 전원 공급 라인(ELVSS) 중 하나, 예를 들면, 상기 제1 전원 공급라인(ELVDD)은 상기 제1 화소 영역(PXA1)의 일변과 대응하도록 배치될 수 있다. 예를 들면, 상기 제1 전원 공급 라인(ELVDD)은 상기 제1 주변 영역(PPA1)의 상기 데이터 구동부(DDV)가 배치된 영역에 배치될 수 있다. 또한, 상기 제1 전원 공급 라인(ELVDD)은 상기 제1 화소 영역(PXA1)의 폭 방향으로 연장될 수 있다. 또한, 상기 제2 전원 공급 라인(ELVSS)은 상기 스캔 라인들과 중첩하지 않도록 배치될 수 있다.
상기 제1 전원 공급 라인(ELVDD) 및 상기 제2 전원 공급 라인(ELVSS) 중 다른 하나, 예를 들면, 상기 제2 전원 공급 라인(ELVSS)은 상기 제1 주변 영역(PPA1)의 상기 데이터 구동부(DDV)가 배치된 영역을 제외한 상기 제1 화소 영역(PXA1), 상기 제2 화소 영역(PXA2) 및 상기 제3 화소 영역(PXA3)을 에워싸도록 배치될 수 있다. 예를 들면, 상기 제2 전원 공급 라인(ELVSS)은 상기 제1 주변 영역(PPA1)의 좌측 세로부, 상기 제2 주변 영역(PPA2), 상기 제3 주변 영역(PPA3), 상기 부가 주변 영역(APA) 및 상기 제2 주변 영역(PPA2)의 우측 세로부를 따라 연장된 형상을 가질 수 있다.
상기에서는 상기 제1 전원 공급 라인(ELVDD)이 상기 제1 주변 영역(PPA1) 중상기 제1 화소 영역(PXA1)의 일변에 대응하여 배치되고, 상기 제2 전원 공급 라인(ELVSS)이 나머지 주변 영역들에 배치됨을 예로서 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 제1 전원 공급 라인(ELVDD)과 상기 제2 전원 공급 라인(ELVSS)이 상기 제1 화소 영역(PXA1), 상기 제2 화소 영역(PXA2) 및 상기 제3 화소 영역(PXA3)을 에워싸도록 배치될 수 있다.
상기 제1 전원 공급 라인(ELVDD)에 인가되는 전압은 상기 제2 전원 공급 라인(ELVSS)에 인가되는 전압보다 높을수 있다.
도 2 및 도 3는 본 발명의 일 실시예에 따른 화소들 및 구동부의 실시예를 나타낸 블록도이다.
도 1 내지 3을 참조하면, 본 발명의 실시예에 의한 표시 장치는 화소들(PXL), 구동부, 및 배선부를 포함한다.
상기 화소들(PXL)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)을 포함하고, 구동부는 제1 내지 제3 스캔 구동부(SDV1, SDV2, SDV3), 제1 내지 제3 발광 구동부(EDV1, EDV2, EDV3), 데이터 구동부(DDV), 및 타이밍 제어부(TC)를 포함한다. 도 3에 있어서, 제1 내지 제3 스캔 구동부(SDV1, SDV2, SDV3), 제1 내지 제3 발광 구동부(EDV1, EDV2, EDV3), 데이터 구동부(DDV), 및 타이밍 제어부(TC)의 위치는 설명의 편의를 위해 설정된 것으로서, 실제 표시 장치를 구현할 때는 표시 장치 내에서의 다른 위치에 배치될 수 있다. 예를 들어, 상기 데이터 구동부(DDV)는 제2 영역(A2) 및 제3 영역(A3)보다 제1 영역(A1)에 가까운 곳에 배치되었으나, 이에 한정되지는 않는다. 일례로, 데이터 구동부(DDV)는 도 3에 도시된 바와 같이 데이터 구동부(DDV)는 제2 영역(A2) 및 제3 영역(A3)과 인접되게 배치될 수도 있다.
상기 배선부는 상기 구동부의 신호를 각 화소(PXL)에 제공하며, 스캔 라인들, 데이터 라인들, 라인 연결부들(ES, EE), 및 발광 제어 라인들, 전원 라인, 및 초기화 전원 라인(미도시)을 포함한다.
상기 스캔 라인들은 상기 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 각각 연결된 제1 내지 제3 스캔 라인들(S11내지 S1n, S21 및 S22, S31 및 S32)을 포함하고, 상기 발광 제어 라인들은 상기 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 각각 연결된 제1 내지 제3 발광 제어 라인들(E11 내지 E1n, E21 및 E22, E31 및 E32)을 포함한다. 상기 데이터 라인들(D1 내지 Dm)과 상기 전원 라인은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 연결된다.
추가적으로, 제2 스캔 라인들(S21 및 S22) 및 제3 스캔 라인들(S31 및 S32)은 스캔 라인 연결부들(ES)에 의하여 전기적으로 접속된다. 일례로, 첫 번째 제2 스캔 라인(S21)은 첫 번째 스캔 라인 연결부(ES)에 의하여 첫 번째 제3 스캔 라인(S31)과 전기적으로 접속된다. 그리고, 두 번째 제2 스캔 라인(S22)은 두 번째 스캔 라인 연결부(ES)에 의하여 두 번째 제3 스캔 라인(S32)과 전기적으로 접속된다.
또한, 제2 발광 제어 라인들(E21 및 E22) 및 제3 발광 제어 라인들(E31 및 E32)은 발광 제어 라인 연결부들(EE)에 의하여 전기적으로 접속된다. 일례로, 첫 번째 제2 발광 제어 라인(E21)은 첫 번째 발광 제어 라인 연결부 (EE)에 의하여 첫 번째 제3 발광 제어 라인(E31)과 전기적으로 접속된다. 그리고, 두 번째 제2 발광 제어 라인(E22)은 두 번째 발광 제어 라인 연결부(EE)에 의하여 두 번째 제3 발광 제어 라인(E32)과 전기적으로 접속된다.
제1 화소들(PXL1)은 제1 화소 영역(PXA1)에 위치된다. 상기 제1 화소들(PXL1)은 제1 스캔 라인들(S11 내지 S1n), 제1 발광 제어 라인들(E11 내지 E1n) 및 데이터 라인들(D1 내지 Dm)에 연결된다. 이와 같은 제1 화소들(PXL1)은 제1 스캔 라인들(S11 내지 S1n)로부터 스캔 신호가 공급될 때 데이터 라인들(D1 내지 Dm)로부터 데이터 신호를 공급받는다. 데이터 신호를 공급받은 제1 화소들(PXL1)은 제1 전원(ELVDD)으로부터 유기 발광 소자(미도시)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다.
제2 화소들(PXL2)은 제2 화소 영역(PXA2)에 위치된다. 상기 제2 화소들(PXL2)은 제2 스캔 라인들(S21, S22), 제2 발광 제어 라인들(E21, E22) 및 데이터 라인들(D1 내지 D3)에 연결된다. 이와 같은 제2 화소들(PXL2)은 제2 스캔 라인들(S21, S22) 및 제3 스캔 라인들(S31, S32)로부터 스캔 신호가 공급될 때 데이터 라인들(D1 내지 D3)로부터 데이터 신호를 공급받는다. 데이터 신호를 공급받은 제2 화소들(PXL2)은 제1 전원(ELVDD)으로부터 유기 발광 소자를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다.
추가적으로, 도 2에서는 두 개의 제2 스캔 라인들(S21, S22), 두 개의 제2 발광 제어 라인들(E21, E22) 및 세개의 데이터 라인들(D1 내지 D3)에 의하여 제2 화소 영역(PXA2)에 여섯 개의 제2 화소들(PXL2)이 위치되는 것으로 도시하였지만, 본원 발명이 이에 한정되지는 않는다. 즉, 상기 제2 화소 영역(PXA2)의 크기에 대응하여 복수의 제2 화소들(PXL2)이 배치되며, 상기 제2 화소들(PXL2)에 대응하여 제2 스캔 라인들, 제2 발광 제어 라인들, 및 데이터 라인들의 수가 다양하게 설정될 수 있다.
제3 화소들(PXL3)은 제3 스캔 라인들(S31, S32), 제3 발광 제어 라인들(E31, E32) 및 데이터 라인들(Dm-2 내지Dm)에 의하여 구획된 제3 화소 영역(PXA3)에 위치된다. 이와 같은 제3 화소들(PXL3)은 제3 스캔 라인들(S31, S32) 및 제2 스캔 라인들(S21, S22)로부터 스캔 신호가 공급될 때 데이터 라인들(Dm-2 내지 Dm)로부터 데이터 신호를 공급받는다. 데이터 신호를 공급받은 제3 화소들(PXL3)은 제1 전원(ELVDD)으로부터 유기 발광 소자를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다.
추가적으로, 도 3에서는 두 개의 제3 스캔 라인들(S31, S32), 두 개의 제3 발광 제어 라인들(E31, E32) 및 세개의 데이터 라인들(Dm-2 내지 Dm)에 의하여 제3 화소 영역(PXA3)에 여섯 개의 제3 화소들(PXL3)이 위치되는 것으로 도시하였지만, 본원 발명이 이에 한정되지는 않는다. 즉, 제3 화소 영역(PXA3)의 크기에 대응하여 복수의 제3 화소들(PXL3)이 배치되며, 제3 화소들(PXL3)에 대응하여 제3 스캔 라인들, 제3 발광 제어 라인들 및 데이터 라인들의 수가 다양하게 설정될 수 있다.
제1 스캔 구동부(SDV1)는 타이밍 제어부(TC)로부터의 제1 게이트 제어 신호(GCS1)에 대응하여 제1 스캔 라인들(S11 내지 S1n)로 스캔 신호를 공급한다. 일례로, 제1 스캔 구동부(SDV1)는 제1 스캔 라인들(S11 내지 S1n)로 스캔 신호를 순차적으로 공급할 수 있다. 제1 스캔 라인들(S11 내지 S1n)로 스캔 신호가 순차적으로 공급되면 제1 화소들(PXL1)이 수평라인 단위로 순차적으로 선택된다.
제2 스캔 구동부(SDV2)는 타이밍 제어부(TC)로부터의 제2 게이트 제어 신호(GCS2)에 대응하여 제2 스캔 라인들(S21, S22)로 스캔 신호를 공급한다. 이때, 제2 스캔 라인들(S21, S22)로 공급된 스캔 신호는 스캔 라인 연결부들(ES)을 경유하여 제3 스캔 라인들(S31, S32)로 공급된다. 제2 스캔 구동부(SDV2)는 제2 스캔 라인들(S21, S22)로 스캔 신호를 순차적으로 공급할 수 있다. 제2 스캔 라인들(S21, S22)로 스캔 신호가 순차적으로 공급되면 제2 화소들(PXL2) 및 제3 화소들(PXL3)이 수평라인 단위로 순차적으로 선택된다.
제3 스캔 구동부(SDV3)는 타이밍 제어부(TC)로부터의 제3 게이트 제어 신호(GCS3)[0090] 에 대응하여 제3 스캔 라인들(S31, S32)로 스캔 신호를 공급한다. 이때, 제3 스캔 라인들(S31, S32)로 공급된 스캔신호는 스캔 라인 연결부(ES)를 경유하여 제2 스캔 라인들(S21, S22)로 공급된다. 제3 스캔 구동부(SDV3)는 제3 스캔 라인들(S31, S32)로 스캔 신호를 순차적으로 공급할 수 있다. 제3 스캔 라인들(S31, S32)로 스캔 신호가 순차적으로 공급되면 제2 화소들(PXL2) 및 제3 화소들(PXL3)이 수평라인 단위로 순차적으로 선택된다.
한편, 스캔 라인 연결부들(ES)에 의하여 제2 스캔 라인들(S21, S22) 및 제3 스캔 라인들(S31, S32)이 전기적으로 접속되기 때문에 제2 스캔 구동부(SDV2)로부터 공급되는 스캔신호 및 제3 스캔 구동부(SDV3)로부터 공급되는 스캔신호는 서로 동기되도록 공급된다.
일례로, 제2 스캔 구동부(SDV2)로부터 첫 번째 제2 스캔 라인(S21)으로 공급되는 스캔신호는 제3 스캔 구동부(SDV3)로부터 첫 번째 제3 스캔 라인(S31)으로 공급되는 스캔신호와 동시에 공급될 수 있다. 마찬가지로, 제2스캔 구동부(SDV2)로부터 두 번째 제2 스캔 라인(S22)으로 공급되는 스캔신호는 제3 스캔 구동부(SDV3)로부터 두 번째 제3 스캔 라인(S32)으로 공급되는 스캔신호와 동시에 공급될 수 있다.
이와 같은 제2 스캔 구동부(SDV2) 및 제3 스캔 구동부(SDV3)를 이용하여 제2 스캔 라인들(S21, S22) 및 제3 스캔 라인들(S31, S32)로 스캔신호를 공급하면 제2 스캔 라인들(S21, S22) 및 제3 스캔 라인들(S31, S32)의 RC딜레이에 의한 스캔신호의 지연을 방지할 수 있고, 이에 따라 제2 스캔 라인들(S21, S22) 및 제3 스캔 라인들(S31, S32)로 원하는 스캔신호를 공급할 수 있다.
추가적으로, 제2 스캔 구동부(SDV2) 및 제3 스캔 구동부(SDV3)는 동기되도록 구동되고, 이에 따라 동일한 게이트 제어 신호(GCS)에 의하여 구동될 수 있다. 일례로, 제3 스캔 구동부(SDV3)로 공급되는 제3 게이트 제어 신호(GCS3)는 제2 게이트 제어 신호(GCS2)와 동일한 신호로 설정될 수 있다.
다른 실시예에 따르면, 도시하지 않았으나, 상기 제3 스캔 구동부(SDV3)가 생략되고, 상기 제2 스캔 구동부(SDV2)가 상기 제2 영역(A2) 및 상기 제3 영역(A3)의 화소들을 구동할 수도 있다.
제1 발광 구동부(EDV1)는 타이밍 제어부(TC)로부터의 제4 게이트 제어 신호(GCS4)에 대응하여 제1 발광 제어 라인들(E11 내지 E1n)로 발광 제어 신호를 공급한다. 일례로, 제1 발광 구동부(EDV1)는 제1 발광 제어 라인들(E11 내지 E1n)로 발광 제어 신호를 순차적으로 공급할 수 있다.
여기서, 발광 제어 신호는 스캔 신호보다 넓은 폭으로 설정될 수 있다. 일례로, i(i는 자연수)번째 제1 발광 제어 라인(E1i)으로 공급되는 발광 제어 신호는 i-1번째 제1 스캔 라인(S1i-1)으로 공급되는 스캔 신호 및 i번째 제1 스캔 라인(S1i)으로 공급되는 스캔 신호와 적어도 일부 기간 중첩되도록 공급될 수 있다.
제2 발광 구동부(EDV2)는 타이밍 제어부(TC)로부터의 제5 게이트 제어 신호(GCS5)에 대응하여 제2 발광 제어 라인들(E21, E22)로 발광 제어 신호를 공급한다. 이때, 제2 발광 제어 라인들(E21, E22)로 공급된 발광 제어 신호는 발광 제어 라인 연결부들(EE)을 경유하여 제3 발광 제어 라인들(E31, E32)로 공급된다. 제2 발광 구동부(EDV2)는 제2 발광 제어 라인들(E21, E22)로 발광 제어 신호를 순차적으로 공급할 수 있다.
제3 발광 구동부(EDV3)는 타이밍 제어부(TC)로부터의 제6 게이트 제어 신호(GCS6)에 대응하여 제3 발광 제어 라인들(E31, E32)로 발광 제어 신호를 공급한다. 이때, 제3 발광 제어 라인들(E31, E32)로 공급된 발광 제어 신호는 발광 제어 라인 연결부들(EE)을 경유하여 제2 발광 제어 라인들(E21, E22)도 공급된다. 제3 발광 구동부(EDV3)는 제3 발광 제어 라인들(E31, E32)로 발광 제어 신호를 순차적으로 공급할 수 있다.
추가적으로, 발광 제어 신호는 화소들(PXL)에 포함되는 트랜지스터가 턴-오프될 수 있도록 게이트 오프 전압(예를 들면, 하이 전압)으로 설정되고, 스캔 신호는 화소들(PXL)에 포함되는 트랜지스터가 턴-온될 수 있도록 게이트 온 전압(예를 들면, 로우 전압)으로 설정될 수 있다.
한편, 발광 제어 라인 연결부들(EE)에 의하여 제2 발광 제어 라인들(E21, E22) 및 제3 발광 제어 라인들(E31, E32)이 전기적으로 접속되기 때문에 제2 발광 구동부(EDV2)로부터 공급되는 발광 제어 신호 및 제3 발광 구동부(EDV3)로부터 공급되는 발광 제어 신호는 서로 동기되도록 공급된다.
일례로, 제2 발광 구동부(EDV2)로부터 첫 번째 제2 발광 제어 라인(E21)으로 공급되는 발광 제어 신호는 제3 발광 구동부(EDV3)로부터 첫 번째 제3 발광 제어 라인(E31)으로 공급되는 발광 제어 신호와 동시에 공급될 수 있다. 마찬가지로, 제2 발광 구동부(EDV2)로부터 두 번째 제2 발광 제어 라인(E22)으로 공급되는 발광 제어 신호는 제3 발광 구동부(EDV3)로부터 두 번째 제3 발광 제어 라인(E32)으로 공급되는 발광 제어 신호와 동시에 공급될 수 있다.
이와 같은 제2 발광 구동부(EDV2) 및 제3 발광 구동부(EDV3)를 이용하여 제2 발광 제어 라인들(E21, E22) 및 제3 발광 제어 라인들(E31, E32)로 발광 제어 신호를 공급하면 제2 발광 제어 라인들(E21, E22) 및 제3 발광 제어 라인들(E31, E32)의 RC 딜레이에 의한 발광 제어 신호의 지연을 방지할 수 있고, 이에 따라 제2 발광 제어 라인들(E21, E22) 및 제3 발광 제어 라인들(E31, E32)로 원하는 발광 제어신호를 공급할 수 있다.
추가적으로, 제2 발광 구동부(EDV2) 및 제3 발광 구동부(EDV3)는 동기되도록 구동되고, 이에 따라 동일한 게이트 제어 신호(GCS)에 의하여 구동될 수 있다. 일례로, 제3 발광 구동부(EDV3)로 공급되는 제6 게이트 제어 신호(GCS6)는 제5 게이트 제어 신호(GCS5)와 동일한 신호로 설정될 수 있다.
데이터 구동부(DDV)는 데이터 제어 신호(DCS)에 대응하여 데이터 라인들(D1 내지 Dm)로 데이터 신호를 공급한다. 데이터 라인들(D1 내지 Dm)로 공급된 데이터 신호는 스캔 신호에 의하여 선택된 화소들(PXL)로 공급된다.
타이밍 제어부(TC)는 외부로부터 공급되는 타이밍 신호들에 기초하여 생성된 게이트 제어 신호들(GCS1 내지 GCS6)을 스캔 구동부들(SDV) 및 발광 구동부들(EDV)로 공급하고, 데이터 제어 신호(DCS)를 데이터 구동부(DDV)로 공급한다.
게이트 제어 신호들(GCS1 내지 GCS6) 각각에는 스타트 펄스 및 클럭 신호들이 포함된다. 스타트 펄스는 첫번째 스캔 신호 또는 첫번째 발광 제어 신호의 타이밍을 제어한다. 클럭 신호들은 스타트 펄스를 쉬프트시키기 위하여 사용된다.
데이터 제어 신호(DCS)에는 소스 스타트 펄스 및 클럭 신호들이 포함된다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어한다. 클럭 신호들은 샘플링 동작을 제어하기 위하여 사용된다.
한편, 상기 표시 장치가 순차적으로 구동되는 경우, 제1 스캔 구동부(SDV1)는 제2 스캔 구동부(SDV2)의 마지막 출력신호를 스타트 펄스로 공급받을 수 있다. 마찬가지로, 상기 표시 장치가 순차적으로 구동되는 경우, 제1 발광 구동부(EDV1)는 제2 발광 구동부(EDV2)의 마지막 출력신호를 스타트 펄스로 공급받을 수 있다.
도 4는 도 2에 도시된 제1 화소의 실시예를 나타내는 도면이다.
도 4에서는 설명의 편의성을 위하여 제m 데이터 라인(Dm) 및 i번째 제1 스캔 라인(S1i)에 접속된 화소를 도시하기로 한다.
도 4를 참조하면, 본 발명의 실시예에 의한 제1 화소(PXL1)는 유기 발광 소자(OLED), 제1 트랜지스터(T1) 내지 제7 트랜지스터(T7) 및 스토리지 커패시터(Cst)를 구비한다.
상기 유기 발광 소자(OLED)의 애노드는 상기 제6 트랜지스터(T6)를 경유하여 상기 제1 트랜지스터(T1)에 접속되고, 캐소드는 제2 전원(ELVSS)에 접속된다. 이와 같은 유기 발광 소자(OLED)는 상기 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
상기 유기 발광 소자(OLED)로 전류가 흐를 수 있도록 제1 전원(ELVDD)은 제2 전원(ELVSS)보다 높은 전압으로 설정될 수 있다.
상기 제7 트랜지스터(T7)는 초기화 전원(Vint)과 상기 유기 발광 소자(OLED)의 애노드 사이에 접속된다. 그리고, 상기 제7 트랜지스터(T7)의 게이트 전극은 i+1 번째 제1 스캔 라인(S1i+1) 또는 i-1 번째 제1 스캔 라인(S1i-1)에 접속된다. 이와 같은 상기 제7 트랜지스터(T7)는 i번째 제1스캔 라인(S1i)으로 스캔 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 상기 유기 발광 소자(OLED)의 애노드로 공급한다. 여기서, 초기화 전원(Vint)은 데이터 신호보다 낮은 전압으로 설정될 수 있다.
상기 제6 트랜지스터(T6)는 상기 제1 트랜지스터(T1)와 상기 유기 발광 소자(OLED) 사이에 접속된다. 그리고, 상기 제6 트랜지스터(T6) 게이트 전극은 i번째 제1 발광 제어 라인(E1i)에 접속된다. 이와 같은 제6 트랜지스터(T6)는 i번째 제1 발광 제어 라인(E1i)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
상기 제5 트랜지스터(T5)는 상기 제1 전원(ELVDD)과 상기 제1 트랜지스터(T1) 사이에 접속된다. 그리고, 상기 제5 트랜지스터(T5)의 게이트 전극은 i번째 제1 발광 제어 라인(E1i)에 접속된다. 이와 같은 상기 제5 트랜지스터(T5)는 i번째 제1 발광 제어 라인(E1i)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
상기 제1 트랜지스터(T1; 구동 트랜지스터)의 제1 전극은 상기 제5 트랜지스터(T5)를 경유하여 제1 전원(ELVDD)에 접속되고, 제2 전극은 상기 제6 트랜지스터(T6)를 경유하여 상기 유기 발광 소자(OLED)의 애노드에 접속된다. 그리고, 상기 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이와 같은 상기 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 상기 제1 전원(ELVDD)으로부터 상기 유기 발광 소자(OLED)를 경유하여 상기 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다.
상기 제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 제2 전극과 상기 제1 노드(N1) 사이에 접속된다. 그리고, 상기 제3 트랜지스터(T3)의 게이트 전극은 i번째 제1 스캔 라인(S1i)에 접속된다. 이와 같은 상기 제3 트랜지스터(T3)는 i번째 제1 스캔 라인(S1i)으로 스캔 신호가 공급될 때 턴-온되어 상기 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1)를 전기적으로 접속시킨다. 따라서, 상기 제3 트랜지스터(T3)가 턴-온 될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
상기 제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속된다. 그리고, 상기 제4 트랜지스터(T4)의 게이트 전극은 i-1번째 제1 스캔 라인(S1i-1)에 접속된다. 이와 같은 상기 제4 트랜지스터(T4)는 i-1번째 제1 스캔 라인(S1i-1)으로 스캔 신호가 공급될 때 턴-온되어 상기 제1 노드(N1)로 초기화 전원(Vint)의 전압을 공급한다.
상기 제2 트랜지스터(T2)는 제m 데이터 라인(Dm)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 그리고, 상기 제2 트랜지스터(T2)의 게이트 전극은 i번째 제1 스캔 라인(S1i)에 접속된다. 이와 같은 상기 제2 트랜지스터(T2)는 i번째 제1 스캔 라인(S1i)으로 스캔 신호가 공급될 때 턴-온되어 제m 데이터 라인(Dm)과 상기 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킨다.
상기 스토리지 커패시터(Cst)는 상기 제1 전원(ELVDD)과 상기 제1 노드(N1) 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 데이터 신호 및 상기 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장한다.
한편, 상기 제2 화소(PXL2) 및 상기 제3 화소(PXL3)는 상기 제1 화소(PXL1)와 동일한 회로로 구현될 수 있다. 따라서, 제2 화소(PXL2) 및 제3 화소(PXL3)에 대하여 상세한 설명은 생략하기로 한다.
도 5는 도 1의 표시 장치의 노치 부분의 부분 확대도이다. 도 6은 도 5의 I-I'선 및 II-II'선을 따라 절단한 단면도이다.
도 5 및 6을 참조하면, 상기 표시 장치는 기판(100), 버퍼층(110), 액티브 패턴(ACT), 제1 절연층(120), 제1 게이트 패턴, 제2 절연층(130), 제2 게이트 패턴, 제3 절연층(140), 제1 데이터 패턴, 제4 절연층(150), 제 5 절연층(160), 제2 데이터 패턴, 제6 절연층(170), 화소 정의막(PDL), 발광 구조물(180), 박막 봉지층(TFE)을 포함할 수 있다.
상기 기판(100)은 투명한 또는 불투명한 재료로 구성될 수 있다. 예를 들면, 상기 기판(100)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수 있다. 선택적으로, 상기 기판(100)은 연성을 갖는 투명 수지 기판으로 이루어질 수도 있다. 상기 기판(100)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다.
상기 버퍼층(210)은 상기 베이스 기판(110) 상에 전체적으로 배치될 수 있다. 상기 버퍼층은 기판(110)으로부터 금속 원자들이나 불순물들이 상기 액티브 패턴(ACT)으로 확산되는 현상을 방지할 수 있으며, 상기 액티브 패턴(ACT)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 상기 액티브 패턴(ACT)을 수득하게 할 수 있다.
상기 액티브 패턴(ACT)이 상기 버퍼층(110) 상에 배치될 수 있다. 상기 액티브 패턴(ACT)은 비정질 실리콘을 포함하거나, 다결정 실리콘을 포함할 수 있다. 다른 실시예로, 상기 액티브 패턴(ACT)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 상기 액티브 패턴(ACT)은 불순물이 도핑(doping)된 드레인 영역과 소스 영역 및 상기 드레인 영역과 상기 소스 영역 사이의 채널 영역을 포함할 수 있다.
상기 제1 절연층(120)은 상기 버퍼층(110) 상에 배치될 수 있다. 상기 제1 절연층(120)은 상기 버퍼층(110) 상에서 상기 액티브 패턴(ACT)을 덮으며, 상기 액티브 패턴(ACT)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 상기 액티브 패턴(ACT)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
복수의 스캔 라인들 및 제1 게이트 전극(GE1)을 포함하는 제1 게이트 패턴이 상기 제1 절연층 상에 배치될 수 있다. 상기 복수의 스캔 라인들은 제1 스캔 라인(S1), 제2 스캔 라인(S2) 및 제3 스캔 라인(S3)을 포함할 수 있다. 상기 제1 게이트 전극(GE1)은 상기 액티브 패턴(ACT)과 중첩할 수 있다. 상기 제1 게이트 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제1 스캔 라인(S1)은 제1 방향(DR1)을 따라 연장될 수 있다. 상기 제1 스캔 라인(S1)은 제1 부분(S1a) 제2 부분(S1b) 및 제3 부분(S1c)을 포함할 수 있다. 상기 제1 부분(S1a)은 제1 화소 영역(PXA1)에 배치되고, 상기 제2 부분(S1b)은 제2 화소 영역(PXA2)에 배치될 수 있다. 상기 제3 부분(S1c)은 상기 제1 부분(S1a)과 상기 제2 부분(S1b) 사이에 배치되어 상기 제1 부분(S1a)과 상기 제2 부분(S1b)을 연결하며, 노치 주변 영역(NPA)에 배치될 수 있다.
상기 제3 부분(S1c)은 좌측 경사부(S1c1) 중앙부(S1c2) 및 우측 경사부(S1c3)를 포함할 수 있다. 구체적으로, 노치(NH)의 형상이 U 형상을 가질 수 있으므로, 상기 제3 부분(S1c)은 상기 제1 부분(S1a)으로부터 우측 아래 방향으로 경사진 상기 좌측 경사부(S1c1), 상기 제2 부분(S1b)으로부터 좌측 아래 방향으로 경사진 상기 우측 경사부(S1c3), 및 상기 좌측 경사부(S1c1)와 상기 우측 경사부(S1c3) 사이에 배치되어 상기 좌측 경사부(S1c1)와 상기 우측 경사부(S1c3)를 연결하고 상기 제1 방향(DR1)으로 평행한 상기 중앙부(S1c2)를 포함할 수 있다.
상기 제2 스캔 라인(S2)은 상기 제1 방향(DR1)을 따라 연장될 수 있다. 상기 제2 스캔 라인(S2)은 제1 부분(S2a) 제2 부분(S2b) 및 제3 부분(S2c)을 포함한다. 상기 제1 부분(S2a)은 상기 제1 화소 영역(PXA1)에 배치되고, 상기 제2 부분(S2b)은 제2 화소 영역(PXA2)에 배치될 수 있다. 상기 제3 부분(S2c)은 상기 제1 부분(S2a)과 상기 제2 부분(S2b) 사이에 배치되어 상기 제1 부분(S2a)과 상기 제2 부분(S2b)을 연결하며, 상기 노치 주변 영역(NPA)에 배치될 수 있다.
상기 제3 부분(S2c)은 좌측 경사부(S2c1) 중앙부(S2c2) 및 우측 경사부(S2c3)를 포함할 수 있다. 구체적으로, 상기 제3 부분(S2c)은 상기 제1 부분(S2a)으로부터 우측 아래 방향으로 경사진 상기 좌측 경사부(S2c1), 상기 제2 부분(S2b)으로부터 좌측 아래 방향으로 경사진 상기 우측 경사부(S2c3), 및 상기 좌측 경사부(S2c1)와 상기 우측 경사부(S2c3) 사이에 배치되어 상기 좌측 경사부(S2c1)와 상기 우측 경사부(S2c3)를 연결하고 상기 제1 방향(DR1)으로 평행한 상기 중앙부(S2c2)를 포함할 수 있다. 여기서 상기 상기 제2 스캔 라인(S2)의 상기 좌측 경사부(S2c1) 및 상기 우측 경사부(S2c3)가 경사진 정도는 상기 제 1 스캔라인(S1)의 좌측 경사부(S1c1) 및 우측 경사부(S1c3)가 경사진 정도와 다를 수 있다.
상기 제3 스캔 라인(S3)은 상기 제1 방향(DR1)을 따라 연장될 수 있다. 상기 제3 스캔 라인(S3)은 제1 화소 영역(PXA1)에 배치될 수 있다.
상기 제1 스캔 라인(S1), 상기 제2 스캔 라인(S2) 및 상기 제3 스캔 라인(S3)은 실질적으로 서로 동일한 면적을 갖는 것이 바람직하다. 여기서, 상기 제1 스캔 라인(S1)의 면적은 상기 제2 화소 영역(PXA2), 상기 노치 주변 영역(NPA) 및 상기 제3 화소 영역(PXA3) 내의 면적을 말하고, 상기 제2 스캔 라인(S2)의 면적은 상기 제2 화소 영역(PXA2), 상기 노치 주변 영역(NPA) 및 상기 제3 화소 영역(PXA3) 내의 면적을 말하고, 상기 제3 스캔 라인(S3)의 면적은 상기 제1 화소 영역(PXA1)의 면적을 말한다. 예를 들면, 상기 제1 스캔 라인(S1) 또는 상기 제2 스캔 라인(S2)은 상기 제3 스캔 라인(S3)의 면적의 90% 내지 110% 일 수 있다.
여기서, 상기 제1 스캔 라인(S1), 상기 제2 스캔 라인(S2)은 각각 상기 도 2의 S21, S22 중 어느 하나 일 수 있고, 상기 제3 스캔 라인(S3)은 상기 도 2의 S11 내지 S1n 중 어느 하나 일 수 있다.
상기 제2 절연층(130)이 상기 제1 게이트 패턴이 배치된 상기 제1 절연층(120) 상에 배치될 수 있다. 예를 들면, 상기 제2 절연층(130)은 상기 제1 절연층(120) 상에서 상기 제1 게이트 패턴을 덮으며, 상기 제1 게이트 패턴의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 이와는 달리, 상기 제2 절연층(130)은 상기 제1 절연층(120) 상에서 상기 제1 게이트 패턴을 충분히 덮을 수 있으며, 상기 제1 게이트 패턴의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수도 있다. 상기 제2 절연층(130)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 상기 제2 절연층(130)은 복수의 층으로 형성될 수 있다.
제2 게이트 전극(GE2)을 포함하는 제2 게이트 패턴이 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제2 게이트 전극(GE2)은 상기 게이트 전극(GE)과 중첩하여 스토리지 캐퍼시터를 형성할 수 있다. 상기 제2 게이트 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제3 절연층(140)이 상기 제2 게이트 패턴이 배치된 상기 제2 절연층(130) 상에 배치될 수 있다. 예를 들면, 상기 제3 절연층(140)은 상기 제2 절연층(130) 상에서 상기 제2 게이트 패턴을 충분히 덮을 수 있으며, 상기 제2 게이트 패턴의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 상기 제3 절연층(140)은 상기 제2 절연층(130) 상에서 상기 제2 게이트 패턴을 덮으며, 상기 제2 게이트 패턴의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수도 있다. 상기 제3 절연층(140)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 상기 제3 절연층(140)은 복수의 층으로 형성될 수 있다.
상기 제1 데이터 패턴이 상기 제3 절연층(140) 상에 배치될 수 있다. 상기 제1 데이터 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 상기 제1 데이터 패턴은 드레인 전극(DE), 소스 전극(SE), 복수의 데이터 라인들 및 연결 전극(CL)을 포함할 수 있다. 상기 복수의 데이터 라인들은 제1 데이터 라인(D1), 제2 데이터 라인(D2) 및 제3 데이터 라인(D3)를 포함할 수 있다.
상기 소스 전극(SE)은 상기 제1 내지 제3 절연층(120, 130, 140)을 통해 형성되는 콘택홀을 통해 상기 액티브 패턴(ACT)의 상기 소스 영역과 전기적으로 연결될 수 있다. 상기 드레인 전극(DE)은 상기 제1 내지 제3 절연층(120, 130, 140)을 통해 형성되는 콘택홀을 통해 상기 액티브 패턴(ACT)의 상기 드레인 영역과 전기적으로 연결될 수 있다.
상기 액티브 패턴(ACT), 상기 게이트 전극(GE), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 박막 트랜지스터(TFT)에 포함될 수 있다. 예를 들면, 상기 박막 트랜지스터(TFT)는 도 4에서 설명된 트랜지스터들 중 어느 하나일 수 있다.
상기 제1 내지 제3 데이터 라인들(D1, D2, D3)은 각각 제2 방향(DR2)으로 연장될 수 있다. 상기 제1 내지 제3 데이터 라인들(D1, D2, D3)은 상기 제1 내지 제3 스캔 라인들(S1, S2, S3)과 교차할 수 있다. 즉, 상기 제2 및 제3 데이터 라인(D2, D3)은 상기 노치 주변 영역(NPA)에서 상기 제1 및 제2 스캔 라인(S1, S2)의 상기 제3 부분(S1c, S2c)과 중첩하도록 배치될 수 있다.
여기서, 상기 제1 데이터 라인(D1)은 상기 도 2의 D1 D2, D3, D4 중 어느 하나 일 수 있고, 상기 제2 데이터 라인(D2) 및 상기 제3 데이터 라인(D3)은 각각 상기 도 2의 D4, Dm-3 중 어느 하나 일 수 있다.
상기 연결 전극(CL)은 제1 내지 제3 주변 영역(PPA1, PPA2, PPA3)에서 상기 제1 게이트 패턴으로 형성된 상기 스캔 라인과 후술할 연결 라인(C2 등)을 서로 전기적으로 연결할 수 있다.
상기 제4 절연층(150)은 상기 제2 데이터 패턴이 배치된 상기 제3 절연층(140) 상에 배치될 수 있다. 상기 제4 절연층(150)은 실리콘 화합물, 금속, 금속 산화물 등의 무기 물질을 사용하여 형성될 수 있다.
상기 제5 절연층(160)은 상기 제4 절연층(150) 상에 배치될 수 있다. 상기 제5 절연층(160)은 단층 구조로 형성될 수 있지만, 적어도 2이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다. 상기 제5 절연층(160)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 물질을 사용하여 형성될 수 있다.
컨택 패드(CP) 및 연결 라인을 포함하는 상기 제2 데이터 패턴이 상기 제5 절연층(160) 상에 배치될 수 있다.
상기 컨택 패드(CP)는 상기 제4 및 5 절연층(150, 160)을 통해 형성되는 콘택홀을 통해 상기 드레인 전극(DE)과 전기적으로 연결될 수 있다. 상기 제2 데이터 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 도면에서는 상기 컨택 패드(CP)가 상기 드레인 전극(DE)에 직접 연결되는 것으로 도시하였으나, 화소 구조에 따라 다른 박막 트랜지스터 등의 회로를 거쳐 상기 드레인 전극(DE)에 연결될 수도 있다.
상기 연결 라인은 상기 연결 전극(CL)을 통해 상기 스캔 라인에 전기적으로 연결될 수 있다. 상기 연결 라인은 각각의 상기 스캔 라인들을 스캔 구동부들에 연결할 수 있다.
구체적으로, 상기 연결 라인은 제1 연결 라인(C1), 제2 연결 라인(C2) 및 제3 연결 라인(C3)을 포함할 수 있다. 상기 제1 연결 라인(C1)은 상기 제2 주변 영역(PPA2)에서, 상기 제4 및 5 절연층(150, 160)을 통해 형성되는 콘택홀을 통해 상기 연결 전극(CL)에 연결되고, 이를 통해 상기 제1 스캔 라인(S1)의 상기 제1 부분(S1a)과 전기적으로 연결될 수 있다. 상기 제1 연결 라인(C1)은 상기 제2 주변 영역(PPA2)에서 제2 스캔 구동부(SDV2)와 전기적으로 연결될 수 있다. 상기 제2 연결 라인(C2)은 상기 제2 주변 영역(PPA2)에서, 상기 제4 및 5 절연층(150, 160)을 통해 형성되는 콘택홀을 통해 상기 연결 전극(CL)에 연결되고, 이를 통해 상기 제2 스캔 라인(S2)의 상기 제1 부분(S2a)과 전기적으로 연결될 수 있다. 상기 제2 연결 라인(C2)은 상기 제2 주변 영역(PPA2)에서 상기 제2 스캔 구동부(SDV2)와 전기적으로 연결될 수 있다. 상기 제3 연결 라인(C3)은 제1 주변 영역(PPA1)에서, 상기 제4 및 5 절연층(150, 160)을 통해 형성되는 콘택홀을 통해 상기 연결 전극(CL)에 연결되고, 이를 통해 상기 제3 스캔 라인(S3)과 전기적으로 연결될 수 있다. 상기 제3 연결 라인(C3)은 상기 제1 주변 영역(PPA1)에서 제1 스캔 구동부(SDV1)와 전기적으로 연결될 수 있다.
상기 제2 데이터 패턴이 배치된 상기 제5 절연층(160) 상에 상기 제6 절연층(170)이 배치될 수 있다. 상기 제6 절연층(170)은 단층 구조로 형성될 수 있지만, 적어도 2이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다. 상기 제6 절연층(170)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 물질을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 제6 절연층(170)은 실리콘 화합물, 금속, 금속 산화물 등의 무기 물질을 사용하여 형성될 수도 있다.
상기 발광 구조물(180)은 제1 전극(181), 발광층(182) 및 제2 전극(183)을 포함할 수 있다.
상기 제1 전극(181)은 상기 제6 절연층(170) 상에 배치될 수 있다. 상기 제1 전극(181)은 상기 제6 절연층(170)을 통해 형성되는 콘택홀을 통해 노출되는 상기 컨택 패드(CP)에 연결될 수 있다.
상기 표시 장치의 발광 방식에 따라, 상기 제1 전극(181)은 반사성을 갖는 물질 또는 투광성을 갖는 물질을 사용하여 형성될 수 있다. 예를 들면,상기 제1 전극(181)은 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 제1 전극(181)은 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 화소 정의막(PDL)은 상기 제1 전극(181)이 배치된 상기 제6 절연층(170) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 유기 물질, 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 따르면, 상기 화소 정의막(PDL)을 식각하여 상기 제1 전극(181)을 부분적으로 노출시키는 개구(opening)를 형성할 수 있다. 이러한 상기 화소 정의막(PDL)의 개구에 의해 상기 표시 장치의 표시 영역과 비표시 영역이 정의될 수 있다. 예를 들면, 상기 화소 정의막(PDL)의 개구가 위치하는 부분이 상기 표시 영역에 해당될 수 있으며, 상기 비표시 영역은 상기 화소 정의막(PDL)의 개구에 인접하는 부분에 해당될 수 있다.
상기 발광층(182)은 상기 화소 정의막(PDL)의 개구를 통해 노출되는 상기 제1 전극(181)상에 배치될 수 있다. 또한, 상기 발광층(182)은 상기 화소 정의막(PDL)의 상기 개구의 측벽 상으로 연장될 수 있다. 예시적인 실시예들에 있어서, 상기 발광층(182)은 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다. 다른 실시예에서, 상기 유기 발광층을 제외하고, 상기 정공 주입층, 상기 정공 수송층, 상기 전자 수송층 및 상기 전자 주입층 등은 복수의 화소들에 대응되도록 공통적으로 형성될 수 있다. 상기 발광층(182)의 유기 발광층은 상기 표시 장치의 각 화소에 따라 적색광, 녹색광, 청색광 등과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 발광층(182)의 유기 발광층은 적색광, 녹색광, 청색광 등의 상이한 색광들을 구현할 수 있는 복수의 발광 물질들이 적층되어 백색광을 발광하는 구조를 가질 수도 있다. 이때, 상기 발광 구조물들은 복수의 화소들에 대응되도록 공통적으로 형성되고, 상기 컬러 필터층에 의해 각각의 화소들이 구분될 수 있다.
상기 제2 전극(183)은 상기 화소 정의막(PDL) 및 상기 발광층(182) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제2 전극(183)은 투광성을 갖는 물질 또는 반사성을 갖는 물질을 포함할 수 있다. 예를 들면, 상기 제2 전극(183)은 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 제2 전극(183)도 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 박막 봉지층(TFE)이 상기 제2 전극(183) 상에 배치될 수 있다. 상기 박막 봉지층(TFE)은 외부의 습기 및 산소의 침투를 방지할 수 있다. 상기 박막 봉지층(TFE)은 적어도 하나의 유기층과 적어도 하나의 무기층을 구비할 수 있다. 적어도 하나의 유기층과 적어도 하나의 무기층은 서로 교번적으로 적층될 수 있다. 예를 들면, 상기 박막 봉지층(TFE)은 두 개의 무기층과 이들 사이의 한개의 유기층을 포함할 수 있으나, 이에 제한되지 않는다. 다른 실시예에 있어서, 상기 박막 봉지층 대신 외기 및 수분이 상기 표시 장치 내부로 침투하는 것을 차단하기 위한 밀봉기판이 제공될 수 있다.
본 실시예에 따르면, 표시 장치는 제1 내지 제3 화소 영역들, 제1 내지 제3 주변 영역들을 포함하여, 노치가 형성되고, 상기 노치에 상기 제1 내지 제3 화소 영역에 인접하는 노치 주변 영역이 형성되는 기판, 상기 기판 상에 배치되고, 상기 제1 내지 제3 화소 영역들에 각각 제공되는 복수의 화소들, 상기 기판 상에 배치되고, 상기 제2 화소 영역에 배치되는 제1 부분, 상기 제3 화소 영역에 배치되는 제2 부분 및 상기 제1 부분과 상기 제2 부분을 연결하고, 상기 노치 주변 영역에 배치되는 제3 부분을 포함하는 제1 스캔 라인, 및 상기 기판 상에 배치되고, 상기 제1 화소 영역에 배치되는 제2 스캔 라인을 포함한다. 여기서, 상기 제1 스캔 라인의 면적은 상기 제2 스캔 라인의 면적의 90 내지 110%이고, 바람직하게는 서로 동일할 수 있다.
이에 따라 절연층의 컨택홀을 형성하기 위한 패터닝 시 유입되는 차지(charge) 등에 의한 영향이 상기 제1 내지 제3 화소 영역의 스캔 라인들 및 박막 트랜지스터들에서 유사하게 미치며, 이에 따라 상기 제1 내지 제3 화소 영역들 간의 상기 박막 트랜지스터들의 특성 편차가 발생하지 않을 수 있다. 즉, 상기 제1 내지 제3 화소 영역들 간의 휘도 편차 등의 표시 품질 편차가 발생하지 않으며, 표시 품질이 향상될 수 있다.
또한, 상기 노치 주변 영역에서 상기 제1 스캔 라인과 데이터 라인이 교차하여 상기 제2 및 제3 화소 영역 내의 화소 구조들과, 상기 제1 화소 영역의 화소 구조 들이 유사한 특성을 가질 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 노치 부분의 부분 확대도이다. 상기 표시 장치는 노치 주변 영역에서 제1 및 제2 스캔 라인이 단선된 구조를 제외하고, 도 1 내지 6의 표시 장치와 실질적으로 동일할 수 있다. 따라서 반복되는 설명은 생략한다.
도 1 및 7을 참조하면, 상기 표시 장치는 제1 주변 영역(PPA1) 및 제1 화소 영역(PXA1)을 포함하는 제1 영역(A1), 제2 주변 영역(PPA2) 및 제2 화소 영역(PXA2)을 포함하는 제2 영역(A2), 제3 주변 영역(PPA3) 및 제3 화소 영역(PXA3)을 포함하는 제3 영역(A3), 노치(NH)에 형성되는 노치 주변 영역(NPA)을 포함할 수 있다. 상기 표시 장치는 제1 스캔 라인(S1), 제2 스캔 라인(S2), 제3 스캔 라인(S3), 제1 연결 라인(C1), 제2 연결 라인(C2), 제3 연결 라인(C3), 제1 데이터 라인(D1), 제2 데이터 라인(D2), 제3 데이터 라인(D3), 제1 스캔 구동부(SDV1), 제2 스캔 구동부(SDV2), 제3 스캔 구동부(SDV3), 제1 발광 구동부(EDV1), 제2 발광 구동부(EDV2), 제3 발광 구동부(EDV3)를 포함할 수 있다.
상기 제1 스캔 라인(S1)은 제1 부분(S1a) 제2 부분(S1b) 및 제3 부분(S1c)을 포함할 수 있다. 상기 제1 부분(S1a)은 제1 화소 영역(PXA1)에 배치되고, 상기 제2 부분(S1b)은 제2 화소 영역(PXA2)에 배치될 수 있다. 상기 제3 부분(S1c)은 상기 제1 부분(S1a)과 상기 제2 부분(S1b) 사이에 배치되어 노치 주변 영역(NPA)에 배치될 수 있다.
상기 제3 부분(S1c)은 좌측 경사부(S1c1) 중앙부(S1c2a, S1c2b) 및 우측 경사부(S1c3)를 포함할 수 있다. 구체적으로, 노치(NH)의 형상이 U 형상을 가질 수 있으므로, 상기 제3 부분(S1c)은 상기 제1 부분(S1a)으로부터 우측 아래 방향으로 경사진 상기 좌측 경사부(S1c1), 상기 제2 부분(S1b)으로부터 좌측 아래 방향으로 경사진 상기 우측 경사부(S1c3), 및 상기 좌측 경사부(S1c1)와 상기 우측 경사부(S1c3) 사이에 배치되고 상기 제1 방향(DR1)으로 평행한 상기 중앙부(S1c2a, S1c2b)를 포함할 수 있다.
상기 제2 스캔 라인(S2)은 상기 제1 방향(DR1)을 따라 연장될 수 있다. 상기 제2 스캔 라인(S2)은 제1 부분(S2a) 제2 부분(S2b) 및 제3 부분(S2c)을 포함한다. 상기 제1 부분(S2a)은 상기 제1 화소 영역(PXA1)에 배치되고, 상기 제2 부분(S2b)은 제2 화소 영역(PXA2)에 배치될 수 있다. 상기 제3 부분(S2c)은 상기 제1 부분(S2a)과 상기 제2 부분(S2b) 사이에 배치되어 상기 노치 주변 영역(NPA)에 배치될 수 있다.
상기 제3 부분(S2c)은 좌측 경사부(S2c1) 중앙부(S2c2a, S2c2b) 및 우측 경사부(S2c3)를 포함할 수 있다. 구체적으로, 상기 제3 부분(S2c)은 상기 제1 부분(S2a)으로부터 우측 아래 방향으로 경사진 상기 좌측 경사부(S2c1), 상기 제2 부분(S2b)으로부터 좌측 아래 방향으로 경사진 상기 우측 경사부(S2c3), 및 상기 좌측 경사부(S2c1)와 상기 우측 경사부(S2c3) 사이에 배치되고 상기 제1 방향(DR1)으로 평행한 상기 중앙부(S2c2a, S2c2b)를 포함할 수 있다. 여기서 상기 상기 제2 스캔 라인(S2)의 상기 좌측 경사부(S2c1) 및 상기 우측 경사부(S2c3)가 경사진 정도는 상기 제 1 스캔 라인(S1)의 좌측 경사부(S1c1) 및 우측 경사부(S1c3)가 경사진 정도와 다를 수 있다.
상기 제1 스캔 라인(S1) 및 상기 제2 스캔 라인(S2)은 각각 상기 중앙부(S1c2a 와 S1c2b 사이, S2c2a 와 S2c2b 사이)에서 단선되어, 각각 상기 제2 스캔 구동부(SDV2) 및 상기 제3 스캔 구동부(SDV3)으로부터 신호를 인가받을 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 노치 부분의 부분 확대도이다. 상기 표시 장치는 노치 주변 영역에서 제1 및 제2 스캔 라인이 단선되고, 두께가 변하는 구조를 제외하고, 도 1 내지 6의 표시 장치와 실질적으로 동일할 수 있다. 따라서 반복되는 설명은 생략한다.
도 1 및 7을 참조하면, 상기 표시 장치는 제1 주변 영역(PPA1) 및 제1 화소 영역(PXA1)을 포함하는 제1 영역(A1), 제2 주변 영역(PPA2) 및 제2 화소 영역(PXA2)을 포함하는 제2 영역(A2), 제3 주변 영역(PPA3) 및 제3 화소 영역(PXA3)을 포함하는 제3 영역(A3), 노치(NH)에 형성되는 노치 주변 영역(NPA)을 포함할 수 있다. 상기 표시 장치는 제1 스캔 라인(S1), 제2 스캔 라인(S2), 제3 스캔 라인(S3), 제1 연결 라인(C1), 제2 연결 라인(C2), 제3 연결 라인(C3), 제1 데이터 라인(D1), 제2 데이터 라인(D2), 제3 데이터 라인(D3), 제1 스캔 구동부(SDV1), 제2 스캔 구동부(SDV2), 제3 스캔 구동부(SDV3), 제1 발광 구동부(EDV1), 제2 발광 구동부(EDV2), 제3 발광 구동부(EDV3)를 포함할 수 있다.
상기 제1 스캔 라인(S1)은 제1 부분(S1a) 제2 부분(S1b) 및 제3 부분(S1c)을 포함할 수 있다. 상기 제1 부분(S1a)은 제1 화소 영역(PXA1)에 배치되고, 상기 제2 부분(S1b)은 제2 화소 영역(PXA2)에 배치될 수 있다. 상기 제3 부분(S1c)은 상기 제1 부분(S1a)과 상기 제2 부분(S1b) 사이에 배치되어 노치 주변 영역(NPA)에 배치될 수 있다.
상기 제3 부분(S1c)은 좌측 경사부(S1c1) 중앙부(S1c2a, S1c2b) 및 우측 경사부(S1c3)를 포함할 수 있다. 구체적으로, 노치(NH)의 형상이 U 형상을 가질 수 있으므로, 상기 제3 부분(S1c)은 상기 제1 부분(S1a)으로부터 우측 아래 방향으로 경사진 상기 좌측 경사부(S1c1), 상기 제2 부분(S1b)으로부터 좌측 아래 방향으로 경사진 상기 우측 경사부(S1c3), 및 상기 좌측 경사부(S1c1)와 상기 우측 경사부(S1c3) 사이에 배치되고 상기 제1 방향(DR1)으로 평행한 상기 중앙부(S1c2a, S1c2b)를 포함할 수 있다.
상기 제2 스캔 라인(S2)은 상기 제1 방향(DR1)을 따라 연장될 수 있다. 상기 제2 스캔 라인(S2)은 제1 부분(S2a) 제2 부분(S2b) 및 제3 부분(S2c)을 포함한다. 상기 제1 부분(S2a)은 상기 제1 화소 영역(PXA1)에 배치되고, 상기 제2 부분(S2b)은 제2 화소 영역(PXA2)에 배치될 수 있다. 상기 제3 부분(S2c)은 상기 제1 부분(S2a)과 상기 제2 부분(S2b) 사이에 배치되어 상기 노치 주변 영역(NPA)에 배치될 수 있다.
상기 제3 부분(S2c)은 좌측 경사부(S2c1) 중앙부(S2c2a, S2c2b) 및 우측 경사부(S2c3)를 포함할 수 있다. 구체적으로, 상기 제3 부분(S2c)은 상기 제1 부분(S2a)으로부터 우측 아래 방향으로 경사진 상기 좌측 경사부(S2c1), 상기 제2 부분(S2b)으로부터 좌측 아래 방향으로 경사진 상기 우측 경사부(S2c3), 및 상기 좌측 경사부(S2c1)와 상기 우측 경사부(S2c3) 사이에 배치되고 상기 제1 방향(DR1)으로 평행한 상기 중앙부(S2c2a, S2c2b)를 포함할 수 있다. 여기서 상기 상기 제2 스캔 라인(S2)의 상기 좌측 경사부(S2c1) 및 상기 우측 경사부(S2c3)가 경사진 정도는 상기 제 1 스캔 라인(S1)의 좌측 경사부(S1c1) 및 우측 경사부(S1c3)가 경사진 정도와 다를 수 있다.
상기 제1 스캔 라인(S1) 및 상기 제2 스캔 라인(S2)은 각각 상기 중앙부(S1c2a 와 S1c2b 사이, S2c2a 와 S2c2b 사이)에서 단선되어, 각각 상기 제2 스캔 구동부(SDV2) 및 상기 제3 스캔 구동부(SDV3)으로부터 신호를 인가받을 수 있다.
상기 제1 스캔 라인(S1) 및 상기 제2 스캔 라인(S2)이 상기 제3 스캔 라인(S3)과 동일한 면적을 갖기 위해, 상기 제1 스캔 라인(S1) 및 상기 제2 스캔 라인(S2)의 상기 제3 부분(S1c, S2c)은 다른 부분과 두께가 다른 부분을 가질 수 있다. 본 실시예에서는 상기 좌측 경사부(S1c1, S2c1), 및 우측 경사부(S1c3, S2c3)가 다른 부분보다 더 두꺼운 형상을 갖는 것으로 도시되어 있으나, 이에 한정되지 않는다. 즉, 상기 제1 스캔 라인(S1) 및 상기 제2 스캔 라인(S2)이 상기 제3 스캔 라인(S3)과 동일한 면적을 가질 수 있도록, 상기 중앙부(S1c2a S1c2b, S2c2a S2c2b)가 다른 부분 보다 두꺼울 수 있다.
도 9는 도 1의 표시 장치의 노치의 형상에 대한 다양한 실시예를 나타낸 도면들이다.
도 9를 참조하면, 상기 표시 장치의 노치(NH)의 형상은 다양할 수 있다. 특히, 상기 노치(NH)의 형상에 따라 노치 주변 영역(NPA)의 형상도 이에 대응하여 다양하게 형성될 수 있으며, 이에 따라 스캔 배선의 형상도 다양하게 형성될 수 있다.
도 9a 내지 9e에는 다양한 노치(NH) 형상에 대해, 상기 노치 주변 영역(NPA)에서 상기 스캔 라인(S)이 다양한 형상으로 배치되는 내용에 대한 예시들을 나타내고 있다. 상기 노치 (NH)는 U자형 또는 좌우가 사선/굴곡진 형태, 또는 곡선 등의 다양한 형상을 가질 수 있으며, 이에 따라 상기 노치 주변 영역(NPA)의 상기 스캔 라인(S)의 배치(모양)가 다양하게 설계될 수 있다.
여기서 표시 영역(DA)은 상기 노치(NH)를 사이에 두는 제2 화소 영역(PXA2)과 제3 화소 영역(PXA3), 및 제1 화소 영역(PXA1)를 포함할 수 있다. 상기 노치(NH)에는 디바이스(10)의 카메라 센서(SS), 스피커(SP), 버튼(BB) 등이 위치할 수 있다. 여기서 상기 디바이스(10)는 최종 제품으로 휴대폰 등 일 수 있다.
도 10a 내지 도 10g는 도 1의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 10a를 참조하면, 기판(100) 상에 버퍼층(110)이 형성될 수 있다. 상기 버퍼층(110) 상에 액티브 패턴(ACT)을 형성할 수 있다. 상기 액티브 패턴(ACT)이 형성된 상기 버퍼층(110) 상에 제1 절연층(120)이 형성될 수 있다. 상기 제1 절연층(120) 상에 복수의 스캔 라인들 및 제1 게이트 전극(GE1)을 포함하는 제1 게이트 패턴이 형성될 수 있다. 상기 제1 게이트 패턴이 형성된 상기 제1 절연층(120) 상에 제2 절연층(130)이 형성될 수 있다. 제2 게이트 전극(GE2)을 포함하는 제2 게이트 패턴이 상기 제2 절연층(130) 상에 형성될 수 있다. 상기 제3 절연층(140)이 상기 제2 게이트 패턴이 배치된 상기 제2 절연층(130) 상에 형성될 수 있다.
도 10b를 참조하면, 주변 영역에서는, 상기 제3 절연층(140) 및 상기 제2 절연층(130)을 통해 상기 스캔 라인을 노출하는 컨택홀을 형성할 수 있다. 화소 영역에서는, 상기 제3 절연층(140), 상기 제2 절연층(130) 및 제1 절연층(120)을 통해 상기 액티브 패턴(ACT)노출하는 컨택홀들을 형성할 수 있다. 이후, 드레인 전극(DE), 소스 전극(SE), 복수의 데이터 라인들 및 연결 전극(CL)을 포함하는 제1 데이터 패턴을 상기 콘택홀들이 형성된 상기 제3 절연층(140) 상에 형성할 수 있다.
도 10c를 참조하면, 상기 제2 데이터 패턴이 형성된 상기 제3 절연층(140) 상에 제4 절연층(150)을 형성할 수 있다. 상기 제4 절연층(150)은 실리콘 화합물, 금속, 금속 산화물 등의 무기 물질을 사용하여 형성될 수 있다.
도 10d를 참조하면, 상기 제4 절연층(150) 상에 제5 절연층(160)이 형성될 수 있다. 상기 제5 절연층(160)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 물질을 사용하여 형성될 수 있다.
도 10e를 참조하면, 상기 제5 절연층(160) 및 상기 제4 절연층(150)의 일부를 제거하여, 상기 드레인 전극(DE)을 노출하는 콘택홀 및 상기 연결 전극(CL)을 노출하는 콘택홀을 형성할 수 있다. 예를 들면, 드라이 에칭(dry etching)을 이용하여 상기 콘택홀들을 형성할 수 있다.
이때, 상기 드라이 에칭을 이용한 공정에서, 차지(charge)가 상기 표시 장치의 도전성 구조에 유입되어, 박막 트랜지스터(TFT)의 특성을 변화 시킬 수 있다. 그러나, 본 발명의 실시에에 따르면, 상기 차지에 의한 영향이 제1 내지 제3 화소 영역의 스캔 라인들 및 박막 트랜지스터들에서 유사하게 미치며, 이에 따라 상기 제1 내지 제3 화소 영역들 간의 상기 박막 트랜지스터들의 특성 편차가 발생하지 않을 수 있다. 즉, 상기 제1 내지 제3 화소 영역들 간의 휘도 편차 등의 표시 품질 편차가 발생하지 않으며, 표시 품질이 향상될 수 있다.
구체적으로, 상기 주변 영역에서의 상기 콘택홀 및 상기 연결 전극(CL)을 통해 상기 스캔 라인에 상기 차지가 유입되고, 상기 스캔 라인을 통해 상기 박막 트랜지스터(TFT)의 특성에 영향을 줄 수 있으나, 상기 복수의 스캔 라인들은 상기 제1 내지 제3 화소 영역에서는 상기 스캔 라인에 영향을 줄 수 있는 컨택홀 구조가 없으므로, 상기 제1 내지 제3 화소 영역들 간의 상기 박막 트랜지스터들의 특성 편차가 발생하지 않을 수 있다.
도 10f를 참조하면, 컨택 패드(CP) 및 연결 라인을 포함하는 상기 제2 데이터 패턴이 상기 컨택홀들이 형성된 상기 제5 절연층(160) 상에 형성될 수 있다.
도 10g를 참조하면, 상기 제2 데이터 패턴이 배치된 상기 제5 절연층(160) 상에 제6 절연층(170)이 형성될 수 있다. 제1 전극(181)은 상기 제6 절연층(170) 상에 형성될 수 있다. 화소 정의막(PDL)은 상기 제1 전극(181)이 배치된 상기 제6 절연층(170) 상에 형성될 수 있다. 발광층(182)은 상기 화소 정의막(PDL)의 개구를 통해 노출되는 상기 제1 전극(181)상에 형성될 수 있다. 제2 전극(183)은 상기 화소 정의막(PDL) 및 상기 발광층(182) 상에 형성될 수 있다. 박막 봉지층(TFE)이 상기 제2 전극(183) 상에 형성될 수 있다.
본 발명의 실시예들에 따르면, 표시 장치는 제1 내지 제3 화소 영역들, 제1 내지 제3 주변 영역들을 포함하여, 노치가 형성되고, 상기 노치에 상기 제1 내지 제3 화소 영역에 인접하는 노치 주변 영역이 형성되는 기판, 상기 기판 상에 배치되고, 상기 제1 내지 제3 화소 영역들에 각각 제공되는 복수의 화소들, 상기 기판 상에 배치되고, 상기 제2 화소 영역에 배치되는 제1 부분, 상기 제3 화소 영역에 배치되는 제2 부분 및 상기 제1 부분과 상기 제2 부분을 연결하고, 상기 노치 주변 영역에 배치되는 제3 부분을 포함하는 제1 스캔 라인, 및 상기 기판 상에 배치되고, 상기 제1 화소 영역에 배치되는 제2 스캔 라인을 포함한다. 여기서, 상기 제1 스캔 라인의 면적은 상기 제2 스캔 라인의 면적의 90 내지 110%이고, 바람직하게는 서로 동일할 수 있다.
이에 따라 절연층의 컨택홀을 형성하기 위한 패터닝 시 유입되는 차지(charge) 등에 의한 영향이 상기 제1 내지 제3 화소 영역의 스캔 라인들 및 박막 트랜지스터들에서 유사하게 미치며, 이에 따라 상기 제1 내지 제3 화소 영역들 간의 상기 박막 트랜지스터들의 특성 편차가 발생하지 않을 수 있다. 즉, 상기 제1 내지 제3 화소 영역들 간의 휘도 편차 등의 표시 품질 편차가 발생하지 않으며, 표시 품질이 향상될 수 있다.
도 11은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 12a는 도 11의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이며, 도 12b는 도 11의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 11 내지 도 12b를 참조하면, 전자 기기(500)는 프로세서(510), 메모리 장치(520), 스토리지 장치(530), 입출력 장치(540), 파워 서플라이(550) 및 표시 장치(560)를 포함할 수 있다. 이 때, 상기 표시 장치(560)는 도 1의 표시 장치에 상응할 수 있다. 상기 전자 기기(500)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 11a에 도시된 바와 같이, 상기 전자 기기(500)는 텔레비전으로 구현될 수 있다. 다른 실시예에서, 도 11b에 도시된 바와 같이, 상기 전자 기기(500)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서 상기 전자 기기(500)는 그에 한정되지 않는다. 예를 들어, 상기 전자 기기(500)는 휴대폰, 비디오폰, 스마트패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
상기 프로세서(510)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 상기 프로세서(510)는 마이크로프로세서(micro processor), 중앙 처리 유닛(Central Processing Unit; CPU), 어플리케이션 프로세서(Application Processor; AP) 등일 수 있다. 상기 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 프로세서(510)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 상기 메모리 장치(520)는 상기 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 상기 메모리 장치(520)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 상기 스토리지 장치(530)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 상기 입출력 장치(540)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 상기 파워 서플라이(550)는 상기 전자 기기(500)의 동작에 필요한 파워를 공급할 수 있다.
상기 표시 장치(560)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 표시 장치(560)는 상기 입출력 장치(540)에 포함될 수도 있다. 상술한 바와 같이, 상기 표시 장치(560)는 서로 다른 면적을 갖는 영역들을 포함하여 노치가 형성된 표시 영역을 가질 수 있으며, 영역과 상관없이 균일한 휘도를 가질 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 유기 발광 표시 장치 및 이를 포함하는 다양한 전자 기기들에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 텔레비전, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 기판 110: 버퍼층
TFT: 박막 트랜지스터 S1, S2, S3: 스캔 라인
120: 제1 절연층 130: 제2 절연층
140: 제2 절연층 D1, D2, D3: 데이터 라인
150: 제4 절연층 160: 제5 절연층
C1, C2, C3: 연결 라인 180: 발광 구조물
PDL: 화소 정의막 TFE: 박막 봉지층
A1, A2, A3: 제1 내지 제3 영역 NH: 노치
NPA: 노치 주변 영역

Claims (20)

  1. 제1 화소 영역, 상기 제1 화소 영역보다 작은 면적을 가지며 상기 제1 화소 영역에 연결된 제2 화소 영역, 상기 제2 화소 영역과 이격되고 상기 제1 화소 영역보다 작은 면적을 가지며 상기 제1 화소 영역에 연결된 제3 화소 영역, 및 상기 제1 내지 제3 화소 영역에 각각 인접하는 제1 내지 제3 주변 영역을 포함하여, 상기 제2 화소 영역과 상기 제3 화소 영역 사이에 노치(notch)가 형성되고, 상기 노치에 상기 제1 내지 제3 화소 영역에 인접하는 노치 주변 영역을 더 포함하는 기판;
    상기 기판 상에 배치되고, 상기 제1 내지 제3 화소 영역들에 각각 제공되는 복수의 화소들;
    상기 기판 상에 배치되고, 상기 제2 화소 영역에 배치되는 제1 부분, 상기 제3 화소 영역에 배치되는 제2 부분 및 상기 제1 부분과 상기 제2 부분을 연결하고, 상기 노치 주변 영역에 배치되는 제3 부분을 포함하는 제1 스캔 라인; 및
    상기 기판 상에 배치되고, 상기 제1 화소 영역에 배치되는 제2 스캔 라인을 포함하고,
    상기 제2 화소 영역, 상기 제3 화소 영역 및 상기 노치 주변 영역 내의 상기 제1 스캔 라인의 면적은 상기 제1 화소 영역 내의 상기 제2 스캔 라인의 면적의 90 내지 110%인 표시 장치.
  2. 제1항에 있어서,
    상기 기판 상에 배치되고, 상기 제2 주변 영역에 배치되고 상기 제1 스캔 라인과 전기적으로 연결되는 제1 연결 라인;
    상기 기판 상에 배치되고, 상기 제1 주변 영역에 배치되고 상기 제2 스캔 라인과 전기적으로 연결되는 제2 연결 라인; 및
    상기 제1 및 제2 연결 라인과 상기 제1 및 제2 스캔 라인 사이에 배치되는 절연층을 더 포함하고,
    상기 제1 연결 라인과 상기 제2 연결 라인은 각각 상기 절연층을 통해 형성되는 콘택홀을 통해 상기 제1 및 제2 스캔 라인과 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서,
    상기 절연층은 무기 절연 물질로 형성된 것을 특징으로 하는 표시 장치.
  4. 제2 항에 있어서,
    상기 제1 및 제2 주변 영역에 배치되고, 각각 상기 제1 및 제2 연결 라인들과 전기적으로 연결되는 제1 및 제2 스캔 구동부들을 더 포함하는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 스캔 라인의 상기 제1 부분, 상기 제2 부분 및 상기 제3 부분은 동일한 층으로부터 형성되고,
    상기 제3 부분은 상기 제1 부분으로부터 우측 아래 방향으로 경사진좌측 경사부, 상기 제2 부분으로부터 좌측 아래 방향으로 경사진 우측 경사부 및 상기 좌측 경사부와 상기 우측 경사부 사이에 배치되어 상기 좌측 경사부와 상기 우측 경사부를 연결하고 상기 제2 스캔 라인과 평행한 중앙부를 포함하는 것을 특징으로 하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제3 주변 영역에 배치되고, 상기 제1 스캔 라인의 상기 제2 부분과 전기적으로 연결되는 제3 스캔 구동부를 더 포함하고,
    상기 제1 스캔 라인은 상기 제3 부분의 상기 중앙부에서 단선되어, 상기 제1 스캔 라인의 상기 제1 부분과 상기 제2 부분은 서로 연결되지 않는 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서,
    상기 기판 상에 배치되고, 상기 제2 화소 영역에 배치되는 제1 부분, 상기 제3 화소 영역에 배치되는 제2 부분 및 상기 제1 부분과 상기 제2 부분을 연결하고, 상기 노치 주변 영역에 배치되는 제3 부분을 포함하는 제3 스캔 라인을 더 포함하고,
    상기 제1 스캔 라인의 상기 제3 부분의 두께와 상기 제3 스캔 라인의 상기 제3 부분의 두께는 서로 다른 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 스캔 라인의 면적과 상기 제2 스캔 라인의 면적은 동일한 것을 특징으로 하는 표시 장치.
  9. 제1항에 있어서,
    상기 제1 및 제2 스캔 라인과 교차하는 데이터 라인을 더 포함하고,
    상기 노치 주변 영역에서 상기 제1 스캔 라인은 상기 데이터 라인과 교차하는 것을 특징으로 하는 표시 장치.
  10. 제1항에 있어서,
    상기 제1 주변 영역, 상기 제2 주변 영역, 상기 제3 주변 영역 및 상기 노치 주변 영역에 배치되는 전원 공급 라인을 더 포함하고,
    상기 전원 공급 라인은 상기 제1 스캔 라인과 중첩하지 않는 것을 특징으로 하는 표시 장치.
  11. 제1 화소 영역, 상기 제1 화소 영역보다 작은 면적을 가지며 상기 제1 화소 영역에 연결된 제2 화소 영역, 상기 제2 화소 영역과 이격되고 상기 제1 화소 영역보다 작은 면적을 가지며 상기 제1 화소 영역에 연결된 제3 화소 영역, 및 상기 제1 내지 제3 화소 영역에 각각 인접하는 제1 내지 제3 주변 영역을 포함하여, 상기 제2 화소 영역과 상기 제3 화소 영역 사이에 노치(notch)가 형성되고, 상기 노치에 상기 제1 내지 제3 화소 영역에 인접하는 노치 주변 영역을 더 포함하는 기판;
    상기 기판 상에 배치되고, 상기 제2 화소 영역에 배치되는 제1 부분, 상기 제3 화소 영역에 배치되는 제2 부분 및 상기 제1 부분과 상기 제2 부분을 연결하고, 상기 노치 주변 영역에 배치되는 제3 부분을 포함하는 제1 스캔 라인;
    상기 기판 상에 배치되고, 상기 제1 화소 영역에 배치되는 제2 스캔 라인;
    상기 기판 상에 배치되고, 상기 제2 주변 영역에 배치되고 상기 제1 스캔 라인과 전기적으로 연결되는 제1 연결 라인;
    상기 기판 상에 배치되고, 상기 제1 주변 영역에 배치되고 상기 제2 스캔 라인과 전기적으로 연결되는 제2 연결 라인; 및
    상기 제1 및 제2 연결 라인과 상기 제1 및 제2 스캔 라인 사이에 배치되는 절연층을 포함하고,
    상기 제1 연결 라인과 상기 제2 연결 라인은 각각 상기 절연층을 통해 형성되는 콘택홀을 통해 상기 제1 및 제2 스캔 라인과 전기적으로 연결되며,
    상기 제1 스캔 라인의 면적은 상기 제2 스캔 라인의 면적의 90 내지 110%인 표시 장치.
  12. 삭제
  13. 제11 항에 있어서,
    상기 제1 스캔 라인의 면적과 상기 제2 스캔 라인의 면적은 동일한 것을 특징으로 하는 표시 장치.
  14. 제1 영역, 상기 제1 영역과 인접하고 상기 제1 영역 보다 작은 면적을 갖는 제2 영역 및 상기 제1 영역과 인접하고 상기 제2 영역과 이격되는 제3 영역, 상기 제1 영역에 인접하는 제1 주변 영역 및 상기 제2 영역에 인접하는 제2 주변 영역을 포함하여, 상기 제2 영역과 상기 제3 영역 사이에 노치(notch)가 형성되는 표시 장치에 있어서,
    상기 제2 영역에 배치되는 제1 부분, 상기 제3 영역에 배치되는 제2 부분 및 상기 제1 부분과 상기 제2 부분을 연결하고, 상기 제1 부분과 상기 제2 부분 사이에 배치되고 상기 노치를 형성하는 노치 주변 영역에 배치되는 제3 부분을 포함하는 제1 스캔 라인;
    상기 제1 영역에 배치되는 제2 스캔 라인;
    상기 제2 주변 영역에 배치되고 상기 제1 스캔 라인과 전기적으로 연결되는 제1 연결 라인;
    상기 제1 주변 영역에 배치되고 상기 제2 스캔 라인과 전기적으로 연결되는 제2 연결 라인; 및
    상기 제1 및 제2 연결 라인과 상기 제1 및 제2 스캔 라인 사이에 배치되는 절연층을 포함하고,
    상기 제1 스캔 라인의 상기 제3 부분은 상기 제1 부분으로부터 우측 아래 방향으로 경사진좌측 경사부, 상기 제2 부분으로부터 좌측 아래 방향으로 경사진 우측 경사부 및 상기 좌측 경사부와 상기 우측 경사부 사이에 배치되어 상기 좌측 경사부와 상기 우측 경사부를 연결하고 상기 제2 스캔 라인과 평행한 중앙부를 포함하며,
    상기 제1 연결 라인과 상기 제2 연결 라인은 각각 상기 절연층을 통해 형성되는 콘택홀을 통해 상기 제1 및 제2 스캔 라인과 전기적으로 연결되고,
    상기 제2 영역, 상기 제3 영역 및 상기 노치 주변 영역 내의 상기 제1 스캔 라인의 면적은 상기 제1 영역 내의 상기 제2 스캔 라인의 면적의 90 내지 110%인 것을 특징으로 하는 표시 장치.
  15. 삭제
  16. 삭제
  17. 제14 항에 있어서,
    상기 절연층은 무기 절연 물질로 형성된 것을 특징으로 하는 표시 장치.
  18. 제14 항에 있어서,
    상기 제1 및 제2 주변 영역에 배치되고, 각각 상기 제1 및 제2 연결 라인들과 전기적으로 연결되는 제1 및 제2 스캔 구동부들을 더 포함하는 것을 특징으로 하는 표시 장치.
  19. 제14 항에 있어서,
    상기 제1 스캔 라인의 상기 제1 부분, 상기 제2 부분 및 상기 제3 부분은 동일한 층으로부터 형성되는 것을 특징으로 하는 표시 장치.
  20. 제14 항에 있어서,
    상기 제1 주변 영역, 상기 제2 주변 영역 및 상기 노치 주변 영역에 배치되는 전원 공급 라인을 더 포함하고,
    상기 전원 공급 라인은 상기 제1 스캔 라인과 중첩하지 않는 것을 특징으로 하는 표시 장치.


KR1020180035344A 2018-03-27 2018-03-27 표시 장치 및 이의 제조 방법 KR102587861B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180035344A KR102587861B1 (ko) 2018-03-27 2018-03-27 표시 장치 및 이의 제조 방법
US16/260,775 US10769994B2 (en) 2018-03-27 2019-01-29 Display apparatus having a notch
CN201910236049.XA CN110310961A (zh) 2018-03-27 2019-03-27 具有凹口的显示装置
US17/012,798 US11238794B2 (en) 2018-03-27 2020-09-04 Display apparatus having a notch
US17/588,520 US11694619B2 (en) 2018-03-27 2022-01-31 Display apparatus having a notch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180035344A KR102587861B1 (ko) 2018-03-27 2018-03-27 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190114066A KR20190114066A (ko) 2019-10-10
KR102587861B1 true KR102587861B1 (ko) 2023-10-12

Family

ID=68053813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180035344A KR102587861B1 (ko) 2018-03-27 2018-03-27 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (3) US10769994B2 (ko)
KR (1) KR102587861B1 (ko)
CN (1) CN110310961A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7118618B2 (ja) * 2017-10-17 2022-08-16 株式会社ジャパンディスプレイ 表示装置
KR102587861B1 (ko) 2018-03-27 2023-10-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102525343B1 (ko) * 2018-04-09 2023-04-26 삼성디스플레이 주식회사 유기 발광 표시 장치
US10748981B1 (en) * 2018-06-22 2020-08-18 Apple Inc. Signal routing in organic light-emitting diode displays
CN110211537B (zh) * 2018-08-22 2021-01-22 京东方科技集团股份有限公司 显示基板的驱动方法、驱动电路及显示装置
WO2020065750A1 (ja) * 2018-09-26 2020-04-02 シャープ株式会社 表示デバイス及び表示デバイスの製造方法
KR20200039263A (ko) * 2018-10-05 2020-04-16 엘지디스플레이 주식회사 표시장치
CN109064908B (zh) * 2018-10-31 2021-04-02 厦门天马微电子有限公司 阵列基板和显示面板
KR20200066503A (ko) 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널
CN109725447B (zh) * 2019-02-22 2023-11-28 武汉华星光电技术有限公司 阵列基板、显示面板及显示装置
US11100839B2 (en) * 2019-03-22 2021-08-24 Apple Inc. Noise compensation for displays with non-rectangular borders
KR20210050611A (ko) * 2019-10-28 2021-05-10 삼성디스플레이 주식회사 표시 장치
US20220392973A1 (en) * 2019-12-19 2022-12-08 Google Llc Power line design for sensors in display panel
KR20210109709A (ko) * 2020-02-27 2021-09-07 삼성디스플레이 주식회사 표시 장치
KR20210129765A (ko) 2020-04-20 2021-10-29 삼성디스플레이 주식회사 표시 장치
KR20210130309A (ko) 2020-04-21 2021-11-01 삼성디스플레이 주식회사 표시 장치
KR20210143983A (ko) 2020-05-20 2021-11-30 삼성디스플레이 주식회사 표시 장치
KR20220027365A (ko) * 2020-08-26 2022-03-08 삼성디스플레이 주식회사 표시장치
CN115210877A (zh) * 2020-10-30 2022-10-18 京东方科技集团股份有限公司 显示基板及显示装置
KR20220087190A (ko) * 2020-12-17 2022-06-24 엘지디스플레이 주식회사 표시장치
KR20240020361A (ko) * 2022-08-05 2024-02-15 삼성디스플레이 주식회사 표시 장치

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0212566D0 (en) * 2002-05-31 2002-07-10 Koninkl Philips Electronics Nv Display device
CN101536064B (zh) * 2006-11-21 2011-06-15 夏普株式会社 有源矩阵基板、显示面板和显示装置
WO2011036911A1 (ja) * 2009-09-25 2011-03-31 シャープ株式会社 液晶表示装置
KR101917757B1 (ko) 2012-06-04 2018-11-13 삼성전자주식회사 유기 발광 표시 장치 및 그 구동 방법
US10062317B2 (en) * 2014-10-16 2018-08-28 Lg Display Co., Ltd. Panel array for display device with narrow bezel
KR102244072B1 (ko) 2014-10-30 2021-04-26 삼성디스플레이 주식회사 표시 장치
KR102306070B1 (ko) 2015-04-06 2021-09-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법
US10490122B2 (en) * 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
KR20170102147A (ko) 2016-02-29 2017-09-07 삼성디스플레이 주식회사 표시 장치
EP3345180A1 (en) * 2016-03-28 2018-07-11 Apple Inc. Light-emitting diode displays
KR102504129B1 (ko) * 2016-03-31 2023-02-28 삼성디스플레이 주식회사 표시 장치
US10354578B2 (en) * 2016-04-15 2019-07-16 Samsung Display Co., Ltd. Display device
KR20170119270A (ko) * 2016-04-15 2017-10-26 삼성디스플레이 주식회사 표시 장치
KR102526724B1 (ko) * 2016-05-19 2023-05-02 삼성디스플레이 주식회사 표시 장치
CN106843389B (zh) * 2017-01-09 2022-08-05 Oppo广东移动通信有限公司 电子装置
CN109148474A (zh) * 2017-06-28 2019-01-04 北京小米移动软件有限公司 阵列基板及移动终端
US10360862B2 (en) * 2017-09-07 2019-07-23 Apple Inc. Displays with supplemental loading structures
CN107633807B (zh) * 2017-09-08 2019-10-15 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
KR101938879B1 (ko) * 2017-10-27 2019-01-15 엘지디스플레이 주식회사 표시장치
KR102509413B1 (ko) * 2017-12-12 2023-03-10 엘지디스플레이 주식회사 표시 장치
TWI662327B (zh) * 2018-02-09 2019-06-11 友達光電股份有限公司 顯示面板
KR102587861B1 (ko) 2018-03-27 2023-10-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN108646477A (zh) * 2018-03-27 2018-10-12 上海中航光电子有限公司 阵列基板、显示面板和显示装置
CN109584798B (zh) * 2019-02-01 2019-08-23 苹果公司 具有亮度调整电路以补偿栅极线负载差异的显示器
TWI747400B (zh) * 2019-08-28 2021-11-21 南韓商Ｌｇ顯示器股份有限公司 顯示裝置

Also Published As

Publication number Publication date
US20220157241A1 (en) 2022-05-19
US11694619B2 (en) 2023-07-04
US11238794B2 (en) 2022-02-01
CN110310961A (zh) 2019-10-08
US20200402460A1 (en) 2020-12-24
US20190304366A1 (en) 2019-10-03
KR20190114066A (ko) 2019-10-10
US10769994B2 (en) 2020-09-08

Similar Documents

Publication Publication Date Title
KR102587861B1 (ko) 표시 장치 및 이의 제조 방법
KR102632740B1 (ko) 표시 장치
KR20230128434A (ko) 유기발광 표시 장치
KR102568920B1 (ko) 표시 장치
US11957034B2 (en) Display apparatus having an improved display quality and a reduced peripheral (non-display) region for use in electronic device having a bypass data line arranged in the display and peripheral regions
KR20200115925A (ko) 표시 장치
US11665938B2 (en) Display apparatus
US20240049536A1 (en) Display panel and display apparatus
CN114930441A (zh) 显示装置和显示装置的操作方法
US20240122017A1 (en) Display apparatus and method of manufacturing the same
CN110890384A (zh) 显示设备
US20230232686A1 (en) Display apparatus
CN112530995A (zh) 显示装置
KR20200034876A (ko) 표시 장치
KR102659331B1 (ko) 표시 장치 및 이의 제조 방법
US20220336558A1 (en) Display device
KR20210022802A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant