KR20210022802A - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR20210022802A KR20210022802A KR1020190101625A KR20190101625A KR20210022802A KR 20210022802 A KR20210022802 A KR 20210022802A KR 1020190101625 A KR1020190101625 A KR 1020190101625A KR 20190101625 A KR20190101625 A KR 20190101625A KR 20210022802 A KR20210022802 A KR 20210022802A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- disposed
- wiring
- power
- electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 230000002093 peripheral effect Effects 0.000 claims abstract description 43
- 241000239290 Araneae Species 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 21
- 230000000903 blocking effect Effects 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 19
- 239000011810 insulating material Substances 0.000 claims description 10
- 238000007667 floating Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 439
- 239000010409 thin film Substances 0.000 description 17
- 229910045601 alloy Inorganic materials 0.000 description 14
- 239000000956 alloy Substances 0.000 description 14
- 239000002585 base Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000005538 encapsulation Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 10
- 101150042817 NFS1 gene Proteins 0.000 description 8
- 101100126298 Rickettsia conorii (strain ATCC VR-613 / Malish 7) iscS gene Proteins 0.000 description 8
- 101150114492 SPL1 gene Proteins 0.000 description 8
- 101150056353 SPL2 gene Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 229910044991 metal oxide Inorganic materials 0.000 description 8
- 150000004706 metal oxides Chemical class 0.000 description 8
- 238000005452 bending Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000004925 Acrylic resin Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000012044 organic layer Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- JFWLFXVBLPDVDZ-UHFFFAOYSA-N [Ru]=O.[Sr] Chemical compound [Ru]=O.[Sr] JFWLFXVBLPDVDZ-UHFFFAOYSA-N 0.000 description 2
- SJKRCWUQJZIWQB-UHFFFAOYSA-N azane;chromium Chemical compound N.[Cr] SJKRCWUQJZIWQB-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920006122 polyamide resin Polymers 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H01L27/3276—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H01L51/5284—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
표시 장치는 표시 영역 및 상기 표시 영역에 인접한 비표시 영역인 주변 영역을 포함하는 베이스 기판, 상기 베이스 기판 상에 상기 주변 영역에 배치되는 제1 전원 배선의 제1 층 부분, 및 제2 전원 배선의 제1 층 부분을 포함하는 제1 도전층, 및 상기 베이스 기판 상에 상기 주변 영역에 배치되는 상기 제1 전원 배선의 상기 제1 층 부분과 중첩하고 전기적으로 연결되는 상기 제1 전원 배선의 제2 층 부분, 및 상기 제2 전원 배선의 상기 제1 층 부분과 중첩하고 전기적으로 연결되는 상기 제2 전원 배선의 제2 층 부분을 포함하는 제2 도전층을 포함한다. 상기 제1 전원 배선의 일부와 상기 제2 전원 배선의 일부가 중첩한다.
Description
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 제1 전원 전압선과 제2 전원 전압선을 갖는 유기 발광 표시 장치에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 표시 장치, 예를 들면 플라즈마 표시 장치, 액정 표시 장치 및 유기 발광 표시 장치 등이 주목을 받고 있다.
상기 유기 발광 표시 장치는 영상이 표시 되는 표시 영역과 이를 둘러싸는 비표시 영역이 주변 영역을 포함할 수 있다. 상기 주변 영역에는 상기 표시 영역 내의 화소들을 구동하기 위한 배선들이 형성될 수 있다. 한편, 표시 품질이 저하되지 않도록 상기 배선들에 대한 구조를 설계할 필요가 있었다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 영역이 확대되고, 사용자에게 배선 얼룩이 시인되지 않아 표시 품질이 향상된 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역에 인접한 비표시 영역인 주변 영역을 포함하는 베이스 기판, 상기 베이스 기판 상에 상기 주변 영역에 배치되는 제1 전원 배선의 제1 층 부분, 및 제2 전원 배선의 제1 층 부분을 포함하는 제1 도전층, 및 상기 베이스 기판 상에 상기 주변 영역에 배치되는 상기 제1 전원 배선의 상기 제1 층 부분과 중첩하고 전기적으로 연결되는 상기 제1 전원 배선의 제2 층 부분, 및 상기 제2 전원 배선의 상기 제1 층 부분과 중첩하고 전기적으로 연결되는 상기 제2 전원 배선의 제2 층 부분을 포함하는 제2 도전층을 포함한다. 상기 제1 전원 배선의 일부와 상기 제2 전원 배선의 일부가 중첩한다.
본 발명의 일 실시예에 있어서, 상기 제1 전원 배선에는 제1 전원 전압이 인가되고, 상기 제2 전원 배선에는 상기 제1 전원 전압과 다른 제2 전원 전압이 인가될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 도전층과 상기 제2 도전층 사이에 배치되는 제1 비아 절연층을 더 포함할 수 있다. 상기 제1 비아 절연층은 유기 절연 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전원 배선의 상기 제2 층 부분의 일부는 상기 제2 전원 배선의 상기 제1 층 부분의 일부와 중첩하게 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 전원 배선의 상기 제1 층 부분과 상기 제2 전원 배선의 상기 제1 층 부분이 이격된 부분 상에 배치되는 커버 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 베이스 기판 상에 상기 표시 영역 내에 배치되는 화소 전극, 상기 화소 전극 상의 발광층 및 상기 발광층 상의 대향 전극을 더 포함할 수 있다. 상기 커버 전극은 상기 화소 전극과 동일한 층에 배치되어 동일한 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 주변 영역에 배치되는 차광 패턴을 포함하는 커버윈도우를 더 포함할 수 있다. 평면상에서 상기 차광 패턴은 상기 표시 영역과 이격되고, 상기 차광 패턴은 상기 제1 전원 배선 및 상기 제2 전원 배선과 부분적으로 중첩하게 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 도전층과 상기 제2 도전층 사이에 배치되는 제1 비아 절연층을 더 포함할 수 있다. 상기 제1 비아 절연층은 유기 절연 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 베이스 기판 상에 상기 주변 영역에 배치되는 스파이더 배선을 더 포함할 수 있다. 상기 스파이더 배선은 상기 제1 전원 배선 또는 상기 제2 전원 배선과 상기 베이스 기판 사이에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 스파이더 배선은 제1 층 스파이더 배선 및 제2 층 스파이더 배선을 포함할 수 있다. 상기 표시 장치는 제1 층 스파이더 배선과 상기 제2 스파이더 배선 사이에 배치되는 절연층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 베이스 기판 상에 상기 표시 영역 내에 배치되는 액티브 패턴, 상기 액티브 패턴과 중첩하는 게이트 전극, 및 상기 게이트 전극과 중첩하는 스토리지 전극을 더 포함할 수 있다. 상기 제1 도전층은 상기 액티브 패턴과 전기적으로 연결되는 소스 전극 및 드레인 전극을 더 포함할 수 있다. 상기 제2 도전층은 컨택 패드들 더 포함할 수 있다. 상기 표시 장치는 상기 표시 영역 내에 배치되고, 상기 컨택 패드와 전기적으로 연결되는 화소 전극, 상기 화소 전극 상에 배치되는 발광층, 및 상기 발광층 상에 배치되는 대향 전극을 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역에 인접한 비표시 영역인 주변 영역을 포함하는 베이스 기판, 상기 베이스 기판 상에 상기 표시 영역 내에 배치되는 발광 구조물, 상기 베이스 기판 상에 상기 주변 영역 내에 배치되고, 상기 발광 구조물에 제1 전원 전압을 공급하는 제1 전원 배선, 상기 베이스 기판 상에 상기 주변 영역 내에 배치되고, 상기 발광 구조물에 제2 전원 전압을 공급하는 제2 전원 배선, 및 상기 제1 전원 배선 및 상기 제2 전원 배선과 적어도 일부가 중첩하게 배치되는 전극을 포함한다.
본 발명의 일 실시예에 있어서, 상기 전극은 플로팅(floating)될 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 구조물은 화소 전극, 상기 화소 전극 상의 발광층 및 상기 발광층 상의 대향 전극을 포함할 수 있다. 상기 전극은 상기 화소 전극과 동일한 층에 배치되어 동일한 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전원 배선은 제1 층 부분 및 상기 제1 층 부분과 중첩하고 전기적으로 연결되는 제2 층 부분을 포함할 수 있다. 상기 제2 전원 배선은 제1 층 부분 및 상기 제1 층 부분과 중첩하고 전기적으로 연결되는 제2 층 부분을 포함할 수 있다. 상기 제1 전원 배선의 상기 제1 층 부분과 상기 제2 전원 배선의 상기 제1 층 부분은 제1 도전층으로부터 형성되어 동일한 물질을 포함할 수 있다. 상기 제1 전원 배선의 상기 제2 층 부분과 상기 제2 전원 배선의 상기 제2 층 부분은 제2 도전층으로부터 형성되어 동일한 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 전극은 상기 제1 도전층 또는 상기 제2 도전층으로부터 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 전극은 상기 제2 도전층으로부터 형성되어, 상기 제1 전원 배선의 상기 제1 층 부분 및 상기 제2 전원 배선의 상기 제1 층 부분과 부분적으로 중첩할 수 있다. 상기 전극은 상기 제1 도전층으로부터 형성되어, 상기 제1 전원 배선의 상기 제2 층 부분 및 상기 제2 전원 배선의 상기 제2 층 부분과 부분적으로 중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 주변 영역에 배치되는 차광 패턴을 포함하는 커버윈도우를 더 포함할 수 있다. 평면상에서 상기 차광 패턴은 상기 표시 영역과 이격되고, 상기 차광 패턴은 상기 제1 전원 배선 및 상기 제2 전원 배선과 부분적으로 중첩하게 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 베이스 기판 상에 상기 주변 영역에 배치되는 스파이더 배선을 더 포함할 수 있다. 상기 스파이더 배선은 상기 제1 전원 배선 또는 상기 제2 전원 배선과 상기 베이스 기판 사이에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 스파이더 배선은 제1 층 스파이더 배선 및 제2 층 스파이더 배선을 포함할 수 있다. 상기 표시 장치는 제1 층 스파이더 배선과 상기 제2 스파이더 배선 사이에 배치되는 절연층을 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 표시 장치는 제1 전원 배선과 제2 전원 배선을 포함할 수 있다. 상기 제1 전원 배선과 상기 제2 전원 배선은 표시 영역과 인접하여, 차광 패턴에 의해 가려지지 않는 주변 영영에 있어서, 서로 중첩하는 구조 또는 커버 전극에 의해 가려지는 구조를 가질 수 있다. 이에 따라, 외광 반사에 의한 배선 얼룩이 줄어들어 표시 품질이 향상되고, 벤딩 영역이 구부러져 비표시 영역이 최소화 되어 상기 표시 영역이 확대된 표시 장치가 제공될 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1에 도시된 화소의 실시예를 나타내는 등가 회로도이다.
도 3은 도 1의 A부분에서의, 제1 전원 배선 및 제2 전원 배선을 상세히 나타낸 부분 확대도이다.
도 4는 도 3의 I-I'선을 따라 절단한 단면도이다.
도 5는 도 3의 II-II'선을 따라 절단한 단면도이다.
도 6은 도 1의 표시 장치의 화소에 대응하는 부분의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 부분 확대도이다.
도 8은 도 7의 I-I'선을 따라 절단한 단면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 부분 확대도이다.
도 10은 도 9의 I-I'선을 따라 절단한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 부분 확대도이다.
도 12는 도 11의 I-I'선을 따라 절단한 단면도이다.
도 13는 본 발명의 일 실시예에 따른 표시 장치의 부분 확대도이다.
도 14는 도 13의 I-I'선을 따라 절단한 단면도이다.
도 15는 본 발명의 일 실시예에 따른 표시 장치의 부분 확대도이다.
도 16은 도 15의 I-I'선을 따라 절단한 단면도이다.
도 17은 도 15의 표시 장치의 화소에 대응하는 부분의 단면도이다.
도 18은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 19a는 도 18의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다.
도 19b는 도 18의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 2는 도 1에 도시된 화소의 실시예를 나타내는 등가 회로도이다.
도 3은 도 1의 A부분에서의, 제1 전원 배선 및 제2 전원 배선을 상세히 나타낸 부분 확대도이다.
도 4는 도 3의 I-I'선을 따라 절단한 단면도이다.
도 5는 도 3의 II-II'선을 따라 절단한 단면도이다.
도 6은 도 1의 표시 장치의 화소에 대응하는 부분의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 부분 확대도이다.
도 8은 도 7의 I-I'선을 따라 절단한 단면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 부분 확대도이다.
도 10은 도 9의 I-I'선을 따라 절단한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 부분 확대도이다.
도 12는 도 11의 I-I'선을 따라 절단한 단면도이다.
도 13는 본 발명의 일 실시예에 따른 표시 장치의 부분 확대도이다.
도 14는 도 13의 I-I'선을 따라 절단한 단면도이다.
도 15는 본 발명의 일 실시예에 따른 표시 장치의 부분 확대도이다.
도 16은 도 15의 I-I'선을 따라 절단한 단면도이다.
도 17은 도 15의 표시 장치의 화소에 대응하는 부분의 단면도이다.
도 18은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 19a는 도 18의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다.
도 19b는 도 18의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 상기 표시 장치는 영상이 표시 되는 표시 영역(DA), 상기 표시 영역(DA)을 둘러싸는 비표시 영역인 주변 영역(PA)을 포함한다.
상기 표시 장치는 상기 주변 영역(PA)에 배치되는, 제1 전원 배선(200), 제2 전원 배선(300) 및 패드(PAD)를 포함할 수 있다. 상기 주변 영역(PA)은 벤딩 영역(BA)을 포함할 수 있다.
상기 표시 장치는 상기 표시 영역(DA)에 배치되는, 복수의 스캔 라인(Si), 복수의 데이터 라인(Dj) 및 복수의 구동전압 배선(PL) 및 복수의 화소(PX)를 포함할 수 있다.
상기 스캔 라인(Sj)은 제1 방향(D1)으로 연장될 수 있다. 상기 데이터 선(Dj)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다. 상기 구동전압 배선(PL)은 상기 제2 방향(D2)으로 연장되어, 제1 전원 배선(200)에 전기적으로 연결될 수 있다.
상기 화소(PX)는 상기 스캔 라인(Sj), 상기 데이터 라인(Dj) 및 상기 구동전압 배선(PL)과 전기적으로 연결될 수 있다.
일 실시예에서 상기 화소(PX)는 자발광소자(self-luminous element)를 포함할 수 있다. 예시적인 실시예에서, 상기 자발광소자는 유기발광소자(Organic Light Emitting Diode), 양자점 발광소자(Quantum dot Light Emitting Diode), 무기물 기반의 초소형 발광다이오드(예컨대 Micro LED) 중 적어도 하나를 포함할 수 있다. 본 발명의 일 실시예에서는 설명의 편의를 위하여 상기 자발광소자가 유기발광소자인 경우를 예로서 설명한다.
상기 화소(PX) 각각은 적색, 녹색, 및 청색 중 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 화소들 각각은 시안, 마젠타, 옐로우, 화이트 등의 색을 출사할 수도 있다.
상기 화소(PX)에 대한 보다 구체적 설명은 후술한다.
상기 제1 전원 배선(200)은 상기 구동전압 배선(PL)과 전기적으로 연결되어 구동전압(ELVDD)인 제1 전원 전압을 상기 화소(PX)에 공급할 수 있다.
상기 제2 전원 배선(300)은 공통전압(ELVSS)인 제2 전원 전압을 화소(PX)에 제공할 수 있다. 일 실시예로, 상기 제2 전원 배선(300)은 후술할 캐소드 전극인 대향 전극(181, 도 6 참조)과 상기 주변영역(PA)에서 서로 전기적으로 연결됨으로써, 상기 공통전압을 상기 대향 전극에 제공할 수 있다.
상기 제2 전원 배선(300)은 상기 주변 영역(PA)을 적어도 부분적으로 둘러싸도록 배치될 수 있다. 일 실시예에 있어서, 상기 제2 전원 배선(300)은 도 1에 도시된 것과 같이, 상기 표시 영역(DA)을 둘러싸도록 배치될 수 있다.
상기 표시 장치는 상기 벤딩 영역(BA)에서 구부러져, 상기 패드(PAD)가 상기 표시 영역(DA)의 뒷면에 배치될 수 있다. 즉, 상기 주변 영역(PA)의 일부를 상기 표시 장치의 뒷면으로 구부림으로써, 사용자가 시인하는 비표시 영역의 면적을 감소시킬 수 있다.
도 2는 도 1에 도시된 화소의 실시예를 나타내는 등가 회로도이다. 도 2에서는 설명의 편의를 위해, j번째 데이터선(Dj), i-1번째 스캔선(Si-1), i번째 스캔선(Si), 및 i+1번째 스캔선(Si+1)에 접속된 화소를 도시하였다.
도 4를 참조하면, 상기 화소(PX)는 유기 발광 소자(OLED), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
상기 유기 발광 소자(OLED)의 애노드 전극(화소 전극)은 상기 제6 트랜지스터(T6)를 경유하여 상기 제1 트랜지스터(T1)에 접속되고, 상기 유기발광 소자(OLED)의 캐소드 전극(대향 전극)에는 공통전압(ELVSS)이 제공되는 공통전원과 접속될 수 있다. 상기 유기 발광 소자(OLED)는 상기 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
상기 유기 발광 소자(OLED)로 전류가 흐를 수 있도록 구동전압(ELVDD)은 상기 공통 전압(ELVSS)보다 높은 전압으로 설정될 수 있다. 여기서 상기 구동전압(ELVDD)는 제1 전원 전압이고, 상기 공통 전압(ELVSS)는 제2 구동 전압일 수 있다.
상기 제7 트랜지스터(T7)는 초기화 전압(Vint)이 제공되는 초기화 전원과 상기 유기 발광 소자(OLED)의 상기 애노드 전극 사이에 접속된다. 그리고, 상기 제7 트랜지스터(T7)의 게이트 전극은 상기 i+1번째 스캔선(Si+1)에 접속된다. 이와 같은 상기 제7 트랜지스터(T7)는 상기 i+1번째 스캔선(Si+1)으로 스캔 신호가 공급될 때 턴-온되어 초기화 전압(Vint)을 유기 발광 소자(OLED)의 상기 애노드 전극으로 공급한다. 여기서, 상기 초기화 전압(Vint)은 상기 데이터선(Dj)에 제공되는 데이터 전압보다 낮은 전압으로 설정될 수 있다.
상기 제6 트랜지스터(T6)는 상기 제1 트랜지스터(T1)와 상기 유기 발광 소자(OLED) 사이에 접속된다. 그리고, 상기 제6 트랜지스터(T6)의 게이트 전극은 i번째 발광 제어 배선(Ei)에 접속된다. 상기 제6 트랜지스터(T6)는 상기 i번째 발광제어 배선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
상기 제5 트랜지스터(T5)는 상기 구동전원(ELVDD)이 제공되는 구동전원과 제1 트랜지스터(T1) 사이에 접속된다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 상기 i번째 발광 제어 배선(Ei)에 접속된다. 이와 같은 제5 트랜지스터(T5)는 상기 i번째 발광 제어 배선(Ei)으로 상기 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
상기 제1 트랜지스터(T1; 구동 트랜지스터)의 제1 전극은 상기 제5 트랜지스터(T5)를 경유하여 상기 구동전압(ELVDD)이 제공되는 구동전원에 접속되고, 상기 제1 트랜지스터(T1)의 제2 전극은 상기 제6 트랜지스터(T6)를 경유하여 상기 유기 발광 소자(OLED)의 상기 애노드 전극에 접속된다. 그리고, 상기 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 상기 제1 트랜지스터(T1)는 상기 제1 노드(N1)의 전압에 대응하여 상기 구동전압(ELVDD)이 제공되는 상기 구동전원으로부터 상기 유기 발광 소자(OLED)를 경유하여 상기 공통 전원(ELVSS)으로 흐르는 전류량을 제어한다.
상기 제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 상기 제2 전극과 상기 제1 노드(N1) 사이에 접속된다. 그리고, 상기 제3 트랜지스터(T3)의 게이트 전극은 i번째 스캔선(Si)에 접속된다. 상기 제3 트랜지스터(T3)는 상기 i번째 스캔선(Si)으로 스캔 신호가 공급될 때 턴-온되어 상기 제1 트랜지스터(T1)의 상기 제2 전극과 상기 제1 노드(N1)를 전기적으로 접속시킬 수 있다. 따라서, 상기 제3 트랜지스터(T3)가 턴-온 될 때 상기 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
상기 제4 트랜지스터(T4)는 상기 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속된다. 그리고, 상기 제4 트랜지스터(T4)의 게이트 전극은 상기 i-1번째 스캔선(Si-1)에 접속된다. 이와 같은 상기 제4 트랜지스터(T4)는 상기 i-1번째 스캔선(Si-1)으로 스캔 신호가 공급될 때 턴-온되어 상기 제1 노드(N1)로 상기 초기화 전원(Vint)의 전압을 공급한다.
상기 제2 트랜지스터(T2)는 j번째 데이터선(Dj)과 상기 제1 트랜지스터(T1)의 상기 제1 전극 사이에 접속된다. 그리고, 상기 제2 트랜지스터(T2)의 게이트 전극은 상기 i번째 스캔선(Si)에 접속된다. 상기 제2 트랜지스터(T2)는 상기 i번째 스캔선(Si)으로 상기 스캔 신호가 공급될 때 턴-온되어 상기 j번째 데이터선(Dj)과 상기 제1 트랜지스터(T1)의 상기 제1 전극을 전기적으로 접속시킨다.
상기 스토리지 커패시터(Cst)는 상기 구동전압(ELVDD)이 제공되는 구동전원과 상기 제1 노드(N1) 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 상기 데이터 전압 및 상기 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장한다.
도 3은 도 1의 A부분에서의, 제1 전원 배선 및 제2 전원 배선을 상세히 나타낸 부분 확대도이다.
도 1 내지 3을 참조하면, 상기 제1 전원 배선(200)은 상기 주변 영역(PA)에 배치될 수 있다. 상기 제1 전원 배선(200)은 제1 층 부분(210) 및 상기 제1 층 부분(210)과 중첩하고 상기 제1 층 부분(210)과 전기적으로 연결되는 제2 층 부분(220)을 포함할 수 있다.
이때, 상기 제1 전원 배선(200)의 일부와 상기 제2 전원 배선(300)의 일부가 중첩하여, 상기 표시 영역(DA)에 인접하는 상기 주변 영역(PA)에서, 상기 제1 전원 배선(200) 및 상기 제2 전원 배선(300)의 하부 배선(예를 들면, 스파이더 배선(도 4의 SPL 참조)이 상기 제1 전원 배선(200) 또는 상기 제2 전원 배선(300)에 의해 커버될 수 있다.
또한, 상기 주변 영역(PA)에 배치되는 차광 패턴(BM)이 상기 표시 영역(DA)과 이격되어 배치되고, 상기 제1 전원 배선(200)의 상기 제2 층(220) 및 상기 제2 전원 배선(300)의 상기 제2 층(320)과 부분적으로 중첩하게 배치되므로, 상기 표시 장치는 상기 하부 배선들이 상기 주변 영역(PA)에서 사용자에게 시인되지 않는 구조를 가질 수 있다.
즉, 상기 하부 배선 (스파이더 배선 등)의 반사에 의한 배선 얼룩 시인 문제가 감소하여, 표시 품질이 향상될 수 있다.
한편, 상기 제1 전원 배선(200)에는 제1 전원 전압이 인가되고, 상기 제2 전원 배선(300)에는 상기 제1 전원 전압과 다른 제2 전원 전압이 인가되므로, 상기 제1 전원 배선(200)과 상기 제2 전원 배선(300)은 서로 연결되지 않도록, 이격되어 형성되어야 한다.
상기 제1 전원 배선(200)과 상기 제2 전원 배선(300)이 동일 평면 상에서 이격되어 배치되어, 상기 하부 배선들이 커버되지 않는 경우, 외광 반사에 의해 상기 하부 배선들이 얼룩으로 시인될 수 있다. 특히, 상기 제1 전원 배선(200)과 상기 제2 전원 배선(300)이 배치되는 상기 주변 영역(PA)은 상기 표시 영역(DA)과 매우 근접한 부분으로, 상기 차광 패턴(BM)에 의해 가려지지 않을 수 있다.
본 실시예에 따르면, 상기 표시 장치의 제1 전원 배선(200)과 상기 제2 전원 배선(300)은 상기 표시 영역(DA)과 인접하여, 상기 차광 패턴(BM)에 의해 가려지지 않는 상기 주변 영영(PA)에 있어서, 서로 중첩하는 구조를 가질 수 있다. 이에 따라, 외광 반사에 의한 배선 얼룩이 줄어들어 표시 품질이 향상되고, 상기 벤딩 영역(BA)이 구부러져 비표시 영역이 최소화 되어 상기 표시 영역(DA)이 확대된 표시 장치가 제공될 수 있다.
도 4는 도 3의 I-I'선을 따라 절단한 단면도이다. 도 5는 도 3의 II-II'선을 따라 절단한 단면도이다. 도 6은 도 1의 표시 장치의 화소에 대응하는 부분의 단면도이다.
도 1 내지 6을 참조하면, 상기 표시 장치는 베이스 기판(100), 버퍼층(110), 액티브층, 제1 절연층(120), 제1 게이트 도전층, 제2 절연층(130), 제2 게이트 도전층, 제3 절연층(140), 제1 소스 드레인 도전층, 제1 비아 절연층(VIA1), 제2 소스 드레인 도전층, 제2 비아 절연층(VIA2), 화소 정의막(PDL), 발광 구조물(180), 박막 봉지층(TFE), 및 커버윈도우(CW)를 포함할 수 있다.
도 4 및 5를 다시 참조하면, 상기 베이스 기판(100)은 투명한 또는 불투명한 재료로 구성될 수 있다. 예를 들면, 상기 기판(100)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수 있다. 선택적으로, 상기 기판(100)은 연성을 갖는 투명 수지 기판으로 이루어질 수도 있다. 상기 기판(100)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다.
상기 버퍼층(110)은 상기 베이스 기판(100) 상에 배치될 수 있다.
상기 제1 절연층(120)은 상기 버퍼층(110) 상에 배치될 수 있다. 상기 제1 절연층(120)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 상기 제1 절연층(120)은 복수의 층으로 형성될 수 있다.
상기 제1 게이트 도전층이 상기 제1 절연층(120) 상에 배치될 수 있다. 상기 제1 게이트 도전층은 제1 층 스파이더 배선(SPL1)을 포함할 수 있다. 상기 제1 게이트 도전층은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제2 절연층(130)은 상기 제1 게이트 도전층이 배치된 상기 제1 절연층(120) 상에 배치될 수 있다. 상기 제2 절연층(130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(130)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 상기 제2 절연층(130)은 복수의 층으로 형성될 수 있다. 상기 제2 절연층(130)은 상기 제1 절연층(120) 상에서 상기 제1 게이트 도전층을 덮으며, 상기 제1 게이트 도전층의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다.
상기 제2 게이트 도전층이 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제2 게이트 도전층은 제2 층 스파이더 배선(SPL2)을 포함할 수 있다. 상기 제2 게이트 도전층은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제1 층 스파이더 배선(SPL1) 및 상기 제2 층 스파이더 배선(SPL2)은 평면상에서 서로 번갈아 가며 배치될 수 있으며, 상기 제2 방향(D2)의 반대 방향으로 팬-아웃(fan-out)되며 스파이더 배선(SPL)을 이룰 수 있다. 상기 스파이더 배선(SPL)은 상기 패드(PAD)로부터 상기 화소(PX)에 신호를 전달하기 위한 신호 배선일 수 있다.
상기 제3 절연층(140)은 상기 제2 게이트 도전층이 배치된 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제3 절연층(140)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 상기 제3 절연층(140)은 복수의 층으로 형성될 수 있다.
상기 제1 소스 드레인 도전층은 상기 제3 절연층(140) 상에 배치될 수 있다. 상기 제1 소스 드레인 도전층은 상기 제1 전원 배선(200)의 제1 층 부분(210) 및 상기 제2 전원 배선(300)의 제1 층 부분(310)을 포함할 수 있다. 상기 제1 전원 배선(200)의 상기 제1 층 부분(210)과 상기 제2 전원 배선(300)의 상기 제1 층 부분(310)은 서로 이격될 수 있다. 상기 제1 소스 드레인 도전층은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제1 비아 절연층(VIA1)은 상기 제1 소스 드레인 도전층이 배치된 상기 제3 절연층(140) 상에 배치될 수 있다. 상기 제1 비아 절연층(VIA1)은 단층 구조로 형성될 수 있지만, 적어도 2이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다. 상기 제1 비아 절연층(VIA1)은 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 비아 절연층(VIA1)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등을 포함할 수 있다.
상기 제2 소스 드레인 도전층이 상기 제1 비아 절연층(VIA1) 상에 배치될 수 있다. 상기 제2 소스 드레인 도전층은 상기 제1 전원 배선(200)의 제2 층 부분(220) 및 상기 제2 전원 배선(300)의 제2 층 부분(320)을 포함할 수 있다. 상기 제1 전원 배선(200)의 상기 제2 층 부분(220)과 상기 제2 전원 배선(300)의 상기 제2 층 부분(320)은 서로 이격될 수 있다. 상기 제2 소스 드레인 도전층은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제2 비아 절연층(VIA2)은 상기 제2 소스 드레인 도전층이 배치된 상기 제1 비아 절연층(VIA1) 상에 배치될 수 있다. 상기 제2 비아 절연층(VIA2)은 단층 구조로 형성될 수 있지만, 적어도 2이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다. 상기 제2 비아 절연층(VIA2)은 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 비아 절연층(VIA2)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등을 포함할 수 있다.
도시 하지 않았으나, 상기 제1 전원 배선(200)의 상기 제2 층 부분(220)은 상기 제1 비아 절연층(VIA1)을 통해 형성되는 컨택홀을 통해, 상기 제1 전원 배선(200)의 상기 제1 층 부분(210)과 연결될 수 있다. 상기 제2 전원 배선(300)의 상기 제2 층 부분(320)은 상기 제1 비아 절연층(VIA1)을 통해 형성되는 컨택홀을 통해, 상기 제2 전원 배선(300)의 상기 제1 층 부분(310)과 연결될 수 있다.
한편, 상기 제1 전원 배선(200)의 상기 제2 층 부분(220)의 일부는 상기 제2 전원 배선(300)의 상기 제1 층 부분(310)의 일부와 중첩하게 배치될 수 있다. 이에 따라, 상기 제1 전원 배선(200)과 상기 제2 전원 배선(300)이 평면상에서 이격되어 하부 배선인 상기 스파이더 배선(SPL)을 노출하는 영역이 형성되지 않을 수 있다. 이에 따라, 상기 스파이더 배선(SPL)에 의한 외광 반사에 의해 발생하는 배선 얼룩이 사용자에게 시인되지 않게 되며, 표시 품질이 향상될 수 있다.
상기 커버윈도우(CW)는 상기 제2 비아 절연층(VIA2) 및 상기 박막 봉지층(TFE) 상에 배치되며, 차광 패턴(BM)을 포함할 수 있다. 상기 차광 패턴(BM)은 상기 주변 영역(PA)에 배치될 수 있다. 평면상에서 상기 차광 패턴(BM)은 상기 표시 영역(DA)과 이격되고, 상기 제1 전원 배선(200) 및 상기 제2 전원 배선(300)과 부분적으로 중첩하게 배치되어, 상기 스파이더 배선(SPL)등의 하부 배선이 시인되지 않도록 상기 하부 배선들을 커버할 수 있다.
도 6을 다시 참조하면, 상기 표시 영역(DA)에서, 상기 버퍼층(110)이 상기 베이스 기판(100) 상에 배치될 수 있다.
상기 버퍼층(110)은 상기 베이스 기판(110) 상에 전체적으로 배치될 수 있다. 상기 버퍼층은 기판(110)으로부터 금속 원자들이나 불순물들이 상기 액티브 층으로 확산되는 현상을 방지할 수 있으며, 상기 액티브 층을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 상기 액티브 층을 수득하게 할 수 있다.
상기 액티브 층이 상기 버퍼층(110) 상에 배치될 수 있다. 상기 액티브 층은 비정질 실리콘을 포함하거나, 다결정 실리콘을 포함할 수 있다. 다른 실시예로, 상기 액티브 층은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 상기 액티브 층은 박막 트랜지스터(TFT)의 액티브 패턴(ACT)을 포함할 수 있다. 상기 액티브 패턴(ACT)은 불순물이 도핑(doping)된 드레인 영역과 소스 영역 및 상기 드레인 영역과 상기 소스 영역 사이의 채널 영역을 포함할 수 있다.
상기 제1 절연층(120)이 상기 액티브 층이 배치된 상기 버퍼층(110) 상에 배치될 수 있다. 상기 제1 절연층(120)은 상기 버퍼층(110) 상에서 상기 액티브 층을 덮으며, 상기 액티브 층의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다.
상기 제1 게이트 도전층이 상기 제1 절연층(120) 상에 배치될 수 있다. 상기 제1 게이트 도전층은 상기 박막 트랜지스터(TFT)의 게이트 전극(GE)을 더 포함할 수 있다. 상기 게이트 전극(GE)은 상기 액티브 패턴(ACT)의 상기 채널 영역과 중첩하게 배치될 수 있다.
상기 제2 절연층(130)은 상기 제1 게이트 도전층이 배치된 상기 제1 도전층(120) 상에 배치될 수 있다.
상기 제2 게이트 도전층이 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제2 게이트 도전층은 스토리지 전극(STE)를 더 포함할 수 있다. 상기 스토리지 전극(STE)은 상기 게이트 전극(GE)과 중첩하여, 이들 사이의 상기 제2 절연층(130)과 함께 스토리지 커패시터(Cst)를 형성할 수 있다.
상기 제3 절연층(140)이 상기 제2 게이트 도전층이 배치된 상기 제2 절연층(130) 상에 배치될 수 있다.
상기 제1 소스 드레인 도전층은 상기 제3 절연층(140) 상에 배치될 수 있다. 상기 제1 소스 드레인 도전층은 상기 박막 트랜지스터(TFT)의 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다.
상기 제1 비아 절연층(VIA1)은 상기 제1 소스 드레인 도전층이 배치된 상기 제3 절연층(140) 상에 배치될 수 있다.
상기 제2 소스 드레인 도전층이 상기 제1 비아 절연층(VIA1) 상에 배치될 수 있다. 상기 제2 소스 드레인 도전층은 컨택 패드(CP)를 더 포함할 수 있다.
상기 제2 비아 절연층(VIA2)은 상기 제2 소스 드레인 도전층이 배치된 상기 제1 비아 절연층(VIA1) 상에 배치될 수 있다.
상기 발광 구조물(180)은 화소 전극(181), 발광층(182) 및 대향 전극(183)을 포함할 수 있다.
상기 제1 전극(181)은 상기 제2 비아 절연층(VIA2) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 화소 전극(181)은 반사성을 갖는 물질 또는 투광성을 갖는 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 화소 전극(181)은 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 화소 전극(181)은 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 화소 정의막(PDL)은 상기 화소 전극(181)이 배치된 상기 제2 비아 절연층(VIA2) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 유기 물질, 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 따르면, 상기 화소 정의막(PDL)을 식각하여 상기 화소 전극(181)을 부분적으로 노출시키는 개구(opening)를 형성할 수 있다. 이러한 상기 화소 정의막(PDL)의 개구에 의해 상기 표시 장치의 발광 영역과 비발광 영역이 정의될 수 있다. 예를 들면, 상기 화소 정의막(PDL)의 개구가 위치하는 부분이 발광 영역에 해당될 수 있으며, 상기 화소 정의막(PDL)의 개구에 인접하는 부분은 비발광 영역에 해당될 수 있다.
상기 발광층(182)은 상기 화소 정의막(PDL)의 개구를 통해 노출되는 상기 화소 전극(181)상에 배치될 수 있다. 또한, 상기 발광층(182)은 상기 화소 정의막(PDL)의 상기 개구의 측벽 상으로 연장될 수 있다. 예시적인 실시예들에 있어서, 상기 발광층(182)은 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다. 다른 실시예에서, 상기 유기 발광층을 제외하고, 상기 정공 주입층, 상기 정공 수송층, 상기 전자 수송층 및 상기 전자 주입층 등은 복수의 화소들에 대응되도록 공통적으로 형성될 수 있다. 상기 발광층(182)의 유기 발광층은 상기 표시 장치의 각 화소에 따라 적색광, 녹색광, 청색광 등과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 발광층(182)의 유기 발광층은 적색광, 녹색광, 청색광 등의 상이한 색광들을 구현할 수 있는 복수의 발광 물질들이 적층되어 백색광을 발광하는 구조를 가질 수도 있다. 이때, 상기 발광 구조물들은 복수의 화소들에 대응되도록 공통적으로 형성되고, 상기 컬러 필터층에 의해 각각의 화소들이 구분될 수 있다.
상기 대향 전극(183)은 상기 화소 정의막(PDL) 및 상기 발광층(182) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 대향 전극(183)은 투광성을 갖는 물질 또는 반사성을 갖는 물질을 포함할 수 있다. 예를 들면, 상기 대향 전극(183)은 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 대향 전극(183)도 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 박막 봉지층(TFE)은 상기 대향 전극(183) 상에 배치될 수 있다. 상기 박막 봉지층(TFE)은 외부의 습기 및 산소의 침투를 방지할 수 있다. 상기 박막 봉지층(TFE)은 적어도 하나의 유기층과 적어도 하나의 무기층을 구비할 수 있다. 적어도 하나의 유기층과 적어도 하나의 무기층은 서로 교번적으로 적층될 수 있다. 예를 들면, 상기 박막 봉지층(TFE)은 제1 무기층, 제2 무기층 및 상기 제1 무기층과 상기 제2 무기층 사이의 유기층을 포함할 수 있으나, 이에 제한되지 않는다. 다른 실시예에 있어서, 상기 박막 봉지층 대신 외기 및 수분이 상기 표시 장치 내부로 침투하는 것을 차단하기 위한 밀봉기판이 제공될 수 있다.
도 6에 도시하지 않았으나, 상기 커버 윈도우(CW)가 상기 박막 봉지층(TFE) 상에 배치될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 부분 확대도이다. 도 8은 도 7의 I-I'선을 따라 절단한 단면도이다.
도 7 및 8을 참조하면, 상기 표시 장치는 주변 영역(PA)에서 제1 전원 배선(200)과 제2 전원 배선(300)의 중첩 구조를 제외하고 도 1 내지 6의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
상기 표시 장치는 베이스 기판(100), 버퍼층(110), 제1 절연층(120), 제1 게이트 도전층, 제2 절연층(130), 제2 게이트 도전층, 제3 절연층(140), 제1 소스 드레인 도전층, 제1 비아 절연층(VIA1), 제2 소스 드레인 도전층, 및 제2 비아 절연층(VIA2)을 포함할 수 있다.
상기 베이스 기판(100) 상에 상기 버퍼층(110)이 배치될 수 있다. 상기 버퍼층(110) 상에 상기 제1 절연층(120)이 배치될 수 있다.
상기 제1 게이트 도전층은 상기 제1 절연층(120) 상에 배치될 수 있다. 상기 제1 게이트 도전층은 제1 층 스파이더 배선(SPL1)을 포함할 수 있다.
상기 제2 절연층(130)은 상기 제1 게이트 도전층이 배치된 상기 제1 절연층(120) 상에 배치될 수 있다.
상기 제2 게이트 도전층이 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제2 게이트 도전층은 제2 층 스파이더 배선(SPL2)을 포함할 수 있다.
상기 제1 층 스파이더 배선(SPL1) 및 상기 제2 층 스파이더 배선(SPL2)은 평면상에서 서로 번갈아 가며 배치될 수 있으며, 상기 제2 방향(D2)의 반대 방향으로 팬-아웃(fan-out)되며 스파이더 배선(SPL)을 이룰 수 있다.
상기 제3 절연층(140)은 상기 제2 게이트 도전층이 배치된 상기 제2 절연층(130) 상에 배치될 수 있다.
상기 제1 소스 드레인 도전층은 상기 제3 절연층(140) 상에 배치될 수 있다. 상기 제1 소스 드레인 도전층은 상기 제1 전원 배선(200)의 제1 층 부분(210). 전극(250) 및 상기 제2 전원 배선(300)의 제1 층 부분(310)을 포함할 수 있다.
상기 제1 비아 절연층(VIA1)은 상기 제1 소스 드레인 도전층이 배치된 상기 제3 절연층(140) 상에 배치될 수 있다.
상기 제2 소스 드레인 도전층이 상기 제1 비아 절연층(VIA1) 상에 배치될 수 있다. 상기 제2 소스 드레인 도전층은 상기 제1 전원 배선(200)의 제2 층 부분(220) 및 상기 제2 전원 배선(300)의 제2 층 부분(320)을 포함할 수 있다.
여기서, 상기 전극(250)은 상기 제1 전원 배선(200)의 상기 제2 층 부분(220) 및 상기 제2 전원 배선(300)의 상기 제2 층 부분(320)과 부분적으로 중첩할 수 있다. 상기 전극(250)은 플로팅(floating)될 수 있다.
상기 제2 비아 절연층(VIA2)은 상기 제2 소스 드레인 도전층이 배치된 상기 제1 비아 절연층(VIA1) 상에 배치될 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 부분 확대도이다. 도 10은 도 9의 I-I'선을 따라 절단한 단면도이다.
도 9 및 10을 참조하면, 상기 표시 장치는 주변 영역(PA)에서 제1 전원 배선(200)과 제2 전원 배선(300)의 중첩 구조를 제외하고 도 1 내지 6의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
상기 표시 장치는 베이스 기판(100), 버퍼층(110), 제1 절연층(120), 제1 게이트 도전층, 제2 절연층(130), 제2 게이트 도전층, 제3 절연층(140), 제1 소스 드레인 도전층, 제1 비아 절연층(VIA1), 제2 소스 드레인 도전층, 제2 비아 절연층(VIA2) 및 커버 전극(CV)을 포함할 수 있다.
상기 베이스 기판(100) 상에 상기 버퍼층(110)이 배치될 수 있다. 상기 버퍼층(110) 상에 상기 제1 절연층(120)이 배치될 수 있다.
상기 제1 게이트 도전층은 상기 제1 절연층(120) 상에 배치될 수 있다. 상기 제1 게이트 도전층은 제1 층 스파이더 배선(SPL1)을 포함할 수 있다.
상기 제2 절연층(130)은 상기 제1 게이트 도전층이 배치된 상기 제1 절연층(120) 상에 배치될 수 있다.
상기 제2 게이트 도전층이 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제2 게이트 도전층은 제2 층 스파이더 배선(SPL2)을 포함할 수 있다.
상기 제1 층 스파이더 배선(SPL1) 및 상기 제2 층 스파이더 배선(SPL2)은 평면상에서 서로 번갈아 가며 배치될 수 있으며, 상기 제2 방향(D2)의 반대 방향으로 팬-아웃(fan-out)되며 스파이더 배선(SPL)을 이룰 수 있다.
상기 제3 절연층(140)은 상기 제2 게이트 도전층이 배치된 상기 제2 절연층(130) 상에 배치될 수 있다.
상기 제1 소스 드레인 도전층은 상기 제3 절연층(140) 상에 배치될 수 있다. 상기 제1 소스 드레인 도전층은 상기 제1 전원 배선(200)의 제1 층 부분(210). 및 상기 제2 전원 배선(300)의 제1 층 부분(310)을 포함할 수 있다.
상기 제1 비아 절연층(VIA1)은 상기 제1 소스 드레인 도전층이 배치된 상기 제3 절연층(140) 상에 배치될 수 있다.
상기 제2 소스 드레인 도전층이 상기 제1 비아 절연층(VIA1) 상에 배치될 수 있다. 상기 제2 소스 드레인 도전층은 상기 제1 전원 배선(200)의 제2 층 부분(220) 및 상기 제2 전원 배선(300)의 제2 층 부분(320)을 포함할 수 있다.
상기 제2 비아 절연층(VIA2)은 상기 제2 소스 드레인 도전층이 배치된 상기 제1 비아 절연층(VIA1) 상에 배치될 수 있다.
상기 커버 전극(CV)이 상기 제2 비아 절연층(VIA2) 상에 배치될 수 있다. 상기 커버 전극(CV)은 상기 제1 전원 배선(200)의 상기 제1 층 부분(210)과 상기 제2 전원 배선(300)의 상기 제1 층 부분(310)이 이격된 부분 상에 배치될 수 있다. 상기 커버 전극(CV)은 상기 제1 전원 배선(200)의 상기 제2 층 부분(220) 및 상기 제2 전원 배선(300)의 상기 제2 층 부분(320)과 부분적으로 중첩될 수 있다.
상기 커버 전극(CV)은 화소 전극(도 6의 181 참조)과 동일한 층에 배치되어 동일한 물질을 포함할 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 부분 확대도이다. 도 12는 도 11의 I-I'선을 따라 절단한 단면도이다.
도 11 및 12을 참조하면, 상기 표시 장치는 주변 영역(PA)에서 제1 전원 배선(200)과 제2 전원 배선(300)의 중첩 구조를 제외하고 도 1 내지 6의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
상기 표시 장치는 베이스 기판(100), 버퍼층(110), 제1 절연층(120), 제1 게이트 도전층, 제2 절연층(130), 제2 게이트 도전층, 제3 절연층(140), 제1 소스 드레인 도전층, 제1 비아 절연층(VIA1), 제2 소스 드레인 도전층, 및 제2 비아 절연층(VIA2)을 포함할 수 있다.
상기 베이스 기판(100) 상에 상기 버퍼층(110)이 배치될 수 있다. 상기 버퍼층(110) 상에 상기 제1 절연층(120)이 배치될 수 있다.
상기 제1 게이트 도전층은 상기 제1 절연층(120) 상에 배치될 수 있다. 상기 제1 게이트 도전층은 제1 층 스파이더 배선(SPL1)을 포함할 수 있다.
상기 제2 절연층(130)은 상기 제1 게이트 도전층이 배치된 상기 제1 절연층(120) 상에 배치될 수 있다.
상기 제2 게이트 도전층이 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제2 게이트 도전층은 제2 층 스파이더 배선(SPL2)을 포함할 수 있다.
상기 제1 층 스파이더 배선(SPL1) 및 상기 제2 층 스파이더 배선(SPL2)은 평면상에서 서로 번갈아 가며 배치될 수 있으며, 상기 제2 방향(D2)의 반대 방향으로 팬-아웃(fan-out)되며 스파이더 배선(SPL)을 이룰 수 있다.
상기 제3 절연층(140)은 상기 제2 게이트 도전층이 배치된 상기 제2 절연층(130) 상에 배치될 수 있다.
상기 제1 소스 드레인 도전층은 상기 제3 절연층(140) 상에 배치될 수 있다. 상기 제1 소스 드레인 도전층은 상기 제1 전원 배선(200)의 제1 층 부분(210) 및 상기 제2 전원 배선(300)의 제1 층 부분(310)을 포함할 수 있다.
상기 제1 비아 절연층(VIA1)은 상기 제1 소스 드레인 도전층이 배치된 상기 제3 절연층(140) 상에 배치될 수 있다.
상기 제2 소스 드레인 도전층이 상기 제1 비아 절연층(VIA1) 상에 배치될 수 있다. 상기 제2 소스 드레인 도전층은 상기 제1 전원 배선(200)의 제2 층 부분(220), 전극(260) 및 상기 제2 전원 배선(300)의 제2 층 부분(320)을 포함할 수 있다.
여기서, 상기 전극(260)은 상기 제1 전원 배선(200)의 상기 제1 층 부분(210) 및 상기 제2 전원 배선(300)의 상기 제1 층 부분(310)과 부분적으로 중첩할 수 있다. 상기 전극(260)은 플로팅(floating)될 수 있다.
상기 제2 비아 절연층(VIA2)은 상기 제2 소스 드레인 도전층이 배치된 상기 제1 비아 절연층(VIA1) 상에 배치될 수 있다.
도 13는 본 발명의 일 실시예에 따른 표시 장치의 부분 확대도이다. 도 14는 도 13의 I-I'선을 따라 절단한 단면도이다.
도 13 및 14를 참조하면, 상기 표시 장치는 커버 전극(CV)을 더 포함하는 것을 제외하고 도 1 내지 6의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
상기 표시 장치는 베이스 기판(100), 버퍼층(110), 제1 절연층(120), 제1 게이트 도전층, 제2 절연층(130), 제2 게이트 도전층, 제3 절연층(140), 제1 소스 드레인 도전층, 제1 비아 절연층(VIA1), 제2 소스 드레인 도전층, 제2 비아 절연층(VIA2) 및 커버 전극(CV)을 포함할 수 있다.
상기 커버 전극(CV)은 제1 전원 배선(200)의 제2 층 부분(220)이 제2 전원 배선(300)의 제1 층 부분(310)과 중첩하기 위해 연장된 부분 상에 배치되어, 상기 제1 전원 배선(200) 및 상기 제2 전원 배선(300)과 일부 중첩하게 배치될 수 있다. 상기 커버 전극(CV)은 화소 전극(도 6의 181 참조)과 동일한 층에 배치되어 동일한 물질을 포함할 수 있다.
한편, 다른 실시예(도 7, 9, 11 등 의 실시예) 에 있어서도, 본 실시예에서와 유사하게 추가적으로 커버 전극이 더 형성될 수 있을 것이다.
도 15는 본 발명의 일 실시예에 따른 표시 장치의 부분 확대도이다. 도 16은 도 15의 I-I'선을 따라 절단한 단면도이다. 도 17은 도 15의 표시 장치의 화소에 대응하는 부분의 단면도이다.
도 15 내지 17을 참조하면, 상기 표시 장치는 주변 영역(PA)에서, 베이스 기판(100), 버퍼층(110), 제1 절연층(120), 스파이더 배선(SPL)을 포함하는 게이트 도전층, 제2 절연층(130), 제1 전원 배선(200) 및 제2 전원 배선(300)을 포함하는 소스 드레인 도전층, 비아 절연층(VIA)을 포함할 수 있다.
상기 버퍼층(110)은 상기 베이스 기판(100) 상에 배치될 수 있다.
상기 제1 절연층(120)은 상기 버퍼층(110) 상에 배치될 수 있다.
상기 스파이더 배선(SPL)을 포함하는 상기 게이트 도전층은 상기 제1 절연층(120) 상에 배치될 수 있다.
상기 제2 절연층(130)은 상기 게이트 도전층이 배치된 상기 제1 절연층(120) 상에 배치될 수 있다.
상기 제1 전원 배선(200) 및 상기 제2 전원 배선(300)을 포함하는 소스 드레인 도전층이 상기 제2 절연층(130) 상에 배치될 수 있다.
상기 비아 절연층(VIA)이 상기 소스 드레인 도전층 상에 배치될 수 있다.
상기 비아 절연층(VIA) 상에 상기 커버 전극(CV)이 배치될 수 있다. 상기 커버 전극(CV)은 상기 제1 전원 배선(200)과 상기 제2 전원 배선(300)이 이격된 부분 상에 배치되어, 상기 제1 전원 배선(200) 및 상기 제2 전원 배선(300)과 부분적으로 중첩할 수 있다.
상기 표시 장치는 표시 영역(DA)에서, 상기 표시 장치는 상기 베이스 기판(100), 상기 버퍼층(110), 박막 트랜지스터(TFT)의 액티브 패턴(ACT)을 포함하는 액티브 층, 상기 제1 절연층(120), 상기 박막 트랜지스터(TFT)의 게이트 전극(GE)을 포함하는 상기 게이트 도전층, 상기 제2 절연층(130), 상기 박막 트랜지스터(TFT)의 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 상기 소스 드레인 도전층, 비아 절연층(VIA), 화소 전극(181), 발광층(182) 및 대향 전극(183)을 포함하는 발광 구조물(180) 및 박막 봉지층(TFE)를 포함할 수 있다.
여기서, 상기 화소 전극(181)과 상기 커버 전극(CV)은 서로 동일한 층에 배치되어 동일한 물질을 포함할 수 있다.
도 18은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 19a는 도 18의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이며, 도 19b는 도 18의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 18 내지 도 19b를 참조하면, 전자 기기(500)는 프로세서(510), 메모리 장치(520), 스토리지 장치(530), 입출력 장치(540), 파워 서플라이(550) 및 표시 장치(560)를 포함할 수 있다. 이 때, 상기 표시 장치(560)는 도 1의 표시 장치에 상응할 수 있다. 상기 전자 기기(500)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 19a에 도시된 바와 같이, 상기 전자 기기(500)는 텔레비전으로 구현될 수 있다. 다른 실시예에서, 도 19b에 도시된 바와 같이, 상기 전자 기기(500)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서 상기 전자 기기(500)는 그에 한정되지 않는다. 예를 들어, 상기 전자 기기(500)는 휴대폰, 비디오폰, 스마트패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
상기 프로세서(510)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 상기 프로세서(510)는 마이크로프로세서(micro processor), 중앙 처리 유닛(Central Processing Unit; CPU), 어플리케이션 프로세서(Application Processor; AP) 등일 수 있다. 상기 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 프로세서(510)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 상기 메모리 장치(520)는 상기 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 상기 메모리 장치(520)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 상기 스토리지 장치(530)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 상기 입출력 장치(540)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 상기 파워 서플라이(550)는 상기 전자 기기(500)의 동작에 필요한 파워를 공급할 수 있다.
상기 표시 장치(560)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 표시 장치(560)는 상기 입출력 장치(540)에 포함될 수도 있다. 상술한 바와 같이, 상기 표시 장치(560)의 제1 전원 배선과 제2 전원 배선은 표시 영역과 인접하여, 차광 패턴에 의해 가려지지 않는 주변 영영에 있어서, 서로 중첩하는 구조를 가질 수 있다. 이에 따라, 외광 반사에 의한 배선 얼룩이 줄어들어 표시 품질이 향상되고, 벤딩 영역이 구부러져 비표시 영역이 최소화 되어 상기 표시 영역이 확대된 표시 장치가 제공될 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 유기 발광 표시 장치 및 이를 포함하는 다양한 전자 기기들에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 텔레비전, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 베이스 기판
110: 버퍼층
120: 제1 절연층 130: 제2 절연층
140: 제3 절연층 180: 발광 구조물
200: 제1 전원 배선 300: 제2 전원 배선
TFT: 박막 트랜지스터 SPL: 스파이더 배선
VIA1: 제1 비아 절연층 VIA2: 제2 비아 절연층
TFE: 박막 봉지층 CW: 커버 윈도우
120: 제1 절연층 130: 제2 절연층
140: 제3 절연층 180: 발광 구조물
200: 제1 전원 배선 300: 제2 전원 배선
TFT: 박막 트랜지스터 SPL: 스파이더 배선
VIA1: 제1 비아 절연층 VIA2: 제2 비아 절연층
TFE: 박막 봉지층 CW: 커버 윈도우
Claims (20)
- 표시 영역 및 상기 표시 영역에 인접한 비표시 영역인 주변 영역을 포함하는 베이스 기판;
상기 베이스 기판 상에 상기 주변 영역에 배치되는 제1 전원 배선의 제1 층 부분, 및 제2 전원 배선의 제1 층 부분을 포함하는 제1 도전층; 및
상기 베이스 기판 상에 상기 주변 영역에 배치되는 상기 제1 전원 배선의 상기 제1 층 부분과 중첩하고 전기적으로 연결되는 상기 제1 전원 배선의 제2 층 부분, 및 상기 제2 전원 배선의 상기 제1 층 부분과 중첩하고 전기적으로 연결되는 상기 제2 전원 배선의 제2 층 부분을 포함하는 제2 도전층을 포함하고,
상기 제1 전원 배선의 일부와 상기 제2 전원 배선의 일부가 중첩하는 것을 특징으로 하는 표시 장치. - 제1 항에 있어서,
상기 제1 전원 배선에는 제1 전원 전압이 인가되고, 상기 제2 전원 배선에는 상기 제1 전원 전압과 다른 제2 전원 전압이 인가되는 것을 특징으로 하는 표시 장치. - 제1 항에 있어서,
상기 제1 도전층과 상기 제2 도전층 사이에 배치되는 제1 비아 절연층을 더 포함하고,
상기 제1 비아 절연층은 유기 절연 물질을 포함하는 것을 특징으로 하는 표시 장치. - 제3 항에 있어서,
상기 제1 전원 배선의 상기 제2 층 부분의 일부는 상기 제2 전원 배선의 상기 제1 층 부분의 일부와 중첩하게 배치되는 것을 특징으로 하는 표시 장치. - 제1 항에 있어서,
상기 제1 전원 배선의 상기 제1 층 부분과 상기 제2 전원 배선의 상기 제1 층 부분이 이격된 부분 상에 배치되는 커버 전극을 더 포함하는 것을 특징으로 하는 표시 장치. - 제5 항에 있어서,
상기 베이스 기판 상에 상기 표시 영역 내에 배치되는 화소 전극, 상기 화소 전극 상의 발광층 및 상기 발광층 상의 대향 전극을 더 포함하고,
상기 커버 전극은 상기 화소 전극과 동일한 층에 배치되어 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치. - 제1 항에 있어서,
상기 주변 영역에 배치되는 차광 패턴을 포함하는 커버윈도우를 더 포함하고,
평면상에서 상기 차광 패턴은 상기 표시 영역과 이격되고, 상기 차광 패턴은 상기 제1 전원 배선 및 상기 제2 전원 배선과 부분적으로 중첩하게 배치되는 것을 특징으로 하는 표시 장치. - 제1 항에 있어서,
상기 제1 도전층과 상기 제2 도전층 사이에 배치되는 제1 비아 절연층을 더 포함하고,
상기 제1 비아 절연층은 유기 절연 물질을 포함하는 것을 특징으로 하는 표시 장치. - 제1 항에 있어서,
상기 베이스 기판 상에 상기 주변 영역에 배치되는 스파이더 배선을 더 포함하고,
상기 스파이더 배선은 상기 제1 전원 배선 또는 상기 제2 전원 배선과 상기 베이스 기판 사이에 배치되는 것을 특징으로 하는 표시 장치. - 제9 항에 있어서,
상기 스파이더 배선은 제1 층 스파이더 배선 및 제2 층 스파이더 배선을 포함하고,
상기 표시 장치는 제1 층 스파이더 배선과 상기 제2 스파이더 배선 사이에 배치되는 절연층을 더 포함하는 것을 특징으로 하는 표시 장치. - 제1 항에 있어서,
상기 베이스 기판 상에 상기 표시 영역 내에 배치되는 액티브 패턴;
상기 액티브 패턴과 중첩하는 게이트 전극; 및
상기 게이트 전극과 중첩하는 스토리지 전극을 더 포함하고,
상기 제1 도전층은 상기 액티브 패턴과 전기적으로 연결되는 소스 전극 및 드레인 전극을 더 포함하고,
상기 제2 도전층은 컨택 패드들 더 포함하고,
상기 표시 장치는 상기 표시 영역 내에 배치되고, 상기 컨택 패드와 전기적으로 연결되는 화소 전극;
상기 화소 전극 상에 배치되는 발광층; 및
상기 발광층 상에 배치되는 대향 전극을 더 포함하는 것을 특징으로 하는 표시 장치. - 표시 영역 및 상기 표시 영역에 인접한 비표시 영역인 주변 영역을 포함하는 베이스 기판;
상기 베이스 기판 상에 상기 표시 영역 내에 배치되는 발광 구조물;
상기 베이스 기판 상에 상기 주변 영역 내에 배치되고, 상기 발광 구조물에 제1 전원 전압을 공급하는 제1 전원 배선;
상기 베이스 기판 상에 상기 주변 영역 내에 배치되고, 상기 발광 구조물에 제2 전원 전압을 공급하는 제2 전원 배선; 및
상기 제1 전원 배선 및 상기 제2 전원 배선과 적어도 일부가 중첩하게 배치되는 전극을 포함하는 표시 장치. - 제12 항에 있어서,
상기 전극은 플로팅(floating)된 것을 특징으로 하는 표시 장치. - 제12 항에 있어서,
상기 발광 구조물은 화소 전극, 상기 화소 전극 상의 발광층 및 상기 발광층 상의 대향 전극을 포함하고,
상기 전극은 상기 화소 전극과 동일한 층에 배치되어 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치. - 제12 항에 있어서,
상기 제1 전원 배선은 제1 층 부분 및 상기 제1 층 부분과 중첩하고 전기적으로 연결되는 제2 층 부분을 포함하고,
상기 제2 전원 배선은 제1 층 부분 및 상기 제1 층 부분과 중첩하고 전기적으로 연결되는 제2 층 부분을 포함하고,
상기 제1 전원 배선의 상기 제1 층 부분과 상기 제2 전원 배선의 상기 제1 층 부분은 제1 도전층으로부터 형성되어 동일한 물질을 포함하고,
상기 제1 전원 배선의 상기 제2 층 부분과 상기 제2 전원 배선의 상기 제2 층 부분은 제2 도전층으로부터 형성되어 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치. - 제15 항에 있어서,
상기 전극은 상기 제1 도전층 또는 상기 제2 도전층으로부터 형성된 것을 특징으로 하는 표시 장치. - 제16 항에 있어서,
상기 전극은 상기 제2 도전층으로부터 형성되어, 상기 제1 전원 배선의 상기 제1 층 부분 및 상기 제2 전원 배선의 상기 제1 층 부분과 부분적으로 중첩하거나,
상기 전극은 상기 제1 도전층으로부터 형성되어, 상기 제1 전원 배선의 상기 제2 층 부분 및 상기 제2 전원 배선의 상기 제2 층 부분과 부분적으로 중첩하는 것을 특징으로 하는 표시 장치. - 제12 항에 있어서,
상기 주변 영역에 배치되는 차광 패턴을 포함하는 커버윈도우를 더 포함하고,
평면상에서 상기 차광 패턴은 상기 표시 영역과 이격되고, 상기 차광 패턴은 상기 제1 전원 배선 및 상기 제2 전원 배선과 부분적으로 중첩하게 배치되는 것을 특징으로 하는 표시 장치. - 제12 항에 있어서,
상기 베이스 기판 상에 상기 주변 영역에 배치되는 스파이더 배선을 더 포함하고,
상기 스파이더 배선은 상기 제1 전원 배선 또는 상기 제2 전원 배선과 상기 베이스 기판 사이에 배치되는 것을 특징으로 하는 표시 장치. - 제19 항에 있어서,
상기 스파이더 배선은 제1 층 스파이더 배선 및 제2 층 스파이더 배선을 포함하고,
상기 표시 장치는 제1 층 스파이더 배선과 상기 제2 스파이더 배선 사이에 배치되는 절연층을 더 포함하는 것을 특징으로 하는 표시 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190101625A KR20210022802A (ko) | 2019-08-20 | 2019-08-20 | 표시 장치 |
| US16/858,735 US20210057503A1 (en) | 2019-08-20 | 2020-04-27 | Display apparatus |
| CN202010829839.1A CN112420775A (zh) | 2019-08-20 | 2020-08-18 | 显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190101625A KR20210022802A (ko) | 2019-08-20 | 2019-08-20 | 표시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210022802A true KR20210022802A (ko) | 2021-03-04 |
Family
ID=74647084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190101625A KR20210022802A (ko) | 2019-08-20 | 2019-08-20 | 표시 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20210057503A1 (ko) |
| KR (1) | KR20210022802A (ko) |
| CN (1) | CN112420775A (ko) |
-
2019
- 2019-08-20 KR KR1020190101625A patent/KR20210022802A/ko active Search and Examination
-
2020
- 2020-04-27 US US16/858,735 patent/US20210057503A1/en active Pending
- 2020-08-18 CN CN202010829839.1A patent/CN112420775A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20210057503A1 (en) | 2021-02-25 |
| CN112420775A (zh) | 2021-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11694619B2 (en) | Display apparatus having a notch | |
| KR20230128434A (ko) | 유기발광 표시 장치 | |
| KR102659331B1 (ko) | 표시 장치 및 이의 제조 방법 | |
| KR102568920B1 (ko) | 표시 장치 | |
| KR102550520B1 (ko) | 표시 장치 | |
| US11957034B2 (en) | Display apparatus having an improved display quality and a reduced peripheral (non-display) region for use in electronic device having a bypass data line arranged in the display and peripheral regions | |
| KR20200115925A (ko) | 표시 장치 | |
| KR20200064207A (ko) | 표시 장치 및 이의 제조 방법 | |
| CN110890384A (zh) | 显示设备 | |
| KR20210025738A (ko) | 표시 장치 및 이의 제조 방법 | |
| CN110783345A (zh) | 显示设备 | |
| US11545533B2 (en) | Display apparatus | |
| US20230232686A1 (en) | Display apparatus | |
| KR20210043802A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20210022802A (ko) | 표시 장치 | |
| KR20200116568A (ko) | 표시 장치 | |
| KR20200053716A (ko) | 표시 장치 | |
| US20240105738A1 (en) | Display device and method of manufacturing the same | |
| KR102606687B1 (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20220080793A (ko) | 표시 장치 | |
| KR20210055128A (ko) | 표시 장치 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |