KR20210025738A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210025738A
KR20210025738A KR1020190104824A KR20190104824A KR20210025738A KR 20210025738 A KR20210025738 A KR 20210025738A KR 1020190104824 A KR1020190104824 A KR 1020190104824A KR 20190104824 A KR20190104824 A KR 20190104824A KR 20210025738 A KR20210025738 A KR 20210025738A
Authority
KR
South Korea
Prior art keywords
insulating layer
organic insulating
electrode
thin film
disposed
Prior art date
Application number
KR1020190104824A
Other languages
English (en)
Inventor
이승록
김슬기
권도현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190104824A priority Critical patent/KR20210025738A/ko
Priority to US16/822,391 priority patent/US11257884B2/en
Priority to JP2020065844A priority patent/JP2021033257A/ja
Priority to EP20178925.2A priority patent/EP3787031A1/en
Priority to CN202010553825.1A priority patent/CN112447795A/zh
Publication of KR20210025738A publication Critical patent/KR20210025738A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3258—
    • H01L27/323—
    • H01L27/3248—
    • H01L51/0018—
    • H01L51/5237—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H01L2251/30—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되고, 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터, 상기 액티브 패턴과 상기 게이트 전극 사이에 배치되는 무기 절연층, 상기 박막 트랜지스터 상에 배치되는 제1 유기 절연층, 상기 제1 유기 절연층 상에 배치되는 제2 유기 절연층, 및 상기 제1 유기 절연층과 상기 제2 유기 절연층 사이에 배치되고, 상기 제1 유기 절연층 및 상기 제2 유기 절연층과 직접 접촉하는 절연층을 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 상기 표시 장치의 제조 방법에 관한 것으로, 보다 상세하게는 외부 충격으로부터 내부 소자를 보호할 수 있는 표시 장치 및 상기 표시 장치의 제조 방법에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 표시 장치, 예를 들면 플라즈마 표시 장치, 액정 표시 장치 및 유기 발광 표시 장치 등이 주목을 받고 있다.
최근들어 표시 장치 자체를 휘거나 접을 수 있는 플렉서블 표시 장치에 대한 개발이 진행되고 있다. 그러나, 플렉서블 표시 장치의 경우, 유리 등의 고경도 보호 윈도우를 채택할 수 없으므로, 외부 충격에 의해 상기 표시 장치 내부의 소자들이 쉽게 손상되어, 이를 보완할 필요성이 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 외부 충격으로부터 내부 소자를 보호할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되고, 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터, 상기 액티브 패턴과 상기 게이트 전극 사이에 배치되는 무기 절연층, 상기 박막 트랜지스터 상에 배치되는 제1 유기 절연층, 상기 제1 유기 절연층 상에 배치되는 제2 유기 절연층, 및 상기 제1 유기 절연층과 상기 제2 유기 절연층 사이에 배치되고, 상기 제1 유기 절연층 및 상기 제2 유기 절연층과 직접 접촉하는 절연층을 포함한다.
본 발명의 일 실시예에 있어서, 상기 절연층의 영스 모듈러스는 70GPa(기가 파스칼) 이상일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 유기 절연층 및 상기 제2 유기 절연층의 영스 모듈러스는 20GPa(기가 파스칼) 이하일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 유기 절연층 및 상기 제2 유기 절연층을 통해 상기 소스 또는 드레인 전극을 노출하는 컨택홀이 형성될 수 있다. 상기 절연층에는 상기 컨택홀이 통과하는 개구가 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연층은 상기 제1 유기 절연층의 상면 상에 위치하여, 상기 절연층은 상기 소스 또는 드레인 전극과 접하지 않을 수 있다.
본 발명의 일 실시예에 있어서, 상기 컨택홀은 상기 제1 유기 절연층에 형성된 제1 컨택홀과, 상기 제2 유기 절연층에 형성된 제2 컨택홀을 포함할 수 있다. 상기 제1 컨택홀을 형성하는 상기 제1 유기 절연층의 가장자리로부터 상기 절연층까지 수평 방향으로 제1 거리만큼 이격될 수 있다. 상기 제1 컨택홀의 폭은 상기 제2 컨택홀의 폭 보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제2 유기 절연층 상에 배치되고, 상기 박막 트랜지스터의 상기 소스 또는 드레인 전극과 상기 컨택홀을 통해 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 배치되는 발광층, 및 상기 발광층 상에 배치되는 제2 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제2 전극 상에 배치되는 박막 봉지층, 상기 박막 봉지층 상에 배치되는 터치 전극층, 및 상기 터치 전극층 상에 배치되는 유연성 있는 커버 윈도우를 더 포함할 수 있다. 상기 베이스 기판은 유연성 있는 플렉서블 기판일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 유기 절연층은 실록산계(siloxane-based) 수지를 포함할 수 있다. 상기 제2 유기 절연층은 폴리이미드계 수지를 포함할 수 있다. 상기 절연층은 실리콘 질화물(SiNx)을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 크랙 방지 절연층은 상기 박막 트랜지스터와 중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제2 유기 절연층 상에 배치되는 제3 유기 절연층, 및 상기 제2 유기 절연층과 상기 제3 유기 절연층 사이에 배치되고, 상기 제2 유기 절연층 및 상기 제3 유기 절연층과 직접 접촉하는 제2 절연층을 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되고 액티브 패턴 및 게이트 전극을 포함하는 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결되는 전극, 상기 박막 트랜지스터의 상기 액티브 패턴과 상기 게이트 전극 사이에 배치되는 게이트 절연층, 상기 박막 트랜지스터 및 상기 전극 상에 배치되는 제1 절연층, 상기 제1 절연층 상에 배치되는 제2 절연층, 및 상기 제1 절연층과 상기 제2 절연층 사이에 배치되고, 상기 제1 절연층 및 상기 제2 절연층과 직접 접촉하는 절연층을 포함한다. 상기 절연층의 영스 모듈러스는 70Gpa 이상이다.
본 발명의 일 실시예에 있어서, 상기 게이트 절연층은 무기 절연 물질을 포함할 수 있다. 상기 제1 절연층은 유기 절연 물질을 포함할 수 있다. 상기 제2 절연층은 유기 절연 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연층은 실리콘 질화물(SiNx)을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 절연층 및 상기 제2 절연층을 통해 상기 전극을 노출하는 컨택홀이 형성될 수 있다. 상기 절연층에는 상기 컨택홀이 통과하는 개구가 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제2 절연층 상에 배치되고 상기 박막 트랜지스터와 전기적으로 연결되는 발광 구조물, 상기 발광 구조물 상에 배치되는 박막 봉지층, 상기 박막 봉지층 상에 배치되는 터치 전극층, 및 상기 터치 전극층 상에 배치되는 유연성 있는 커버 윈도우를 더 포함할 수 있다. 상기 베이스 기판은 유연성 있는 플렉서블 기판일 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 베이스 기판 상에 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결되는 전극 및 절연층을 형성하는 단계, 상기 박막 트랜지스터 및 상기 박막 트랜지스터 절연층 상에 제1 유기 절연층을 형성하는 단계, 상기 제1 유기 절연층에 상기 전극을 노출하는 제1 컨택홀을 형성하는 단계, 상기 제1 컨택홀이 형성된 상기 제1 유기 절연층 상에 절연층을 형성하는 단계, 상기 절연층에 상기 제1 컨택홀을 노출하는 개구를 형성하는 단계, 상기 개구가 형성된 상기 절연층 및 상기 제1 유기 절연층 상에 제2 유기 절연층을 형성하는 단계, 및 상기 제2 유기 절연층에 상기 전극을 노출하는 제2 컨택홀을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 절연층은 상기 박막 트랜지스터와 중첩하게 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제조 방법은 상기 제2 유기 절연층 상에 추가 절연층을 형성하는 단계, 및 상기 추가 절연층 상에 제3 유기 절연층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 컨택홀을 형성하는 단계에서는, 제1 마스크를 이용하여, 상기 제1 유기 절연층을 노광 및 현상하여 상기 제1 컨택홀을 형성할 수 있다. 상기 개구를 형성하는 단계는, 상기 절연층 상에 포토레지트스층을 형성하는 단계, 제2 마스크를 이용하여 상기 포토레지스트층을 노광 및 현상하는 단계, 및 상기 포토레지스트층을 식각 장벽으로 이용하여 상기 절연층을 식각하여 상기 개구를 형성하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따른 에 따르면, 표시 장치는 유기 절연층인 제1 유기 절연층과 제2 유기 절연층 사이에 상대적으로 큰 영스 모듈러스 값을 갖는 절연층이 배치되므로, 외부 충격 시, 박막 트랜지스터 주변의 무기 절연층들 보다 먼저 상기 절연층에 크랙이 형성되게 된다. 이경우, 상기 절연층은 도전 패턴과 접촉하는 부분이 없고, 상대적으로 작은 영스 모듈러스 값을 갖는 상기 제1 유기 절연층, 및 상기 제2 유기 절연층과 만 접촉해 있으므로, 상기 절연층에서 형성된 상기 크랙이 전파 되는 것이 상기 제1 유기 절연층 및 상기 제2 유기 절연층에 의해 차단되고, 이에 따라, 상기 외부 충격은 소산된다.
이에 따라, 상기 박막 트랜지스터 주변의 무기 절연층 들이 파손되어, 인접하는 박막 트랜지스터 및 회로 배선에 크랙이 전파되어, 회로가 손상되는 문제를 방지할 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 패널의 픽셀을 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 4a는 도 3의 표시 장치의 컨택홀 주변을 상세히 나타낸 부분 확대 단면도이다.
도 4b는 도 4a의 컨택홀을 나타낸 평면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 9a 내지 도 9h는 도 3의 표시 장치의 제조 방법을 나타낸 단면도들이다.
도 10은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 11a는 도 10의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다.
도 11b는 도 10의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다. 상기 표시 장치는 터치 구동부(600)를 더 포함할 수 있다. 상기 표시 장치는 호스트(700)를 더 포함할 수 있다.
예를 들어, 상기 구동 제어부(200) 및 상기 데이터 구동부(500)는 일체로 형성될 수 있다. 예를 들어, 상기 구동 제어부(200), 상기 감마 기준 전압 생성부(400) 및 상기 데이터 구동부(500)는 일체로 형성될 수 있다.
상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.
예를 들어, 상기 표시 패널(100)은 유기 발광 다이오드를 포함하는 유기 발광 다이오드 표시 패널일 수 있다.
상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.
본 실시예에서, 상기 표시 패널(100)은 터치를 인식하는 터치 스크린 패널일 수 있다.
상기 구동 제어부(200)는 상기 호스트(700)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 구동 제어부(200)는 호스트로부터 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 수신할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 구동 제어부(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다. 본 발명에서, 상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)를 보정하여 상기 데이터 신호(DATA)를 생성할 수 있다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.
상기 게이트 구동부(300)는 상기 구동 제어부(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 출력한다. 예를 들어, 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력할 수 있다.
상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.
상기 데이터 구동부(500)는 상기 구동 제어부(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.
상기 터치 구동부(600)는 상기 표시 패널(100)의 터치 이벤트를 감지할 수 있다. 상기 터치 구동부(600)는 상기 터치 이벤트의 발생을 의미하는 터치 인터럽트 신호(TINT) 및 터치 발생 위치의 좌표를 의미하는 터치 좌표 신호(TC)를 생성할 수 있다. 상기 터치 구동부(600)는 상기 터치 인터럽트 신호(TINT) 및 상기 터치 좌표 신호(TC)를 상기 호스트(700)에 출력할 수 있다. 또한, 상기 터치 구동부(600)는 상기 터치 인터럽트 신호(TINT)를 상기 구동 제어부(200)에 출력할 수 있다. 따라서, 본 실시예의 상기 구동 제어부(200)는 상기 터치 구동부(600)로부터 상기 터치 인터럽트 신호(TINT)를 수신하는 입력 포트를 포함할 수 있다.
상기 호스트(700)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 상기 구동 제어부(200)에 출력한다.
상기 호스트(700)는 상기 터치 구동부(600)로부터 상기 터치 인터럽트 신호(TINT) 및 상기 터치 좌표 신호(TC)를 수신할 수 있다. 상기 호스트(700)는 상기 터치 인터럽트 신호(TINT) 및 상기 터치 좌표 신호(TC)에 응답하여 상기 표시 패널(100)의 표시 영상을 변화시키기 위해 상기 입력 영상 데이터(IMG)를 변화시킬 수 있다.
도 2는 도 1의 표시 패널의 픽셀을 나타내는 회로도이다.
도 2를 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 유기 발광 소자(OLED)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GWP, GWN), 데이터 초기화 게이트 신호(GI), 유기 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 유기 발광 소자(OLED)를 발광시켜 상기 영상을 표시한다.
본 실시예에서, 상기 픽셀은 제1 타입의 스위칭 소자 및 상기 제1 타입과 상이한 제2 타입의 스위칭 소자를 포함할 수 있다. 예를 들어, 상기 제1 타입의 스위칭 소자는 폴리 실리콘 박막 트랜지스터일 수 있다. 예를 들어, 상기 제1 타입의 스위칭 소자는 저온 폴리 실리콘(LTPS, low temperature polysilicon) 박막 트랜지스터일 수 있다. 예를 들어, 상기 제2 타입의 스위칭 소자는 산화물 박막 트랜지스터일 수 있다. 예를 들어, 상기 제1 타입의 스위칭 소자는 P형 트랜지스터일 수 있고, 상기 제2 타입의 스위칭 소자는 N형 트랜지스터일 수 있다.
예를 들어, 데이터 기입 게이트 신호는 제1 데이터 기입 게이트 신호(GWP) 및 제2 데이터 기입 게이트 신호(GWN)를 포함할 수 있다. 상기 제1 데이터 기입 게이트 신호(GWP)는 상기 P형 트랜지스터에 인가되며, 데이터 기입 타이밍에 로우 레벨의 활성화 신호를 갖는다. 상기 제2 데이터 기입 게이트 신호(GWN)는 상기 N형 트랜지스터에 인가되며, 상기 데이터 기입 타이밍에 하이 레벨의 활성화 신호를 갖는다.
상기 픽셀들 중 적어도 하나는 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7), 스토리지 캐패시터(CST) 및 상기 유기 발광 소자(OLED)를 포함할 수 있다.
상기 제1 픽셀 스위칭 소자(T1)는 제1 노드(N1)에 연결되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함한다. 예를 들어, 상기 제1 픽셀 스위칭 소자(T1)는 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제1 픽셀 스위칭 소자(T1)는 P형 박막 트랜지스터일 수 있다.
상기 제2 픽셀 스위칭 소자(T2)는 상기 제1 데이터 기입 게이트 신호(GWP)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다. 예를 들어, 상기 제2 픽셀 스위칭 소자(T2)는 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제2 픽셀 스위칭 소자(T2)는 P형 박막 트랜지스터일 수 있다.
상기 제3 픽셀 스위칭 소자(T3)는 상기 제2 데이터 기입 게이트 신호(GWN)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함한다. 예를 들어, 상기 제3 픽셀 스위칭 소자(T3)는 산화물 박막 트랜지스터일 수 있다. 상기 제3 픽셀 스위칭 소자(T3)는 N형 박막 트랜지스터일 수 있다.
상기 제4 픽셀 스위칭 소자(T4)는 상기 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 초기화 전압(VI)이 인가되는 입력 전극 및 상기 제1 노드(N1)에 연결되는 출력 전극을 포함한다. 예를 들어, 상기 제4 픽셀 스위칭 소자(T4)는 산화물 박막 트랜지스터일 수 있다. 상기 제4 픽셀 스위칭 소자(T4)는 N형 박막 트랜지스터일 수 있다.
상기 제5 픽셀 스위칭 소자(T5)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 하이 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다. 예를 들어, 상기 제5 픽셀 스위칭 소자(T5)는 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제5 픽셀 스위칭 소자(T5)는 P형 박막 트랜지스터일 수 있다.
상기 제6 픽셀 스위칭 소자(T6)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 상기 제3 노드(N3)에 연결되는 입력 전극 및 상기 유기 발광 소자(OLED)의 애노드 전극에 연결되는 출력 전극을 포함한다. 예를 들어, 상기 제6 픽셀 스위칭 소자(T6)는 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제6 픽셀 스위칭 소자(T6)는 P형 박막 트랜지스터일 수 있다.
상기 제7 픽셀 스위칭 소자(T7)는 상기 유기 발광 소자 초기화 게이트 신호(GB)가 인가되는 제어 전극, 상기 초기화 전압(VI)이 인가되는 입력 전극 및 상기 유기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함한다. 예를 들어, 상기 제7 픽셀 스위칭 소자(T7)는 산화물 박막 트랜지스터일 수 있다. 상기 제7 픽셀 스위칭 소자(T7)는 N형 박막 트랜지스터일 수 있다. 이와는 달리, 상기 제7 픽셀 스위칭 소자(T7)는 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제7 픽셀 스위칭 소자(T7)는 P형 박막 트랜지스터일 수 있다. 상기 제7 픽셀 스위칭 소자(T7)가 상기 P형 박막 트랜지스터인 경우, 상기 유기 발광 소자 초기화 게이트 신호(GB)의 활성화 레벨은 로우 레벨일 수 있다.
상기 스토리지 캐패시터(CST)는 상기 하이 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 제1 노드(N1)에 연결되는 제2 전극을 포함한다.
상기 유기 발광 소자(OLED)는 상기 애노드 전극 및 로우 전원 전압(ELVSS)이 인가되는 캐소드 전극을 포함한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 4a는 도 3의 표시 장치의 컨택홀 주변을 상세히 나타낸 부분 확대 단면도이다. 도 4b는 도 4a의 컨택홀을 나타낸 평면도이다.
도 3 내지 4b를 참조하면, 상기 표시 장치는 베이스 기판(100), 버퍼층(110), 액티브 패턴층, 제1 절연층(120), 제1 게이트 도전 패턴, 제2 절연층(130), 제2 게이트 도전 패턴, 제3 절연층(140), 제1 소스 드레인 도전 패턴, 제1 유기 절연층(VIA1), 절연층(CPL), 제2 유기 절연층(VIA2), 화소 정의막(PDL), 발광 구조물(180), 박막 봉지층(190), 터치 전극층(TL) 및 커버 윈도우(WN)를 포함할 수 있다.
상기 베이스 기판(100)은 투명한 또는 불투명한 재료로 구성될 수 있다. 상기 베이스 기판(100)은 유연성 있는 플렉서블 기판으로 이루어질 수도 있다. 상기 베이스 기판(100)으로 이용될 수 있는 플렉서블 기판의 예로는 폴리이미드 기판을 들 수 있다. 이러한 경우, 상기 폴리이미드 기판은 제1 폴리이미드층(101), 상기 제1 폴리이미드층(101) 상에 배치되는 제1 배리어 필름층(102), 상기 제1 배리어 필름층(102) 상에 배치되는 제2 폴리이미드층(103), 및 상기 제2 폴리이미드층(103) 상에 배치되는 제2 배리어 필름층(104)을 포함할 수 있다.
상기 버퍼층(110)은 상기 베이스 기판(100) 상에 전체적으로 배치될 수 있다. 상기 버퍼층(110)은 상기 베이스 기판(100)으로부터 금속 원자들이나 불순물들이 상기 액티브 패턴층으로 확산되는 현상을 방지할 수 있으며, 상기 액티브 패턴층을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 상기 액티브 패턴층을 수득하게 할 수 있다. 또한, 상기 버퍼층(110)은 상기 베이스 기판(100)의 표면이 균일하지 않을 경우, 상기 베이스 기판(100)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다.
상기 액티브 패턴층은 상기 버퍼층(110) 상에 배치될 수 있다. 상기 액티브 패턴층은 폴리 실리콘(Poly Crystal Silicon)을 포함할 수 있다. 다른 실시예에 따르면, 상기 액티브 패턴층은 산화물 반도체를 포함할 수 있다.
상기 액티브 패턴층은 제1 액티브 패턴(ACT1), 제2 액티브 패턴(ACT2)을 포함할 수 있다. 상기 제1 액티브 패턴(ACT1)은 불순물이 도핑(doping)된 드레인 영역과 소스 영역 및 상기 드레인 영역과 상기 소스 영역 사이의 채널 영역을 포함할 수 있다. 상기 제2 액티브 패턴(ACT2)은 불순물이 도핑(doping)된 드레인 영역과 소스 영역 및 상기 드레인 영역과 상기 소스 영역 사이의 채널 영역을 포함할 수 있다.
상기 제1 절연층(120)은 상기 액티브 패턴층이 배치된 상기 버퍼층(110) 상에 배치될 수 있다. 상기 제1 절연층(120)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등으로 구성될 수 있다. 상기 제1 절연층(120)은 복수의 층으로 형성될 수 있다.
상기 제1 절연층(120) 상에 상기 제1 게이트 도전 패턴이 배치될 수 있다. 상기 제1 게이트 도전 패턴은 제1 게이트 전극(GE1), 및 제2 게이트 전극(GE2)을 포함할 수 있다. 상기 제1 게이트 전극(GE1)은 상기 제1 액티브 패턴(ACT1)과 중첩하게 배치될 수 있다. 상기 제2 게이트 전극(GE2)은 상기 제2 액티브 패턴(ACT2)과 중첩하게 배치될 수 있다. 상기 제1 게이트 도전 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제2 절연층(130)이 상기 제1 게이트 도전 패턴이 배치된 상기 제1 절연층(120) 상에 배치될 수 있다. 상기 제2 절연층(130)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등으로 구성될 수 있다. 상기 제2 절연층(130)은 복수의 층으로 형성될 수 있다.
상기 제2 게이트 도전 패턴이 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제2 게이트 도전 패턴은 스토리지 전극(CE)을 포함할 수 있다. 상기 스토리지 전극(CE)은 상기 제2 게이트 전극(GE2)과 중첩하여, 이들 사이의 절연층과 함께 스토리지 캐패시터를 형성할 수 있다. 상기 제2 게이트 도전 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제3 절연층(140)은 상기 제2 게이트 도전 패턴이 배치된 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제3 절연층(140)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.
상기 제1 소스 드레인 도전 패턴은 상기 제3 절연층(140) 상에 배치될 수 있다. 상기 제1 소스 드레인 도전 패턴은 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함할 수 있다. 상기 제1 소스 전극(SE1)은 상기 제3 절연층(140), 상기 제2 절연층(130) 및 상기 제1 절연층(120)을 통해 형성되는 콘택홀을 통해 상기 제1 액티브 패턴(ACT1)과 전기적으로 연결될 수 있다. 상기 제1 드레인 전극(DE1)은 상기 제3 절연층(140), 상기 제2 절연층(130) 및 상기 제1 절연층(120)을 통해 형성되는 콘택홀을 통해 상기 제1 액티브 패턴(ACT2)과 전기적으로 연결될 수 있다. 상기 제1 소스 드레인 도전 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제1 액티브 패턴(ACT1), 상기 제1 게이트 전극(GE1), 상기 제1 소스 전극(DE1) 및 상기 제1 드레인 전극(DE1)은 제1 박막 트랜지스터(TFT1)에 포함될 수 있다.
상기 제2 액티브 패턴(ACT2) 및 상기 제2 게이트 전극(GE2)은 제2 박막 트랜지스터(TFT2)에 포함될 수 있다.
상기 제1 및 제2 박막 트랜지스터(TFT1, TFT2)는 도2에서 설명된 픽셀을 구성하는 픽셀 스위칭 소자 중 어느 하나일 수 있다.
상기 제1 유기 절연층(VIA1)은 상기 제1 소스 드레인 도전 패턴이 배치된 상기 제3 절연층(140) 상에 배치될 수 있다. 상기 제1 유기 절연층(VIA1)은 단층 구조로 형성될 수 있지만, 적어도 2이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다. 상기 제1 유기 절연층(VIA1)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 절연 물질을 사용하여 형성될 수 있다.
이때, 상기 제1 유기 절연층(VIA1)의 영스 모듈러스(영률; Youngs modulus) 는 20GPa(기가 파스칼) 이하일 수 있다. 예를 들어, 상기 제1 유기 절연층(VIA1)은 실록산계(siloxane-based) 수지를 포함하고, 약 7.5 GPa의 영스 모듈러스 값을 가질 수 있다.
상기 절연층(CPL)은 상기 제1 유기 절연층(VIA1) 상에 배치될 수 있다. 상기 절연층(CPL)은 상기 제1 유기 절연층(VIA1) 및 상기 제2 유기 절연층(VIA2)과 직접 접촉할 수 있다.
여기서, 상기 제1 유기 절연층(VIA1) 및 상기 제2 유기 절연층(VIA2)를 통해 상기 제1 드레인 전극(DE1)을 노출하는 컨택홀(CNT)이 형성될 수 있다.
상기 절연층(CPL)에는 상기 컨택홀(CNT)이 통과하는 개구가 형성될 수 있다. 상기 컨택홀에는 상기 제1 유기 절연층(VIA1) 및 상기 제2 유기 절연층(VIA2)의 경사진 측면이 형성되며, 상기 절연층(CPL)은 상기 제1 유기 절연층(VIA1)의 상면 상에 위치하여, 상기 절연층(CPL)은 상기 제1 드레인 전극(DE1)과 접하지 않도록 형성될 수 있다.
상기 절연층(CPL)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 절연층(CPL)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등으로 구성될 수 있다.
상기 절연층(CPL)의 영스 모듈러스는 70Gpa 이상일 수 있다. 상기 절연층(CPL)의 영스 모듈러스가 클수록, 크랙 전파를 방지하기 유리하므로, 바람직하게는, 상기 절연층(CPL)의 영스 모듈러스는 150Gpa 이상일 수 있다. 예를 들면, 상기 절연층(CPL)은 실리콘 질화물(SiNx)을 포함하고, 약 151.7GPa 의 영스 모듈러스 값을 가질 수 있다. 상기 절연층(CPL)이 상기 실리콘 질화물(SiNx)를 포함하는 경우, 상기 절연층(CPL)의 두께는 약 1000(옹스트롬) 내지 7000일 수 있다. 예를 들면, 상기 절연층(CPL)의 두께는 약 2000일 수 있다
상기 크랙 방지 절연층(CPL)은 상기 제1 및 제2 박막 트랜지스터(TFT1, TFT2)와 중첩할 수 있다.
상기 제2 유기 절연층(VIA2)이 상기 크랙 방지 절연층(CPL)이 배치된 상기 제1 유기 절연층(VIA1) 상에 배치될 수 있다.
상기 제2 유기 절연층(VIA2)은 단층 구조로 형성될 수 있지만, 적어도 2이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다. 상기 제2 유기 절연층(VIA2)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 절연 물질을 사용하여 형성될 수 있다.
이때, 상기 제2 유기 절연층(VIA2)의 영스 모듈러스(영률; Youngs modulus) 는 20GPa(기가 파스칼) 이하일 수 있다. 예를 들어, 상기 제2 유기 절연층(VIA2)은 폴리이미드계 수지를 포함하고, 약10 GPa의 영스 모듈러스 값을 가질 수 있다.
상기 제1 유기 절연층(VIA1), 상기 절연층(CPL)의 상기 개구 및 상기 제2 유기 절연층(VIA2)을 통해 상기 제1 드레인 전극(DE1)을 노출하는 상기 컨택홀이 형성될 수 있다.
이때, 상기 제1 유기 절연층(VIA1) 및 상기 제2 유기 절연층(VIA2)의 두께는 상기 절연층(CPL)의 두께 보다 클 수 있다. 상기 제1 유기 절연층(VIA1) 및 상기 제2 유기 절연층(VIA2)의 두께는 약 1um 내지 2um 일 수 있다. 예를 들면, 상기 제1 유기 절연층(VIA1)의 두께는 약 1.4 um(마이크로미터), 상기 제2 유기 절연층(VIA2)의 두께는 약 1.6um(마이크로미터), 상기 절연층(CPL)의 두께는 2000 일 수 있다.
상기 컨택홀(CNT)은 상기 제1 유기 절연층(VIA1)에 형성된 제1 컨택홀과, 상기 제2 유기 절연층(VIA2)에 형성된 제2 컨택홀을 포함할 수 있다. 상기 제1 컨택홀을 형성하는 상기 제1 유기 절연층(VIA1)의 하면의 가장자리로부터 상기 절연층(CPL)까지 수평 방향으로 제1 거리(w1)만큼 이격되고, 상기 제1 컨택홀의 폭은 상기 제2 컨택홀의 폭 보다 크게 형성되어, 상기 제2 컨택홀을 형성하는 상기 제2 유기 절연층(VIA2)의 하면의 가장자리로부터 상기 제1 유기 절연층(VIA1)의 가장자리는 제2 거리(w2)만큼 상기 제1 드레인 전극(DE1) 상에서 수평 방향으로 이격될 수 있다. (도 4a 및 4b 참조) 여기서 상기 제1 거리(w1)은 1um(마이크로미터) 이상일 수 있으며, 예를 들면, 상기 제1 거리(w1)는 2um일 수 있다.
상기 발광 구조물(180)은 제1 전극(181), 발광층(182) 및 제2 전극(183)을 포함할 수 있다.
상기 제1 전극(181)은 상기 제2 유기 절연층(VIA2) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제1 전극(181)은 반사성을 갖는 물질 또는 투광성을 갖는 물질을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 제1 전극(181)은 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 화소 정의막(PDL)은 상기 제1 전극(181)이 배치된 상기 제2 유기 절연층(VIA2) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 유기 물질, 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 따르면, 상기 화소 정의막(PDL)을 식각하여 상기 제1 전극(181)을 부분적으로 노출시키는 개구(opening)를 형성할 수 있다. 이러한 상기 화소 정의막(PDL)의 개구에 의해 상기 표시 장치의 발광 영역과 비발광 영역이 정의될 수 있다. 예를 들면, 상기 화소 정의막(PDL)의 개구가 위치하는 부분이 상기 발광 영역에 해당될 수 있으며, 상기 비발광 영역은 상기 화소 정의막(PDL)의 개구에 인접하는 부분에 해당될 수 있다.
상기 발광층(182)은 상기 화소 정의막(PDL)의 개구를 통해 노출되는 상기 제1 전극(181)상에 배치될 수 있다. 또한, 상기 발광층(182)은 상기 화소 정의막(PDL)의 상기 개구의 측벽 상으로 연장될 수 있다. 예시적인 실시예들에 있어서, 상기 발광층(182)은 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다. 다른 실시예에서, 상기 유기 발광층을 제외하고, 상기 정공 주입층, 상기 정공 수송층, 상기 전자 수송층 및 상기 전자 주입층 등은 복수의 화소들에 대응되도록 공통적으로 형성될 수 있다. 상기 발광층(182)의 유기 발광층은 상기 표시 장치의 각 화소에 따라 적색광, 녹색광, 청색광 등과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 발광층(182)의 유기 발광층은 적색광, 녹색광, 청색광 등의 상이한 색광들을 구현할 수 있는 복수의 발광 물질들이 적층되어 백색광을 발광하는 구조를 가질 수도 있다. 이때, 상기 발광 구조물들은 복수의 화소들에 대응되도록 공통적으로 형성되고, 상기 컬러 필터층에 의해 각각의 화소들이 구분될 수 있다.
상기 제2 전극(183)은 상기 화소 정의막(PDL) 및 상기 발광층(182) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제2 전극(183)은 투광성을 갖는 물질 또는 반사성을 갖는 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 제2 전극(183)도 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 박막 봉지층(TFE)이 상기 제2 전극(183) 상에 배치될 수 있다. 상기 박막 봉지층(TFE)은 외부의 습기 및 산소의 침투를 방지할 수 있다. 상기 박막 봉지층(TFE)은 적어도 하나의 유기층과 적어도 하나의 무기층을 구비할 수 있다. 적어도 하나의 유기층과 적어도 하나의 무기층은 서로 교번적으로 적층될 수 있다. 예를 들면, 상기 박막 봉지층(TFE)은 두 개의 무기층과 이들 사이의 한개의 유기층을 포함할 수 있으나, 이에 제한되지 않는다.
상기 터치 전극층(TL)이 상기 박막 봉지층(TFE) 상에 배치될 수 있다. 상기 터치 전극층(TL)은 사용자의 터치 입력을 센싱하기 위한 터치 전극을 포함할 수 있다.
상기 커버 윈도우(WN)가 상기 터치 전극층(TL) 상에 배치될 수 있다. 상기 커버 윈도우(WN)는 상기 표시 장치의 내부 소자들을 보호하기 위한 외부 보호막으로, 상기 표시 장치가 가요성 있는 플렉서블 표시 장치인 경우, 유연성 있는 커버 윈도우일 수 있다.
한편, 도시하지 않았으나, 상기 커버 윈도우(WN) 아래쪽에는 컬러 필터 또는 편광판 등의 광학 소자가 더 배치될 수 있다.
본 실시예에 따르면, 상기 표시 장치는 유기 절연층인 상기 제1 유기 절연층(VIA1)과 제2 유기 절연층(VIA2) 사이에 상대적으로 큰 영스 모듈러스 값을 갖는 상기 절연층(CPL)이 배치되므로, 외부 충격 시, 상기 박막 트랜지스터(TFT1, TFT2) 주변의 무기 절연층들 보다 먼저 상기 절연층(CPL)에 크랙이 형성되게 된다. 이경우, 상기 절연층(CPL)은 도전 패턴과 접촉하는 부분이 없고, 상대적으로 작은 영스 모듈러스 값을 갖는 상기 제1 유기 절연층(VIA1), 및 상기 제2 유기 절연층(VIA2)과 만 접촉해 있으므로, 상기 절연층(CPL)에서 형성된 상기 크랙이 전파 되는 것이 상기 제1 유기 절연층(VIA1) 및 상기 제2 유기 절연층(VIA2)에 의해 차단되고, 이에 따라, 상기 외부 충격은 소산된다.
이에 따라, 상기 박막 트랜지스터(TFT1, TFT2) 주변의 무기 절연층 들이 파손되어, 인접하는 박막 트랜지스터 및 회로 배선에 크랙이 전파되어, 회로가 손상되는 문제를 방지할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 5를 참조하면, 상기 표시 장치는 절연 패턴(CP)을 제외하고 도 3의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
상기 절연 패턴(CP)은 도 3의 실시예에서와 달리 특정 형태로 패턴될 수 있다. 상기 절연 패턴(CP)은 컨택홀을 둘러싸고 제1 박막 트랜지스터(TFT1)와 중첩하는 부분과 이와 이격되고, 제2 박막 트랜지스터(TFT2)와 중첩하는 부분을 포함할 수 있다. 이에 따라, 상기 제1 및 제2 박박 트랜지스터(TFT1, TFT2)를 외부 충격으로부터 보호할 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 6을 참조하면, 상기 표시 장치는 제3 유기 절연층(VIA3) 및 제2 소스 드레인 도전 패턴을 제외하고 도 3의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
상기 제3 유기 절연층(VIA3)은 제2 유기 절연층(VIA2) 상에 형성될 수 있다. 상기 제3 유기 절연층(VIA3)은 단층 구조로 형성될 수 있지만, 적어도 2이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다. 상기 제3 유기 절연층(VIA3)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 절연 물질을 사용하여 형성될 수 있다.
상기 제3 유기 절연층(VIA3) 상에는 상기 제2 소드 드레인 도전 패턴이 배치될 수 있다. 상기 제2 소드 드레인 도전 패턴은 연결 전극(CN)을 포함할 수 있다. 상기 연결 전극(CN)은 상기 제2 유기 절연층(VIA2), 절연층(CPL)의 개구, 및 제1 유기 절연층(VIA1)을 통해 상기 제1 박막 트랜지스터(TFT1)의 제1 드레인 전극(DE1)을 노출하는 컨택홀을 통해, 상기 제1 드레인 전극(DE1)과 전기적으로 연결될 수 있다. 상기 제2 소드 드레인 도전 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 7을 참조하면, 상기 표시 장치는 절연층(CPL)이 제2 유기 절연층(VIA2)와 제3 유기 절연층(VIA3) 사이에 배치되는 점과 컨택홀의 형태를 제외하도 도 6 또는 도 3의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 8을 참조하면, 상기 표시 장치는 추가 절연층(CPL2)를 더 포함하는 것을 제외하고, 도 7의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
상기 추가 절연층(CPL2)은 제1 유기 절연층(VIA1)과 제2 유기 절연층(VIA2) 사이에 배치될 수 있다. 즉, 상기 표시 장치는 상기 제2 유기 절연층(VIA2)과 제3 유기 절연층(VIA3) 사이에 배치되는 절연층(CPL)과 상기 제1 유기 절연층(VIA1)과 상기 제2 유기 절연층(VIA2) 사이에 배치되는 상기 추가 절연층(CPL2)을 포함할 수 있다. 이경우, 상기 표시 장치는 절연층이 2중으로 형성된 구조를 갖게되므로, 외부 충격이 박막 트랜지스터 및 회로 배선에 전달되는 것을 더욱 효과적으로 방지할 수 있다.
도 9a 내지 도 9h는 도 3의 표시 장치의 제조 방법을 나타낸 단면도들이다.
도 9a를 참조하면, 베이스 기판(100) 상에 박막 트랜지스터(TFT1, TFT2), 상기 박막 트랜지스터와 전기적으로 연결되는 전극(DE1, DE2) 및 박막 트랜지스터 절연층(110, 120, 130, 140)을 형성할 수 있다.
구체적으로, 제1 폴리이미드층(101), 제1 배리어층(102), 제2 폴리이미드층(103) 및 제2 배리어층(104)을 포함하는 베이스 기판(100) 상에 버퍼층(110)을 형성할 수 있다. 상기 버퍼층(110) 상에 제1 액티브 패턴(ACT1) 및 제2 액티브 패턴(ACT2)을 포함하는 액티브 패턴층을 형성할 수 있다. 상기 액티브 패턴층 상에 제1 절연층(120)을 형성할 수 있다. 상기 제1 절연층(120) 상에 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)을 포함하는 제1 게이트 도전 패턴을 형성할 수 있다. 상기 제1 게이트 도전 패턴이 형성된 상기 제1 절연층(120) 상에 제2 절연층(130)을 형성할 수 있다. 상기 제2 절연층(130) 상에 스토리지 전극(CE)을 포함하는 제2 게이트 도전 패턴을 형성할 수 있다. 상기 제2 게이트 도전 패턴이 형성된 상기 제2 절연층(130) 상에 제3 절연층(140)을 형성할 수 있다. 상기 제3 절연층(140), 상기 제2 절연층(130) 및 상기 제1 절연층(120)을 통해 상기 제1 액티브 패턴(ACT1)을 노출하는 컨택홀을 형성할 수 있다. 상기 제1 절연층(120) 상에 상기 컨택홀을 통해 상기 제1 액티브 패턴(ACT1)과 전기적으로 연결되는 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함하는 제1 소스 드레인 도전 패턴을 형성할 수 있다.
도 9b를 참조하면, 상기 박막 트랜지스터(TFT1, TFT2) 및 상기 박막 트랜지스터 절연층(110, 120, 130, 140) 상에 제1 유기 절연층(VIA1a)을 형성할 수 있다.
구체적으로, 상기 제3 절연층(140) 상에 포토레지스트 조성물을 포함하는 제1 유기 절연층(VIA1a)을 형성할 수 있다. 예를 들면, 상기 제1 유기 절연층(VIA1a)은 스핀 코팅 공정 등을 이용하여 형성할 수 있다.
도 9c를 참조하면, 상기 제1 유기 절연층(VIA1)에 상기 전극(DE1)을 노출하는 제1 컨택홀(CNT1)을 형성할 수 있다.
구체적으로, 상기 포토레지스트 조성물을 포함하는 상기 제1 유기 절연층(VIA1a)을 제1 마스크를 이용하여 노광 및 현상하여, 상기 제1 컨택홀(CNT1)이 형성된 상기 제1 유기 절연층(VIA1)을 형성할 수 있다.
도 9d를 참조하면, 상기 제1 컨택홀(CNT1)이 형성된 상기 제1 유기 절연층(VIA1) 상에 절연층층(CPLa)을 형성할 수 있다.
구체적으로, 상기 제1 유기 절연층(VIA1) 상에 무기 절연 물질을 포함하는 절연층(CPLa)을 형성할 수 있다. 상기 절연층(CPLa)은 화학 기상 증착 공정 등을 이용하여 형성할 수 있다.
도 9e를 참조하면, 상기 절연층(CPL)에 상기 제1 컨택홀(CNT1)을 노출하는 개구(OP)를 형성할 수 있다.
구체적으로, 상기 절연층(CPLa) 상에 포토레지스트층을 형성한 후, 상기 포토레지스트층을 제2 마스크를 이용하여 노광 및 현상 한 후, 상기 포토레지스트층을 식각 장벽으로 이용하여 상기 절연층(CPLa)을 식각하여, 상기 개구가 형성된 상기 절연층(CPL)을 형성할 수 있다.
도 9f를 참조하면, 상기 개구(OP)가 형성된 상기 절연층(CPL) 및 상기 제1 유기 절연층(VIA1) 상에 제2 유기 절연층(VIA2a)을 형성할 수 있다.
구체적으로, 상기 개구(OP)가 형성된 상기 절연층(CPL) 및 상기 제1 유기 절연층(VIA1) 상에 포토레지스트 조성물을 포함하는 제2 유기 절연층(VIA2a)을 형성할 수 있다. 예를 들면, 상기 제2 유기 절연층(VIA2a)은 스핀 코팅 공정 등을 이용하여 형성할 수 있다.
도 9g를 참조하면, 상기 제2 유기 절연층(VIA2)에 상기 전극(DE1)을 노출하는 제2 컨택홀을 형성할 수 있다.
구체적으로, 상기 포토레지스트 조성물을 포함하는 상기 제2 유기 절연층(VIA2a)을 제3 마스크를 이용하여 노광 및 현상하여, 상기 제2 컨택홀(CNT2)이 형성된 상기 제2 유기 절연층(VIA2)을 형성할 수 있다. 여기서 상기 제1 마스크, 상기 제2 마스크 및 상기 제3 마스크는 서로 다른 크기의 노광 영역을 가질 수 있으며, 이에 따라, 상기 제1 컨택홀(CNT1), 상기 개구(OP) 및 상기 제2 컨택홀(CNT2)의 크기는 서로 다를 수 있다. 예를 들면, 상기 제2 컨택홀(CNT2)의 폭 보다 상기 제1 컨택홀(CNT1)의 폭이 클 수 있으며, 상기 제1 컨택홀(CNT1)의 폭 보다 상기 개구(OP)의 폭이 더 클 수 있다.
도 9h를 참조하면, 상기 제2 유기 절연층(VIA2) 상에 구조물들을 적층하여 상기 표시 장치를 제조할 수 있다.
구체적으로, 상기 제2 유기 절연층(VIA2) 상에 제1 전극(181), 화소 정의막(PDL), 발광층(182) 제2 전극(183), 박막 봉지층(190) 및 터치 전극층(TL)을 형성한 후, 커버 윈도우(WN)를 부착하여, 상기 표시 장치를 제조할 수 있다. 상기 제1 전극(181), 상기 화소 정의막(PDL), 상기 발광층(182), 상기 제2 전극(183), 상기 박막 봉지층(190), 상기 터치 전극층(TL) 및 상기 커버 윈도우(WN)는 알려진 다양한 방법으로 제조될 수 있으며, 이에 대한 상세한 설명은 생략한다.
도 10은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 11a는 도 10의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이며, 도 11b는 도 10의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 8 내지 도 9b를 참조하면, 전자 기기(500)는 프로세서(510), 메모리 장치(520), 스토리지 장치(530), 입출력 장치(540), 파워 서플라이(550) 및 표시 장치(560)를 포함할 수 있다. 이 때, 상기 표시 장치(560)는 도 1의 표시 장치에 상응할 수 있다. 상기 전자 기기(500)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 9a에 도시된 바와 같이, 상기 전자 기기(500)는 롤러블(rollable) 텔레비전으로 구현될 수 있다. 다른 실시예에서, 도 9b에 도시된 바와 같이, 상기 전자 기기(500)는 폴더블(foldable) 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서 상기 전자 기기(500)는 그에 한정되지 않는다. 예를 들어, 상기 전자 기기(500)는 휴대폰, 비디오폰, 스마트패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
상기 프로세서(510)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 상기 프로세서(510)는 마이크로프로세서(micro processor), 중앙 처리 유닛(Central Processing Unit; CPU), 어플리케이션 프로세서(Application Processor; AP) 등일 수 있다. 상기 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 프로세서(510)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 상기 메모리 장치(520)는 상기 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 상기 메모리 장치(520)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 상기 스토리지 장치(530)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 상기 입출력 장치(540)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 상기 파워 서플라이(550)는 상기 전자 기기(500)의 동작에 필요한 파워를 공급할 수 있다.
상기 표시 장치(560)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 표시 장치(560)는 상기 입출력 장치(540)에 포함될 수도 있다. 상술한 바와 같이, 상기 표시 장치(560)는 제1 유기 절연층, 제2 유기 절연층 및 이들 사이에 배치되는 절연층을 포함하므로, 외부 충격으로부터 내부 소자의 파손을 방지할 수 있다. 특히, 상기 표시 장치(560)는 가요성 있는 플렉서블 표시 장치, 또는 접을 수 있는 폴더블 표시 장치일 수 있으며, 유연성 있는 커버 윈도우를 사용하더라도, 외부 충격으로부터 내부 소자의 파손을 효과적으로 방지할 수 있다.
다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 유기 발광 표시 장치 및 이를 포함하는 다양한 전자 기기들에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 텔레비전, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 베이스 기판 110: 버퍼층
120: 제1 절연층 130: 제2 절연층
140: 제3 절연층 180: 발광 구조물
190: 박막 봉지층
TFT1, TFT2: 제1 및 제2 박막 트랜지스터
VIA1: 제1 유기 절연층 VIA2: 제2 유기 절연층
CPL: 절연층
PDL: 화소 정의막 TL: 터치 전극층
WN: 커버 윈도우

Claims (20)

  1. 베이스 기판;
    상기 베이스 기판 상에 배치되고, 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터;
    상기 액티브 패턴과 상기 게이트 전극 사이에 배치되는 무기 절연층;
    상기 박막 트랜지스터 상에 배치되는 제1 유기 절연층;
    상기 제1 유기 절연층 상에 배치되는 제2 유기 절연층; 및
    상기 제1 유기 절연층과 상기 제2 유기 절연층 사이에 배치되고, 상기 제1 유기 절연층 및 상기 제2 유기 절연층과 직접 접촉하는 절연층을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 절연층의 영스 모듈러스는 70GPa(기가 파스칼) 이상인 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 유기 절연층 및 상기 제2 유기 절연층의 영스 모듈러스는 20GPa(기가 파스칼) 이하인 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 유기 절연층 및 상기 제2 유기 절연층을 통해 상기 소스 또는 드레인 전극을 노출하는 컨택홀이 형성되고,
    상기 절연층에는 상기 컨택홀이 통과하는 개구가 형성된 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서,
    상기 절연층은 상기 제1 유기 절연층의 상면 상에 위치하여, 상기 절연층은 상기 소스 또는 드레인 전극과 접하지 않는 것을 특징으로 하는 표시 장치.
  6. 제5 항에 있어서,
    상기 컨택홀은 상기 제1 유기 절연층에 형성된 제1 컨택홀과, 상기 제2 유기 절연층에 형성된 제2 컨택홀을 포함하고,
    상기 제1 컨택홀을 형성하는 상기 제1 유기 절연층의 가장자리로부터 상기 절연층까지 수평 방향으로 제1 거리만큼 이격되고,
    상기 제1 컨택홀의 폭은 상기 제2 컨택홀의 폭 보다 큰 것을 특징으로 하는 표시 장치.
  7. 제4 항에 있어서,
    상기 제2 유기 절연층 상에 배치되고, 상기 박막 트랜지스터의 상기 소스 또는 드레인 전극과 상기 컨택홀을 통해 전기적으로 연결되는 제1 전극;
    상기 제1 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 제2 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서,
    상기 제2 전극 상에 배치되는 박막 봉지층;
    상기 박막 봉지층 상에 배치되는 터치 전극층;
    상기 터치 전극층 상에 배치되는 유연성 있는 커버 윈도우를 더 포함하고,
    상기 베이스 기판은 유연성 있는 플렉서블 기판인 것을 특징으로 하는 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 유기 절연층은 실록산계(siloxane-based) 수지를 포함하고,
    상기 제2 유기 절연층은 폴리이미드계 수지를 포함하고,
    상기 절연층은 실리콘 질화물(SiNx)을 포함하는 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서,
    상기 절연층은 상기 박막 트랜지스터와 중첩하는 것을 특징으로 하는 표시 장치.
  11. 제1항에 있어서,
    상기 제2 유기 절연층 상에 배치되는 제3 유기 절연층; 및
    상기 제2 유기 절연층과 상기 제3 유기 절연층 사이에 배치되고, 상기 제2 유기 절연층 및 상기 제3 유기 절연층과 직접 접촉하는 제2 절연층을 더 포함하는 것을 특징으로 하는 표시 장치.
  12. 베이스 기판;
    상기 베이스 기판 상에 배치되고 액티브 패턴 및 게이트 전극을 포함하는 박막 트랜지스터;
    상기 박막 트랜지스터와 전기적으로 연결되는 전극;
    상기 박막 트랜지스터의 상기 액티브 패턴과 상기 게이트 전극 사이에 배치되는 게이트 절연층;
    상기 박막 트랜지스터 및 상기 전극 상에 배치되는 제1 절연층;
    상기 제1 절연층 상에 배치되는 제2 절연층; 및
    상기 제1 절연층과 상기 제2 절연층 사이에 배치되고, 상기 제1 절연층 및 상기 제2 절연층과 직접 접촉하는 절연층을 포함하고,
    상기 절연층의 영스 모듈러스는 70Gpa 이상인 것을 특징으로 하는 표시 장치.
  13. 제12 항에 있어서,
    상기 게이트 절연층은 무기 절연 물질을 포함하고,
    상기 제1 절연층은 유기 절연 물질을 포함하고,
    상기 제2 절연층은 유기 절연 물질을 포함하는 것을 특징으로 하는 표시 장치.
  14. 제13 항에 있어서,
    상기 절연층은 실리콘 질화물(SiNx)을 포함하는 것을 특징으로 하는 표시 장치.
  15. 제12 항에 있어서,
    상기 제1 절연층 및 상기 제2 절연층을 통해 상기 전극을 노출하는 컨택홀이 형성되고,
    상기 절연층에는 상기 컨택홀이 통과하는 개구가 형성된 것을 특징으로 하는 표시 장치.
  16. 제12 항에 있어서,
    상기 제2 절연층 상에 배치되고 상기 박막 트랜지스터와 전기적으로 연결되는 발광 구조물;
    상기 발광 구조물 상에 배치되는 박막 봉지층;
    상기 박막 봉지층 상에 배치되는 터치 전극층; 및
    상기 터치 전극층 상에 배치되는 유연성 있는 커버 윈도우를 더 포함하고,
    상기 베이스 기판은 유연성 있는 플렉서블 기판인 것을 특징으로 하는 표시 장치.
  17. 베이스 기판 상에 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결되는 전극 및 박막 트랜지스터 절연층을 형성하는 단계;
    상기 박막 트랜지스터 및 상기 박막 트랜지스터 절연층 상에 제1 유기 절연층을 형성하는 단계;
    상기 제1 유기 절연층에 상기 전극을 노출하는 제1 컨택홀을 형성하는 단계;
    상기 제1 컨택홀이 형성된 상기 제1 유기 절연층 상에 절연층을 형성하는 단계;
    상기 절연층에 상기 제1 컨택홀을 노출하는 개구를 형성하는 단계;
    상기 개구가 형성된 상기 절연층 및 상기 제1 유기 절연층 상에 제2 유기 절연층을 형성하는 단계; 및
    상기 제2 유기 절연층에 상기 전극을 노출하는 제2 컨택홀을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  18. 제12 항에 있어서,
    상기 절연층은 상기 박막 트랜지스터와 중첩하게 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제12 항에 있어서,
    상기 제2 유기 절연층 상에 추가 절연층을 형성하는 단계; 및
    상기 추가 절연층 상에 제3 유기 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제12 항에 있어서,
    상기 제1 컨택홀을 형성하는 단계에서는,
    제1 마스크를 이용하여, 상기 제1 유기 절연층을 노광 및 현상하여 상기 제1 컨택홀을 형성하고,
    상기 개구를 형성하는 단계는,
    상기 절연층 상에 포토레지트스층을 형성하는 단계;
    제2 마스크를 이용하여 상기 포토레지스트층을 노광 및 현상하는 단계; 및
    상기 포토레지스트층을 식각 장벽으로 이용하여 상기 절연층을 식각하여 상기 개구를 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020190104824A 2019-08-27 2019-08-27 표시 장치 및 이의 제조 방법 KR20210025738A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190104824A KR20210025738A (ko) 2019-08-27 2019-08-27 표시 장치 및 이의 제조 방법
US16/822,391 US11257884B2 (en) 2019-08-27 2020-03-18 Display apparatus that protects internal elements from external shock
JP2020065844A JP2021033257A (ja) 2019-08-27 2020-04-01 表示装置及びこの製造方法
EP20178925.2A EP3787031A1 (en) 2019-08-27 2020-06-09 Display apparatus and method of manufacturing the same
CN202010553825.1A CN112447795A (zh) 2019-08-27 2020-06-17 显示装置和制造该显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190104824A KR20210025738A (ko) 2019-08-27 2019-08-27 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210025738A true KR20210025738A (ko) 2021-03-10

Family

ID=71083348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190104824A KR20210025738A (ko) 2019-08-27 2019-08-27 표시 장치 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US11257884B2 (ko)
EP (1) EP3787031A1 (ko)
JP (1) JP2021033257A (ko)
KR (1) KR20210025738A (ko)
CN (1) CN112447795A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102624491B1 (ko) * 2018-11-06 2024-01-15 삼성디스플레이 주식회사 표시 장치
CN112635530B (zh) * 2020-12-21 2022-09-16 武汉天马微电子有限公司 显示面板及显示装置
CN114188385B (zh) * 2021-12-08 2023-05-30 深圳市华星光电半导体显示技术有限公司 柔性显示面板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664732B2 (en) 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4417027B2 (ja) 2003-05-21 2010-02-17 株式会社半導体エネルギー研究所 発光装置
US20060091397A1 (en) * 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
KR101482762B1 (ko) 2012-12-17 2015-01-16 김기형 디스플레이 패널 보호용 필름
KR102108362B1 (ko) * 2013-10-25 2020-05-11 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102136790B1 (ko) * 2013-11-15 2020-07-23 삼성디스플레이 주식회사 플렉서블 디스플레이 장치와, 이의 제조 방법
KR20150090744A (ko) * 2014-01-29 2015-08-06 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2017138416A1 (ja) * 2016-02-08 2017-08-17 シャープ株式会社 有機ｅｌ表示装置
KR102659422B1 (ko) 2016-10-17 2024-04-22 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조 방법
KR20180064600A (ko) 2016-12-05 2018-06-15 삼성디스플레이 주식회사 플렉시블 유기 발광 표시 장치 및 그 제조방법
KR20180079503A (ko) 2016-12-30 2018-07-11 삼성디스플레이 주식회사 도전 패턴 및 이를 구비하는 표시 장치
JP6947536B2 (ja) 2017-05-26 2021-10-13 株式会社ジャパンディスプレイ 表示装置
CN108417608B (zh) * 2018-03-28 2021-03-09 上海天马微电子有限公司 一种柔性显示面板及显示装置
KR20200072376A (ko) * 2018-12-11 2020-06-22 삼성디스플레이 주식회사 표시 장치와 그의 구동 방법
US11699363B2 (en) * 2019-06-28 2023-07-11 Lg Display Co., Ltd. Stretchable display device

Also Published As

Publication number Publication date
JP2021033257A (ja) 2021-03-01
US20210066423A1 (en) 2021-03-04
CN112447795A (zh) 2021-03-05
EP3787031A1 (en) 2021-03-03
US11257884B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
KR20230128434A (ko) 유기발광 표시 장치
KR102555841B1 (ko) 표시 장치
KR102550520B1 (ko) 표시 장치
US11563074B2 (en) Display apparatus including power supply wire that contacts second electrode and method of manufacturing the same
KR20200115925A (ko) 표시 장치
EP3787031A1 (en) Display apparatus and method of manufacturing the same
KR20220036404A (ko) 표시 패널 및 표시 장치
CN110660812A (zh) 显示装置
KR20200098742A (ko) 표시 장치
CN111244136A (zh) 显示装置及其制造方法
US20230141982A1 (en) Display apparatus
US20230232686A1 (en) Display apparatus
US11088236B2 (en) Display apparatus
KR20210060715A (ko) 표시 장치 및 이의 제조 방법
US11024697B2 (en) Display apparatus and method of manufacturing the same
US20220254850A1 (en) Display device
KR20210054650A (ko) 윈도우 글라스, 이를 포함하는 표시 장치 및 이의 제조 방법
KR20200116568A (ko) 표시 장치
KR20200034889A (ko) 표시 장치 및 이의 제조 방법
CN111146253A (zh) 显示装置
KR20200047832A (ko) 표시 장치 및 이의 제조 방법
KR20200053716A (ko) 표시 장치
KR102606687B1 (ko) 표시 장치 및 이의 제조 방법
KR20210022802A (ko) 표시 장치
KR20220144018A (ko) 표시 장치