TW201419476A - 具有交錯排列的銲墊配線結構之半導體裝置 - Google Patents

Abstract

一種半導體裝置包括第一到第n層的多個第一金屬配線，其配置在基板上，以及多個銲墊配線，其配置在第一金屬配線上並包含第n+1層的金屬材質。銲墊配線在第一方向以交錯排列的外型配置，並具有長度在第二方向上延伸的矩形外型。多個外加配線沿第一方向配置在外加配線區域中，並包含第n+1層的金屬材質。外加配線區域配置於銲墊配線之間。多個銲墊可接觸銲墊配線的上表面。銲墊具有矩形外型，其在第一方向具有第一寬度及在第二方向上具有大於第一寬度的第一長度。

Description

具有交錯排列的銲墊配線結構之半導體裝置 【相關申請案】

本申請案主張2012年11月8日申請的韓國專利申請案第10-2012-0126154號的優先權，該案的全部揭露內容經援引而加入本案。

各個示範性實施例是有關於一種半導體裝置，且特別是有關於一種包含低電阻配線結構的顯示積體電路裝置。

顯示驅動積體電路(Display Driver Integrated Circuit,DDI)裝置是一種用來控制顯示模組的半導體裝置。也就是驅動訊號及資料訊號可以透過顯示驅動積體電路施加到顯示面板以顯示影像或動態影像。像是行動電話的裝置中所用的移動式顯示驅動積體電路可包括源極驅動積體電路(source driver IC)及閘極驅動積體電路(gate driver IC)。近來裝置像是各式各樣驅動積體電路及時序控制器(timing controller)已經被堆疊而成為單一晶片。由於顯示驅動積體電路可能被形成在顯示面板的一側，面對顯示面板的一側可能被形成在一相對長的矩形區域中。如上所述，考慮到顯示驅動積體電路為矩形且具有一對長邊的屬性，會希望能在狹窄區域中形成 低電阻配線。因此，考慮到具有一對長邊的顯示驅動積體電路的矩形外型，低電阻配線可被形成在狹窄區域。

示範實施例提供一種半導體裝置，其包括低電阻配線結構。

示範實施例提供一種顯示驅動積體電路，其包括低電阻配線結構。

根據一示範實施例，半導體裝置包括配置在基板上的第一到第n層的多個第一金屬配線，以及配置在第一金屬配線上並包含有第n+1層的金屬材質的多個銲墊配線。銲墊配線在第一方向上以交錯排列的外型配置且具有長度在垂直於第一方向的第二方向上延伸的矩形外型。多個外加配線在第一方向上配置在外加配線區域中並包含第n+1層的金屬材質。外加配線區域配置在上述多個銲墊配線之間。多個銲墊接觸銲墊配線的上表面。銲墊的矩形外型在第一方向上具有第一寬度，且在第二方向上具有大於第一寬度的第一長度。

在一實施例中，半導體裝置可以進一步包含覆蓋銲墊的上表面並電性耦接到銲墊配線的凸塊。

各凸塊的外型可覆蓋上述多個銲墊配線之一的至少一部分及靠近所述多個銲墊配線之一配置的外加配線的至少一部分的上部。

銲墊配線可具有第二寬度，第二寬度不變且大於銲墊在第一方向上的第一寬度。在第一方向上相鄰的銲墊配線在第二方向上的長度可彼此不同。

配置於在第一方向上相鄰的銲墊配線上的第一銲墊及第二銲墊可以以交錯排列的外型來配置。

半導體裝置可更包含多個切換裝置，其平行於第一方向配置在基板上的邊緣部份的上表面。上述多個第一金屬配線可各自連接上述多個切換裝置。

半導體裝置可更包含第一電路部，其鄰近切換裝置配置。第一電路部可包含第一到第n層的多個第二金屬配線。半導體裝置可更包含鄰近第一電路部配置的第二電路部。第二電路部可包含第一到第n層的多個第三金屬配線。

外加配線可具有多個線條外型，其自外加配線區域延伸，彎曲到第一及第二電路部，再自第一及第二電路部延伸到外加配線區域。

外加配線可包含多個介層接點和多個配線線路，介層接點電性連接到第二金屬配線並配置在外加配線區域中，且配線線路接觸介層接點。

根據一示範實施例，顯示驅動積體電路包含多個切換裝置和第一到第n層的多個第一金屬配線，該些切換裝置配置在基板的平行於第一方向的邊緣部的銲墊區域的表面上。第一金屬配線各自連接切換裝置。放大部配置在基板的放大區域。放大部包含第一到第n層的多個第二金屬配線。解碼部配置在基板的解碼區域上。解碼部包含第一到第n層的多個第三金屬配線。包含第n+1層的金屬材質的多個銲墊配線配置在第一金屬配線上。銲墊配線在第一方向以交錯排列的型態配置。銲墊配線具有長度在垂直於第一方向的第二方向上延伸的矩形外型。多個外加配線配置在外加配線區域並包含第n+1層的金屬材質，且外加配線區域配置在所述多個銲墊配線之間。外加配線在放大部中與第二金屬配線連接。多個銲墊接觸銲墊配線的上表面。銲墊具有矩形外型，矩形外型在第一方向有第一寬度，且在第二方向有大於第一寬度的第一長度。

顯示驅動積體電路可以更包含覆蓋上述多個銲墊的上表面並電 性耦接到銲墊配線的多個凸塊。

各上述多個凸塊可具有一外型，其覆蓋上述多個銲墊配線其中之一的至少一部分及鄰近上述多個銲墊配線其中之一配置的外加配線的至少一部分的上部。

外加配線可具有多個線條外型，其自外加配線區域延伸，彎曲到放大部及解碼部，並自放大部及解碼部延伸到外加配線區域。

外加配線可包括多個介層接點及接觸介層接點的配線線路，介層接點電性耦接到第二金屬配線並配置在外加配線區域中。

在一示範實施例中，提供了顯示驅動積體電路。顯示驅動積體電路包括多個切換裝置、第一到第n層的多個第一金屬配線、放大部及解碼部，切換裝置配置在基板的平行於第一方向的邊緣部份上的銲墊區域的表面，其中第一金屬配線各自連接到切換裝置，放大部配置在基板的放大區中且包含第一到第n層的多個第二金屬配線，解碼部配置在基板的解碼區中且包含第一到第n層的多個第三金屬配線。

此外，顯示驅動積體電路更包含多個第一銲墊配線及多個第二銲墊配線，其配置在第一金屬配線上並包含第n+1層的金屬材質，且其中第一及第二銲墊配線平行於第一方向配置，第一及第二銲墊配線在第一方向以交錯排列的外型配置，且第一及第二銲墊配線具有矩形外型，矩形外型在垂直於第一方向的第二方向上具有較長的邊長。

顯示驅動積體電路更包含鈍化層及多個凸塊金屬線，鈍化層包含絕緣材料並配置於第一及第二銲墊配線的上表面，凸塊金屬線在第一方向上配置於外加配線區域中並包含第n+1層的金屬材料，且其中外加金屬區域配置在第一及第二銲墊配線之間及第二銲墊配線之間。凸塊金屬線只配置在外加配線區域中位於第二銲墊配線及解碼部之間的區域。

而且，顯示驅動積體電路更包含多個介層接點、多個第一銲墊及多個第二銲墊及多個第一凸塊及多個第二凸塊，介層接點配置在外加配線區域，而其中凸塊金屬線透過介層接點連接放大部中的第二金屬線，第一銲墊及第二銲墊各自透過在鈍化層的銲墊部開口來接觸第一及第二銲墊配線的上表面，其中第一及第二銲墊在第一方向上以交錯排列的外型配置，且其中第一及第二銲墊具有第二方向上的邊長大於第一方向的邊長的矩形外型，第一凸塊及第二凸塊以交錯排列的狀態配置在鈍化層的上表面上，並各自與第一銲墊及第二銲墊接觸。第一及第二凸塊各自透過第一及第二銲墊與第一及第二銲墊配線電性接觸。

如上所述，根據示範實施例的半導體裝置在與銲墊連接的頂端金屬配線之間可包含外加配線區域。由於外加配線可設置在外加配線區域，在不擴大水平及垂直區域的情況下具有低電阻的配線可形成在狹窄的水平及垂直區域。因此，可製作出包含微小配線結構的高度整合半導體裝置。

d1、d2、d3‧‧‧長度

II’‧‧‧切面線

M1、M2、M3、M4、M5‧‧‧金屬材料

D1、W1、W2、W3、W4‧‧‧寬度

10‧‧‧顯示驅動積體電路

12‧‧‧源極驅動器

14‧‧‧閘極驅動器

16‧‧‧邏輯部

17‧‧‧行動顯示裝置

18‧‧‧記憶體

19‧‧‧系統

20‧‧‧電力佈線

110‧‧‧記憶體

120‧‧‧閂鎖部、資料閂鎖

130‧‧‧資料比較器

140‧‧‧位階移位區塊

150‧‧‧解碼部

160‧‧‧放大部

165‧‧‧銲墊部

170‧‧‧全域區塊

180‧‧‧編碼生成區塊

190‧‧‧灰階電壓生成器

195‧‧‧全域珈瑪電壓生成器

200‧‧‧基板

201‧‧‧切換裝置

202、206、208‧‧‧金屬介電層

204a、204b、204c、204d‧‧‧金屬配線

210a、210b‧‧‧銲墊配線

214‧‧‧鈍化層

216a、216b‧‧‧銲墊

218a、218b‧‧‧凸塊

240‧‧‧外加配線區域

248‧‧‧配線線路

250‧‧‧凸塊金屬線、金屬配線

252‧‧‧介層接點

300‧‧‧凸塊金屬線

300a‧‧‧介層接點

500‧‧‧通道驅動部

500a、500b、500n‧‧‧通道驅動器

1710‧‧‧顯示面板

1730‧‧‧顯示驅動積體電路

1732‧‧‧時序控制器

1734‧‧‧源極驅動器

1736‧‧‧電力轉換電路

1750‧‧‧軟式電路板

1752‧‧‧外部單元

1770‧‧‧主機板

1800‧‧‧顯示裝置

1810‧‧‧主機模組

1822‧‧‧影像控制器

1830‧‧‧顯示模組

1831‧‧‧顯示面板

1833‧‧‧時序控制器

1834‧‧‧閘極驅動器

1835‧‧‧直流電流轉換器

1837‧‧‧源極驅動器

1910‧‧‧匯流排

1930‧‧‧處理器

1950‧‧‧記憶體裝置

1970‧‧‧輸入輸出裝置

1990‧‧‧顯示裝置

1992‧‧‧顯示面板

1994‧‧‧驅動單元

自以下的詳細敘述伴隨附加圖式會更清楚瞭解本發明說明的、非限制用的示範實施例。

圖1是根據本發明的一示範實施例繪示一半導體裝置的平面方塊圖。

圖2是繪示圖1中源極驅動器之詳細單元的方塊圖。

圖3是根據本發明的一示範實施例繪示半導體裝置中供銲墊用之配線區域的佈線圖。

圖4是繪示圖3中外加配線區域的佈線圖。

圖5是圖3中根據線I-I’的切面圖。

圖6是根據本發明的一示範實施例繪示半導體裝置中銲墊配線區域的 佈線圖。

圖7是根據本發明的一示範實施例繪示包括顯示驅動積體電路的行動顯示裝置的示意圖。

圖8是根據本發明的一示範實施例繪示顯示裝置的示意圖。

圖9是根據本發明的一示範實施例繪示包括顯示裝置之系統的方塊圖。

下面在展示各式示範實施例時會伴隨附加的圖式進行更完整的敘述。然而本發明的示範實施例可以多種不同的形式實施，不應被理解為限制於這裡提出的示範實施例。在圖式中，層及區域的大小及相對大小可為了清楚有所誇大。全文中相似的元件符號是指相似的元件。

這邊所使用的「及/或」包括一個或多個相關所列元件的任意(any and all)組合。

應理解，當某一元件被提到是「連接」或「耦接」另一元件時，應被理解為所述元件可以直接連接或耦接另一元件，或可存在介於中間的元件。

這裡所使用的專門用語之目的僅為用以描述特定示範實施例，並非用以限制本發明概念。這邊使用的單數型態「一」、「所述」、「上述」也意圖包括多數型態，除非前後文清楚地指示為其他的意思。更應瞭解當本說明書中使用「包括」及/或「包含」用詞時，即具體指定所述的特徵、整體、步驟、操作、元件及/或構成要素的存在，但並不排除一或多個其他特徵、整體、步驟、操作、元件、構成要素及/或其組合的存在或附加。

也應指明在一些替代的實施中，區塊中所指明的功能/動作可以以 流程圖以外的順序發生。舉例來說，依據所需要的功能/動作，兩個連續陳列的區塊事實上可大致同時發生或有時所述區塊以相反的順序執行。

圖1是根據一示範實施例說明一半導體裝置的平面方塊圖。

圖1所繪示的半導體裝置是一顯示驅動積體電路(DDI)，其用以根據輸入的影像資料來驅動顯示面板，從而將對應該輸入影像資料的二維或三維影像呈現在顯示面板上。以下，將顯示驅動積體電路作為一示範實施例來加以解釋。然而根據示範實施例的半導體裝置可包含各式各樣具有交錯排列的銲墊配線結構的半導體裝置。

參照圖1，顯示驅動積體電路裝置10可包含例如是源極驅動器(source driver)12、閘極驅動器(gate driver)14、邏輯部(logic part)16、電力佈線(power routing)20、記憶體(memory)18等。

源極驅動器12可施加電壓訊號到顯示面板的各像素(pixel)。當閘極驅動器14施加脈衝訊號到顯示面板的閘極以產生開啟狀態時，源極驅動器12可透過通道驅動器來驅動顯示面板中的各資料線(亦即通道)以施加必要的電壓給顯示面板的像素。

當顯示面板中控制各像素之資料線的數量增加時，源極驅動器12所包括的通道驅動器的數量亦可能增加。

如圖1所繪示的，源極驅動器12例如可被形成在矩形區域中，上述矩形區域具有一對平行顯示面板的非常長的長邊，及一對垂直顯示面板的非常短的短邊。在這裡源極驅動器的長邊所延伸的方向可被稱為第一方向，而源極驅動器的短邊所延伸的方向可被稱為第二方向。

因為上述源極驅動器12的外型，施加電壓到各通道驅動器的配線線路(wiring line)在第一方向上會被大大的加長。因此，配線線路的電阻會增加。另外，當通道驅動器的數量增加時，會難以藉由配線線路來對 各通道施加電壓到目標等級。當增加配線線路的數量以降低配線線路的電阻時，需要一個區域來形成這些配線線路。因此，佔據源極驅動器的水平區域及縱向區域會不理想地增加。

閘極驅動器14可產生用來施加到對應顯示面板的各像素的閘極電極的電壓，並施加上述電壓到閘極配線。用來施加開啟訊號到閘極的閘極配線例如是逐個被選取，而產生的電壓可被施加到上述閘極配線上。閘極驅動器14可以設計為具有多個輸出終端的電路。一般來說，輸出終端的數目可取決於例如是顯示面板的解析度。

記憶體18可以是用來儲存輸入到源極驅動器12之影像資料的記憶體裝置，且記憶體18可包含例如是隨機存取記憶體(Random Access Memory,RAM)。舉例來說，記憶體18也可被稱為影像隨機存取記憶體或GRAM(Graphic Random Access Memory)，並可以在記憶體介面具有讀取作業及寫入作業的功能及對源極驅動器12的資料傳輸功能。記憶體18的容量可根據例如是顯示器的解析度及可表現的顏色數量來變化。

儘管沒有特別繪示於圖1，顯示驅動積體電路10可更包含例如直流轉換器(DC/DC converter)、時序控制器(timing controller)、灰階電壓生成電路(gray scale voltage generating circuit)及全域電壓生成電路(global voltage generating circuit)等。

圖2是說明圖1中源極驅動器之詳細元件的方塊圖。

參照圖2，源極驅動器12可包括例如是全域區塊(global block)170及通道驅動部(channel driver part)500。通道驅動部500可包括例如是各通道驅動器500a至500n。

基於電力佈線，全域區塊170可根據生成的編碼(digital code,CODE)來生成例如多個脈衝寬度調變訊號(Pulse Width Modulation signal, PWM signal)(Track<0：m-1>,m是大於或等於2的整數)及k(大於等於2的整數)個全域珈瑪電壓訊號(A1到Ak)。多個通道可各自回應例如多個脈衝寬度調變訊號(Track<0：m-1>)、k個全域珈瑪電壓訊號(A1到Ak)、及數位影像資料，來各自驅動在顯示面板上形成的多個資料線路。

全域區塊170可以例如是全通道的公用區塊(common block)且可包含編碼生成區塊(code generating block)180、灰階電壓生成器(gray voltage generator)190及全域珈瑪電壓生成器(global gamma voltage generator)195。

通道驅動部500可包含例如記憶體110、閂鎖部(latch part)120、資料比較器(data comparator)130、位階移位器區塊(level shifter block)140、解碼部(decoder part)150、放大部(amp part)160及銲墊部(pad part)165。

在通道驅動部500中，驅動資料線的線路可以被叫做例如通道驅動器500a至500n。因此，在通道驅動部500中，例如可包含數量和資料線的數量相同的通道驅動器500a到500n。各通道驅動器500a至500n可包含例如記憶體110的線路、資料閂鎖120、資料比較器130、第一及第二位階移位區塊140、解碼部150、放大部160及銲墊部165。

圖3是根據本發明概念的一實施例說明半導體裝置中供銲墊用之配線部分的佈線圖。圖4是說明圖3中外加配線區域的佈線圖。圖5是圖3中根據線I-I’的切面圖。

為了繪示外加配線區域，圖4的佈線圖排除了凸塊及外加配線。

圖3是圖2中源極驅動器中部份的通道驅動部。參照圖3，源極驅動器12中通道驅動部500所包含的各組成元件可例如被配置在基板上。銲墊部165可例如被裝配於基板的邊緣部份，而放大部160、解碼部150、 位階移位區塊140、資料比較器130、資料閂鎖120及記憶體110可例如一個接一個從銲墊部165被裝配到基板的中央部份。

因為銲墊部165可配置於源極驅動器12的邊緣部份，銲墊部165可例如被配置於顯示驅動積體電路的邊緣部份。各銲墊部165可包含例如下層配線(包含切換裝置201和與其連接的接點及線路)和連接下層配線的銲墊配線210a及210b。因為頂端的連接配線可以是用來連接上部份銲墊的配線，頂端的連接配線在這裡可以例如被稱為銲墊配線。此外，例如可以提供接觸銲墊配線210a及210b的上表面部份的銲墊216a及216b，及透過銲墊216a及216b與銲墊配線210a及210b電性接觸的銲墊凸塊218a及218b。

切換裝置201可包含例如是PN二極體(PN diode)或互補金氧半電晶體(CMOS transistor)。如圖所示，各切換裝置201可具有例如平行於第一方向且安排在基板的邊緣部份的外型。各切換裝置201可例如提供在基板的表面。因此，連接到切換裝置201的下層配線可具有例如從基板表面垂直堆疊到頂端銲墊配線下表面之外型。

銲墊配線210a及210b可電性耦接到切換裝置201。舉例來說，銲墊配線210a及210b可以各自電性連接到其中一個切換裝置201。

為了形成半導體裝置，例如可使用藉由多層堆疊而得的金屬配線作為各連接配線。舉例來說，由於銲墊配線210a及210b可電性連接到銲墊及凸塊來輸入/輸出訊號自/到外界，銲墊配線210a及210b可以包含配置在最上面部份的頂端金屬。舉例來說，參照圖5，當顯示驅動積體電路包含堆疊5層的金屬配線204a、204b、204c、204d、210a時，銲墊配線210a及210b可包括位於最頂端的第5層金屬材料210a(M5)，金屬配線204a、204b、204c、204d、210a可以被形成在金屬間介電層202、206、208上。

參照圖4及圖5，當銲墊配線210a及210b之一可以電性連接到一個切換裝置201時，電子訊號可以透過銲墊配線210a及210b輸入或輸出到切換裝置201。因此，銲墊配線210a及210b可以例如平行第一方向而配置在基板200的邊緣部份。也就是說，銲墊配線210a及210b可以例如平行於基板200的長邊來配置。此外，銲墊配線210a及210b可以具有例如是自基板200的邊緣部份往基板200的中央部份延伸的線條外型。

為了預防由於銲墊配線與銲墊配線彼此之間電性接觸而發生的橋接缺陷(bridge defect)，銲墊配線210a及210b的邊緣部份可以按照以下方式形成，例如，從平面圖觀之，其位置在第一方向上交錯排列。換句話說，相鄰的銲墊配線210a及210b可以例如被形成為在第二方向具有不同的長度。以下例如將長度相對較短的銲墊配線稱為第一銲墊配線，而將長度相對較長的銲墊配線稱為第二銲墊配線。

舉例來說，和沿著第一方向安排的切換裝置201中的奇數編號位置的切換裝置201連接的配線可以是第一銲墊配線210a。第一銲墊配線210a可以具有例如是各部份均不變的寬度。第一銲墊配線210a例如可以包含第一銲墊形成區域，其用來形成連接凸塊的銲墊。

此外，和沿著第一方向安排的切換裝置中偶數編號位置之切換裝置201連接的配線可以是第二銲墊配線210b。第二銲墊配線210b可例如包含延長區域及第二銲墊形成區域。延長區域可以例如是除了銲墊以外的區域，而第二銲墊形成區域可以是供銲墊形成的區域。第二銲墊配線210b可以例如具有各部份均不變的寬度。也就是說，延長區域及第二銲墊形成區域可以例如具有一樣的寬度。

在以上描述中，第一銲墊配線210a可裝備在奇數編號位置，而較第一銲墊配線210a長的第二銲墊配線210b可裝備在偶數編號位置。然 而，在一示範實施例中可替換為第二銲墊配線裝備在奇數編號位置，而較第二銲墊配線210b短的第一銲墊配線210a可裝備在偶數編號位置，但不限於此。

第一銲墊配線210a可具有線條外型，例如在第一方向具有第二寬度W2且在第二方向具有第二長度d2。第二長度d2可以例如是大於第二寬度W2。因此，第一銲電配線210a可以具有例如是在第二方向具有線條外型的矩形外型。

第二銲墊配線210b可具有線條外型，例如是在第一方向具有第二寬度W2且在第二方向具有第三長度d3。在這情況下，第三長度d3可以例如是大於第二長度d2。因此，第二銲墊配線210b可以具有矩形形狀，其寬度和第一銲墊配線210a相同而其長度較第一銲墊配線210a長。

當第一及第二銲墊配線210a及210b的第二寬度減少時，介於第一及第二銲墊配線210a及210b之間的外加配線區域240也可增加。因此，第一及第二銲墊配線210a及210b的第二寬度可減少。然而如圖所示，由於銲墊216a及銲墊216b可能會形成在第一及第二銲墊配線210a及210b上，第一及第二銲墊配線210a及210b不可具有較銲墊216a及216b之第一寬度W1小的寬度。那就是說，第一及第二配線銲墊210a及210b的最小寬度可以例如是大於或等於銲墊216a及銲墊216b的第一寬度W1。如上所述，第一及第二銲墊配線210a及210b的第二寬度W2可以由第一寬度W1決定，第一寬度W1也就是銲墊216a及216b與第一及第二銲墊配線210a及210b的上部接觸的寬度。

當第一寬度W1減少時，第二寬度W2也可以減少。舉例來說，可以在第一寬度W1的兩側各自加上特定寬度的邊緣區域而得到較大的第二寬度W2。舉例來說，可以在第一寬度W1的兩側各自加上約0.3到約5 微米(μm)的邊緣區域而得到第二寬度W2。

儘管在下文可解釋，銲墊216a及216b的第一寬度W1可以例如是小於銲墊216a及216b的第一長度。銲墊216a及216b可具有例如長邊在第二方向的矩形形狀。如上所述，當銲墊216a及216b的外型是長邊在第二方向的矩形時，第一寬度W1可能會大幅的減少。因此，第二寬度W2也可能會減少。

同時，第二寬度W2可例如具有較D1小的寬度，D1是與第一銲墊配線210a電性連接的切換裝置所佔用的區域在第一方向上的寬度。當第一銲墊配線210a的第二寬度W2降低到很小的程度時，很難使線路免於靜電放電(Electro-Static Discharge,ESD)。因此，第二寬度W2應具有足夠的寬度以避免靜電放電。

第一及第二銲墊配線210a及210b可具有例如是自半導體裝置的邊緣部份上的切換裝置部延伸到半導體裝置的放大部160及解碼部150上的外型。

在第一及第二銲墊配線210a及210b的上表面上，可提供絕緣材質的鈍化層214。舉例來說，在第一及第二銲墊配線210a及210b的上表面上所形成的鈍化層214的部份區域上，可提供具有孔洞形狀的銲墊開口部。在銲墊開口部中，可以提供銲墊216a及216b。以下接觸第一銲墊配線210a的上表面的銲墊可以例如被稱作第一銲墊216a，而接觸第二銲墊配線210b的上表面的銲墊可以例如被稱作第二銲墊216b。第一及第二銲墊216a及216b可以包含例如是和凸塊相同的金屬材質。

在各第一銲墊配線210a的上表面上，可提供一或多個第一銲墊216a。從平面圖中觀之，第一銲墊216a可以例如是長邊在第二方向上的矩形。舉例來說，從平面圖觀之第一銲墊216a可以是在第一方向上具有第一 寬度W1且在第二方向上具有大於第一寬度W1的第一長度d1之矩形。第一寬度W1可以例如比第二寬度W2短。

在各第二銲墊配線210b的上表面上，可以提供一或多個第二銲墊216b。從平面圖觀之，第二銲墊216b可以例如是長邊在第二方向上的矩形。舉例來說，從平面圖觀之第二銲墊216b可以是在第一方向上具有第一寬度W1且在第二方向上具有大於第一寬度W1的長度之矩形。如上所述，第一銲墊及第二銲墊216a及216b的長度可以彼此相同或不同。那就是說，第一銲墊及第二銲墊216a及216b可以例如具有彼此相同或不同的大小。

第一及第二銲墊216a及216b可例如以交錯排列的形式配置而不在第一方向上重疊。此外，分別自第一及第二銲墊216a及216b延伸的長軸方向可以例如與自下層的第一及第二銲墊配線210a及210b延伸的長軸方向相同。

如圖所繪示，第一及第二銲墊216a及216b可例如是長邊在第二方向上的矩形。因此，在和一般具有長邊在第一方向上的銲墊結構比較時，第一及第二銲墊216a及216b可例如具有更小的寬度。舉例來說，依照示範實施例的第一及第二銲墊216a及216b可具有一般結構的銲墊轉九十度後的外型。

如上所述，根據第一及第二銲墊216a及216b的外型，例如在第一及第二銲墊216a及216b下所形成的第一及第二銲墊配線210a及210b的外型及線寬可以被決定。那就是說，透過具有極小的第一寬度的第一及第二銲墊216a及216b的形成，第一及第二銲墊配線210a及210b的第二寬度也可減少。

舉例來說，在鈍化層214的上表面上，可以提供各自與第一及第二銲墊216a及216b接觸的凸塊218a及218b。凸塊218a及218b可包含例 如是與第一銲墊216a接觸的第一凸塊218a和與第二銲墊216a接觸的第二凸塊218b。在第一銲墊配線210a的其中之一上，至少提供例如是第一凸塊218a的其中之一。此外，在第二銲墊配線210b的其中之一上，至少提供例如是第二凸塊218b(參照圖3)的其中之一。

第一及第二凸塊218a及218b可例如在第一方向上以交錯排列的狀態配置。

第一凸塊218a可例如被形成在偏離第一銲墊配線210a上部的寬闊區域上。因此，第一凸塊218a可例如安置在第一銲墊配線210a及凸塊金屬線250上，凸塊金屬線250是配置於第一銲墊配線210a四周的外加配線。第二凸塊218b可例如被形成在偏離第二銲墊配線210b上部的寬闊區域上。因此，第二凸塊218b可例如安置在第二銲墊配線210b及凸塊金屬線250上，凸塊金屬線250是配置於第二銲墊配線210b四周的外加配線。

一般來說，當第一及第二銲墊配線之間沒有提供金屬圖案時，安置在偏離銲墊配線上部位置的凸塊結構不包含下層的金屬圖案而僅包含鈍化層，並可能具有不穩定的結構。因此，通常將實質上不用於電路運作的虛設(dummy)金屬圖形形成在第一及第二銲墊配線之間。

舉例來說，在示範實施例中第一及第二銲墊配線210a及210b之間，可配置凸塊金屬線150，其可成為實質上用於電路運作的外加配線。當凸塊金屬線250可被配置在第一及第二凸塊218a及218b之下時，額外的虛設金屬圖形可以是不必要的。此外，因為可以設置凸塊金屬線250，第一及第二凸塊218a及218b可具有相當穩定的結構。

兩個相鄰的第一及第二銲墊配線210a及210b可以例如在第一方向上彼此間隔第三寬度W3。此外，相鄰的第二銲墊配線210b可以例如在第一方向上彼此間隔第四寬度W4。

如上所述，當銲墊的外型被改變而成為長邊在第二方向上的矩形時，下層的第一及第二銲墊配線210a及210b可以均一的寬度延伸，並具有長邊在第二方向上的矩形外型。藉由改變銲墊的外型，第一及第二銲墊216a及216b的第一寬度W1可被減少，且第一及第二銲墊配線210a及210b的第二寬度W2可被減少。因此，可以充分確保介於第一及第二銲墊配線210a及210b之間的第三寬度W3及介於第二銲墊配線210b之間的第四寬度W4足夠大。

外加配線區域240可設置提供在第一及第二銲墊配線210a及210b之間，及第二銲墊配線210b之間。外加配線區域240可包含例如是切換裝置201的上部。外加配線區域240的面積可例如根據第一及第二銲墊216a及216b之寬度W1的減少來擴大。

在外加配線區域240中，包含例如是頂端金屬的金屬配線250可外加地提供。在外加配線區域240中提供的金屬配線250可例如是透過配置在基板的電路電性耦接到切換裝置。

下面將詳細說明可包含在外加配線區域的金屬配線。

再參照圖3，基板200中的放大部160及解碼部150延伸自切換裝置201。

組成放大部160的電路可包含例如頂端金屬以外的下層金屬配線及包含頂端金屬材料的凸塊金屬線250。

凸塊金屬線250可包含例如與第一及第二銲墊配線210a及210b相同的金屬材質。舉例來說，當總共五層的金屬配線被包含在半導體裝置中，凸塊金屬線250可以由第五層的金屬材料(M5)形成。當凸塊金屬線250可例如是利用頂端低電阻金屬材料所形成時，電力的施予可變得相對容易，且凸塊金屬線250可具有低電阻。凸塊金屬線250可例如是透過介層 接點252連接到下層的放大器電力線。因此，凸塊金屬線250可作為額外的放大器電力線。此外，因為凸塊金屬線250可具有和下層的放大器電力線並聯的結構，可實現具有低電阻的電力配線。

凸塊金屬線250例如可作為安置在外加配線區域240中的至少一金屬配線。如圖所繪示的，凸塊金屬線250可被安置在例如是外加配線區域240(參照圖4)及解碼部150上。解碼部150可例如配置為與位階移位區塊140在第一方向上平行。在此情況下，凸塊金屬線250可例如安置在外加配線區域240、解碼部150及位階移位區塊140上。

連接凸塊金屬線250及下層配線線路248的介層接點252可例如被安置在外加配線區域240內。那就是說，介層接點252可不被提供在解碼部150及位階移位區塊140上。因此，儘管凸塊金屬線250可安置在組成解碼部150及位階移位區塊140的線路上，也不會影響組成解碼部150及位階移位區塊140的電路佈線及組成。

如上所述，凸塊金屬線250可設置在例如是介於第一及第二銲墊配線210a及210b之間的外加配線區域240內。透過凸塊金屬線250的設置，施加電壓到放大部160之配線線路的總電阻可以被降低。因此，目標電力可被施加到放大部160。

組成解碼部150的電路可例如不包括頂端的金屬，而所述電路可利用安置在頂端金屬下方的金屬配線來組成。舉例來說，當總共五層的金屬配線被包含在半導體裝置中，組成解碼部150的金屬配線可利用第五層金屬材料下的第一層到第四層的金屬材料M1到M4來形成。那就是說，組成解碼部150的金屬配線可安置在第一及第二銲墊配線210a及210b之下。包括在解碼部150的金屬配線可包括例如是具有微小線寬的多個密集安排的金屬線來作為解碼器的電力佈線。

當金屬配線額外利用頂端金屬來形成，會額外需要連接解碼器金屬線及頂端金屬配線的區域，而可能增加用來形成半導體裝置的水平及垂直區域。另外，當解碼部150的金屬配線可藉由額外堆疊金屬配線來形成時，會增加用來形成半導體裝置的水平及垂直區域。因此，解碼部150的金屬配線可以利用例如是頂端金屬以下的金屬來形成。

如上所述，由於形成解碼部150的電路可以不包含頂端金屬，凸塊金屬線250可具有往解碼部150上部延伸的外型。

如圖所示，凸塊金屬線250可具有例如是延伸自外加配線區域240的線條外型，彎折到解碼部150，然後自解碼部150上方延伸到外加配線區域240。凸塊金屬線250可包括例如是一條或多條線。然而凸塊金屬線250的外型並不限於上述外型。

如上所述，藉由提供包含頂端金屬的凸塊金屬線250，可提供目標電力到各顯示面板的通道。舉例來說，在長邊在第一方向上及短邊在第二方向上的區域裡提供源極驅動器12可能是必要的，而形成源極驅動器12以便施加電力到非常大量的通道也可能是必要的。因此，透過提供具有凸塊金屬線250的源極驅動器12，可增加源極驅動器12的效能。

此外，由於凸塊金屬線250可被提供在介於銲墊配線210a及210b之間的外加配線區域240及解碼部150上，就不需要用來形成凸塊金屬線250的外加水平區域及外加垂直區域。因此，可在小區域內設置用來供應電力的低電阻配線而不需要擴大的水平及垂直區域。

圖6是根據本發明的一示範實施例說明半導體裝置中銲墊配線區域的佈線圖。

圖6所繪示的半導體裝置除了凸塊金屬線外可以和參照圖1到圖5的說明相同。

參照圖6，凸塊金屬線300可例如是僅配置在介於第二銲墊配線210b及解碼部150之間的外加配線區域240。

當切換裝置之間的距離顯著減少且第一及第二銲墊配線210a及210b之間的距離減少，第一及第二銲墊配線210a及210b之間的第三寬度也例如會大量減少。在這個情況下，外加配線區域240中介於第一及第二銲墊配線210a及210b之間就無法確保有供金屬配線形成的足夠空間。

然而，就算在上述這個情況，還是可以確保介於第二配線210b之間的第四寬度W4大於或等於至少一個切換裝置在第一方向上佔據的寬度D1。

如圖所示，凸塊金屬線300可以例如僅配置在介於第二銲墊配線210b之間的外加配線區域240上及解碼部150上。

在一示範實施例中，凸塊金屬線300可利用介層接點300a來和包含下層金屬配線的放大電力線連接。連接凸塊金屬線300的介層接點300a可以安置在外加配線區域240。

如圖所示，凸塊金屬線300可具有例如是多個線條外型自外加配線區域240延伸，彎曲到解碼部150上，並自解碼區150延伸到外加配線區域240。然而，凸塊金屬線300的外型不限於上述外型。

圖7是根據本發明概念的一示範實施例說明包括顯示驅動積體電路的行動顯示裝置的示意圖。

參照圖7，行動顯示裝置17可包含例如顯示面板1710、顯示驅動積體電路1730、軟性電路板(Flexible Printed Circuit,FPC)1750及主機板1770。

顯示驅動積體電路1730可包括例如用來施加源極電流到顯示面板1710的源極驅動器1734、用來施加源極電壓到源極驅動器1734的電力 轉換電路1736及提供時序訊號給源極驅動器1734及電力轉換電路1736的時序控制器(timing controller,TCON)1732。顯示驅動積體電路可包含例如源極驅動器1734，其具有包含銲墊的配線結構的放大器結構及外加配線結構。因為顯示驅動積體電路1730可在相同的平面區域具有低電阻配線，穩定的電力供應是可能的，且可得到高可靠度。因此，包含顯示驅動積體電路1730的行動顯示裝置17的效能會增加。

圖8是根據本發明的一示範實施例說明顯示裝置的示意圖。

參照圖8，顯示裝置1800可包含例如顯示模組1830及操控顯示模組1830的主機模組1810。

主機模組1810可包括例如影像控制器1822。

顯示模組1830可包括例如顯示面板1831、時序控制器(TCON)1833、直流電流轉換器1835、源極驅動器1837及閘極驅動器1834。顯示面板1831可包括例如是安排在第一方向上的多個閘極線路及安排在第二方向上的多個資料線路。在這情況下，第二方向可以例如是垂直於第一方向。顯示面板1831可包括例如多個像素。在一實施例中，所述多個像素可被連接到所述多個閘極線路及所述多個資料線路以形成一矩陣外型。

閘極驅動器1834可例如在各畫面中一個一個地施加閘極訊號到所述多個閘極線路。源極驅動器1837可例如施加包含顏色訊息的資料訊號到所述多個資料線路。所述多個像素例如可從閘極驅動器1834接收閘極訊號、可被驅動及可從源極驅動器1837接受資料訊號來顯示對應的影像。資料訊號可以是電流圖形，而源極驅動器1837可控制電流的數量來控制RGB訊號的數量。源極驅動器1837可包括例如是和包含銲墊的配線及外加配線結構的放大器結構相同的結構

近期當顯示面板的解析度及大小增加，由源極驅動器1837提供 的電力負擔會增加。因此，源極驅動器1837必須能夠施加高電力。因為根據示範實施例的源極驅動器可具有低電阻的配線，穩定的電力供應是可行的。

圖9是根據本發明的一示範實施例說明包含顯示裝置之系統的方塊圖。

參照圖9，系統19可例如包含處理器1930、記憶體裝置1950、輸入輸出裝置1970及顯示裝置1990。

處理器1930可執行多種運算功能，例如像是執行特定的軟體實施特定的計算或任務。舉例來說，處理器1930可以是微處理器(microprocessor)或中央處理器(Central Processing Unit,CPU)。處理器1930可例如透過匯流排(bus)1910連接到記憶體裝置1950。處理器1930可透過例如是位址匯流排、控制匯流排、資料匯流排等連接到記憶體裝置1950及顯示裝置1990來執行電子通信。在一示範實施例中，處理器1930可連接到擴充匯流排，例如像是PCI匯流排(Peripheral Component Interconnect bus,PCI bus)。舉例來說，記憶體裝置1950可包括揮發性記憶體(volatile memory)裝置，像是動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)。此外，記憶體裝置1950可包括例如是靜態隨機存取記憶體(Static Random Access Memory,SRAM)及非揮發性記憶體裝置，像是可消除可程式唯讀記憶體(Erasable Programmable Read-Only Memory,EPROM)、電性可消除可程式唯讀記憶體(Electrically Erasable Programmable Read-Only Memory,EEPROM)、快閃記憶體裝置(flash memory device)等。記憶體裝置1950可儲存處理器1930執行的軟體。

輸入輸出裝置(Input/Output apparatus,I/O)1970可連接到匯流排1910並可包含輸入裝置(例如像是鍵盤或滑鼠)、輸出裝置(像是印表機)。 處理器1930可控制輸入輸出裝置1970的運作。

顯示裝置1990可例如透過匯流排1910連接到處理器1930。如上所述，顯示裝置1990可包含例如顯示面板1992，其包含連接多個閘極線路及資料線路的多個像素、用來驅動顯示面板1992的驅動單元1994。驅動單元1994可包含例如時序控制器、源極驅動器、閘極驅動器及給顯示驅動器的電源轉換電路。

顯示裝置1990可包含例如是圖7所繪示的行動顯示裝置17及圖8所繪示的顯示裝置1800。

舉例來說，系統19可以是透過顯示裝置1990來提供影像給使用者的任意電子裝置，其包含行動電話、智慧型手機、電視、個人數位助理(Personal Digital Assistant,PDA)、MP3播放器、筆記型電腦、桌上型電腦、數位攝影機等。

如上所述，根據示範實施例所提供的半導體裝置具有較低的接點電阻。半導體裝置可以用於記憶體裝置，例如像是動態隨機存取記憶體裝置。

伴隨所敘述的本發明概念的示範實施例，更要注意到的是，在不偏離申請專利範圍的邊界及界線所定義之本發明的精神及範圍之下，各種不同的修改對於本發明所屬技術領域中具有通常知識者來說是顯而易知的。

120‧‧‧閂鎖部、資料閂鎖

130‧‧‧資料比較器

140‧‧‧位階移位區塊

150‧‧‧解碼部

160‧‧‧放大部

165‧‧‧銲墊部

201‧‧‧切換裝置

210a、210b‧‧‧銲墊配線

216a、216b‧‧‧銲墊

218a、218b‧‧‧凸塊

248‧‧‧配線線路

250‧‧‧凸塊金屬線、金屬配線

Claims (10)

1. 一種半導體裝置，包括：第一到第n層的多個第一金屬配線，配置於基板上；多個銲墊配線，配置於所述第一金屬配線上，且包含第n+1層的金屬材質，所述銲墊配線在第一方向上以交錯排列的外型配置，並具有長度沿著垂直所述第一方向的第二方向延伸的矩形外型；多個外加配線，在所述第一方向上配置於外加配線區域，且所述外加配線包含所述第n+1層的金屬材質，所述外加配線區域配置於所述多個銲墊配線之間；以及多個銲墊，其接觸所述銲墊配線的上表面，所述銲墊為矩形，所述矩形在所述第一方向上具有第一寬度，且在所述第二方向上具有較所述第一寬度長的第一長度。
2. 如申請專利範圍第1項所述的半導體裝置，更包括多個凸塊，覆蓋所述銲墊的上表面，並電性耦接於所述銲墊配線。
3. 如申請專利範圍第2項所述的半導體裝置，其中所述凸塊中的每一者具有一外型，所述外型覆蓋所述銲墊配線的其中之一的至少一部分，並覆蓋鄰近上述銲墊配線配置的所述外加配線的至少一部分的頂部。
4. 如申請專利範圍第1項所述的半導體裝置，其中所述銲墊配線具有第二寬度，所述第二寬度是固定的，且大於所述銲墊在所述第一方向上的所述第一寬度，且其中在所述第一方向上相鄰的銲墊配線在所述第二方向具有彼此不同的長度。
5. 如申請專利範圍第1項所述的半導體裝置，其中在第一方向上相鄰的所述銲墊配線上配置有第一銲墊及第二銲墊，且所述第一銲墊及所述第二銲墊以交錯排列的形式配置。
6. 如申請專利範圍第1項所述的半導體裝置，更包括多個切換裝置，其平行於所述第一方向配置在所述基板的邊緣部的上表面，所述第一金屬配線各自與所述切換裝置連接。
7. 如申請專利範圍第6項所述的半導體裝置，更包括：第一電路部，配置於所述切換裝置旁，所述第一電路部包括第一至第n層的多個第二金屬配線；以及第二電路部，配置於所述第一電路部旁，所述第二電路部包括第一至第n層的多個第三金屬配線。
8. 如申請專利範圍第7項所述的半導體裝置，其中所述外加配線具有多個線條外型，所述多個線條外型自所述外加配線區域延伸，彎曲到所述第一電路部及所述第二電路部上，再自所述第一電路部及所述第二電路部上延伸到達所述外加配線區域。
9. 如申請專利範圍第7項所述的半導體裝置，其中所述外加配線包括：多個介層接點，電性連接所述第二金屬配線，並配置於所述外加配線區域；以及多個配線線路，接觸所述介層接點。
10. 一種顯示驅動積體電路，包括：多個切換裝置，配置於銲墊區域的表面，所述銲墊區域位於平行於第一方向的基板的邊緣區域；第一到第n層的多個金屬配線，所述金屬配線各自與所述切換裝置連接；放大部，配置在所述基板的放大區，所述放大部包含第一到第n層的多個第二金屬配線；解碼部，配置在所述基板的解碼區，所述解碼部包括第一到第n層的 多個第三金屬配線；多個銲墊配線，配置在所述第一金屬配線上，並包含第n+1層的金屬材質，所述銲墊配線在所述第一方向上以交錯排列的外型配置，所述銲墊配線具有長度沿著垂直所述第一方向的第二方向延伸的矩形外型；多個外加配線，配置在外加配線區域上，並包含第n+1層的所述金屬材質，所述外加配線區域配置在所述銲墊配線之間，所述外加配線與所述放大部中的所述第二金屬配線連接；以及多個銲墊，接觸所述銲墊配線的上表面，所述銲墊具有矩形外型，所述矩形外型在所述第一方向上具有第一寬度，並在所述第二方向上具有較所述第一寬度長的第一長度。