KR20130026208A - 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치 - Google Patents

디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20130026208A
KR20130026208A KR1020110089691A KR20110089691A KR20130026208A KR 20130026208 A KR20130026208 A KR 20130026208A KR 1020110089691 A KR1020110089691 A KR 1020110089691A KR 20110089691 A KR20110089691 A KR 20110089691A KR 20130026208 A KR20130026208 A KR 20130026208A
Authority
KR
South Korea
Prior art keywords
driver
semiconductor die
gray
data
voltages
Prior art date
Application number
KR1020110089691A
Other languages
English (en)
Inventor
임헌
이승정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110089691A priority Critical patent/KR20130026208A/ko
Priority to US13/597,682 priority patent/US20130057531A1/en
Publication of KR20130026208A publication Critical patent/KR20130026208A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0272—Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

디스플레이 구동 회로는 반도체 다이, 로직 제어부, 계조 전압 발생부 및 구동부를 포함한다. 로직 제어부는 반도체 다이의 중앙부에 형성되고, 제어 신호에 기초하여 디스플레이 구동 회로를 제어한다. 계조 전압 발생부는 반도체 다이의 가장자리부에 형성되고, 입력 전압에 기초하여 복수의 계조 전압들을 발생한다. 구동부는 로직 제어부와 계조 전압 발생부 사이의 반도체 다이에 형성되고, 복수의 계조 전압들 및 데이터에 기초하여 복수의 구동 전압들을 발생한다.

Description

디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치{DISPLAY DRIVING CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치에 관한 것이다.
디스플레이 장치는 이미지를 표시하는 디스플레이 패널 및 상기 디스플레이 패널을 구동시키는 구동 회로를 포함한다. 상기 구동 회로는 디스플레이 패널의 데이터 라인에 전압 신호를 인가하는 데이터 드라이버 및 디스플레이 패널의 게이트 라인을 활성화시키는 게이트 드라이버를 포함한다. 상기 데이터 드라이버는 집적 회로(integrated circuit; IC) 칩의 형태로 제공될 수 있으며, 반도체 공정 기술이 발전함에 따라 데이터 드라이버 IC의 크기를 감소시키기 위한 다양한 방법들이 제안되고 있다.
본 발명의 일 목적은 소자들의 레이아웃(layout)을 변경하여 크기가 감소된 디스플레이 구동 회로를 제공하는 것이다.
본 발명의 다른 목적은 상기 디스플레이 구동 회로를 포함하는 디스플레이 장치를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 디스플레이 구동 회로는 반도체 다이, 로직 제어부, 계조 전압 발생부 및 구동부를 포함한다. 상기 로직 제어부는 상기 반도체 다이의 중앙부에 형성되고, 제어 신호에 기초하여 디스플레이 구동 회로를 제어한다. 상기 계조 전압 발생부는 상기 반도체 다이의 가장자리부에 형성되고, 입력 전압에 기초하여 복수의 계조 전압들을 발생한다. 상기 구동부는 상기 로직 제어부와 상기 계조 전압 발생부 사이의 상기 반도체 다이에 형성되고, 상기 복수의 계조 전압들 및 데이터에 기초하여 복수의 구동 전압들을 발생한다.
상기 반도체 다이는 제1 방향과 평행한 제1 변 및 제2 방향과 평행한 제2 변을 가지도록 형성되며, 상기 계조 전압 발생부는 상기 반도체 다이의 제1 변에 인접하여 상기 제1 방향으로 배치될 수 있다. 이 경우, 상기 제1 변은 상기 제2 변보다 짧을 수 있다.
상기 디스플레이 구동 회로는 상기 입력 전압을 수신하는 전압 입력 패드부를 더 포함할 수 있다. 상기 수신된 입력 전압은 상기 전압 입력 패드부에 포함되는 전압 입력 패드들이 배치되는 상기 반도체 다이의 활성면 상에 형성되는 배선층을 통하여 상기 계조 전압 발생부에 제공될 수 있다.
상기 배선층은 복수의 금속 배선들 및 절연층을 포함할 수 있다. 상기 복수의 금속 배선들은 상기 반도체 다이의 활성면 상에 형성되며, 상기 전압 입력 패드들과 상기 계조 전압 발생부를 전기적으로 연결할 수 있다. 상기 절연층은 상기 복수의 금속 배선들 상에 형성될 수 있다.
상기 디스플레이 구동 회로는 상기 제어 신호 및 차동 신호의 형태로 제공되는 상기 데이터를 수신하는 신호 입력 패드부를 더 포함할 수 있다. 상기 로직 제어부는 상기 차동 신호의 형태로 수신된 데이터를 비교하는 비교 블록을 포함할 수 있다.
상기 계조 전압 발생부는 제1 방향과 평행한 상기 반도체 다이의 제1 변에 인접하여 상기 제1 방향으로 배치되고 상기 복수의 계조 전압들 중 제1 계조 전압들을 발생하는 제1 계조 전압 발생부, 및 상기 반도체 다이의 제1 변과 대향하는 제2 변에 인접하여 상기 제1 방향으로 배치되고 상기 복수의 계조 전압들 중 제2 계조 전압들을 발생하는 제2 계조 전압 발생부를 포함할 수 있다. 상기 구동부는 상기 로직 제어부와 상기 제1 계조 전압 발생부 사이의 상기 반도체 다이에 배치되는 제1 구동부, 및 상기 로직 제어부와 상기 제2 계조 전압 발생부 사이의 상기 반도체 다이에 배치되는 제2 구동부를 포함할 수 있다.
상기 제1 구동부 및 상기 제2 구동부는 제2 방향을 따라 배치되는 복수의 드라이버 셀들을 각각 포함할 수 있다.
일 실시예에서, 상기 복수의 드라이버 셀들은 상기 제2 방향을 따라 두 개의 열로 배치될 수 있다. 상기 복수의 드라이버 셀들은 상기 제1 계조 전압들 중 하나를 선택하는 제1 디코더를 각각 구비하는 제1 드라이버 셀들, 및 상기 제2 계조 전압들 중 하나를 선택하는 제2 디코더를 각각 구비하는 제2 드라이버 셀들을 포함하며, 상기 제1 드라이버 셀들은 상기 두 개의 열 중 제1 열에 배치되고 상기 제2 드라이버 셀들은 상기 두 개의 열 중 제2 열에 배치될 수 있다.
상기 디스플레이 구동 회로는 제1 금속 배선 및 제2 금속 배선을 더 포함할 수 있다. 상기 제1 금속 배선은 상기 제1 디코더에 상기 제1 계조 전압들을 제공할 수 있다. 상기 제2 금속 배선은 상기 제2 디코더에 상기 제2 계조 전압들을 제공할 수 있다.
다른 실시예에서, 상기 복수의 드라이버 셀들은 상기 제1 계조 전압들 중 하나를 선택하는 제1 디코더를 각각 구비하는 제1 드라이버 셀들, 및 상기 제2 계조 전압들 중 하나를 선택하는 제2 디코더를 각각 구비하는 제2 드라이버 셀들을 포함하며, 상기 제1 드라이버 셀 및 상기 제2 드라이버 셀은 상기 제2 방향을 따라 교번적으로 배치될 수 있다.
상기 복수의 드라이버 셀들 각각은 데이터 전송부, 디코더 및 출력 버퍼를 포함할 수 있다. 상기 데이터 전송부는 상기 데이터를 처리하여 전송할 수 있다. 상기 디코더는 상기 전송된 데이터에 기초하여 상기 복수의 계조 전압들 중 하나를 선택할 수 있다. 상기 출력 버퍼는 상기 선택된 계조 전압을 버퍼링하여 상기 복수의 구동 전압들 중 하나를 발생할 수 있다.
상기 데이터 전송부는 쉬프트 레지스터 및 데이터 래치를 포함할 수 있다. 상기 쉬프트 레지스터는 상기 제어 신호에 기초하여 래치 클럭 신호를 발생할 수 있다. 상기 데이터 래치는 상기 래치 클럭 신호에 기초하여 상기 데이터를 래치하고 상기 래치된 데이터를 상기 디코더에 전송할 수 있다.
상기 디스플레이 구동 회로는 상기 복수의 구동 전압들을 출력하는 출력 패드부를 더 포함할 수 있다.
상기 다른 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 디스플레이 장치는 디스플레이 패널, 게이트 드라이버, 데이터 드라이버 및 컨트롤러를 포함한다. 상기 게이트 드라이버는 상기 디스플레이 패널의 게이트 라인들을 선택적으로 활성화한다. 상기 데이터 드라이버는 상기 디스플레이 패널의 데이터 라인들에 복수의 구동 전압들을 인가한다. 상기 컨트롤러는 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어한다. 상기 데이터 드라이버는 반도체 다이, 로직 제어부, 계조 전압 발생부 및 구동부를 포함한다. 상기 로직 제어부는 상기 반도체 다이의 중앙부에 형성되고, 상기 컨트롤러에서 인가되는 제어 신호에 기초하여 상기 데이터 드라이버를 제어한다. 상기 계조 전압 발생부는 상기 반도체 다이의 가장자리부에 형성되고, 외부에서 인가되는 입력 전압에 기초하여 복수의 계조 전압들을 발생한다. 상기 구동부는 상기 로직 제어부와 상기 계조 전압 발생부 사이의 상기 반도체 다이에 형성되고, 상기 복수의 계조 전압들 및 상기 컨트롤러에서 인가되는 데이터에 기초하여 상기 복수의 구동 전압들을 발생한다.
상기와 같은 본 발명의 실시예들에 따른 디스플레이 구동 회로는 계조 전압 발생부가 반도체 다이의 중앙부가 아닌 가장자리부에 형성된다. 즉, 계조 전압 발생부를 반도체 다이의 단변에 인접하도록 배치한다. 또한 종래에 계조 전압 발생부가 배치되었던 영역에 다른 구성요소가 배치되도록, 또는 반도체 다이의 중앙부에 배치되는 로직 제어부 자체의 면적이 감소되도록 레이아웃을 변경할 수 있다. 따라서 디스플레이 구동 회로의 크기가 감소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 구동 회로의 레이아웃을 나타내는 도면이다.
도 2는 도 1의 디스플레이 구동 회로의 동작을 설명하기 위한 블록도이다.
도 3은 도 1의 디스플레이 구동 회로의 구동부의 레이아웃의 일 예를 나타내는 도면이다.
도 4는 도 3의 디스플레이 구동 회로의 구동부의 동작을 설명하기 위한 블록도이다.
도 5는 도 1의 디스플레이 구동 회로의 배선의 레이아웃의 일 예를 나타내는 도면이다.
도 6a 및 6b는 도 5의 디스플레이 구동 회로의 배선의 수직적 구조를 설명하기 위한 단면도이다.
도 7은 도 1의 디스플레이 구동 회로의 로직 제어부의 레이아웃의 일 예를 나타내는 도면이다.
도 8은 도 1의 디스플레이 구동 회로의 구동부의 레이아웃의 다른 예를 나타내는 도면이다.
도 9는 도 8의 디스플레이 구동 회로의 구동부의 동작을 설명하기 위한 블록도이다.
도 10 및 11은 도 1의 디스플레이 구동 회로의 구동부의 레이아웃의 또 다른 예들을 나타내는 도면이다.
도 12는 도 11의 디스플레이 구동 회로의 구동부의 동작을 설명하기 위한 블록도이다.
도 13은 도 1의 디스플레이 구동 회로의 구동부의 레이아웃의 또 다른 예를 나타내는 도면이다.
도 14는 본 발명의 실시예들에 따른 디스플레이 장치를 나타내는 블록도이다.
도 15, 16 및 17은 본 발명의 실시예들에 따른 집적 회로 패키지들을 나타내는 도면들이다.
도 18은 본 발명의 실시예들에 따른 전자 시스템을 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 구동 회로의 레이아웃을 나타내는 도면이다.
도 1을 참조하면, 디스플레이 구동 회로(1000)는 반도체 다이(semiconductor die, 90), 로직 제어부(100), 계조 전압 발생부(200a, 200b) 및 구동부(300a, 300b)를 포함하며, 전압 입력 패드부(400), 신호 입력 패드부(500) 및 출력 패드부(600a, 600b, 600c, 600d)를 더 포함할 수 있다.
디스플레이 구동 회로(1000)는 집적 회로(integrated circuit; IC) 칩과 같은 반도체 칩의 형태로 제공된다. 일반적으로 반도체 칩을 제조하는 경우에, 하나의 웨이퍼에 동일한 구조의 많은 반도체 장치들을 집적하는 프론트-엔드 공정(front-end process)이 수행된 후에, 반도체 웨이퍼에 형성된 각각의 반도체 장치들을 개별적인 반도체 다이로 절단 및 싱귤레이팅하고 구조적인 지지 및 분리를 위한 패키징을 하는 백-엔드 공정(back-end process)이 수행된다. 디스플레이 구동 회로(1000)의 반도체 다이(90)는 제1 방향과 평행한 제1 변(S1) 및 제2 방향과 평행한 제2 변(S2)을 가지도록 형성될 수 있다. 상기 제1 방향과 상기 제2 방향은 직교할 수 있으며, 제1 변(S1)은 제2 변(S2)보다 짧을 수 있다.
도 1의 디스플레이 구동 회로(1000)는 액정 표시 장치(Liquid Crystal Display; LCD)의 데이터 드라이버일 수 있다. 이하, LCD의 데이터 드라이버를 중심으로 본 발명의 실시예들을 설명하지만, 본 발명의 실시예들에 따른 디스플레이 구동 회로는 LED(Light Emitting Diode), OLED(Organic LED) 및 FED(Field Emission Display) 등과 같은 다양한 디스플레이 장치를 구동시킬 수 있는 임의의 드라이버일 수 있다.
로직 제어부(100)는 반도체 다이(90)의 중앙부에 형성되고, 제어 신호에 기초하여 디스플레이 구동 회로(1000)의 동작을 제어한다. 상기 제어 신호는 컨트롤러 또는 그래픽 프로세서(graphic processing unit; GPU)와 같은 외부 장치로부터 인가될 수 있으며, 클럭 신호, 극성 선택 신호, 수직 라인 시작 신호, 수평 라인 시작 신호, 전송 방향 제어 신호 등을 포함할 수 있다. 도 2를 참조하여 후술하는 바와 같이, 로직 제어부(100)는 수신부, 데이터 변환부 등을 포함하여 구현될 수 있다.
계조 전압 발생부(200a, 200b)는 반도체 다이(90)의 가장자리부에 형성되고, 입력 전압에 기초하여 복수의 계조 전압들을 발생한다. 상기 입력 전압은 외부의 전원 공급 장치로부터 인가될 수 있다. 계조 전압 발생부(200a, 200b)는 전압 분배부, 전압 선택부, 전압 조정부 등을 포함하여 구현될 수 있다.
구동부(300a, 300b)는 로직 제어부(100)와 계조 전압 발생부(200a, 200b) 사이의 반도체 다이(90)에 형성되고, 상기 복수의 계조 전압들 및 데이터에 기초하여 복수의 구동 전압들을 발생한다. 상기 데이터는 컨트롤러 또는 GPU와 같은 외부 장치로부터 인가될 수 있다. 도 3을 참조하여 후술하는 바와 같이, 구동부(300a, 300b)는 어레이 형태로 배치되는 복수의 드라이버 셀들을 포함하여 구현될 수 있다.
일 실시예에서, 계조 전압 발생부(200a, 200b) 및 구동부(300a, 300b)는 로직 제어부(100)에 대해 대칭적인 구조를 가질 수 있다. 예를 들어, 상기 계조 전압 발생부는 반도체 다이(90)의 제1 변(S1)에 인접하여 상기 제1 방향으로 배치되는 제1 계조 전압 발생부(200a), 및 제1 변(S1)과 대향하는 제3 변(S3)에 인접하여 상기 제1 방향으로 배치되는 제2 계조 전압 발생부(200b)를 포함할 수 있다. 제1 변(S1)과 제3 변(S3)은 평행할 수 있다. 상기 구동부는 로직 제어부(100)와 제1 계조 전압 발생부(200a) 사이의 반도체 다이(90)에 배치되는 제1 구동부(300a), 및 로직 제어부(100)와 제2 계조 전압 발생부(200b) 사이의 반도체 다이(90)에 배치되는 제2 구동부(300b)를 포함할 수 있다. 이 경우, 제1 계조 전압 발생부(200a) 및 제1 구동부(300a)에 대한 레이아웃만을 설계하고 이를 미러링(mirroring) 또는 쉬프팅(shifting)함으로써 디스플레이 구동 회로(1000)의 전체적인 레이아웃을 효율적으로 설계할 수 있다.
전압 입력 패드부(400)는 상기 입력 전압을 수신할 수 있으며, 상기 제2 방향을 따라 배열되는 복수의 전압 입력 패드들을 포함할 수 있다. 도 5, 6a 및 6b를 참조하여 후술하는 바와 같이, 반도체 다이(90)는 전압 입력 패드부(400)와 계조 전압 발생부(200a, 200b)는 상기 전압 입력 패드들이 배치되는 반도체 다이(90)의 활성면 상에 별도의 배선층이 형성되는 FLR(film lead routing) 방식을 이용하여 전기적으로 연결될 수 있다.
신호 입력 패드부(500)는 상기 제어 신호 및 상기 데이터를 수신할 수 있으며, 상기 제2 방향을 따라 배열되는 복수의 신호 입력 패드들을 포함할 수 있다. 출력 패드부(600a, 600b, 600c, 600d)는 상기 복수의 구동 전압들을 출력할 수 있으며, 상기 제2 방향을 따라 배열되는 복수의 출력 패드들을 포함할 수 있다.
종래의 디스플레이 구동 회로는 로직 제어부 내에 계조 전압 발생부가 포함되도록 설계되었다. 즉, 계조 전압 발생부가 디스플레이 구동 회로의 중앙부에 배치되었으며, 따라서 디스플레이 구동 회로의 크기를 감소시키는데 어려움이 있었다.
본 발명의 일 실시예에 따른 디스플레이 구동 회로(1000)에서는, 계조 전압 발생부(200a, 200b)의 레이아웃(layout)을 변경하여 디스플레이 구동 회로(1000)의 크기가 감소될 수 있다. 구체적으로, 계조 전압 발생부(200a, 200b)가 반도체 다이(90)의 중앙부가 아닌 종래에 사용되지 않았던 반도체 다이(90)의 가장자리부에 형성된다. 즉, 계조 전압 발생부(200a, 200b)를 반도체 다이(90)의 단변인 제1 변(S1) 및 제3 변(S3)에 인접하도록 배치한다. 또한 종래에 계조 전압 발생부가 배치되었던 상기 반도체 다이(90)의 중앙부의 로직 제어부(100) 내에 다른 구성요소가 배치되도록 레이아웃을 변경하거나, 또는 로직 제어부(100) 자체의 면적이 감소되도록 레이아웃을 변경할 수 있다. 따라서 상대적으로 작은 크기를 가지는 디스플레이 구동 회로(1000)를 효율적으로 설계할 수 있다.
도 2는 도 1의 디스플레이 구동 회로의 동작을 설명하기 위한 블록도이다.
도 2를 참조하면, 디스플레이 구동 회로(50)는 로직 제어부(10), 계조 전압 발생부(20) 및 구동부(30)를 포함한다.
로직 제어부(10)는 도 1의 로직 제어부(100)에 대응될 수 있으며, 수신부(12) 및 직렬-병렬 변환부(14)를 포함할 수 있다.
수신부(12)는 외부의 컨트롤러 또는 GPU로부터 제공되는 데이터(DIN) 및 클럭 신호를 수신한다. 데이터(DIN)는 신호들의 스윙 크기를 감소시켜 전송하는 RSDS(reduced swing differential signaling) 방식을 이용하여 전송되며, 차동 형태의 제1 데이터(DINP) 및 제2 데이터(DINN)를 포함할 수 있다. 상기 클럭 신호 또한 상기 RSDS 방식을 이용하여 전송되며, 차동 형태의 제1 클럭(CLKP) 및 제2 클럭(CLKN)을 포함할 수 있다. 수신부(12)는 상기 차동 형태의 데이터(DINP, DINN)를 비교하고 전압 레벨을 변경하여 내부 데이터(DINI)를 발생하며, 상기 차동 형태의 클럭 신호(CLKP, CLKN)를 비교하여 내부 클럭 신호(CLKI)를 발생할 수 있다. 수신부(12)는 비교기 및 RSDS 수신기를 포함할 수 있다.
직렬-병렬 변환부(14)는 내부 클럭 신호(CLKI)에 기초하여 내부 데이터(DINI)를 병렬로 수신하여 저장하며, 병렬 데이터를 제공할 수 있다. 예를 들어, 직렬-병렬 변환부(14)는 내부 클럭 신호(CLKI)의 상승 에지 또는 하강 에지에 응답하여 내부 데이터(DINI)를 동기화시켜 저장할 수 있다. 직렬-병렬 변환부(14)는 복수의 데이터 레지스터들을 포함할 수 있다.
계조 전압 발생부(20)는 도 1의 계조 전압 발생부(200a, 200b)에 대응될 수 있으며, 입력 전압(VIN)에 기초하여 복수의 계조 전압들(VG)을 발생할 수 있다. 예를 들어, 입력 전압(VIN)은 제1 전압(V1, 예를 들어, 전원 전압(VDD)) 및 제1 전압보다 낮은 레벨을 가지는 제2 전압(V2, 예를 들어, 접지 전압(VSS))을 포함할 수 있다. 계조 전압 발생부(20)는 제1 전압(V1)과 제2 전압(V2) 사이의 전압 분배를 통하여 복수의 계조 전압들(VG)을 발생할 수 있다. 계조 전압 발생부(20)는 직렬 연결된 복수의 저항들을 구비하는 전압 분배기를 포함할 수 있다.
구동부(30)는 도 1의 구동부(300a, 300b)에 대응될 수 있으며, 래치 클럭 발생부(32), 데이터 저장부(34), 디코딩부(36) 및 출력 버퍼부(38)를 포함할 수 있다.
래치 클럭 발생부(32)는 내부 클럭 신호(CLKI) 및 제1 제어 신호(CON1)에 기초하여 순차적으로 활성화되는 래치 클럭 신호들을 발생할 수 있다. 제1 제어 신호(CON1)는 동작 시점을 알려주기 위한 수평 라인 시작 신호 및 데이터 전송 방향을 제어하는 전송 방향 제어 신호를 포함할 수 있다. 래치 클럭 발생부(32)는 복수의 쉬프트 레지스터들을 포함할 수 있다.
데이터 저장부(34)는 상기 래치 클럭 신호들 및 제2 제어 신호(CON2)에 기초하여 직렬-병렬 변환부(14)에서 제공되는 상기 병렬 데이터를 래치하고 저장할 수 있으며, 상기 래치된 데이터를 디코딩부(36)에 제공할 수 있다. 제2 제어 신호(CON2)는 데이터(DIN)를 디스플레이 패널의 라인 별로 제공하기 위한 수직 라인 시작 신호일 수 있다. 데이터 저장부(34)는 복수의 데이터 래치들을 포함할 수 있다.
디코딩부(36)는 데이터 저장부(34)에서 제공되는 데이터에 기초하여 복수의 계조 전압들(VG)을 선택할 수 있다. 출력 버퍼부(38)는 제3 제어 신호(CON3)에 기초하여 상기 선택된 계조 전압들을 버퍼링하여 복수의 구동 전압들(VD)을 발생할 수 있다. 제3 제어 신호(CON3)는 상기 구동 전압들의 극성을 선택하는 극성 선택 신호일 수 있다. 디코딩부(36)는 복수의 디코더들을 포함할 수 있고, 출력 버퍼부(38)는 복수의 버퍼들(예를 들어, 증폭기들)을 포함할 수 있다. 복수의 구동 전압들(VD)은 디스플레이 구동 회로(50)와 연결되는 디스플레이 패널의 데이터 라인들에 제공될 수 있으며, 디스플레이 패널은 데이터(DIN)에 상응하고 복수의 구동 전압들(VD)에 상응하는 영상을 디스플레이할 수 있다.
한편, 도시하지는 않았지만, 구동부(30)는 데이터 저장부(34)에 저장된 데이터의 레벨을 쉬프트하여 디코딩부(36)에 제공하고 복수의 레벨 쉬프터들을 포함하는 레벨 쉬프팅부를 더 포함할 수 있다.
도 3은 도 1의 디스플레이 구동 회로의 구동부의 레이아웃의 일 예를 나타내는 도면이다.
도 3을 참조하면, 디스플레이 구동 회로(1000a)는 반도체 다이(90)의 가장자리부에 형성되는 계조 전압 발생부(200a, 200b)를 포함하여 구현된다. 제1 계조 전압 발생부(200a)는 입력 전압(VIN)에 기초하여 상기 복수의 계조 전압들 중 제1 계조 전압들(VG1)을 발생할 수 있고, 제2 계조 전압 발생부(200b)는 입력 전압(VIN)에 기초하여 상기 복수의 계조 전압들 중 제2 계조 전압들(VG2)을 발생할 수 있다. 제1 계조 전압들(VG1)의 레벨은 제2 계조 전압들(VG2)의 레벨보다 낮을 수 있다. 입력 전압(VIN)은 상기 전압 입력 패드부를 통하여 수신되며, 상기 FLR 방식을 통하여 계조 전압 발생부(200a, 200b)에 제공될 수 있다. 데이터(DIN) 및 제어 신호(CON)는 상기 신호 입력 패드부를 통하여 수신될 수 있다.
제1 구동부(310a, 330a) 및 제2 구동부(310b, 330b)는 상기 제2 방향을 따라 배치되는 복수의 드라이버 셀들(320, 340)을 각각 포함할 수 있다. 출력 패드부들(600a, 600b, 600c, 600d)은 상기 제2 방향을 따라 배열되는 복수의 출력 패드들(610)을 각각 포함할 수 있으며, 복수의 드라이버 셀들(320, 340)에서 발생되는 복수의 구동 전압들(VD1, VD2, VD3, VD4)을 각각 출력할 수 있다.
복수의 드라이버 셀들(320, 340)은 도 2의 디코더부(36)에 상응하는 디코더들(322, 324) 중 하나를 각각 포함할 수 있으며, 포함된 디코더의 종류에 따라 제1 드라이버 셀(320) 및 제2 드라이버 셀(340)로 구분될 수 있다. 예를 들어, 제1 드라이버 셀들(320)은 제1 계조 전압들(VG1) 중 하나를 선택하는 제1 디코더(322)를 각각 포함하며, 제2 드라이버 셀들(340)은 제2 계조 전압들(VG2) 중 하나를 선택하는 제2 디코더(342)를 각각 포함할 수 있다. 상기 디코더의 종류는 상기 디코더를 구성하는 트랜지스터의 종류에 따라 구분될 수 있으며, 제1 디코더(322)는 N형 디코더일 수 있고 제2 디코더(342)는 P형 디코더일 수 있다.
일 실시예에서, 복수의 드라이버 셀들(320, 340)은 상기 제2 방향을 따라 두 개의 열(column)로 배치될 수 있다. 즉, 복수의 드라이버 셀들(320, 340)은 더블 칼럼(double column) 구조로 배치될 수 있다. 또한, 도 3에 도시된 실시예에서, 동일한 종류의 드라이버 셀들이 하나의 열에 배치될 수 있다. 예를 들어, 제1 드라이버 셀들(320)은 상기 구동부의 제1 열(310a, 310b)에 배치되고, 제2 드라이버 셀들(340)은 상기 구동부의 제2 열(330a, 330b)에 배치될 수 있다. 이 때, 드라이버 셀들(320, 340)에 포함된 디코더들(322, 342) 또한 두 개의 열로 배치될 수 있으며, 특히 제1 디코더들(322)이 제1 열(310a, 310b)에 배치되고 제2 디코더들(342)이 제2 열(330a, 330b)에 배치될 수 있다.
일 실시예에서, 디스플레이 구동 장치(1000a)는 제1 금속 배선(ML1) 및 제2 금속 배선(ML2)을 더 포함할 수 있다. 제1 계조 전압들(VG1)은 제1 금속 배선(ML1)을 통하여 제1 디코더들(322)에 공급되고, 제2 계조 전압들(VG2)은 제2 금속 배선(ML2)을 통하여 제2 디코더들(342)에 공급될 수 있다. 한편, 도 6a 및 6b를 참조하여 후술하는 바와 같이, 반도체 다이(90)는 기판 영역 및 상부 영역을 포함할 수 있으며, 제1 및 제2 금속 배선들(ML1, ML2)은 상기 반도체 다이(90) 내의 상부 영역에 형성되어 계조 전압들(VG1, VG2)을 공급할 수 있다. 또한 도시하지는 않았지만, 실시예에 따라서 상기 로직 제어부 내에서는 세 개의 금속 배선들을 이용하여 상기 계조 전압들을 제공할 수도 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 디스플레이 구동 회로(1000a)에서는, 계조 전압 발생부(200a, 200b)가 반도체 다이(90)의 가장자리부에 배치되도록 레이아웃(layout)을 변경함으로써 로직 제어부의 면적이 감소될 수 있으며, 드라이버 셀들(320, 340) 및 디코더들(322, 342)이 두 개의 열로 배치됨으로써 드라이버 셀들의 피치(pitch)가 감소될 수 있다. 또한 동일한 종류의 드라이버 셀들 및 동일한 종류의 디코더들이 하나의 열에 배치됨으로써, 두 개의 금속 배선들(ML1, ML2)만을 이용하여 모든 디코더들에 계조 전압들(VG1, VG2)이 효율적으로 제공될 수 있다. 따라서 디스플레이 구동 회로(1000a)의 크기가 감소될 수 있고, 신호 전달 특성이 향상될 수 있다.
도 4는 도 3의 디스플레이 구동 회로의 구동부의 동작을 설명하기 위한 블록도이다. 도 4에서는 제1 구동부(310a, 330a) 및 제1 구동부(310a, 330a)와 연결된 출력 패드부(600a, 600b)의 구성을 구체적으로 도시하였다.
도 3 및 4를 참조하면, 상기 제1 구동부의 제1 열(310a)에는 제1 드라이버 셀들(DC11, ..., DC1k)이 배치되며, 상기 제1 구동부의 제2 열(330a)에는 제2 드라이버 셀들(DC21, ..., DC2k)이 배치될 수 있다. 드라이버 셀들(DC11, ..., DC2k) 각각은 데이터 전송부, 도 2의 디코딩부(36)에 대응되는 디코더, 및 도 2의 출력 버퍼부(38)에 대응되는 출력 버퍼를 포함할 수 있다. 상기 데이터 전송부는 도 2의 래치 클럭 발생부(32)에 대응되는 쉬프트 레지스터 및 도 2의 데이터 저장부(34)에 대응되는 데이터 래치를 포함할 수 있으며, 레벨 쉬프터(미도시)를 더 포함할 수 있다. 예를 들어, 제1 드라이버 셀(DC11)은 제1 쉬프트 레지스터(325) 및 제1 데이터 래치(326)를 포함하는 제1 데이터 전송부(324), 제1 디코더(322) 및 제1 출력 버퍼(328)를 포함할 수 있다. 제2 드라이버 셀(DC2k)은 제2 쉬프트 레지스터(345) 및 제2 데이터 래치(346)를 포함하는 제2 데이터 전송부(344), 제2 디코더(342) 및 제2 출력 버퍼(348)를 포함할 수 있다.
도 2를 참조하여 상술한 바와 같이, 제1 쉬프트 레지스터(325)는 제어 신호(CON, 예를 들어, 제1 제어 신호(CON1))에 기초하여 제1 래치 클럭 신호를 발생하며, 제1 데이터 래치(326)는 상기 제1 래치 클럭 신호에 기초하여 데이터(DIN, 예를 들어, 병렬 데이터) 중 제1 데이터 라인에 상응하는 제1 데이터를 래치할 수 있다. 다음 단의 드라이버 셀에 포함된 쉬프트 레지스터는 상기 래치 클럭 신호보다 쉬프트된 펄스를 가지는 제2 래치 클럭 신호를 발생하며, 다음 단의 드라이버 셀에 포함된 데이터 래치는 쉬프트된 제2 래치 클럭 신호에 기초하여 데이터(DIN) 중 제2 데이터 라인에 상응하는 제2 데이터를 래치할 수 있다. 즉, 상기 쉬프트 레지스터들 각각은 후단의 드라이버 셀에 포함될수록 더욱 쉬프트된 래치 클럭 신호를 발생할 수 있으며, 상기 데이터 래치들은 상기와 같이 순차적인 펄스를 가지는 래치 클럭 신호들에 기초하여 상응하는 데이터를 래치할 수 있다. 상기와 같은 쉬프트 동작 및 래치 동작은 제1 열(310a)에 포함된 쉬프트 레지스터(325) 및 데이터 래치(326)에 의해 순차적으로 수행되며, 제2 열(330a)에 포함된 쉬프트 레지스터(345) 및 데이터 래치(346)에 의해 순차적으로 수행될 수 있다.
디스플레이 패널의 모든 데이터 라인에 상응하는 데이터들이 데이터 래치들(326, 346)에 의해 순차적으로 래치된 이후에, 상기 래치된 데이터는 디코더들(322, 342)에 전송될 수 있다. 디코더들(322, 342)은 상기 전송된 데이터에 기초하여 계조 전압들(VG1, VG2) 중 하나를 선택하며, 출력 버퍼들(328, 348)은 상기 선택된 계조 전압을 버퍼링하여 복수의 구동 전압들(VD1, VD2)을 발생할 수 있다. 상기 복수의 구동 전압들(VD1, VD2)은 출력 패드들(610)을 통하여 출력될 수 있다.
도 5는 도 1의 디스플레이 구동 회로의 배선의 레이아웃의 일 예를 나타내는 도면이다. 도 6a 및 6b는 도 5의 디스플레이 구동 회로의 배선의 수직적 구조를 설명하기 위한 단면도이다.
도 6a는 I-I'에 의해 절단된 도 5의 디스플레이 구동 회로의 단면을 나타내며, 도 6b는 II-II'에 의해 절단된 도 5의 디스플레이 구동 회로의 단면을 나타낸다. 도 6a 및 6b는 반도체 다이(90) 및 반도체 다이(90)의 활성면(SUFA) 상에 형성되는 금속 배선(700)의 수직 구조를 계조 전압 발생부의 배치 영역(A1), 구동부의 배치 영역(A2) 및 로직 제어부의 배치 영역(A3)에 대하여 개략적으로 도시하고 있다. 도 6a 및 6b에 도시된 구조물들은 일반적인 반도체 공정에 수반되는 도핑, 패터닝, 식각, 증착, 스퍼터링, 열처리 등의 기술을 이용하여 형성될 수 있다.
도 5, 6a 및 6b를 참조하면, 디스플레이 구동 회로(1000b)의 반도체 다이(90)는 기판 영역(91) 및 상부 영역(92)을 포함할 수 있다. 기판 영역(91)의 상부에는 이온 주입 공정 등에 의하여 소스, 드레인과 같은 액티브 영역(93)이 형성되고, 그 상부에 게이트 구조물(94)이 형성될 수 있다. 기판 영역(91) 및 상부 영역(92)에는 도 6a에 도시된 트랜지스터(93, 94)와 같은 능동 소자뿐만 아니라, MOS 커패시터와 같은 수동 소자도 형성될 수 있다. 상부 영역(92)은 일반적으로 신호 라우팅 및 전압 공급을 위한 복수의 제1 금속 배선들(96)을 포함할 수 있다. 예를 들어, 계조 전압들(VG1, VG2)을 공급하기 위한 금속 배선들(도 3의 ML1, ML2)이 상부 영역(92)에 포함될 수 있다.
전압 입력 패드부(400)는 제1 전압 입력 패드들(410)을 포함하고, 계조 전압 발생부(200a, 200b)는 제2 전압 입력 패드들(210)을 포함할 수 있다. 전압 입력 패드들(210, 410) 및 출력 패드들(610)은 반도체 다이(90)의 상면인 활성면(SUFA) 상에 형성될 수 있다. 트랜지스터의 소스, 드레인 및 게이트 전극들, 제1 금속 배선들(96)과 패드들(210, 410, 610)은 비아(Via) 홀과 같은 층간 커넥터(95)를 통하여 서로 전기적으로 연결될 수 있다.
디스플레이 구동 회로(1000b)는 반도체 다이(90)의 활성면(SUFA) 상에 형성되는 배선층(900)을 더 포함할 수 있다. 배선층(900)은 상기 FLR 방식을 이용하여 형성될 수 있으며, 입력 전압(VIN)을 계조 전압 발생부(200a, 200b)에 제공하기 위한 복수의 제2 금속 배선들(700) 및 절연층(800)을 포함할 수 있다.
외부 장치로부터 인가되는 입력 전압(VIN)은 제1 전압 입력 패드들(410)을 통하여 수신되며, 상기 수신된 입력 전압(VIN)은 반도체 다이(90)의 활성면(SUFA) 상에 배치된 전압 입력 패드들(210, 410) 상에 형성되는 복수의 제2 금속 배선들(700)을 통하여 제2 전압 입력 패드들(210)에 제공된다. 즉, 복수의 제2 금속 배선들(700)은 제1 전압 입력 패드들(410)과 제2 전압 입력 패드들(210)을 전기적으로 연결하고 전압 입력 패드부(400)와 계조 전압 발생부(200a, 200b)를 전기적으로 연결할 수 있다. 복수의 제2 금속 배선들(700)은 리드(lead) 패턴일 수 있다.
절연층(800)은 복수의 제2 금속 배선들(700) 상에 형성될 수 있으며, 외부 환경으로부터 복수의 제2 금속 배선들(700)을 보호할 수 있다. 예를 들어, 절연층(800)은 로직 제어부, 계조 전압 발생부 및 구동부를 모두 덮도록 형성될 수 있으며, 입출력 패드들의 일부분이 노출되도록 형성될 수 있다.
실시예에 따라서, 배선층(900)은 다양한 방식으로 형성될 수 있다. 일 실시예에서, 배선층(900)은 필름형 배선 기판의 형태로 형성될 수 있다. 이 경우, 절연층(800)은 복수의 제2 금속 배선들(700)을 지지할 수 있도록 폴리이미드와 같은 재질의 필름형 베이스 기판일 수 있다. 절연층(800) 상에 복수의 제2 금속 배선들(700)을 형성하고, 상기 배선들이 형성된 베이스 기판을 뒤집어서 반도체 다이(90)의 활성면(SUFA) 상에 적층함으로써 배선층(900)이 형성될 수 있다. 한편, 도 16을 참조하여 후술하는 바와 같이, 반도체 다이(90)의 활성면(SUFA)이 아래를 향하도록 디스플레이 구동 회로(1000b) 칩을 뒤집어서 필름형 배선 기판 상에 적층할 수도 있다. 다른 실시예에서, 반도체 다이(90)의 활성면(SUFA) 상에 금속 배선들(700) 및 절연층(800)을 순차적으로 적층하여 배선층(900)이 형성될 수 있다.
도시하지는 않았지만, 전압 입력 패드들(210, 410)과 제2 금속 배선들(700) 사이에는 도전성 범프가 형성될 수 있다. 예를 들어, 도전성 범프가 볼 드롭(ball drop) 또는 스크린 프린팅 공정 등을 통하여 전압 입력 패드들(210, 410) 상에 형성되고, 상기 범프를 용융점 이상으로 가열하여 리플로우(reflow)시킴으로써 상기 범프와 전압 입력 패드들(210, 410) 사이의 전기적 접촉을 개선할 수 있다. 또한, 도시하지는 않았지만, 반도체 다이(90)와 배선층(900) 사이에 추가적으로 절연층이 형성될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 디스플레이 구동 회로(1000b)에서는, 계조 전압 발생부(200a, 200b)가 반도체 다이(90)의 가장자리부에 배치되도록 레이아웃(layout)이 변경되며, 반도체 다이(90)의 활성면(SUFA) 상에 계조 전압 발생부(200a, 200b)에 입력 전압(VIN)을 제공하기 위한 배선층(900)이 형성될 수 있다. 따라서 디스플레이 구동 회로(1000b)의 크기가 감소될 수 있고, 주변 회로들의 배선 레이아웃의 변경 없이 입력 전압(VIN)이 효율적으로 공급될 수 있다.
도 7은 도 1의 디스플레이 구동 회로의 로직 제어부의 레이아웃의 일 예를 나타내는 도면이다.
도 7을 참조하면, 디스플레이 구동 회로(1000c)는 반도체 다이(90)의 가장자리부에 형성되는 계조 전압 발생부(200a, 200b)를 포함하여 구현된다.
신호 입력 패드부(500)는 차동 신호의 형태로 제공되는 데이터(DIN)를 수신할 수 있으며, 복수의 신호 입력 패드들(510, 520)을 포함할 수 있다. 예를 들어, 데이터(DIN)는 차동 형태의 제1 데이터(DINP) 및 제2 데이터(DINN)를 포함할 수 있으며, 상기 신호 입력 패드들은 제1 데이터(DINP)를 수신하는 제1 데이터 입력 패드(510) 및 제2 데이터(DINN)를 수신하는 제2 데이터 입력 패드(520)를 포함할 수 있다.
로직 제어부(100)는 비교 블록(530)을 포함할 수 있다. 비교 블록(530)은 차동 형태의 제1 데이터(DINP) 및 제2 데이터(DINN)를 비교하여 디스플레이 구동 장치(1000c)에서 사용하기 위한 내부 데이터를 발생할 수 있다. 실시예에 따라서, 로직 제어부(100)는 데이터 변환부와 같은 다른 구성요소들을 더 포함할 수 있다.
한편, 도시하지는 않았지만, 신호 입력 패드부(500)는 제어 신호(CON)를 수신할 수 있다. 제어 신호(CON)에 포함되는 신호들 중에서 일부(예를 들어, 클럭 신호)는 데이터(DIN)와 마찬가지로 차동 신호의 형태로 제공될 수 있다. 이 경우, 신호 입력 패드부(500)는 차동 형태의 제1 및 제2 제어 신호를 수신하는 신호 입력 패드들을 더 포함할 수 있으며, 로직 제어부는 상기 차동 형태의 제1 및 제2 제어 신호를 비교하는 비교 블록을 더 포함할 수 있다.
종래의 디스플레이 구동 회로는 신호 입력 패드부 내에 비교 블록이 포함되도록 설계되었다. 즉, 종래의 신호 입력 패드부는 차동 형태의 데이터를 수신하는 한 쌍의 신호 입력 패드 및 상기 신호 입력 패드 사이에 배치된 비교 블록을 포함하였으며, 따라서 신호 입력 패드부의 면적이 증가하고 디스플레이 구동 회로의 크기가 증가하는 문제가 있었다.
본 발명의 일 실시예에 따른 디스플레이 구동 회로(1000c)에서는, 계조 전압 발생부(200a, 200b)가 반도체 다이(90)의 중앙부가 아닌 가장자리부에 배치되고, 종래에 계조 전압 발생부가 배치되었던 반도체 다이(90)의 중앙부에 비교 블록(530)이 배치되도록 레이아웃을 변경함으로써, 디스플레이 구동 회로(1000c)의 크기가 감소될 수 있다. 상술한 바와 같이, 종래에 계조 전압 발생부가 배치되었던 상기 반도체 다이(90)의 중앙부에는 비교 블록(530)뿐만 아니라 다른 임의의 구성요소들이 배치될 수도 있다.
도 8은 도 1의 디스플레이 구동 회로의 구동부의 레이아웃의 다른 예를 나타내는 도면이다.
도 8을 참조하면, 디스플레이 구동 회로(1000d)는 반도체 다이(90)의 가장자리부에 형성되는 계조 전압 발생부(200a, 200b)를 포함하여 구현된다. 제1 계조 전압 발생부(200a)는 입력 전압(VIN)에 기초하여 제1 계조 전압들(VG1)을 발생할 수 있고, 제2 계조 전압 발생부(200b)는 입력 전압(VIN)에 기초하여 제2 계조 전압들(VG2)을 발생할 수 있다. 구동부(311a, 311b, 331a, 331b)는 복수의 드라이버 셀들(320a, 340a)을 각각 포함할 수 있다. 출력 패드부들(600a, 600b, 600c, 600d)은 복수의 출력 패드들(610)을 각각 포함할 수 있으며, 복수의 구동 전압들(VD1, VD2, VD3, VD4)을 각각 출력할 수 있다.
복수의 드라이버 셀들(320a, 340a)은 상기 제2 방향을 따라 두 개의 열로 배치될 수 있다. 복수의 드라이버 셀들(320a, 340a)은 제1 계조 전압들(VG1) 중 하나를 선택하는 제1 디코더(322a)를 각각 구비하는 제1 드라이버 셀들(320a) 및 제2 계조 전압들(VG2) 중 하나를 선택하는 제2 디코더(342a)를 각각 구비하는 제2 드라이버 셀들(340a)을 포함할 수 있다. 제1 계조 전압들(VG1)은 제1 금속 배선(ML1)을 통하여 제1 디코더들(322a)에 공급되고, 제2 계조 전압들(VG2)은 제2 금속 배선(ML2)을 통하여 제2 디코더들(342a)에 공급될 수 있다.
도 8에 도시된 실시예에서, 서로 다른 종류의 드라이버 셀들이 상기 제2 방향을 따라 교번적으로 배치될 수 있다. 예를 들어, 제1 드라이버 셀(320a) 및 제2 드라이버 셀(340a)은 상기 구동부의 제1 열(311a, 311b) 및 제2 열(331a, 331b)에서 상기 제2 방향을 따라 각각 교번적으로 배치될 수 있다. 이 때, 드라이버 셀들(320a, 340a)에 포함된 디코더들(322a, 342a)은 도 3에 도시된 실시예와는 다르게 하나의 열로 배치될 수 있으며, 제1 디코더(322a) 및 제2 디코더(342a)가 교번적으로 배치될 수 있다.
도 9는 도 8의 디스플레이 구동 회로의 구동부의 동작을 설명하기 위한 블록도이다. 도 9에서는 제1 구동부(311a, 331a) 및 제1 구동부(311a, 331a)와 연결된 출력 패드부(600a, 600b)의 구성을 구체적으로 도시하였으며, 도 9에 도시된 구동부의 구조는 디코더들(322a, 342a)이 하나의 열로 배치되는 것을 제외하면 도 4에 도시된 구동부의 구조와 실질적으로 동일할 수 있다.
도 8 및 9를 참조하면, 상기 제1 구동부의 제1 열(311a) 및 제2 열(330a)에는 드라이버 셀들(DC31, ..., DC3k, DC41, ..., DC4k)이 각각 배치될 수 있다. 드라이버 셀들(DC31, ..., DC4k) 각각은 쉬프트 레지스터(325, 345) 및 데이터 래치(326, 346)를 포함하는 데이터 전송부(324, 344), 디코더(322a, 342a) 및 출력 버퍼(328, 348)를 포함할 수 있다. 쉬프트 레지스터들(325, 345)은 제어 신호에 기초하여 순차적인 펄스를 가지는 래치 클럭 신호들을 발생하고, 데이터 래치들(326, 346)은 상기 래치 클럭 신호들에 기초하여 상응하는 데이터를 순차적으로 래치할 수 있다. 디스플레이 패널의 모든 데이터 라인에 상응하는 데이터들이 래치된 이후에 상기 래치된 데이터는 디코더들(322a, 342a)에 전송될 수 있다. 디코더들(322a, 342a)은 상기 전송된 데이터에 기초하여 계조 전압들(VG1, VG2) 중 하나를 선택하며, 출력 버퍼들(328, 348)은 상기 선택된 계조 전압을 버퍼링하여 복수의 구동 전압들(VD1, VD2)을 발생할 수 있다. 상기 복수의 구동 전압들(VD1, VD2)은 출력 패드들(610)을 통하여 출력될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 디스플레이 구동 회로(1000d)에서는, 계조 전압 발생부(200a, 200b)가 반도체 다이(90)의 가장자리부에 배치되도록 레이아웃(layout)을 변경함으로써 로직 제어부의 면적이 감소될 수 있고, 드라이버 셀들(320a, 340a)이 두 개의 열로 배치됨으로써 드라이버 셀들의 피치(pitch)가 감소될 수 있으며, 두 개의 금속 배선들(ML1, ML2)을 이용하여 모든 디코더들에 계조 전압들(VG1, VG2)이 효율적으로 제공될 수 있다. 따라서 디스플레이 구동 회로(1000d)의 크기가 감소될 수 있고, 신호 전달 특성이 향상될 수 있다.
도 10은 도 1의 디스플레이 구동 회로의 구동부의 레이아웃의 또 다른 예를 나타내는 도면이다.
도 10을 참조하면, 디스플레이 구동 회로(1000e)는 반도체 다이(90)의 가장자리부에 형성되는 계조 전압 발생부(200a, 200b)를 포함하여 구현된다. 제1 계조 전압 발생부(200a)는 입력 전압(VIN)에 기초하여 제1 계조 전압들(VG1)을 발생할 수 있고, 제2 계조 전압 발생부(200b)는 입력 전압(VIN)에 기초하여 제2 계조 전압들(VG2)을 발생할 수 있다. 구동부(312a, 312b, 332a, 332b)는 복수의 드라이버 셀들(320, 340)을 각각 포함할 수 있다. 출력 패드부들(600a, 600b, 600c, 600d)은 복수의 출력 패드들(610)을 각각 포함할 수 있으며, 복수의 구동 전압들(VD1, VD2, VD3, VD4)을 각각 출력할 수 있다.
도 10의 디스플레이 구동 회로(1000e)는 제1 드라이버 셀(320) 및 제2 드라이버 셀(340)이 상기 제2 방향을 따라 교번적으로 배치되는 것을 제외하면, 도 3에 도시된 디스플레이 구동 회로(1000a)와 실질적으로 동일한 구조를 가질 수 있다. 즉, 복수의 드라이버 셀들(320, 340)은 상기 제2 방향을 따라 두 개의 열로 배치될 수 있다. 제1 드라이버 셀(320) 및 제2 드라이버 셀(340)은 상기 구동부의 제1 열(312a, 312b) 및 제2 열(332a, 332b)에서 상기 제2 방향을 따라 각각 교번적으로 배치될 수 있다. 이 때, 드라이버 셀들(320, 340)에 포함된 디코더들(322, 342)은 두 개의 열로 배치될 수 있으며, 제1 디코더(322) 및 제2 디코더(342)가 교번적으로 배치될 수 있다. 제1 계조 전압들(VG1)은 제1 금속 배선(ML1)을 통하여 제1 디코더들(322)에 공급되고, 제2 계조 전압들(VG2)은 제2 금속 배선(ML2)을 통하여 제2 디코더들(342)에 공급될 수 있다.
도 11은 도 1의 디스플레이 구동 회로의 구동부의 레이아웃의 또 다른 예를 나타내는 도면이다.
도 11을 참조하면, 디스플레이 구동 회로(1000f)는 반도체 다이(90)의 가장자리부에 형성되는 계조 전압 발생부(200a, 200b)를 포함하여 구현된다. 제1 계조 전압 발생부(200a)는 입력 전압(VIN)에 기초하여 제1 계조 전압들(VG1)을 발생할 수 있고, 제2 계조 전압 발생부(200b)는 입력 전압(VIN)에 기초하여 제2 계조 전압들(VG2)을 발생할 수 있다. 구동부(313a, 313b)는 복수의 드라이버 셀들(320b, 340b)을 각각 포함할 수 있다. 출력 패드부들(600a, 600b, 600c, 600d)은 복수의 출력 패드들(610)을 각각 포함할 수 있으며, 복수의 구동 전압들(VD1, VD2, VD3, VD4)을 각각 출력할 수 있다.
복수의 드라이버 셀들(320b, 340b)은 상기 제2 방향을 따라 두 개의 열로 배치될 수 있다. 복수의 드라이버 셀들(320b, 340b)은 제1 계조 전압들(VG1) 중 하나를 선택하는 제1 디코더(322b)를 각각 구비하는 제1 드라이버 셀들(320b) 및 제2 계조 전압들(VG2) 중 하나를 선택하는 제2 디코더(342b)를 각각 구비하는 제2 드라이버 셀들(340b)을 포함할 수 있다. 제1 계조 전압들(VG1)은 제1 금속 배선(ML1)을 통하여 제1 디코더들(322b)에 공급되고, 제2 계조 전압들(VG2)은 제2 금속 배선(ML2)을 통하여 제2 디코더들(342b)에 공급될 수 있다.
도 11에 도시된 실시예에서, 동일한 행에 배치되는 드라이버 셀들은 데이터 저장부(334)를 서로 공유하도록 구현될 수 있다. 예를 들어, 구동부(313a)의 제1 열의 제1 행에 배치되는 제1 드라이버 셀(320b)과 구동부(313a)의 제2 열의 제1 행에 배치되는 제2 드라이버 셀(340b)은 데이터 저장부(334)를 서로 공유할 수 있다. 도 4 및 9를 참조하여 상술한 바와 같이, 데이터 저장부에 포함되는 쉬프트 레지스터들은 직렬로 연결되고 타이밍상 순차적으로 구동되기 때문에, 동일한 행에 배치되는 드라이버 셀들은 데이터 저장부(334)를 서로 공유할 수 있다.
일 실시예에서, 동일한 종류의 드라이버 셀들이 하나의 열에 배치될 수 있다. 예를 들어, 제1 드라이버 셀들(320b)은 상기 구동부의 제1 열에 배치되고, 제2 드라이버 셀들(340b)은 상기 구동부의 제2 열에 배치될 수 있다. 다른 실시예에서, 도 10에 도시된 바와 같이, 서로 다른 종류의 드라이버 셀들이 상기 제2 방향을 따라 교번적으로 배치될 수 있다.
도 12는 도 11의 디스플레이 구동 회로의 구동부의 동작을 설명하기 위한 블록도이다. 도 12에서는 제1 구동부(313a) 및 제1 구동부(313a)와 연결된 출력 패드부(600a, 600b)의 구성을 구체적으로 도시하였다.
도 11 및 12를 참조하면, 상기 제1 구동부(313a)의 제1 열 및 제2 열에는 드라이버 셀들(DC51, ..., DC5k, DC61, ..., DC6k)이 각각 배치될 수 있다. 드라이버 셀들(DC31, ..., DC4k) 각각은 쉬프트 레지스터(335) 및 데이터 래치(336)를 포함하는 데이터 전송부(334), 디코더(322b, 342b) 및 출력 버퍼(328, 348)를 포함할 수 있다. 동일한 행에 배치되는 드라이버 셀들, 예를 들어 제1 드라이버 셀(DC51) 및 제2 드라이버 셀(DC6k)은 데이터 저장부(334)를 서로 공유할 수 있다.
쉬프트 레지스터들(335)은 제어 신호에 기초하여 순차적인 펄스를 가지는 래치 클럭 신호들을 발생하고, 데이터 래치들(336)은 상기 래치 클럭 신호들에 기초하여 상응하는 데이터를 순차적으로 래치할 수 있다. 이 때, 데이터 전송부(334)는 우선 상기 제1 구동부(313a)의 제1 열의 드라이버 셀들(DC51, ..., DC5k)에 상응하는 데이터들에 대하여 상기 쉬프트 동작 및 상기 래치 동작을 수행하고 래치된 데이터를 제1 디코더들(322b)에 전송하며, 상기 쉬프트 동작의 방향을 반대로 바꾼 이후에 상기 제1 구동부(313a)의 제2 열의 드라이버 셀들(DC61, ..., DC6k)에 상응하는 데이터들에 대하여 상기 쉬프트 동작 및 상기 래치 동작을 수행하고 래치된 데이터를 제2 디코더들(342b)에 전송할 수 있다. 디코더들(322b, 342b)은 상기 전송된 데이터에 기초하여 계조 전압들(VG1, VG2) 중 하나를 선택하며, 출력 버퍼들(328, 348)은 상기 선택된 계조 전압을 버퍼링하여 복수의 구동 전압들(VD1, VD2)을 발생할 수 있다. 상기 복수의 구동 전압들(VD1, VD2)은 출력 패드들(610)을 통하여 출력될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 디스플레이 구동 회로(1000f)에서는, 계조 전압 발생부(200a, 200b)가 반도체 다이(90)의 가장자리부에 배치되도록 레이아웃을 변경함으로써 로직 제어부의 면적이 감소될 수 있고, 드라이버 셀들(320a, 340a)이 두 개의 열로 배치됨으로써 드라이버 셀들의 피치(pitch)가 감소될 수 있으며, 두 개의 금속 배선들(ML1, ML2)을 이용하여 모든 디코더들에 계조 전압들(VG1, VG2)이 효율적으로 제공될 수 있다. 또한, 동일한 행에 배치되는 드라이버 셀들이 데이터 저장부(334)를 서로 공유함으로써 구동부(313a, 313b)의 면적이 감소될 수 있다. 따라서 디스플레이 구동 회로(1000f)의 크기가 감소될 수 있고, 신호 전달 특성이 향상될 수 있다.
도 13은 도 1의 디스플레이 구동 회로의 구동부의 레이아웃의 또 다른 예를 나타내는 도면이다.
도 13을 참조하면, 디스플레이 구동 회로(1000g)는 반도체 다이(90)의 가장자리부에 형성되는 계조 전압 발생부(200a, 200b)를 포함하여 구현된다. 제1 계조 전압 발생부(200a)는 입력 전압(VIN)에 기초하여 제1 계조 전압들(VG1)을 발생할 수 있고, 제2 계조 전압 발생부(200b)는 입력 전압(VIN)에 기초하여 제2 계조 전압들(VG2)을 발생할 수 있다. 구동부(314a, 314b)는 복수의 드라이버 셀들(320c, 340c)을 각각 포함할 수 있다. 출력 패드부들(600a, 600b, 600c, 600d)은 복수의 출력 패드들(610)을 각각 포함할 수 있으며, 복수의 구동 전압들(VD1, VD2, VD3, VD4)을 각각 출력할 수 있다.
복수의 드라이버 셀들(320c, 340c)은 상기 제2 방향을 따라 하나의 열로 배치될 수 있다. 복수의 드라이버 셀들(320c, 340c)은 제1 계조 전압들(VG1) 중 하나를 선택하는 제1 디코더(322c)를 각각 구비하는 제1 드라이버 셀들(320c) 및 제2 계조 전압들(VG2) 중 하나를 선택하는 제2 디코더(342c)를 각각 구비하는 제2 드라이버 셀들(340c)을 포함할 수 있다. 제1 계조 전압들(VG1)은 제1 금속 배선(ML1)을 통하여 제1 디코더들(322c)에 공급되고, 제2 계조 전압들(VG2)은 제2 금속 배선(ML2)을 통하여 제2 디코더들(342c)에 공급될 수 있다.
도 13에 도시된 실시예에서, 서로 다른 종류의 드라이버 셀들이 상기 제2 방향을 따라 교번적으로 배치될 수 있다. 예를 들어, 제1 드라이버 셀(320c) 및 제2 드라이버 셀(340c)은 구동부(314a, 314b)에서 상기 제2 방향을 따라 교번적으로 배치될 수 있다. 이 때, 드라이버 셀들(320c, 340c)에 포함된 디코더들(322c, 342c)은 하나의 열로 배치될 수 있으며, 제1 디코더(322c) 및 제2 디코더(342c)가 교번적으로 배치될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 디스플레이 구동 회로(1000g)에서는, 계조 전압 발생부(200a, 200b)가 반도체 다이(90)의 가장자리부에 배치되도록 레이아웃을 변경함으로써 로직 제어부의 면적이 감소될 수 있고, 두 개의 금속 배선들(ML1, ML2)을 이용하여 모든 디코더들에 계조 전압들(VG1, VG2)이 효율적으로 제공될 수 있다. 따라서 디스플레이 구동 회로(1000g)의 크기가 감소될 수 있고, 신호 전달 특성이 향상될 수 있다.
도 14는 본 발명의 실시예들에 따른 디스플레이 장치를 나타내는 블록도이다.
도 14를 참조하면, 디스플레이 장치(2000)는 디스플레이 패널(2100) 및 디스플레이 구동 집적 회로(DDI: display driver integrated circuit)를 포함할 수 있다. 상기 디스플레이 구동 집적 회로는 컨트롤러(2200), 게이트 드라이버(2300) 및 데이터 드라이버(2400)를 포함할 수 있다.
디스플레이 패널(2100)은 복수의 게이트 라인들(GL1~GLn)과 복수의 데이터 라인들(DL1~DLm)을 포함하며, 각 게이트 라인과 각 데이터 라인이 교차하는 영역에 정의되는 복수의 화소(pixel)들을 포함한다. 상기 복수의 화소들은 매트릭스 형태로 배열되어 화소 어레이를 형성할 수 있다. 디스플레이 패널(2100)은 LCD 패널, LED 패널, OLED 패널, FED 패널 등을 포함할 수 있다.
컨트롤러(2200)는 GPU와 같은 외부 장치로부터 영상 데이터 신호(DAT) 및 시스템 제어 신호(SCON)를 수신하고, 영상 데이터 신호(DAT) 및 시스템 제어 신호(SCON)에 기초하여 게이트 드라이버 제어 신호(GCON), 데이터 드라이버 제어 신호(DCON) 및 데이터(DIN)를 발생한다. 컨트롤러(2200)는 게이트 드라이버(2300) 및 데이터 드라이버(2400)의 동작을 제어할 수 있는 모든 종류의 타이밍 컨트롤러를 포함하며, 게이트 드라이버 제어 신호(GCON)에 기초하여 게이트 드라이버(2300)를 제어하고 데이터 드라이버 제어 신호(DCON)에 기초하여 데이터 드라이버(2400)를 제어한다.
게이트 드라이버(2300)는 게이트 드라이버 제어 신호(GCON)를 기초로 디스플레이 패널(2100)의 게이트 라인들(GL1~GLn)을 선택적으로 활성화하여 상기 화소 어레이의 행을 선택하고, 데이터 드라이버(2400)는 데이터 드라이버 제어 신호(DCON), 데이터(DIN) 및 외부의 전압 발생기(미도시)로부터 제공되는 입력 전압(VIN)에 기초하여 디스플레이 패널(2100)의 데이터 라인들(DL1~DLm)에 복수의 구동 전압들을 인가한다. 디스플레이 패널(2100)은 상기와 같은 게이트 드라이버(2300) 및 데이터 드라이버(2400)의 동작에 의하여 구동되며, 영상 데이터 신호(DAT)에 상응하는 이미지를 표시할 수 있다.
일 실시예에서, 데이터 드라이버(2400)는 도 1의 디스플레이 구동 회로(1000)일 수 있다. 예를 들어, 데이터 드라이버(2400)는 반도체 다이, 로직 제어부, 계조 전압 발생부 및 구동부를 포함할 수 있다. 상기 로직 제어부는 상기 반도체 다이의 중앙부에 형성되고, 데이터 드라이버 제어 신호(DCON)에 기초하여 데이터 드라이버(2400)의 동작을 제어할 수 있다. 상기 계조 전압 발생부는 상기 반도체 다이의 가장자리부에 형성되고, 입력 전압(VIN)에 기초하여 복수의 계조 전압들을 발생할 수 있다. 상기 구동부는 상기 로직 제어부와 상기 계조 전압 발생부 사이의 상기 반도체 다이에 형성되고, 상기 복수의 계조 전압들 및 데이터(DIN)에 기초하여 상기 복수의 구동 전압들을 발생할 수 있다. 본 발명의 실시예들에 따른 데이터 드라이버(2400)는 상기 계조 전압 발생부가 상기 반도체 다이의 가장자리부에 배치되도록 레이아웃을 변경함으로써 크기가 감소될 수 있다. 실시예에 따라서, 데이터 드라이버(2400)는 상기 FLR 방식을 이용하여 입력 전압(VIN)을 상기 계조 전압 발생부에 제공하거나, 종래에 계조 전압 발생부가 배치되었던 상기 반도체 다이의 중앙부에 다른 구성요소가 배치되도록 구현될 수 있다.
다른 실시예에서, 데이터 드라이버(2400)는 도 1의 디스플레이 구동 회로(1000)를 복수 개 포함하여 구현될 수 있다. 이 경우, 상기 복수의 디스플레이 구동 회로들은 캐스캐이드 방식으로 연결될 수 있다.
도 15, 16 및 17은 본 발명의 실시예들에 따른 집적 회로 패키지들을 나타내는 도면들이다. 도 15, 16 및 17에 도시된 패키지들(3000, 3100, 3200)은 도 14의 상기 DDI가 패키지의 형태로 구현된 DDI 패키지일 수 있다.
도 15를 참조하면, 패키지(3000)는 베이스 기판(3010), 베이스 기판(3010)의 상부에 배치된 컨트롤러 칩(3020) 및 데이터 드라이버 칩(3030)을 포함한다.
베이스 기판(3010)은 인쇄회로기판(printed circuit board; PCB) 또는 가요성 인쇄회로기판(flexible PCB; FPCB)일 수 있다. 베이스 기판(3010)이 상기 FPCB인 경우에, 패키지(3000)는 칩온 필름(chip on film; COF) 패키지일 수 있다.
컨트롤러 칩(3020)은 도 14의 컨트롤러(2200)에 대응될 수 있으며, 데이터 드라이버 칩(3030)은 도 14의 데이터 드라이버(2400)에 대응될 수 있다. 도시하지는 않았지만, 패키지(3000)는 도 14의 게이트 드라이버(2300)에 대응되는 게이트 드라이버 칩을 더 포함할 수 있다.
데이터 드라이버 칩(3030)은 계조 전압 발생부가 반도체 다이의 가장자리부에 배치되도록 레이아웃을 변경함으로써 크기가 감소될 수 있다. 또한 도 5, 6a 및 6b를 참조하여 상술한 바와 같이, 반도체 다이의 활성면 상에 별도의 배선층이 형성되는 FLR 방식을 이용하여 입력 전압을 상기 계조 전압 발생부에 효율적으로 제공할 수 있다.
컨트롤러 칩(3020)과 데이터 드라이버 칩(3030)은 각각 와이어(3025, 3035)를 이용한 본딩 방식에 의해 베이스 기판(3010)과 전기적으로 연결될 수 있다. 즉, 컨트롤러 칩(3020)과 데이터 드라이버 칩(3030)은 베이스 기판(3010) 내의 배선을 통하여 서로 전기적으로 연결될 수 있다. 칩들(3020, 3030)이 적층된 후 레진(3050) 등이 패키지(3000)의 상부에 도포될 수 있다. 베이스 기판(3010)의 하면에는 외부 장치와의 전기적 연결을 위한 범프(3015)가 형성될 수 있다.
도 16을 참조하면, 패키지(3100)는 베이스 기판(3011), 베이스 기판(3011)의 상부에 배치된 컨트롤러 칩(3021) 및 데이터 드라이버 칩(3031)을 포함한다.
베이스 기판(3011)은 PCB 또는 FPCB일 수 있고, 컨트롤러 칩(3021)은 도 14의 컨트롤러(2200)에 대응될 수 있으며, 데이터 드라이버 칩(3031)은 도 14의 데이터 드라이버(2400)에 대응될 수 있다. 컨트롤러 칩(3021)과 데이터 드라이버 칩(3031)은 각각 입출력 범프들(3026, 3036)을 통하여 베이스 기판(3011)과 전기적으로 연결될 수 있다. 이 경우, 데이터 드라이버 칩(3031)은 상면이 아래를 향하도록, 즉 반도체 다이의 활성면이 아래를 향하도록 베이스 기판(3011) 상에 적층될 수 있으며, 상기 반도체 다이의 활성면 상에 별도의 배선층을 형성하는 대신에 베이스 기판(3011) 내의 배선을 통하여 입력 전압을 계조 전압 발생부에 효율적으로 제공할 수 있다.
도 17을 참조하면, 패키지(3200)는 베이스 기판(3011), 베이스 기판(3011)의 상부에 배치된 컨트롤러 칩(3022) 및 데이터 드라이버 칩(3032)을 포함한다.
베이스 기판(3011)은 PCB 또는 FPCB일 수 있고, 컨트롤러 칩(3022)은 도 14의 컨트롤러(2200)에 대응될 수 있으며, 데이터 드라이버 칩(3032)은 도 14의 데이터 드라이버(2400)에 대응될 수 있다. 컨트롤러 칩(3022)과 베이스 기판(3011)은 입출력 범프들(3027)을 통하여 전기적으로 연결되고, 컨트롤러 칩(3022)과 데이터 드라이버 칩(3032)은 입출력 범프들(3037)을 통하여 전기적으로 연결될 수 있다. 즉, 베이스 기판(3011) 내의 배선을 경유하지 않고, 컨트롤러 칩(3022)과 메모리 칩(302)이 직접 전기적으로 연결될 수 있다.
도 18은 본 발명의 실시예들에 따른 전자 시스템을 나타내는 블록도이다.
도 18을 참조하면, 전자 시스템(4000)은 프로세서(4100), 메모리 장치(4200), 디스플레이 장치(4300), 저장 장치(4400), 입출력 장치(4500) 및 전원 장치(4600)를 포함할 수 있다.
프로세서(4100)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라서, 프로세서(4100)는 마이크로프로세서(microprocessor), 중앙 처리 장치(Central Processing Unit; CPU), GPU일 수 있다. 프로세서(4100)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 메모리 장치(4200), 디스플레이 장치(4300), 저장 장치(4400) 및 입출력 장치(4500)에 연결되어 통신을 수행할 수 있다. 실시예에 따라서, 프로세서(4100)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(4200)는 전자 시스템(4000)의 동작에 필요한 데이터를 저장할 수 있으며, 예를 들어 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM), 정적 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 등과 같은 휘발성 메모리 장치들 및 이피롬(Erasable Programmable Read-Only Memory; EPROM), 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 및 플래시 메모리 장치(flash memory device) 등과 같은 비휘발성 메모리 장치들 중 하나일 수 있다.
저장 장치(4400)는 솔리드 스테이트 드라이브(solid state drive), 하드 디스크 드라이브(hard disk drive) 및 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(4500)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터 등과 같은 출력 수단을 포함할 수 있다. 전원 장치(4600)는 전자 시스템(4000)의 동작에 필요한 동작 전압을 공급할 수 있다.
디스플레이 장치(4300)는 영상 이미지를 표시할 수 있으며, 도 14의 디스플레이 장치(2000)일 수 있다. 디스플레이 장치(4300)는 계조 전압 발생부가 반도체 다이의 가장자리부에 배치되도록 레이아웃이 변경되어 크기가 감소된 데이터 드라이버(4310)를 포함할 수 있다.
도시하지는 않았지만, 시스템(700)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다. 또한 시스템(700)은 베이스밴드 칩셋(baseband chipset), 응용 칩셋(application chip set) 및 이미지 센서 등을 더 포함할 수 있다.
본 발명은 디스플레이 장치 및 이를 포함하는 다양한 시스템에 적용될 수 있다. 따라서 본 발명은 디스플레이 장치를 구비하는 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular), 스마트폰(smart phone), MP3 플레이어, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 디지털 TV 및 디지털 카메라 등과 같은 전자 기기에 확대 적용될 수 있을 것이다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 반도체 다이(semiconductor die);
    상기 반도체 다이의 중앙부에 형성되고, 제어 신호에 기초하여 디스플레이 구동 회로를 제어하는 로직 제어부;
    상기 반도체 다이의 가장자리부에 형성되고, 입력 전압에 기초하여 복수의 계조 전압들을 발생하는 계조 전압 발생부; 및
    상기 로직 제어부와 상기 계조 전압 발생부 사이의 상기 반도체 다이에 형성되고, 상기 복수의 계조 전압들 및 데이터에 기초하여 복수의 구동 전압들을 발생하는 구동부를 포함하는 디스플레이 구동 회로.
  2. 제 1 항에 있어서,
    상기 반도체 다이는 제1 방향과 평행한 제1 변 및 제2 방향과 평행한 제2 변을 가지도록 형성되며, 상기 계조 전압 발생부는 상기 반도체 다이의 제1 변에 인접하여 상기 제1 방향으로 배치되는 것을 특징으로 하는 디스플레이 구동 회로.
  3. 제 2 항에 있어서,
    상기 제1 변은 상기 제2 변보다 짧은 것을 특징으로 하는 디스플레이 구동 회로.
  4. 제 1 항에 있어서,
    상기 입력 전압을 수신하는 전압 입력 패드부를 더 포함하고, 상기 수신된 입력 전압은 상기 전압 입력 패드부에 포함되는 전압 입력 패드들이 배치되는 상기 반도체 다이의 활성면 상에 형성되는 배선층을 통하여 상기 계조 전압 발생부에 제공되는 것을 특징으로 하는 디스플레이 구동 회로.
  5. 제 1 항에 있어서,
    상기 제어 신호 및 차동 신호의 형태로 제공되는 상기 데이터를 수신하는 신호 입력 패드부를 더 포함하고, 상기 로직 제어부는 상기 차동 신호의 형태로 수신된 데이터를 비교하는 비교 블록을 포함하는 것을 특징으로 하는 디스플레이 구동 회로.
  6. 제 1 항에 있어서,
    상기 계조 전압 발생부는 제1 방향과 평행한 상기 반도체 다이의 제1 변에 인접하여 상기 제1 방향으로 배치되고 상기 복수의 계조 전압들 중 제1 계조 전압들을 발생하는 제1 계조 전압 발생부, 및 상기 반도체 다이의 제1 변과 대향하는 제2 변에 인접하여 상기 제1 방향으로 배치되고 상기 복수의 계조 전압들 중 제2 계조 전압들을 발생하는 제2 계조 전압 발생부를 포함하고,
    상기 구동부는 상기 로직 제어부와 상기 제1 계조 전압 발생부 사이의 상기 반도체 다이에 배치되는 제1 구동부, 및 상기 로직 제어부와 상기 제2 계조 전압 발생부 사이의 상기 반도체 다이에 배치되는 제2 구동부를 포함하는 것을 특징으로 하는 디스플레이 구동 회로.
  7. 제 6 항에 있어서,
    상기 제1 구동부 및 상기 제2 구동부는 제2 방향을 따라 배치되는 복수의 드라이버 셀들을 각각 포함하는 것을 특징으로 하는 디스플레이 구동 회로.
  8. 제 7 항에 있어서,
    상기 복수의 드라이버 셀들은 상기 제2 방향을 따라 두 개의 열로 배치되고, 상기 복수의 드라이버 셀들은 상기 제1 계조 전압들 중 하나를 선택하는 제1 디코더를 각각 구비하는 제1 드라이버 셀들 및 상기 제2 계조 전압들 중 하나를 선택하는 제2 디코더를 각각 구비하는 제2 드라이버 셀들을 포함하며, 상기 제1 드라이버 셀들은 상기 두 개의 열 중 제1 열에 배치되고 상기 제2 드라이버 셀들은 상기 두 개의 열 중 제2 열에 배치되는 것을 특징으로 하는 디스플레이 구동 회로.
  9. 제 8 항에 있어서,
    상기 제1 디코더에 상기 제1 계조 전압들을 제공하는 제1 금속 배선; 및
    상기 제2 디코더에 상기 제2 계조 전압들을 제공하는 제2 금속 배선을 더 포함하는 것을 특징으로 하는 디스플레이 구동 회로.
  10. 디스플레이 패널;
    상기 디스플레이 패널의 게이트 라인들을 선택적으로 활성화하는 게이트 드라이버;
    상기 디스플레이 패널의 데이터 라인들에 복수의 구동 전압들을 인가하는 데이터 드라이버; 및
    상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하는 컨트롤러를 포함하고,
    상기 데이터 드라이버는,
    반도체 다이(semiconductor die);
    상기 반도체 다이의 중앙부에 형성되고, 상기 컨트롤러에서 인가되는 제어 신호에 기초하여 상기 데이터 드라이버를 제어하는 로직 제어부;
    상기 반도체 다이의 가장자리부에 형성되고, 외부에서 인가되는 입력 전압에 기초하여 복수의 계조 전압들을 발생하는 계조 전압 발생부; 및
    상기 로직 제어부와 상기 계조 전압 발생부 사이의 상기 반도체 다이에 형성되고, 상기 복수의 계조 전압들 및 상기 컨트롤러에서 인가되는 데이터에 기초하여 상기 복수의 구동 전압들을 발생하는 구동부를 포함하는 디스플레이 장치.
KR1020110089691A 2011-09-05 2011-09-05 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치 KR20130026208A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110089691A KR20130026208A (ko) 2011-09-05 2011-09-05 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
US13/597,682 US20130057531A1 (en) 2011-09-05 2012-08-29 Display driving circuit and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110089691A KR20130026208A (ko) 2011-09-05 2011-09-05 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20130026208A true KR20130026208A (ko) 2013-03-13

Family

ID=47752781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110089691A KR20130026208A (ko) 2011-09-05 2011-09-05 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치

Country Status (2)

Country Link
US (1) US20130057531A1 (ko)
KR (1) KR20130026208A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170026755A (ko) * 2015-08-27 2017-03-09 삼성디스플레이 주식회사 표시 장치
TWI724059B (zh) * 2016-07-08 2021-04-11 日商半導體能源研究所股份有限公司 顯示裝置、顯示模組及電子機器
CN112425071A (zh) 2018-07-20 2021-02-26 株式会社半导体能源研究所 接收电路
KR20210045121A (ko) 2019-10-16 2021-04-26 주식회사 실리콘웍스 디스플레이장치를 구동하기 위한 반도체집적회로
KR20210085343A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 표시 장치
US11496135B2 (en) * 2020-06-01 2022-11-08 Gowin Semiconductor Corporation Method and apparatus for providing multiple power domains a programmable semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4280221A (en) * 1979-05-31 1981-07-21 The Boeing Company Digital data communication system
KR100343411B1 (ko) * 1999-05-26 2002-07-11 가네꼬 히사시 도트 역 구동 설계의 액티브 매트릭스 엘시디 디바이스를구동하는 구동 유닛
JP2001142090A (ja) * 1999-11-11 2001-05-25 Hitachi Ltd 液晶表示装置
US6864873B2 (en) * 2000-04-06 2005-03-08 Fujitsu Limited Semiconductor integrated circuit for driving liquid crystal panel
JP4467877B2 (ja) * 2002-11-08 2010-05-26 富士通マイクロエレクトロニクス株式会社 表示装置の駆動方法、及び表示装置の駆動回路
JP2006284979A (ja) * 2005-04-01 2006-10-19 Hitachi Displays Ltd 表示装置
KR100763847B1 (ko) * 2005-12-20 2007-10-05 삼성전자주식회사 더블 칼럼 구조를 가지는 액정표시 장치의 구동 집적회로
US8552955B2 (en) * 2006-02-07 2013-10-08 Novatek Microelectronics Corp. Receiver for an LCD source driver
US7590015B2 (en) * 2006-08-30 2009-09-15 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4472737B2 (ja) * 2007-08-31 2010-06-02 Ｏｋｉセミコンダクタ株式会社 半導体装置、半導体素子及び基板

Also Published As

Publication number Publication date
US20130057531A1 (en) 2013-03-07

Similar Documents

Publication Publication Date Title
CN108074532B (zh) 显示面板以及使用显示面板的有机发光二极管显示装置
US9495932B2 (en) Display device
US11037484B2 (en) Display device
US10403207B2 (en) Display device
US7471573B2 (en) Integrated circuit device and electronic instrument
JP4971809B2 (ja) シフトレジスタ及び有機電界発光表示装置
CN111128080A (zh) 显示基板及显示装置
KR20130026208A (ko) 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
CN106981271B (zh) 扫描驱动器和具有扫描驱动器的有机发光显示设备
US7986541B2 (en) Integrated circuit device and electronic instrument
US20180097016A1 (en) Display device and manufacturing method thereof
CN106601192B (zh) 栅极驱动器和具有栅极驱动器的显示装置
US20040239655A1 (en) Display drive control system
US7675512B2 (en) Memory circuit, display device and electronic equipment each comprising the same
KR102285398B1 (ko) 유기 발광 표시 장치
KR102668997B1 (ko) 표시 장치
US11929035B2 (en) Display device including a data-scan integration chip
WO2002017007A1 (fr) Afficheur à cristaux liquides et appareil électronique pourvu de cet afficheur
US10339852B2 (en) Display panel and display apparatus including the same
US20170018222A1 (en) Organic light emitting display device
US9805820B2 (en) Scanline driver and display device including the same
US20140124923A1 (en) Semiconductor devices having a staggered pad wiring structure
US8188953B2 (en) Semiconductor device
US20100060616A1 (en) Data line driver, display device having the data line driver, and data processing system having the display device
CN115207040A (zh) 显示装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid