KR20170026755A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20170026755A
KR20170026755A KR1020150120962A KR20150120962A KR20170026755A KR 20170026755 A KR20170026755 A KR 20170026755A KR 1020150120962 A KR1020150120962 A KR 1020150120962A KR 20150120962 A KR20150120962 A KR 20150120962A KR 20170026755 A KR20170026755 A KR 20170026755A
Authority
KR
South Korea
Prior art keywords
driving chip
pads
display panel
data driving
data
Prior art date
Application number
KR1020150120962A
Other languages
English (en)
Inventor
이상철
정진수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150120962A priority Critical patent/KR20170026755A/ko
Priority to US15/149,711 priority patent/US10424558B2/en
Publication of KR20170026755A publication Critical patent/KR20170026755A/ko
Priority to KR1020220142279A priority patent/KR102576547B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/153—Constructional details
    • G02F1/161—Gaskets; Spacers; Sealing of cells; Filling or closing of cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • G02F2001/13629—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48148—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the wire connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

표시 장치는 스위칭 소자 및 스위칭 소자와 전기적으로 연결되는 화소 전극을 포함하는 제1 기판 및 제1 기판과 대향하는 제2 기판을 포함하는 표시 패널, 및 제1 방향을 따라 연장되며 스위칭 소자와 전기적으로 연결되는 표시 패널의 데이터 라인에 데이터 신호를 인가하는 데이터 구동칩 및 데이터 구동칩 상에 적층되어 제1 방향과 교차하는 제2 방향으로 연장되며 스위칭 소자와 전기적으로 연결되는 표시 패널의 게이트 라인에 게이트 신호를 인가하는 게이트 구동칩을 갖는 표시 패널 구동부를 포함한다.

Description

표시 장치 {DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 구동신호를 인가하는 구동부를 갖는 표시 장치에 관한 것이다.
표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 특히, 표시 패널 구동부의 구동칩은 COG(chip on glass) 방식으로 상기 표시 패널의 주변 영역에 실장될 수 있고, COF(chip on film) 방식으로 상기 표시 패널의 상기 주변 영역에 연결되는 연성 필름(Flexible Film) 상에 실장될 수도 있다.
또한, 상기 구동칩은 상기 표시 패널의 장변을 따라 배치되는 복수의 데이터 구동칩들 및 상기 표시 패널의 단변을 따라 배치되는 복수의 게이트 구동칩들을 포함할 수 있다.
이에 따라, 베젤(bezel)의 크기를 줄이는 것에 한계가 있으며, 복수의 구동칩들을 배치하기 위해 많은 공정시간이 필요한 단점이 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 상기 표시 장치의 공정시간을 줄이고, 좁은 베젤 폭을 갖는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 스위칭 소자, 상기 스위칭 소자와 전기적으로 연결되는 데이터 라인, 상기 스위칭 소자와 전기적으로 연결되는 게이트 라인을 포함하는 제1 기판, 및 상기 제1 기판과 대향하는 제2 기판을 포함하는 표시 패널, 및 상기 데이터 라인에 데이터 신호를 인가하는 데이터 구동칩, 및 상기 데이터 구동칩의 일면 상에 적층되어 상기 게이트 라인에 게이트 신호를 인가하는 게이트 구동칩을 갖는 표시 패널 구동부를 포함한다.
예시적인 실시예들에 있어서, 상기 표시 패널 구동부는 구동회로를 갖는 인쇄회로기판, 및 상기 인쇄회로기판과 상기 표시 패널을 전기적으로 연결하며 복수의 본딩 패드들을 갖는 연성 기판을 더 포함할 수 있다. 상기 데이터 구동칩은 상기 연성 기판에 실장될 수 있다.
예시적인 실시예들에 있어서, 상기 데이터 구동칩은 데이터 구동칩 바디, 및 상기 데이터 구동칩 바디의 상면을 따라 구비되는 복수의 제1 패드들을 포함할 수 있다. 상기 표시 패널 구동부는 적어도 하나의 상기 제1 패드와 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 제1 본딩 와이어를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 구동칩은 게이트 구동칩 바디, 및 상기 게이트 구동칩 바디의 상면을 따라 구비되는 복수의 제2 패드들을 포함할 수 있다. 상기 표시 패널 구동부는 적어도 하나의 상기 제2 패드와 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 제2 본딩 와이어를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 본딩 와이어는 적어도 하나의 상기 제1 패드, 적어도 하나의 상기 제2 패드, 및 적어도 하나의 상기 본딩 패드를 전기적으로 연결할 수 있다.
예시적인 실시예들에 있어서, 상기 데이터 구동칩은 데이터 구동칩 바디, 및 상기 데이터 구동칩 바디의 하면을 따라 구비되는 복수의 제3 패드들을 포함할 수 있다. 상기 표시 패널 구동부는 상기 데이터 구동칩과 상기 연성 기판 사이에 개재되고 적어도 하나의 상기 제3 패드와 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 제1 도전성 접착층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 구동칩은 게이트 구동칩 바디, 및 상기 게이트 구동칩 바디의 상면을 따라 구비되는 복수의 제2 패드들을 포함할 수 있다. 기 표시 패널 구동부는 적어도 하나의 상기 제2 패드와 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 제2 본딩 와이어를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 데이터 구동칩은 상기 데이터 구동칩 바디의 상면을 따라 구비되는 복수의 제1 패드들을 더 포함할 수 있다. 상기 제2 본딩 와이어는 적어도 하나의 상기 제1 패드, 적어도 하나의 상기 제2 패드, 및 적어도 하나의 상기 본딩 패드를 전기적으로 연결할 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 구동칩은 게이트 구동칩 바디, 및 상기 게이트 구동칩 바디의 하면을 따라 구비되는 복수의 제4 패드들을 포함할 수 있다. 상기 데이터 구동칩은 상기 데이터 구동칩 바디의 상면을 따라 구비되는 복수의 제1 패드들을 더 포함할 수 있다. 상기 표시 패널 구동부는 상기 게이트 구동칩과 상기 데이터 구동칩 사이에 개재되고 적어도 하나의 상기 제4 패드와 적어도 하나의 상기 제1 패드를 전기적으로 연결하는 제2 접착층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 데이터 구동칩은 상기 제1 기판 상에 실장되고, 복수의 본딩 패드들을 갖는 제1 기판과 전기적으로 연결될 수 있다.
예시적인 실시예들에 있어서, 상기 데이터 구동칩은 데이터 구동칩 바디, 및 상기 데이터 구동칩 바디의 상면을 따라 구비되는 복수의 제1 패드들을 포함할 수 있다. 상기 표시 패널 구동부는 적어도 하나의 상기 제1 패드와 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 제1 본딩 와이어를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 구동칩은 게이트 구동칩 바디, 및 상기 게이트 구동칩 바디의 상면을 따라 구비되는 복수의 제2 패드들을 포함할 수 있다. 상기 표시 패널 구동부는 적어도 하나의 상기 제2 패드와 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 제2 본딩 와이어를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 본딩 와이어는 적어도 하나의 상기 제1 패드, 적어도 하나의 상기 제2 패드, 및 적어도 하나의 상기 본딩 패드를 전기적으로 연결할 수 있다.
예시적인 실시예들에 있어서, 상기 데이터 구동칩은 데이터 구동칩 바디, 및 상기 데이터 구동칩 바디의 하면을 따라 구비되는 복수의 제3 패드들을 포함할 수 있다. 상기 표시 패널 구동부는 상기 데이터 구동칩과 상기 제1 기판 사이에 개재되고, 적어도 하나의 상기 제3 패드와 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 제1 도전성 접착층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 구동칩은 게이트 구동칩 바디, 및 상기 게이트 구동칩 바디의 상면을 따라 구비되는 복수의 제2 패드들을 포함할 수 있다. 상기 표시 패널 구동부는 적어도 하나의 상기 제2 패드와 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 제2 본딩 와이어를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 데이터 구동칩은 상기 데이터 구동칩 바디의 상면을 따라 구비되는 복수의 제1 패드들을 더 포함할 수 있다. 상기 제2 본딩 와이어는 적어도 하나의 상기 제1 패드, 적어도 하나의 상기 제2 패드, 및 적어도 하나의 상기 본딩 패드를 전기적으로 연결할 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 구동칩은 게이트 구동칩 바디, 및 상기 게이트 구동칩 바디의 하면을 따라 구비되는 복수의 제4 패드들을 포함할 수 있다. 상기 데이터 구동칩은 상기 데이터 구동칩 바디의 상면을 따라 구비되는 복수의 제1 패드들을 더 포함할 수 있다. 상기 표시 패널 구동부는 상기 게이트 구동칩과 상기 데이터 구동칩 사이에 개재되고 적어도 하나의 상기 제4 패드와 적어도 하나의 상기 제1 패드를 전기적으로 연결하는 제2 도전성 접착층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 평면에서 바라보았을 때, 상기 게이트 구동칩의 크기와 상기 데이터 구동칩의 크기는 동일할 수 있다.
예시적인 실시예들에 있어서, 평면에서 바라보았을 때, 상기 게이트 구동칩의 크기는 상기 데이터 구동칩의 크기보다 작을 수 있다.
예시적인 실시예들에 있어서, 상기 표시 패널 구동부는 상기 데이터 구동칩 및 상기 게이트 구동칩을 덮는 밀봉부재를 더 포함할 수 있다.
예시적인 실시예들에 따른 표시 장치에 따르면, 게이트 구동칩이 데이터 구동칩 상에 적층됨에 의하여 표시 장치의 장변 방향을 따라 표시 패널 구동부가 배치된다. 따라서, 표시 장치의 단변 방향을 따라 표시 패널 구동부를 배치할 필요가 없으며 표시 장치의 베젤의 크기를 줄일 수 있다.
특히, 복수의 게이트 구동칩을 표시 장치의 단변 방향을 따라 배치할 필요가 없으므로, 원가를 절감하고 공정시간을 단축하여 생산성을 향상시킬 수 있다.
또한, 다양한 적층 방식으로 게이트 구동칩을 데이터 구동칩 상에 적층할 수 있으므로, 표시 장치의 신뢰성을 향상시킬 수 있다.
도 1은 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 표시 장치를 나타내는 사시도이다.
도 3은 도 1의 A 영역을 확대한 단면도이다.
도 4는 예시적인 실시예들에 따른 표시 패널 구동부를 나타내며, 도 1의 I-I' 라인을 따라 절단한 단면도이다.
도 5는 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다.
도 6은 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다.
도 7은 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다.
도 8은 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다.
도 9는 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다.
도 10은 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다.
도 11은 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 12는 도 11의 표시 장치를 나타내는 사시도이다.
도 13은 예시적인 실시예들에 따른 표시 패널 구동부를 나타내며, 도 11의 II-II' 라인을 따라 절단한 단면도이다.
도 14는 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다.
도 15는 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다.
도 16은 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다.
도 17은 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다.
도 18은 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다. 도 2는 도 1의 표시 장치를 나타내는 사시도이다. 도 3은 도 1의 A 영역을 확대한 단면도이다. 도 4는 예시적인 실시예들에 따른 표시 패널 구동부를 나타내며, 도 1의 I-I' 라인을 따라 절단한 단면도이다.
도 1 내지 도 4를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부(200)를 포함한다.
표시 패널(100)은 영상을 표시하는 액티브 영역(AA)과 액티브 영역(AA)과 이웃하며 영상을 표시하지 않는 주변 영역(PA)을 포함한다. 액티브 영역(AA)은 표시 영역이라고도 할 수 있다.
표시 패널(100)은 제1 방향(D1)으로 연장되는 복수의 데이터 라인들(DL), 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되는 복수의 게이트 라인들(GL)을 포함한다. 표시 패널(100)은 게이트 라인들(GL)과 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 게이트 라인들(GL), 데이터 라인들(DL) 및 상기 픽셀들은 표시 패널(100)의 액티브 영역(AA) 상에 배치된다.
각 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.
표시 패널(100)은 제1 기판(110) 및 제1 기판(110)과 마주보는 제2 기판(120)을 포함한다.
예를 들어, 제1 기판(110)은 어레이 기판일 수 있다. 제1 기판(110) 상에 게이트 라인들(GL) 및 데이터 라인들(DL)이 형성될 수 있다. 또한, 제1 기판(110) 상에는 게이트 라인들(GL) 및 상기 데이터 라인들(DL)에 연결되는 스위칭 소자들이 형성될 수 있다. 또한, 제1 기판(110)에는 픽셀 전극(PE)이 형성될 수 있다.
제2 기판(120)은 대향 기판일 수 있다. 제2 기판(120) 하부에는 픽셀 전극(PE)과 마주보는 공통 전극이 형성될 수 있다. 또한, 제2 기판(120)의 하부에는 상기 픽셀의 색을 정의하는 컬러필터가 형성될 수 있다.
제1 기판(110) 및 제2 기판(120)이 중첩되는 영역은 표시 패널(100)의 액티브 영역(AA)과 실질적으로 같을 수 있다. 이와는 달리, 액티브 영역(AA)은 제1 기판(110) 및 제2 기판(120)이 중첩되는 영역에서 실링 부재가 배치되는 영역을 제외하는 것으로 정의될 수도 있다.
상기 표시 장치는 제1 기판(110)의 하부에 배치되며, 표시 패널(100)에 광을 제공하는 백라이트 어셈블리(도시되지 않음)를 더 포함할 수 있다.
표시 패널 구동부(200)는 데이터 구동칩(210) 및 게이트 구동칩(220)을 포함한다. 표시 패널 구동부(200)는 인쇄 회로 기판(230) 및 인쇄 회로 기판(230)과 표시 패널(100)을 전기적으로 연결하며 복수의 본딩 패드들(242, 244)을 갖는 연성 기판(240)을 더 포함할 수 있다.
예를 들어, 인쇄 회로 기판(200)은 타이밍 컨트롤러, 전원 전압 생성부 등과 같은 구동회로를 포함할 수 있다. 또한, 연성 기판(230)은 폴리이미드를 포함하는 플렉서블 기판일 수 있다.
상기 타이밍 컨트롤러는 외부로부터 입력 영상 데이터 및 입력 제어 신호를 수신한다. 상기 입력 영상 데이터는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 타이밍 컨트롤러는 상기 입력 영상 데이터 및 상기 입력 제어 신호를 근거로 제1 제어 신호, 제2 제어 신호 및 데이터 신호를 생성한다.
상기 타이밍 컨트롤러는 상기 입력 제어 신호를 근거로 게이트 구동칩(220)의 동작을 제어하기 위한 상기 제1 제어 신호를 생성하여 게이트 구동칩(220)에 출력한다.
상기 타이밍 컨트롤러는 상기 입력 제어 신호를 근거로 데이터 구동칩(210)의 동작을 제어하기 위한 상기 제2 제어 신호를 생성하여 데이터 구동칩(210)에 출력한다.
상기 타이밍 컨트롤러는 상기 입력 영상 데이터를 근거로 데이터 신호를 생성한다. 상기 타이밍 컨트롤러는 상기 데이터 신호를 데이터 구동칩(210)에 출력한다.
데이터 구동칩(210)은 데이터 라인(DL)에 상기 데이터 신호를 인가할 수 있다. 구체적으로, 데이터 구동칩(210)은 상기 타이밍 컨트롤러로부터 상기 제2 제어 신호 및 상기 데이터 신호를 입력 받고, 데이터 구동칩(210)은 상기 데이터 신호를 아날로그 형태의 데이터 전압으로 변환할 수 있다. 또한, 데이터 구동칩(210)은 상기 데이터 전압을 데이터 라인(DL)에 출력한다.
데이터 구동칩(410)은 연성 기판(240) 상에 COF(chip on film) 방식으로 실장될 수 있다. 예를 들어, 데이터 구동칩(210)과 연성 기판(240) 사이에 개재되는 접착층(270)에 의해, 데이터 구동칩(210)은 연성 기판(240) 상에 부착될 수 있다.
데이터 구동칩(210)은 데이터 구동칩 바디(215), 및 데이터 구동칩 바디(215)의 상면을 따라 구비되는 복수의 제1 패드들(212)을 포함할 수 있다. 또한, 표시 패널 구동부(200)는 적어도 하나의 제1 패드(212)와 적어도 하나의 본딩 패드(242)를 전기적으로 연결하는 제1 본딩 와이어(250)를 포함할 수 있다.
게이트 구동칩(220)은 게이트 라인(GL)에 상기 게이트 신호를 인가할 수 있다. 구체적으로, 게이트 구동칩(220)은 상기 타이밍 컨트롤러로부터 입력 받은 상기 제1 제어 신호에 응답하여 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성하고, 게이트 구동칩(220)은 상기 게이트 신호들을 게이트 라인들(GL)에 순차적으로 출력한다.
게이트 구동칩(220)은 데이터 구동칩(210) 상에 적층될 수 있다. 예를 들어, 게이트 구동칩(220)과 데이터 구동칩(210) 사이에 개재되는 접착층(280)에 의해, 게이트 구동칩(220)은 데이터 구동칩(210) 상에 부착될 수 있다.
게이트 구동칩(220)은 게이트 구동칩 바디(225), 및 게이트 구동칩 바디(225)의 상면을 따라 구비되는 복수의 제2 패드들(222)을 포함할 수 있다. 또한, 표시 패널 구동부(200)는 적어도 하나의 제2 패드(222)와 적어도 하나의 본딩 패드(244)를 전기적으로 연결하는 제2 본딩 와이어(260)를 포함할 수 있다.
예를 들어, 적어도 하나의 본딩 패드(242)는 데이터 라인(DL)과 전기적으로 연결되며, 적어도 하나의 본딩 패드(244)는 게이트 라인(GL)과 전기적으로 연결될 수 있다.
예시적인 실시예들에 따른 표시 장치에 따르면, 게이트 구동칩(220)이 데이터 구동칩(210) 상에 적층되며, 게이트 구동칩(220) 및 데이터 구동칩(210)의 적층 구조물은 제2 방향(D2)을 따라 복수개로 배열될 수 있다.
이에 따라, 게이트 구동칩(220)이 제1 방향(D1)을 따라 추가적으로 배치될 필요가 없으므로, 표시 장치의 베젤의 크기를 줄일 수 있다. 또한, 상기 표시 장치에 의하면, 원가가 절감되고 공정시간이 단축되어 생산성이 향상될 수 있다.
도 5는 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다. 제2 본딩 와이어의 형상 및 제2 패드를 제외하면, 도 1 내지 도 4에 도시된 표시 패널 구동부와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 이에 대한 자세한 설명은 생략한다.
도 5 및 도 2를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부(200)를 포함한다.
표시 패널(100)은 제1 방향(D1)으로 연장되는 복수의 데이터 라인들(DL), 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되는 복수의 게이트 라인들(GL)을 포함한다. 표시 패널(100)은 게이트 라인들(GL)과 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 게이트 라인들(GL), 데이터 라인들(DL) 및 상기 픽셀들은 표시 패널(100)의 액티브 영역(AA) 상에 배치된다.
각 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.
표시 패널(100)은 제1 기판(110) 및 제1 기판(110)과 마주보는 제2 기판(120)을 포함한다.
표시 패널 구동부(200)는 데이터 구동칩(210) 및 게이트 구동칩(220)을 포함한다. 표시 패널 구동부(200)는 인쇄 회로 기판(230) 및 인쇄 회로 기판(230)과 표시 패널(100)을 전기적으로 연결하며 복수의 본딩 패드들(242, 244)을 갖는 연성 기판(240)을 더 포함할 수 있다.
데이터 구동칩(410)은 연성 기판(240) 상에 COF(chip on film) 방식으로 실장될 수 있다. 예를 들어, 데이터 구동칩(210)과 연성 기판(240) 사이에 개재되는 접착층(270)에 의해, 데이터 구동칩(210)은 연성 기판(240) 상에 부착될 수 있다.
데이터 구동칩(210)은 데이터 구동칩 바디(215), 및 데이터 구동칩 바디(215)의 상면을 따라 구비되는 복수의 제1 패드들(212, 214)을 포함할 수 있다. 또한, 표시 패널 구동부(200)는 적어도 하나의 제1 패드(212)와 적어도 하나의 본딩 패드(242)를 전기적으로 연결하는 제1 본딩 와이어(250)를 포함할 수 있다.
게이트 구동칩(220)은 데이터 구동칩(210) 상에 적층될 수 있다. 예를 들어, 게이트 구동칩(220)과 데이터 구동칩(210) 사이에 개재되는 접착층(280)에 의해, 게이트 구동칩(220)은 데이터 구동칩(210) 상에 부착될 수 있다.
게이트 구동칩(220)은 게이트 구동칩 바디(225), 및 게이트 구동칩 바디(225)의 상면을 따라 구비되는 복수의 제2 패드들(222)을 포함할 수 있다. 또한, 표시 패널 구동부(200)는 적어도 하나의 제2 패드(222), 적어도 하나의 제1 패드(214), 및 적어도 하나의 본딩 패드(244)를 전기적으로 연결하는 제2 본딩 와이어(262)를 포함할 수 있다.
예를 들어, 적어도 하나의 본딩 패드(242)는 데이터 라인(DL)과 전기적으로 연결되며, 적어도 하나의 본딩 패드(244)는 게이트 라인(GL)과 전기적으로 연결될 수 있다.
예시적인 실시예들에 따른 표시 장치에 따르면, 게이트 구동칩(220)이 데이터 구동칩(210) 상에 적층되며, 게이트 구동칩(220) 및 데이터 구동칩(210)의 적층 구조물은 제2 방향(D2)을 따라 복수개로 배열될 수 있다.
이에 따라, 게이트 구동칩(220)이 제1 방향(D1)을 따라 추가적으로 배치될 필요가 없으므로, 표시 장치의 베젤의 크기를 줄일 수 있다. 또한, 상기 표시 장치에 의하면, 원가가 절감되고 공정시간이 단축되어 생산성이 향상될 수 있다.
특히, 제2 본딩 와이어(262)는 데이터 구동칩(210)의 상면 상의 적어도 하나의 제1 패드(214)를 통하여 연성 기판(240)의 적어도 하나의 본딩 패드(244)와 전기적으로 연결되어, 전기적 연결 신뢰성이 향상될 수 있다.
도 6은 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다. 제1 도전성 접착층을 제외하면, 도 1 내지 도 4에 도시된 표시 패널 구동부와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 이에 대한 자세한 설명은 생략한다.
도 6 및 도 2를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부(200)를 포함한다.
표시 패널(100)은 제1 방향(D1)으로 연장되는 복수의 데이터 라인들(DL), 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되는 복수의 게이트 라인들(GL)을 포함한다. 표시 패널(100)은 게이트 라인들(GL)과 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 게이트 라인들(GL), 데이터 라인들(DL) 및 상기 픽셀들은 표시 패널(100)의 액티브 영역(AA) 상에 배치된다.
각 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.
표시 패널(100)은 제1 기판(110) 및 제1 기판(110)과 마주보는 제2 기판(120)을 포함한다.
표시 패널 구동부(200)는 데이터 구동칩(210) 및 게이트 구동칩(220)을 포함한다. 표시 패널 구동부(200)는 인쇄 회로 기판(230) 및 인쇄 회로 기판(230)과 표시 패널(100)을 전기적으로 연결하며 복수의 본딩 패드들(246, 244)을 갖는 연성 기판(240)을 더 포함할 수 있다.
데이터 구동칩(410)은 연성 기판(240) 상에 COF(chip on film) 방식으로 실장될 수 있다. 예를 들어, 데이터 구동칩(210)과 연성 기판(240) 사이에 개재되는 접착층(270)에 의해, 데이터 구동칩(210)은 연성 기판(240) 상에 부착될 수 있다.
데이터 구동칩(210)은 데이터 구동칩 바디(215), 및 데이터 구동칩 바디(215)의 하면을 따라 구비되는 복수의 제3 패드들(216)을 포함할 수 있다. 또한, 표시 패널 구동부(200)는 데이터 구동칩(210)과 연성 기판(240) 사이에 개재되어, 적어도 하나의 제3 패드(216)와 적어도 하나의 본딩 패드(246)를 전기적으로 연결하는 제1 도전성 접착층(272)을 포함할 수 있다.
게이트 구동칩(220)은 데이터 구동칩(210) 상에 적층될 수 있다. 예를 들어, 게이트 구동칩(220)과 데이터 구동칩(210) 사이에 개재되는 접착층(280)에 의해, 게이트 구동칩(220)은 데이터 구동칩(210) 상에 부착될 수 있다.
게이트 구동칩(220)은 게이트 구동칩 바디(225), 및 게이트 구동칩 바디(225)의 상면을 따라 구비되는 복수의 제2 패드들(222)을 포함할 수 있다. 또한, 표시 패널 구동부(200)는 적어도 하나의 제2 패드(222), 및 적어도 하나의 본딩 패드(244)를 전기적으로 연결하는 제2 본딩 와이어(260)를 포함할 수 있다.
예를 들어, 연성 기판(240)의 적어도 하나의 본딩 패드(246)는 데이터 라인(DL)과 전기적으로 연결되며, 연성 기판(240)의 적어도 하나의 본딩 패드(244)는 게이트 라인(GL)과 전기적으로 연결될 수 있다.
예시적인 실시예들에 따른 표시 장치에 따르면, 게이트 구동칩(220)이 데이터 구동칩(210) 상에 적층되며, 게이트 구동칩(220) 및 데이터 구동칩(210)의 적층 구조물은 제2 방향(D2)을 따라 복수개로 배열될 수 있다.
이에 따라, 게이트 구동칩(220)이 제1 방향(D1)을 따라 추가적으로 배치될 필요가 없으므로, 표시 장치의 베젤의 크기를 줄일 수 있다. 또한, 상기 표시 장치에 의하면, 원가가 절감되고 공정시간이 단축되어 생산성이 향상될 수 있다.
특히, 데이터 구동칩(210)은 본딩 와이어를 통하지 않고, 제1 도전성 접착층(272)을 통하여 연성 기판(240)의 본딩 패드(246)와 전기적으로 연결된다. 따라서, 공정이 매우 용이해지는 장점이 있다.
도 7은 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다. 제2 본딩 와이어의 형상을 제외하면, 도 6에 도시된 표시 패널 구동부와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 이에 대한 자세한 설명은 생략한다.
도 7 및 도 2를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부(200)를 포함한다.
표시 패널(100)은 제1 방향(D1)으로 연장되는 복수의 데이터 라인들(DL), 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되는 복수의 게이트 라인들(GL)을 포함한다. 표시 패널(100)은 게이트 라인들(GL)과 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 게이트 라인들(GL), 데이터 라인들(DL) 및 상기 픽셀들은 표시 패널(100)의 액티브 영역(AA) 상에 배치된다.
각 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.
표시 패널(100)은 제1 기판(110) 및 제1 기판(110)과 마주보는 제2 기판(120)을 포함한다.
표시 패널 구동부(200)는 데이터 구동칩(210) 및 게이트 구동칩(220)을 포함한다. 표시 패널 구동부(200)는 인쇄 회로 기판(230) 및 인쇄 회로 기판(230)과 표시 패널(100)을 전기적으로 연결하며 복수의 본딩 패드들(246, 244)을 갖는 연성 기판(240)을 더 포함할 수 있다.
데이터 구동칩(410)은 연성 기판(240) 상에 COF(chip on film) 방식으로 실장될 수 있다. 예를 들어, 데이터 구동칩(210)과 연성 기판(240) 사이에 개재되는 접착층(270)에 의해, 데이터 구동칩(210)은 연성 기판(240) 상에 부착될 수 있다.
데이터 구동칩(210)은 데이터 구동칩 바디(215), 및 데이터 구동칩 바디(215)의 하면을 따라 구비되는 복수의 제3 패드들(216)을 포함할 수 있다. 또한, 데이터 구동칩(210)은 데이터 구동칩 바디(215)의 상면을 따라 구비되는 복수의 제1 패드들(214)을 포함할 수 있다. 표시 패널 구동부(200)는 데이터 구동칩(210)과 연성 기판(240) 사이에 개재되어, 적어도 하나의 제3 패드(216)와 적어도 하나의 본딩 패드(246)를 전기적으로 연결하는 제1 도전성 접착층(272)을 포함할 수 있다.
게이트 구동칩(220)은 데이터 구동칩(210) 상에 적층될 수 있다. 예를 들어, 게이트 구동칩(220)과 데이터 구동칩(210) 사이에 개재되는 접착층(280)에 의해, 게이트 구동칩(220)은 데이터 구동칩(210) 상에 부착될 수 있다.
게이트 구동칩(220)은 게이트 구동칩 바디(225), 및 게이트 구동칩 바디(225)의 상면을 따라 구비되는 복수의 제2 패드들(222)을 포함할 수 있다. 또한, 표시 패널 구동부(200)는 적어도 하나의 제2 패드(222), 적어도 하나의 제1 패드(214), 및 적어도 하나의 본딩 패드(244)를 전기적으로 연결하는 제2 본딩 와이어(262)를 포함할 수 있다.
예를 들어, 연성 기판(240)의 적어도 하나의 본딩 패드(246)는 데이터 라인(DL)과 전기적으로 연결되며, 연성 기판(240)의 적어도 하나의 본딩 패드(244)는 게이트 라인(GL)과 전기적으로 연결될 수 있다.
예시적인 실시예들에 따른 표시 장치에 따르면, 게이트 구동칩(220)이 데이터 구동칩(210) 상에 적층되며, 게이트 구동칩(220) 및 데이터 구동칩(210)의 적층 구조물은 제2 방향(D2)을 따라 복수개로 배열될 수 있다.
이에 따라, 게이트 구동칩(220)이 제1 방향(D1)을 따라 추가적으로 배치될 필요가 없으므로, 표시 장치의 베젤의 크기를 줄일 수 있다. 또한, 상기 표시 장치에 의하면, 원가가 절감되고 공정시간이 단축되어 생산성이 향상될 수 있다.
특히, 데이터 구동칩(210)은 본딩 와이어를 통하지 않고, 제1 도전성 접착층(272)을 통하여 연성 기판(240)의 본딩 패드(246)와 전기적으로 연결된다. 따라서, 공정이 매우 용이해지는 장점이 있다.
또한, 제2 본딩 와이어(262)는 데이터 구동칩(210)의 상면 상에 배치된 적어도 하나의 제1 패드(214)을 통하여 연성 기판(240)의 적어도 하나의 본딩 패드(244)에 전기적으로 연결되므로, 전기적 연결 신뢰성이 확보될 수 있다.
도 8은 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다. 제2 도전성 접착층을 제외하면, 도 7에 도시된 표시 패널 구동부와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 이에 대한 자세한 설명은 생략한다.
도 8 및 도 2를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부(200)를 포함한다.
표시 패널(100)은 제1 방향(D1)으로 연장되는 복수의 데이터 라인들(DL), 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되는 복수의 게이트 라인들(GL)을 포함한다. 표시 패널(100)은 게이트 라인들(GL)과 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 게이트 라인들(GL), 데이터 라인들(DL) 및 상기 픽셀들은 표시 패널(100)의 액티브 영역(AA) 상에 배치된다.
각 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.
표시 패널(100)은 제1 기판(110) 및 제1 기판(110)과 마주보는 제2 기판(120)을 포함한다.
표시 패널 구동부(200)는 데이터 구동칩(210) 및 게이트 구동칩(220)을 포함한다. 표시 패널 구동부(200)는 인쇄 회로 기판(230) 및 인쇄 회로 기판(230)과 표시 패널(100)을 전기적으로 연결하며 복수의 본딩 패드들(246)을 갖는 연성 기판(240)을 더 포함할 수 있다.
데이터 구동칩(410)은 연성 기판(240) 상에 COF(chip on film) 방식으로 실장될 수 있다. 예를 들어, 데이터 구동칩(210)과 연성 기판(240) 사이에 개재되는 접착층(270)에 의해, 데이터 구동칩(210)은 연성 기판(240) 상에 부착될 수 있다.
데이터 구동칩(210)은 데이터 구동칩 바디(215), 및 데이터 구동칩 바디(215)의 하면을 따라 구비되는 복수의 제3 패드들(216)을 포함할 수 있다. 또한, 데이터 구동칩(210)은 데이터 구동칩 바디(215)의 상면을 따라 구비되는 복수의 제1 패드들(218)을 더 포함할 수 있다. 표시 패널 구동부(200)는 데이터 구동칩(210)과 연성 기판(240) 사이에 개재되어, 적어도 하나의 제3 패드(216)와 적어도 하나의 본딩 패드(246)를 전기적으로 연결하는 제1 도전성 접착층(272)을 포함할 수 있다.
게이트 구동칩(220)은 데이터 구동칩(210) 상에 적층될 수 있다. 예를 들어, 게이트 구동칩(220)과 데이터 구동칩(210) 사이에 개재되는 접착층(280)에 의해, 게이트 구동칩(220)은 데이터 구동칩(210) 상에 부착될 수 있다.
게이트 구동칩(220)은 게이트 구동칩 바디(225), 및 게이트 구동칩 바디(225)의 하면을 따라 구비되는 복수의 제4 패드들(224)을 포함할 수 있다. 또한, 표시 패널 구동부(200)는 게이트 구동칩(220)과 데이터 구동칩(210) 사이에 개재되어, 적어도 하나의 제4 패드(224)와 적어도 하나의 제1 패드(218)를 전기적으로 연결하는 제2 도전성 접착층(282)을 더 포함할 수 있다.
예를 들어, 연성 기판(240)의 적어도 하나의 본딩 패드(246)는 데이터 라인(DL) 또는 게이트 라인(GL)과 전기적으로 연결될 수 있다.
예시적인 실시예들에 따른 표시 장치에 따르면, 게이트 구동칩(220)이 데이터 구동칩(210) 상에 적층되며, 게이트 구동칩(220) 및 데이터 구동칩(210)의 적층 구조물은 제2 방향(D2)을 따라 복수개로 배열될 수 있다.
이에 따라, 게이트 구동칩(220)이 제1 방향(D1)을 따라 추가적으로 배치될 필요가 없으므로, 표시 장치의 베젤의 크기를 줄일 수 있다. 또한, 상기 표시 장치에 의하면, 원가가 절감되고 공정시간이 단축되어 생산성이 향상될 수 있다.
특히, 데이터 구동칩(210) 및 게이트 구동칩(220)은 본딩 와이어를 통하지 않고, 제1 도전성 접착층(272) 및 제2 도전성 접착층(282)을 통하여 연성 기판(240)의 본딩 패드(246)와 전기적으로 연결된다. 따라서, 공정이 매우 용이해지는 장점이 있다.
도 9는 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다. 게이트 구동칩의 크기를 제외하면, 도 6에 도시된 표시 패널 구동부와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 이에 대한 자세한 설명은 생략한다.
도 9 및 도 2를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부(200)를 포함한다.
표시 패널(100)은 제1 방향(D1)으로 연장되는 복수의 데이터 라인들(DL), 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되는 복수의 게이트 라인들(GL)을 포함한다. 표시 패널(100)은 게이트 라인들(GL)과 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 게이트 라인들(GL), 데이터 라인들(DL) 및 상기 픽셀들은 표시 패널(100)의 액티브 영역(AA) 상에 배치된다.
각 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.
표시 패널(100)은 제1 기판(110) 및 제1 기판(110)과 마주보는 제2 기판(120)을 포함한다.
표시 패널 구동부(200)는 데이터 구동칩(210) 및 게이트 구동칩(226)을 포함한다. 표시 패널 구동부(200)는 인쇄 회로 기판(230) 및 인쇄 회로 기판(230)과 표시 패널(100)을 전기적으로 연결하며 복수의 본딩 패드들(246, 244)을 갖는 연성 기판(240)을 더 포함할 수 있다.
데이터 구동칩(410)은 연성 기판(240) 상에 COF(chip on film) 방식으로 실장될 수 있다. 예를 들어, 데이터 구동칩(210)과 연성 기판(240) 사이에 개재되는 접착층(270)에 의해, 데이터 구동칩(210)은 연성 기판(240) 상에 부착될 수 있다.
데이터 구동칩(210)은 데이터 구동칩 바디(215), 및 데이터 구동칩 바디(215)의 하면을 따라 구비되는 복수의 제3 패드들(216)을 포함할 수 있다. 또한, 표시 패널 구동부(200)는 데이터 구동칩(210)과 연성 기판(240) 사이에 개재되어, 적어도 하나의 제3 패드(216)와 적어도 하나의 본딩 패드(246)를 전기적으로 연결하는 제1 도전성 접착층(272)을 포함할 수 있다.
게이트 구동칩(226)은 데이터 구동칩(210) 상에 적층될 수 있다. 예를 들어, 게이트 구동칩(226)과 데이터 구동칩(210) 사이에 개재되는 접착층(280)에 의해, 게이트 구동칩(226)은 데이터 구동칩(210) 상에 부착될 수 있다.
게이트 구동칩(226)은 게이트 구동칩 바디(225), 및 게이트 구동칩 바디(225)의 상면을 따라 구비되는 복수의 제2 패드들(222)을 포함할 수 있다. 또한, 표시 패널 구동부(200)는 적어도 하나의 제2 패드(222), 및 적어도 하나의 본딩 패드(244)를 전기적으로 연결하는 제2 본딩 와이어(260)를 포함할 수 있다.
또한, 평면에서 바라보았을 때, 게이트 구동칩(226)의 크기와 데이터 구동칩(210)의 크기는 실질적으로 동일할 수 있다.
예를 들어, 연성 기판(240)의 적어도 하나의 본딩 패드(246)는 데이터 라인(DL)과 전기적으로 연결되며, 연성 기판(240)의 적어도 하나의 본딩 패드(244)는 게이트 라인(GL)과 전기적으로 연결될 수 있다.
예시적인 실시예들에 따른 표시 장치에 따르면, 게이트 구동칩(226)이 데이터 구동칩(210) 상에 적층되며, 게이트 구동칩(226) 및 데이터 구동칩(210)의 적층 구조물은 제2 방향(D2)을 따라 복수개로 배열될 수 있다.
이에 따라, 게이트 구동칩(226)이 제1 방향(D1)을 따라 추가적으로 배치될 필요가 없으므로, 표시 장치의 베젤의 크기를 줄일 수 있다. 또한, 상기 표시 장치에 의하면, 원가가 절감되고 공정시간이 단축되어 생산성이 향상될 수 있다.
특히, 데이터 구동칩(210)은 본딩 와이어를 통하지 않고, 제1 도전성 접착층(272)을 통하여 연성 기판(240)의 본딩 패드(246)와 전기적으로 연결된다. 따라서, 공정이 매우 용이해지는 장점이 있다.
또한, 평면에서 바라보았을 때, 게이트 구동칩(226)의 크기와 데이터 구동칩(210)의 크기가 실질적으로 동일하므로, 본딩 패드들(246)과 제3 패드들(216)을 정렬하여 전기적으로 연결하기에 용이한 장점이 있다.
도 10은 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다. 밀봉 부재를 제외하면, 도 4에 도시된 표시 패널 구동부와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 이에 대한 자세한 설명은 생략한다.
도 10 및 도 2를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부(200)를 포함한다.
표시 패널(100)은 제1 방향(D1)으로 연장되는 복수의 데이터 라인들(DL), 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되는 복수의 게이트 라인들(GL)을 포함한다. 표시 패널(100)은 게이트 라인들(GL)과 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 게이트 라인들(GL), 데이터 라인들(DL) 및 상기 픽셀들은 표시 패널(100)의 액티브 영역(AA) 상에 배치된다.
각 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.
표시 패널(100)은 제1 기판(110) 및 제1 기판(110)과 마주보는 제2 기판(120)을 포함한다.
표시 패널 구동부(200)는 데이터 구동칩(210), 게이트 구동칩(220), 및 데이터 구동칩(210)과 게이트 구동칩(220)을 덮는 밀봉 부재(290)를 포함한다. 표시 패널 구동부(200)는 인쇄 회로 기판(230) 및 인쇄 회로 기판(230)과 표시 패널(100)을 전기적으로 연결하며 복수의 본딩 패드들(242, 244)을 갖는 연성 기판(240)을 더 포함할 수 있다.
예를 들어, 인쇄 회로 기판(200)은 타이밍 컨트롤러, 전원 전압 생성부 등과 같은 구동회로를 포함할 수 있다. 또한, 연성 기판(230)은 폴리이미드를 포함하는 플렉서블 기판일 수 있다.
데이터 구동칩(410)은 연성 기판(240) 상에 COF(chip on film) 방식으로 실장될 수 있다. 예를 들어, 데이터 구동칩(210)과 연성 기판(240) 사이에 개재되는 접착층(270)에 의해, 데이터 구동칩(210)은 연성 기판(240) 상에 부착될 수 있다.
게이트 구동칩(220)은 데이터 구동칩(210) 상에 적층될 수 있다. 예를 들어, 게이트 구동칩(220)과 데이터 구동칩(210) 사이에 개재되는 접착층(280)에 의해, 게이트 구동칩(220)은 데이터 구동칩(210) 상에 부착될 수 있다.
밀봉 부재(290)는 연성 기판(240), 데이터 구동칩(210), 및 게이트 구동칩(220) 상에 구비되고, 데이터 구동칩(210) 및 게이트 구동칩(220)을 덮어 데이터 구동칩(210) 및 게이트 구동칩(220)을 외부로부터 보호할 수 있다.
예시적인 실시예들에 따른 표시 장치에 따르면, 게이트 구동칩(220)이 데이터 구동칩(210) 상에 적층되며, 게이트 구동칩(220) 및 데이터 구동칩(210)의 적층 구조물은 제2 방향(D2)을 따라 복수개로 배열될 수 있다.
이에 따라, 게이트 구동칩(220)이 제1 방향(D1)을 따라 추가적으로 배치될 필요가 없으므로, 표시 장치의 베젤의 크기를 줄일 수 있다. 또한, 상기 표시 장치에 의하면, 원가가 절감되고 공정시간이 단축되어 생산성이 향상될 수 있다.
특히, 밀봉 부재(290)는 데이터 구동칩(210), 및 게이트 구동칩(220)을 보호하며, 제1 본딩 와이어(250) 및 제2 본딩 와이어(260)를 보호할 수 있으므로, 제1 본딩 와이어(250) 및 제2 본딩 와이어(260)의 전기적 연결 신뢰성을 향상시킬 수 있다.
도 11은 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다. 도 12은 도 11의 표시 장치를 나타내는 사시도이다. 도 13은 예시적인 실시예들에 따른 표시 패널 구동부를 나타내며, 도 11의 II-II' 라인을 따라 절단한 단면도이다. 게이트 구동칩 및 데이터 구동칩이 제1 기판 상에 적층되는 점을 제외하면, 도 1 내지 도 4에 도시된 표시 패널 구동부와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 이에 대한 자세한 설명은 생략한다.
도 11 내지 도 13을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부(202)를 포함한다.
표시 패널(100)은 제1 방향(D1)으로 연장되는 복수의 데이터 라인들(DL), 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되는 복수의 게이트 라인들(GL)을 포함한다. 표시 패널(100)은 게이트 라인들(GL)과 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 게이트 라인들(GL), 데이터 라인들(DL) 및 상기 픽셀들은 표시 패널(100)의 액티브 영역(AA) 상에 배치된다.
각 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.
표시 패널(100)은 제1 기판(110) 및 제1 기판(110)과 마주보는 제2 기판(120)을 포함한다. 제1 기판(110)은 주변 영역(PA)에 배치되는 복수의 본딩 패드들(112, 114)을 더 포함할 수 있다.
표시 패널 구동부(202)는 데이터 구동칩(210) 및 게이트 구동칩(220)을 포함한다. 표시 패널 구동부(202)는 인쇄 회로 기판(230) 및 인쇄 회로 기판(230)과 표시 패널(100)을 전기적으로 연결하는 연성 기판(240)을 더 포함할 수 있다.
데이터 구동칩(410)은 제1 기판(110) 상에 COG(chip on glass) 방식으로 실장될 수 있다. 예를 들어, 데이터 구동칩(210)과 제1 기판(110) 사이에 개재되는 접착층(270)에 의해, 데이터 구동칩(210)은 제1 기판(110) 상에 부착될 수 있다.
데이터 구동칩(210)은 데이터 구동칩 바디(215), 및 데이터 구동칩 바디(215)의 상면을 따라 구비되는 복수의 제1 패드들(212)을 포함할 수 있다. 또한, 표시 패널 구동부(202)는 적어도 하나의 제1 패드(212)와 적어도 하나의 본딩 패드(112)를 전기적으로 연결하는 제1 본딩 와이어(250)를 포함할 수 있다.
게이트 구동칩(220)은 데이터 구동칩(210) 상에 적층될 수 있다. 예를 들어, 게이트 구동칩(220)과 데이터 구동칩(210) 사이에 개재되는 접착층(280)에 의해, 게이트 구동칩(220)은 데이터 구동칩(210) 상에 부착될 수 있다.
게이트 구동칩(220)은 게이트 구동칩 바디(225), 및 게이트 구동칩 바디(225)의 상면을 따라 구비되는 복수의 제2 패드들(222)을 포함할 수 있다. 또한, 표시 패널 구동부(202)는 적어도 하나의 제2 패드(222)와 적어도 하나의 본딩 패드(114)를 전기적으로 연결하는 제2 본딩 와이어(260)를 포함할 수 있다.
예를 들어, 적어도 하나의 본딩 패드(112)는 데이터 라인(DL)과 전기적으로 연결되며, 적어도 하나의 본딩 패드(114)는 게이트 라인(GL)과 전기적으로 연결될 수 있다.
예시적인 실시예들에 따른 표시 장치에 따르면, 게이트 구동칩(220)이 데이터 구동칩(210) 상에 적층되며, 게이트 구동칩(220) 및 데이터 구동칩(210)의 적층 구조물은 제2 방향(D2)을 따라 복수개로 배열될 수 있다.
이에 따라, 게이트 구동칩(220)이 제1 방향(D1)을 따라 추가적으로 배치될 필요가 없으므로, 표시 장치의 베젤의 크기를 줄일 수 있다. 또한, 상기 표시 장치에 의하면, 원가가 절감되고 공정시간이 단축되어 생산성이 향상될 수 있다.
도 14는 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다. 게이트 구동칩 및 데이터 구동칩이 제1 기판 상에 적층되는 점을 제외하면, 도 5에 도시된 표시 패널 구동부와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 이에 대한 자세한 설명은 생략한다.
도 14 및 도 2를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부(202)를 포함한다.
표시 패널(100)은 제1 방향(D1)으로 연장되는 복수의 데이터 라인들(DL), 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되는 복수의 게이트 라인들(GL)을 포함한다. 표시 패널(100)은 게이트 라인들(GL)과 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 게이트 라인들(GL), 데이터 라인들(DL) 및 상기 픽셀들은 표시 패널(100)의 액티브 영역(AA) 상에 배치된다.
각 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.
표시 패널(100)은 제1 기판(110) 및 제1 기판(110)과 마주보는 제2 기판(120)을 포함한다. 제1 기판(110)은 주변 영역(PA)에 배치되는 복수의 본딩 패드들(112, 114)을 포함할 수 있다.
표시 패널 구동부(202)는 데이터 구동칩(210) 및 게이트 구동칩(220)을 포함한다. 표시 패널 구동부(202)는 인쇄 회로 기판(230) 및 인쇄 회로 기판(230)과 표시 패널(100)을 전기적으로 연결하는 연성 기판(240)을 더 포함할 수 있다.
데이터 구동칩(410)은 제1 기판(110) 상에 COG(chip on glass) 방식으로 실장될 수 있다. 예를 들어, 데이터 구동칩(210)과 제1 기판(110) 사이에 개재되는 접착층(270)에 의해, 데이터 구동칩(210)은 제1 기판(110) 상에 부착될 수 있다.
데이터 구동칩(210)은 데이터 구동칩 바디(215), 및 데이터 구동칩 바디(215)의 상면을 따라 구비되는 복수의 제1 패드들(212, 214)을 포함할 수 있다. 또한, 표시 패널 구동부(202)는 적어도 하나의 제1 패드(212)와 적어도 하나의 본딩 패드(112)를 전기적으로 연결하는 제1 본딩 와이어(250)를 포함할 수 있다.
게이트 구동칩(220)은 데이터 구동칩(210) 상에 적층될 수 있다. 예를 들어, 게이트 구동칩(220)과 데이터 구동칩(210) 사이에 개재되는 접착층(280)에 의해, 게이트 구동칩(220)은 데이터 구동칩(210) 상에 부착될 수 있다.
게이트 구동칩(220)은 게이트 구동칩 바디(225), 및 게이트 구동칩 바디(225)의 상면을 따라 구비되는 복수의 제2 패드들(222)을 포함할 수 있다. 또한, 표시 패널 구동부(202)는 적어도 하나의 제2 패드(222), 적어도 하나의 제1 패드(214), 및 적어도 하나의 본딩 패드(114)를 전기적으로 연결하는 제2 본딩 와이어(262)를 포함할 수 있다.
예를 들어, 적어도 하나의 본딩 패드(112)는 데이터 라인(DL)과 전기적으로 연결되며, 적어도 하나의 본딩 패드(114)는 게이트 라인(GL)과 전기적으로 연결될 수 있다.
예시적인 실시예들에 따른 표시 장치에 따르면, 게이트 구동칩(220)이 데이터 구동칩(210) 상에 적층되며, 게이트 구동칩(220) 및 데이터 구동칩(210)의 적층 구조물은 제2 방향(D2)을 따라 복수개로 배열될 수 있다.
이에 따라, 게이트 구동칩(220)이 제1 방향(D1)을 따라 추가적으로 배치될 필요가 없으므로, 표시 장치의 베젤의 크기를 줄일 수 있다. 또한, 상기 표시 장치에 의하면, 원가가 절감되고 공정시간이 단축되어 생산성이 향상될 수 있다.
특히, 제2 본딩 와이어(262)는 데이터 구동칩(210)의 상면 상의 적어도 하나의 제1 패드(214)를 통하여 제1 기판(110)의 적어도 하나의 본딩 패드(114)와 전기적으로 연결되어, 전기적 연결 신뢰성이 향상될 수 있다.
도 15는 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다. 게이트 구동칩 및 데이터 구동칩이 제1 기판 상에 적층되는 점을 제외하면, 도 6에 도시된 표시 패널 구동부와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 이에 대한 자세한 설명은 생략한다.
도 15 및 도 2를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부(202)를 포함한다.
표시 패널(100)은 제1 방향(D1)으로 연장되는 복수의 데이터 라인들(DL), 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되는 복수의 게이트 라인들(GL)을 포함한다. 표시 패널(100)은 게이트 라인들(GL)과 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 게이트 라인들(GL), 데이터 라인들(DL) 및 상기 픽셀들은 표시 패널(100)의 액티브 영역(AA) 상에 배치된다.
각 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.
표시 패널(100)은 제1 기판(110) 및 제1 기판(110)과 마주보는 제2 기판(120)을 포함한다. 제1 기판(110)은 주변 영역(PA)에 배치되는 복수의 본딩 패드들(116, 114)을 포함할 수 있다.
표시 패널 구동부(202)는 데이터 구동칩(210) 및 게이트 구동칩(220)을 포함한다. 표시 패널 구동부(202)는 인쇄 회로 기판(230) 및 인쇄 회로 기판(230)과 표시 패널(100)을 전기적으로 연결하는 연성 기판(240)을 더 포함할 수 있다.
데이터 구동칩(410)은 제1 기판(110) 상에 COG(chip on glass) 방식으로 실장될 수 있다. 예를 들어, 데이터 구동칩(210)과 제1 기판(110) 사이에 개재되는 접착층(270)에 의해, 데이터 구동칩(210)은 제1 기판(110) 상에 부착될 수 있다.
데이터 구동칩(210)은 데이터 구동칩 바디(215), 및 데이터 구동칩 바디(215)의 하면을 따라 구비되는 복수의 제3 패드들(216)을 포함할 수 있다. 또한, 표시 패널 구동부(202)는 데이터 구동칩(210)과 제1 기판(110) 사이에 개재되어, 적어도 하나의 제3 패드(216)와 적어도 하나의 본딩 패드(116)를 전기적으로 연결하는 제1 도전성 접착층(272)을 포함할 수 있다.
게이트 구동칩(220)은 데이터 구동칩(210) 상에 적층될 수 있다. 예를 들어, 게이트 구동칩(220)과 데이터 구동칩(210) 사이에 개재되는 접착층(280)에 의해, 게이트 구동칩(220)은 데이터 구동칩(210) 상에 부착될 수 있다.
게이트 구동칩(220)은 게이트 구동칩 바디(225), 및 게이트 구동칩 바디(225)의 상면을 따라 구비되는 복수의 제2 패드들(222)을 포함할 수 있다. 또한, 표시 패널 구동부(202)는 적어도 하나의 제2 패드(222), 및 적어도 하나의 본딩 패드(114)를 전기적으로 연결하는 제2 본딩 와이어(260)를 포함할 수 있다.
예를 들어, 제1 기판(110)의 적어도 하나의 본딩 패드(116)는 데이터 라인(DL)과 전기적으로 연결되며, 제1 기판(110)의 적어도 하나의 본딩 패드(114)는 게이트 라인(GL)과 전기적으로 연결될 수 있다.
예시적인 실시예들에 따른 표시 장치에 따르면, 게이트 구동칩(220)이 데이터 구동칩(210) 상에 적층되며, 게이트 구동칩(220) 및 데이터 구동칩(210)의 적층 구조물은 제2 방향(D2)을 따라 복수개로 배열될 수 있다.
이에 따라, 게이트 구동칩(220)이 제1 방향(D1)을 따라 추가적으로 배치될 필요가 없으므로, 표시 장치의 베젤의 크기를 줄일 수 있다. 또한, 상기 표시 장치에 의하면, 원가가 절감되고 공정시간이 단축되어 생산성이 향상될 수 있다.
특히, 데이터 구동칩(210)은 본딩 와이어를 통하지 않고, 제1 도전성 접착층(272)을 통하여 제1 기판(110)의 본딩 패드(116)와 전기적으로 연결된다. 따라서, 공정이 매우 용이해지는 장점이 있다.
도 16은 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다. 게이트 구동칩 및 데이터 구동칩이 제1 기판 상에 적층되는 점을 제외하면, 도 7에 도시된 표시 패널 구동부와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 이에 대한 자세한 설명은 생략한다.
도 16 및 도 2를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부(202)를 포함한다.
표시 패널(100)은 제1 방향(D1)으로 연장되는 복수의 데이터 라인들(DL), 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되는 복수의 게이트 라인들(GL)을 포함한다. 표시 패널(100)은 게이트 라인들(GL)과 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 게이트 라인들(GL), 데이터 라인들(DL) 및 상기 픽셀들은 표시 패널(100)의 액티브 영역(AA) 상에 배치된다.
각 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.
표시 패널(100)은 제1 기판(110) 및 제1 기판(110)과 마주보는 제2 기판(120)을 포함한다. 제1 기판(110)은 복수의 본딩 패드들(116, 114)을 포함할 수 있다.
표시 패널 구동부(202)는 데이터 구동칩(210) 및 게이트 구동칩(220)을 포함한다. 표시 패널 구동부(202)는 인쇄 회로 기판(230) 및 인쇄 회로 기판(230)과 표시 패널(100)을 전기적으로 연결하는 연성 기판(240)을 더 포함할 수 있다.
데이터 구동칩(410)은 제1 기판(110) 상에 COG(chip on glass) 방식으로 실장될 수 있다. 예를 들어, 데이터 구동칩(210)과 제1 기판(110) 사이에 개재되는 접착층(270)에 의해, 데이터 구동칩(210)은 제1 기판(110) 상에 부착될 수 있다.
데이터 구동칩(210)은 데이터 구동칩 바디(215), 및 데이터 구동칩 바디(215)의 하면을 따라 구비되는 복수의 제3 패드들(216)을 포함할 수 있다. 또한, 데이터 구동칩(210)은 데이터 구동칩 바디(215)의 상면을 따라 구비되는 복수의 제1 패드들(214)을 포함할 수 있다. 표시 패널 구동부(202)는 데이터 구동칩(210)과 제1 기판(110) 사이에 개재되어, 적어도 하나의 제3 패드(216)와 적어도 하나의 본딩 패드(116)를 전기적으로 연결하는 제1 도전성 접착층(272)을 포함할 수 있다.
게이트 구동칩(220)은 데이터 구동칩(210) 상에 적층될 수 있다. 예를 들어, 게이트 구동칩(220)과 데이터 구동칩(210) 사이에 개재되는 접착층(280)에 의해, 게이트 구동칩(220)은 데이터 구동칩(210) 상에 부착될 수 있다.
게이트 구동칩(220)은 게이트 구동칩 바디(225), 및 게이트 구동칩 바디(225)의 상면을 따라 구비되는 복수의 제2 패드들(222)을 포함할 수 있다. 또한, 표시 패널 구동부(202)는 적어도 하나의 제2 패드(222), 적어도 하나의 제1 패드(214), 및 적어도 하나의 본딩 패드(114)를 전기적으로 연결하는 제2 본딩 와이어(262)를 포함할 수 있다.
예를 들어, 제1 기판(110)의 적어도 하나의 본딩 패드(116)는 데이터 라인(DL)과 전기적으로 연결되며, 제1 기판(110)의 적어도 하나의 본딩 패드(114)는 게이트 라인(GL)과 전기적으로 연결될 수 있다.
예시적인 실시예들에 따른 표시 장치에 따르면, 게이트 구동칩(220)이 데이터 구동칩(210) 상에 적층되며, 게이트 구동칩(220) 및 데이터 구동칩(210)의 적층 구조물은 제2 방향(D2)을 따라 복수개로 배열될 수 있다.
이에 따라, 게이트 구동칩(220)이 제1 방향(D1)을 따라 추가적으로 배치될 필요가 없으므로, 표시 장치의 베젤의 크기를 줄일 수 있다. 또한, 상기 표시 장치에 의하면, 원가가 절감되고 공정시간이 단축되어 생산성이 향상될 수 있다.
특히, 데이터 구동칩(210)은 본딩 와이어를 통하지 않고, 제1 도전성 접착층(272)을 통하여 제1 기판(110)의 본딩 패드(116)와 전기적으로 연결된다. 따라서, 공정이 매우 용이해지는 장점이 있다.
또한, 제2 본딩 와이어(262)는 데이터 구동칩(210)의 상면 상에 배치된 적어도 하나의 제1 패드(214)을 통하여 제1 기판(110)의 적어도 하나의 본딩 패드(114)에 전기적으로 연결되므로, 전기적 연결 신뢰성이 확보될 수 있다.
도 17은 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다. 게이트 구동칩 및 데이터 구동칩이 제1 기판 상에 적층되는 점을 제외하면, 도 8에 도시된 표시 패널 구동부와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 이에 대한 자세한 설명은 생략한다.
도 17 및 도 2를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부(202)를 포함한다.
표시 패널(100)은 제1 방향(D1)으로 연장되는 복수의 데이터 라인들(DL), 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되는 복수의 게이트 라인들(GL)을 포함한다. 표시 패널(100)은 게이트 라인들(GL)과 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 게이트 라인들(GL), 데이터 라인들(DL) 및 상기 픽셀들은 표시 패널(100)의 액티브 영역(AA) 상에 배치된다.
각 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.
표시 패널(100)은 제1 기판(110) 및 제1 기판(110)과 마주보는 제2 기판(120)을 포함한다. 제1 기판(110)은 주변 영역(PA)에 배치되는 복수의 본딩 패드들(116)을 포함할 수 있다.
표시 패널 구동부(202)는 데이터 구동칩(210) 및 게이트 구동칩(220)을 포함한다. 표시 패널 구동부(202)는 인쇄 회로 기판(230) 및 인쇄 회로 기판(230)과 표시 패널(100)을 전기적으로 연결하는 연성 기판(240)을 더 포함할 수 있다.
데이터 구동칩(410)은 제1 기판(110) 상에 COG(chip on glass) 방식으로 실장될 수 있다. 예를 들어, 데이터 구동칩(210)과 제1 기판(110) 사이에 개재되는 접착층(270)에 의해, 데이터 구동칩(210)은 제1 기판(110) 상에 부착될 수 있다.
데이터 구동칩(210)은 데이터 구동칩 바디(215), 및 데이터 구동칩 바디(215)의 하면을 따라 구비되는 복수의 제3 패드들(216)을 포함할 수 있다. 또한, 데이터 구동칩(210)은 데이터 구동칩 바디(215)의 상면을 따라 구비되는 복수의 제1 패드들(218)을 더 포함할 수 있다. 표시 패널 구동부(202)는 데이터 구동칩(210)과 제1 기판(110) 사이에 개재되어, 적어도 하나의 제3 패드(216)와 적어도 하나의 본딩 패드(116)를 전기적으로 연결하는 제1 도전성 접착층(272)을 포함할 수 있다.
게이트 구동칩(220)은 데이터 구동칩(210) 상에 적층될 수 있다. 예를 들어, 게이트 구동칩(220)과 데이터 구동칩(210) 사이에 개재되는 접착층(280)에 의해, 게이트 구동칩(220)은 데이터 구동칩(210) 상에 부착될 수 있다.
게이트 구동칩(220)은 게이트 구동칩 바디(225), 및 게이트 구동칩 바디(225)의 하면을 따라 구비되는 복수의 제4 패드들(224)을 포함할 수 있다. 또한, 표시 패널 구동부(202)는 게이트 구동칩(220)과 데이터 구동칩(210) 사이에 개재되어, 적어도 하나의 제4 패드(224)와 적어도 하나의 제1 패드(218)를 전기적으로 연결하는 제2 도전성 접착층(282)을 더 포함할 수 있다.
예를 들어, 제1 기판(110)의 적어도 하나의 본딩 패드(116)는 데이터 라인(DL) 또는 게이트 라인(GL)과 전기적으로 연결될 수 있다.
예시적인 실시예들에 따른 표시 장치에 따르면, 게이트 구동칩(220)이 데이터 구동칩(210) 상에 적층되며, 게이트 구동칩(220) 및 데이터 구동칩(210)의 적층 구조물은 제2 방향(D2)을 따라 복수개로 배열될 수 있다.
이에 따라, 게이트 구동칩(220)이 제1 방향(D1)을 따라 추가적으로 배치될 필요가 없으므로, 표시 장치의 베젤의 크기를 줄일 수 있다. 또한, 상기 표시 장치에 의하면, 원가가 절감되고 공정시간이 단축되어 생산성이 향상될 수 있다.
특히, 데이터 구동칩(210) 및 게이트 구동칩(220)은 본딩 와이어를 통하지 않고, 제1 도전성 접착층(272) 및 제2 도전성 접착층(282)을 통하여 제1 기판(110)의 본딩 패드(116)와 전기적으로 연결된다. 따라서, 공정이 매우 용이해지는 장점이 있다.
도 18은 예시적인 실시예들에 따른 표시 패널 구동부를 나타내는 단면도이다. 게이트 구동칩 및 데이터 구동칩이 제1 기판 상에 적층되는 점을 제외하면, 도 9에 도시된 표시 패널 구동부와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 이에 대한 자세한 설명은 생략한다.
도 18 및 도 2를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부(202)를 포함한다.
표시 패널(100)은 제1 방향(D1)으로 연장되는 복수의 데이터 라인들(DL), 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되는 복수의 게이트 라인들(GL)을 포함한다. 표시 패널(100)은 게이트 라인들(GL)과 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 게이트 라인들(GL), 데이터 라인들(DL) 및 상기 픽셀들은 표시 패널(100)의 액티브 영역(AA) 상에 배치된다.
각 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.
표시 패널(100)은 제1 기판(110) 및 제1 기판(110)과 마주보는 제2 기판(120)을 포함한다. 제1 기판(110)은 주변 영역(PA)에 배치되는 복수의 본딩 패드들(116, 114)을 포함할 수 있다.
표시 패널 구동부(202)는 데이터 구동칩(210) 및 게이트 구동칩(226)을 포함한다. 표시 패널 구동부(202)는 인쇄 회로 기판(230) 및 인쇄 회로 기판(230)과 표시 패널(100)을 전기적으로 연결하는 연성 기판(240)을 더 포함할 수 있다.
데이터 구동칩(410)은 제1 기판(110) 상에 COG(chip on glass) 방식으로 실장될 수 있다. 예를 들어, 데이터 구동칩(210)과 제1 기판(110) 사이에 개재되는 접착층(270)에 의해, 데이터 구동칩(210)은 제1 기판(110) 상에 부착될 수 있다.
데이터 구동칩(210)은 데이터 구동칩 바디(215), 및 데이터 구동칩 바디(215)의 하면을 따라 구비되는 복수의 제3 패드들(216)을 포함할 수 있다. 또한, 표시 패널 구동부(202)는 데이터 구동칩(210)과 제1 기판(110) 사이에 개재되어, 적어도 하나의 제3 패드(216)와 적어도 하나의 본딩 패드(116)를 전기적으로 연결하는 제1 도전성 접착층(272)을 포함할 수 있다.
게이트 구동칩(226)은 데이터 구동칩(210) 상에 적층될 수 있다. 예를 들어, 게이트 구동칩(226)과 데이터 구동칩(210) 사이에 개재되는 접착층(280)에 의해, 게이트 구동칩(226)은 데이터 구동칩(210) 상에 부착될 수 있다.
게이트 구동칩(226)은 게이트 구동칩 바디(225), 및 게이트 구동칩 바디(225)의 상면을 따라 구비되는 복수의 제2 패드들(222)을 포함할 수 있다. 또한, 표시 패널 구동부(202)는 적어도 하나의 제2 패드(222), 및 적어도 하나의 본딩 패드(114)를 전기적으로 연결하는 제2 본딩 와이어(260)를 포함할 수 있다.
또한, 평면에서 바라보았을 때, 게이트 구동칩(226)의 크기와 데이터 구동칩(210)의 크기는 실질적으로 동일할 수 있다.
예를 들어, 제1 기판(110)의 적어도 하나의 본딩 패드(116)는 데이터 라인(DL)과 전기적으로 연결되며, 제1 기판(110)의 적어도 하나의 본딩 패드(114)는 게이트 라인(GL)과 전기적으로 연결될 수 있다.
예시적인 실시예들에 따른 표시 장치에 따르면, 게이트 구동칩(226)이 데이터 구동칩(210) 상에 적층되며, 게이트 구동칩(226) 및 데이터 구동칩(210)의 적층 구조물은 제2 방향(D2)을 따라 복수개로 배열될 수 있다.
이에 따라, 게이트 구동칩(226)이 제1 방향(D1)을 따라 추가적으로 배치될 필요가 없으므로, 표시 장치의 베젤의 크기를 줄일 수 있다. 또한, 상기 표시 장치에 의하면, 원가가 절감되고 공정시간이 단축되어 생산성이 향상될 수 있다.
특히, 데이터 구동칩(210)은 본딩 와이어를 통하지 않고, 제1 도전성 접착층(272)을 통하여 제1 기판(110)의 본딩 패드(116)와 전기적으로 연결된다. 따라서, 공정이 매우 용이해지는 장점이 있다.
또한, 평면에서 바라보았을 때, 게이트 구동칩(226)의 크기와 데이터 구동칩(210)의 크기가 실질적으로 동일하므로, 본딩 패드들(116)과 제3 패드들(216)를 정렬하여 전기적으로 연결하기에 용이한 장점이 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 110: 제1 기판
120: 제2 기판 130: 액정층
200: 표시 패널 210: 데이터 구동칩
220: 게이트 구동칩 230: 인쇄회로기판
240: 연성 기판 250: 제1 본딩 와이어
260: 제2 본딩 와이어 290: 밀봉 부재

Claims (20)

  1. 스위칭 소자, 상기 스위칭 소자와 전기적으로 연결되는 데이터 라인, 상기 스위칭 소자와 전기적으로 연결되는 게이트 라인을 포함하는 제1 기판, 및 상기 제1 기판과 대향하는 제2 기판을 포함하는 표시 패널; 및
    상기 데이터 라인에 데이터 신호를 인가하는 데이터 구동칩, 및 상기 데이터 구동칩의 일면 상에 적층되어 상기 게이트 라인에 게이트 신호를 인가하는 게이트 구동칩을 갖는 표시 패널 구동부를 포함하는 표시 장치.
  2. 제 1 항에 있어서, 상기 표시 패널 구동부는,
    구동회로를 갖는 인쇄회로기판; 및
    상기 인쇄회로기판과 상기 표시 패널을 전기적으로 연결하며, 복수의 본딩 패드들을 갖는 연성 기판을 더 포함하며,
    상기 데이터 구동칩은 상기 연성 기판에 실장되는 것을 특징으로 하는 표시 장치.
  3. 제 2 항에 있어서, 상기 데이터 구동칩은,
    데이터 구동칩 바디; 및
    상기 데이터 구동칩 바디의 상면을 따라 구비되는 복수의 제1 패드들을 포함하며,
    상기 표시 패널 구동부는 적어도 하나의 상기 제1 패드와 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 제1 본딩 와이어를 더 포함하는 것을 특징으로 하는 표시 장치.
  4. 제 3 항에 있어서, 상기 게이트 구동칩은,
    게이트 구동칩 바디; 및
    상기 게이트 구동칩 바디의 상면을 따라 구비되는 복수의 제2 패드들을 포함하며,
    상기 표시 패널 구동부는 적어도 하나의 상기 제2 패드와 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 제2 본딩 와이어를 더 포함하는 것을 특징으로 하는 표시 장치.
  5. 제 4 항에 있어서, 상기 제2 본딩 와이어는 적어도 하나의 상기 제1 패드, 적어도 하나의 상기 제2 패드, 및 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 것을 특징으로 하는 표시 장치.
  6. 제 2 항에 있어서, 상기 데이터 구동칩은,
    데이터 구동칩 바디; 및
    상기 데이터 구동칩 바디의 하면을 따라 구비되는 복수의 제3 패드들을 포함하며,
    상기 표시 패널 구동부는,
    상기 데이터 구동칩과 상기 연성 기판 사이에 개재되고, 적어도 하나의 상기 제3 패드와 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 제1 도전성 접착층을 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제 6 항에 있어서, 상기 게이트 구동칩은,
    게이트 구동칩 바디; 및
    상기 게이트 구동칩 바디의 상면을 따라 구비되는 복수의 제2 패드들을 포함하며,
    상기 표시 패널 구동부는 적어도 하나의 상기 제2 패드와 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 제2 본딩 와이어를 더 포함하는 것을 특징으로 하는 표시 장치.
  8. 제 7 항에 있어서, 상기 데이터 구동칩은 상기 데이터 구동칩 바디의 상면을 따라 구비되는 복수의 제1 패드들을 더 포함하며,
    상기 제2 본딩 와이어는 적어도 하나의 상기 제1 패드, 적어도 하나의 상기 제2 패드, 및 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 것을 특징으로 하는 표시 장치.
  9. 제 6 항에 있어서, 상기 게이트 구동칩은,
    게이트 구동칩 바디; 및
    상기 게이트 구동칩 바디의 하면을 따라 구비되는 복수의 제4 패드들을 포함하며,
    상기 데이터 구동칩은 상기 데이터 구동칩 바디의 상면을 따라 구비되는 복수의 제1 패드들을 더 포함하며,
    상기 표시 패널 구동부는 상기 게이트 구동칩과 상기 데이터 구동칩 사이에 개재되고 적어도 하나의 상기 제4 패드와 적어도 하나의 상기 제1 패드를 전기적으로 연결하는 제2 도전성 접착층을 더 포함하는 것을 특징으로 하는 표시 장치.
  10. 제 1 항에 있어서, 상기 데이터 구동칩은 상기 제1 기판 상에 실장되고, 복수의 본딩 패드들을 갖는 제1 기판과 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  11. 제 10 항에 있어서, 상기 데이터 구동칩은,
    데이터 구동칩 바디; 및
    상기 데이터 구동칩 바디의 상면을 따라 구비되는 복수의 제1 패드들을 포함하며,
    상기 표시 패널 구동부는 적어도 하나의 상기 제1 패드와 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 제1 본딩 와이어를 더 포함하는 것을 특징으로 하는 표시 장치.
  12. 제 11 항에 있어서, 상기 게이트 구동칩은,
    게이트 구동칩 바디; 및
    상기 게이트 구동칩 바디의 상면을 따라 구비되는 복수의 제2 패드들을 포함하며,
    상기 표시 패널 구동부는 적어도 하나의 상기 제2 패드와 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 제2 본딩 와이어를 더 포함하는 것을 특징으로 하는 표시 장치.
  13. 제 12 항에 있어서, 상기 제2 본딩 와이어는 적어도 하나의 상기 제1 패드, 적어도 하나의 상기 제2 패드, 및 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 것을 특징으로 하는 표시 장치.
  14. 제 10 항에 있어서, 상기 데이터 구동칩은,
    데이터 구동칩 바디; 및
    상기 데이터 구동칩 바디의 하면을 따라 구비되는 복수의 제3 패드들을 포함하며,
    상기 표시 패널 구동부는,
    상기 데이터 구동칩과 상기 제1 기판 사이에 개재되고, 적어도 하나의 상기 제3 패드와 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 제1 도전성 접착층을 더 포함하는 것을 특징으로 하는 표시 장치.
  15. 제 14 항에 있어서, 상기 게이트 구동칩은,
    게이트 구동칩 바디; 및
    상기 게이트 구동칩 바디의 상면을 따라 구비되는 복수의 제2 패드들을 포함하며,
    상기 표시 패널 구동부는 적어도 하나의 상기 제2 패드와 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 제2 본딩 와이어를 더 포함하는 것을 특징으로 하는 표시 장치.
  16. 제 15 항에 있어서, 상기 데이터 구동칩은 상기 데이터 구동칩 바디의 상면을 따라 구비되는 복수의 제1 패드들을 더 포함하며,
    상기 제2 본딩 와이어는 적어도 하나의 상기 제1 패드, 적어도 하나의 상기 제2 패드, 및 적어도 하나의 상기 본딩 패드를 전기적으로 연결하는 것을 특징으로 하는 표시 장치.
  17. 제 14 항에 있어서, 상기 게이트 구동칩은,
    게이트 구동칩 바디; 및
    상기 게이트 구동칩 바디의 하면을 따라 구비되는 복수의 제4 패드들을 포함하며,
    상기 데이터 구동칩은 상기 데이터 구동칩 바디의 상면을 따라 구비되는 복수의 제1 패드들을 더 포함하며,
    상기 표시 패널 구동부는 상기 게이트 구동칩과 상기 데이터 구동칩 사이에 개재되고 적어도 하나의 상기 제4 패드와 적어도 하나의 상기 제1 패드를 전기적으로 연결하는 제2 도전성 접착층을 더 포함하는 것을 특징으로 하는 표시 장치.
  18. 제 1 항에 있어서, 평면에서 바라보았을 때, 상기 게이트 구동칩의 크기와 상기 데이터 구동칩의 크기는 동일한 것을 특징으로 하는 표시 장치.
  19. 제 1 항에 있어서, 평면에서 바라보았을 때, 상기 게이트 구동칩의 크기는 상기 데이터 구동칩의 크기보다 작은 것을 특징으로 하는 표시 장치.
  20. 제 1 항에 있어서, 상기 표시 패널 구동부는 상기 데이터 구동칩 및 상기 게이트 구동칩을 덮는 밀봉부재를 더 포함하는 것을 특징으로 하는 표시 장치.
KR1020150120962A 2015-08-27 2015-08-27 표시 장치 KR20170026755A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150120962A KR20170026755A (ko) 2015-08-27 2015-08-27 표시 장치
US15/149,711 US10424558B2 (en) 2015-08-27 2016-05-09 Display apparatus with a data driving chip and a gate driving chip disposed on a same side of a display panel
KR1020220142279A KR102576547B1 (ko) 2015-08-27 2022-10-31 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150120962A KR20170026755A (ko) 2015-08-27 2015-08-27 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220142279A Division KR102576547B1 (ko) 2015-08-27 2022-10-31 표시 장치

Publications (1)

Publication Number Publication Date
KR20170026755A true KR20170026755A (ko) 2017-03-09

Family

ID=58096053

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150120962A KR20170026755A (ko) 2015-08-27 2015-08-27 표시 장치
KR1020220142279A KR102576547B1 (ko) 2015-08-27 2022-10-31 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220142279A KR102576547B1 (ko) 2015-08-27 2022-10-31 표시 장치

Country Status (2)

Country Link
US (1) US10424558B2 (ko)
KR (2) KR20170026755A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782377B (zh) * 2016-12-27 2018-01-23 惠科股份有限公司 液晶显示器件及其驱动方法
KR102476539B1 (ko) * 2017-12-12 2022-12-12 엘지디스플레이 주식회사 마이크로 디스플레이 장치 및 디스플레이 집적회로
KR20210007989A (ko) 2018-05-17 2021-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
TWI718021B (zh) * 2019-08-20 2021-02-01 友達光電股份有限公司 顯示面板
CN212725308U (zh) 2019-08-20 2021-03-16 友达光电股份有限公司 像素阵列基板
EP3996140A4 (en) * 2020-05-15 2022-07-13 BOE Technology Group Co., Ltd. DISPLAY PANEL, METHOD OF OPERATING IT, AND DISPLAY DEVICE

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
KR100572429B1 (ko) * 2001-09-25 2006-04-18 마츠시타 덴끼 산교 가부시키가이샤 Ｅｌ 표시 패널 및 그것을 이용한 ｅｌ 표시 장치
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP2004303195A (ja) * 2003-03-19 2004-10-28 Seiko Epson Corp シートコンピュータ、ウェアラブルコンピュータ、ディスプレイ装置及びこれらの製造方法並びに電子機器
JP4581664B2 (ja) * 2004-12-08 2010-11-17 セイコーエプソン株式会社 半導体基板の製造方法、半導体素子の製造方法及び電気光学装置の製造方法
JP4983049B2 (ja) * 2005-06-24 2012-07-25 セイコーエプソン株式会社 半導体装置および電子機器
KR101217083B1 (ko) * 2006-01-13 2012-12-31 삼성디스플레이 주식회사 연성회로기판과, 이를 갖는 디스플레이 유닛 및 표시장치
KR20080021285A (ko) * 2006-09-04 2008-03-07 삼성전자주식회사 표시 장치
KR20130026208A (ko) * 2011-09-05 2013-03-13 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
KR102055152B1 (ko) 2012-10-12 2019-12-12 엘지디스플레이 주식회사 표시장치
KR102127509B1 (ko) * 2013-06-25 2020-07-10 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20150037198A (ko) * 2013-09-30 2015-04-08 삼성디스플레이 주식회사 표시패널 및 이를 갖는 표시장치
KR102026979B1 (ko) * 2014-04-18 2019-09-30 에스케이하이닉스 주식회사 반도체 칩 적층 패키지
CN103985371B (zh) * 2014-05-31 2017-03-15 深圳市华星光电技术有限公司 柔性拼接显示装置

Also Published As

Publication number Publication date
US20170061857A1 (en) 2017-03-02
US10424558B2 (en) 2019-09-24
KR20220153532A (ko) 2022-11-18
KR102576547B1 (ko) 2023-09-11

Similar Documents

Publication Publication Date Title
KR102576547B1 (ko) 표시 장치
US10866469B2 (en) Display module and display apparatus
KR102637015B1 (ko) 표시 장치 및 그것의 제조 방법
US9812084B2 (en) Display apparatus including a plurality of flexible printed circuit boards
KR102502077B1 (ko) 표시 장치 및 이의 제조 방법
US10114258B2 (en) Narrow bezel display device
KR102458382B1 (ko) 표시 장치 및 이의 제조 방법
KR102414074B1 (ko) 곡면 표시 장치 및 이의 제조 방법
US9647004B2 (en) Display
CN103558703B (zh) 超窄边框液晶显示器及其驱动电路的cof封装结构
US9576520B2 (en) Display device with groove in a non-display area and method of manufacturing the same
KR102413480B1 (ko) 표시 장치 및 이의 제조 방법
KR20120054683A (ko) 네로우 베젤 타입 어레이 기판 및 이를 구비한 액정표시장치
US9897846B2 (en) Liquid crystal display device
KR102307366B1 (ko) 협 베젤 평판표시장치
US20160266426A1 (en) Display apparatus having a reduced-width bezel and method of manufacturing the same
KR20170113748A (ko) 표시 장치 및 이의 제조 방법
US8355087B2 (en) Pixel array substrate, conductive structure and display panel
US10049611B2 (en) Display apparatus
US11747685B2 (en) Display device, manufacturing method thereof, and multi-display device
KR100734927B1 (ko) 액정표시장치
KR101298156B1 (ko) 드라이버 집적회로 칩
KR102468141B1 (ko) 표시 장치
KR20100007612A (ko) 표시장치
KR20210072856A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
E601 Decision to refuse application
E801 Decision on dismissal of amendment