TW201531779A - 電晶體定址技術 - Google Patents

電晶體定址技術 Download PDF

Info

Publication number
TW201531779A
TW201531779A TW103134868A TW103134868A TW201531779A TW 201531779 A TW201531779 A TW 201531779A TW 103134868 A TW103134868 A TW 103134868A TW 103134868 A TW103134868 A TW 103134868A TW 201531779 A TW201531779 A TW 201531779A
Authority
TW
Taiwan
Prior art keywords
wires
transistors
array
gate
source
Prior art date
Application number
TW103134868A
Other languages
English (en)
Other versions
TWI639877B (zh
Inventor
Stephan Riedel
Jeremy Hills
James Harding
Original Assignee
Plastic Logic Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plastic Logic Ltd filed Critical Plastic Logic Ltd
Publication of TW201531779A publication Critical patent/TW201531779A/zh
Application granted granted Critical
Publication of TWI639877B publication Critical patent/TWI639877B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一種包括一電晶體陣列的裝置；其中該裝置包括為該等電晶體提供該等閘極電極或源極電極二者擇一的一第一導線陣列，和為該等電晶體提供該等閘極電極或源極電極另外之一的一第二導線陣列；其中該等第一導線所包含的導線其每一個係與該電晶體陣列之各自一N列群相關聯；並且其中該等電晶體行所包含的電晶體行係與該第二導線陣列之各自一組N個第二導線相關聯，並且在每一組N個第二導線中之每一第二導線係與在該各自電晶體行中之各自一組1/N個電晶體相關聯；其中N大於1。

Description

電晶體定址技術
一電晶體陣列的定址操作涉及獨立地控制該陣列之每一電晶體其汲極電極上的電位。
發明背景
一種定址技術涉及循序地把電晶體列在截止狀態和導通狀態之間做切換，方式係藉由控制該等電晶體列之該等閘極電極上的該等電壓，然後施加一各自的資料電壓到在該等電晶體列中每一處於導通狀態之電晶體的源極電極。一個或多個導線層定義了一閘極導線陣列和一源極導線陣列，每一閘極導線為該電晶體陣列之一各自的電晶體列提供該等閘極電極並被連接到一閘極驅動器之一各自的輸出端輸出，而每一源極導線為該電晶體陣列之一各自的電晶體行提供該等源極電極並被連接到一源極驅動器之一各自的輸出端輸出。
本申請的發明人已經指出的挑戰為開發一新技術用以在一電晶體陣列中定址電晶體。
茲提供一種包括一電晶體陣列的裝置；其中該裝置包括為該等電晶體提供該等閘極電極或源極電極二者擇 一的一第一導線陣列，和為該等電晶體提供該等閘極電極或源極電極另外之一的一第二導線陣列；其中該等第一導線所包含的導線其每一個係與該電晶體陣列之各自一N列群相關聯；並且其中該等電晶體行所包含的電晶體行係與該第二導線陣列之各自一組N個第二導線相關聯，並且在每一組N個第二導線中之每一第二導線係與在該各自電晶體行中之各自一組1/N個電晶體相關聯；其中N大於1。
根據一實施例，N為一大於1的整數。
根據一實施例，該等第一導線為該等電晶體提供該等閘極電極而該等第二導線為該等電晶體提供源極電極。
根據一實施例，該等第一導線為該等電晶體提供源極電極而該等第二導線為該等電晶體提供閘極電極。
根據一實施例，N為2。
根據一實施例，該裝置更包含有一個或多個驅動器；其中該等第一和第二導線的每一個被連接到該等一個或多個驅動器晶片之一各自的輸出端。
根據一實施例，該等第一導線至少會被部線在該電晶體陣列之至少一個角落的四周。
根據一實施例，該裝置更包含有一像素導線陣列，其中每一像素導線列係與一各自的電晶體列相關聯而每一像素導線行係與一各自的電晶體行相關聯。
根據一實施例，該裝置更包含有一光學媒體，該媒體其光學狀態的變化係對在一個或多個該等像素導線上 電位中的一種改變作出回應。
根據一實施例，該裝置包括一像素電極陣列，每一像素電極與該電晶體陣列中之各自一個相關聯，而每一電晶體列包括一各自像素電極列的該等電晶體，以及每一電晶體行包括一各自像素電極行的該等電晶體。
2a、2b、2c、2d、2e、2f、2g、2h‧‧‧源極導線
4a、4b‧‧‧閘極導線
6‧‧‧汲極導線
8‧‧‧層間導電性連接
10‧‧‧閘極/源極驅動器晶片
12‧‧‧閘極輸出端
14‧‧‧源極輸出端
16‧‧‧閘極驅動器區塊
18‧‧‧源極驅動器區塊
20‧‧‧邏輯區塊
22‧‧‧記憶體區塊
30‧‧‧支撐基板
32‧‧‧半導體層
34‧‧‧介電層
36、40‧‧‧絕緣層
38‧‧‧第三導線層
42‧‧‧頂端像素導線
本發明的一實施例會在下文中進行詳細地描述，但其僅為非限制性的實例，並參考到該等所附圖示，其中：圖1係一電晶體陣列之該等源極、汲極和閘極導線的一配置實例示意平面圖；圖2和圖3係在圖1中所示之該實例配置之部分的示意剖面圖；圖4係用於在圖2和圖3中所示之該等像素導線的一安置實例示意平面圖；圖5圖示出用於在圖1中之該等源極、汲極和閘極導線的另一配置實例；圖6圖示出施加在圖1或圖5中之該等閘極和源極導線的信號其一定時實例；圖7係一電晶體陣列之該等源極、汲極和閘極導線之另一配置實例示意平面圖；圖8和圖9係在圖7中所示之該實例配置之部分的示意剖面圖；圖10係用於在圖7和圖8中所示之該等像素導線之一安 置實例示意平面圖；圖11圖示出用於在圖7中之該等源極、汲極和閘極導線的另一配置實例；圖12圖示出施加在圖7或圖11中之該等閘極和源極導線的信號其一定時實例；以及圖13係一電晶體陣列之該等源極、汲極和閘極導線之另一配置實例示意平面圖。
較佳實施例之詳細說明
為了簡捷起見，根據本發明之一實施例的技術實例會被描述成用於具16個薄膜電晶體(TFT)的該等小型陣列實例；但該相同類型的配置可適用於更大型的電晶體陣列，諸如包含有超過一百萬個電晶體的電晶體陣列。在該等附圖中該等裝置被圖示出的方式可以在不脫離本發明範疇的情況下進行其他方式的修改，其會在本說明的末尾處進行討論。
在以下的描述中，術語「行」和「列」係指在本質上呈正交方向做延伸的電晶體/像素串列。
一種技術的一第一實例被圖示在圖1至圖4中，其用於一4×4的電晶體陣列。圖1係一示意平面圖，其展示出該等源極和閘極導線的一種配置實例；圖2和圖3係沿著圖1之部分閘極和源極導線的示意性橫截面圖；以及圖4係一示意平面圖，其展示出該等像素導線的一安置實例。
一第一圖案化導線層被設置於一支撐基板30之 上。該支撐基板30可以是，舉例來說，包括一塑膠薄膜和在該塑膠薄膜和該第一導線層之間所形成的一平坦層，以及一個或多個在該塑膠薄膜和該平坦層之間、和/或在該平坦層和該第一圖案化導線層之間、和/或在該塑膠薄膜的另外一側到該平坦層之間額外的功能層(例如，導線和/或絕緣層)。
該第一圖案化導線層被圖案化來定義(i)源極導線2a-2h的一陣列，以及(ii)汲極導線6的一陣列，其每一都為一各自的電晶體提供了該汲極電極。在本實例中，該等四行電晶體的每一行係由各自一對源極導線2a/2b、2c/2d、2e/2f、2g/2h來服務，而每一對源極導線的每一源極導線為在該行中各自一半的電晶體提供了該等源極電極。在這個實例中，源極導線對為在該各自的電晶體行中交替的電晶體供了源極電極。該第一圖案化導線層的該圖案可以是，舉例來說，透過一種光學微影技術來實現的。每一個源極導線2被連接到一源極驅動器之一各自的輸出端14。
在定義該等源極和汲極導線2之該圖案化第一導線層之上，6被形成一半導體層32，其為每一電晶體提供一各自的半導體通道。該半導體層32可以是，舉例來說，由一液態處理技術諸如旋塗或苯胺印刷技術所沉積的一種有機聚合物半導體。
在該半導體層32上被形成有一介電層34，其為每一電晶體提供一各自的閘極介電質。該介電層可以是，舉例來說，包括一個或多個有機聚合物的介電層。
在該介電層34和半導體層32上被沉積一導線材料，其形成在該介電層34上做延伸的一第二導線層。
該第二導線層然後被圖案化來定義(i)閘極導線4a和4b的一個陣列。在本實例中，每一閘極導線為各自一對的電晶體列提供該等閘極電極。在本實例中，該等閘極導線4a、4b會從該電晶體陣列之一角落的四周被佈線到一閘極/源極驅動器晶片10之各自的閘極輸出端。
該第二導線層的該圖案也在該等汲極導線6之該等中心所在位置上定義了在該等閘極導線4中的穿透孔。如下文所討論的，這些穿透孔允許在該等汲極導線6與各自的頂端像素導線42之間形成層間的導電性連接8。
在該第二圖案化導線層上形成有一絕緣層36，而在該絕緣層36上形成有一第三導線層38。該第三導線層38被圖案化來定義一本質上連續的導線層，該導線層係由穿透孔來穿透以形成在該等汲極導線6之間的層間導電性連接10，其穿透過該等第二和第三導線層並往上到達各自的頂端像素導線42。這個第三導電層的功能為使得該頂端像素導線42可免於所有底層導線，包括該等閘極導線4，上電位的該等影響。
在該第三導線層上形成另一絕緣層40。該等絕緣層36、40可以是，舉例來說，有機聚合物絕緣層。該等絕緣層36、40、介電層34和半導體層32然後被圖案化以定義穿透孔向下延伸到每一汲極導線6，通過定義在該第三導線層中的該等穿透孔，並通過定義在該等閘極導線4中的該等 穿透孔。這些穿透孔的直徑要比定義在該等閘極導線4和在該第三導線層中之該等穿透孔的直徑要小，以避免在該等層間導電性連接8和該第三導線層38和/或閘極導線4之間的任何電氣短路。
在該頂端絕緣層40上被沉積一導線材料。該導線材料填充了定義在該等絕緣層36、40，介電層34和半導體層32中的該等穿透孔，並在該頂端絕緣層40上形成了一第四導線層42。這個第四導線層然後被圖案化以形成一像素導線42的陣列，每一像素導線與一各自的汲極導線6相關聯。該等像素導線42可以，舉例來說，被使用來控制一被提供在該第四導線層之上的光學媒體(圖中未示出)。如在圖4中所示，每一像素導線42被連接到一各自的汲極電極，並因此與一各自獨特的源極和閘極導線組合相關聯。每一閘極導線與各自一對的像素列相關聯；而每一像素行被供應有各自一對的源極導線，其與在該行中交替的像素相關聯。
在圖1所示的實例中，每一閘極導線所採用的形式為具有在該電晶體陣列區域內兩平行組件導線。根據一變化實例，每一閘極導線也可以採用在該電晶體陣列區域內一單一閘極導線列的形式。
圖1圖示出源極、汲極和閘極導線的一種配置實例，其中一像素行的該等汲極導線被安排成一種交錯的方式，在一條平行於該像素行之中心線其交替的兩側；而每一閘極導線所採用的形式為具有連接到該電晶體陣列之一邊緣的兩平行組件導線。一變形實例圖示於圖5中，其中一 像素行之該等汲極導線的該等中心全都位於一單一假想的直線上；而每一閘極導線具有從該電晶體陣列區域中冒出的一種分支形式，每一分支延伸通過一各自電晶體的該半導體通道。
用於該等第一、第二、第三和第四導線層的材料實例包括金屬和金屬合金。
在本實例中，一組合的閘極/源極驅動器晶片10在該電晶體陣列的一邊緣處被繫合到該基板30。該單一晶片驅動器積體電路(IC)10包括一閘極驅動器區塊16、一源極驅動器區塊18、一邏輯區塊20和一記憶體區塊22。該邏輯區塊22的該等功能包括：在該驅動器IC 10和一主處理單元(MPU)之間做介接；對該記憶體22來回傳送資料；協調由該等閘極和源極驅動器方塊施加到該等閘極和源極輸出端12、14的信號；以及控制把輸出資料傳送到該源極驅動器方塊20的傳輸。該驅動器IC 10可能包括其他的區塊。
該驅動器晶片10操作來(i)循序地把一對對電晶體列在截止狀態和導通狀態之間做切換，方式係藉由施加適當的電壓到該等各自的閘極導線4，並(ii)同時施加各自的資料電壓到所有的該等源極導線2以在處於與該導通狀態之該對電晶體列相關聯之每一像素導線42處實現該期望的各自電位。圖6圖示出用於這第一實例被施加到該等閘極和源極導線的信號其一定時的實例。
在這第一實例中，源極和閘極導線的這種配置使得吾人可以使用一種晶片來操作一4×4 TFT陣列，該晶片也 可被使用於一2×8 TFT陣列。比起使用一具有四個源極輸出端和四個閘極輸出端之晶片來驅動一4×4陣列的情況，在圖1中所示之該種配置實例的另一優點是在該電晶體陣列之該周邊四周之該等源極/閘極導線的佈線需求較少。
該等源極和汲極導線的一第二配置實例被展示於圖7至圖10中。圖7係展示出該等源極和汲極導線之該第二配置實例的一示意平面圖；圖8和9係沿著在圖7中之該等閘極和源極導線部分的示意性橫截面圖；而圖10係展示出該等像素導線之一安置實例的一示意平面圖。
該第二實例基本上與該第一實例相同，不同之處在於：(a)該第二實例包括四個源極導線而不是八個源極導線，該等四個源極導線的每一個為在一8×2電晶體陣列中各自一對的行提供該等源極電極並被連接到該源極驅動器的一各自的輸出端；和(b)該第二實例包括四個閘極導線而不是兩個閘極導線，其中該8×2陣列之該等兩電晶體列的每一列都由各自一對的閘極導線來提供，該對閘極導線為在該各自的列中之交替的電晶體提供閘極電極。
在這第二實例中，該驅動器晶片10操作來(i)循序地把電晶體列的部分在截止狀態和導通狀態之間做切換，方式係藉由施加適當的電壓到該各自的閘極導線4，並(ii)同時施加各自的資料電壓到所有的該等源極導線2以在與處於該導通狀態之該電晶體列部分相關聯之每一像素導線上實現該等期望的各自電位。圖12圖示出被施加到該等閘極和源極導線的信號其一定時實例。
如在圖10中所示，每一像素導線42被連接到一各自的汲極導線6，並因此與一各自獨特的源極和閘極導線組合相關聯。圖10的實例包括一矩形像素導線陣列，但是該等像素導線可以具有其他的形狀，諸如正方形導線。每一個源極導線與各自一對的像素行相關聯；而每一列像素係由各自一對的閘極導線來服務，該等閘極導線對的每一對係與在該列中交替的像素相關聯。在此第二實例中，源極和閘極導線的該配置使得吾人可以使用一種晶片來操作一8×2 TFT陣列，該晶片也可被使用於一4×4 TFT陣列。更一般地說，這種技術使得吾人可以使用一種晶片或晶片組來操作一具有相當非常規寬高比(舉例來說，16：3)的TFT陣列，該晶片或晶片組也可被使用來操作一具有較常規寬高比(舉例來說，4：3)的TFT陣列。
圖7圖示出了用於該等源極、汲極和閘極導線的一種配置實例，其中一像素列的該等汲極導線被安排成一種交錯的方式，在平行於該像素列之一條假想中心線之交替的兩側；而每一閘極導線在該電晶體陣列的該區域內所採用的形式為兩平行組件導線會在該電晶體陣列之一邊緣處連接在一起。一變形實例圖示於圖11中，其中一像素列之該等汲極導線的該等中心全都位於一條假想的直線上；而每一閘極導線具有一種從該電晶體陣列之區域內部冒出的分支形式，一閘極導線的該等分支會延伸到該各自像素列之該電晶體集合中每一個其他電晶體的該半導體通道上。在圖11的該變形實例中，該等源極和汲極導線具有一 種交叉指形的配置。
以上的描述涉及到一種頂閘極電晶體陣列的實例。上述的技術同樣可應用於下閘極電晶體陣列，在該種情況中，該第一圖案化導線層、半導體層32，介電層34和該第二圖案化導線層的沉積順序會是反過來的，並且不需要在該等閘極導線4中定義穿透孔。
該等源極和汲極導線之一種第三配置實例被展示於圖13中。
此第三實例本質上與該第一實例是相同的，除了八個源極導線和二個閘極導線被使用來控制一4×3像素陣列的該等TFT。在圖13中，該正方形網格指出該4×3像素陣列之該等像素電極42的該位置。每一像素電極42透過各自的層間連接8被連接到該等12個TFT中之各自一個的該汲極導線6。雖然在圖13中未被示出，在定義出像素電極42該陣列的該圖案化導線層之中，所有該等像素電極42在導電方面全都是彼此隔離的。一閘極導線4a為在一第一像素列中所有的TFT和在一第二像素列中一半的TFT提供了該等閘極電極；而另一閘極導線4b為在該第二像素列中剩下一半的TFT和在一第三像素列中所有的TFT提供了該等閘極電極。類似地，每一像素行關聯於該行專用的一源極導線和與一相鄰電晶體行共用的一源極導線。換句話說，每一個閘極導線為1.5個像素列之該等TFT提供了該等閘極電極，而且每一組三個的源極導線係與各自兩個像素行一組的該等TFT相關聯。
每一源極導線被連接到一源極驅動器晶片之一各自的端子，而且每一閘極導線被連接到一閘極驅動器晶片之一各自的端子。在這第三實例中，該驅動器晶片操作以：(i)循序地把電晶體列的部分在截止狀態和導通狀態之間做切換，方式係藉由施加適當的電壓到該各自的閘極導線4，並(ii)同時施加各自的資料電壓到所有的該等源極導線2以在與處於該導通狀態之該電晶體列部分相關聯的每一像素導線上實現該等期望的各自電位。圖13還指出每一像素其各自的源極和閘極導線組合。
在此第三實例中，源極和閘極導線的該配置使得吾人可以使用一種晶片來操作一4×3 TFT陣列，該晶片也可被使用於一8×2 TFT陣列。
在上述所有涉及由該等電晶體來控制一像素導線陣列的該等實例中，電晶體的列和行所指的是與它們相關聯之該等像素導線42的列和行，而不一定是指該電晶體陣列本身的該圖案。
以上的描述涉及到一環狀半導體通道設計的實例，其中每一電晶體之該汲極電極藉由該電晶體之該源極電極被包圍在該源極-汲極導線層之內。該上述技術同樣地適用於其他的半導體通道設計，包括非環狀的半導體通道設計和其他種類的環形半導體通道設計。舉例來說，每一電晶體之該等源極和汲極電極可以包含有交叉指形結構。
以上的描述涉及到為該等閘極和源極導線兩者提供一單一驅動器晶片的實例，但上述技術也可以適用 於，舉例來說，在其中各別的驅動器晶片被提供來驅動該等源極和閘極導線的裝置。
以上的描述涉及到N=2和N=3/2的該等實例，但是N可以大於2。
以上的描述涉及到一實例，其中該等閘極與源極導線佔據了該TFT陣列所覆蓋區域內不同的層，並且該源極導線或該閘極導線兩者之一被佈線在該TFT陣列一角落的四周。然而，該上述技術也可以被使用來和一技術相結合，在該技術中該等閘極導線或源極導線被佈線到該(等)驅動器晶片係經由在該閘極和源極導線之另外一個之間的位置，其所處的層相同於與在該陣列覆蓋區域內該等閘極和源極導線之另外一個的層。
除了以上已明確提及之該等修改之外，對於本領域的習知技藝者將顯而易見的是可在不離開本發明範疇的情況下對該描述的實施例進行各種其他的修改。
本申請人特此在本文中分開地揭露了每一個各別的特徵和兩種或多種此類特徵的任意組合，所揭露的程度為本呈現說明書之整體可對本領域之習知技藝者其一般知識有所啟發，致使如此的特徵或組合能夠被執行，不管如此特徵或特徵的組合是否解決了本文所公開的任何問題，並且不對該等請求項的範圍做出限制。本申請人指出本發明的層面可以包括任何如此各別的特徵或特徵的組合。
2a、2b、2c、2d、2e、2f、2g、2h‧‧‧源極導線
4a、4b‧‧‧閘極導線
6‧‧‧汲極導線
8‧‧‧層間導電性連接
10‧‧‧閘極/源極驅動器晶片
12‧‧‧閘極輸出端
14‧‧‧源極輸出端
16‧‧‧閘極驅動器區塊
18‧‧‧源極驅動器區塊
20‧‧‧邏輯區塊
22‧‧‧記憶體區塊

Claims (10)

  1. 一種包括一電晶體陣列的裝置；其中該裝置包括為該等電晶體提供該等閘極電極或源極電極二者擇一的一第一導線陣列，和為該等電晶體提供該等閘極電極或源極電極之另外一個的一第二導線陣列；其中該等第一導線所包含的導線其每一個係與該電晶體陣列之各自一N列群相關聯；並且其中該等電晶體行所包含的電晶體行係與該第二導線陣列之各自一組N個第二導線相關聯，並且在每一組N個第二導線中之每一第二導線係與在該各自電晶體行中之各自一組1/N個電晶體相關聯；其中N大於1。
  2. 如請求項1之裝置，其中N為一大於1的整數。
  3. 如請求項1或2之裝置，其中該等第一導線為該等電晶體提供該等閘極電極而該等第二導線為該等電晶體提供該等源極電極。
  4. 如請求項1或2之裝置，其中該等第一導線為該等電晶體提供該等源極電極而該等第二導線為該等電晶體提供該等閘極電極。
  5. 如請求項2之裝置，其中N為2。
  6. 如請求項1至5之裝置，該裝置更包含有一個或多個驅動器；其中該等第一和第二導線的每一個被連接到該等一個或多個驅動器晶片的一各自的輸出端。
  7. 如請求項1至6之裝置，其中該等第一導線至少會被佈線 在該電晶體陣列之至少一個角落的四周。
  8. 如請求項1至7之裝置，該裝置更包含有一像素導線陣列，其中每一像素導線列係與一各自的電晶體列相關聯而每一像素導線行係與一各自的電晶體行相關聯。
  9. 如請求項7之裝置，該裝置更包含有一光學媒體，該媒體其光學狀態的變化係對在一個或多個該等像素導線上之一電位改變作出回應。
  10. 如請求項1至7之裝置，該裝置更包含有一像素導線陣列，其每一個係與所謂電晶體陣列中各自的一個相關聯，而每一電晶體列包含有一各自像素電極列的該等電晶體，而每一電晶體行包含有一各自像素電極行的該等電晶體。
TW103134868A 2013-10-08 2014-10-07 電晶體定址技術 TWI639877B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1317764.7A GB2519084A (en) 2013-10-08 2013-10-08 Transistor addressing
??1317764.7 2013-10-08

Publications (2)

Publication Number Publication Date
TW201531779A true TW201531779A (zh) 2015-08-16
TWI639877B TWI639877B (zh) 2018-11-01

Family

ID=49630346

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103134868A TWI639877B (zh) 2013-10-08 2014-10-07 電晶體定址技術

Country Status (5)

Country Link
US (1) US20160275862A1 (zh)
CN (1) CN105723443B (zh)
GB (2) GB2519084A (zh)
TW (1) TWI639877B (zh)
WO (1) WO2015052189A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2526316B (en) * 2014-05-20 2018-10-31 Flexenable Ltd Production of transistor arrays
KR102342685B1 (ko) * 2015-03-05 2021-12-24 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN104900181A (zh) * 2015-07-03 2015-09-09 京东方科技集团股份有限公司 一种阵列基板及其驱动方法和显示装置
GB2567871B (en) * 2017-10-27 2022-02-02 Flexenable Ltd Electronic device for pressure sensors

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581796B2 (ja) * 1988-04-25 1997-02-12 株式会社日立製作所 表示装置及び液晶表示装置
JP2900662B2 (ja) * 1991-10-18 1999-06-02 三菱電機株式会社 薄膜トランジスタアレイ
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
JP3571887B2 (ja) * 1996-10-18 2004-09-29 キヤノン株式会社 アクティブマトリクス基板及び液晶装置
JP3975633B2 (ja) * 2000-01-12 2007-09-12 セイコーエプソン株式会社 電気光学パネル、電気光学パネルのデータ線駆動方法およびデータ線駆動回路、電気光学装置ならびに電子機器
US6611108B2 (en) * 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
US6809719B2 (en) * 2002-05-21 2004-10-26 Chi Mei Optoelectronics Corporation Simultaneous scan line driving method for a TFT LCD display
JP2005223047A (ja) * 2004-02-04 2005-08-18 Casio Comput Co Ltd アクティブマトリクスパネル
KR20070041988A (ko) * 2005-10-17 2007-04-20 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
US7852446B2 (en) * 2006-09-18 2010-12-14 Samsung Electronics Co., Ltd. Liquid crystal display and method of driving the same
JP4400605B2 (ja) * 2006-09-25 2010-01-20 カシオ計算機株式会社 表示駆動装置及び表示装置
JP2008089823A (ja) * 2006-09-29 2008-04-17 Casio Comput Co Ltd マトリックス表示装置の駆動回路、表示装置及びマトリックス表示装置の駆動方法
TWI363386B (en) * 2008-07-04 2012-05-01 Au Optronics Corp Semiconductor structure and method for manufacturing the same
TWI464506B (zh) * 2010-04-01 2014-12-11 Au Optronics Corp 顯示器及其顯示面板
JP2011232568A (ja) * 2010-04-28 2011-11-17 Seiko Epson Corp 電気光学装置及び電子機器

Also Published As

Publication number Publication date
GB201317764D0 (en) 2013-11-20
WO2015052189A1 (en) 2015-04-16
GB2519084A (en) 2015-04-15
GB2534097B (en) 2018-04-25
CN105723443A (zh) 2016-06-29
CN105723443B (zh) 2020-03-31
US20160275862A1 (en) 2016-09-22
GB2534097A (en) 2016-07-13
TWI639877B (zh) 2018-11-01

Similar Documents

Publication Publication Date Title
CN204167325U (zh) 有机发光二极管显示器
TWI425634B (zh) 有機發光顯示裝置及其製造方法
US11751442B2 (en) Display panel and display device
TW202215666A (zh) 具有階梯式多堆疊電晶體結構的半導體裝置
CN104865756B (zh) 阵列基板、显示面板及显示装置
CN104900653B (zh) Tft布局结构
US10157922B2 (en) Interconnect metal layout for integrated circuit
KR20160028991A (ko) 반도체 장치 및 그 제조 방법
JP2006041354A5 (zh)
TWI639877B (zh) 電晶體定址技術
AU2020376100B2 (en) Display substrate and method for manufacturing same, and display apparatus
CN104142594B (zh) 薄膜晶体管基板及显示装置
US9837450B2 (en) Reducing parasitic leakages in transistor arrays
US9876034B2 (en) Transistor array routing
TW201419476A (zh) 具有交錯排列的銲墊配線結構之半導體裝置
US9748278B2 (en) Suppressing leakage currents in a multi-TFT device
KR101575175B1 (ko) 박막 트랜지스터 기판
US8878203B2 (en) Switching circuit
JP2022146579A (ja) 半導体装置
CN112768424A (zh) 一种采用功率半桥叠封方案的半导体器件和半桥电路模块
KR20130068483A (ko) 파워 패드를 포함하는 반도체 집적 회로 장치
JPS63293882A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees