KR20130068483A - 파워 패드를 포함하는 반도체 집적 회로 장치 - Google Patents

파워 패드를 포함하는 반도체 집적 회로 장치 Download PDF

Info

Publication number
KR20130068483A
KR20130068483A KR1020110135696A KR20110135696A KR20130068483A KR 20130068483 A KR20130068483 A KR 20130068483A KR 1020110135696 A KR1020110135696 A KR 1020110135696A KR 20110135696 A KR20110135696 A KR 20110135696A KR 20130068483 A KR20130068483 A KR 20130068483A
Authority
KR
South Korea
Prior art keywords
power
pad
power lines
power pad
disposed
Prior art date
Application number
KR1020110135696A
Other languages
English (en)
Inventor
김종수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110135696A priority Critical patent/KR20130068483A/ko
Publication of KR20130068483A publication Critical patent/KR20130068483A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

반도체 집적 회로 장치를 제공한다. 반도체 집적 회로 장치는 전원 전압을 제공받는 회로 라인을 구비한 반도체 기판, 상기 회로 라인이 구비된 상기 반도체 기판 상부에 배치되며, 외부로부터 전원 전압을 제공받는 파워 패드, 및 상기 파워 패드와 상기 반도체 기판 사이에 위치되고, 상기 파워 패드의 저면과 오버랩되도록 배치되는 복수의 파워 라인을 포함하며, 상기 복수의 파워 라인 중 일부는 상기 회로 라인과 선택적으로 연결된다.

Description

파워 패드를 포함하는 반도체 집적 회로 장치{Semiconductor Integrated Circuit Having Power Pad}
본 발명은 반도체 집적 회로 장치에 관한 것으로, 보다 구체적으로는 파워 패드를 포함하는 반도체 집적 회로 장치에 관한 것이다.
일반적으로 반도체 집적 회로 장치는 패드를 통해 신호 전압 및 파워 전압(구동 전압)을 입력받고 있다. 이러한 패드는 반도체 칩(또는 다이)의 가장자리 또는 센터 부분에 일렬 또는 다중렬로 배열되며, 사각 패턴의 형태를 가질 수 있다. 패드는 와이어 또는 범프와 같은 접속 단자와 콘택이 이루어질 수 있도록 일정 면적을 점유하며, 반도체 칩 상부를 향해 노출된다.
그런데, 상기 패드, 특히, 파워 패드 주변을 지나는 배선들은 패드에 인가되는 신호의 영향을 최소화할 수 있도록 패드 주변을 라우팅한(routing) 형태로 배치된다.
이로 인해, 배선들이 패드 외주를 둘러싸도록 꺾인 상태로 배치되어야 하므로, 배선 면적 및 간격을 확보하기 어렵다.
<선행 기술 : 대한민국 공개 특허 10-2010-0003053>
본 발명은 배선 면적 및 레이아웃 효율을 개선할 수 있는 반도체 집적 회로 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 집적 회로 장치는, 파워 패드, 및 상기 파워 패드 하부를 지나도록 배치되는 복수의 파워 라인을 포함한다.
또한, 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치는, 전원 전압을 제공받는 회로 라인을 구비한 반도체 기판, 상기 회로 라인이 구비된 상기 반도체 기판 상부에 배치되며, 외부로부터 전원 전압을 제공받는 파워 패드, 및 상기 파워 패드와 상기 반도체 기판 사이에 위치되고, 상기 파워 패드의 저면과 오버랩되도록 배치되는 복수의 파워 라인을 포함하며, 상기 복수의 파워 라인 중 일부는 상기 회로 라인과 선택적으로 연결된다.
본 발명에 따르면, 파워 패드 하부에 파워 라인을 지나도록 설계한다. 이에 따라, 파워 라인을 라우팅할 필요없이 직선으로 연장시킬 수 있으므로, 파워 라인의 레이아웃 효율을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 평면도이다.
도 2 내지 도 5는 본 발명의 다른 실시예들에 따른 반도체 집적 회로 장치의 단면도이다.
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1을 참조하면, 반도체 집적 회로 장치는 파워 패드(100) 및 복수의 파워 라인(110)을 포함한다. 복수의 파워 라인(110)은 일정 폭 및 일정 간격을 가지고, 실질적으로 직선 형태를 이루도록 상호 평행하게 연장된다. 이러한 복수의 파워 라인(110)은 파워 패드(100)로 부터 전원 전압 즉, 파워 전압을 제공받으며, 파워 패드(100) 하부와 반도체 기판(도시되지 않음) 사이에 오버랩되도록 위치된다.
도 2 내지 도 5는 도 1의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 2를 참조하면, 반도체 기판(10) 상부에 회로 라인으로 게이트 전극(Gate(W/L):20)이 형성된다. 게이트 전극(20)은 파워 전압 중 하나인 VDD 전압(외부 전압)을 인가받는다. 게이트 전극(20)이 형성된 반도체 기판(100) 결과물 상부에 제 1 층간 절연막(50)이 형성되고, 제 1 층간 절연막(50) 상부에 복수의 파워 라인(110)이 일정 등간격을 가지고 배치된다. 이때, 복수의 파워 라인(110)은 예를 들어, 하위 메탈로 형성될 수 있고, 그중 일부가 상기 게이트 전극(20)과 플러그(CT)에 의해 전기적으로 연결되어, 신호 전달 및 파워 메쉬를 달성할 수 있다.
복수의 파워 라인(110)이 형성된 제 1 층간 절연막(50) 상부에 제 2 층간 절연막(60)이 형성된다. 제 2 층간 절연막(60) 상부에 상위 메탈을 이용하여 파워 패드(100)가 형성된다. 파워 패드(100)는 외부 접속 단자와의 접촉 면적을 고려하여, 일정 면적을 점유하도록 형성되며, 파워 패드(100) 하부로 복수의 파워 라인(110)이 지난다.
이때, 복수의 파워 라인(110)과 하부의 게이트 전극(20) 사이의 파워 노이즈 전달을 방지할 수 있도록 복수의 파워 라인(110)은 게이트 전극(20)으로부터 10,000 내지 15,000Å 이격될 수 있다. 즉, 제 1 층간 절연막(50)을 10,000 내지 15,000Å 두께로 형성할 수 있다.
이와 같은 본 실시예에 따르면, 파워 패드(100) 외곽으로 라우팅 배치되는 파워 라인(110)을 파워 패드(100) 하부를 지나도록 배치시키므로써, 파워 라인들(110)의 선폭 및 간격만큼의 레이아웃 면적을 확보할 수 있다.
도 3은 회로 라인으로서 VDD 전압을 제공받는 비트 라인(30:BL)을 적용한 예이다. 비트 라인(30)은 반도체 기판(10) 상부에 절연막(도시되지 않음)을 사이에 두고 배치되며, 스위칭 트랜지스터(도시되지 않음)의 드레인과 전기적으로 연결될 수 있다. 이러한 비트 라인(30) 역시, 상기 복수의 파워 라인(110) 중 일부와 전기적으로 연결된다.
도 4는 회로 라인으로서 VSS 전압을 제공받는 플레이트 전극(40:Plate)을 적용한 예이다. 플레이트 전극(40) 역시 반도체 기판(10)과 절연막(도시되지 않음)을 사이에 두고 배치되며, 스위칭 트랜지스터의 소스와 전기적으로 연결될 수 있다. 플레이트 전극(40)은 상기 복수의 파워 라인(110) 중 일부와 전기적으로 연결된다.
도 5는 회로 라인으로서 액티브 영역(ACTIVE)을 적용한 예이다. 도 5의 액티브 영역은 트랜지스터의 소스 또는 드레인 영역일 수 있고, 이들은 VDD 전압 또는 VSS 전압을 선택적으로 인가받을 수 있다. 상기 액티브 영역(ACTIVE) 역시 상기 파워 라인(110)과 전기적으로 연결되어, 소정의 신호를 인가받을 수 있다. 액티브 영역(ACTIVE)은 상기 복수의 파워 라인(110) 중 일부와 전기적으로 연결된다.
상기 실시예들에서는 회로 라인을 워드 라인, 비트 라인, 플레이트 전극 및 액티브 영역을 예를 들어 설명하였지만, 여기에 국한되지 않고, VDD 및 VSS와 같은 파워 전압을 인가받는 회로 라인이면 모두 여기에 포함된다.
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 파워 패드 하부에 파워 라인을 지나도록 설계한다. 이에 따라, 파워 라인을 라우팅할 필요없이 직선으로 연장시킬 수 있으므로, 파워 라인의 레이아웃 효율을 개선할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10 : 반도체 기판 20 : 게이트 전극
30 : 비트 라인 40 : 플레이트 전극
50,60 : 층간 절연막 100 : 파워 패드
110 : 파워 라인

Claims (5)

  1. 파워 패드; 및
    상기 파워 패드 하부를 지나도록 배치되는 복수의 파워 라인을 포함하는 집적 회로 장치.
  2. 제 1 항에 있어서,
    상기 복수의 파워 라인 중 일부는 파워 전압을 인가받는 회로 배선과 전기적으로 연결되는 반도체 집적 회로 장치.
  3. 전원 전압을 제공받는 회로 라인을 구비한 반도체 기판;
    상기 회로 라인이 구비된 상기 반도체 기판 상부에 배치되며, 외부로부터 전원 전압을 제공받는 파워 패드; 및
    상기 파워 패드와 상기 반도체 기판 사이에 위치되고, 상기 파워 패드의 저면과 오버랩되도록 배치되는 복수의 파워 라인을 포함하며,
    상기 복수의 파워 라인 중 일부는 상기 회로 라인과 선택적으로 연결되는 반도체 집적 회로 장치.
  4. 제 3 항에 있어서,
    상기 회로 라인은 게이트 전극, 비트 라인, 플레이트 전극 및 액티브 영역 중 선택되는 하나인 반도체 집적 회로 장치.
  5. 제 3 항에 있어서,
    상기 복수의 파워 라인은 상기 회로 라인으로 부터 10,000 내지 15,000Å 상부에 배치되는 반도체 집적 회로 장치.
KR1020110135696A 2011-12-15 2011-12-15 파워 패드를 포함하는 반도체 집적 회로 장치 KR20130068483A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110135696A KR20130068483A (ko) 2011-12-15 2011-12-15 파워 패드를 포함하는 반도체 집적 회로 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110135696A KR20130068483A (ko) 2011-12-15 2011-12-15 파워 패드를 포함하는 반도체 집적 회로 장치

Publications (1)

Publication Number Publication Date
KR20130068483A true KR20130068483A (ko) 2013-06-26

Family

ID=48864098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110135696A KR20130068483A (ko) 2011-12-15 2011-12-15 파워 패드를 포함하는 반도체 집적 회로 장치

Country Status (1)

Country Link
KR (1) KR20130068483A (ko)

Similar Documents

Publication Publication Date Title
JP4711061B2 (ja) 半導体装置
JP5097096B2 (ja) 半導体集積回路
CN101937916A (zh) 半导体器件
JP2006228770A5 (ko)
JP2004207723A (ja) フリップチップｆｅｔ素子
US8957493B1 (en) Semiconductor device
JP2009231513A5 (ko)
TWI578476B (zh) 半導體封裝
US10403572B2 (en) Semiconductor device and semiconductor package including the same
US8710667B2 (en) Semiconductor device
US7335992B2 (en) Semiconductor apparatus with improved yield
JP5467736B2 (ja) 半導体集積回路
JP4814770B2 (ja) 半導体集積回路
JP4251164B2 (ja) 半導体装置および半導体チップ
JP2006202866A (ja) 半導体装置
TWI619253B (zh) 具有改良金屬接觸之功率金屬氧化物半導體電晶體
KR100773097B1 (ko) 패드를 갖는 반도체 소자
TW201531779A (zh) 電晶體定址技術
JP7055534B2 (ja) 半導体装置の製造方法
JP2006352137A5 (ko)
US20160260660A1 (en) Electronic device and electronic package thereof
KR20130068483A (ko) 파워 패드를 포함하는 반도체 집적 회로 장치
JP2009543325A (ja) 電力供給ネットワーク
JP2016219655A (ja) 半導体装置
US9929114B1 (en) Bonding pad structure having island portions and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application