JP3975633B2 - 電気光学パネル、電気光学パネルのデータ線駆動方法およびデータ線駆動回路、電気光学装置ならびに電子機器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学パネル、電気光学パネルのデータ線駆動方法およびデータ線駆動回路、電気光学装置ならびに電子機器関する。
【０００２】
【従来の技術】
従来の電気光学装置、例えば、アクティブマトリクス方式の液晶表示装置は、液晶パネルとそこに制御信号等を供給する周辺回路とから構成されている。液晶パネルは、主に、マトリクス状に配列した画素電極の各々にスイッチング素子が設けられた素子基板と、カラーフィルタなどが形成された対向基板と、これら両基板との間に充填された液晶とから構成される。
【０００３】
このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して、画素電極に画像信号を印加すると、当該画素電極および対向電極（共通電極）の間の液晶層に所定の電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、液晶層の抵抗が十分に高ければ、当該液晶層における電荷の蓄積が維持される。このように、各スイッチング素子を駆動して蓄積させる電荷の量を制御すると、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となる。
【０００４】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線駆動回路によって、１本または複数本のデータ線を順次選択し、第３に、選択されたデータ線に画像信号を供給する構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００５】
ところで、液晶表示装置には、その用途によって横長画面のものと縦長画面のものがある。例えば、前者はコンピュータ等の表示部として用いられ、後者は携帯端末（ＰＤＡ）の表示部として用いられることがある。
【０００６】
図１４は、横長画面の液晶パネルの主要部を示すブロック図である。この図に示すように、横長画面の液晶パネルおいては、走査線１２Ａを画面長手方向（Ｘ方向）に形成するとともにデータ線１３Ａを走査線１２Ａに直交する方向（Ｙ方向）に形成している。この液晶パネルにおいては、データ線１２Ａと走査線１３Ａとの交差に対応して赤，緑，青の各色を表示するＲ画素領域Ｒ、Ｇ画素領域Ｇ、Ｂ画素領域Ｂが設けられている。以下の説明では、Ｒ画素領域Ｒ、Ｇ画素領域ＧおよびＢ画素領域Ｂの組を１画素と呼ぶことにする。
【０００７】
また、液晶パネルでは、データ線駆動回路１３０Ａを液晶パネルの長辺ＬＬ側に形成するとともに、走査線駆動回路１２０Ａを液晶パネルの短辺ＬＳ側に配置してある。くわえて、外部回路と液晶パネルとを接続する実装端子を長辺ＬＬ側に設けている（図示略）。
【０００８】
実装端子を液晶パネルの長辺ＬＬ側に設けたのは、データ線駆動回路１３０Ａの駆動周波数が走査線駆動回路１２０Ａと比較して高いためである。仮に短辺ＬＳ側に実装端子を設けると、データ線駆動回路１３０Ａを駆動するためのクロック信号を長い配線で引き回す必要がある。配線の寄生容量は距離が長くなるほど増加するので、短辺ＬＳ側に実装端子を設けると、クロック信号がデータ線駆動回路１３０Ａに入力されるときには、その波形の立ち上がりエッジと立ち下がりエッジとが鈍ってしまい、データ線駆動回路１３０Ａを誤動作させてしまうおそれがある。このため、実装端子はデータ線駆動回路１３０Ａに近接した液晶パネルの長辺ＬＬ側に設けられている。
【０００９】
一方、図１５は縦長画面の液晶パネルの主要部を示すブロック図である。この例では、データ線駆動回路１３０Ｂを液晶パネルの短辺ＬＳ側に形成するとともに、走査線駆動回路１２０Ｂを液晶パネルの長辺ＬＬ側に形成している。くわえて、周辺回路と液晶パネルとを接続する実装端子を短辺ＬＳ側に設けている。また、この液晶パネルにあっては、図に示すように縦長の各画素領域Ｒ，Ｇ，Ｂが設けられている。なお、以下の説明では、表示画面に対して、各画素領域を縦長に形成したものを縦ストライプ、横長に形成したものを横ストライプと称することにする。
【００１０】
【発明が解決しようとする課題】
ところで、液晶パネルは、上述したように素子基板と対向基板とを貼り合わせて構成されている。実装端子と、データ線駆動回路および走査線駆動回路とは、素子基板に形成される。したがって、素子基板の面積は、対向基板の面積と比較して大きくなる。ここで、実装端子を長辺ＬＬ側に設けた液晶パネルは、実装端子を短辺ＬＳ側に設けたものと比較して、素子基板の面積が大きくなってしまう。図１４に示す横長画面の液晶パネルにあっては、データ線駆動回路１３０Ａとの関係で実装端子を長辺ＬＬ側に設ける必要があるので、素子基板の面積が大きくなり、液晶パネルのコストが上昇するといった問題がある。
【００１１】
一方、図１５に示す縦長画面の液晶パネルを９０度回転させ、横長画面を表示させる場合には、実装端子が液晶パネルの短辺ＬＳ側にあるので、素子基板の面積が大きくならない。しかしながら、この場合には９０度回転させるため、横ストライプの画面になってしまい、アルファベット等の文字が読み難いといった問題がある。この点について、図１６を参照しつつ、具体的に説明する。図１６は緑色で表示される文字“Ｘ”を横ストライプの画面で表示した例を示す概念図である。この図において、斜線で示した部分が、緑色の文字“Ｘ”に対応する画素領域である。この場合には、文字“Ｘ”が途切れてしまい読み難くなってしまう。
【００１２】
すなわち、横長画面を表示させるために、図１４に示す液晶パネルを用いれば素子基板の面積が大きくなる一方、図１５に示す液晶パネルを９０度回転させて用いる場合には文字が読み難くなるといった問題がある。
【００１３】
本発明は、これらの点に鑑みてなされたものであり、その目的とするところは、素子基板の面積が小さくかつ文字が読み易い電気光学パネル、そのデータ線駆動回路および駆動方法、これを用いた電気光学装置、並びに電子機器を提供することにある。
【００１４】
【課題を解決するための手段】
本発明に係る電気光学パネルのデータ線駆動方法は、複数のデータ線と、複数の走査線と、それらの各交点に対応して設けられる各スイッチング素子と、各スイッチング素子に各々接続される各画素電極とを備える電気光学パネルに用いられることを前提とし、複数色の各々に対応する画像データを前記データ線数に応じた数の点順次画像データに各々変換し、前記点順次画像データを前記走査線の選択周期毎にラッチして線順次画像データに変換し、各色の線順次画像データに対してパラレル−シリアル変換を施して、各データ線に対応する各シリアルデータを生成し、各シリアルデータをＤＡ変換して各画像信号を生成し、各画像信号を各データ線に各々供給することを特徴とする。
【００１５】
この発明によれば、各色の線順次画像データに対してパラレル−シリアル変換を施して、各データ線に対応する各シリアルデータを生成するので、各色に対応する画素領域が、データ線に沿って形成されている場合において、各画素領域に対応する画像データを順次供給することができる。
【００１６】
次に、本発明に係るデータ駆動回路にあっては、複数のデータ線と、複数の走査線と、それらの各交点に対応して設けられる各スイッチング素子と、各スイッチング素子に各々接続される各画素電極とを備える電気光学パネルに用いられることを前提とし、複数色の各々に対応する画像データを前記データ線数に応じた数の点順次画像データに変換する第１変換部と、前記点順次画像データを前記走査線の選択周期毎にラッチして線順次画像データに変換するとともに、各色の線順次画像データに対してパラレル−シリアル変換を施して、各データ線に対応する各シリアルデータを生成する第２変換部と、各シリアルデータをＤＡ変換して得た各画像信号を各データ線に各々供給するＤＡ変換部とを備えたことを特徴とする。
【００１７】
この発明によれば、上述したデータ線駆動方法と同様に、線順次画像データに対してパラレル−シリアル変換を施して、各データ線に対応する各シリアルデータを生成するので、各色に対応する画素領域が、データ線に沿って形成されている場合において、各画素領域に対応する画像データを順次供給することができる。
【００１８】
ここで、前記第２変換部は、各データ線に対応した各ユニットを備え、１つのユニットは各色に対応する各サブユニットを縦続接続してなり、各サブユニットは前記走査線の選択期間開始時に前記点順次画像データをラッチするラッチ回路と、前記走査線の選択期間中に各サブユニットの出力信号を次段のサブユニットの前記ラッチ回路の入力に転送する転送回路とを備えるものであってもよい。この場合、第２変換部は、各色に対応する各サブユニットを縦続接続して構成されており、各サブユニットは、その出力信号を次段のサブユニットに転送するので、各データ線に対応したシリアル−パラレル変換を行うことができる。
【００１９】
さらに、前記画像データが、第１色、第２色、および第３色に各々対する３種類のデータであるならば、前記第２変換部は、第１色、第２色、第３色の順にパラレル−シリアル変換した前記シリアルデータを出力し、前記ユニットは、第１色に対応するとともに前記シリアルデータを取り出す第１サブユニットと、前記第１サブユニットの前段に設けられ第２色に対応する第２サブユニットと、前記第２サブユニットの前段に設けられ第３色に対応する第３サブユニットとを備え、前記各サブユニットのラッチ回路は、前記走査線の選択期間開始時にアクティブとなる第１転送信号に基づいて、前記点順次画像データをラッチし、前記第３サブユニットの転送回路は、前記第１転送信号のアクティブ期間終了して一定時間が経過した時点から当該走査線の選択期間が終了するまでの期間アクティブとなる第２転送信号に基づいて、前記第３サブユニットの出力信号を前記第２サブユニットの入力に転送し、前記第２サブユニットの転送回路は、前記第２転送信号が非アクティブからアクティブに遷移し一定時間が経過した時点から当該走査線の選択期間が終了するまでの期間アクティブとなる第３転送信号に基づいて、前記第２サブユニットの出力信号を前記第１サブユニットの入力に転送することが好ましい。
【００２０】
また、前記第２変換部は、各データ線に対応した各ユニットを備え、１つのユニットは各色に対応する各サブユニットを環状に接続してなり、各サブユニットは前記走査線の選択期間開始時に前記点順次画像データをラッチするラッチ回路と、前記走査線の選択期間中に各サブユニットの出力信号を次段のサブユニットの前記ラッチ回路の入力に転送する転送回路とを備えるものであってもよい。この場合には、ある走査線選択期間中に画像データの色数に応じた数だけサブユニット間のデータ転送を行うことにより、各サブユニットの状態を当該走査線選択期間の当初の状態に戻すことができる。
【００２１】
さらに、前記画像データは、第１色、第２色、および第３色に各々対する３種類のデータであるならば、前記第２変換部は、第１色、第２色、第３色の順にパラレル−シリアル変換した前記シリアルデータを出力し、前記ユニットは、第１色に対応するとともに前記シリアルデータを取り出す第１サブユニットと、前記第１サブユニットの前段に設けられ第２色に対応する第２サブユニットと、前記第２サブユニットの前段に設けられ第３色に対応する第３サブユニットとを備え、前記各サブユニットのラッチ回路は、前記走査線の選択期間開始時にアクティブとなる第１転送信号に基づいて、前記点順次画像データをラッチし、前記各サブユニットの転送回路は、前記第１転送信号がアクティブから非アクティブに変化した時点から当該走査線の選択期間が終了するまでの期間において３回アクティブとなる第２転送信号に基づいて、次段の出力信号を後段のサブユニットの入力に転送することが好ましい。
【００２２】
この場合には、第２転送信号によって、サブユニット間のデータ転送が３回行われるから、各サブユニットの状態は当該走査線選択期間の当初の状態に戻される。一般に、隣接する画素間で画像信号の相関性は極めて高いので、各サブユニットの状態を走査線選択期間の当初の状態に戻すことにより、ある走査線選択期間から次の走査線選択期間に切り替わる時、各サブユニットの状態は隣接する同一色のデータ間で切り替わることになる。したがって、当該時点においては、各サブユニットのデータが殆ど変化しないので、消費電力を削減することが可能となる。
【００２３】
次に、本発明に係る電気光学パネルは、上述したデータ線駆動回路のいずれかと画像領域とを備える電気光学パネルであって、前記画像領域は、横方向に延在する複数のデータ線と、縦方向に延在する複数の走査線と、それらの各交点に対応して設けられる各スイッチング素子と、各スイッチング素子に各々接続される各画素電極とを備え、前記データ線駆動回路を電気光学パネルの短辺側に配置したことを特徴とする。
【００２４】
さらに、前記画像領域は、前記各走査線と前記各データ線で仕切られる縦長の画素領域を有し、前記データ線駆動回路を短辺側に配置することが好ましい。この場合には、縦ストライプとなるから、アルファベットの文字等を読み易く画像領域に表示することが可能となる。
【００２５】
くわえて、長辺側に前記走査線を駆動する走査線駆動回路を配置し、前記データ線駆動回路に近接した短辺側の端部に実装端子を配置することが好ましい。この場合には、短辺側の端部に実装端子を配置したので、液晶パネルのコストを下げることができる。また、実装端子とデータ線駆動回路とを近接して配置したので、実装端子からデータ線駆動回路までの配線を短くでき、当該配線の寄生容量を小さくすることができる。このため、駆動周波数の高いデータ線駆動回路を安定して動作させることができるとともに、外部回路の負荷を減らし、消費電流を削減することができる。
【００２６】
次に、本発明の電気光学装置は、上述した電気光学パネルのいずれかと、入力画像データの行と列の関係を入れ替えて前記電気光学パネルに供給する画像処理部とを備えることを特徴とする。
【００２７】
次に、本発明の電気光学装置は、この電気光学装置を表示部として備えることを特徴とする。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２９】
＜１．第１実施形態＞
まず、本発明の第１実施形態に係る電気光学装置について、電気光学材料として液晶を用いた液晶表示装置を例にとって説明する。
【００３０】
＜１−１．電気光学装置の全体構成＞
図１は、第１実施形態に係る液晶表示装置の電気的構成を示すブロック図である。この図に示されるように、液晶表示装置は、液晶パネル１００と、タイミング発生回路２００と、画像信号処理回路３００とを備える。
【００３１】
このうち、タイミング発生回路２００は、各部で使用されるタイミング信号（必要に応じて後述する）を出力するものである。また、画像信号処理回路３００は、Ｒ，Ｇ，Ｂの３原色に対応する各入力画像データＤｒ，Ｄｇ，Ｄｂに所定の行列変換を施して、各画像データＤＲ，ＤＧ，ＤＢを生成する。ここで、入力画像データＤｒ，Ｄｇ，Ｄｂおよび画像データＤＲ，ＤＧ，ＤＢは、１サンプリング当たり６ビットのパラレルデータである。なお、行列変換の詳細については後述する。
【００３２】
次に、液晶パネル１００の電気的構成について説明する。液晶パネル１００は、画像表示領域１１０、走査線駆動回路１２０およびデータ線駆動回路１３０を備えている。また、液晶パネル１００は、後述するように、素子基板と対向基板とを互いに電極形成面を対向して貼付した構成となっている。
【００３３】
このうち、素子基板の画像表示領域１１０にあっては、図１においてＹ方向に沿って平行に複数本の走査線１１２が配列して形成され、また、これと直交するＸ方向に沿って平行に複数本のデータ線１１４が形成されている。そして、これらの走査線１１２とデータ線１１４との各交点においては、ＴＦＴ１１６のゲート電極が走査線１１２に接続される一方、ＴＦＴ１１６のソース電極がデータ線１１４に接続されるとともに、ＴＦＴ１１６のドレイン電極が画素電極１１８に接続されている。そして、各画素領域Ｒ，Ｇ，Ｂは、画素電極１１８と、後述する対向基板に形成された共通電極と、これら両電極間に挟持された液晶とによって構成される結果、走査線１１２とデータ線１１４との各交点に対応して、マトリクス状に配列することとなる。なお、このほかに、各画素領域Ｒ，Ｇ，Ｂ毎に、蓄積容量（図示省略）を、電気的にみて画素電極１１８と共通電極とに挟持された液晶に対して並列に形成しても良い。
【００３４】
図２は、画像表示領域１１０を構成する画素を示した概念図である。なお、符号Ｐｊｋは、第ｊ列、第ｋ行の画素を示す。図示するように画像表示領域１１０は、ｎ行ｍ列の各画素Ｐ１１〜Ｐｍｎから構成されており、縦方向の長さに対して横方向の長さが長い横長画面である。さらに、１つの画素は、Ｒ画素領域Ｒ、Ｇ画素領域ＧおよびＢ画素領域Ｂから構成されている。これらの画素領域Ｒ，Ｇ，Ｂは、走査線１１２とデータ線１１４とで仕切られており、縦長の長方形の形状となっている。
【００３５】
次に、図１に示す走査線駆動回路１２０およびデータ線駆動回路１３０は、後述するように素子基板における対向面にあって、画像表示領域１１０の周辺部に形成されるものである。これらの回路の能動素子は、いずれもｐチャネル型ＴＦＴおよびｎチャネル型ＴＦＴの組み合わせにより形成される。したがって、ＴＦＴ１１６と共通の製造プロセスで形成することができ、集積化や、製造コスト、素子の均一性などの点において有利となる。
【００３６】
ここで、走査線駆動回路１２０は、シフトレジスタを有し、タイミング発生回路２００からのクロック信号ＣＬＸや、その反転クロック信号ＣＬＸINV、転送開始パルスＤＸ等に基づいて、走査信号を各走査線１１２に対して順次出力するものである。
【００３７】
また、データ線駆動回路１３０の詳細については後述するが、画像信号処理回路３００から供給される画像データＤＲ，ＤＧ，ＤＢに基づいて、各データ線１１４に供給する画像信号を生成するようになっている。
【００３８】
＜１−２．画像信号処理回路の構成＞
次に、画像信号処理回路３００について、詳細に説明する。図３は、画像信号処理回路３００の主要部の構成を示すブロック図である。この図に示すように、画像信号処理回路３００の主要部は、アドレス発生回路３１０、ＲＡＭＲ３２０、ＲＡＭＧ３３０、およびＲＡＭＢ３４０から構成されている。
【００３９】
まず、入力画像データＤｒ，Ｄｇ，Ｄｂは、１行毎に左端の画素から右端の画素へ走査し、これを第１行から第ｎ行まで繰り返して得たデータ列として与えられる。すなわち、入力画像データＤｒ，Ｄｇ，Ｄｂは、図２に示す画素Ｐ１１，Ｐ２１，…，Ｐｍ１、Ｐ１２，Ｐ２２，…，Ｐｍ２、…、Ｐ１ｎ，Ｐ２ｎ，…，Ｐｍｎ、の順にサンプリングされたデータ列である。ここで、各画素に対応する入力画像データＤｒ，Ｄｇ，ＤｂをＰｊｋｒ，Ｐｊｋｇ，Ｐｊｋｂと表すことにする。また、ＲＡＭＲ３２０、ＲＡＭＧ３３０、およびＲＡＭＢ３４０から出力される画像データＤＲ，ＤＧ，ＤＢについても、各画素に対応する１サンプリング当たりのデータをＰｊｋＲ，ＰｊｋＧ，ＰｊｋＢと表すことにする。ただし、ｊは１≦ｊ≦ｍであり第何番目の列に該当するかを示しており、ｋは１≦ｋ≦ｎであり第何番目の行に該当するかを示している。
【００４０】
アドレス発生回路３１０は、入力画像データＤｒ，Ｄｇ，Ｄｂの書き込みに必要な書込アドレスＷＡＤＲを生成する一方、画像データＤＲ，ＤＧ，ＤＢの読み出しに必要な読出アドレスＲＡＤＲを生成する。
【００４１】
次に、ＲＡＭＲ３２０、ＲＡＭＧ３３０、およびＲＡＭＢ３４０は、第１記憶部と第２記憶部とを各々備えており（図示略）、一方の記憶部に対して書き込みを行うと同時に他方の記憶部から読み出しを行うように構成されている。さらに、第１記憶部と第２記憶部とは、ｎ行ｍ列の記憶領域を備えており、１フィールドのデータを各々記憶できる記憶容量を有している。そして、あるフィールドで一方の記憶部に書き込みむと同時に他方の記憶部から読み出しを行ったとすると、次のフィールドでは他方の記憶部に書き込みを行うと同時に一方の記憶部から読み出しを行うようになっている。
【００４２】
ここで、書込アドレスＷＡＤＲは、１行１列、１行２列、…、１行ｍ列、２行１列、２行２列、…、２行ｍ列、…、ｎ行１列、ｎ行２列、…、ｎ行ｍ列といった順序で各記憶領域を指定する一方、読出アドレスＲＡＤＲは１行１列、２行１列、…、ｎ行１列、１行２列、２行２列、…、ｎ行２列、…、１行ｍ列、２行ｍ列、…、ｎ行ｍ列といった順序で各記憶領域を指定するようになっている。
【００４３】
したがって、ＲＡＭＲ３２０、ＲＡＭＧ３３０、およびＲＡＭＢ３４０では、１行毎に第１列の記憶領域から第ｍ列の記憶領域の順に書き込みが行われこれを第１行から第ｎ行まで繰り返すことによって、１フィールド分の入力画像データＤｒ，Ｄｇ，Ｄｂが記憶される。一方、読み出しの際には、１列毎に第１行の記憶領域から第ｎ行の記憶領域の順に読み出しが行われこれを第１列から第ｍ列まで繰り返すことによって、画像データＤＲ，ＤＧ，ＤＢが出力される。
【００４４】
このため、ＲＡＭＲ３２０、ＲＡＭＧ３３０、およびＲＡＭＢ３４０から出力される画像データＤＲ，ＤＧ，ＤＢは、図２に示す画素画素Ｐ１１，Ｐ１２，…，Ｐ１ｎ、Ｐ２１，Ｐ２２，…，Ｐ２ｎ、…、Ｐｍ１，Ｐｍ２，…，Ｐｍｎ、の順にサンプリングされたデータ列となる。
【００４５】
これにより、入力画像データＤｒ，Ｄｇ，Ｄｂに対して行と列を変換した画像データＤＲ，ＤＧ，ＤＢを得ることができる。
【００４６】
なお、上述した例では、アドレス生成回路３１０を用いてハードウエア的に書込アドレスＷＡＤＲと読出アドレスＲＡＤＲとを発生するようにしたが、この液晶表示装置をコンピュータシステムのモニタとして用いる場合等においては、ＣＰＵによって、連続したアドレスで指定される記憶領域に入力画像データＤｒ，Ｄｇ，Ｄｂを書き込むとともに、行と列を変換できるように指定したアドレスを用いて、記憶領域から画像データＤＲ，ＤＧ，ＤＢを読み出すようにしてもよい。あるいは、ＣＰＵによって、入力画像データＤｒ，Ｄｇ，Ｄｂを行と列を変換できるように指定したアドレスを用いて記憶領域に書き込むとともに、連続した記憶領域から画像データＤＲ，ＤＧ，ＤＢを読み出すようにしてもよい。
【００４７】
＜１−３．データ線駆動回路の構成＞
次に、データ線駆動回路１３０について詳細に説明する。図４はデータ線駆動回路のブロック図である。この図に示すようにデータ線駆動回路１３０は、シフトレジスタ１３１、画像データ供給線Ｌｒ，Ｌｇ，Ｌｂ、第１ラッチ部１３２、第２ラッチ部１３３およびＤＡコンバータ１３４から構成されている。
【００４８】
まず、シフトレジスタ１３１は、タイミング発生回路２００からのクロック信号ＣＬＹやその反転クロック信号ＣＬＹINVに基づいて、転送開始信号ＤＹを順次シフトしてサンプリング信号Ｓ１〜Ｓｎを順次出力するよう構成されている。
【００４９】
次に、画像データ供給線Ｌｒ，Ｌｇ，Ｌｂは、各々６本の配線で構成されており、６ビットのパラレル形式で供給される画像データＤＲ、ＤＧ、ＤＢが、画像信号処理回路３００から供給されるようになっている。
【００５０】
次に、第１ラッチ部１３２は、各画像データＤＲ、ＤＧ、ＤＢをサンプリング信号Ｓ１〜Ｓｎを用いてラッチするように構成されており、これにより、点順次画像データＤＲ'、ＤＧ'、ＤＢ'が得られるようになっている。
【００５１】
次に、第２ラッチ部１３３は、第１転送信号ＴＲＳ１を用いて、点順次画像データＤＲ'、ＤＧ'、ＤＢ'を線順次画像データＤＲ''、ＤＧ''、ＤＢ''に変換し、この後、第２転送信号ＴＲＳ２および第３転送信号ＴＲＳ３に従って、線順次画像データＤＲ''、ＤＧ''、ＤＢ''をシリアル形式に変換した画像データＤRGBを出力するように構成されている。
【００５２】
次に、ＤＡコンバータ１３４は、シリアルデータをＤＡ変換して得た各画像信号を各データ線１１４に出力するように構成されている。
【００５３】
さてここで、第１ラッチ部１３２と第２ラッチ部１３３との構成を図５を用いて詳細に説明する。図５は、第１ラッチ部と第２ラッチ部の詳細な構成を示す回路図である。
【００５４】
この図に示すように、第１ラッチ部１３２は、データ線１１４の本数“ｎ”に対応して、ｎ個のユニットＵＡ１〜ＵＡｎを備えている。一方、第２ラッチ部１３４も同様に、ｎ個のユニットＵＢ１〜ＵＢｎを備えている。
【００５５】
さらに、第１ラッチ部１３２のユニットＵＡ１は、画像データＤＲ、ＤＧ、ＤＢのビット数“６”に対応して６個のビットユニットＵＡ１１〜ＵＡ１６を備えている。ビットユニットＵＡ１２〜ＵＡ１６は、ビットユニットＵＡ１１と同一の構成であり、各ビットユニットＵＡ１１〜ＵＡ１６には、画像データＤＲ、ＤＧ、ＤＢの第１ビットから第６ビットが各々供給されるようになっている。また、他のユニットＵＡ２〜ＵＡｎについてもユニットＵＡ１と同様に構成されている。一方、第２ラッチ部１３３のユニットＵＢ１は、第１ラッチ部１３２と同様に、６個のビットユニットＵＢ１１〜ＵＢ１６を備えている。さらに、ビットユニットＵＢ１２〜ＵＢ１６は、ビットユニットＵＢ１１と同一の構成である。くわえて、他のユニットＵＢ２〜ＵＢｎについてもユニットＵＢ１と同様に構成されている。
【００５６】
まず、第１ラッチ部１３２のビットユニットＵＡ１１は、図に示すように、アナログスイッチＳＷ１およびインバータINV1,INV2から構成される３組のラッチ回路を備えている。各組のアナログスイッチＳＷ１の制御端子には、サンプリング信号Ｓ１が供給されるようになっている。このため、サンプリング信号Ｓ１がアクティブになると、画像データＤＲ，ＤＧ，ＤＢの各第１ビットデータがインバータINV1，INV2に供給される。ここで、インバータINV1の出力信号は、インバータINV2を介してその入力端子にフィードバックされるようになっているので、アナログスイッチＳＷ１がハイインピーダンス状態となっても、サンプリング信号Ｓ１がアクティブとなる期間に取り込まれた論理レベルがインバータINV1，INV2によって記憶されることになる。したがって、ユニットＵＡ１１は、画像データＤＲ，ＤＧ，ＤＢの各第１ビットデータを、サンプリング信号Ｓ１に従ってラッチする。サンプリング信号Ｓ１は、図に示すようにユニットＵＡ１２〜ＵＡ１６にも供給されるから、ユニットＵＡ１は、第１行に対する画像データＤＲ，ＤＧ，ＤＢを出力する。同様の処理がユニットＵＡ２〜ＵＡｎにおいても行われる。これにより、画像データＤＲ，ＤＧ，ＤＢが各データ線１１４に対応する点順次画像データＤＲ'，ＤＧ'，ＤＢ'に変換される。
【００５７】
次に、第２ラッチ部１３３のビットユニットＵＢ１１は、Ｒ,Ｇ,Ｂの各色に対応したサブユニットＵＢ１１ｒ，ＵＢ１１ｇ，ＵＢ１１ｂから構成されている。各サブユニットのアナログスイッチＳＷ２およびインバータINV3，INV4は、ラッチ回路として機能する。なお、サブユニットＵＢ１１ｂのインバータINV4は第１転送信号ＴＲＳ１によって制御され、サブユニットＵＢ１１ｇ，ＵＢ１１ｒのインバータINV4はオア回路ORによって制御されるようになっている。
【００５８】
ここで、アナログスイッチＳＷ２は第１転送信号ＴＲＳ１によって制御される。第１転送信号ＴＲＳ１は、各走査線１１２が選択される期間の開始時点においてアクティブとなる信号である。したがって、各ラッチ回路は、各走査線１１２が選択される期間の開始時点において点順次画像データＤＲ'，ＤＧ'，ＤＢ'を取り込んで、走査線１１２の選択期間中、論理レベルを記憶する。これにより、点順次画像データＤＲ'，ＤＧ'，ＤＢ'が、線順次画像データＤＲ''，ＤＧ''，ＤＢ''に変換される。
【００５９】
また、サブユニットＵＢ１１ｂのインバータINV5、サブユニットＵＢ１１ｇｒのインバータINV6は、サブユニットの出力信号を次段のサブユニットに転送する転送回路として機能する。この例では、第２転送信号ＴＲＳ２と第３転送信号ＴＲＳ３に基づいて、サブユニットＵＢ１１ｂの出力信号がサブユニットＵＢ１１ｇに転送され、サブユニットＵＢ１１ｇの出力信号がサブユニットＵＢ１１ｒに転送される。これにより、各線順次画像データＤＲ''，ＤＧ''，ＤＢ''が各データ線１１４に対応するシリアル形式の画像データＤRGBに変換される。
【００６０】
＜１−４．データ線駆動回路の動作＞
次に、データ線駆動回路１３０の動作について説明する。図６および図７はデータ線駆動回路の動作を説明するためのタイミングチャートである。
【００６１】
図６において転送開始信号ＤＹがデータ線駆動回路１３０のシフトレジスタ１３１に供給されると、シフトレジスタ１３１は、クロック信号ＣＬＹとその反転クロック信号ＣＬＹINVに従って、転送開始信号ＤＹを順次シフトして、サンプリング信号Ｓ１，Ｓ２，…，Ｓｎを出力する。
【００６２】
ここで、画像データＤＲ、ＤＧ、ＤＢは、図に示すように、サンプリング信号Ｓ１〜Ｓｎと同期している。このため、第１ラッチ部１３２がサンプリング信号Ｓ１〜Ｓｎに基づいて、画像データＤＲ，ＤＧ，ＤＢをラッチすると、点順次画像データＤＲ'，ＤＧ'，ＤＢ'が得られることになる。
【００６３】
次に、ある走査線１１２の選択期間の開始のタイミングで第１転送信号ＴＲＳ１がアクティブ（この例では、Ｈレベル）になると、点順次画像データＤＲ'，ＤＧ'，ＤＢ'が第２ラッチ部１３３によってラッチされ、点順次画像データＤＲ'，ＤＧ'，ＤＢ'が線順次画像データＤＲ''，ＤＧ''，ＤＢ''に変換される。
【００６４】
図７に示すように第２転送信号ＴＲＳ２は、第１転送信号ＴＲＳ１がアクティブから非アクティブに変化した後にアクティブとなり、その状態を当該走査線の選択期間中維持する信号である。また、第３転送信号ＴＲＳ３は、第２転送信号ＴＲＳ２が非アクティブからアクティブとなり、一定時間が経過した後にアクティブとなり、その状態を当該走査線の選択期間中維持する信号である。
【００６５】
図６および図７に示すように時刻ｔ１０から時刻ｔ１１までの期間において、第１転送信号ＴＲＳ１がアクティブになると、図５に示すＵＢ１１の各アナログスイッチＳＷ２がオン状態となる。このとき、図５に示す信号ＰＲ１，ＰＧ１，ＰＢ１は、図７に示すように、データＰ１１Ｒ，Ｐ１１Ｇ，Ｐ１１Ｂとなる。
【００６６】
この後、所定時間が経過して時刻ｔ１２に至ると、第２転送信号ＴＲＳ２が非アクティブ（Ｌ）からアクティブ（Ｈ）に変化する。すると、サブユニットＵＢ１１ｇのインバータINV５がアクティブとなるので、Ｐ１１ＧがサブユニットＵＢ１１ｒに転送され、インバータINV3,INV4によってラッチされる。したがって、時刻ｔ１２から時刻ｔ１３までの期間において、信号ＰＲ１は、“Ｐ１１Ｇ”となる。
【００６７】
そして、時刻ｔ１３に至ると、第３転送信号ＴＲＳ３が非アクティブ（Ｌ）からアクティブ（Ｈ）に変化する。すると、サブユニットＵＢ１１ｂおよびサブユニットＵＢ１１ｇインバータINV５がアクティブとなるので、Ｐ１１ＢがサブユニットＵＢ１１ｒに転送される。したがって、時刻ｔ１２から時刻ｔ１３までの期間において、信号ＰＲ１は、“Ｐ１１Ｂ”となる。
【００６８】
以上の動作が各走査線１１２の選択期間毎に繰り返し行われることによって、パラレル形式で供給される線順次画像データＤＲ''，ＤＧ''，ＤＢ''がシリアル形式の画像データＤRGBに変換される。
【００６９】
こうして得られた画像データＤRGBが、ＤＡコンバータ１３４によってアナログ信号に変換されるので、各データ線１１４には、Ｒ，Ｇ，Ｂの順序で画像信号が供給される。例えば、図１に示す画像表示領域１１０の最上部のデータ線１１４には、Ｐ１１Ｒ，Ｐ１１Ｇ，Ｐ１１Ｂ，Ｐ２１Ｒ，Ｐ２１Ｇ，Ｐ２１Ｂ，…，Ｐｍ１Ｒ，Ｐｍ１Ｇ，Ｐｍ１Ｂの順に画像信号が供給される。
【００７０】
このように、本実施形態のデータ線駆動回路１３０においては、第２ラッチ部１３３において、点順次画像データＤＲ'，ＤＧ'，ＤＢ'を線順次画像データＤＲ''，ＤＧ''，ＤＢ''に変換し、さらに、これらをシリアル形式の画像データＤRGBに変換したので、図２に示す縦ストライプの画素構成において、横方向から画像信号を供給することができる。この結果、データ線駆動回路１３０を図１に示すように液晶パネル１００の短辺ＬＳ側に配置することが可能となる。
【００７１】
＜液晶パネルの構成例＞
次に、上述した実施形態に係るデータ線駆動回路１３０を有する液晶パネル１００の全体構成について図８および図９を参照して説明する。ここで、図８は、液晶パネル１００の構成を示す斜視図であり、図９は、図８におけるＡ−Ａ’線の断面図である。
【００７２】
これらの図に示されるように、液晶パネル１００は、画素電極１１８等が形成されたガラスや、半導体、石英などの素子基板１０１と、共通電極１０８等が形成されたガラスなどの透明な対向基板１０２とが、スペーサ１０３の混入されたシール材１０４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられるとともに、この間隙に電気光学材料としての液晶１０５が封入された構造となっている。なお、シール材１０４は、対向基板１０２の基板周辺に沿って形成されるが、液晶１０５を封入するために一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材１０６によって封止されている。
【００７３】
ここで、素子基板１０１の対向面であって、シール材１０４の短辺ＬＳ側においては、上述したデータ線駆動回路１３０が形成されて、Ｘ方向に延在するデータ線１１４を駆動する構成となっている。さらに、この一辺には複数の外部回路接続端子１０７が形成されて、タイミング発生回路２００および画像信号処理回路３００からの各種信号を入力する構成となっている。また、長辺ＬＬ側には、２個の走査線駆動回路１２０が形成されて、Ｙ方向に延在する走査線１１２をそれぞれ両側から駆動する構成となっている。なお、走査線１１２に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路１２０を片側１個だけに形成する構成でも良い。
【００７４】
一方、対向基板１０２の共通電極１０８は、素子基板１０１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１０１との電気的導通が図られている。このほかに、対向基板１０２には、第１に、ストライプ状に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどの遮光膜が設けられ、第３に、液晶パネル１００に光を照射するバックライトが設けられる。
【００７５】
くわえて、素子基板１０１および対向基板１０２の対向面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）などが設けられる一方、その各背面側には配向方向に応じた偏光板（図示省略）がそれぞれ設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光板などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００７６】
なお、データ線駆動回路１２０等の周辺回路の一部または全部を、素子基板１０１に形成する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いてフィルムに実装された駆動用ＩＣチップを、素子基板１０１の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ＩＣチップ自体を、ＣＯＧ（Chip On Grass）技術を用いて、素子基板１０１の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【００７７】
このように本実施形態にあっては、外部回路接続端子１０７（実装端子）を短辺ＬＳ側に設けたので、長辺ＬＬ側にそれを設ける場合と比較して素子基板１０１の面積を縮小することができるから、液晶パネル１００のコストを削減でき、ひいては液晶表示装置全体のコストダウンを図ることができる。
【００７８】
さらに、データ線駆動回路１３０を外部回路接続端子１０７と近接するように短辺ＬＳ側に設けたので、外部回路接続端子１０７からデータ線駆動回路１３０までの配線を短くできるので、当該配線の寄生容量を小さくすることができる。このため、周波数の高いクロック信号ＣＬＹや反転クロック信号ＣＬＹINVを安定してデータ線駆動回路１３０に供給することができるともに、タイミング発生回路２００に設けられたクロック信号ＣＬＹや反転クロック信号ＣＬＹINVを駆動するための回路の負荷を減らし、消費電流を削減することができる。
【００７９】
くわえて、データ線駆動回路１３０の第２ラッチ部１３３において、点順次画像データＤＲ'，ＤＧ'，ＤＢ'を線順次画像データＤＲ''，ＤＧ''，ＤＢ''に変換し、さらに、これらをシリアル形式の画像データＤRGBに変換したので、図２に示す縦ストライプの画素構成において、横方向から画像信号を供給することができる。この結果、文字が途切れてしまい読み難くなるといったことが無く、読み易い文字を鮮明に表示させることができる。
【００８０】
＜２．第２実施形態＞
次に、第２実施形態に係る液晶表示装置について説明する。本実施形態の液晶表示装置は、データ線駆動回路１３０の第２ラッチ部の詳細な構成を除いて、第１実施形態の液晶表示装置と同一である。そこで、第２ラッチ部について説明する。図１０は、第２実施形態のデータ線駆動回路に用いられる第２ラッチ部１３３'と第１ラッチ部１３２の詳細な回路図である。
【００８１】
第２ラッチ部１３３'は、図５に示す第１実施形態の第２ラッチ部１３３と同様に、ｎ個のユニットＵＢ１〜ＵＢｎを備えている。そして、ユニットＵＢ１は６個のビットユニットＵＢ１１'〜ＵＢ１６'から構成されている。第２ラッチ部１３３'が、第１実施形態の第２ラッチ部１３３と相違するのは、ビットユニットの詳細な構成である。
【００８２】
図１０に示すようにビットユニットＵＢ１１'は、サブユニットＵＢ１１ｒ'，ＵＢ１１ｇ'，ＵＢ１１ｂ'から構成されている。
【００８３】
各サブユニットＵＢ１１ｒ'，ＵＢ１１ｇ'，ＵＢ１１ｂ'は、第１ラッチ回路として機能するアナログスイッチＳＷ２、インバータINV3,INV4およびオア回路ORと、第２ラッチ回路として機能するアナログスイッチＳＷ３およびインバータINV6,INV7と、転送回路として機能するアナログスイッチＳＷ４とを備えている。
【００８４】
まず、アナログスイッチＳＷ２は、第１転送信号ＴＲＳ１がアクティブになるとオン状態となるから、第１転送信号ＴＲＳ１のアクティブ期間において、第１ラッチ部１３３から出力される点順次画像データＤＲ'，ＤＧ'，ＤＢ'が第１ラッチ回路に取り込まれる。第１転送信号ＴＲＳ１は走査線１１２の選択期間開始時にアクティブとなる信号である。したがって、第１ラッチ回路によって、点順次画像データＤＲ'，ＤＧ'，ＤＢ'が線順次画像データＤＲ''，ＤＧ''，ＤＢ''に変換される。
【００８５】
次に、アナログスイッチＳＷ３は、第４転送信号ＴＲＳ４の非アクティブ期間（Ｌレベル）においてオン状態となる一方、そのアクティブ期間においてオフ状態となる。したがって、第２ラッチ回路は、第４転送信号ＴＲＳ４の非アクティブ期間において、第１ラッチ回路の出力信号を取り込む。
【００８６】
次に、転送回路として機能するアナログスイッチＳＷ４は、第４転送信号ＴＲＳ４のアクティブ期間（Ｈレベル）においてオン状態となる一方、その非アクティブ期間においてオフ状態となる。したがって、第４転送信号ＴＲＳ４のアクティブ期間（Ｈレベル）においては、図に示す信号ＰＢ２がサブユニットＵＢ１１ｂ'のアナログスイッチＳＷ４を介してサブユニットＵＢ１１ｇ'に転送され、信号ＰＧ２がサブユニットＵＢ１１ｇ'のアナログスイッチＳＷ４を介してサブユニットＵＢ１１ｒ'に転送され、信号ＰＲ２がサブユニットＵＢ１１ｒ'のアナログスイッチＳＷ４を介してサブユニットＵＢ１１ｂ'に転送される。すなわち、第２実施形態の第２ラッチ部１３３は、各サブユニットが環状に接続されている点で、直線状に各サブユニットが接続されている第１実施形態の第２ラッチ部１３３と相違する。また、第４転送信号ＴＲＳ４は、第１転送信号ＴＲＳ１がアクティブ（Ｈレベル）となってから次にアクティブとなる期間中に、３回アクティブ（Ｈレベル）となる（図１１参照）。したがって、第２実施形態の第２ラッチ部１３３'は、ある走査線１１２の選択期間中にサブユニット間の転送を３回行う点で、サブユニット間の転送を２回で終了する第１実施形態の第２ラッチ部１３３と相違している。
【００８７】
次に、第２実施形態に係るデータ線駆動回路の動作を説明する。第２実施形態のデータ線駆動回路１３０は、第２ラッチ部の詳細な構成を除いて第１実施形態と同様であるから、第２実施形態のデータ線駆動回路１３０は、第１ラッチ部１３２によって点順次画像データを生成するまでは、第１実施形態と同様に動作する（図６参照）。
【００８８】
図１１は、第２ラッチ部の動作を説明するためのタイミングチャートである。時刻ｔ１０から時刻ｔ１１までの期間において、第１転送信号ＴＲＳ１がＨレベルになると、アナログスイッチＳＷ１がオン状態となり、第１ラッチ部１３２から出力される点順次画像データが、第２ラッチ部１３３に取り込まれる。この結果、当該期間において、信号ＰＲ１，ＰＧ１，ＰＢ１は、１行１列目の画素Ｐ１１に対応するデータＰ１１Ｒ，Ｐ１１Ｇ，Ｐ１１Ｂとなる。また、当該期間においては、第４転送信号ＴＲＳ４がＬレベルとなっているから、アナログスイッチＳＷ２はオン状態になっている。このため、第１ラッチ回路の出力信号ＰＲ１，ＰＧ１，ＰＢ１は第２ラッチ回路に取り込まれる。したがって、信号ＰＲ２，ＰＧ２，ＰＢ２は、データＰ１１Ｒ，Ｐ１１Ｇ，Ｐ１１Ｂとなる。
【００８９】
次に、時刻ｔ１１から時刻ｔ１２までの期間にあっては、第１転送信号ＴＲＳ１および第４転送信号ＴＲＳ４がともにＬレベルであるから、インバータINV4は動作状態となり、インバータINV3,INV4によって論理レベルが保持される。したがって、当該期間において、信号ＰＲ１，ＰＧ１，ＰＢ１はデータＰ１１Ｒ，Ｐ１１Ｇ，Ｐ１１Ｂとなる。また、当該期間においては、アナログスイッチＳＷ２がオン状態となっているから、信号ＰＲ２，ＰＧ２，ＰＢ２はデータＰ１１Ｒ，Ｐ１１Ｇ，Ｐ１１Ｂとなる。
【００９０】
次に、時刻ｔ１２から時刻ｔ１３までの期間にあっては、第４転送信号ＴＲＳ４がＨレベルになる。すると、アナログスイッチＳＷ３がオン状態となり、サブユニット間のデータ転送が行われる。具体的には、データがＵＢ１１ｂ'→ＵＢ１１ｇ'→ＵＢ１１ｒ'→ＵＢ１１ｂ'の方向にデータが同時に転送される。このとき、アナログスイッチＳＷ２，ＳＷ３はオフ状態となっているから、前段のサブユニットから転送されたデータが第１ラッチ回路によって保持される一方、第２ラッチ回路は当該期間において時刻ｔ１２より前の状態を維持する。このため、当該期間にあっては、信号ＰＲ１，ＰＧ１，ＰＢ１はデータＰ１１Ｇ，Ｐ１１Ｂ，Ｐ１１Ｂとなる一方、信号ＰＲ２，ＰＧ２，ＰＢ２はデータＰ１１Ｒ，Ｐ１１Ｇ，Ｐ１１Ｂとなる。
【００９１】
次に、時刻ｔ１３から時刻ｔ１４までの期間にあっては、アナログスイッチＳＷ３がオン状態、アナログスイッチＳＷ２，ＳＷ４がオフ状態となるので、信号ＰＲ１，ＰＧ１，ＰＢ１と信号ＰＲ２，ＰＧ２，ＰＢ２とは各々一致し、データＰ１１Ｇ，Ｐ１１Ｂ，Ｐ１１Ｂとなる。
【００９２】
以後、第２ラッチ部１３３'は、時刻ｔ１４から時刻ｔ１５までの期間において時刻ｔ１２から時刻ｔ１３までの期間と同様に動作し、時刻ｔ１５から時刻ｔ１６までの期間において時刻ｔ１３から時刻ｔ１４までの期間と同様に動作する。したがって、信号ＰＲ１，ＰＧ１，ＰＢ１と信号ＰＲ２，ＰＧ２，ＰＢ２は図に示すように変化する。
【００９３】
ここで、第２ラッチ部１３３の出力信号ＰＲ２に着目すると、時刻ｔ１０から時刻ｔ１７までの期間中に、信号ＰＲ２は、Ｐ１１Ｒ→Ｐ１１Ｇ→Ｐ１１Ｂの順に変化している。すなわち、線順次画像データＤＲ'',ＤＧ''，ＤＢ''をシリアル形式の画像データＤRGBに変換している。
【００９４】
ところで、本実施形態のサブユニットは環状に接続されており、第１転送信号ＴＲＳ１が再びアクティブとなる時刻ｔ１８より前に、第４転送信号ＴＲＳ４が３回アクティブとなる。３度目のアクティブ期間は、図に示す時刻ｔ１６から時刻ｔ１７までの期間ＴＡである。当該期間を設けることによって、各サブユニットには、時刻ｔ１０から時刻ｔ１１までの期間に取り込んだ線順次画像データが入力されることになる。例えば、サブユニットＵＢ１１ｒ'では、時刻ｔ１６から時刻ｔ１７までの期間において、データＰ１１Ｒが取り込まれる。これにより、時刻ｔ１７から時刻ｔ１８までの期間において、信号ＰＲ１，ＰＧ１，ＰＢ１と信号ＰＲ２，ＰＧ２，ＰＢ２とが各々一致し、データＰ１１Ｒ，Ｐ１１Ｇ，Ｐ１１Ｂとなる。
【００９５】
単に、線順次画像データＤＲ'',ＤＧ''，ＤＢ''をシリアル形式の画像データＤRGBに変換するのであれば、第１実施形態のようにサブユニットを直線状に接続し、１回の走査線選択期間中に第４転送信号ＴＲＳ４を２回アクティブにすれば足りる。しかしながら、第２実施形態においては、上述したようにサブユニットを環状に接続し、３度目のアクティブ期間ＴＡを設けている。これは、以下の理由による。
【００９６】
画像信号の相関性は極めて高いため、隣接する画素間では画像データ値が変わらないことが多い。一方、第２ラッチ部１３３'は、ｐチャンネル型およびｎチャンネル型のＴＦＴによって構成されるが、ＴＦＴが電力を消費するのは論理レベルが変化したときであり、論理レベルが変化しなければ、電力は殆ど消費されない。
【００９７】
上述したように３度目のアクティブ期間ＴＡによって、各サブユニットの信号ＰＲ１，ＰＧ１，ＰＢ１と信号ＰＲ２，ＰＧ２，ＰＢ２とは、走査線選択期間の最初の状態に戻っている。この状態において、次に第１転送信号ＴＲＳ１がアクティブとなったときに、各サブユニットに取り込まれる点順次画像データＤＲ'，ＤＧ'，ＤＢ'は、隣接する画素に対応するものである。例えば、サブユニットＵＢ１１ｒ'に着目すると、信号ＰＲ１は時刻ｔ１８の前後でデータＰ１１ＲからデータＰ２１Ｒに変化する。データＰ１１Ｒは画素Ｐ１１のＲ画素領域に対応するものであり、Ｐ２１Ｒは画素Ｐ１１に隣接する画素Ｐ２１のＲ画素領域に対応するものである。したがって、データＰ１１Ｒの値とデータＰ２１Ｒの値は一致する可能性が極めて高い。このため、第１転送信号ＴＲＳ１がアクティブとなる時点（例えば、時刻ｔ１８）において、消費される電力を大幅に削減することができる。
【００９８】
一方、３度目のアクティブ期間ＴＡを設けることによって、各サブユニットの状態は１回の走査線選択期間中に３回変化することになり、それだけ消費電力が増加する。しかしながら、アクティブ期間ＴＡによる状態の変化は、同一画素内で行われる。例えば、サブユニットＵＢ１１ｒ'においては期間ＴＡを設けることによって、信号ＰＲ１，ＰＲ２がデータＰ１１ＢからデータＰ１１Ｒに変化する。ここで、画像信号処理回路３００から供給される画像データＤＲ，ＤＧ，ＤＢは、上述したように白、黒、灰といった無彩色の画像を表示するときには、同一値となるように正規化されている。したがって、表示すべき画像が無彩色である場合には、期間ＴＡを設けてても消費電力が増加しない。特に、コンピュータのモニタに表示されるテキストは、黒色であることが多く、またその背景は白色であることが多い。したがって、特に、コンピュータの表示用にこの液晶表示装置を用いる場合には、期間ＴＡを設けたことによって消費電力が増加することはない。したがって、サブユニットを環状に接続し、３度目のアクティブ期間ＴＡを設けることにより、消費電力を削減することが可能となる。
【００９９】
＜３．変形例＞
（１）上述した各実施形態においては、液晶パネル１００の素子基板１０１をガラス等の透明な絶縁性基板により構成して、当該基板上にシリコン薄膜を形成するとともに、当該薄膜上にソース、ドレイン、チャネルが形成されたＴＦＴによって、画素のスイッチング素子（ＴＦＴ１１６）や駆動回路１２０の素子を構成するものとして説明したが、本発明はこれに限られるものではない。
【０１００】
例えば、素子基板１０１を半導体基板により構成して、当該半導体基板の表面にソース、ドレイン、チャネルが形成された絶縁ゲート型電界効果トランジスタによって、画素のスイッチング素子や駆動回路１２０の素子を構成しても良い。このように素子基板１０１を半導体基板により構成する場合には、透過型の表示パネルとして用いることができないため、画素電極１１８をアルミニウムなどで形成して、反射型として用いられることとなる。また、単に、素子基板１０１を透明基板として、画素電極１１８を反射型にしても良い。
【０１０１】
（２）さらに、上述した各実施形態にあっては、画素のスイッチング素子を、ＴＦＴで代表される３端子素子として説明したが、ダイオード等の２端子素子で構成しても良い。ただし、画素のスイッチング素子として２端子素子を用いる場合には、走査線１１２を一方の基板に形成し、データ線１１４を他方の基板に形成するとともに、２端子素子を、走査線１１２またはデータ線１１４のいずれか一方と、画素電極との間に形成する必要がある。この場合、画素は、走査線１１２とデータ線１１４との間に直列接続された二端子素子と、液晶とから構成されることとなる。
【０１０２】
（３）また、本発明は、アクティブマトリクス型液晶表示装置として説明したが、これに限られず、ＳＴＮ（Super Twisted Nematic）液晶などを用いたパッシィブ型にも適用可能である。さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う表示装置にも適用可能である。すなわち、本発明は、上述した液晶表示装置と類似の構成を有するすべての電気光学装置に適用可能である。
【０１０３】
（４）また、上述した各実施形態においては、ＲＧＢの３原色に各々対応した画素領域Ｒ,Ｇ,Ｂをデータ線１１４に沿って形成するようにしたが、本発明はこれに限定されるものではなく、複数色を表示するものであってもよい。この場合には、各色に対応する画像データを点順次画像データに変換し、これを線順次画像データに変換し、各色に対応する線順次画像データをパラレル−シリアル変換して、シリアル形式の画像データを各データ線に対応して生成し、さらに得られた画像データにＤＡ変換を施して各データ線に出力すればよい。
【０１０４】
＜４．応用例＞
次に、上述した液晶表示装置を各種の電子機器に適用される場合について説明する。
【０１０５】
＜その１：モバイル型コンピュータ＞
まず、この液晶パネルを、モバイル型のパーソナルコンピュータに適用した例について説明する。図１２は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００の背面にバックライトを付加することにより構成されている。
【０１０６】
＜その２：携帯電話＞
さらに、この液晶パネル１００を、携帯電話に適用した例について説明する。図１３は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３０２は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００を備えるものである。この反射型の液晶パネル１００にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１０７】
なお、図１２〜図１３を参照して説明した電子機器の他にも、単板型のビデオプロジェクタ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１０８】
【発明の効果】
以上説明したように本発明によれば、製造コストを削減すると同時に、文字が読み易い電気光学パネルを提供することができる。また、この電気光学パネルのデータ線を駆動するデータ線駆動回路および駆動方法を提供することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る液晶表示装置の全体構成を示すブロック図である。
【図２】 同装置における画像表示領域を構成する画素を示した概念図である。
【図３】 同装置における画像処理回路の構成を示すブロック図である。
【図４】 同装置のデータ線駆動回路の構成を示すブロック図である
【図５】 同装置の第１および第２ラッチ部の構成を示す回路図である。
【図６】 同装置のデータ線駆動回路の動作を示すタイミングチャートである。
【図７】 同装置のデータ線駆動回路の動作を示すタイミングチャートである。
【図８】 同液晶パネルの構造を示す斜視図である。
【図９】 同液晶パネルの構造を説明するための一部断面図である。
【図１０】 本発明の第２実施形態に用いられる第１および第２ラッチ部の構成を示す回路図である。
【図１１】 同第２ラッチ部の動作を示すタイミングチャートである。
【図１２】 同液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１３】 同液晶表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図１４】 従来の横長画面の液晶パネルの主要部を示すブロック図である。
【図１５】 従来の縦長画面の液晶パネルの主要部を示すブロック図である。
【図１６】 緑色で表示される文字“Ｘ”を横ストライプの画面で表示した例を示す概念図である。
【符号の説明】
１００……液晶パネル
１０７……外部回路接続端子（実装端子）
１１０……画像表示領域
１１２……走査線
１１４……データ線
１１６……ＴＦＴ
１３０……データ線駆動回路
１３２……第１ラッチ部（第１変換部）
１３３、１３３'……第２ラッチ部（第２変換部）
１３４……ＤＡ変換部(ＤＡコンバータ)
３００……画像処理回路（画像処理部）
ＵＢ１〜ＵＢｎ……ユニット
ＵＢ１１ｒ，ＵＢ１１ｇ，ＵＢ１１ｂ……サブユニット

Claims (9)

1. 素子基板に形成された複数のデータ線と、素子基板における実装端子と同じ辺側に設けられたデータ線駆動回路と、複数の走査線と、それらの各交点に対応して設けられる各スイッチング素子と、各スイッチング素子に各々接続される各画素電極とを備える電気光学パネルのデータ線駆動方法であって、
   複数色の各々に対応する画像データを前記データ線数に応じた数の点順次画像データに各々変換し、
   前記点順次画像データを前記走査線の選択周期毎にラッチして線順次画像データに変換し、
   各色の線順次画像データに対してパラレル−シリアル変換を施して、各データ線に対応する各シリアルデータを生成し、
   各シリアルデータをＤＡ変換して各画像信号を生成し、
   各画像信号を各データ線に各々供給し、該各データ線に沿って形成されている各色に対応する画素領域に該各画素領域に対応する画像データを順次供給することを特徴とする電気光学パネルのデータ線駆動方法。
2. 複数のデータ線と、複数の走査線と、それらの各交点に対応して設けられる各スイッチング素子と、各スイッチング素子に各々接続される各画素電極とを備える電気光学パネルの素子基板における実装端子と同じ辺側に設けられたデータ線駆動回路であって、
   複数色の各々に対応する画像データを前記データ線数に応じた数の点順次画像データに変換する第１変換部と、
   前記点順次画像データを前記走査線の選択周期毎にラッチして線順次画像データに変換するとともに、各色の線順次画像データに対してパラレル−シリアル変換を施して、各データ線に対応する各シリアルデータを生成する第２変換部と、
   各シリアルデータをＤＡ変換して得た各画像信号を各データ線に各々供給するＤＡ変換部とを備え、
   前記各画像信号を各データ線に各々供給し、該各データ線に沿って形成されている各色に対応する画素領域に該各画素領域に対応する画像データを順次供給する構成であることを特徴とする電気光学パネルのデータ線駆動回路。
3. 前記第２変換部は、各データ線に対応した各ユニットを備え、１つのユニットは各色に対応する各サブユニットを縦続接続してなり、各サブユニットは前記走査線の選択期間開始時に前記点順次画像データをラッチするラッチ回路と、前記走査線の選択期間中に各サブユニットの出力信号を次段のサブユニットの前記ラッチ回路の入力に転送する転送回路とを備えることを特徴とする請求項２に記載の電気光学パネルのデータ線駆動回路。
4. 前記画像データは、第１色、第２色、および第３色に各々対する３種類のデータであり、
   前記第２変換部は、第１色、第２色、第３色の順にパラレル−シリアル変換した前記シリアルデータを出力し、
   前記ユニットは、第１色に対応するとともに前記シリアルデータを取り出す第１サブユニットと、前記第１サブユニットの前段に設けられ第２色に対応する第２サブユニットと、前記第２サブユニットの前段に設けられ第３色に対応する第３サブユニットとを備え、 前記各サブユニットのラッチ回路は、前記走査線の選択期間開始時にアクティブとなる第１転送信号に基づいて、前記点順次画像データをラッチし、
   前記第３サブユニットの転送回路は、前記第１転送信号のアクティブ期間終了して一定時間が経過した時点から当該走査線の選択期間が終了するまでの期間アクティブとなる第２転送信号に基づいて、前記第３サブユニットの出力信号を前記第２サブユニットの入力に転送し、
   前記第２サブユニットの転送回路は、前記第２転送信号が非アクティブからアクティブに遷移し一定時間が経過した時点から当該走査線の選択期間が終了するまでの期間アクティブとなる第３転送信号に基づいて、前記第２サブユニットの出力信号を前記第１サブユニットの入力に転送することを特徴とする請求項３に記載のデータ線駆動回路。
5. 前記第２変換部は、各データ線に対応した各ユニットを備え、１つのユニットは各色に対応する各サブユニットを環状に接続してなり、
   各サブユニットは前記走査線の選択期間開始時に前記点順次画像データをラッチするラッチ回路と、前記走査線の選択期間中に各サブユニットの出力信号を次段のサブユニットの前記ラッチ回路の入力に転送する転送回路とを備えることを特徴とする請求項２に記載の電気光学パネルのデータ線駆動回路。
6. 前記画像データは、第１色、第２色、および第３色に各々対する３種類のデータであり、
   前記第２変換部は、第１色、第２色、第３色の順にパラレル−シリアル変換した前記シリアルデータを出力し、
   前記ユニットは、第１色に対応するとともに前記シリアルデータを取り出す第１サブユニットと、前記第１サブユニットの前段に設けられ第２色に対応する第２サブユニットと、前記第２サブユニットの前段に設けられ第３色に対応する第３サブユニットとを備え、 前記各サブユニットのラッチ回路は、前記走査線の選択期間開始時にアクティブとなる第１転送信号に基づいて、前記点順次画像データをラッチし、
   前記各サブユニットの転送回路は、前記第１転送信号がアクティブから非アクティブに変化した時点から当該走査線の選択期間が終了するまでの期間において３回アクティブとなる第２転送信号に基づいて、次段の出力信号を後段のサブユニットの入力に転送することを特徴とする請求項５に記載の電気光学パネルのデータ線駆動回路。
7. 請求項２乃至６のうちいずれか１項に記載した電気光学パネルのデータ線駆動回路と画像領域とを備える電気光学パネルであって、
   前記画像領域は、
   横方向に延在する複数のデータ線と、
   縦方向に延在する複数の走査線と、
   それらの各交点に対応して設けられる各スイッチング素子と、
   各スイッチング素子に各々接続される各画素電極とを備え、
   前記データ線駆動回路を電気光学パネルの短辺側に配置したことを特徴とする電気光学 パネル。
8. 請求項７に記載した電気光学パネルと、
   入力画像データの行と列の関係を入れ替えて前記電気光学パネルに供給する画像処理部とを備えることを特徴とする電気光学装置。
9. 請求項８に記載の電気光学装置を表示部として備えたことを特徴とする電子機器。

Images