KR101351381B1

KR101351381B1 - 액정표시장치와 그 구동방법

Info

Publication number: KR101351381B1
Application number: KR1020070019574A
Authority: KR
Inventors: 김빈; 조혁력; 김주평; 전민두; 권오종
Original assignee: 엘지디스플레이 주식회사
Priority date: 2006-11-06
Filing date: 2007-02-27
Publication date: 2014-01-16
Also published as: CN101178495A; KR20080041089A; CN101178495B

Abstract

본 발명은 데이터라인들에 데이터를 공급하기 위한 소스 드라이브 집적회로들의 갯수를 줄이고 상기 소스 드라이브 IC들에 신호를 공급하기 위한 가요성 인쇄회로와 인쇄회로보드의 크기를 줄이도록 한 액정표시장치와 그 구동방법에 관한 것이다.

이 액정표시장치는 기판의 단축방향을 따라 형성되는 다수의 데이터라인, 상기 데이터라인과 교차하도록 상기 기판의 장축방향을 따라 형성되는 다수의 게이트라인을 가지는 액정패널; 상기 데이터라인에 데이터전압을 공급하는 데이터 구동회로; 상기 게이트라인에 스캔펄스를 공급하는 게이트 구동회로; 및 상기 데이터 구동회로에 디지털 비디오 데이터를 공급하고 상기 데이터 구동회로와 상기 게이트 구동회로를 제어하는 타이밍 콘트롤러를 구비한다.

Description

액정표시장치와 그 구동방법{LIQUID CRYSTAL DISPLAY AND APPARATUS FOR DRIVING THE SAME}

도 1은 종래의 액정표시장치를 나타내는 블록도.

도 2는 도 1의 액정패널에서 4×4 액정셀 매트릭스를 확대하여 나타내는 도면.

도 3은 도 1에 도시된 데이터라인들과 게이트라인들에 공급되는 신호들을 보여 주는 파형도.

도 4는 소스/게이트 드라이브 집적회로들이 테이프 오토메이티드 방식으로 유리기판 상에 접착된 예를 보여 주는 도면.

도 5는 소스/게이트 드라이브 집적회로들이 칩 온 글라스 방식으로 유리기판 상에 접착된 예를 보여 주는 도면.

도 6은 스토리지 온 컴온 방식에서 데이터라인들과 공통전극이 교차되는 예를 보여 주는 도면.

도 7은 인 플레인 스위칭 모드에서 데이터라인들과 공통전극이 교차되는 예를 보여 주는 도면.

도 8은 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 블록도.

도 9는 도 8에 도시된 픽셀 어레이의 제1 실시예를 나타내는 도면.

도 10은 도 9와 같은 픽셀 어레이를 구동하기 위한 데이터전압과 스캔펄스를 나타내는 파형도.

도 11은 도 9 및 도 10의 신호배선 및 서브픽셀 배치에 맞게 디지털 비디오 데이터를 정렬하는 타이밍 콘트롤러의 예를 보여 주는 도면.

도 12는 도 10과 같은 데이터 공급을 위한 본 발명의 제1 실시예에 따른 소스 드라이브 집적회로를 상세히 나타내는 블록도.

도 13은 도 8에 도시된 픽셀 어레이의 제2 실시예를 나타내는 도면.

도 14는 도 13과 같은 픽셀 어레이를 구동하기 위한 데이터전압과 스캔펄스를 나타내는 파형도.

도 15는 도 14와 같은 데이터전압을 발생하기 위한 본 발명의 제2 실시예에 따른 소스 드라이브 집적회로를 상세히 나타내는 블록도.

도 16은 본 발명의 실시예에 따른 액정표시장치와 그 구동방법에서 액정셀의 공통전극에 공통전압을 공급하기 위한 공통전극을 나타내는 도면.

도 17은 본 발명의 다른 실시예에 따른 액정표시장치의 데이터라인 및 소스 드라이브 집적회로를 나타내는 도면.

도 18 및 도 20은 도 8에 도시된 픽셀 어레이의 제3 실시예를 나타내는 도면.

도 19는 도 18와 같은 픽셀 어레이를 구동하기 위한 데이터전압과 스캔펄스를 나타내는 파형도.

도 21은 도 19와 같은 픽셀 어레이를 구동하기 위한 데이터전압과 스캔펄스를 나타내는 파형도.

도 22는 도 18 및 도 19의 신호배선 및 서브픽셀 배치에 맞게 디지털 비디오 데이터를 정렬하는 타이밍 콘트롤러의 일 예를 보여주는 도면.

도 23은 도 22와 같은 데이터전압을 발생하기 위한 소스 드라이브 IC의 구성 및 동작을 설명하기 위한 도면.

도 24은 도 20 및 도 21의 신호배선 및 서브픽셀 배치에 맞게 디지털 비디오 데이터를 정렬하는 타이밍 콘트롤러의 일 예를 보여주는 도면.

도 25는 도 24와 같은 데이터전압을 발생하기 위한 소스 드라이브 IC의 구성 및 동작을 설명하기 위한 도면.

< 도면의 주요 부분에 대한 부호의 설명 >

1a~1d, 51, 61 : 소스 드라이브 IC 2, 13 : 게이트 구동회로

3, 11 : 타이밍 콘트롤러 4, 53, 57, 63 : PCB

5, 54, 62 : FPC 6, 14 : 액정패널

7 : 레벨 쉬프터 12 : 데이터 구동회로

31,131,231 : 메모리 50, 60 : 픽셀 어레이

52, 56 : TCP 55, 65 : 게이트 드라이브 IC

71, 81 : 공통전극 101,201,301,401 : 쉬프트 레지스터

102,202,302,402: 제1 래치 103,203,303,403 : 제2 래치 104,204,304,404 : DAC 105,205,305,405 : 출력버퍼 106,206,306,406 : 레지스터

본 발명은 액정표시장치에 관한 것으로, 특히 데이터라인들에 데이터를 공급하기 위한 소스 드라이브 집적회로들(Integrated Circuit; 이하, "IC"라 함)의 갯수를 줄이고 상기 소스 드라이브 IC들에 신호를 공급하기 위한 가요성 인쇄회로(Flexible Printed circuit; 이하, "FPC"라 함)와 인쇄회로보드(Printed Circuit Board; 이하 "PCB"라 함)의 크기를 줄이도록 한 액정표시장치와 그 구동방법에 관한 것이다. 또한, 본 발명은 데이터라인과 공통전압라인의 교차로 인하여 발생되는 공통전압의 변동을 방지하도록 한 액정표시장치와 그 구동방법에 관한 것이다. 또한, 본 발명은 게이트라인들의 갯수를 줄여 데이터전압의 충전시간을 충분히 확보하도록 한 액정표시장치와 그 구동방법에 관한 것이다.

액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 액정셀마다 스위칭소자가 형성되어 동영상을 표시하기에 유리하다. 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.

도 1은 액티브 매트릭스 타입의 액정표시장치를 개략적으로 나타낸 것이다. 그리고 도 2는 도 1에 도시된 액정패널의 4×4 액정셀 매트릭스에 대한 TFT 어레이 기판을 등가적으로 나타내는 등가 회로도이다. 도 3은 도 2에 되시된 액정셀 매트릭스의 신호배선들에 공급되는 신호들을 보여 주는 파형도이다.

도 1 내지 도 3을 참조하면, 액티브 매트릭스 타입의 액정표시장치는 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)이 교차되며 그 교차부들에 액정셀들(Clc)을 구동하기 위한 TFT들이 형성된 액정패널(14)과, 액정패널(14)의 데이터라인들(D1 내지 Dm)을 구동하기 위한 데이터 구동회로(12)와, 액정패널(14)의 게이트라인들(G1 내지 Gn)을 구동하기 위한 게이트 구동회로(13)와, 데이터 구동회로(12) 및 게이트 구동회로(13)를 제어하기 위한 타이밍 콘트롤러(11)를 구비한다.

데이터 구동회로(12)는 다수의 소스 드라이브 IC들을 포함하여 타이밍 콘트롤러(11)의 제어 하에 아날로그 감마보상전압을 이용하여 디지털 데이터를 아날로그 데이터전압(R1 내지 R4, G1 내지 G4, B1 내지 B4)으로 변환하여 데이터라인들(D1 내지 Dm)에 공급한다.

게이트 구동회로(13)는 다수의 게이트 드라이브 IC들을 포함하여 타이밍 콘트롤러(11)의 제어 하에 게이트라인들(G1 내지 Gn)에 순차적으로 스캔펄스들(SP1 내지 SP4)을 공급한다.

스캔펄스들(SP1 내지 SP4) 각각은 대략 1 수평기간 동안 발생되고, 데이터전압(R1 내지 R4, G1 내지 G4, B1 내지 B4)은 스캔펄스들(SP1 내지 SP4)에 동기되어 데이터라인들(D1 내지 Dm)에 공급된다. TFT들은 스캔펄스들(SP1 내지 SP4)에 응답하여 턴-온되어 데이터라인들(D1 내지 Dm)로부터의 데이터전압을 액정셀들(Clc)의 픽셀전극(PIX)에 공급한다. 액정셀들(Clc)은 데이터전압이 공급되는 픽셀전극(PIX)과 공통전압(Vcom)이 공급되는 공통전극 사이에 액정분자들이 배치된다. 액정분자들은 유전 이방성에 의해 픽셀전극(PIX)과 공통전극(COM)에 의해 인가되는 전계에 따라 회동하여 입사광의 편광성분을 변조한다.

타이밍 콘트롤러(11)는 수직/수평 동기신호(V,H), 클럭(CLK)을 이용하여 게이트 구동회로(13)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(12)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse : SSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력 인에이블신호(SOE), 극성제어신호(POL) 등을 포함한다. 게이트 제어신호(GDC)는 게이트 쉬프트 클럭(Gate Shift Clock : GSC), 게이트 출력신호(Gate Output Enable : GOE), 게이트 스타트 펄스(Gate Start Pulse : GSP) 등을 포함한다.

도 1에서 액정셀(Clc)에 접속된 'Cst'는 액정셀(Clc)의 전압을 유지하기 위한 스토리지 커패시터이다. 스토리지 커패시터(Cst)는 전단 게이트라인과 픽셀전극(PIX) 사이에 접속되는 스토리지 온 게이트(Storage On Gate) 또는 별도의 공통전극(COM)과 픽셀전극(PIX) 사이에 접속되는 스토리지 온 컴온(Storage On Common) 방식으로 형성될 수 있다.

소스 드라이브 IC들과 게이트 드라이브 IC들은 도 4와 같은 테이프 오토메이티드 본딩(Tape Automated Bonding: 이하, "TAB"이라 함) 방식 또는 도 5와 같은 칩 온 글라스(Chip On Glass ; 이하, "COG"라 함) 방식으로 기판 상에 접착된다.

TAB 방식은 도 4와 같이 소스 드라이브 IC들(51)과 게이트 드라이브 IC들(55) 각각이 테이프 케리어 패키지(Tape Carrier Package; 이하, "TCP"라 함)(52, 56)에 실장되고, 그 TCP들(52, 56)의 출력패드들이 이방도전성 필름(Anisotropic Conductor Film:ACF)으로 유리기판의 데이터패드 또는 게이트패드에 접착된다. 소스 TCP들(52)의 입력패드들은 타이밍 콘트롤러(11)와 도시하지 않은 감마기준전압 발생회로들이 실장된 소스 PCB(53)의 출력패드들에 접착된다. 게이트 TCP들(56)의 입력패드들은 게이트 PCB(57)의 출력패드들에 접착된다. 소스 PCB(53)와 게이트 PCB(57)는 FPC(54)로 연결된다. FPC(54)를 통해 소스 PCB(53)로부터 게이트 PCB(57)로 게이트 드라이브 IC들에 필요한 구동전압과 제어신호들이 공급된다.

COG 방식은 도전성 범프(Conductive bump)를 이용하여 도 5와 같이 소스 드라이브 IC들(61)과 게이트 드라이브 IC들(65)을 유리기판 상에 직접 접착시키는 방식이다. 도 5에 있어서, 도면부호 '62'는 유리기판에 접착되어 소스 PCB(63)로부터 발생되는 소스 드라이브 IC들(61)과 게이트 드라이브 IC들(65)에 필요한 신호와 전압을 공급하는 FPC이다.

도 4 및 도 5에서, 도면부호 '50', '60'은 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)이 교차되고 액정셀들(Clc)이 매트릭스 형태로 배치되는 픽셀 어레이를 나타낸다.

이러한 액정표시장치는 액정패널(14)의 장축(x축) 방향으로 데이터라인들이 배열되기 때문에 게이트라인들에 비하여 데이터라인들의 수가 많다. 따라서, 데이 터라인들을 구동하기 위한 소스 드라이브 IC들(51, 61)의 갯수가 많아지게 한다. 소스 드라이브 IC들(51, 61)은 게이트 드라이브 IC들(55, 65)에 비하여 단가가 높기 때문에 액정표시장치의 제조비용을 상승시키는 주 요인으로 작용하고 있다. 현재, XGA 해상도(1024*768)를 가지는 액정패널(14)에서 소스 드라이브 IC들(51, 61)이 618개의 출력 채널을 갖는 경우 5 개의 소스 드라이브 IC를 필요로 한다. 또한, PCB들과 FPC가 비교적 크기 때문에 액정표시장치의 비용이 더 상승된다.

또한, 액정표시장치는 공통전압(Vcom)이 변동되어 화질이 떨어지는 문제가 있다. 이러한 문제는 도 6 및 도 7과 같이 공통전압(Vcom)이 공급되는 공통전극(71, 81)과 데이터전압이 공급되는 데이터라인들(D1 내지 Dm)이 교차되어 그들 사이에 부하(load)가 발생하는 것에 원인이 있다. 도 6은 픽셀전극(PIX)과 중첩되는 스토리지 온 컴온 방식에서 데이터라인들과 공통전극(71)이 교차되는 예를 보여 주는 도면이고, 도 7은 픽셀전극(PIX)과 공통전극(COM)이 동일 기판 상에 형성되어 액정분자들에 수평전계를 형성하는 인-플레인 스위칭 모드(In-plane Switching Mode, 이하 "IPS 모드"라 함)에서 데이터라인들과 공통전극(81)이 교차되는 예를 보여 주는 도면이다. 도 6 및 도 7과 같이 데이터라인들(D1 내지 Dm)과 공통전극(71, 81)이 교차되면 그 교차부들에 의해 데이터라인들(D1 내지 Dm)과 공통전극(71, 81)의 전기적 커플링(Coupling)이 발생하고 그 커플링에 의해 1 수평기간 단위로 데이터전압이 공급되는 데이터라인들에 의해 공통전압(Vcom)이 변동된다.

따라서, 본 발명의 목적은 데이터라인들에 데이터를 공급하기 위한 소스 드라이브 IC의 갯수를 줄이고 상기 소스 드라이브 IC들에 신호를 공급하기 위한 FPC와 PCB의 크기를 줄이도록 한 액정표시장치와 그 구동방법을 제공하는 데 있다.

본 발명의 다른 목적은 데이터라인과 공통전압라인의 교차로 인하여 발생되는 공통전압의 변동을 방지하도록 한 액정표시장치와 그 구동방법을 제공하는 데 있다.

본 발명의 또 다른 목적은 게이트라인들의 갯수를 줄여 데이터전압의 충전시간을 확보하도록 한 액정표시장치와 그 구동방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 기판의 단축방향을 따라 형성되는 다수의 데이터라인, 상기 데이터라인과 교차하도록 상기 기판의 장축방향을 따라 형성되는 다수의 게이트라인을 가지는 액정패널; 상기 데이터라인에 데이터전압을 공급하는 데이터 구동회로; 상기 게이트라인에 스캔펄스를 공급하는 게이트 구동회로; 및 상기 데이터 구동회로에 디지털 비디오 데이터를 공급하고 상기 데이터 구동회로와 상기 게이트 구동회로를 제어하는 타이밍 콘트롤러를 구비한다.

상기 액정패널은, 상기 기판의 단축방향을 따라 배치되는 다수의 적색 서브픽셀; 상기 기판의 단축방향을 따라 배치되는 다수의 녹색 서브픽셀; 및 상기 기판의 단축방향을 따라 배치되는 다수의 청색 서브픽셀을 구비한다.

상기 게이트 구동회로는 1 수평기간보다 작은 펄스폭으로 상기 스캔펄스를 발생한다.

상기 데이터 구동회로는 1/3 수평기간 동안 적색의 디지털 비디오 데이터에 대응하는 적색의 데이터전압을 상기 데이터라인들에 공급한 후, 상기 1/3 수평기간 동안 녹색의 디지털 비디오 데이터에 대응하는 녹색의 데이터전압을 상기 데이터라인들에 공급한 다음, 상기 1/3 수평기간 동안 청색의 디지털 비디오 데이터에 대응하는 청색의 데이터전압을 상기 데이터라인들에 공급한다.

상기 액정패널은, 상기 기판의 장축방향을 따라 배치되는 다수의 적색 서브픽셀; 상기 기판의 장축방향을 따라 배치되는 다수의 녹색 서브픽셀; 및 상기 기판의 장축방향을 따라 배치되는 다수의 청색 서브픽셀을 구비한다.

상기 게이트 구동회로는 1 수평기간의 펄스폭으로 상기 스캔펄스를 발생한다.

상기 데이터 구동회로는 상기 1 수평기간 동안 적색, 녹색 및 청색의 데이터전압들을 서로 다른 데이터라인들에 공급한다.

기판의 단축방향을 따라 형성되는 다수의 기수 및 우수 데이터라인, 상기 데이터라인과 교차하도록 상기 기판의 장축방향을 따라 형성되는 다수의 게이트라인을 가지는 액정패널; 상기 데이터라인에 데이터전압을 공급하는 데이터 구동회로; 상기 게이트라인에 스캔펄스를 공급하는 게이트 구동회로; 및 상기 데이터 구동회로에 디지털 비디오 데이터를 공급하고 상기 데이터 구동회로와 상기 게이트 구동회로를 제어하는 타이밍 콘트롤러를 구비하고; 상기 게이트라인을 사이에 두고 좌우에 배치되는 두 개의 서브픽셀들은 상기 게이트라인을 공유한다.

상기 다수의 적색, 녹색 및 청색 서브픽셀 중 상기 게이트라인을 사이에 두고 상기 게이트라인의 좌측에 배치되는 서브픽셀들은 상기 기수 데이터라인으로부터 상기 데이터전압을 공급받으며, 상기 게이트라인을 사이에 두고 상기 게이트라인의 우측에 배치되는 서브픽셀들은 상기 우수 데이터라인으로부터 상기 데이터전압을 공급받는다.

상기 게이트 구동회로는 1/2 수평기간의 펄스폭으로 상기 스캔펄스를 발생한다.

상기 데이터 구동회로는 1/2 수평기간 동안 적색의 디지털 비디오 데이터에 대응하는 적색의 데이터전압과 녹색의 디지털 비디오 데이터에 대응하는 녹색의 데이터전압을 각각 상기 기수 및 우수 데이터라인들에 공급한 후, 1/2 수평기간 동안 청색의 디지털 비디오 데이터에 대응하는 청색의 데이터전압과 적색의 디지털 비디오 데이터에 대응하는 적색의 데이터전압을 각각 상기 기수 및 우수 데이터라인들에 공급한 다음, 1/2 수평기간 동안 녹색의 디지털 비디오 데이터에 대응하는 녹색의 데이터전압과 청색의 디지털 비디오 데이터에 대응하는 청색의 데이터전압을 각각 상기 기수 및 우수 데이터라인들에 공급한다.

상기 다수의 적색, 녹색 및 청색 서브픽셀들 중 상기 게이트라인을 사이에 두고 상기 게이트라인의 좌측에 배치되는 4i+1(i는 0 또는 자연수)번째 및 4i+2번째 서브픽셀들은 상기 기수 데이터라인으로부터 상기 데이터전압을 공급받으며 4i+3번째 및 4i+4번째 서브픽셀들은 상기 우수 데이터라인으로부터 상기 데이터전 압을 공급받는다.

상기 다수의 적색, 녹색 및 청색 서브픽셀들 중 상기 게이트라인을 사이에 두고 상기 게이트라인의 우측에 배치되는 4i+1(i는 0 또는 자연수)번째 및 4i+2번째 서브픽셀들은 상기 우수 데이터라인으로부터 상기 데이터전압을 공급받으며 4i+3번째 및 4i+4번째 서브픽셀들은 상기 기수 데이터라인으로부터 상기 데이터전압을 공급받는다.

상기 데이터 구동회로는, 1/2 수평기간 동안 적색의 디지털 비디오 데이터에 대응하는 적색의 데이터전압과 녹색의 디지털 비디오 데이터에 대응하는 녹색의 데이터전압을 각각 상기 기수 및 우수 데이터라인들에 공급한 후, 1/2 수평기간 동안 청색의 디지털 비디오 데이터에 대응하는 청색의 데이터전압과 적색의 디지털 비디오 데이터에 대응하는 적색의 데이터전압을 각각 상기 기수 및 우수 데이터라인들에 공급한 다음, 1/2 수평기간 동안 녹색의 디지털 비디오 데이터에 대응하는 녹색의 데이터전압과 청색의 디지털 비디오 데이터에 대응하는 청색의 데이터전압을 각각 상기 우수 및 기수 데이터라인들에 공급한다.

본 발명의 실시예에 따른 액정표시장치는 상기 서브픽셀들의 공통전극에 동일한 공통전압을 공급하는 공통전극을 더 구비하고; 상기 공통전극은 상기 데이터라인과 나란하고 상기 데이터라인과 교차되지 않는 것을 특징으로 한다.

상기 타이밍 콘트롤러는, 상기 적색, 녹색 및 청색의 디지털 비디오 데이터를 저장하고, 1 라인분의 상기 적색의 디지털 비디오 데이터를 상기 데이터 구동회로에 공급한 후, 1 라인분의 상기 녹색의 디지털 비디오 데이터를 상기 데이터 구 동회로에 공급한 다음, 1 라인분의 상기 청색의 디지털 비디오 데이터를 상기 데이터 구동회로에 공급하는 메모리를 구비한다.

상기 타이밍 콘트롤러는, 상기 적색, 녹색 및 청색의 디지털 비디오 데이터를 저장하고, 1 라인분의 상기 적색 및 녹색의 디지털 비디오 데이터를 상기 데이터 구동회로에 공급한 후, 1 라인분의 상기 청색 및 적색의 디지털 비디오 데이터를 상기 데이터 구동회로에 공급한 다음, 1 라인분의 상기 녹색 및 청색의 디지털 비디오 데이터를 상기 데이터 구동회로에 공급하는 메모리를 구비한다.

본 발명의 실시예에 따른 액정표시장치는 상기 데이터라인들과 상기 게이트라인들의 교차부에 형성되고 상기 스캔펄스에 응답하여 상기 데이터라인들로부터의 데이터전압을 상기 서브픽셀들의 화소전극들에 공급하는 다수의 박막트랜지스터들을 더 구비하고, 상기 게이트 구동회로의 소자들은 상기 박막트랜지스터와 동시에 상기 기판 상에 형성된다.

상기 목적을 달성하기 위하여 본 발명의 실시예에 따른 액정표시장치의 구동방법은 다수의 데이터라인을 기판의 단축방향을 따라 상기 기판에 형성하고 상기 데이터라인과 교차하도록 다수의 게이트라인을 상기 기판의 장축방향을 따라 상기 기판에 형성하는 단계; 상기 데이터라인에 데이터전압을 공급하는 단계; 및 상기 게이트라인에 스캔펄스를 공급하는 단계를 포함한다.

상기 목적을 달성하기 위하여 본 발명의 실시예에 따른 액정표시장치의 구동방법은 다수의 기수 및 우수 데이터라인을 기판의 단축방향을 따라 상기 기판에 형성하고 상기 데이터라인과 교차하도록 다수의 게이트라인을 상기 기판의 장축방향을 따라 상기 기판에 형성하는 단계; 상기 게이트라인을 사이에 두고 좌우에 배치되는 두 개의 서브픽셀들이 상기 게이트라인을 공유하도록 서브픽셀들을 배치하는 단계; 상기 데이터라인에 데이터전압을 공급하는 단계; 및 상기 게이트라인에 스캔펄스를 공급하는 단계를 포함한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 8 내지 도 25를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 8을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정패널(6)의 픽셀 어레이(10)에서 장축 방향(x축 방향)을 따라 나란하게 배치된 m 개의 게이트라인들(G1 내지 Gm)과, 게이트라인들(G1 내지 Gm)과 교차되도록 액정패널(6)의 픽셀 어레이(10)에서 단축 방향(y축 방향)을 따라 나란하게 배치된 n(n은 m보다 작은 정수) 개의 데이터라인들(D1 내지 Dn)과, 액정패널(6)의 유리기판 상에 직접 형성된 게이트 구동회로(2)와, 액정패널(6)의 유리기판 상에 COG 또는 TCP 형태로 접착되는 데이터 구동회로의 소스 드라이브 IC들(1a, 1b), 및 액정패널(6)과 소스 PCB(4) 사이에 접속된 FPC(5)를 구비한다.

픽셀 어레이(10)에는 게이트라인들(G1 내지 Gm)과 데이터라인들(D1 내지 Dn)의 교차에 의해 정의된 픽셀영역들에 m×n 개의 액정셀들이 형성된다.

액정패널(6)은 두 장의 유리기판 사이에 액정이 주입된다. 두 장의 유리기판 중에서 TFT 어레이 기판 상에는 데이터라인들(D1 내지 Dn)과 게이트라인들(G1 내지 Gm)이 직교되도록 형성된다.

데이터라인들(D1 내지 Dn)과 게이트라인들(G1 내지 Gm)의 교차부에 형성된 TFT들은 게이트라인들(G1 내지 Gm)로부터의 스캔펄스에 응답하여 데이터라인들(D1 내지 Dn)로부터의 데이터를 액정셀들에 공급하게 된다. 이 TFT들은 도 9 및 도 13과 같이 게이트라인들(G1 내지 Gm)에 접속된 게이트전극, 데이터라인들(D1 내지 Dn)에 접속된 소스전극 및 액정셀들(Clc)의 화소전극에 접속된 드레인전극을 포함한다.

또한, TFT 어레이 기판 상에는 액정셀들 각각에 접속된 스토리지 커패시터가 형성된다. 스토리지 커패시터는 앞선 스캔펄스에 의해 전단 수직라인을 선택하기 위한 전단 게이트라인과, 데이터전압이 공급되는 픽셀전극 사이에 접속되는 스토리지 온 게이트, 또는 공통전압(Vcom)이 공급되는 공통전극(8)과, 데이터전압이 공급되는 픽셀전극 사이에 접속되는 스토리지 온 컴온 방식으로 형성될 수 있다.

두 장의 유리기판 중에서 액정셀을 사이에 두고 TFT 어레이기판과 대향하는 컬러필터 어레이기판에는 컬러필터, 블랙 매트릭스 등이 형성된다.

TFT 어레이기판과 컬러필터 어레이기판 각각에는 액정분자들의 프리틸트를 결정하기 위한 배향막, 특정 선편광의 광을 통과시키는 편광자 등이 형성된다. 픽셀전극과 대향하고 공통전압이 공급되는 공통전극은 TFT 어레이기판 또는 컬러필터 어레이기판에 형성될 수 있다.

게이트 구동회로(2)는 COG나 TAB 방식으로 유리기판에 접착되는 것이 아니라, 그 내부의 소자들이 TFT 어레이기판의 제조공정에서 픽셀 어레이의 TFT와 게이 트라인들(G1 내지 Gm) 및 데이터라인들(D1 내지 Dn)과 동시에 형성된다. 이러한 게이트 구동회로(2)의 실장방식은 "게이트 인 패널(Gate In Panel)"로 알려진 바 있다. 게이트 구동회로(2)는 쉬프트 레지스터와 출력 버퍼 등을 포함하며, 타이밍 콘트롤러(3)로부터의 제어신호(GDC)에 응답하여 게이트라인들(G1 내지 Gm)에 스캔펄스를 순차적으로 공급한다. 이 게이트 구동회로(2)는 게이트라인들(G1 내지 Gm)이 액정패널(6)의 장축방향을 따라 나란히 배치되기 때문에 좌에서 우로 혹은, 그 역으로 스캔펄스를 순차적으로 공급한다.

도 9와 같이 적색, 녹색 및 청색의 서브픽셀들 각각이 액정패널(6)의 단축방향을 따라 배열되면 도 10과 같이 k+1(k는 0 이상의 양의 정수) 번째 게이트라인에 공급되는 스캔펄스의 발생시점과 k+4 번째 게이트라인에 공급되는 스캔펄스의 발생시점 사이의 기간은 대략 1 수평기간(1H)을 만족하고, 그 기간 내에서 발생되는 스캔펄스들은 액정셀의 충전시간을 확보하기 위하여 데이터의 프리차지(Pre-charge) 효과를 얻을 수 있도록 중첩될 수 있고 비중첩될 수도 있다. 여기서, 1 수평기간(1H)의 크기는 동일 해상도를 갖는 종래 기술에서 1 수평라인에 데이터전압을 공급하는 기간과 실질적으로 동일하다. 이하에서 설명할 1 수평기간(1H)은 이 값을 갖는다.

도 13과 같이 적색, 녹색 및 청색의 서브픽셀들 각각이 액정패널(6)의 장축방향을 따라 배열되면 도 14와 같이 스캔펄스들 각각의 펄스폭은 대략 1 수평기간(1H)이며, 그 스캔펄스들은 중첩되거나 비중첩될 수 있다.

도 18 및 도 20과 같이 적색, 녹색 및 청색의 서브픽셀들 각각이 액정패 널(6)의 단축방향을 따라 배열됨과 아울러 하나의 게이트라인을 인접하는 두개의 서브픽셀들이 공유하면, 각각 도 19 및 도 21과 같이 k+1(k는 0 이상의 양의 정수) 번째 게이트라인에 공급되는 스캔펄스의 발생시점과 k+3 번째 게이트라인에 공급되는 스캔펄스의 발생시점 사이의 기간은 대략 1 수평기간(1H)을 만족하고, 그 기간 내에서 발생되는 스캔펄스들은 액정셀의 충전시간을 확보하기 위하여 데이터의 프리차지(Pre-charge) 효과를 얻을 수 있도록 중첩될 수 있고 비중첩될 수도 있다.

소스 드라이브 IC들(1a, 1b)은 레지스터, 쉬프트 레지스터, 래치(102), 디지털-아날로그 변환기(Digital to Analog Convertor : 이하, "DAC"라 한다), 및 출력버퍼 등을 포함하여, FPC(5)를 경유하여 입력되는 디지털 비디오 데이터(RGB)를 샘플링하고 래치한 다음, 아날로그 감마보상전압으로 변환하여 데이터라인들(D1 내지 Dn)에 공급한다. 이 소스 드라이브 IC들(1a, 1b)은 데이터라인들(D1 내지 Dn)이 액정패널(6)의 단축방향을 따라 배치되기 때문에 픽셀 어레이(10)의 위쪽에 배치된 픽셀의 데이터부터 아래쪽에 배치된 픽셀의 데이터 순으로 혹은, 그 역으로 데이터를 샘플링한다. 소스 드라이브 IC들(1a, 1b)로부터 출력되는 데이터전압은 스캔펄스에 동기되어 1/3 수평기간 또는 1/2 수평기간 또는 1 수평기간 단위로 발생된다.

소스 PCB(4)에는 타이밍 콘트롤러(3), 레벨쉬프터(7), 도시하지 않은 직류-직류 변환기 및 감마기준전압 발생회로 등이 실장된다.

타이밍 콘트롤러(3)는 수직/수평 동기신호(Vsync,Hsync)와 클럭(CLK)을 이용하여 게이트 구동회로(33)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(32)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 데이터 제어신호(DDC) 는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 소스 출력신호(SOE), 극성제어신호(POL) 등을 포함한다. 게이트 제어신호(GDC)는 게이트 쉬프트 클럭, 게이트 출력신호, 게이트스타트 펄스 등을 포함한다.

타이밍 콘트롤러(3)는 도 10과 같이 k+1 번째 스캔펄스의 발생시점과 k+4 번째 스캔펄스의 발생시점 사이의 기간이 1 수평기간을 만족하는 조건 내에서 스캔펄스의 펄스폭이 1 수평기간(1H)보다 작으면 게이트 제어신호(GDC)와 데이터 제어신호(DDC)의 주파수를 기준 주파수보다 빠르게 변조한다. 타이밍 콘트롤러(3)는 도 19와 같이 k+1 번째 스캔펄스의 발생시점과 k+3 번째 스캔펄스의 발생시점 사이의 기간이 1 수평기간을 만족하는 조건 내에서 스캔펄스의 펄스폭이 1 수평기간(1H)보다 작으면 게이트 제어신호(GDC)와 데이터 제어신호(DDC)의 주파수를 기준 주파수보다 빠르게 변조한다. 또한, 타이밍 콘트롤러(3)는 디지털 비디오 데이터들(RGB)을 픽셀 어레이(10)의 데이터라인 및 액정셀, 소스 드라이브 IC들(1a, 1b)의 데이터 샘플링 순서에 맞게 디지털 비디오 데이터(RGB)를 재정렬한다. 레벨쉬프터(7)는 저전위/고전위 직류 입력전압을 공급받아 그 전압들을 쉬프트시켜 픽셀 어레이(10)의 TFT 동작 전압으로 스윙폭을 크게 한 게이트 하이 전압(Gate high voltage, VGH)과 게이트 로우 전압(Gate low voltage, VLH)을 발생한다.

FPC(5)는 게이트 구동회로(2)와 소스 드라이브 IC들(1a, 1b)의 입력단자에 전기적으로 연결된 액정패널(6)의 신호패드들과 소스 PCB(5)의 출력패드들에 접속되어 소스 PCB(5)로부터의 데이터전압, 게이트 하이/로우 전압, 각종 제어신호들을 게이트 구동회로(2)와 소스 드라이브 IC들(1a, 1b)로 전송한다.

도 9는 도 8에 도시된 픽셀 어레이의 제1 실시예를 나타낸다.

도 9를 참조하면, 픽셀 어레이(10)는 TFT 어레이 기판 상에 데이터라인들(D1 내지 Dn)이 액정패널(6)의 장축방향(x)을 따라 형성되고, 게이트라인들(G1 내지 Gm)이 액정패널(6)의 단축방향(y)을 따라 형성된다. 픽셀 어레이(10)의 컬러필터 어레이기판에 형성된 적색 컬러필터, 녹색 컬러필터, 및 청색 컬러필터 각각은 액정패널(6)의 단축방향(y)을 따라 배치된다. 따라서, 픽셀 어레이(10) 내의 적색 서브픽셀, 녹색 서브픽셀, 및 청색 서브픽셀 각각은 액정패널(6)의 단축방향(y)을 따라 배치된다.

도 10은 도 9와 같은 픽셀 어레이(10)를 구동하기 위한 데이터전압과 스캔펄스를 나타낸다.

도 10을 참조하면, 게이트 구동회로(2)는 1 수평기간(1H) 보다 작은 스캔펄스들을 순차적으로 발생하여 그 스캔펄스들을 게이트라인들(G1 내지 Gm)에 공급한다. 스캔펄스들의 펄스폭은 k+1 번째 스캔펄스의 발생시점과 k+4 번째 스캔펄스의 발생시점 사이의 기간이 1 수평기간을 만족하는 조건 내에서 1 수평기간(1H)보다 작다.

소스 드라이브 IC들(1a, 1b)은 스캔펄스에 동기되어 데이터라인들(D1 내지 Dn) 각각에 대략 1/3 수평기간(1/3 H) 동안 1 라인분의 적색 데이터전압(R1 내지 R4)을 모두 출력한 후, 대략 1/3 수평기간(1/3 H) 동안 1 라인분의 녹색 데이터전압(G1 내지 G4)을 모두 출력한 다음, 대략 1/3 수평기간(1/3 H) 동안 1 라인분의 청색 데이터전압(B1 내지 B4)을 모두 출력한다.

본 발명의 제1 실시예에 따른 액정표시장치의 구동방법은 전술한 바와 같이 데이터라인들(D1 내지 Dn)이 액정패널(6)의 단축방향(y)을 따라 배치되고 적색, 녹색 및 청색의 순으로 서브픽셀들이 도 9와 같이 액정패널(6)의 장축방향(x)을 따라 배치되기 때문에 1 수평기간 동안 적색, 녹색 및 청색 서브픽셀들 각각에 해당하는 색의 데이터전압이 공급될 수 있도록 데이터전압의 발생주기를 기존 대비 1/3 이하로 줄인다.

도 10과 같이 데이터라인들(D1 내지 Dn)에 데이터전압이 공급되기 위해서는 소스 드라이브 IC들(1a, 1b)에 공급되는 데이터순서를 도 2와 같은 신호배선들로 공급되는 순서와는 다르게 하여야 한다. 이를 위하여, 본 발명의 제1 실시예에 따른 액정표시장치의 구동방법은 인터페이스회로를 통해 외부에서 타이밍 콘트롤러(3)에 디지털 비디오 데이터를 공급하기 위한 외부 시스템의 그래픽 카드에서 또는 타이밍 콘트롤러(3) 내에서 도 9와 같은 신호배선들과 서브픽셀들의 배치를 기준으로 데이터를 재정렬할 필요가 있다.

현재 시판되고 있는 그래픽 카드 중에는 도 2와 같은 종래 기술의 신호배선 및 서브픽셀 배치를 기준으로 도 3과 같은 데이터출력이 가능하도록 "가로보기" 형태로 데이터를 정렬할뿐 아니라 "세로보기"로 데이터를 정렬할 수 있는 소위 피봇(Pivot) 기능을 지원하고 있는 그래픽 카드가 있다. 이러한 그래픽 카드에서 세로보기" 옵션으로 피봇을 선택하면 도 10과 같은 데이터 출력이 가능하다.

도 11은 도 9 및 도 10의 신호배선 및 서브픽셀 배치에 맞게 디지털 비디오 데이터를 정렬하는 타이밍 콘트롤러(3)의 일 예를 보여 준다.

도 11을 참조하면, 타이밍 콘트롤러(3)는 메모리(31)를 구비한다.

메모리(31)는 제1 데이터 입력라인을 통해 R1, R2, R3... 순으로 입력되는 적색 디지털 비디오 데이터, 제2 데이터 입력라인을 통해 G1, G2, G3... 순으로 입력되는 녹색 디지털 비디오 데이터, 및 제3 데이터 입력라인을 통해 B1, B2, B3... 순으로 입력되는 청색 디지털 비디오 데이터를 입력받는다. 그리고 메모리(31)는 그 데이터들을 도시하지 않은 메모리 콘트롤러의 제어 하에 재정렬하여 데이터 출력라인을 통해 R1, R2, R3...Rn, G1, G2, G3...Gn, B1, B2, B3...Bn 순으로 출력한다. 이 메모리(31)로부터 출력되는 디지털 비디오 데이터는 3 배속되어 타이밍 콘트롤러(3)의 입력 데이터 대비 주기가 1/3로 짧아진다.

도 12는 도 10과 같은 데이터 공급을 위한 소스 드라이브 IC들(1a, 1b)의 구성 및 동작을 설명하기 위한 도면으로써, 제1 소스 드라이브 IC(1a)를 상세히 나타낸다.

도 12를 참조하면, 제1 소스 드라이브 IC(1a)는 쉬프트 레지스터(101), 제1 래치(102), 제2 래치(103), DAC(104), 출력버퍼(105), 및 레지스터(106)를 구비한다.

레지스터(106)는 타이밍 콘트롤러(3)로부터의 디지털 비디오 데이터(RGB)를 일시 저장하고, 그 디지털 비디오 데이터(RGB)를 제1 래치(102)에 공급한다.

쉬프트 레지스터(101)는 타이밍 콘트롤러(3)로부터의 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭신호(SSC)에 따라 쉬프트시켜 샘플링신호를 발생한다. 또한, 쉬프트 레지스터(101)는 소스 스타트 펄스(SSP)를 쉬프트시켜 다음 단의 집적회로 에 캐리신호(CAR)를 전달한다.

제1 래치(102)는 쉬프트 레지스터(101)로부터 입력되는 샘플링신호에 따라 디지털 비디오 데이터(RGB)를 순차적으로 샘플링하여 래치한 후, 래치된 디지털 비디오 데이터들(RGB)을 동시에 제2 래치(103)에 공급한다.

제2 래치(103)는 제2 소스 드라이브 IC(1a)의 제2 래치에 1 라인의 마지막 데이터 즉, n 번째 데이터가 래치될 때까지 제1 래치(102)로부터의 데이터들을 래치한 후, 3 배속된 소스 출력신호(SOE)에 응답하여 제2 소스 드라이브 IC들(1a)의 제2 래치와 동시에 래치된 디지털 비디오 데이터들을 동시에 출력한다.

DAC(104)는 감마기준전압들(GMA1 내지 GMA6)을 이용하여 제2 래치(104)로부터의 디지털 비디오 데이터(RGB)를 정극성/부극성 아날로그 데이터전압으로 변환한다.

출력버퍼(105)는 데이터라인들(D1 내지 D n/2) 각각에 접속되어 DAC(104)로부터 데이터라인들(D1 내지 D n/2)로 공급되는 데이터 전압들의 손실을 줄이기 위한 출력 버퍼를 포함한다.

도 13은 도 8에 도시된 픽셀 어레이의 제2 실시예를 나타낸다.

도 13을 참조하면, 픽셀 어레이(10)는 TFT 어레이 기판 상에 데이터라인들(D1 내지 Dn)이 액정패널(6)의 장축방향(x)을 따라 형성되고, 게이트라인들(G1 내지 Gm)이 액정패널(6)의 단축방향(y)을 따라 형성된다. 픽셀 어레이(10)의 컬러필터 어레이기판에 형성된 적색 컬러필터, 녹색 컬러필터, 및 청색 컬러필터 각각은 액정패널(6)의 장축방향(x)을 따라 배치된다. 따라서, 픽셀 어레이(10) 내의 적색 서브픽셀, 녹색 서브픽셀, 및 청색 서브픽셀 각각은 액정패널(6)의 장축방향(x)을 따라 배치된다.

도 14는 도 13과 같은 픽셀 어레이(10)를 구동하기 위한 데이터전압과 스캔펄스를 나타낸다.

도 14를 참조하면, 게이트 구동회로(2)는 대략 1 수평기간(1H)의 펄스폭을 가지는 스캔펄스들을 순차적으로 발생하여 그 스캔펄스들을 게이트라인들(G1 내지 Gm)에 공급한다.

소스 드라이브 IC들(1a, 1b)은 스캔펄스에 동기되어 데이터라인들(D1 내지 Dn) 각각에 대략 1 수평기간(1H) 동안 1 라인분의 적색 데이터전압, 녹색 데이터전압 및 청색 데이터전압을 출력한 후, 다음 라인의 1 라인분의 적색 데이터전압, 녹색 데이터전압 및 청색 데이터전압을 출력한다.

본 발명의 제2 실시예에 따른 액정표시장치의 구동방법은 전술한 바와 같이 데이터라인들(D1 내지 Dn)이 액정패널(6)의 단축방향(y)을 따라 배치되고 적색, 녹색 및 청색의 순으로 서브픽셀들이 도 13과 같이 액정패널(6)의 단축방향(y)을 따라 배치되기 때문에 스캔펄스의 펄스폭과 데이터전압의 발생주기를 대략 1 수평기간(1H)으로 제어한다.

도 14와 같은 데이터 공급방식은 도 3과 실질적으로 동일하므로 데이터의 재정렬이나 구동 주파수의 변경이 필요하지 않다.

도 15는 도 14와 같은 데이터전압을 발생하기 위한 소스 드라이브 IC들(1a, 1b)의 구성 및 동작을 설명하기 위한 도면으로써, 제1 소스 드라이브 IC(1a)를 상 세히 나타낸다.

도 15를 참조하면, 제1 소스 드라이브 IC(1a)은 쉬프트 레지스터(201), 제1 래치(202), 제2 래치(203), DAC(204), 출력버퍼(205), 및 레지스터(206)를 구비한다. 이러한 제1 소스 드라이브 IC(1a)에는 타이밍 콘트롤러(3)로부터 입력되는 디지털 비디오 데이터가 R1, G1, B1 ... R2, G2, B2... 의 순으로 공급되기 때문에 따라서, 제1 및 제2 래치(202, 203) 각각에는 디지털 비디오 데이터들이 좌측에서 우측으로 R, G, B 순으로 배치된다.

도 16은 본 발명의 실시예에 따른 액정표시장치와 그 구동방법에서 액정셀의 공통전극에 공통전압(Vcom)을 공급하기 위한 공통전극(COM)을 나타낸다.

도 16을 참조하면, 공통전압 공급라인(COML)은 데이터라인들(D1 내지 Dn)과 같은 방향 즉, 액정패널(6)의 단축방향(y)을 따라 배치되므로 데이터라인들(D1 내지 Dn)과 평행하게 액정패널(6)의 TFT 어레이기판 상에 형성되어 데이터라인들(D1 내지 Dn)과 교차되지 않는다. 따라서, 공통전압(COML)은 데이터전압의 영향을 받지 않으므로 데이터전압으로 인하여 변동되지 않는다.

본 발명의 실시예에 따른 액정표시장치는 데이터라인들(D1 내지 Dn)이 액정패널(6)의 단축방향(y)을 따라 n 개가 나란히 배치되고 각각의 데이터라인들(D1 내지 Dn)이 액정패널(6)의 장축방향(x)을 따라 길게 배치된다. 따라서, 데이터라인들(D1 내지 Dn)이 길어지는 만큼 데이터라인의 저항(Resistance)과 데이터라인의 기생용량(Parastic Capacitance)이 증가되어 데이터전압의 RC 지연이 증가할 수 있다. 이러한 RC 지연을 줄이기 위한 방안으로는, 데이터라인들(D1 내지 Dn)을 저저 항 금속 예컨데, 구리(Cu)로 형성하거나 도 17과 같이 데이터라인들(D1 내지 Dn)을 분할하고 분할된 데이터라인들의 좌/우측 각각을 서로 다른 소스 드라이브 IC들(1a 내지 1d)로 분할 구동하는 방법이 있다. 도 17과 같은 방법을 적용하여도, 본 발명은 동일 해상도에서 종래보다 소스 드라이브 IC들의 갯수를 줄일 수 있다. 예컨대, 도 1과 같은 종래의 액정표시장치가 XGA 해상도(1024*768)로 데이터라인들이 배치된다면 618개의 출력 채널을 갖는 소스 드라이브 IC들이 5 개 필요한 반면에, 동일 해상도에서 본 발명은 도 17과 같이 4 개의 소스 드라이브 IC가 필요하다.

도 18 및 도 20은 도 8에 도시된 픽셀 어레이의 제3 실시예를 나타낸다.

도 18을 참조하면 본 발명의 제3 실시예에 따른 픽셀 어레이(10)는 TFT 어레이 기판 상에서 액정패널(6)의 장축방향(x)을 따라 형성되는 데이터라인들(D1 내지 D2n)과, 액정패널(6)의 단축방향(y)을 따라 형성되는 게이트라인들(G1 내지 G3m/2)을 구비한다. 본 발명의 제3 실시예에 따른 픽셀 어레이(10)의 컬러필터 어레이기판에는 적색 컬러필터, 녹색 컬러필터, 및 청색 컬러필터가 구비되고, 적색 컬러필터, 녹색 컬러필터, 및 청색 컬러필터 각각은 액정패널(6)의 단축방향(y)을 따라 배치된다. 따라서, 픽셀 어레이(10) 내의 적색 서브픽셀, 녹색 서브픽셀, 및 청색 서브픽셀 각각은 액정패널(6)의 단축방향(y)을 따라 배치된다. 하나의 게이트라인을 공유하는 두 개의 서브픽셀 들 중 공유 게이트라인들(G1 내지 G(3m/2))의 좌측에 배치되는 서브픽셀들(R11 내지 Rn1, B11 내지 Bn1, G12 내지 Gn2, R13 내지 Rn3, ... G1m 내지 Gnm)은 각각 기수 데이터라인(D1, D3, ... D(2n-1))으로부터 데이터를 공급받는다.

하나의 게이트라인을 공유하는 두 개의 서브픽셀 들 중 공유 게이트라인들(G1 내지 G(3m/2))의 우측에 배치되는 서브픽셀들(G11 내지 Gn1, R12 내지 Rn2, B12 내지 Bn2, G13 내지 Gn3, ... B1m 내지 Bnm)은 각각 우수 데이터라인(D2, D4, ... D2n)으로부터 데이터를 공급받는다.

이를 위해, 공유 게이트라인과 기수 데이터라인의 교차 지점의 좌측 영역에는 박막 트랜스터가 형성되어 기수 데이터라인으로부터의 데이터를 공유 게이트라인들의 좌측에 배치되는 서브픽셀들로 스위칭 시킨다.

공유 게이트라인과 우수 데이터라인의 교차 지점의 우측 영역에는 박막 트랜스터가 형성되어 우수 데이터라인으로부터의 데이터를 공유 게이트라인들의 우측에 배치되는 서브픽셀들로 스위칭 시킨다.

본 발명의 제3 실시예에 따른 픽셀 어레이(10)는 하나의 픽셀을 구성하는 R, G, B 서브 필셀들 중 2개는 기수 (또는 우수) 데이터라인으로부터 데이터를 공급받으며, 나머지 1개는 우수(또는 기수) 데이터라인으로부터 데이터를 공급받는다. 따라서, 본 발명의 제3 실시예에 따른 픽셀 어레이(10)는 도 18에 한정되지 않고 다양한 형태 예를 들어 도 20과 같이 구성될 수도 있다. 도 20과 같이 본 발명의 제3 실시예에 따른 픽셀 어레이(10)는 TFT 어레이 기판 상에 데이터라인들(D1 내지 D2n)이 액정패널(6)의 장축방향(x)을 따라 형성되고, 게이트라인들(G1 내지 G3m/2)이 액정패널(6)의 단축방향(y)을 따라 형성된다. 픽셀 어레이(10)의 컬러필터 어레이기판에 형성된 적색 컬러필터, 녹색 컬러필터, 및 청색 컬러필터 각각은 액정패널(6)의 단축방향(y)을 따라 배치된다. 따라서, 픽셀 어레이(10) 내의 적색 서 브픽셀, 녹색 서브픽셀, 및 청색 서브픽셀 각각은 액정패널(6)의 단축방향을 따라 배치된다. 여기서, 하나의 게이트라인을 공유하는 두 개의 서브픽셀 들 중 공유 게이트라인들(G1 내지 G(3m/2))의 좌측에 배치되는 4i+1(i는 0 또는 자연수)번째 및 4i+2번째 서브픽셀들(R11 내지 Rn1, B11 내지 Bn1, ... R1(m-2) 내지 Rn(m-2))은 각각 기수 데이터라인으로부터 데이터를 공급받으며, 4i+3번째 및 4i+4번째 서브픽셀들(G12 내지 Gn2, R13 내지 Rn3, ... G1m 내지 Gnm)은 각각 우수 데이터라인으로부터 데이터를 공급받는다. 또한, 하나의 게이트라인을 공유하는 두 개의 서브픽셀 들 중 공유 게이트라인들(G1 내지 G(3m/2))의 우측에 배치되는 4i+1번째 및 4i+2번째 서브픽셀들(G11 내지 Gn1, R12 내지 Rn2, ... G1(m-2) 내지 Gn(m-2))은 각각 우수 데이터라인으로부터 데이터를 공급받으며, 4i+3번째 및 4i+4번째 서브픽셀들(B12 내지 Bn2, G13 내지 Gn3, ... B1m 내지 Bnm)은 각각 기수 데이터라인으로부터 데이터를 공급받는다.

이를 위해, 공유 게이트라인과 기수 데이터라인의 교차 지점의 좌측 영역에 형성된 박막 트랜스터는 기수 데이터라인으로부터의 데이터를 공유 게이트라인들의 좌측에 배치되는 4i+1 및 4i+2 번째 서브픽셀들로 스위칭 시킨다. 공유 게이트라인과 기수 데이터라인의 교차 지점의 우측 영역에 형성된 박막 트랜스터는 기수 데이터라인으로부터의 데이터를 공유 게이트라인들의 우측에 배치되는 4i+3 및 4i+4 번째 서브픽셀들로 스위칭 시킨다.

공유 게이트라인과 우수 데이터라인의 교차 지점의 우측 영역에 형성된 박막 트랜스터는 우수 데이터라인으로부터의 데이터를 공유 게이트라인들의 우측에 배치 되는 4i+1 및 4i+2 번째 서브픽셀들로 스위칭 시킨다. 공유 게이트라인과 우수 데이터라인의 교차 지점의 좌측 영역에 형성된 박막 트랜스터는 우수 데이터라인으로부터의 데이터를 공유 게이트라인들의 좌측에 배치되는 4i+3 및 4i+4 번째 서브픽셀들로 스위칭 시킨다.

도 19는 도 18와 같은 픽셀 어레이(10)를 구동하기 위한 데이터전압과 스캔펄스를 나타낸다. 도 21은 도 19와 같은 픽셀 어레이(10)를 구동하기 위한 데이터전압과 스캔펄스를 나타낸다.

도 19 및 도 21을 참조하면, 게이트 구동회로(2)는 1 수평기간(1H) 보다 작은 스캔펄스들을 순차적으로 발생하여 그 스캔펄스들을 게이트라인들(G1 내지 G(3m/2))에 공급한다. 스캔펄스들의 펄스폭은 k+1 번째 스캔펄스의 발생시점과 k+3 번째 스캔펄스의 발생시점 사이의 기간이 1 수평기간(1H)을 만족하는 조건 내에서 1 수평기간(1H)보다 작다.

소스 드라이브 IC들(1a, 1b)은 스캔펄스에 동기되어 데이터라인들(D1 내지 D2n) 각각에 데이터전압을 출력한다. 예컨데, 소스 드라이브 IC들(1a, 1b)은 대략 1/2 수평기간(1/2 H) 동안 1 라인분의 적색 및 녹색 데이터전압(R11 내지 Gn1)을 모두 출력한 후, 대략 1/2 수평기간(1/2 H) 동안 1 라인분의 청색 및 적색 데이터전압(B11 내지 Rn1)을 모두 출력한다.

본 발명의 제3 실시예에 따른 액정표시장치의 구동방법은 전술한 바와 같이 데이터라인들(D1 내지 Dn)이 액정패널(6)의 장축방향(x)을 따라 배치되고 적색, 녹색 및 청색의 순으로 서브픽셀들이 액정패널(6)의 장축방향(x)을 따라 배치된다. 아울러, 공유 게이트라인 사이에 배치되는 두 개의 서브픽셀들이 상기 게이트라인으로부터의 스캔펄스에 동기되어 동시에 기수 또는 우수 데이터라인으로부터 데이터전압을 공급받도록 한다. 따라서, 본 발명의 제3 실시예에 따른 액정표시장치의 구동방법은 1 수평기간 동안 적색, 녹색 및 청색 서브픽셀들 각각에 해당하는 색의 데이터전압이 공급될 수 있도록 데이터전압의 발생주기를 기존 대비 1/2로 줄인다. 표 1은 이러한 본 발명의 제3 실시예를 종래기술 및 제1,2 실시예와 비교한 것이다.

	종래기술	제1 및 제2 실시예	제3 실시예
데이터라인수	1024*+=3072	768	768*2=1536
게이트라인수	768	1024*3=3072	1024*3/2=1536

표 1에서와 같이, 본 발명의 제3 실시예에 따른 액정표시장치는 종래기술에 비해 데이터라인수를 반으로 줄임과 아울러 제1 및 제2 실시예에 비해 게이트라인수를 반으로 줄인다. 이에 따라, 본 발명의 제3 실시예에 따른 액정표시장치는 동일 해상도에서 종래보다 소스 드라이브 IC들의 갯수를 줄일 수 있으며, 제1 및 제2 실시예보다 비록 데이터라인수가 증가하여 소스 드라이브 IC들의 갯수는 증가하더라도 게이트라인수를 줄여 데이터라인의 충전시간을 용이하게 확보할 수 있다.

도 19 및 도 21과 같이 데이터라인들(D1 내지 D2n)에 데이터전압이 공급되기 위해서는 소스 드라이브 IC들(1a, 1b)에 공급되는 데이터순서를 도 2와 같은 신호배선들로 공급되는 순서와는 다르게 하여야 한다. 이를 위하여, 본 발명의 제3 실시예에 따른 액정표시장치의 구동방법은 인터페이스회로를 통해 외부에서 타이밍 콘트롤러(3)에 디지털 비디오 데이터를 공급하기 위한 외부 시스템의 그래픽 카드에서 또는 타이밍 콘트롤러(3) 내에서 도 18 및 도 20과 같은 신호배선들과 서브픽셀들의 배치를 기준으로 데이터를 재정렬할 필요가 있다.

도 22는 도 18 및 도 19의 신호배선 및 서브픽셀 배치에 맞게 디지털 비디오 데이터를 정렬하는 타이밍 콘트롤러(3)의 일 예를 보여 준다.

도 22를 참조하면, 타이밍 콘트롤러(3)는 메모리(131)를 구비한다.

메모리(131)는 제1 데이터 입력라인을 통해 R11 내지 Rnm 순으로 입력되는 적색 디지털 비디오 데이터, 제2 데이터 입력라인을 통해 G11 내지 Gnm 순으로 입력되는 녹색 디지털 비디오 데이터, 및 제3 데이터 입력라인을 통해 B11 내지 Bnm 순으로 입력되는 청색 디지털 비디오 데이터를 입력받는다. 그리고 메모리(131)는 그 데이터들을 도시하지 않은 메모리 콘트롤러의 제어 하에 재정렬하여 데이터 출력라인을 통해 R11,G11,R21,G21...Gn1, B11,R12,B21,R22...Rn2, G12,B12,G22,B22...Bn2, R13,G13,R23,G23...Gn3 순으로 출력한다. 메모리(131)로부터 출력되는 디지털 비디오 데이터는 2 배속되어 타이밍 콘트롤러(3)의 입력 데이터 대비 주기가 1/2로 짧아진다.

도 23은 도 22와 같은 데이터전압을 발생하기 위한 소스 드라이브 IC들(1a, 1b)의 구성 및 동작을 설명하기 위한 도면으로써, 제1 소스 드라이브 IC(1a)를 상세히 나타낸다.

도 23을 참조하면, 본 발명의 실시예에 따른 제1 소스 드라이브 IC(1a)는 쉬프트 레지스터(301), 제1 래치(302), 제2 래치(303), DAC(304), 출력버퍼(305), 및 레지스터(306)를 구비한다. 이러한 제1 소스 드라이브 IC(1a)는 타이밍 콘트롤러(3)로부터 R11,G11,R21,G21...Gn1, B11,R12,B21,R22...Rn2, G12,B12,G22,B22...Bn2, R13,G13,R23,G23...Gn3 순으로 입력되는 디지털 비디오 데이터를 제1 및 제2 래치(302, 303) 를 경유하여 각각의 데이터라인(D1 내지 Dn)으로 공급한다.

도 24은 도 20 및 도 21의 신호배선 및 서브픽셀 배치에 맞게 디지털 비디오 데이터를 정렬하는 타이밍 콘트롤러(3)의 일 예를 보여 준다.

도 24을 참조하면, 타이밍 콘트롤러(3)는 메모리(231)를 구비한다.

메모리(231)는 제1 데이터 입력라인을 통해 R11 내지 Rnm 순으로 입력되는 적색 디지털 비디오 데이터, 제2 데이터 입력라인을 통해 G11 내지 Gnm 순으로 입력되는 녹색 디지털 비디오 데이터, 및 제3 데이터 입력라인을 통해 B11 내지 Bnm 순으로 입력되는 청색 디지털 비디오 데이터를 입력받는다. 그리고 메모리(231)는 그 데이터들을 도시하지 않은 메모리 콘트롤러의 제어 하에 재정렬하여 데이터 출력라인을 통해 R11,G11,R21,G21...Gn1, B11,R12,B21,R22...Rn2, B12,G12,B22,G22...Gn2, G13,R13,G23,R23...Rn3 순으로 출력한다. 이 메모리(231)로부터 출력되는 디지털 비디오 데이터는 2 배속되어 타이밍 콘트롤러(3)의 입력 데이터 대비 주기가 1/2로 짧아진다.

도 25는 도 24와 같은 데이터전압을 발생하기 위한 소스 드라이브 IC들(1a, 1b)의 구성 및 동작을 설명하기 위한 도면으로써, 제1 소스 드라이브 IC(1a)를 상세히 나타낸다.

도 25를 참조하면, 제1 소스 드라이브 IC(1a)는 쉬프트 레지스터(401), 제1 래치(402), 제2 래치(403), DAC(404), 출력버퍼(405), 및 레지스터(406)를 구비한다. 이러한 제1 소스 드라이브 IC(1a)는 타이밍 콘트롤러(3)로부터 R11,G11,R21,G21...Gn1, B11,R12,B21,R22...Rn2, B12,G12,B22,G22...Gn2, G13,R13,G23,R23...Rn3 순으로 입력되는 디지털 비디오 데이터를 제1 및 제2 래치(402, 403) 를 경유하여 각각의 데이터라인(D1 내지 Dn)으로 공급한다.

상술한 바와 같이, 본 발명에 따른 액정표시장치와 그 구동방법은 액정패널의 단축방향으로 데이터라인들을 형성하여 데이터라인들의 갯수를 줄임으로써 데이터라인들의 구동에 필요한 고가의 소스 드라이브 IC 갯수를 줄일 수 있고, FPC와 PCB를 작고 단순하게 할 수 있다. 또한, 본 발명에 따른 액정표시장치와 그 구동방법은 데이터라인과 공통전압라인이 평행하게 되므로 그 신호배선들의 교차로 인하여 발생되는 공통전압의 변동을 방지할 수 있다. 또한, 본 발명에 따른 액정표시장치와 그 구동방법은 데이터라인들의 갯수를 줄임과 아울러 하나의 게이트라인을 두 개의 서브픽셀들이 공유하도록 함으로써 게이트라인들의 갯수를 줄여 데이터전압의 충전 시간을 용이하게 확보할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니 라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

기판의 장축방향을 따라 형성되는 다수의 데이터라인, 상기 데이터라인과 교차하도록 상기 기판의 단축방향을 따라 형성되는 다수의 게이트라인을 가지는 액정패널;

상기 데이터라인에 데이터전압을 공급하는 데이터 구동회로;

상기 게이트라인에 스캔펄스를 공급하는 게이트 구동회로; 및

상기 데이터 구동회로에 디지털 비디오 데이터를 공급하고 상기 데이터 구동회로와 상기 게이트 구동회로를 제어하는 타이밍 콘트롤러를 구비하며;

상기 액정패널은,

상기 기판의 단축방향을 따라 배치되는 다수의 적색 서브픽셀;

상기 기판의 단축방향을 따라 배치되는 다수의 녹색 서브픽셀; 및

상기 기판의 단축방향을 따라 배치되는 다수의 청색 서브픽셀을 구비하며;

상기 게이트 구동회로는 1 수평기간보다 작은 펄스폭으로 상기 스캔펄스를 발생하며;

상기 데이터 구동회로는

1/3 수평기간 동안 적색의 디지털 비디오 데이터에 대응하는 적색의 데이터전압을 상기 데이터라인들에 공급한 후, 상기 1/3 수평기간 동안 녹색의 디지털 비디오 데이터에 대응하는 녹색의 데이터전압을 상기 데이터라인들에 공급한 다음, 상기 1/3 수평기간 동안 청색의 디지털 비디오 데이터에 대응하는 청색의 데이터전압을 상기 데이터라인들에 공급하는 것을 특징으로 하는 액정표시장치.
삭제
삭제
삭제
삭제
삭제
삭제
기판의 장축방향을 따라 형성되는 다수의 기수 및 우수 데이터라인, 상기 데이터라인과 교차하도록 상기 기판의 단축방향을 따라 형성되는 다수의 게이트라인을 가지는 액정패널;

상기 데이터라인에 데이터전압을 공급하는 데이터 구동회로;

상기 게이트라인에 스캔펄스를 공급하는 게이트 구동회로; 및

상기 데이터 구동회로에 디지털 비디오 데이터를 공급하고 상기 데이터 구동회로와 상기 게이트 구동회로를 제어하는 타이밍 콘트롤러를 구비하고;

상기 게이트라인을 사이에 두고 좌우에 배치되는 두 개의 서브픽셀들은 상기 게이트라인을 공유하며;

상기 액정패널은,

상기 기판의 단축방향을 따라 배치되는 다수의 적색 서브픽셀;

상기 기판의 단축방향을 따라 배치되는 다수의 녹색 서브픽셀; 및

상기 기판의 단축방향을 따라 배치되는 다수의 청색 서브픽셀을 구비하며;

상기 다수의 적색, 녹색 및 청색 서브픽셀 중 상기 게이트라인을 사이에 두고 상기 게이트라인의 좌측에 배치되는 서브픽셀들은 상기 기수 데이터라인으로부터 상기 데이터전압을 공급받으며, 상기 게이트라인을 사이에 두고 상기 게이트라인의 우측에 배치되는 서브픽셀들은 상기 우수 데이터라인으로부터 상기 데이터전압을 공급받으며;

상기 게이트 구동회로는 1/2 수평기간의 펄스폭으로 상기 스캔펄스를 발생하며;

상기 데이터 구동회로는

1/2 수평기간 동안 적색의 디지털 비디오 데이터에 대응하는 적색의 데이터전압과 녹색의 디지털 비디오 데이터에 대응하는 녹색의 데이터전압을 각각 상기 기수 및 우수 데이터라인들에 공급한 후, 1/2 수평기간 동안 청색의 디지털 비디오 데이터에 대응하는 청색의 데이터전압과 적색의 디지털 비디오 데이터에 대응하는 적색의 데이터전압을 각각 상기 기수 및 우수 데이터라인들에 공급한 다음, 1/2 수평기간 동안 녹색의 디지털 비디오 데이터에 대응하는 녹색의 데이터전압과 청색의 디지털 비디오 데이터에 대응하는 청색의 데이터전압을 각각 상기 기수 및 우수 데이터라인들에 공급하는 것을 특징으로 하는 액정표시장치.
삭제
삭제
삭제
삭제
기판의 장축방향을 따라 형성되는 다수의 기수 및 우수 데이터라인, 상기 데이터라인과 교차하도록 상기 기판의 단축방향을 따라 형성되는 다수의 게이트라인을 가지는 액정패널;

상기 데이터라인에 데이터전압을 공급하는 데이터 구동회로;

상기 게이트라인에 스캔펄스를 공급하는 게이트 구동회로; 및

상기 데이터 구동회로에 디지털 비디오 데이터를 공급하고 상기 데이터 구동회로와 상기 게이트 구동회로를 제어하는 타이밍 콘트롤러를 구비하고;

상기 게이트라인을 사이에 두고 좌우에 배치되는 두 개의 서브픽셀들은 상기 게이트라인을 공유하며;

상기 액정패널은,

상기 기판의 단축방향을 따라 배치되는 다수의 적색 서브픽셀;

상기 기판의 단축방향을 따라 배치되는 다수의 녹색 서브픽셀; 및

상기 기판의 단축방향을 따라 배치되는 다수의 청색 서브픽셀을 구비하며;

상기 다수의 적색, 녹색 및 청색 서브픽셀들 중 상기 게이트라인을 사이에 두고 상기 게이트라인의 좌측에 배치되는 4i+1(i는 0 또는 자연수)번째 및 4i+2번째 서브픽셀들은 상기 기수 데이터라인으로부터 상기 데이터전압을 공급받으며 4i+3번째 및 4i+4번째 서브픽셀들은 상기 우수 데이터라인으로부터 상기 데이터전압을 공급받는 것을 특징으로 하는 액정표시장치.
기판의 장축방향을 따라 형성되는 다수의 기수 및 우수 데이터라인, 상기 데이터라인과 교차하도록 상기 기판의 단축방향을 따라 형성되는 다수의 게이트라인을 가지는 액정패널;

상기 데이터라인에 데이터전압을 공급하는 데이터 구동회로;

상기 게이트라인에 스캔펄스를 공급하는 게이트 구동회로; 및

상기 데이터 구동회로에 디지털 비디오 데이터를 공급하고 상기 데이터 구동회로와 상기 게이트 구동회로를 제어하는 타이밍 콘트롤러를 구비하고;

상기 게이트라인을 사이에 두고 좌우에 배치되는 두 개의 서브픽셀들은 상기 게이트라인을 공유하며;

상기 액정패널은,

상기 기판의 단축방향을 따라 배치되는 다수의 적색 서브픽셀;

상기 기판의 단축방향을 따라 배치되는 다수의 녹색 서브픽셀; 및

상기 기판의 단축방향을 따라 배치되는 다수의 청색 서브픽셀을 구비하며;

상기 다수의 적색, 녹색 및 청색 서브픽셀들 중 상기 게이트라인을 사이에 두고 상기 게이트라인의 우측에 배치되는 4i+1(i는 0 또는 자연수)번째 및 4i+2번째 서브픽셀들은 상기 우수 데이터라인으로부터 상기 데이터전압을 공급받으며 4i+3번째 및 4i+4번째 서브픽셀들은 상기 기수 데이터라인으로부터 상기 데이터전압을 공급받는 것을 특징으로 하는 액정표시장치.
제 13 항 또는 제 14항에 있어서,

상기 게이트 구동회로는 1/2 수평기간의 펄스폭으로 상기 스캔펄스를 발생하는 것을 특징으로 하는 액정표시장치.
제 15 항에 있어서,

상기 데이터 구동회로는,

1/2 수평기간 동안 적색의 디지털 비디오 데이터에 대응하는 적색의 데이터전압과 녹색의 디지털 비디오 데이터에 대응하는 녹색의 데이터전압을 각각 상기 기수 및 우수 데이터라인들에 공급한 후, 1/2 수평기간 동안 청색의 디지털 비디오 데이터에 대응하는 청색의 데이터전압과 적색의 디지털 비디오 데이터에 대응하는 적색의 데이터전압을 각각 상기 기수 및 우수 데이터라인들에 공급한 다음, 1/2 수평기간 동안 녹색의 디지털 비디오 데이터에 대응하는 녹색의 데이터전압과 청색의 디지털 비디오 데이터에 대응하는 청색의 데이터전압을 각각 상기 우수 및 기수 데이터라인들에 공급하는 것을 특징으로 하는 액정표시장치.
제 1 항 및 제 8 항 중 어느 한 항에 있어서,

상기 서브픽셀들의 공통전극에 동일한 공통전압을 공급하는 공통전극을 더 구비하고;

상기 공통전극은 상기 데이터라인과 나란하고 상기 데이터라인과 교차되지 않는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 타이밍 콘트롤러는,

상기 적색, 녹색 및 청색의 디지털 비디오 데이터를 저장하고, 1 라인분의 상기 적색의 디지털 비디오 데이터를 상기 데이터 구동회로에 공급한 후, 1 라인분의 상기 녹색의 디지털 비디오 데이터를 상기 데이터 구동회로에 공급한 다음, 1 라인분의 상기 청색의 디지털 비디오 데이터를 상기 데이터 구동회로에 공급하는 메모리를 구비하는 것을 특징으로 하는 액정표시장치.
제 8 항에 있어서,

상기 타이밍 콘트롤러는,

상기 적색, 녹색 및 청색의 디지털 비디오 데이터를 저장하고, 1 라인분의 상기 적색 및 녹색의 디지털 비디오 데이터를 상기 데이터 구동회로에 공급한 후, 1 라인분의 상기 청색 및 적색의 디지털 비디오 데이터를 상기 데이터 구동회로에 공급한 다음, 1 라인분의 상기 녹색 및 청색의 디지털 비디오 데이터를 상기 데이터 구동회로에 공급하는 메모리를 구비하는 것을 특징으로 하는 액정표시장치.
제 1 항 및 제 8 항 중 어느 한 항에 있어서,

상기 데이터라인들과 상기 게이트라인들의 교차부에 형성되고 상기 스캔펄스에 응답하여 상기 데이터라인들로부터의 데이터전압을 상기 서브픽셀들의 화소전극들에 공급하는 다수의 박막트랜지스터들을 더 구비하고,

상기 게이트 구동회로의 소자들은 상기 박막트랜지스터와 동시에 상기 기판 상에 형성되는 것을 특징으로 하는 액정표시장치.
다수의 데이터라인을 기판의 장축방향을 따라 상기 기판에 형성하고 상기 데이터라인과 교차하도록 다수의 게이트라인을 상기 기판의 단축방향을 따라 상기 기판에 형성하는 단계;

상기 데이터라인에 데이터전압을 공급하는 단계;

상기 게이트라인에 스캔펄스를 공급하는 단계;

상기 기판의 단축방향을 따라 다수의 적색 서브픽셀을 배치하는 단계;

상기 기판의 단축방향을 따라 다수의 녹색 서브픽셀을 배치하는 단계; 및

상기 기판의 단축방향을 따라 다수의 청색 서브픽셀을 배치하는 단계를 포함하며;

상기 스캔펄스는 1 수평기간보다 작은 펄스폭으로 발생되며;

상기 데이터전압을 공급하는 단계는,

1/3 수평기간 동안 적색의 디지털 비디오 데이터에 대응하는 적색의 데이터전압을 상기 데이터라인들에 공급하는 단계;

상기 1/3 수평기간 동안 녹색의 디지털 비디오 데이터에 대응하는 녹색의 데이터전압을 상기 데이터라인들에 공급하는 단계; 및

상기 1/3 수평기간 동안 청색의 디지털 비디오 데이터에 대응하는 청색의 데이터전압을 상기 데이터라인들에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
삭제
삭제
삭제
삭제
삭제
삭제
다수의 기수 및 우수 데이터라인을 기판의 장축방향을 따라 상기 기판에 형성하고 상기 데이터라인과 교차하도록 다수의 게이트라인을 상기 기판의 단축방향을 따라 상기 기판에 형성하는 단계;

상기 게이트라인을 사이에 두고 좌우에 배치되는 두 개의 서브픽셀들이 상기 게이트라인을 공유하도록 서브픽셀들을 배치하는 단계;

상기 데이터라인에 데이터전압을 공급하는 단계; 및

상기 게이트라인에 스캔펄스를 공급하는 단계를 포함하는 것을 특징으로 하며;

상기 서브픽셀들을 배치하는 단계는,

상기 기판의 단축방향을 따라 다수의 적색 서브픽셀을 배치하는 단계;

상기 기판의 단축방향을 따라 다수의 녹색 서브픽셀을 배치하는 단계; 및

상기 기판의 단축방향을 따라 다수의 청색 서브픽셀을 배치하는 단계를 포함하며;

상기 다수의 적색, 녹색 및 청색 서브픽셀 중 상기 게이트라인을 사이에 두고 상기 게이트라인의 좌측에 배치되는 서브픽셀들은 상기 기수 데이터라인으로부터 상기 데이터전압을 공급받으며, 상기 게이트라인을 사이에 두고 상기 게이트라인의 우측에 배치되는 서브픽셀들은 상기 우수 데이터라인으로부터 상기 데이터전압을 공급받으며;

상기 스캔펄스는 1/2 수평기간의 펄스폭으로 발생되며;

상기 데이터전압을 공급하는 단계는,

1/2 수평기간 동안 적색의 디지털 비디오 데이터에 대응하는 적색의 데이터전압과 녹색의 디지털 비디오 데이터에 대응하는 녹색의 데이터전압을 각각 상기 기수 및 우수 데이터라인들에 공급하는 단계;

1/2 수평기간 동안 청색의 디지털 비디오 데이터에 대응하는 청색의 데이터전압과 적색의 디지털 비디오 데이터에 대응하는 적색의 데이터전압을 각각 상기 기수 및 우수 데이터라인들에 공급하는 단계; 및

1/2 수평기간 동안 녹색의 디지털 비디오 데이터에 대응하는 녹색의 데이터전압과 청색의 디지털 비디오 데이터에 대응하는 청색의 데이터전압을 각각 상기 기수 및 우수 데이터라인들에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
삭제
삭제
삭제
삭제
다수의 기수 및 우수 데이터라인을 기판의 장축방향을 따라 상기 기판에 형성하고 상기 데이터라인과 교차하도록 다수의 게이트라인을 상기 기판의 단축방향을 따라 상기 기판에 형성하는 단계;

상기 게이트라인을 사이에 두고 좌우에 배치되는 두 개의 서브픽셀들이 상기 게이트라인을 공유하도록 서브픽셀들을 배치하는 단계;

상기 데이터라인에 데이터전압을 공급하는 단계; 및

상기 게이트라인에 스캔펄스를 공급하는 단계를 포함하는 것을 특징으로 하며;

상기 서브픽셀들을 배치하는 단계는,

상기 기판의 단축방향을 따라 다수의 적색 서브픽셀을 배치하는 단계;

상기 기판의 단축방향을 따라 다수의 녹색 서브픽셀을 배치하는 단계; 및

상기 기판의 단축방향을 따라 다수의 청색 서브픽셀을 배치하는 단계를 포함하며;

상기 다수의 적색, 녹색 및 청색 서브픽셀들 중 상기 게이트라인을 사이에 두고 상기 게이트라인의 좌측에 배치되는 4i+1(i는 0 또는 자연수)번째 및 4i+2번째 서브픽셀들은 상기 기수 데이터라인으로부터 상기 데이터전압을 공급받으며 4i+3번째 및 4i+4번째 서브픽셀들은 상기 우수 데이터라인으로부터 상기 데이터전압을 공급받는 것을 특징으로 하는 액정표시장치의 구동방법.
다수의 기수 및 우수 데이터라인을 기판의 장축방향을 따라 상기 기판에 형성하고 상기 데이터라인과 교차하도록 다수의 게이트라인을 상기 기판의 단축방향을 따라 상기 기판에 형성하는 단계;

상기 게이트라인을 사이에 두고 좌우에 배치되는 두 개의 서브픽셀들이 상기 게이트라인을 공유하도록 서브픽셀들을 배치하는 단계;

상기 데이터라인에 데이터전압을 공급하는 단계; 및

상기 게이트라인에 스캔펄스를 공급하는 단계를 포함하는 것을 특징으로 하며;

상기 서브픽셀들을 배치하는 단계는,

상기 기판의 단축방향을 따라 다수의 적색 서브픽셀을 배치하는 단계;

상기 기판의 단축방향을 따라 다수의 녹색 서브픽셀을 배치하는 단계; 및

상기 기판의 단축방향을 따라 다수의 청색 서브픽셀을 배치하는 단계를 포함하며;

상기 다수의 적색, 녹색 및 청색 서브픽셀들 중 상기 게이트라인을 사이에 두고 상기 게이트라인의 우측에 배치되는 4i+1(i는 0 또는 자연수)번째 및 4i+2번째 서브픽셀들은 상기 우수 데이터라인으로부터 상기 데이터전압을 공급받으며 4i+3번째 및 4i+4번째 서브픽셀들은 상기 기수 데이터라인으로부터 상기 데이터전압을 공급받는 것을 특징으로 하는 액정표시장치의 구동방법.
제 33 항 또는 제 34항에 있어서,

상기 스캔펄스는 1/2 수평기간의 펄스폭으로 발생되는 것을 특징으로 하는 액정표시장치의 구동방법.
제 35 항에 있어서,

상기 데이터전압을 공급하는 단계는,

1/2 수평기간 동안 적색의 디지털 비디오 데이터에 대응하는 적색의 데이터전압과 녹색의 디지털 비디오 데이터에 대응하는 녹색의 데이터전압을 각각 상기 기수 및 우수 데이터라인들에 공급하는 단계;

1/2 수평기간 동안 청색의 디지털 비디오 데이터에 대응하는 청색의 데이터전압과 적색의 디지털 비디오 데이터에 대응하는 적색의 데이터전압을 각각 상기 기수 및 우수 데이터라인들에 공급하는 단계; 및

1/2 수평기간 동안 녹색의 디지털 비디오 데이터에 대응하는 녹색의 데이터전압과 청색의 디지털 비디오 데이터에 대응하는 청색의 데이터전압을 각각 상기 우수 및 기수 데이터라인들에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
제 21 항 및 제 28 항 중 어느 한 항에 있어서,

상기 데이터라인과 나란하게 배치되는 공통전극을 상기 기판에 형성하는 단계를 더 포함하고;

상기 공통전극을 통해 상기 서브픽셀들 각각에 동일한 공통전압이 공급되고 상기 공통전극은 상기 데이터라인과 교차되지 않는 것을 특징으로 하는 액정표시장치의 구동방법.
제 21 항 및 제 28 항 중 어느 한 항에 있어서,

상기 스캔펄스에 응답하여 상기 데이터라인들로부터의 데이터전압을 상기 서브픽셀들의 화소전극들에 공급하는 다수의 박막트랜지스터들을 상기 데이터라인들과 상기 게이트라인들의 교차부에 형성하는 단계를 더 포함하고;

상기 스캔펄스를 발생하는 게이트 구동회로를 상기 박막트랜지스터와 동시에 상기 기판 상에 형성하는 것을 특징으로 하는 액정표시장치의 구동방법.