JP2004317727A - シフトレジスタ、データ線駆動回路および走査線駆動回路、電気光学装置並びに電子機器 - Google Patents
シフトレジスタ、データ線駆動回路および走査線駆動回路、電気光学装置並びに電子機器 Download PDFInfo
- Publication number
- JP2004317727A JP2004317727A JP2003110361A JP2003110361A JP2004317727A JP 2004317727 A JP2004317727 A JP 2004317727A JP 2003110361 A JP2003110361 A JP 2003110361A JP 2003110361 A JP2003110361 A JP 2003110361A JP 2004317727 A JP2004317727 A JP 2004317727A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- switching element
- clock signal
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 239000000969 carrier Substances 0.000 claims abstract description 14
- 239000010408 film Substances 0.000 claims description 14
- 230000007257 malfunction Effects 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 10
- 238000005070 sampling Methods 0.000 claims description 8
- 230000007704 transition Effects 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 7
- 101150110971 CIN7 gene Proteins 0.000 abstract description 10
- 101150110298 INV1 gene Proteins 0.000 abstract description 10
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 abstract description 10
- 101100286980 Daucus carota INV2 gene Proteins 0.000 abstract description 6
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 abstract description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 62
- 239000000758 substrate Substances 0.000 description 33
- 101100397773 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) YCK1 gene Proteins 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 101100397775 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) YCK2 gene Proteins 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000003086 colorant Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Abstract
【課題】高い信頼性の下に動作するシフトレジスタを提供する。
【解決手段】データ線駆動回路200は、シフト単位回路UA0〜UAmから構成されるシフトレジスタ部110を備える。シフト単位回路は、スイッチング素子として機能するTFT111、容量素子113、並びに、論理回路として機能するTFT112、インバータINV1及びINV2を備える。TFT111がオン状態からオフ状態へ切り替わると、TFT111から流れ出すキャリアが容量素子113と論理回路の入力容量に分割される。従って、論理回路に入力するノイズレベルを低減することができる。
【選択図】 図2
【解決手段】データ線駆動回路200は、シフト単位回路UA0〜UAmから構成されるシフトレジスタ部110を備える。シフト単位回路は、スイッチング素子として機能するTFT111、容量素子113、並びに、論理回路として機能するTFT112、インバータINV1及びINV2を備える。TFT111がオン状態からオフ状態へ切り替わると、TFT111から流れ出すキャリアが容量素子113と論理回路の入力容量に分割される。従って、論理回路に入力するノイズレベルを低減することができる。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、電気光学パネルを駆動するために用いられるシフトレジスタ、これを用いたデータ線駆動回路および走査線駆動回路等に関する。
【0002】
【従来の技術】
従来の電気光学装置、例えば、液晶装置の駆動回路は、画像表示領域に配線されたデータ線や走査線などに、データ線信号や走査信号などを所定タイミングで供給するための走査線駆動回路やデータ線駆動回路などから構成されている。
【0003】
走査線駆動回路は、垂直走査期間の最初に供給される転送信号をクロック信号に応じて順次シフトするシフトレジスタを備えている。また、データ線駆動回路は、水平走査期間の最初に供給される転送信号をクロック信号に応じて順次シフトするシフトレジスタを備えている。
【0004】
このようなシフトレジスタは、複数の基本ユニットが縦続接続されて構成されている(例えば、特許文献1及び特許文献2)。そして、各基本ユニットの入力段に、トランジスタで構成されるスイッチ回路を設けて、そのオン状態とオフ状態とを制御することによって、入力信号の取り込みを制御することがある。
【0005】
【特許文献1】
特開平7−239676号公報(図1)
【0006】
【特許文献2】
特開平9−55510号公報(図5)
【0007】
【発明が解決しようとする課題】
しかし、スイッチ回路をオン状態からオフ状態へ変化させると、トランジスタのドレイン領域或いはソース領域に蓄積されていたキャリアが後段の回路素子に移動して、後段の回路が誤動作することがある。これは、後段の回路の入力容量にキャリアが移動することによって電圧が発生し、この電圧がノイズとして作用するからである。
【0008】
本発明は、上述した事情に鑑みてなされたものであり、誤動作を防止し、高い信頼性の下に安定した動作を実現できるシフトレジスタ等を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るシフトレジスタは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素を有する電気光学パネルを駆動する駆動回路に用いられ、開始パルスをクロック信号に同期して順次シフトする縦続接続された複数のシフト単位回路を備えるものであって、前記シフト単位回路は、前記入力端子、出力端子、及び前記クロック信号が供給される制御端子を備えるスイッチング素子と、前記スイッチング素子の出力端子と一方の端子が接続され、他方の端子が電位線に接続される容量素子と、前記スイッチング素子の出力端子と接続される論理回路とを備え、前記開始パルス又は前段のシフト単位回路から出力される出力信号が当該シフト単位回路の入力信号として前記スイッチング素子の入力端子に供給され、前記論理回路の出力信号が当該シフト単位回路の出力信号として出力されることを特徴とする。
【0010】
この発明によれば、スイッチング素子と論理回路の接続点に容量素子が接続されているから、スイッチング素子がオン状態からオフ状態へ切り替わったとき、スイッチング素子から流れ出るキャリアが容量素子と論理回路の入力容量に分割されることになる。従って、論理回路の入力容量に流れ込むキャリアの量を低減することができる。この結果、ノイズレベルを低減して誤動作を改善することが可能となる。
【0011】
ここで、前記容量素子の容量値は、前記スイッチング素子がオン状態からオフ状態へ遷移する場合に前記スイッチング素子から流れ出るキャリアによって前記論理回路が誤動作しない範囲内に設定されることが好ましい。スイッチング素子のサイズ及びその動作電圧によって、スイッチング素子がオン状態からオフ状態へ遷移した場合にスイッチング素子から流れ出るキャリアの量が定まる。そして、論理回路の入力容量値と容量素子の容量値によって、論理回路に流れ込むキャリアの量とノイズレベルが定まる。従って、容量素子の容量値を大きくするほど、ノイズレベルが下がり、誤動作を防止することができる。そこで、誤動作が発生しないように容量素子の容量値を定めることができ、これにより、高い信頼性の下に動作するシフトレジスタを提供できる。例えば、容量素子の容量値は100fF以上であることが好ましい。
【0012】
また、前記容量素子の容量値は、前記スイッチング素子がオン状態からオフ状態へ遷移する場合に前記スイッチング素子から流れ出るキャリアによって前記論理回路が誤動作せず、且つ、前記スイッチング素子のオン抵抗値と前記容量素子の容量値によって定まる時定数によってシフト動作に支障をきたさない範囲内に設定されることが好ましい。容量素子の容量値を大きくすると、ノイズレベルは低下するが、スイッチング素子のオン抵抗値と容量素子の容量値によって定まる時定数によって各シフト単位回路の入力信号波形が鈍る。そして、その程度が大きいと、ついには論理回路を構成する素子の閾値を超えることができなくなり、シフト動作に支障をきたすことになる。この発明によれば、容量素子の容量値は、論理回路が誤動作せず、且つ、シフト動作に支障をきたさない範囲内に設定されるから、高い信頼性の下に動作するシフトレジスタを提供できる。
【0013】
また、前記スイッチング素子は薄膜トランジスタであって、ソース領域、ゲート領域、及びドレイン領域を含む半導体層と、前記半導体層の上に形成された絶縁膜と、前記絶縁膜の上に形成されたゲート電極と、スルーホールを介して前記ソース領域と接続されるソース電極と、スルーホールを介して前記ドレイン領域と接続されるドレイン電極とを備え、前記ゲート電極は前記制御端子であり、前記ソース電極又は前記ドレイン電極のうち一方は前記入力端子であり、他方は前記出力端子であり、前記容量素子は、前記出力端子に対応する電極と接続される前記半導体層の領域と前記絶縁膜上に形成される前記電位線との間に形成されることが好ましい。この発明によれば、スイッチング素子から離れた箇所に容量素子を形成できるので、レイアウトの自由度を増加させることができる。また、半導体層の領域は容量素子の一方の端子となるので、特別な配線が不要になる。
【0014】
また、より具体的には、クロック信号は、周期が同一で位相が異なる第1クロック信号及び第2クロック信号からなり、奇数番目のシフト単位回路に含まれる前記スイッチング素子の制御端子には前記第1クロック信号が供給される一方、偶数番目のシフト単位回路に含まれる前記スイッチング素子の制御端子には前記第2クロック信号が供給されることが好ましい。
【0015】
さらに、前記論理回路は、縦続接続された第1反転回路及び第2反転回路と、前記第1反転回路の入力端子と前記第2反転回路の出力端子との間に設けられ、前記第1クロック信号が非アクティブ又は前記第2クロック信号が非アクティブのときオン状態となり、前記第1クロック信号又は前記第2クロック信号の少なくとも一方がアクティブのときオフ状態となるスイッチング素子とを備えることが好ましい。この論理回路は、第1クロック信号又は第2クロック信号の少なくとも一方がアクティブのときに正転回路として作用し、第1クロック信号が非アクティブ又は第2クロック信号が非アクティブのときにラッチ回路として作用する。例えば、第1クロック信号及び第2クロック信号は、ハイレベルにおいてアクティブとなる。
【0016】
次に、本発明に係る走査線駆動回路は、上述したシフトレジスタと、前記シフト単位回路の入力信号と出力信号との論理積に基づいて、排他的にアクティブとなる各選択信号を生成する論理演算回路とを備え、前記各選択信号に基づいて前記各走査線を駆動することを特徴とする。この発明によれば、信頼性の高いシフトレジスタを用いるから、走査線を誤動作なく駆動することが可能となる。
【0017】
次に、本発明に係るデータ線駆動回路は、上述したシフトレジスタと、前記シフト単位回路の入力信号と出力信号との論理積に基づいて、排他的にアクティブとなる各選択信号を生成する論理演算回路とを備え、入力画像信号をサンプリングするための信号として前記各選択信号を出力することを特徴とする。この発明によれば、信頼性の高いシフトレジスタを用いるから、データ線を誤動作なく駆動することが可能となる。
【0018】
次に、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素を有する画素領域と、上述した走査線駆動回路と、前記データ線を駆動するためのデータ線駆動回路とを備えたことを特徴とする。あるいは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素を有する画素領域と、前記走査線を駆動するための走査線駆動回路と上述したデータ線駆動回路とを備えるものであってもよい。これらの発明によれば、信頼性の高い駆動回路を備えるから、表示画像の品質を向上させることが可能となる。また、これらの構成によれば、電気光学装置上に駆動回路が作り込まれるものとなる。この場合、画素領域に構成されるスイッチング素子は薄膜トランジスタであり、駆動回路も薄膜トランジスタで構成することが望ましい。
【0019】
次に、本発明に係る電子機器は、上述した電気光学装置を備えたことを特徴とするものであり、例えば、ビデオカメラに用いられるビューファインダ、携帯電話機、ノート型コンピュータ、ビデオプロジェクタ等が該当する。
【0020】
【発明の実施の形態】
<1:液晶装置の全体構成>
まず、本発明に係る電気光学装置として、電気光学材料として液晶を用いた液晶装置を一例にとって説明する。液晶装置は、主要部として液晶パネルAAを備える。液晶パネルAAは、スイッチング素子として薄膜トランジスタ(Thin Film Transistor:以下、「TFT」と称する)を形成した素子基板と対向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、この間隙に液晶が挟持されている。
【0021】
図1は実施形態に係る液晶装置の全体構成を示すブロック図である。この液晶装置は、液晶パネルAA、タイミング発生回路300および画像処理回路400を備える。液晶パネルAAは、その素子基板上に画像表示領域A、走査線駆動回路100、データ線駆動回路200、サンプリング回路240および画像信号供給線L1〜L3を備える。走査線駆動回路100、データ線駆動回路200、及びサンプリング回路240を構成するトランジスタは、画像表示領域Aにおけるトランジスタと同一のプロセスで同時に形成される。
【0022】
この液晶装置に供給される入力画像データDは、例えば、3ビットパラレルの形式である。タイミング発生回路300は、入力画像データDに同期して第1Yクロック信号YCK1、第2Yクロック信号YCK2、Yイネーブル信号YEN、Y転送開始パルスDYを生成して、走査線駆動回路100に供給する。また、タイミング発生回路300は、入力画像データDに同期して第1Xクロック信号XCK1、第2Xクロック信号XCK2、Xイネーブル信号XEN、X転送開始パルスDXを生成して、データ線駆動回路200に供給する。さらに、タイミング発生回路300は、画像処理回路400を制御する各種のタイミング信号を生成し、これを出力する。
【0023】
ここで、第1Yクロック信号YCK1は所定周期の信号であり、その1周期が2水平走査期間に相当する。第2Yクロック信号YCK2は第1Yクロック信号YCK1と位相が180度ずれた信号である。また、Yイネーブル信号YENは、第1Yクロック信号YCK1と第2Yクロック信号YCK2との論理和を反転したものである。第1Xクロック信号XCK1は、所定周期の信号であり、その1周期がデータ線3の選択期間の2倍となっている。第2Xクロック信号XCK2は第1Xクロック信号XCK1と位相が180度ずれた信号である。Xイネーブル信号XENは、第1Xクロック信号XCK1と第2Xクロック信号XCK2との論理和を反転したものである。また、Y転送開始パルスDYは走査線2の選択開始を指示するパルスであり、一方、X転送開始パルスDXはデータ線3の選択開始を指示するパルスである。
【0024】
画像処理回路400は、入力画像データDに、液晶パネルの光透過特性を考慮したガンマ補正等を施した後、RGB各色の画像データをD/A変換して、画像信号40R、40G、40Bを生成し、これらの信号を液晶パネルAAに供給する。
【0025】
<1−2:画像表示領域>
次に、画像表示領域Aには、図1に示されるように、m(mは2以上の自然数)本の走査線2が、X方向に沿って平行に配列して形成される一方、n(nは2以上の自然数)本のデータ線3が、Y方向に沿って平行に配列して形成されている。そして、走査線2とデータ線3との交差付近においては、TFT50のゲートが走査線2に接続される一方、TFT50のソースがデータ線3に接続されるとともに、TFT50のドレインが画素電極6に接続される。そして、各画素は、画素電極6と、対向基板に形成される対向電極(後述する)と、これら両電極間に挟持された液晶とによって構成される。この結果、走査線2とデータ線3との各交差に対応して、画素はマトリクス状に配列されることとなる。
【0026】
また、TFT50のゲートが接続される各走査線2には、走査信号Y1、Y2、…、Ymが、パルス的に線順次で印加されるようになっている。このため、ある走査線2に走査信号が供給されると、当該走査線に接続されるTFT50がオンするので、データ線3から所定のタイミングで供給される画像信号X1、X2、…、Xnは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
【0027】
各画素に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和されるので、液晶装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となる。
【0028】
また、保持された画像信号がリークするのを防ぐために、蓄積容量51が、画素電極6と対向電極との間に形成される液晶容量と並列に付加される。例えば、画素電極6の電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ蓄積容量51により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【0029】
<1−3:走査線駆動回路>
図2は走査線駆動回路100の回路図である。走査線駆動回路100は、シフトレジスタ部110と論理演算部120とを備える。シフトレジスタ部110は、m+1個のシフト単位回路UA0、UA1、…、UAmを備える。各シフト単位回路UA0、UA1、…、UAmは、同様に構成されている。以下の説明では、一般的にシフト単位回路を説明する場合には、添え字を省略して単に「UA」と記載する。
【0030】
シフト単位回路UAは、TFT111、TFT112、容量素子113、並びにインバータINV1及びINV2を備える。TFT111がオン状態のとき信号入力が許され、オフ状態のとき信号入力が拒否される。従って、TFT111は、信号をシフト単位回路UAに取り込むためのスイッチング素子として機能する。また、TFT112、インバータINV1及びインバータINV2は、論理回路を構成する。この論理回路は、TFT112がオフ状態のとき正転回路として機能する一方、TFT112がオン状態のときラッチ回路として機能する。さらに、容量素子113は、一方の端子がTFT111と論理回路との接続点に接続され、他方の端子が電位線に接続される。電位線は、その電位が一定に保たれている。この例では、走査線駆動回路100に電力を供給する電源ラインである。
【0031】
TFT111がオン状態からオフ状態へ切り替わると、TFT111からキャリアが流れ出す。図3に、キャリアの移動の様子を示す。この例では、容量素子113の容量値をC1、TFT112の入力容量値をC2、インバータINV1の入力容量値をC3とし、TFT111がオン状態からオフ状態へ切り替わったときに電荷量QのキャリアがTFT111から流れ出すものとする。この場合、容量素子113に流れ込む電荷量をQ1、TFT112に流れ込む電荷量をQ2、インバータINV1に流れ込む電荷量をQ3とすれば、Q1、Q2、Q3は、以下の式で与えられる。
Q1=Q・C1/(C1+C2+C3)
Q2=Q・C2/(C1+C2+C3)
Q3=Q・C3/(C1+C2+C3)
【0032】
容量値C1、C2及びC3に比例して、流れ込む電荷量Q1、Q2、及びQ3が定まる。従って、容量素子113を設けることによって、TFT112及びインバータINV1に流れ込む電荷量Q2及びQ3を減らすことができる。この結果、TFT111がオン状態からオフ状態へ切り替わるときに発生するノイズレベルを低減して、シフトレジスタ部110を安定して動作させることが可能となる。
【0033】
ここで、容量素子113の容量値C1は、TFT111がオン状態からオフ状態へ遷移する場合に、TFT111から流れ出るキャリアによって論理回路が誤動作しない範囲内に設定されることが好ましい。具体的には、100fF以上であることが好ましい。但し、無制限に容量値を大きくすると、シフト単位回路UAに入力される信号波形が鈍ってしまい信号が遅延する。最悪の場合は、入力信号がインバータINV1の閾値を越えることができず信号が転送できなくなる。そこで、TFT111のオン抵抗値と容量値C1によって定まる時定数によってシフト動作に支障をきたさない範囲内に容量値C1を設定することが好ましい。
【0034】
説明を図2に戻す。シフトレジスタ部110を構成する各シフト単位回路UA0〜UAmのうち、Y転送開始パルスDYの入力側から見て、奇数番目のシフト単位回路UA0、UA2、…には第1Yクロック信号YCK1がTFT111のゲートに供給され、偶数番目のシフト単位回路UA1、UA2、…には第2Yクロック信号YCK1がTFT111のゲートに供給される。また、TFT112のゲートには、Yイネーブル信号YENが供給される。
【0035】
次に、論理演算部120は、m個の論理演算単位回路UB1、UB2、…、UBmを備える。各論理演算単位回路UB1、UB2、…、UBmは、同様に構成されている。以下の説明では、一般的に論理演算単位回路を説明する場合には、添え字を省略して単に「UB」と記載する。
【0036】
k(kは1以上m以下の自然数)番目の論理演算単位回路UBkは、シフト単位回路UAkに対応しており、シフト単位回路UAkの入力信号と出力信号が供給される。論理演算単位回路UBは、ナンド回路121と、その出力信号を反転するインバータ122と、一方の入力端子にインバータ122の出力信号が供給され他方の入力端子にYイネーブル信号YENが供給されるアンド回路123を備える。
【0037】
図4に走査線駆動回路100の動作を説明するためのタイミングチャートを示す。Y転送開始パルスDYのアクティブ期間において、第1Yクロック信号YCK1がローレベルからハイレベル(アクティブ)になると(時刻t1)、シフト単位回路UA0のTFT111がオフ様態からオン状態へ移行する。このとき、接続点Aの電位はハイレベルとなる。
【0038】
そして、時刻t2において、第1Yクロック信号YCK1がハイレベルからローレベルに変化すると、TFT111がオフ状態となる。このとき、TFT111から流れ出るキャリアの大半は容量素子113に流れ込む。このため、インバータINV1が誤動作することはない。また、時刻t2から時刻t3までの期間においては、Yイネーブル信号YENがハイレベルとなるので、TFT112がオン状態となり、インバータINV2の出力信号がインバータ1NV1の入力端子にフィードバックされる。これにより、TFT112、インバータINV1及びインバータINV2は、ラッチ回路として機能し、接続点Aの電位はハイレベルに維持される。
【0039】
また、時刻t3において、第2Yクロック信号YCK2がローレベルからハイレベルへ遷移すると、シフト単位回路UA1のTFT111がオン状態となる。すると、前段の出力信号がシフト単位回路UA1に取り込まれ、接続点Bの電位がローレベルからハイレベルへ変化する。
【0040】
この後、時刻t5に至ると、第1Yクロック信号YCK1が再びローレベルからハイレベルに遷移し、Y転送開始パルスDYのレベルがシフト単位回路UA0に取り込まれる共に、シフト単位回路UA1の出力信号がシフト単位回路UA2に取り込まれる。この結果、接続点Aの電位がハイレベルからローレベルに変化すると共に、接続点Cの電位がローレベルからハイレベルに変化する。このようにして、各シフト単位回路UA0、UA1、…の出力信号が順次転送されていく。
【0041】
また、論理演算単位回路UB1のインバータ122の出力信号Dは、シフト単位回路UA1の入力信号(接続点Aの電位に相当)と出力信号(接続点Bの電位に相当)との論理積として与えられるから、時刻t3から時刻5までの期間にハイレベルとなる。さらに、論理演算単位回路UB2のインバータ122の出力信号Eは、シフト単位回路UA2の入力信号(接続点Bの電位に相当)と出力信号(接続点Cの電位に相当)との論理積として与えられるから、時刻t5から時刻7までの期間にハイレベルとなる。
【0042】
次に、走査信号Y1は、出力信号DとYイネーブル信号YENとの論理積として与えられるから、時刻t4から時刻t5までの期間にハイレベルとなる。また、走査信号Y2は、出力信号EとYイネーブル信号YENとの論理積として与えられるから、時刻t6から時刻t7までの期間にハイレベルとなる。
【0043】
このようにして、排他的にアクティブとなる走査信号Y1、Y2、…が順次生成される。ここで、アンド回路122を用いて走査信号Y1、Y2、…のアクティブ期間を制限したのは、タイミング的に隣り合う走査信号が同時にアクティブになることを回避するためである。なお、アンド回路122の後段にレベルシフト回路及びバッファを設け、バッファの出力信号を各走査線3に供給してもよいことは勿論である。
【0044】
<1−4:データ線駆動回路>
図5はデータ線駆動回路200の回路図である。データ線駆動回路200は、シフトレジスタ部210と論理演算部220とを備える。シフトレジスタ部210は、n+1個のシフト単位回路UA0、UA1、…、UAnを備える。各シフト単位回路UA0、UA1、…、UAnは、上述した走査線駆動回路100のシフト単位回路UAと同様に構成されている。また、論理演算部220は、n個の論理演算単位回路UB1、UB2、…、UBnを備える。各論理演算単位回路UB1、UB2、…、UBnは、上述した走査線駆動回路100の論理演算単位回路UBと同様に構成されている。
【0045】
したがって、データ線駆動回路200は、上述した走査線駆動回路100と同様に、TFT111がオン状態からオフ状態へ移行するときにTFT111から流れ出るキャリアを容量素子113に蓄積することができるので、ノイズレベルを低減して、高い信頼性の下に動作させることができる。
【0046】
そして、データ線駆動回路200によって生成された各サンプリング信号SR1〜SRnは、図1に示すサンプリング回路240に供給される。サンプリング回路240は、n個のスイッチSW1〜SWnを備える。各スイッチSW1〜SWnは、TFTによって構成されている。そして、ゲートに供給される各サンプリング信号SR1〜SRnが順次アクティブになると、各スイッチSW1〜SWnが順次オン状態となる。すると、画像信号供給線L1〜L3を介して供給される画像信号40R、40G、40Bがサンプリングされ、各データ線3に順次供給される。
【0047】
<1−5:液晶パネルの構成例>
次に、上述した電気的構成に係る液晶パネルの全体構成について図6及び図7を参照して説明する。ここで、図6は、液晶パネルAAの構成を示す斜視図であり、図7は、図6におけるZ−Z’線断面図である。
【0048】
これらの図に示されるように、液晶パネルAAは、画素電極6等が形成されたガラスや半導体等の素子基板151と、共通電極158等が形成されたガラス等の透明な対向基板152とを、スペーサ153が混入されたシール材154によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶155を封入した構造となっている。なお、シール材154は、対向基板152の基板周辺に沿って形成されるが、液晶155を封入するために一部が開口している。このため、液晶155の封入後に、その開口部分が封止材156によって封止されている。
【0049】
ここで、素子基板151の対向面であって、シール材154の外側一辺においては、上述したデータ線駆動回路200が形成されて、Y方向に延在するデータ線3を駆動する構成となっている。さらに、この一辺には複数の接続電極157が形成されて、タイミング発生回路300からの各種信号や画像信号40R、40G、40Bを入力する構成となっている。また、この一辺に隣接する一辺には、走査線駆動回路100が形成されて、X方向に延在する走査線2をそれぞれ両側から駆動する構成となっている。
【0050】
一方、対向基板152の共通電極158は、素子基板151との貼合部分における4隅のうち、少なくとも1箇所において設けられた導通材によって、素子基板151との電気的導通が図られている。ほかに、対向基板152には、液晶パネルAAの用途に応じて、例えば、第1に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第2に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第3に、液晶パネルAAに光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板152に設けられる。
【0051】
くわえて、素子基板151および対向基板152の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板(図示省略)がそれぞれ設けられる。ただし、液晶155として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【0052】
なお、データ線駆動回路200、走査線駆動回路100等の周辺回路の一部または全部を、素子基板151に形成する替わりに、例えば、TAB(Tape Automated Bonding)技術を用いてフィルムに実装された駆動用ICチップを、素子基板151の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ICチップ自体を、COG(Chip On Grass)技術を用いて、素子基板151の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【0053】
<1−6:TFT111及び容量素子113の構成例>
次に、上述した走査線駆動回路100及びデータ線駆動回路200のシフト単位回路UAに含まれるTFT111及び容量素子113の構成例について説明する。図8は、TFT111及び容量素子113に係る液晶パネルAAの一部断面図である。
【0054】
まず、素子基板151の上に、プレーナプロセスを利用して、半導体層(50A〜50C)を形成する。このうち、ソース領域50Aとドレイン領域50Bにはイオンドープが施され、高濃度不純物領域が形成される。半導体層(50A〜50C)の上にはゲート絶縁膜160が形成される。次に、ゲート電極51及び電位線52が同時に形成される。具体的には、スパッタ処理等により、アルミニウム等の導電材料を積層し、フォトリソグラフィ工程、エッチング工程等によりパターニングを施す。次に、ゲート電極51及び電位線52の上から層間絶縁膜161を形成し、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより、あるいは、ウエットエッチングによりコンタクトホールを形成する。そして、ソース電極53及びドレイン電極54をパターニングする。
【0055】
TFT111は、半導体層(50A〜50C)、ソース電極53、ゲート電極51、及びドレイン電極54を備える。ソース電極53には、前段のシフト単位回路UAの出力信号が供給される。ゲート電極51には第1Yクロック信号YCK1、第2Yクロック信号YCK2、第1Xクロック信号XCK1、又は第2Xクロック信号XCK2が供給される。さらに、ドレイン電極54は、TFT112(図示せず)に接続される。
【0056】
また、容量素子113は、TFT111のドレイン領域50Cの一部とゲート絶縁膜160を介して対向する電位線113によって形成される。即ち、ドレイン領域50CがTFT111と容量素子113の接続点となる。
【0057】
このようにして走査線駆動回路100及びデータ線駆動回路200が形成されるが、これらは画像領域Aに形成されるTFT50と同じプロセスで同時に形成される。これにより、液晶パネルAAに走査線駆動回路100及びデータ線駆動回路200を組み込むことができる。
【0058】
<2.応用例>
<2−1:素子基板の構成など>
上述した各実施形態においては、液晶パネルの素子基板151をガラス等の透明な絶縁性基板により構成して、当該基板上にシリコン薄膜を形成するとともに、当該薄膜上にソース、ドレイン、チャネルが形成されたTFTによって、画素のスイッチング素子(TFT50)やデータ線駆動回路200、および走査線駆動回路100の素子を構成するものとして説明したが、本発明はこれに限られるものではない。
【0059】
例えば、素子基板151を半導体基板により構成して、当該半導体基板の表面にソース、ドレイン、チャネルが形成された絶縁ゲート型電界効果トランジスタによって、画素のスイッチング素子や各種の回路の素子を構成しても良い。このように素子基板151を半導体基板により構成する場合には、透過型の表示パネルとして用いることができないため、画素電極6をアルミニウムなどで形成して、反射型として用いられることとなる。また、単に、素子基板151を透明基板として、画素電極6を反射型にしても良い。
【0060】
さらに、上述した実施の形態にあっては、画素のスイッチング素子を、TFTで代表される3端子素子として説明したが、ダイオード等の2端子素子で構成しても良い。ただし、画素のスイッチング素子として2端子素子を用いる場合には、走査線2を一方の基板に形成し、データ線3を他方の基板に形成するとともに、2端子素子を、走査線2またはデータ線3のいずれか一方と、画素電極との間に形成する必要がある。この場合、画素は、走査線2とデータ線3との間に直列接続された二端子素子と、液晶とから構成されることとなる。
【0061】
また、本発明は、アクティブマトリクス型液晶表示装置として説明したが、これに限られず、STN(Super Twisted Nematic)液晶などを用いたパッシィブ型にも適用可能である。さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う表示装置にも適用可能である。すなわち、本発明は、上述した液晶装置と類似の構成を有するすべての電気光学装置に適用可能である。
【0062】
<2−2:電子機器>
次に、上述した液晶装置を各種の電子機器に適用される場合について説明する。
<2−2−1:プロジェクタ>
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図9は、プロジェクタの構成例を示す平面図である。
【0063】
この図に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
【0064】
液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶パネルAAと同等であり、画像信号処理回路(図示省略)から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
【0065】
ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
【0066】
なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【0067】
<2−2−2:モバイル型コンピュータ>
次に、この液晶パネルを、モバイル型のパーソナルコンピュータに適用した例について説明する。図10は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶パネル1005の背面にバックライトを付加することにより構成されている。
【0068】
<2−2−3:携帯電話>
さらに、この液晶パネルを、携帯電話に適用した例について説明する。図11は、この携帯電話の構成を示す斜視図である。図において、携帯電話1300は、複数の操作ボタン1302とともに、反射型の液晶パネル1005を備えるものである。この反射型の液晶パネル1005にあっては、必要に応じてその前面にフロントライトが設けられる。
【0069】
なお、図9〜図11を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【図面の簡単な説明】
【図1】本発明に係る液晶装置AAの全体構成を示すブロック図である。
【図2】同装置の走査線駆動回路100の詳細な構成を示す回路図である。
【図3】TFT111がオン状態からオフ状態へ切り替わり時におけるキャリアの移動の様子を示す説明図である。
【図4】走査線駆動回路100のタイミングチャートである。
【図5】データ線駆動回路200の構成を示す回路図である。
【図6】同液晶パネルの構造を説明するための斜視図である。
【図7】同液晶パネルの構造を説明するための一部断面図である。
【図8】TFT111及び容量素子113に係る液晶パネルAAの一部断面図である。
【図9】同液晶装置を適用した電子機器の一例たるビデオプロジェクタの断面図である。
【図10】同液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図11】同液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
2…走査線、3…データ線、6…画素電極(画素)、50…TFT(画素)、100…走査線駆動回路、200…データ線駆動回路、110、210…シフトレジスタ部(シフトレジスタ)、111…TFT(スイチィング素子)、112…TFT(論理回路)、INV1,INV2…TFT(論理回路)、UA…シフト単位回路。
【発明の属する技術分野】
本発明は、電気光学パネルを駆動するために用いられるシフトレジスタ、これを用いたデータ線駆動回路および走査線駆動回路等に関する。
【0002】
【従来の技術】
従来の電気光学装置、例えば、液晶装置の駆動回路は、画像表示領域に配線されたデータ線や走査線などに、データ線信号や走査信号などを所定タイミングで供給するための走査線駆動回路やデータ線駆動回路などから構成されている。
【0003】
走査線駆動回路は、垂直走査期間の最初に供給される転送信号をクロック信号に応じて順次シフトするシフトレジスタを備えている。また、データ線駆動回路は、水平走査期間の最初に供給される転送信号をクロック信号に応じて順次シフトするシフトレジスタを備えている。
【0004】
このようなシフトレジスタは、複数の基本ユニットが縦続接続されて構成されている(例えば、特許文献1及び特許文献2)。そして、各基本ユニットの入力段に、トランジスタで構成されるスイッチ回路を設けて、そのオン状態とオフ状態とを制御することによって、入力信号の取り込みを制御することがある。
【0005】
【特許文献1】
特開平7−239676号公報(図1)
【0006】
【特許文献2】
特開平9−55510号公報(図5)
【0007】
【発明が解決しようとする課題】
しかし、スイッチ回路をオン状態からオフ状態へ変化させると、トランジスタのドレイン領域或いはソース領域に蓄積されていたキャリアが後段の回路素子に移動して、後段の回路が誤動作することがある。これは、後段の回路の入力容量にキャリアが移動することによって電圧が発生し、この電圧がノイズとして作用するからである。
【0008】
本発明は、上述した事情に鑑みてなされたものであり、誤動作を防止し、高い信頼性の下に安定した動作を実現できるシフトレジスタ等を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るシフトレジスタは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素を有する電気光学パネルを駆動する駆動回路に用いられ、開始パルスをクロック信号に同期して順次シフトする縦続接続された複数のシフト単位回路を備えるものであって、前記シフト単位回路は、前記入力端子、出力端子、及び前記クロック信号が供給される制御端子を備えるスイッチング素子と、前記スイッチング素子の出力端子と一方の端子が接続され、他方の端子が電位線に接続される容量素子と、前記スイッチング素子の出力端子と接続される論理回路とを備え、前記開始パルス又は前段のシフト単位回路から出力される出力信号が当該シフト単位回路の入力信号として前記スイッチング素子の入力端子に供給され、前記論理回路の出力信号が当該シフト単位回路の出力信号として出力されることを特徴とする。
【0010】
この発明によれば、スイッチング素子と論理回路の接続点に容量素子が接続されているから、スイッチング素子がオン状態からオフ状態へ切り替わったとき、スイッチング素子から流れ出るキャリアが容量素子と論理回路の入力容量に分割されることになる。従って、論理回路の入力容量に流れ込むキャリアの量を低減することができる。この結果、ノイズレベルを低減して誤動作を改善することが可能となる。
【0011】
ここで、前記容量素子の容量値は、前記スイッチング素子がオン状態からオフ状態へ遷移する場合に前記スイッチング素子から流れ出るキャリアによって前記論理回路が誤動作しない範囲内に設定されることが好ましい。スイッチング素子のサイズ及びその動作電圧によって、スイッチング素子がオン状態からオフ状態へ遷移した場合にスイッチング素子から流れ出るキャリアの量が定まる。そして、論理回路の入力容量値と容量素子の容量値によって、論理回路に流れ込むキャリアの量とノイズレベルが定まる。従って、容量素子の容量値を大きくするほど、ノイズレベルが下がり、誤動作を防止することができる。そこで、誤動作が発生しないように容量素子の容量値を定めることができ、これにより、高い信頼性の下に動作するシフトレジスタを提供できる。例えば、容量素子の容量値は100fF以上であることが好ましい。
【0012】
また、前記容量素子の容量値は、前記スイッチング素子がオン状態からオフ状態へ遷移する場合に前記スイッチング素子から流れ出るキャリアによって前記論理回路が誤動作せず、且つ、前記スイッチング素子のオン抵抗値と前記容量素子の容量値によって定まる時定数によってシフト動作に支障をきたさない範囲内に設定されることが好ましい。容量素子の容量値を大きくすると、ノイズレベルは低下するが、スイッチング素子のオン抵抗値と容量素子の容量値によって定まる時定数によって各シフト単位回路の入力信号波形が鈍る。そして、その程度が大きいと、ついには論理回路を構成する素子の閾値を超えることができなくなり、シフト動作に支障をきたすことになる。この発明によれば、容量素子の容量値は、論理回路が誤動作せず、且つ、シフト動作に支障をきたさない範囲内に設定されるから、高い信頼性の下に動作するシフトレジスタを提供できる。
【0013】
また、前記スイッチング素子は薄膜トランジスタであって、ソース領域、ゲート領域、及びドレイン領域を含む半導体層と、前記半導体層の上に形成された絶縁膜と、前記絶縁膜の上に形成されたゲート電極と、スルーホールを介して前記ソース領域と接続されるソース電極と、スルーホールを介して前記ドレイン領域と接続されるドレイン電極とを備え、前記ゲート電極は前記制御端子であり、前記ソース電極又は前記ドレイン電極のうち一方は前記入力端子であり、他方は前記出力端子であり、前記容量素子は、前記出力端子に対応する電極と接続される前記半導体層の領域と前記絶縁膜上に形成される前記電位線との間に形成されることが好ましい。この発明によれば、スイッチング素子から離れた箇所に容量素子を形成できるので、レイアウトの自由度を増加させることができる。また、半導体層の領域は容量素子の一方の端子となるので、特別な配線が不要になる。
【0014】
また、より具体的には、クロック信号は、周期が同一で位相が異なる第1クロック信号及び第2クロック信号からなり、奇数番目のシフト単位回路に含まれる前記スイッチング素子の制御端子には前記第1クロック信号が供給される一方、偶数番目のシフト単位回路に含まれる前記スイッチング素子の制御端子には前記第2クロック信号が供給されることが好ましい。
【0015】
さらに、前記論理回路は、縦続接続された第1反転回路及び第2反転回路と、前記第1反転回路の入力端子と前記第2反転回路の出力端子との間に設けられ、前記第1クロック信号が非アクティブ又は前記第2クロック信号が非アクティブのときオン状態となり、前記第1クロック信号又は前記第2クロック信号の少なくとも一方がアクティブのときオフ状態となるスイッチング素子とを備えることが好ましい。この論理回路は、第1クロック信号又は第2クロック信号の少なくとも一方がアクティブのときに正転回路として作用し、第1クロック信号が非アクティブ又は第2クロック信号が非アクティブのときにラッチ回路として作用する。例えば、第1クロック信号及び第2クロック信号は、ハイレベルにおいてアクティブとなる。
【0016】
次に、本発明に係る走査線駆動回路は、上述したシフトレジスタと、前記シフト単位回路の入力信号と出力信号との論理積に基づいて、排他的にアクティブとなる各選択信号を生成する論理演算回路とを備え、前記各選択信号に基づいて前記各走査線を駆動することを特徴とする。この発明によれば、信頼性の高いシフトレジスタを用いるから、走査線を誤動作なく駆動することが可能となる。
【0017】
次に、本発明に係るデータ線駆動回路は、上述したシフトレジスタと、前記シフト単位回路の入力信号と出力信号との論理積に基づいて、排他的にアクティブとなる各選択信号を生成する論理演算回路とを備え、入力画像信号をサンプリングするための信号として前記各選択信号を出力することを特徴とする。この発明によれば、信頼性の高いシフトレジスタを用いるから、データ線を誤動作なく駆動することが可能となる。
【0018】
次に、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素を有する画素領域と、上述した走査線駆動回路と、前記データ線を駆動するためのデータ線駆動回路とを備えたことを特徴とする。あるいは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素を有する画素領域と、前記走査線を駆動するための走査線駆動回路と上述したデータ線駆動回路とを備えるものであってもよい。これらの発明によれば、信頼性の高い駆動回路を備えるから、表示画像の品質を向上させることが可能となる。また、これらの構成によれば、電気光学装置上に駆動回路が作り込まれるものとなる。この場合、画素領域に構成されるスイッチング素子は薄膜トランジスタであり、駆動回路も薄膜トランジスタで構成することが望ましい。
【0019】
次に、本発明に係る電子機器は、上述した電気光学装置を備えたことを特徴とするものであり、例えば、ビデオカメラに用いられるビューファインダ、携帯電話機、ノート型コンピュータ、ビデオプロジェクタ等が該当する。
【0020】
【発明の実施の形態】
<1:液晶装置の全体構成>
まず、本発明に係る電気光学装置として、電気光学材料として液晶を用いた液晶装置を一例にとって説明する。液晶装置は、主要部として液晶パネルAAを備える。液晶パネルAAは、スイッチング素子として薄膜トランジスタ(Thin Film Transistor:以下、「TFT」と称する)を形成した素子基板と対向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、この間隙に液晶が挟持されている。
【0021】
図1は実施形態に係る液晶装置の全体構成を示すブロック図である。この液晶装置は、液晶パネルAA、タイミング発生回路300および画像処理回路400を備える。液晶パネルAAは、その素子基板上に画像表示領域A、走査線駆動回路100、データ線駆動回路200、サンプリング回路240および画像信号供給線L1〜L3を備える。走査線駆動回路100、データ線駆動回路200、及びサンプリング回路240を構成するトランジスタは、画像表示領域Aにおけるトランジスタと同一のプロセスで同時に形成される。
【0022】
この液晶装置に供給される入力画像データDは、例えば、3ビットパラレルの形式である。タイミング発生回路300は、入力画像データDに同期して第1Yクロック信号YCK1、第2Yクロック信号YCK2、Yイネーブル信号YEN、Y転送開始パルスDYを生成して、走査線駆動回路100に供給する。また、タイミング発生回路300は、入力画像データDに同期して第1Xクロック信号XCK1、第2Xクロック信号XCK2、Xイネーブル信号XEN、X転送開始パルスDXを生成して、データ線駆動回路200に供給する。さらに、タイミング発生回路300は、画像処理回路400を制御する各種のタイミング信号を生成し、これを出力する。
【0023】
ここで、第1Yクロック信号YCK1は所定周期の信号であり、その1周期が2水平走査期間に相当する。第2Yクロック信号YCK2は第1Yクロック信号YCK1と位相が180度ずれた信号である。また、Yイネーブル信号YENは、第1Yクロック信号YCK1と第2Yクロック信号YCK2との論理和を反転したものである。第1Xクロック信号XCK1は、所定周期の信号であり、その1周期がデータ線3の選択期間の2倍となっている。第2Xクロック信号XCK2は第1Xクロック信号XCK1と位相が180度ずれた信号である。Xイネーブル信号XENは、第1Xクロック信号XCK1と第2Xクロック信号XCK2との論理和を反転したものである。また、Y転送開始パルスDYは走査線2の選択開始を指示するパルスであり、一方、X転送開始パルスDXはデータ線3の選択開始を指示するパルスである。
【0024】
画像処理回路400は、入力画像データDに、液晶パネルの光透過特性を考慮したガンマ補正等を施した後、RGB各色の画像データをD/A変換して、画像信号40R、40G、40Bを生成し、これらの信号を液晶パネルAAに供給する。
【0025】
<1−2:画像表示領域>
次に、画像表示領域Aには、図1に示されるように、m(mは2以上の自然数)本の走査線2が、X方向に沿って平行に配列して形成される一方、n(nは2以上の自然数)本のデータ線3が、Y方向に沿って平行に配列して形成されている。そして、走査線2とデータ線3との交差付近においては、TFT50のゲートが走査線2に接続される一方、TFT50のソースがデータ線3に接続されるとともに、TFT50のドレインが画素電極6に接続される。そして、各画素は、画素電極6と、対向基板に形成される対向電極(後述する)と、これら両電極間に挟持された液晶とによって構成される。この結果、走査線2とデータ線3との各交差に対応して、画素はマトリクス状に配列されることとなる。
【0026】
また、TFT50のゲートが接続される各走査線2には、走査信号Y1、Y2、…、Ymが、パルス的に線順次で印加されるようになっている。このため、ある走査線2に走査信号が供給されると、当該走査線に接続されるTFT50がオンするので、データ線3から所定のタイミングで供給される画像信号X1、X2、…、Xnは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
【0027】
各画素に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和されるので、液晶装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となる。
【0028】
また、保持された画像信号がリークするのを防ぐために、蓄積容量51が、画素電極6と対向電極との間に形成される液晶容量と並列に付加される。例えば、画素電極6の電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ蓄積容量51により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【0029】
<1−3:走査線駆動回路>
図2は走査線駆動回路100の回路図である。走査線駆動回路100は、シフトレジスタ部110と論理演算部120とを備える。シフトレジスタ部110は、m+1個のシフト単位回路UA0、UA1、…、UAmを備える。各シフト単位回路UA0、UA1、…、UAmは、同様に構成されている。以下の説明では、一般的にシフト単位回路を説明する場合には、添え字を省略して単に「UA」と記載する。
【0030】
シフト単位回路UAは、TFT111、TFT112、容量素子113、並びにインバータINV1及びINV2を備える。TFT111がオン状態のとき信号入力が許され、オフ状態のとき信号入力が拒否される。従って、TFT111は、信号をシフト単位回路UAに取り込むためのスイッチング素子として機能する。また、TFT112、インバータINV1及びインバータINV2は、論理回路を構成する。この論理回路は、TFT112がオフ状態のとき正転回路として機能する一方、TFT112がオン状態のときラッチ回路として機能する。さらに、容量素子113は、一方の端子がTFT111と論理回路との接続点に接続され、他方の端子が電位線に接続される。電位線は、その電位が一定に保たれている。この例では、走査線駆動回路100に電力を供給する電源ラインである。
【0031】
TFT111がオン状態からオフ状態へ切り替わると、TFT111からキャリアが流れ出す。図3に、キャリアの移動の様子を示す。この例では、容量素子113の容量値をC1、TFT112の入力容量値をC2、インバータINV1の入力容量値をC3とし、TFT111がオン状態からオフ状態へ切り替わったときに電荷量QのキャリアがTFT111から流れ出すものとする。この場合、容量素子113に流れ込む電荷量をQ1、TFT112に流れ込む電荷量をQ2、インバータINV1に流れ込む電荷量をQ3とすれば、Q1、Q2、Q3は、以下の式で与えられる。
Q1=Q・C1/(C1+C2+C3)
Q2=Q・C2/(C1+C2+C3)
Q3=Q・C3/(C1+C2+C3)
【0032】
容量値C1、C2及びC3に比例して、流れ込む電荷量Q1、Q2、及びQ3が定まる。従って、容量素子113を設けることによって、TFT112及びインバータINV1に流れ込む電荷量Q2及びQ3を減らすことができる。この結果、TFT111がオン状態からオフ状態へ切り替わるときに発生するノイズレベルを低減して、シフトレジスタ部110を安定して動作させることが可能となる。
【0033】
ここで、容量素子113の容量値C1は、TFT111がオン状態からオフ状態へ遷移する場合に、TFT111から流れ出るキャリアによって論理回路が誤動作しない範囲内に設定されることが好ましい。具体的には、100fF以上であることが好ましい。但し、無制限に容量値を大きくすると、シフト単位回路UAに入力される信号波形が鈍ってしまい信号が遅延する。最悪の場合は、入力信号がインバータINV1の閾値を越えることができず信号が転送できなくなる。そこで、TFT111のオン抵抗値と容量値C1によって定まる時定数によってシフト動作に支障をきたさない範囲内に容量値C1を設定することが好ましい。
【0034】
説明を図2に戻す。シフトレジスタ部110を構成する各シフト単位回路UA0〜UAmのうち、Y転送開始パルスDYの入力側から見て、奇数番目のシフト単位回路UA0、UA2、…には第1Yクロック信号YCK1がTFT111のゲートに供給され、偶数番目のシフト単位回路UA1、UA2、…には第2Yクロック信号YCK1がTFT111のゲートに供給される。また、TFT112のゲートには、Yイネーブル信号YENが供給される。
【0035】
次に、論理演算部120は、m個の論理演算単位回路UB1、UB2、…、UBmを備える。各論理演算単位回路UB1、UB2、…、UBmは、同様に構成されている。以下の説明では、一般的に論理演算単位回路を説明する場合には、添え字を省略して単に「UB」と記載する。
【0036】
k(kは1以上m以下の自然数)番目の論理演算単位回路UBkは、シフト単位回路UAkに対応しており、シフト単位回路UAkの入力信号と出力信号が供給される。論理演算単位回路UBは、ナンド回路121と、その出力信号を反転するインバータ122と、一方の入力端子にインバータ122の出力信号が供給され他方の入力端子にYイネーブル信号YENが供給されるアンド回路123を備える。
【0037】
図4に走査線駆動回路100の動作を説明するためのタイミングチャートを示す。Y転送開始パルスDYのアクティブ期間において、第1Yクロック信号YCK1がローレベルからハイレベル(アクティブ)になると(時刻t1)、シフト単位回路UA0のTFT111がオフ様態からオン状態へ移行する。このとき、接続点Aの電位はハイレベルとなる。
【0038】
そして、時刻t2において、第1Yクロック信号YCK1がハイレベルからローレベルに変化すると、TFT111がオフ状態となる。このとき、TFT111から流れ出るキャリアの大半は容量素子113に流れ込む。このため、インバータINV1が誤動作することはない。また、時刻t2から時刻t3までの期間においては、Yイネーブル信号YENがハイレベルとなるので、TFT112がオン状態となり、インバータINV2の出力信号がインバータ1NV1の入力端子にフィードバックされる。これにより、TFT112、インバータINV1及びインバータINV2は、ラッチ回路として機能し、接続点Aの電位はハイレベルに維持される。
【0039】
また、時刻t3において、第2Yクロック信号YCK2がローレベルからハイレベルへ遷移すると、シフト単位回路UA1のTFT111がオン状態となる。すると、前段の出力信号がシフト単位回路UA1に取り込まれ、接続点Bの電位がローレベルからハイレベルへ変化する。
【0040】
この後、時刻t5に至ると、第1Yクロック信号YCK1が再びローレベルからハイレベルに遷移し、Y転送開始パルスDYのレベルがシフト単位回路UA0に取り込まれる共に、シフト単位回路UA1の出力信号がシフト単位回路UA2に取り込まれる。この結果、接続点Aの電位がハイレベルからローレベルに変化すると共に、接続点Cの電位がローレベルからハイレベルに変化する。このようにして、各シフト単位回路UA0、UA1、…の出力信号が順次転送されていく。
【0041】
また、論理演算単位回路UB1のインバータ122の出力信号Dは、シフト単位回路UA1の入力信号(接続点Aの電位に相当)と出力信号(接続点Bの電位に相当)との論理積として与えられるから、時刻t3から時刻5までの期間にハイレベルとなる。さらに、論理演算単位回路UB2のインバータ122の出力信号Eは、シフト単位回路UA2の入力信号(接続点Bの電位に相当)と出力信号(接続点Cの電位に相当)との論理積として与えられるから、時刻t5から時刻7までの期間にハイレベルとなる。
【0042】
次に、走査信号Y1は、出力信号DとYイネーブル信号YENとの論理積として与えられるから、時刻t4から時刻t5までの期間にハイレベルとなる。また、走査信号Y2は、出力信号EとYイネーブル信号YENとの論理積として与えられるから、時刻t6から時刻t7までの期間にハイレベルとなる。
【0043】
このようにして、排他的にアクティブとなる走査信号Y1、Y2、…が順次生成される。ここで、アンド回路122を用いて走査信号Y1、Y2、…のアクティブ期間を制限したのは、タイミング的に隣り合う走査信号が同時にアクティブになることを回避するためである。なお、アンド回路122の後段にレベルシフト回路及びバッファを設け、バッファの出力信号を各走査線3に供給してもよいことは勿論である。
【0044】
<1−4:データ線駆動回路>
図5はデータ線駆動回路200の回路図である。データ線駆動回路200は、シフトレジスタ部210と論理演算部220とを備える。シフトレジスタ部210は、n+1個のシフト単位回路UA0、UA1、…、UAnを備える。各シフト単位回路UA0、UA1、…、UAnは、上述した走査線駆動回路100のシフト単位回路UAと同様に構成されている。また、論理演算部220は、n個の論理演算単位回路UB1、UB2、…、UBnを備える。各論理演算単位回路UB1、UB2、…、UBnは、上述した走査線駆動回路100の論理演算単位回路UBと同様に構成されている。
【0045】
したがって、データ線駆動回路200は、上述した走査線駆動回路100と同様に、TFT111がオン状態からオフ状態へ移行するときにTFT111から流れ出るキャリアを容量素子113に蓄積することができるので、ノイズレベルを低減して、高い信頼性の下に動作させることができる。
【0046】
そして、データ線駆動回路200によって生成された各サンプリング信号SR1〜SRnは、図1に示すサンプリング回路240に供給される。サンプリング回路240は、n個のスイッチSW1〜SWnを備える。各スイッチSW1〜SWnは、TFTによって構成されている。そして、ゲートに供給される各サンプリング信号SR1〜SRnが順次アクティブになると、各スイッチSW1〜SWnが順次オン状態となる。すると、画像信号供給線L1〜L3を介して供給される画像信号40R、40G、40Bがサンプリングされ、各データ線3に順次供給される。
【0047】
<1−5:液晶パネルの構成例>
次に、上述した電気的構成に係る液晶パネルの全体構成について図6及び図7を参照して説明する。ここで、図6は、液晶パネルAAの構成を示す斜視図であり、図7は、図6におけるZ−Z’線断面図である。
【0048】
これらの図に示されるように、液晶パネルAAは、画素電極6等が形成されたガラスや半導体等の素子基板151と、共通電極158等が形成されたガラス等の透明な対向基板152とを、スペーサ153が混入されたシール材154によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶155を封入した構造となっている。なお、シール材154は、対向基板152の基板周辺に沿って形成されるが、液晶155を封入するために一部が開口している。このため、液晶155の封入後に、その開口部分が封止材156によって封止されている。
【0049】
ここで、素子基板151の対向面であって、シール材154の外側一辺においては、上述したデータ線駆動回路200が形成されて、Y方向に延在するデータ線3を駆動する構成となっている。さらに、この一辺には複数の接続電極157が形成されて、タイミング発生回路300からの各種信号や画像信号40R、40G、40Bを入力する構成となっている。また、この一辺に隣接する一辺には、走査線駆動回路100が形成されて、X方向に延在する走査線2をそれぞれ両側から駆動する構成となっている。
【0050】
一方、対向基板152の共通電極158は、素子基板151との貼合部分における4隅のうち、少なくとも1箇所において設けられた導通材によって、素子基板151との電気的導通が図られている。ほかに、対向基板152には、液晶パネルAAの用途に応じて、例えば、第1に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第2に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第3に、液晶パネルAAに光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板152に設けられる。
【0051】
くわえて、素子基板151および対向基板152の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板(図示省略)がそれぞれ設けられる。ただし、液晶155として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【0052】
なお、データ線駆動回路200、走査線駆動回路100等の周辺回路の一部または全部を、素子基板151に形成する替わりに、例えば、TAB(Tape Automated Bonding)技術を用いてフィルムに実装された駆動用ICチップを、素子基板151の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ICチップ自体を、COG(Chip On Grass)技術を用いて、素子基板151の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【0053】
<1−6:TFT111及び容量素子113の構成例>
次に、上述した走査線駆動回路100及びデータ線駆動回路200のシフト単位回路UAに含まれるTFT111及び容量素子113の構成例について説明する。図8は、TFT111及び容量素子113に係る液晶パネルAAの一部断面図である。
【0054】
まず、素子基板151の上に、プレーナプロセスを利用して、半導体層(50A〜50C)を形成する。このうち、ソース領域50Aとドレイン領域50Bにはイオンドープが施され、高濃度不純物領域が形成される。半導体層(50A〜50C)の上にはゲート絶縁膜160が形成される。次に、ゲート電極51及び電位線52が同時に形成される。具体的には、スパッタ処理等により、アルミニウム等の導電材料を積層し、フォトリソグラフィ工程、エッチング工程等によりパターニングを施す。次に、ゲート電極51及び電位線52の上から層間絶縁膜161を形成し、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより、あるいは、ウエットエッチングによりコンタクトホールを形成する。そして、ソース電極53及びドレイン電極54をパターニングする。
【0055】
TFT111は、半導体層(50A〜50C)、ソース電極53、ゲート電極51、及びドレイン電極54を備える。ソース電極53には、前段のシフト単位回路UAの出力信号が供給される。ゲート電極51には第1Yクロック信号YCK1、第2Yクロック信号YCK2、第1Xクロック信号XCK1、又は第2Xクロック信号XCK2が供給される。さらに、ドレイン電極54は、TFT112(図示せず)に接続される。
【0056】
また、容量素子113は、TFT111のドレイン領域50Cの一部とゲート絶縁膜160を介して対向する電位線113によって形成される。即ち、ドレイン領域50CがTFT111と容量素子113の接続点となる。
【0057】
このようにして走査線駆動回路100及びデータ線駆動回路200が形成されるが、これらは画像領域Aに形成されるTFT50と同じプロセスで同時に形成される。これにより、液晶パネルAAに走査線駆動回路100及びデータ線駆動回路200を組み込むことができる。
【0058】
<2.応用例>
<2−1:素子基板の構成など>
上述した各実施形態においては、液晶パネルの素子基板151をガラス等の透明な絶縁性基板により構成して、当該基板上にシリコン薄膜を形成するとともに、当該薄膜上にソース、ドレイン、チャネルが形成されたTFTによって、画素のスイッチング素子(TFT50)やデータ線駆動回路200、および走査線駆動回路100の素子を構成するものとして説明したが、本発明はこれに限られるものではない。
【0059】
例えば、素子基板151を半導体基板により構成して、当該半導体基板の表面にソース、ドレイン、チャネルが形成された絶縁ゲート型電界効果トランジスタによって、画素のスイッチング素子や各種の回路の素子を構成しても良い。このように素子基板151を半導体基板により構成する場合には、透過型の表示パネルとして用いることができないため、画素電極6をアルミニウムなどで形成して、反射型として用いられることとなる。また、単に、素子基板151を透明基板として、画素電極6を反射型にしても良い。
【0060】
さらに、上述した実施の形態にあっては、画素のスイッチング素子を、TFTで代表される3端子素子として説明したが、ダイオード等の2端子素子で構成しても良い。ただし、画素のスイッチング素子として2端子素子を用いる場合には、走査線2を一方の基板に形成し、データ線3を他方の基板に形成するとともに、2端子素子を、走査線2またはデータ線3のいずれか一方と、画素電極との間に形成する必要がある。この場合、画素は、走査線2とデータ線3との間に直列接続された二端子素子と、液晶とから構成されることとなる。
【0061】
また、本発明は、アクティブマトリクス型液晶表示装置として説明したが、これに限られず、STN(Super Twisted Nematic)液晶などを用いたパッシィブ型にも適用可能である。さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う表示装置にも適用可能である。すなわち、本発明は、上述した液晶装置と類似の構成を有するすべての電気光学装置に適用可能である。
【0062】
<2−2:電子機器>
次に、上述した液晶装置を各種の電子機器に適用される場合について説明する。
<2−2−1:プロジェクタ>
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図9は、プロジェクタの構成例を示す平面図である。
【0063】
この図に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
【0064】
液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶パネルAAと同等であり、画像信号処理回路(図示省略)から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
【0065】
ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
【0066】
なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【0067】
<2−2−2:モバイル型コンピュータ>
次に、この液晶パネルを、モバイル型のパーソナルコンピュータに適用した例について説明する。図10は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶パネル1005の背面にバックライトを付加することにより構成されている。
【0068】
<2−2−3:携帯電話>
さらに、この液晶パネルを、携帯電話に適用した例について説明する。図11は、この携帯電話の構成を示す斜視図である。図において、携帯電話1300は、複数の操作ボタン1302とともに、反射型の液晶パネル1005を備えるものである。この反射型の液晶パネル1005にあっては、必要に応じてその前面にフロントライトが設けられる。
【0069】
なお、図9〜図11を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【図面の簡単な説明】
【図1】本発明に係る液晶装置AAの全体構成を示すブロック図である。
【図2】同装置の走査線駆動回路100の詳細な構成を示す回路図である。
【図3】TFT111がオン状態からオフ状態へ切り替わり時におけるキャリアの移動の様子を示す説明図である。
【図4】走査線駆動回路100のタイミングチャートである。
【図5】データ線駆動回路200の構成を示す回路図である。
【図6】同液晶パネルの構造を説明するための斜視図である。
【図7】同液晶パネルの構造を説明するための一部断面図である。
【図8】TFT111及び容量素子113に係る液晶パネルAAの一部断面図である。
【図9】同液晶装置を適用した電子機器の一例たるビデオプロジェクタの断面図である。
【図10】同液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図11】同液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
2…走査線、3…データ線、6…画素電極(画素)、50…TFT(画素)、100…走査線駆動回路、200…データ線駆動回路、110、210…シフトレジスタ部(シフトレジスタ)、111…TFT(スイチィング素子)、112…TFT(論理回路)、INV1,INV2…TFT(論理回路)、UA…シフト単位回路。
Claims (11)
- 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素を有する電気光学パネルを駆動する駆動回路に用いられ、開始パルスをクロック信号に同期して順次シフトする縦続接続された複数のシフト単位回路を備えるシフトレジスタであって、
前記シフト単位回路は、
前記入力端子、出力端子、及び前記クロック信号が供給される制御端子を備えるスイッチング素子と、
前記スイッチング素子の出力端子と一方の端子が接続され、他方の端子に電位線に接続される容量素子と、
前記スイッチング素子の出力端子と接続される論理回路とを備え、
前記開始パルス又は前段のシフト単位回路から出力される出力信号が当該シフト単位回路の入力信号として前記スイッチング素子の入力端子に供給され、前記論理回路の出力信号が当該シフト単位回路の出力信号として出力される
ことを特徴とするシフトレジスタ。 - 前記容量素子の容量値は、前記スイッチング素子がオン状態からオフ状態へ遷移する場合に前記スイッチング素子から流れ出るキャリアによって前記論理回路が誤動作しない範囲内に設定されることを特徴とする請求項1に記載のシフトレジスタ。
- 前記容量素子の容量値は、前記スイッチング素子がオン状態からオフ状態へ遷移する場合に前記スイッチング素子から流れ出るキャリアによって前記論理回路が誤動作せず、且つ、前記スイッチング素子のオン抵抗値と前記容量素子の容量値によって定まる時定数によってシフト動作に支障をきたさない範囲内に設定されることを特徴とする請求項1に記載のシフトレジスタ。
- 前記スイッチング素子は薄膜トランジスタであって、ソース領域、ゲート領域、及びドレイン領域を含む半導体層と、前記半導体層の上に形成された絶縁膜と、前記絶縁膜の上に形成されたゲート電極と、スルーホールを介して前記ソース領域と接続されるソース電極と、スルーホールを介して前記ドレイン領域と接続されるドレイン電極とを備え、前記ゲート電極は前記制御端子であり、前記ソース電極又は前記ドレイン電極のうち一方は前記入力端子であり、他方は前記出力端子であり、
前記容量素子は、前記出力端子に対応する電極と接続される前記半導体層の領域と前記絶縁膜上に形成される前記電位線との間に形成される
ことを特徴とする請求項1乃至3のうちいずれか1項に記載のシフトレジスタ。 - クロック信号は、周期が同一で位相が異なる第1クロック信号及び第2クロック信号からなり、奇数番目のシフト単位回路に含まれる前記スイッチング素子の制御端子には前記第1クロック信号が供給される一方、偶数番目のシフト単位回路に含まれる前記スイッチング素子の制御端子には前記第2クロック信号が供給されることを特徴とする請求項1乃至3のうちいずれか1項に記載のシフトレジスタ。
- 前記論理回路は、
縦続接続された第1反転回路及び第2反転回路と、
前記第1反転回路の入力端子と前記第2反転回路の出力端子との間に設けられ、前記第1クロック信号が非アクティブ又は前記第2クロック信号が非アクティブのときオン状態となり、前記第1クロック信号又は前記第2クロック信号の少なくとも一方がアクティブのときオフ状態となるスイッチング素子と
を備えることを特徴とする請求項4に記載のシフトレジスタ。 - 請求項1乃至6のうちいずれか1項に記載のシフトレジスタと、
前記シフト単位回路の入力信号と出力信号との論理積に基づいて、排他的にアクティブとなる各選択信号を生成する論理演算回路とを備え、
前記各選択信号に基づいて前記各走査線を駆動する走査線駆動回路。 - 請求項1乃至6のうちいずれか1項に記載のシフトレジスタと、
前記シフト単位回路の入力信号と出力信号との論理積に基づいて、排他的にアクティブとなる各選択信号を生成する論理演算回路とを備え、
入力画像信号をサンプリングするための信号として前記各選択信号を出力するデータ線駆動回路。 - 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素を有する画素領域と、
請求項7に記載の走査線駆動回路と
前記データ線を駆動するためのデータ線駆動回路と、
を備えたことを特徴とする電気光学装置。 - 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素を有する画素領域と、
前記走査線を駆動するための走査線駆動回路と
請求項8に記載のデータ線駆動回路と
を備えたことを特徴とする電気光学装置。 - 請求項9又は10に記載した電気光学パネルを備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003110361A JP2004317727A (ja) | 2003-04-15 | 2003-04-15 | シフトレジスタ、データ線駆動回路および走査線駆動回路、電気光学装置並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003110361A JP2004317727A (ja) | 2003-04-15 | 2003-04-15 | シフトレジスタ、データ線駆動回路および走査線駆動回路、電気光学装置並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004317727A true JP2004317727A (ja) | 2004-11-11 |
Family
ID=33471244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003110361A Withdrawn JP2004317727A (ja) | 2003-04-15 | 2003-04-15 | シフトレジスタ、データ線駆動回路および走査線駆動回路、電気光学装置並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004317727A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102486909A (zh) * | 2010-12-06 | 2012-06-06 | 奇美电子股份有限公司 | 显示器 |
JP2016131054A (ja) * | 2011-04-29 | 2016-07-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2022046590A (ja) * | 2007-06-29 | 2022-03-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
2003
- 2003-04-15 JP JP2003110361A patent/JP2004317727A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022046590A (ja) * | 2007-06-29 | 2022-03-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP7129539B2 (ja) | 2007-06-29 | 2022-09-01 | 株式会社半導体エネルギー研究所 | 表示装置 |
CN102486909A (zh) * | 2010-12-06 | 2012-06-06 | 奇美电子股份有限公司 | 显示器 |
CN102486909B (zh) * | 2010-12-06 | 2014-03-26 | 群康科技(深圳)有限公司 | 显示器 |
JP2016131054A (ja) * | 2011-04-29 | 2016-07-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6683596B2 (en) | Data line driving circuit of electro-optical panel, control method thereof, electro-optical device, and electronic apparatus | |
US7023415B2 (en) | Shift register, data-line driving circuit, and scan-line driving circuit | |
JP4123711B2 (ja) | 電気光学パネルの駆動方法、電気光学装置、および電子機器 | |
US7515134B2 (en) | Bidirectional shift register | |
JP2003308050A (ja) | 駆動回路および電気光学パネル | |
JP3903736B2 (ja) | 電気光学パネル、その駆動回路、駆動方法および電子機器 | |
JP3692846B2 (ja) | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 | |
JP3975633B2 (ja) | 電気光学パネル、電気光学パネルのデータ線駆動方法およびデータ線駆動回路、電気光学装置ならびに電子機器 | |
JP4385967B2 (ja) | 電気光学装置の駆動回路及びこれを備えた電気光学装置、並びに電子機器 | |
JP4007117B2 (ja) | 出力制御回路、駆動回路、電気光学装置および電子機器 | |
JP2004317727A (ja) | シフトレジスタ、データ線駆動回路および走査線駆動回路、電気光学装置並びに電子機器 | |
JP3893819B2 (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
JP4461687B2 (ja) | 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器 | |
JP2001188520A (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
JP2000235372A (ja) | シフトレジスタ回路、電気光学装置の駆動回路、電気光学装置および電子機器 | |
JP3837998B2 (ja) | レベル変換回路、データ線駆動回路、電気光学装置および電子機器 | |
JP4419394B2 (ja) | 電気光学パネルの駆動方法及び駆動回路、これを用いた電気光学パネル、並びに電子機器 | |
JP4111212B2 (ja) | 駆動回路、電気光学装置、および電子機器 | |
JP4254427B2 (ja) | 電気光学装置及び電子機器 | |
JP2005070337A (ja) | 電気光学装置、電子機器、及び電気光学装置の電源制御方法 | |
JP2004233447A (ja) | 電気光学パネル及びその駆動方法、電気光学装置、並びに電子機器 | |
JP2008033362A (ja) | 電気光学パネルの駆動方法、電気光学装置、および電子機器 | |
JP2000356975A (ja) | 駆動回路、電気光学装置、および電子機器 | |
JP2004240192A (ja) | 電気光学パネル及びその駆動方法、電気光学装置、並びに電子機器 | |
JP3726675B2 (ja) | 電気光学パネル、その駆動回路、データ線駆動回路、走査線駆動回路および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060704 |