JP2000356975A - 駆動回路、電気光学装置、および電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 画像データ供給線とサンプリングパルスを供
給するための配線間で発生する浮遊容量を減少させる。 【解決手段】 データ線駆動回路２００は、Ｘ転送開始
パルスＤＹをＸクロックＸＣＫに従って、順次シフトし
てサンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎを生
成する。これらのサンプリングパルスは、画像データ供
給線Ｌ１〜Ｌ９と交差する各配線を介して第１ラッチ２
２０に供給される。第１ラッチ２２０は、サンプリング
パルスＳＲ１、ＳＲ２、…、ＳＲｎに基づいて、画像デ
ータＤＲ、ＤＧ、ＤＢをラッチする。したがって、反転
したサンプリングパルスを第１ラッチ２２０に供給する
必要がないので、配線数をへらすことができ、浮遊容量
を減らすことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の走査線及び
複数のデータ線と、それらの交差に対応してマトリック
ス状に配置された画素電極及びスイッチング素子とを有
する電気光学パネルを駆動するのに好適な駆動回路、こ
の駆動回路を用いた電気光学装置および電子機器に関す
る。

【０００２】

【従来の技術】従来の電気光学装置、例えば、液晶装置
の駆動回路は、画像表示領域に配線されたデータ線や走
査線などに、データ線信号や走査信号などを所定タイミ
ングで供給するためのデータ線駆動回路や、走査線駆動
回路などから構成されている。

【０００３】走査線駆動回路は、垂直走査期間の最初に
供給される転送信号をクロック信号に応じて順次シフト
して、これを走査信号として出力するものである。一
方、データ線駆動回路は、供給される画像信号がデジタ
ル信号かアナログ信号かによって回路構成が異なる。

【０００４】例えば、画像信号が３ビットパラレル形式
の画像データとして供給されるものとすれば、データ線
駆動回路は、一般に図１４に示すものとなる。図に示す
ように従来のデータ線駆動回路は、水平走査期間の最初
に供給される転送信号をクロック信号に応じて順次シフ
トして、これをサンプリングパルスＳＲ１、ＳＲ１Ｂ、
ＳＲ２、ＳＲ２Ｂ、…ＳＲｎ、ＳＲｎＢとして順次出力
するＸシフトレジスタ１０と、パラレル形式の画像デー
タを構成する各ビットデータが供給される３本の画像デ
ータ供給線Ｌ１〜Ｌ３と、各サンプリングパルスＳＲ
１、ＳＲ１Ｂ、ＳＲ２、ＳＲ２Ｂ、…ＳＲｎ、ＳＲｎＢ
に基づいて画像データをラッチする第１ラッチ２０と、
水平走査周期のラッチパルスを用いて第１ラッチの各出
力データをラッチする第２ラッチ３０と、第２ラッチの
各出力データをデジタル信号からアナログ信号に変換
し、各データ線信号を出力するＤ／Ａコンバータ４０か
ら構成される。なお、各符号に付した「Ｂ」は、反転し
た信号を示すものとする。例えば、反転サンプリングパ
ルスＳＲ１ＢはサンプリングパルスＳＲ１を反転した信
号である。

【０００５】ここで、第１ラッチ２０は、各サンプリン
グパルスＳＲ１、ＳＲ２、…ＳＲｎに対応したラッチユ
ニットを各々備えて構成される。図１５はサンプリング
パルスＳＲ１、ＳＲ１Ｂに対応するラッチユニットを示
す回路図である。この図に示すようにラッチユニット
は、インバータ１１Ａ〜１１Ｃ、１２Ａ〜１２Ｃおよび
アナログスイッチ１３Ａ〜１３Ｃから構成される。イン
バータ１１Ａ、１２Ａ、インバータ１１Ｂ、１２Ｂ、お
よびインバータ１１Ｃ、１２Ｃは、各々ラッチ回路を構
成しており、各アナログスイッチ１３Ａ〜１３Ｃがオン
状態の時にそれらから出力されるデータをラッチする。

【０００６】また、各アナログスイッチ１３Ａ〜１３Ｃ
は、図１６に示すようにＮチャンネルトランジスタ１４
とＰチャンネルトランジスタ１５から構成されており、
Ｎチャンネルトランジスタ１４のゲートにサンプリング
パルスＳＲ１が供給され、Ｐチャンネルトランジスタ１
５のゲートにサンプリングパルスＳＲ１Ｂが供給される
ようになっている。

【０００７】すなわち、従来のデータ線駆動回路におい
ては、Ｘシフトレジスタ１０から出力されるサンプリン
グパルスＳＲｊおよびＳＲｊＢ（ｊ＝１、２、…ｎ）
を、各２本の配線を介してラッチユニットに供給し、そ
こで第１回目のラッチを行うようにしていた。

【０００８】

【発明が解決しようとする課題】ところで、上述したデ
ータ線駆動回路では、１対のサンプリングパルスＳＲｊ
およびＳＲｊＢをＸシフトレジスタ１０から第１ラッチ
２０へ供給するために２本の配線を要していた。これら
の配線は各画像データ供給線Ｌ１〜Ｌ３と交差していた
ので、それらの交差領域において浮遊容量が発生してい
た。

【０００９】この浮遊容量に起因して以下の問題があっ
た。

【００１０】まず、１つの交差領域における浮遊容量を
Ｃｂで表すものとすれば、画像データ供給線Ｌ１〜Ｌ３
の各等価回路は、図１７に示す分布定数回路で表すこと
ができる。すなわち、画像データ供給線Ｌ１〜Ｌ３は梯
子型のローパスフィルタを等価的に構成しているといえ
る。このため、画像データ供給線Ｌ１〜Ｌ３の右端から
取り出される画像データは、左端から取り出される画像
データと比較して遅延時間が大きくなる。したがって、
画像データ供給線Ｌ１〜Ｌ３の左端から取り出される画
像データとサンプリングパルスＳＲｊおよびＳＲｊＢの
タイミングがずれていまい、正常に画像データをラッチ
できないという問題があった。

【００１１】また、浮遊容量によって高域周波数領域で
の負荷が重くなるため、そのような重負荷であっても画
像データ供給線Ｌ１〜Ｌ３を駆動できる回路を用いる必
要がある。このことは、当該回路の消費電流を増大させ
ることにもなる。

【００１２】特に、高精細な画像を表示する液晶装置で
は、ドットクロック周波数が高くなるため、画像データ
の遅延および消費電力の増大は大きな問題となる。

【００１３】次に、Ｘシフトレジスタ１０について以下
の問題があった。上述したようにＸシフトレジスタ１０
は、１対のサンプリングパルスＳＲｊおよびＳＲｊＢを
順次生成するが、それらの生成回路は一般に図１８に示
す５個のインバータから構成される。したがって、Ｘシ
フトレジスタ１０は、サンプリングパルスＳＲ１、ＳＲ
１Ｂ、ＳＲ２、ＳＲ２Ｂ、…ＳＲｎ、ＳＲｎＢを生成す
るために５ｎ個のインバータを備える必要がある。例え
ば、ＳＸＧＡ（1280×1024ドット）の液晶装置では、６
４００個のインバータを生成回路としてＸシフトレジス
タ１０に内蔵する必要がある。したがって、素子数が膨
大となり、歩留まりが悪化するとともに消費電力の増大
を招くといった問題があった。

【００１４】本発明は上述した事情に鑑みてなされたも
のであり、第１の目的は、画像データ供給線とサンプリ
ングパルスを供給するための配線間で発生する浮遊容量
を減少させることにある。また、第２の目的は、素子数
を減少させることにある。

【００１５】

【課題を解決するための手段】上記目的を達成するた
め、本発明の駆動回路は、複数の走査線と、複数のデー
タ線と、前記走査線と前記データ線とに接続してなるス
イッチング素子と、前記スイッチング素子に接続してマ
トリックス状に配置された画素電極とを有する電気光学
パネルを駆動する駆動回路において、パラレル形式の画
像データを構成する各ビットデータが、各々供給される
複数の画像データ供給線と、前記画像データのサンプリ
ング周期に同期するとともに、前記データ線数に応じた
数の各制御パルスを順次生成し、各出力端子から各々出
力する制御パルス生成部と、前記制御パルス生成部の各
出力端子と各々接続される制御端子と、前記各画像デー
タ供給線に各々接続される一方の信号端子とを備え、前
記各制御パルスに基づいてオン・オフが制御される複数
のスイッチング部と、前記各スイッチング部の他方の信
号端子に各々接続されるとともに、前記各制御パルスに
基づいて、入力信号を各々ラッチする複数の第１ラッチ
部と、前記各第１ラッチ部の出力信号を水平走査周期に
同期したラッチパルスに基づいてラッチする第２ラッチ
部とを少なくとも備えたことを特徴とする。また、駆動
回路は、前記各第２ラッチ部の各出力信号をデジタル信
号からアナログ信号に変換して、前記各データ線に出力
するデジタルアナログ変換部を備えるものであってもよ
い。

【００１６】この構成によれば、制御パルス生成部は、
データ線数に応じた数の各制御パルスを順次生成し、各
出力端子から各々出力すればよいので、反転した制御パ
ルスを生成する必要がない。このため、制御パルス生成
部の素子数を減らすことができ、かつ、その消費電力を
削減することが可能となる。

【００１７】また、この駆動回路において、前記制御パ
ルス生成部の各出力端子と前記複数のスイッチング部に
係る各制御端子とは、前記画像データ供給線と交差する
各配線によって接続されるものであってもよい。この場
合、各配線は、反転した制御パルスを伝送する必要がな
いので、その数を減らすことができる。したがって、各
配線と画像データ供給線との間で発生する浮遊容量は大
幅に減少することになる。この結果、画像データ供給線
の一端から取り出される画像データと他端から取り出さ
れる画像データの時間差を減らすことができるので、画
像データをスイッチング部を用いて確実にサンプリング
することが可能となる。さらに、浮遊容量を小さくでき
るので、画像データ供給線を駆動する回路の出力から画
像データ供給線を見たときの負荷を軽くすることがで
き、当該回路の消費電流を削減することが可能となる。

【００１８】また、上述した駆動回路において、前記制
御パルスはＨレベルにおいてアクティブになり、前記ス
イッチング部はＮチャンネルトランジスタで構成される
ことが望ましい。この場合、前記第１ラッチ部は、前記
Ｎチャンネルトランジスタのソースと接続される一方の
入力端子と、Ｈレベルでアクティブとなるリセット信号
が供給される他方の入力端子とを有するノア回路と、前
記ノア回路の出力端子と入力端子が接続され、前記ノア
回路の一方の入力端子と出力端子が接続されるととも
に、制御パルスがＨレベルの期間にあっては出力端子を
ハイインピーダンス状態にし、Ｌレベルの期間にあって
は出力端子をローインピーダンス状態にするインバータ
とを備えることが望ましい。係る構成によれば、リセッ
ト信号によって、Ｎチャンネルトランジスタのソースが
Ｈレベルになるので、画像データを第１ラッチ部に取り
込む際、Ｎチャンネルトランジスタのソース電圧を常に
Ｈレベルにすることができるので、画像データを確実に
サンプリングすることが可能となる。

【００１９】また、上述した駆動回路において、前記制
御パルスはＬレベルにおいてアクティブになり、前記ス
イッチング部はＰチャンネルトランジスタで構成される
ことが望ましい。この場合、前記第１ラッチ部は、前記
Ｐチャンネルトランジスタのソースと接続される一方の
入力端子と、Ｌレベルでアクティブとなるリセット信号
が供給される他方の入力端子とを有するナンド回路と、
前記ナンド回路の出力端子と入力端子が接続され、前記
ナンド回路の一方の入力端子と出力端子が接続されると
ともに、制御パルスがＬレベルの期間にあっては出力を
ハイインピーダンス状態にし、Ｈレベルの期間にあって
は出力端子をローインピーダンス状態にするインバータ
とを備えることが望ましい。係る構成によれば、リセッ
ト信号によって、Ｐチャンネルトランジスタのソースが
Ｌレベルになるので、画像データを第１ラッチ部に取り
込む際、Ｐチャンネルトランジスタのソース電圧を常に
Ｌレベルにすることができるので、画像データを確実に
サンプリングすることが可能となる。

【００２０】また、本発明の電気光学装置は、上述した
駆動回路と、複数の走査線と、複数のデータ線と、前記
走査線と前記データ線との交差に対応してマトリックス
状に配置された画素電極及びスイッチング素子とを有す
る電気光学パネルとを有することを特徴とする。この場
合には、電気光学装置の素子数を減らすことができ、か
つ、その消費電力を削減することが可能となり、さら
に、電気光学装置の歩留まりを向上させることができ
る。

【００２１】また、本発明の電子機器は、上述した電気
光学装置を備えることを特徴とするものであり、例え
ば、ビデオカメラに用いられるビューファインダ、携帯
電話機、ノート型コンピュータ、ビデオプロジェクタ等
が該当する。

【００２２】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。

【００２３】＜液晶装置の全体構成＞まず、本発明に係
る電気光学装置として、電気光学材料として液晶を用い
た液晶装置を一例にとって説明する。液晶装置の主要部
は、後述するように、スイッチング素子として薄膜トラ
ンジスタ（Thin Film Transistor：以下、「ＴＦＴ」と
称する）を形成した素子基板と対向基板とが互いに電極
形成面を対向させて、かつ、一定の間隙を保って貼付さ
れて、この間隙に液晶が挟持された液晶パネルから構成
されている。

【００２４】図１は本実施形態に係る液晶装置の全体構
成を示すブロック図である。この図に示されるように、
液晶装置は、画像表示領域Ａ、走査線駆動回路１００、
およびデータ線駆動回路２００を備えた液晶パネルとタ
イミング発生回路３００とから大略構成されている。そ
して、タイミング発生回路３００を除いて、他の構成部
分は液晶パネルの素子基板上に構成されている。

【００２５】また、この液晶装置には、ＲＧＢの３原色
を各々示す画像データＤＲ、ＤＧ、ＤＢが、３ビットパ
ラレルの形式で各々供給されるようになっている。

【００２６】＜画像表示領域の構成＞まず、画像表示領
域Ａは、図１に示されるように、ｍ本の走査線３ａが、
Ｘ方向に沿って平行に配列して形成される一方、３ｎ本
のデータ線６ａが、Ｙ方向に沿って平行に配列して形成
されている。そして、走査線３ａとデータ線６ａとの交
点付近においては、ＴＦＴ５０のゲートが走査線３ａに
接続される一方、ＴＦＴ５０のソースがデータ線６ａに
接続されるとともに、ＴＦＴ５０のドレインが画素電極
９ａに接続されている。そして、各画素は、画素電極９
ａと、対向基板に形成される対向電極（後述する）と、
これら両電極間に挟持された液晶とによって構成される
結果、走査線３ａとデータ線６ａとの各交点に対応し
て、マトリクス状に配列することとなる。なお、この例
ではＲＧＢの各色に対応した画素が、ストライプ状に形
成されており、説明の便宜上、ＲＧＢの各色に対応する
画素の組を１画素と称することにする。

【００２７】また、ＴＦＴ５０のゲートが接続される各
走査線３ａには、走査信号Ｙ１、Ｙ２、…、Ｙｍが、パ
ルス的に線順次で印加される構成となっている。このた
め、ある走査線３ａに走査信号が供給されると、当該走
査線に接続されるＴＦＴ５０がオンするので、データ線
６ａから所定のタイミングで供給される画像信号Ｘ１、
Ｘ２、…、Ｘ３ｎは、対応する画素に順番に書き込まれ
た後、所定の期間保持されることとなる。

【００２８】ここで、各画素に印加される電圧レベルに
応じて液晶分子の配向や秩序が変化するので、光変調に
よる階調表示が可能となる。例えば、液晶を通過する光
量は、ノーマリーホワイトモードであれば、印加電圧が
高くなるにつれて制限される一方、ノーマリーブラック
モードであれば、印加電圧が高くなるにつれて緩和され
るので、液晶装置全体では、画像信号に応じたコントラ
ストを持つ光が各画素毎に出射される。このため、所定
の表示が可能となっているのである。

【００２９】また、保持された画像信号がリークするの
を防ぐために、蓄積容量５１が、画素電極９ａと対向電
極との間に形成される液晶容量と並列に付加される。例
えば、画素電極９ａの電圧は、ソース電圧が印加された
時間よりも３桁も長い時間だけ蓄積容量５１により保持
されるので、保持特性が改善される結果、高コントラス
ト比が実現されることとなる。

【００３０】＜走査線駆動回路の構成＞次に、走査線駆
動回路１００は、Ｙシフトレジスタおよびレベルシフタ
等を備えている。Ｙシフトレジスタは、垂直走査期間の
開始を示す信号ＤＹを水平走査期間毎に反転するＹクロ
ックＹＣＫを用いてＹ方向にシフトし、順次シフトされ
た信号をレベルシフタを用いてレベルシフトして、走査
信号Ｙ１、Ｙ２、…、Ｙｍを生成している。各走査信号
Ｙ１、Ｙ２、…、Ｙｍは走査線３ａに対しパルス的に線
順次で供給されるようになっている。

【００３１】＜タイミング発生回路の構成＞次に、タイ
ミング発生回路３００は、画像データＤＲ、ＤＧ、ＤＢ
に同期してＹクロックＹＣＫ、ＸクロックＸＣＫ、Ｙ転
送開始パルスＤＹ、Ｘ転送開始パルスＤＸ、ラッチパル
スＬＡＴ、および反転ラッチパルスＬＡＴＢ等を生成
し、これらの信号を走査線駆動回路１００とデータ線駆
動回路２００とに各々供給するように構成されている。

【００３２】＜データ線駆動回路の構成＞次に、データ
線駆動回路２００の詳細な構成を図２に示す。この図に
示されるようにデータ線駆動回路２００は、Ｘシフトレ
ジスタ２１０、画像データ供給線Ｌ１〜Ｌ９、第１ラッ
チ２２０および第２ラッチ２３０から構成されている。

【００３３】まず、Ｘシフトレジスタ２１０は、Ｘクロ
ックＸＣＫにしたがって、Ｘ転送開始パルスＤＸを順次
シフトしてサンプリングパルスＳＲ１、ＳＲ２、…、Ｓ
Ｒｎを順次生成するように構成されている。すなわち、
Ｘシフトレジスタ２１０は各サンプリングパルスＳＲ１
〜ＳＲｎを反転した反転サンプリングパルスＳＲ１Ｂ〜
ＳＲｎＢを生成しない。したがって、図１８に示すよう
な論理回路ユニットが不要になるため、少ない素子数で
Ｘシフトレジスタ２１０を構成することができ、かつ、
消費電力を削減することが可能となる。

【００３４】次に、画像データ供給線Ｌ１〜Ｌ３には画
像データＤＲの各ビットデータであるＤＲ０〜ＤＲ２
が、画像データ供給線Ｌ４〜Ｌ６には画像データＤＧの
各ビットデータであるＤＧ０〜ＤＧ２が、画像データ供
給線Ｌ７〜Ｌ９には画像データＤＢの各ビットデータで
ある画像データＤＢ０〜ＤＢ２が、各々供給される。こ
こで、画像データＤＲ、ＤＧ、ＤＢのサンプリングタイ
ミングは互いに同期したものとなっている。また、画像
データ供給線Ｌ１〜Ｌ９の上側または下側には、ｎ本の
サンプリングパルス線ＳＰが形成されている。そして、
各サンプリングパルス線ＳＰを介して、サンプリングパ
ルスＳＲ１、ＳＲ２、…、ＳＲｎが第１ラッチ２２０に
供給される。なお、この例では、１つのサンプリングパ
ルスを用いて、後述する基本ユニットを駆動するため、
従来のものと比較してサンプリングパルス線ＳＰの本数
が１／２に減少している。このため、画像データ供給線
Ｌ１〜Ｌ９とサンプリングパルス線ＳＰとの間に発生す
る浮遊容量を大幅に減少させることができる。

【００３５】次に、第１ラッチ２２０は、各サンプリン
グパルスＳＲ１、ＳＲ２、…、ＳＲｎに基づいて、各３
ビットの画像データＤＲ、ＤＧ、ＤＢをラッチするよう
に構成されている。なお、図２においては、サンプリン
グパルスＳＲ１に対応する画像データＤ０Ｒ〜Ｄ２Ｒに
係る論理回路構成を示してあるが、他の部分についても
同様に構成されている。

【００３６】図３は、画像データＤ０Ｒに対応する第１
ラッチ２２０の構成部分を示す回路図である。図３に示
す構成部分は基本ユニットと呼ばれ、ノア回路２２１、
インバータ２２２、およびＮチャンネルトランジスタ２
２３から構成される。ここで、ノア回路２２１およびイ
ンバータ２２２は、リセット入力を有するラッチ回路に
相当し、Ｎチャンネルトランジスタ２２３は入力ゲート
に相当する。第１ラッチ２２０は、このような基本ユニ
ットを９ｎ（画像データ供給線数×サンプリングパルス
数）個備えて構成される。

【００３７】上記基本ユニットにおいて、Ｎチャンネル
トランジスタ２２３のドレインは画像データ供給線Ｌ１
に接続され、そのソースはノア回路２２１の一方の入力
端子に接続されている。そして、そのゲートに供給され
るサンプリングパルスＳＲ１によって、オン・オフが制
御されるようになっている。なお、説明の便宜上、Ｎチ
ャンネルトランジスタ２２３のドレインとノア回路２２
１の一方の入力端子との接続点を点Ｐと呼ぶことにす
る。

【００３８】ノア回路２２１の他方の入力端子には、デ
ータリセット信号ＤＲＳＴが供給される。データリセッ
ト信号ＤＲＳＴは、Ｈレベルでアクティブとなる信号で
あって、各走査線信号Ｙ１〜Ｙｍの立ち上がりと同期し
て立ち上がり、ＸクロックＸＣＫの１／２周期の時間だ
けＨレベルを維持した後、Ｌレベルに変化する。またノ
ア回路２２１の出力信号は、インバータ２２２を介して
その一方の入力端子に正帰還されるようになっている。
このインバータ２２２は、サンプリングパルスＳＲ１が
供給される制御入力端子を備えており、サンプリングパ
ルスＳＲ１がＨレベルの場合にその出力端子をハイイン
ピーダンス状態とする一方、Ｌレベルの場合に出力端子
をローインピーダンス状態にするように構成されてい
る。

【００３９】以上の構成において、まず、データリセッ
ト信号ＤＲＳＴがＨレベルになると、これが接続点Ｐに
正帰還され、ノア回路２２１の一方の入力端子電圧がＨ
レベルとなる。この後、サンプリングパルスＳＲ１がＨ
レベルになると、インバータ２２２の出力端子がハイイ
ンピーダンス状態になるとともに、Ｎチャンネルトラン
ジスタ２２３がオンするので、接続点Ｐの電圧と画像デ
ータ供給線Ｌ１の電圧とが等しくなる。この後、サンプ
リングパルスＳＲ１がＬレベルになると、Ｎチャンネル
トランジスタ２２３がオフするとともに、インバータ２
２２の出力端子が再びローインピーダンス状態となる。
このため、正帰還のフィードバックループが形成され、
ノア回路２２１とインバータ２２２はサンプリングパル
スＳＲ１がＨレベル期間に取り込んだ画像データＤ０Ｒ
を保持することになる。すなわち、第１ラッチ２２０は
各サンプリングパルスＳＲ１〜ＳＲｎのタイミングで各
画像データＤＲ、ＤＧ、ＤＢを各々取り込んでいる。

【００４０】ところで、この例では、ノア回路２２１の
他方の入力端子にデータリセット信号ＤＲＳＴを供給
し、データをリセットするようにしたが、ノア回路２２
１の替わりにインバータを用いることにより、データを
リセットをしない構成も考えられる。

【００４１】しかし、そのような回路構成では、サンプ
リングパルスＳＲ１がＨレベルになった時、接続点Ｐの
論理レベルをＬレベルからＨレベルに変化させなければ
ならい場合が起こり得る。例えば、画像データＤ０Ｒの
論理レベルが現在、Ｈレベルであって、１つ前のサンプ
リングタイミングでＬレベルを取る時である。

【００４２】図４は、このような場合における接続点Ｐ
の電圧変化をサンプリングパルスＳＲ１とともに示す波
形図である。この図に示すように時刻ｔ１において、サ
ンプリングパルスＳＲ１がＬレベルからＨレベルに立ち
上がると、Ｎチャンネルトランジスタ２２３がオフ状態
からオン状態に変化する。ここで、接続点Ｐの電圧波形
は、Ｎチャンネルトランジスタ２２３のオン抵抗および
浮遊容量によって定まる時定数で、過渡応答した波形と
なる。まず、時刻ｔ１の直後にあっては、Ｎチャンネル
トランジスタ２２３のゲートソース間電圧Ｖgsが大きい
ため、そのオン抵抗は小さいものとなる。したがって、
時刻ｔ１の直後においては、小さな時定数で接続点Ｐの
電圧が急峻に上昇する。すると、ゲートソース間電圧Ｖ
gsが減少し、これに伴ってオン抵抗値が増加するととも
に時定数が増加する。このため、接続点Ｐの電圧は、図
に示すようにクリップされたような波形となる。

【００４３】一般に論理回路の閾値は（Ｈ＋Ｌ）／２に
あるため、時刻ｔ２における接続点Ｐの電圧が（Ｈ＋
Ｌ）／２を越えていれば、画像データＤ０Ｒを取り込む
ことができる。しかし、ドットクロック周波数が高周波
になるとサンプリングパルスＳＲ１のパルス幅が狭くな
るので、ドットクロック周波数によっては接続点Ｐの電
圧が閾値を越えないこともありうる。また、閾値との電
圧差が小さいと、ノイズマージンが少なくなるので、ノ
イズが混入した場合に誤動作してしまうといった問題が
ある。

【００４４】これに対して、本実施形態のようにノア回
路２２１を用いて、一旦、接続点Ｐの電圧をＨレベルに
リセットした後、サンプリングパルスＳＲ１を供給する
と、接続点Ｐの電圧をＬレベルからＨレベルに変化させ
る必要がないので、上述した問題がなく、接続点Ｐに画
像データ供給線Ｌ１の電圧を確実に取り込むことが可能
となる。

【００４５】次に、第２ラッチ２３０は、図２に示すよ
うに２個のインバータ２３１、２３２および１個のアナ
ログスイッチ２３３を基本ユニットし、これを９ｎ個備
えて構成される。このような構成においてアナログスイ
ッチ２３３の制御入力端子には、その周期が１水平走査
周期と同期したラッチパルスＬＡＴおよび反転ラッチパ
ルスＬＡＴＢが供給されている。そして、ラッチパルス
ＬＡＴがＨレベル、反転ラッチパルスＬＡＴＢがＬレベ
ルとなるタイミングでアナログスイッチ２３３がオンす
るとともにインバータ２３１の出力端子がハイインピー
ダンス状態となる。したがって、当該タイミングにおい
て第１ラッチ２２０の出力データが第２ラッチ２３０に
取り込まれることになる。この結果、第２ラッチ２３０
は、点順次で出力される第１ラッチ２２０の各出力デー
タを１水平走査期間毎にラッチして、線順次で各出力デ
ータをＤ／Ａコンバータ２４０に供給する。なお、第２
ラッチ２３０を、上述した第１ラッチ２２０と同様に構
成することも可能である。次に、Ｄ／Ａコンバータ２４
０は、パラレル形式で供給される画像データＤＲ、Ｄ
Ｇ、ＤＢをデジタル信号からアナログ信号に変換して、
各データ線９ａに供給している。

【００４６】＜液晶装置の動作＞次に、上述した構成に
係る液晶装置の動作について説明する。図５は液晶装置
の動作を示すタイミングチャートである。

【００４７】この場合、走査線駆動回路１００には、垂
直走査期間の最初にパルスＤＹが供給され、同図（ａ）
に示すＹクロック信号ＹＣＫによって順次シフトされ
て、走査信号Ｙ１、Ｙ２、…Ｙｍとして、各走査線３ａ
に出力される。これにより、複数の走査線３ａが１本ず
つ線順次にＹ方向に選択されることとなる。同図（ｂ）
は、ｊ番目の走査線３ａに供給される走査信号Ｙｊの波
形を示したものであり、同図（ｃ）はｊ番目の走査線３
ａに供給される走査信号Ｙｊ＋１の波形を示したもので
ある。

【００４８】また、画像データ供給線Ｌ１〜Ｌ９には、
画像データＤＲ、ＤＧ、ＤＢが各３ビットパラレル形式
で供給される。

【００４９】次に、データ線駆動回路２００にあって
は、同図（ｄ）に示すＹクロック信号の立上エッジと立
下エッジに同期したデータリセット信号ＤＲＳＴが供給
されると、上述したように第１ラッチ２２０中の接続点
Ｐの電圧がＨレベルにリセットされる。

【００５０】一方、Ｘシフトレジスタ２１０にＸ転送開
始パルスＤＸが供給されると、Ｘシフトレジスタ２１０
は、同図（ｅ）に示すＸクロック信号ＸＣＫにしたがっ
て、Ｘ転送開始パルスＤＸを順次シフトして、サンプリ
ングパルスＳＲ１、ＳＲ２、…、ＳＲｎを生成する。同
図（ｆ）は第１画素に対応するサンプリングパルスＳＲ
１、同図（ｈ）は第２画素に対応するサンプリングパル
スＳＲ２を各々示したものである。

【００５１】このため、同図（ｇ）および（ｉ）に示す
ように、接続点Ｐの電圧は、データリセット信号ＤＲＳ
ＴがＨレベルになってからサンプリングパルスＳＲ１ま
たはＳＲ２が供給されるまでの期間Ｔ１または期間Ｔ２
において、Ｈレベルとなる。そして、サンプリングパル
スＳＲ１またはＳＲ２がＨレベルになると、画像データ
ＤＲ、ＤＧ、ＤＢをラッチして、データの論理レベルを
次にデータリセット信号ＤＲＳＴがＨレベルになるまで
保持する。なお、同図（ｇ）および（ｉ）に示すＤａ，
ｂは、画像データＤＲ、ＤＧ、ＤＢを示しており、添字
ａは何番目の走査線に対応するかを指示し、添字ｂはあ
る走査線において何番目のサンプリングタイミングに対
応するかを指示するものである。

【００５２】この例では、ｎ本のサンプリングパルス線
ＳＰが画像データ供給線Ｌ１〜Ｌ９と交差しているに過
ぎないので、サンプリングパルス線ＳＰと画像データ供
給線Ｌ１〜Ｌ９との間に生じる浮遊容量が、従来のもの
と比較して大幅に減少する。このため、第ｎ画素に対応
するサンプリングパルスＳＲｎによってサンプリングさ
れる画像データＤｊ，ｎの時間遅れを減少させることが
可能となるので、ドットクロック周波数が高周波になっ
たとしても、第１ラッチ２２０は確実に画像データＤ
ｊ，ｎを取り込むことができる。また、画像データを供
給する回路から、画像データ供給線Ｌ１〜Ｌ９を見たと
きの負荷が軽くなるので、当該回路を簡易に構成するこ
とができ、その消費電流を削減することが可能となる。

【００５３】次に、同図（ｊ）に示すラッチパルスＬＡ
Ｔと反転ラッチパルスＬＡＴＢが第２ラッチ２３０に供
給されると、第２ラッチ２３０は第１ラッチ２２０の各
出力データをラッチして、同図（ｋ）に示す出力データ
を生成する。ここで、ラッチパルスＬＡＴは、サンプリ
ングパルスＳｎに基づく第１ラッチ２２０のラッチ処理
が終了した後であって、水平走査期間が終了する直前に
Ｈレベルとなる信号である。このため、第２ラッチ２３
０の各出力データはＹクロック信号ＹＣＫに同期した線
順次信号となる。

【００５４】そして、第２ラッチ２３０の各出力データ
がＤ／Ａコンバータ２４０に供給されると、デジタル信
号がアナログ信号に変換され、これらがデータ線信号と
して各データ線６ａに供給される。これにより、画像デ
ータＤＲ、ＤＧ、ＤＢに応じた画像が画像表示領域Ａに
表示されることになる。

【００５５】＜データ線駆動回路の他の構成例＞上述し
たデータ線駆動回路２００にあっては、サンプリングパ
ルスとしてＨレベルでアクティブとなるＳＲ１〜ＳＲｎ
を用いるとともに、第１ラッチ２２０におけるサンプリ
ング手段としてＮチャンネルトランジスタを使用した。
これに対して、以下に述べるデータ線駆動回路２００’
にあっては、サンプリングパルスとしてＬレベルでアク
ティブとなるＳＲ１Ｂ〜ＳＲｎＢを生成するＸシフトレ
ジスタ２１０’を用いるとともに、第１ラッチ２２０の
替わりにサンプリング手段としてＰチャンネルトランジ
スタを使用する第１ラッチ２２０’を用いるものであ
る。以下、相違点について説明する。

【００５６】図６は、データ線駆動回路２００’の構成
を示すブロック図である。このデータ線駆動回路２０
０’が図１に示すデータ線駆動回路２００と相違するの
は、Ｘシフトレジスタ２１０’および第１ラッチ２２
０’である。

【００５７】まず、Ｘシフトレジスタ２１０’はＸ転送
開始パルスＤＸをＸクロックＸＣＫに同期してシフトし
て、Ｌレベルでアクティブとなる反転サンプリングパル
スＳＲ１Ｂ、ＳＲ２Ｂ、…ＳＲｎＢを各々生成する。

【００５８】次に、第１ラッチ２２０’は、図７に示す
基本ユニットを９ｎ個備えて構成される。この基本ユニ
ットは、ナンド回路２２１’、インバータ２２２’およ
びＰチャンネルトランジスタ２２３’から構成される。

【００５９】上記基本ユニットにおいて、Ｐチャンネル
トランジスタ２２３’のドレインは画像データ供給線Ｌ
１に接続され、そのソースはナンド回路２２１’の一方
の入力端子に接続されている。そして、そのゲートに供
給されるサンプリングパルスＳＲ１Ｂによって、オン・
オフが制御されるようになっている。なお、説明の便宜
上、Ｐチャンネルトランジスタ２２３’のソースとナン
ド回路２２１’の一方の入力端子との接続点を点Ｐ’と
呼ぶことにする。

【００６０】ナンド回路２２１’の他方の入力端子に
は、反転データリセット信号ＤＲＳＴＢが供給される。
反転データリセット信号ＤＲＳＴＢは、データリセット
信号ＤＲＳＴを反転した信号であって、Ｌレベルでアク
ティブとなり、各走査線信号Ｙ１〜Ｙｍの立ち上がりと
同期して立ち下がり、ＸクロックＸＣＫの１／２周期の
時間だけＬレベルを維持した後、Ｈレベルに変化する。
またナンド回路２２１’の出力信号は、インバータ２２
２’を介してその一方の入力端子に正帰還されるように
なっている。このインバータ２２２’は、反転サンプリ
ングパルスＳＲ１Ｂが供給される制御入力端子を備えて
おり、反転サンプリングパルスＳＲ１ＢがＬレベルの場
合にその出力端子をハイインピーダンス状態とする一
方、Ｈレベルの場合に出力端子をローインピーダンス状
態にするように構成されている。

【００６１】以上の構成において、まず、反転データリ
セット信号ＤＲＳＴＢがＬレベルになると、これが接続
点Ｐ’に正帰還され、ナンド回路２２１’の一方の入力
端子電圧がＬレベルとなる。この後、反転サンプリング
パルスＳＲ１ＢがＬレベルになると、インバータ２２
２’の出力端子がハイインピーダンス状態になるととも
に、Ｐチャンネルトランジスタ２２３’がオンして、接
続点Ｐ’の電圧と画像データ供給線Ｌ１の電圧とが一致
する。この後、反転サンプリングパルスＳＲ１ＢがＨレ
ベルになると、Ｐチャンネルトランジスタ２２３’がオ
フするとともに、インバータ２２２’の出力端子が再び
ローインピーダンス状態となる。このため、正帰還のフ
ィードバックループが形成され、反転サンプリングパル
スＳＲ１ＢがＬレベルの期間に取り込んだ画像データＤ
０Ｒを保持することになる。

【００６２】すなわち、第１ラッチ２２０’は、接続点
Ｐ’の電圧を一旦Ｌレベルにリセットした後、各反転サ
ンプリングパルスＳＲ１Ｂ〜ＳＲｎＢのタイミングで各
画像データＤＲ、ＤＧ、ＤＢを各々取り込んでいる。し
たがって、データの取込に伴って、接続点Ｐの電圧がＬ
レベルからＨレベルに変化することはあるが、Ｈレベル
からＬレベルに変化することはない。このため、確実に
画像データＤＲ、ＤＧ、ＤＢを取り込むことが可能とな
る。

【００６３】＜液晶パネルの構成例＞次に、上述した電
気的構成に係る液晶パネルの全体構成について図８およ
び図９を参照して説明する。ここで、図８は、液晶パネ
ルの構成を示す斜視図であり、図９は、図８におけるＺ
−Ｚ'線断面図である。

【００６４】これらの図に示されるように、液晶パネル
は、画素電極９ａ等が形成されたガラスや半導体等の素
子基板１０１と、共通電極１０８等が形成されたガラス
等の透明な対向基板１０２とを、スペーサ１０３が混入
されたシール材１０４によって一定の間隙を保って、互
いに電極形成面が対向するように貼り合わせるととも
に、この間隙に電気光学材料としての液晶１０５を封入
した構造となっている。なお、シール材１０４は、対向
基板１０２の基板周辺に沿って形成されるが、液晶１０
５を封入するために一部が開口している。このため、液
晶１０５の封入後に、その開口部分が封止材１０６によ
って封止されている。

【００６５】ここで、素子基板１０１の対向面であっ
て、シール材１０４の外側一辺においては、上述したデ
ータ線駆動回路２００または２００’が形成されて、Ｙ
方向に延在するデータ線６ａを駆動する構成となってい
る。さらに、この一辺には複数の接続電極１０７が形成
されて、タイミング発生回路３００からの各種信号や画
像データＤＲ、ＤＧ、ＤＢを入力する構成となってい
る。また、この一辺に隣接する２辺には、２個の走査線
駆動回路１００が形成されて、Ｘ方向に延在する走査線
３ａをそれぞれ両側から駆動する構成となっている。な
お、走査線３ａに供給される走査信号の遅延が問題にな
らないのであれば、走査線駆動回路１００を片側１個だ
けに形成する構成でも良い。

【００６６】一方、対向基板１０２の共通電極１０８
は、素子基板１０１との貼合部分における４隅のうち、
少なくとも１箇所において設けられた導通材によって、
素子基板１０１との電気的導通が図られている。ほか
に、対向基板１０２には、液晶パネル１００の用途に応
じて、例えば、第１に、ストライプ状や、モザイク状、
トライアングル状等に配列したカラーフィルタが設けら
れ、第２に、例えば、クロムやニッケルなどの金属材料
や、カーボンやチタンなどをフォトレジストに分散した
樹脂ブラックなどのブラックマトリクスが設けられ、第
３に、液晶パネルに光を照射するバックライトが設けら
れる。特に色光変調の用途の場合には、カラーフィルタ
は形成されずにブラックマトリクスが対向基板１０２に
設けられる。

【００６７】くわえて、素子基板１０１および対向基板
１０２の対向面には、それぞれ所定の方向にラビング処
理された配向膜などが設けられる一方、その各背面側に
は配向方向に応じた偏光板（図示省略）がそれぞれ設け
られる。ただし、液晶１０５として、高分子中に微小粒
として分散させた高分子分散型液晶を用いれば、前述の
配向膜、偏光板等が不要となる結果、光利用効率が高ま
るので、高輝度化や低消費電力化などの点において有利
である。

【００６８】なお、走査線駆動回路１００およびデータ
線駆動回路２００または２００’等の周辺回路の一部ま
たは全部を、素子基板１０１に形成する替わりに、例え
ば、ＴＡＢ（Tape Automated Bonding）技術を用いてフ
ィルムに実装された駆動用ＩＣチップを、素子基板１０
１の所定位置に設けられる異方性導電フィルムを介して
電気的および機械的に接続する構成としても良いし、駆
動用ＩＣチップ自体を、ＣＯＧ（Chip On Grass）技術
を用いて、素子基板１０１の所定位置に異方性導電フィ
ルムを介して電気的および機械的に接続する構成として
も良い。

【００６９】＜素子基板の構成など＞また、実施の形態
においては、液晶パネルの素子基板１０１をガラス等の
透明な絶縁性基板により構成して、当該基板上にシリコ
ン薄膜を形成するとともに、当該薄膜上にソース、ドレ
イン、チャネルが形成されたＴＦＴによって、画素のス
イッチング素子（ＴＦＴ５０）や走査線駆動回路１００
およびデータ線駆動回路２００または２００’の素子を
構成するものとして説明したが、本発明はこれに限られ
るものではない。

【００７０】例えば、素子基板１０１を半導体基板によ
り構成して、当該半導体基板の表面にソース、ドレイ
ン、チャネルが形成された絶縁ゲート型電界効果トラン
ジスタによって、画素のスイッチング素子や駆動回路１
２０の素子を構成しても良い。このように素子基板１０
１を半導体基板により構成する場合には、透過型の表示
パネルとして用いることができないため、画素電極９ａ
をアルミニウムなどで形成して、反射型として用いられ
ることとなる。また、単に、素子基板１０１を透明基板
として、画素電極９ａを反射型にしても良い。

【００７１】さらに、上述した実施の形態にあっては、
画素のスイッチング素子を、ＴＦＴで代表される３端子
素子として説明したが、ダイオード等の２端子素子で構
成しても良い。ただし、画素のスイッチング素子として
２端子素子を用いる場合には、走査線３ａを一方の基板
に形成し、データ線６ａを他方の基板に形成するととも
に、２端子素子を、走査線３ａまたはデータ線６ａのい
ずれか一方と、画素電極との間に形成する必要がある。
この場合、画素は、走査線３ａとデータ線６ａとの間に
直列接続された二端子素子と、液晶とから構成されるこ
ととなる。

【００７２】また、本発明は、アクティブマトリクス型
液晶表示装置として説明したが、これに限られず、ＳＴ
Ｎ（Super Twisted Nematic）液晶などを用いたパッシ
ィブ型にも適用可能である。さらに、電気光学材料とし
ては、液晶のほかに、エレクトロルミネッセンス素子な
どを用いて、その電気光学効果により表示を行う表示装
置にも適用可能である。すなわち、本発明は、上述した
液晶装置と類似の構成を有するすべての電気光学装置に
適用可能である。

【００７３】＜電子機器＞次に、上述した液晶装置を各
種の電子機器に適用される場合について説明する。この
場合、電子機器は、図１０に示されるように、主に、表
示情報出力源１０００、表示情報処理回路１００２、電
源回路１００４、液晶パネル１００５および、タイミン
グジェネレータ３００により構成される。このうち、表
示情報出力源１０００は、ＲＯＭ（Read Only Memory）
や、ＲＡＭ（Random Access Memory）などのメモリ、各
種ディスクなどのストレージユニット、画像信号を同調
出力する同調回路等を備え、タイミングジェネレータ３
００により生成される各種のクロック信号に基づいて、
所定フォーマットの画像信号などの表示情報を表示情報
処理回路１００２に供給するものである。次に、表示情
報処理回路１００２は、ローテーション回路、ガンマ補
正回路等の周知の各種回路を備え、入力した表示情報の
処理を実行して、その画像データをクロック信号ＣＬＫ
とともに、液晶パネル１００５に供給するものである。
また、電源回路１００４は、各構成要素に所定の電源を
供給するものである。なお、図１０において、クロック
信号ＣＬＫは、表示情報処理回路１００２を介して供給
されているが、図１に示されるように、タイミングジェ
ネレータ３００から液晶パネル１００５を構成する走査
線駆動回路１００およびデータ線駆動回路２００に供給
してもよいことは勿論である。

【００７４】次に、上述した液晶表示装置を具体的な電
子機器に用いた例のいくつかについて説明する。

【００７５】＜その１：プロジェクタ＞まず、この液晶
パネルをライトバルブとして用いたプロジェクタについ
て説明する。図１１は、プロジェクタの構成例を示す平
面図である。

【００７６】この図に示されるように、プロジェクタ１
１００内部には、ハロゲンランプ等の白色光源からなる
ランプユニット１１０２が設けられている。このランプ
ユニット１１０２から射出された投射光は、ライトガイ
ド１１０４内に配置された４枚のミラー１１０６および
２枚のダイクロイックミラー１１０８によってＲＧＢの
３原色に分離され、各原色に対応するライトバルブとし
ての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０
Ｇに入射される。

【００７７】液晶パネル１１１０Ｒ、１１１０Ｂおよび
１１１０Ｇの構成は、上述した液晶パネル１００と同等
であり、画像信号処理回路（図示省略）から供給される
Ｒ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものであ
る。そして、これらの液晶パネルによって変調された光
は、ダイクロイックプリズム１１１２に３方向から入射
される。このダイクロイックプリズム１１１２において
は、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が
直進する。したがって、各色の画像が合成される結果、
投射レンズ１１１４を介して、スクリーン等にカラー画
像が投写されることとなる。

【００７８】ここで、各液晶パネル１１１０Ｒ、１１１
０Ｂおよび１１１０Ｇによる表示像について着目する
と、液晶パネル１１１０Ｇによる表示像は、液晶パネル
１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転
することが必要となる。

【００７９】なお、液晶パネル１１１０Ｒ、１１１０Ｂ
および１１１０Ｇには、ダイクロイックミラー１１０８
によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射する
ので、カラーフィルタを設ける必要はない。

【００８０】＜その２：モバイル型コンピュータ＞次
に、この液晶パネルを、モバイル型のパーソナルコンピ
ュータに適用した例について説明する。図１２は、この
パーソナルコンピュータの構成を示す斜視図である。図
において、コンピュータ１２００は、キーボード１２０
２を備えた本体部１２０４と、液晶表示ユニット１２０
６とから構成されている。この液晶表示ユニット１２０
６は、先に述べた液晶パネル１００５の背面にバックラ
イトを付加することにより構成されている。

【００８１】＜その３：携帯電話＞さらに、この液晶パ
ネルを、携帯電話に適用した例について説明する。図１
３は、この携帯電話の構成を示す斜視図である。図にお
いて、携帯電話１３００は、複数の操作ボタン１３０２
とともに、反射型の液晶パネル１００５を備えるもので
ある。この反射型の液晶パネル１００にあっては、必要
に応じてその前面にフロントライトが設けられる。

【００８２】なお、図１１〜図１３を参照して説明した
電子機器の他にも、液晶テレビや、ビューファインダ
型、モニタ直視型のビデオテープレコーダ、カーナビゲ
ーション装置、ページャ、電子手帳、電卓、ワードプロ
セッサ、ワークステーション、テレビ電話、POS端末、
タッチパネルを備えた装置等などが挙げられる。そし
て、これらの各種電子機器に適用可能なのは言うまでも
ない。

【００８３】

【発明の効果】以上説明したように本発明よれば、画像
データ供給線とサンプリングパルスを供給するための配
線間で発生する浮遊容量を減少させることができる。駆
動回路の素子数を減少させることができる。

【図面の簡単な説明】

【図１】 本発明の一実施形態に係る液晶装置の全体構
成を示すブロック図である。

【図２】 同液晶装置に用いられるデータ線駆動回路の
詳細な構成を示すブロック図である。

【図３】 同データ線駆動回路において、画像データＤ
０Ｒに対応する第１ラッチの構成部分を示す回路図であ
る。

【図４】 接続点Ｐの電圧変化をサンプリングパルスＳ
Ｒ１とともに示す波形図である。

【図５】 同液晶装置の動作を示すタイミングチャート
である。

【図６】 同液晶装置に用いられるデータ線駆動回路の
他の構成例を示すブロック図である。

【図７】 他の構成例に係るデータ線駆動回路におい
て、画像データＤ０Ｒに対応する第１ラッチの構成部分
（基本ユニット）を示す回路図である。

【図８】 同液晶装置に用いられる液晶パネルの構造を
示す斜視図である。

【図９】 同液晶パネルの構造を説明するための一部断
面図である。

【図１０】 同液晶装置が適用される電子機器の概略構
成を示すブロック図である。

【図１１】 同液晶装置を適用した電子機器の一例たる
プロジェクタの構成を示す断面図である。

【図１２】 同液晶装置を適用した電子機器の一例たる
パーソナルコンピュータの構成を示す斜視図である。

【図１３】 同液晶装置を適用した電子機器の一例たる
携帯電話の構成を示す斜視図である。

【図１４】 従来のデータ線駆動回路の構成を示すブロ
ック図である。

【図１５】 従来のデータ線駆動回路において、サンプ
リングパルスＳＲ１、ＳＲ１Ｂに対応するラッチユニッ
トを示す回路図である。

【図１６】 アナログスイッチ１３Ａ〜１３Ｃの構成を
示す回路図である。

【図１７】 画像データ供給線の等価回路を示す回路図
である。

【図１８】 １対のサンプリングパルスＳＲｊおよび反
転サンプリングパルスＳＲｊＢを生成する生成回路の回
路図である。

【符号の説明】

３ａ……走査線 ６ａ……データ線 ９ａ……画素電極 ５０……ＴＦＴ（スイッチング素子） １００５……液晶パネル（電気光学パネル） ２００、２００’……データ線駆動回路（駆動回路） ＤＲ、ＤＧ、ＤＢ……画像データ Ｌ１〜Ｌ９……画像データ供給線 ＳＲ１〜ＳＲｎ……サンプリングパルス（制御パルス） ２１０……Ｘシフトレジスタ（制御パルス生成部） ２２３……Ｎチャンネルトランジスタ（スイッチング
部） ２２３’……Ｐチャンネルトランジスタ（スイッチング
部） ２２２、２２２’……インバータ（第１ラッチ部） ２２１……ノア回路（第１ラッチ部） ２２１’……ナンド回路（第１ラッチ部） ２３０……第２ラッチ（第２ラッチ部） ２４０……Ａ／Ｄコンバータ（デジタルアナログ変換
部）

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA16 NC13 NC21 NC26 NC34 ND34 ND39 ND49 ND60 5C006 AA01 AA02 AA16 AA22 AF83 BB16 BC03 BC12 BF03 BF04 BF11 BF26 BF27 EB04 EC02 EC11 FA37 FA42 FA43 FA47 5C080 AA10 BB05 CC03 DD23 DD24 DD26 EE17 FF11 JJ02 JJ03 JJ04 JJ05 JJ06

Claims (9)

【特許請求の範囲】
1. 【請求項１】 複数の走査線と、複数のデータ線と、前
   記走査線と前記データ線とに接続してなるスイッチング
   素子と、前記スイッチング素子に接続してマトリックス
   状に配置された画素電極とを有する電気光学パネルを駆
   動する駆動回路において、 パラレル形式の画像データを構成する各ビットデータ
   が、各々供給される複数の画像データ供給線と、 前記画像データのサンプリング周期に同期するととも
   に、前記データ線数に応じた数の各制御パルスを順次生
   成し、各出力端子から各々出力する制御パルス生成部
   と、 前記制御パルス生成部の各出力端子と各々接続される制
   御端子と、前記各画像データ供給線に各々接続される一
   方の信号端子とを備え、前記各制御パルスに基づいてオ
   ン・オフが制御される複数のスイッチング部と、 前記各スイッチング部の他方の信号端子に各々接続され
   るとともに、前記各制御パルスに基づいて、入力信号を
   各々ラッチする複数の第１ラッチ部と、 前記各第１ラッチ部の出力信号を水平走査周期に同期し
   たラッチパルスに基づいてラッチする第２ラッチ部と、 を少なくとも備えたことを特徴とする駆動回路。
2. 【請求項２】 前記各第２ラッチ部の各出力信号をデジ
   タル信号からアナログ信号に変換して、前記各データ線
   に出力するデジタルアナログ変換部を備えたことを特徴
   とする請求項１に記載の駆動回路。
3. 【請求項３】 前記制御パルス生成部の各出力端子と前
   記複数のスイッチング部に係る各制御端子とは、前記画
   像データ供給線と交差する各配線によって接続されるこ
   とを特徴とする請求項１または２に記載の駆動回路。
4. 【請求項４】 前記制御パルスはＨレベルにおいてアク
   ティブになり、前記スイッチング部はＮチャンネルトラ
   ンジスタで構成されることを特徴とする請求項１または
   ２に記載の駆動回路。
5. 【請求項５】 前記第１ラッチ部は、 前記Ｎチャンネルトランジスタのソースと接続される一
   方の入力端子と、Ｈレベルでアクティブとなるリセット
   信号が供給される他方の入力端子とを有するノア回路
   と、 前記ノア回路の出力端子と入力端子が接続され、前記ノ
   ア回路の一方の入力端子と出力端子が接続されるととも
   に、制御パルスがＨレベルの期間にあっては出力をハイ
   インピーダンス状態にし、Ｌレベルの期間にあっては出
   力端子をローインピーダンス状態にするインバータとを
   備えることを特徴とする請求項４に記載の駆動回路。
6. 【請求項６】 前記制御パルスはＬレベルにおいてアク
   ティブになり、前記スイッチング部はＰチャンネルトラ
   ンジスタで構成されることを特徴とする請求項１または
   ２に記載の駆動回路。
7. 【請求項７】 前記第１ラッチ部は、 前記Ｐチャンネルトランジスタのソースと接続される一
   方の入力端子と、Ｌレベルでアクティブとなるリセット
   信号が供給される他方の入力端子とを有するナンド回路
   と、 前記ナンド回路の出力端子と入力端子が接続され、前記
   ナンド回路の一方の入力端子と出力端子が接続されると
   ともに、制御パルスがＬレベルの期間にあっては出力を
   ハイインピーダンス状態にし、Ｈレベルの期間にあって
   は出力端子をローインピーダンス状態にするインバータ
   とを備えることを特徴とする請求項６に記載の駆動回
   路。
8. 【請求項８】 請求項１乃至７のうちいずれか１項に記
   載された駆動回路と、 複数の走査線と、複数のデータ線と、前記走査線と前記
   データ線との交差に対応してマトリックス状に配置され
   た画素電極及びスイッチング素子とを有する電気光学パ
   ネルとを有する電気光学装置。
9. 【請求項９】 請求項８に記載した電気光学装置を備え
   たことを特徴とする電子機器。