CN115497431A - 像素驱动结构和显示面板 - Google Patents

Abstract

本申请实施例涉及显示技术领域，公开了一种像素驱动结构和显示面板。本申请的像素驱动结构包括：子像素阵列，每个子像素包括像素电极和用于驱动像素电极的晶体管；子像素阵列以行为边界分为若干组；与子像素阵列的行数相同且与各行一一对应的多条栅线，每条栅线与对应行的子像素中晶体管的栅极连接；同一组的子像素所对应的栅线之间互联，互联的栅线由同一根栅扫描线选中导通；多组数据线，其与行数最多的一组子像素所包含的行数相同的，每组数据线中包含与子像素阵列的列数相同且与各列一一对应的多条数据线；同一组子像素中，每行子像素分别与一组数据线对应，该行中每列子像素的晶体管的源极与对应一组数据线中该列对应的数据线连接。

Description

像素驱动结构和显示面板

技术领域

本申请实施例涉及显示技术领域，特别涉及一种像素驱动结构和显示面板。

背景技术

液晶显示器是一种借助于薄膜晶体管驱动的有源矩阵液晶显示器，它主要是以电流刺激液晶分子产生点、线、面配合背部灯管构成画面，其工作原理是，在电场的作用下，利用液晶分子的排列方向发生变化，使外光源透光率改变，完成电一光变换，再利用R、G、B三基色信号的不同激励，通过红、绿、蓝三基色滤光膜，完成时域和空间域的彩色重显。

现有的液晶显示器的驱动方式为逐行扫描，即一条栅极线对应一行子像素，一条数据线对应一列子像素，同一行上的像素电压在相同时间经由不同的数据线写入，同一列上的像素电压是经由相同的数据线在不同的时间写入。这种方式使得液晶显示器的刷新频率受限，最高只能达到144Hz，刷新率难以进一步得到提升。

发明内容

本申请实施例的目的在于提供一种像素驱动结构和显示面板，将同一组子像素所对应的栅线互联，且互联的栅线由同一根栅扫描线选中导通，以达到栅扫描线可以同时控制多行子像素的目的，实现多行扫描，大大提高刷新率。

为解决上述技术问题，本申请的实施例提供了一种像素驱动结构，包括：子像素阵列，每个所述子像素包括一像素电极和用于驱动所述像素电极的晶体管；所述子像素阵列以行为边界分为若干组，至少存在一组包含的子像素行数大于1；与所述子像素阵列的行数相同且与各行一一对应的多条栅线，每条栅线与对应行的子像素中晶体管的栅极连接；同一组的子像素所对应的栅线之间互联，且互联的栅线由同一根栅扫描线选中导通；多组数据线，其与行数最多的一组子像素所包含的行数相同的，每组数据线中包含与所述子像素阵列的列数相同且与各列一一对应的多条数据线；同一组子像素中，每行子像素分别与一组数据线对应，且该行中每列子像素的晶体管的源极与对应一组数据线中该列对应的数据线连接。

本申请实施例还提供了一种显示面板，包括：第一基板、第二基板、夹在所述第一基板和所述第二基板之间如上所述的像素驱动结构。

本申请实施例提供的像素驱动结构和显示面板，通过将子像素阵列以行为边界分为若干组，至少存在一组中包含的子像素行数大于1，并设置与子像素阵列的行数相同且与各行一一对应的多条栅线，将同一组的子像素所对应的栅线互联，且互联的栅线由同一根栅扫描线选中导通。同时设置与包含行数最多的一组子像素所包含的行数相同的多组数据线，每组数据线中包含与子像素阵列的列数相同且与各列一一对应的多条数据线，同一组子像素中，每行子像素分别与一组数据线对应。如此，一根栅扫描线可以同时控制多行子像素，而每行中各子像素的亮暗程度由对应一组数据线中多条数据线控制，实现多行扫描，提高刷新率。

另外，子像素阵列以行为边界分为若干组，且每组包含相邻的两行子像素；每条所述栅线位于对应行子像素在列方向上的同一侧面，且位于所述子像素阵列的上下两侧呈交替布设。本申请将子像素阵列按相邻两行为一组分为若干组，实现双行扫描，而每条栅线位于子像素阵列的上下两侧且呈交替布设，即栅线采用立体结构铺设，从而提高透过率。

另外，每条数据线位于对应列子像素在行方向上的同一侧面，所述多组数据线沿所述子像素阵列的上下方向层叠且重合布设。本申请在实现多行扫描过程中，虽然增加了数据线的组数，但由于多组数据线沿子像素阵列的上下方向层叠且重合铺设，即多组数据线采用立体结构铺设仅占用一个线宽，没有增加线宽，因此进一步提高了透过率。

另外，像素驱动结构还包括：与所述子像素阵列的列数相同且与各列一一对应的多条触控信号线；每条所述触控信号线位于对应列子像素在行方向上与所述数据线所在侧面相同的同一侧面，且每条所述触控信号线与位于同一侧面上的所述数据线沿所述子像素阵列的上下方向层叠且重合布设。本申请将触控信号线和数据线层叠且重合布设，如此触控信号线和多组数据线都只占用一个线宽，大大提高了透过率。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是现有技术的一种像素驱动结构的结构示意图；

图2是本申请实施例提供的像素驱动结构的示意图一；

图3是本申请实施例提供的像素驱动结构的示意图二；

图4是本申请实施例提供的像素驱动结构的示意图三。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。

需要注意的是，本申请实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本申请实施例的限定。此外，在上下文中，还需要理解的是，当提到一个元件连接在另一个元件“上”或者“下”时，其不仅能够直接连接在另一个元件“上”或者“下”，也可以通过中间元件间接连接在另一个元件“上”或者“下”。

目前的液晶显示器采用的是逐行扫描的方式，如图1，在t1时刻，给第一行栅线高电平，晶体管导通，数据线给第一行的液晶电容充电。在t2时刻，给第一行栅线低电平，给第二行栅线高电平，数据线给第二行的液晶电容充电。在t3时刻，给第二行栅线低电平，给第三行栅线高电平，数据线给第三行的液晶电容充电。以此类推，直到把一帧扫描完后，才又从第一行进行扫描第二帧。总的来说，同一行上的像素电压在相同时间经由不同的数据线写入；同一列上的像素电压是经由相同的数据线在不同的时间写入。逐行扫描的驱动方式使得液晶显示器的刷新频率受限，最高只可做到144hz。

本申请的实施例涉及一种像素驱动结构，如图2所示，包括：子像素阵列10，多条栅线(如图2中的栅线G11、G12、G21、G22)，和多组数据线(如图2中D11、D12、D13中组成的一组数据线，D21、D22、D23中组成的一组数据线)。

具体地，子像素阵列10中每个子像素包括一像素电极101和用于驱动像素电极101的晶体管102；所述子像素阵列以行为边界分为若干组，至少存在一组包含的子像素行数大于1。

本实施例中，对子像素阵列10以行为边界分组时，各组的行数可以相同，也可以不同。如图2所示为一个4*3的子像素阵列，若将该子像素阵列平均分为两组时，分组情况可以是第一组包括第一行、第二行，第二组包括第三行、第四行；分组情况也可以是第一组包括第一行、第三行，第二组包括第二行、第四行。若将该子像素阵列分为三组时，分组情况可以是第一组包括第一行、第二行，第二组包括第三行，第三组包括第四行；分组情况也可以是第一组包括：第一行、第四行，第二组包括第二行，第三组包括第三行。即本申请并不对分组方式进行限定，只要至少存在一组包含的子像素行数大于1即可。

具体地，多条栅线与子像素阵列10的行数相同且与各行一一对应，每条栅线与对应行的子像素中晶体管102的栅极连接；同一组的子像素所对应的栅线之间互联，且互联的栅线由同一根栅扫描线(如G1、G2)选中导通。

如图2所示，第一行子像素可对应栅线G11，第二行子像素可对应栅线G12，第三行子像素可对应栅线G21，第四行子像素可对应G22，若将4*3的子像素阵列按行平均分为两组，则栅线G11和G12互联且由同一根栅扫描线G1选中导通，栅线G21和G22互联且由同一根栅扫描线G2选中导通。

如图3所示，若将4*3的子像素阵列按行分为两组，第一组包含第一行、第二行、第三行，第二组包含第四行，则第一行对应的栅线G11、第二行对应的栅线G12、第三行对应的栅线G13互联且由同一根栅扫描线G1选中导通，栅线G21单独为一组，由栅扫描线G2选中导通。

也就是说，本实施例根据子像素阵列10的分组情况，既可以只实现多行扫描，也可以同时实现多行扫描和单行扫描。多行扫描的行数与互联的栅线数相同，也与每组包含的子像素的行数相同。

具体地，多组数据线的组数与包含行数最多的一组子像素所包含的行数相同，每组数据线中包含与子像素阵列10的列数相同且与各列一一对应的多条数据线；同一组子像素中，每行子像素分别与一组数据线对应，且该行中每列子像素的晶体管102的源极与对应一组数据线中该列对应的数据线连接。

本实施例中，如图2所示，当包含行数最多的一组子像素的行数为两行时，数据线的组数为两组，第一组数据线包括数据线D11、数据线D12、数据线D13。第二组数据线包括数据线D21、数据线D22、数据线D23。当通过栅扫描线G1选中第一行子像素和第二行子像素对应的一组子像素时，第一行子像素的亮暗程度由第一组数据线D11、D12、D13控制，第二行子像素的亮暗程度由第二组数据线D21、D22、D23控制。

如图3所示，当包含行数最多的一组子像素的行数为三行时，数据线的组数为三组，第一组数据线包括数据线D11、数据线D12、数据线D13。第二组数据线包括数据线D21、数据线D22、数据线D23。第三组数据线包括数据线D31、数据线D32、数据线D33。需要说明的是，当第四行子像素单独作为一组时，可任意选择一组数据线来控制第四行子像素的亮暗，即可任选一组数据线连接第四行子像素的晶体管的源极，如图3所示选择第二组数据线(D21、D22、D23)来控制第四行子像素的亮暗程度。

可以理解的是，栅线、数据线、像素电极和晶体管等器件或线路实际上均为三维结构，本实施例中的图2、图3展示的仅是一种逻辑性结构的示意图，并不对栅线、数据线、像素电极和晶体管的实际空间位置进行限定。

在一实施例中，如图4所示，子像素阵列10以行为边界分为若干组，且每组包含相邻的两行子像素；每条栅线(如图4中的栅线G11、G12、G13)位于对应行子像素在列方向上的同一侧面，且位于子像素阵列10的上下两侧呈交替布设。

具体地，图4为一个3*2的子像素阵列10(图4中第二行和第三行的子像素未进行图案填充)，第一行栅线G11位于第一行子像素的下侧，第二行栅线G12位于第二行子像素的上侧，第三行栅线G13位于第三行子像素的下侧，如此栅线采用上下两侧交替这种立体结构布设可以使更多光源透过像素驱动结构，从而增加透过率。

在一实施例中，如图4所示，每条数据线(如图4中的数据线D11、D12、D21、D22)位于对应列子像素在行方向上的同一侧面，多组数据线(数据线D11、D12为一组，数据线D21、D22为一组)沿子像素阵列的上下方向层叠且重合布设。

具体地，第一组数据线包括D11和D12，第二组数据线包括D21和D22，第一组数据线30和第二组数据线30沿子像素阵列的上下方向层叠且重合布设，即从上下方向来说，不同组的数据线是重合的，但从水平方向来说，不同组的数据线是位于同一侧面的不同层高位置呈层叠排布。如此在实现多行扫描过程中，虽然增加了数据线的组数，但由于多组数据线沿子像素阵列的上下方向层叠且重合铺设，即多组数据线采用立体结构铺设仅占用一个线宽，没有增加线宽，因此进一步提高了透过率。

另外，在线路布设过程中，为了避免短路，需要在栅线之间填充绝缘层，数据线之间填充绝缘层。需要说明的是，图4中并未画出晶体管的空间位置，即本实施例并不限定晶体管的空间位置，只要晶体管的栅极连接栅线，源极连接数据线，漏极连接像素电极即可。当然，为了尽可能地节省空间，缩短线路长度，可以将奇数行的晶体管设置于像素电极的下方且靠近数据线，偶数行的晶体管设置于像素电极的上方且靠近数据线。

在一实施例中，如图4所示，像素驱动结构还包括：与子像素阵列10的列数相同且与各列一一对应的多条触控信号线(如图4中TP1、TP2)；每条触控信号线位于对应列子像素在行方向上的同一侧面。

具体地，触控信号线(TP1、TP2)可以与数据线位于对应列子像素在行方向上的同一侧面，也可以与数据线位于不同的侧面。

在一实施例中，如图4所示，像素驱动结构还包括：与子像素阵列的列数相同且与各列一一对应的多条触控信号线(TP1、TP2)；每条触控信号线位于对应列子像素在行方向上与数据线所在侧面相同的同一侧面，且每条触控信号线与位于同一侧面上的数据线沿子像素阵列的上下方向层叠且重合布设。即第一列对应的触控信号线TP1与第一列的数据线D11、D21位于同一侧面，第二列第一列对应的触控信号线TP2与第二列的数据线D21、D22位于同一侧面，且从上下方向来说同一列的触控信号线和数据线(TP1、D11、D21重合，TP2、D21、D22重合)是重合的，但从水平方向来说同一列的触控信号线和数据线是位于同一侧面的不同层高位置呈层叠排布。本申请将触控信号线和数据线层叠且重合布设，如此触控信号线和多组数据线都只占用一个线宽，大大提高了透过率。

进一步地，每条触控信号线可以位于同一侧面的多条数据线之间。即触控信号线TP1位于数据线D11、D21之间，触控信号线TP2位于数据线D21、D22之间。

在一实施例中，如图4所示，像素驱动结构还包括：与子像素阵列10中每个子像素的像素电极一一对应的多个公共电极50(图4未对其他公共电极50进行图案填充)，公共电极50形成的平面结构位于子像素阵列的下侧，且公共电极50与对应的像素电极10连接。进一步地，公共电极为彩色导电材料，或者，公共电极为透明导电材料且在公共电极表面(上表面或下表面均可)覆盖彩色滤光层。如此相当于将CF基板的彩色滤光层直接做在公共电极50上，因此无需设置黑色矩阵防止混色，节约了CF基板的成本(CF基板不需要单独处理，直接采用普通玻璃基板即可)。

本实施例提供的像素驱动结构将整体线路设置为立体结构，液晶分子包裹其中，独立存在于每个像素内，提升了透过率，且由于将彩色滤光层直接做在了公共电极上，无需黑色矩阵，因此解决了漏光和混色的问题。

本申请的另一实施例涉及一种显示面板，包括：第一基板、第二基板、夹在第一基板和第二基板之间如上所述的像素驱动结构。

本实施例中，像素驱动结构的具体结构和布设细节与上述实施例所提供的基本相同，在此不做赘述。

本领域的普通技术人员可以理解，上述各实施例是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。

Claims (10)

1.一种像素驱动结构，其特征在于，包括：

子像素阵列，每个所述子像素包括一像素电极和用于驱动所述像素电极的晶体管；所述子像素阵列以行为边界分为若干组，至少存在一组包含的子像素行数大于1；

与所述子像素阵列的行数相同且与各行一一对应的多条栅线，每条栅线与对应行的子像素中晶体管的栅极连接；同一组的子像素所对应的栅线之间互联，且互联的栅线由同一根栅扫描线选中导通；

多组数据线，其与行数最多的一组子像素所包含的行数相同的，每组数据线中包含与所述子像素阵列的列数相同且与各列一一对应的多条数据线；同一组子像素中，每行子像素分别与一组数据线对应，且该行中每列子像素的晶体管的源极与对应一组数据线中该列对应的数据线连接。

2.根据权利要求1所述的像素驱动结构，其特征在于，所述子像素阵列以行为边界分为若干组，且每组包含相邻的两行子像素；

每条所述栅线位于对应行子像素在列方向上的同一侧面，且位于所述子像素阵列的上下两侧呈交替布设。

3.根据权利要求1所述的像素驱动结构，其特征在于，每条数据线位于对应列子像素在行方向上的同一侧面，所述多组数据线沿所述子像素阵列的上下方向层叠且重合布设。

4.根据权利要求1-3任一项所述的像素驱动结构，其特征在于，还包括：与所述子像素阵列的列数相同且与各列一一对应的多条触控信号线；每条所述触控信号线位于对应列子像素在行方向上的同一侧面。

5.根据权利要求3所述的像素驱动结构，其特征在于，还包括：与所述子像素阵列的列数相同且与各列一一对应的多条触控信号线；每条所述触控信号线位于对应列子像素在行方向上与所述数据线所在侧面相同的同一侧面，且每条所述触控信号线与位于同一侧面上的所述数据线沿所述子像素阵列的上下方向层叠且重合布设。

6.根据权利要求5所述的像素驱动结构，其特征在于，每条所述触控信号线位于同一侧面上的多条所述数据线之间。

7.根据权利要求1所述的像素驱动结构，其特征在于，还包括：与所述子像素阵列中每个子像素的像素电极一一对应的多个公共电极，所述公共电极形成的平面结构位于子像素阵列的下侧，且所述公共电极与对应的所述像素电极连接。

8.根据权利要求6所述的像素驱动结构，其特征在于，所述公共电极为彩色导电材料，或者，所述公共电极为透明导电材料且在所述公共电极表面覆盖彩色滤光层。

9.根据权利要求1所述的像素驱动结构，其特征在于，所述栅线之间填充绝缘层，所述数据线之间填充绝缘层。

10.一种显示面板，其特征在于，包括：第一基板、第二基板、夹在所述第一基板和所述第二基板之间如权利要求1-9中任一项所述的像素驱动结构。

Images