KR20220142555A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220142555A
KR20220142555A KR1020210048129A KR20210048129A KR20220142555A KR 20220142555 A KR20220142555 A KR 20220142555A KR 1020210048129 A KR1020210048129 A KR 1020210048129A KR 20210048129 A KR20210048129 A KR 20210048129A KR 20220142555 A KR20220142555 A KR 20220142555A
Authority
KR
South Korea
Prior art keywords
initialization
channel region
pixel circuit
initialization voltage
disposed
Prior art date
Application number
KR1020210048129A
Other languages
English (en)
Inventor
안준용
곽원규
김민정
박형준
엄누리
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210048129A priority Critical patent/KR20220142555A/ko
Priority to US17/672,381 priority patent/US20220336558A1/en
Priority to CN202210338040.1A priority patent/CN115207040A/zh
Publication of KR20220142555A publication Critical patent/KR20220142555A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

표시 장치는 서로 이웃하여 배치되는 복수의 화소 회로들, 및 화소 회로들에 각각 대응하도록 배치되는 복수의 액티브 패턴들을 포함하고, 액티브 패턴들 각각은 초기화 전압이 인가되는 제1 초기화 채널 영역, 초기화 전압이 인가되는 제2 초기화 채널 영역, 및 초기화 전압이 인가되는 제3 초기화 채널 영역을 포함하며, 액티브 패턴들 각각의 제2 초기화 채널 영역은 이웃하는 액티브 패턴들의 제1 초기화 채널 영역과 연결되고, 제3 초기화 채널 영역의 제1 단부 영역은 제1 초기화 채널 영역 및 제2 초기화 채널 영역 사이에서 제1 초기화 채널 영역 및 제2 초기화 채널 영역과 연결된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 유기 발광 표시 장치에 관한 것이다.
표시 장치는 화소를 통해 영상을 표시할 수 있다. 이를 위해, 화소는 화소 회로 및 발광 소자를 포함할 수 있다. 화소 회로는 구동 전류를 생성하는 복수의 트랜지스터들 및 커패시터를 포함할 수 있다. 발광 소자는 구동 전류에 기초하여 발광할 수 있다.
트랜지스터들을 형성하기 위해서는 상부층에 위치하는 도전성 물질과 하부층에 위치하는 도전성 물질을 서로 연결하기 위해 콘택홀이 형성되어야 한다. 다만, 콘택홀이 밀집한 영역에서는 콘택홀이 정상적으로 형성되지 않을 수 있다. 이에 따라, 콘택홀 불량에 의해 도전성 물질들을 통해 신호가 전달되지 않을 수 있다.
또한, 화소 회로들 각각의 트랜지스터들은 반도체 물질을 포함하는 액티브 패턴을 포함할 수 있다. 한편, 액티브 패턴들이 서로 전기적으로 분리되는 경우에 표시 장치의 제조 과정 또는 사용 과정에서 유입되는 정전기에 의해 액티브 패턴들이 손상될 수 있다.
본 발명의 일 목적은 표시 품질이 향상된 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 서로 이웃하여 배치되는 복수의 화소 회로들 및 상기 화소 회로들에 각각 대응하도록 배치되는 복수의 액티브 패턴들을 포함하고, 상기 액티브 패턴들 각각은 초기화 전압이 인가되는 제1 초기화 채널 영역, 상기 초기화 전압이 인가되는 제2 초기화 채널 영역, 및 상기 초기화 전압이 인가되는 제3 초기화 채널 영역을 포함하며, 상기 액티브 패턴들 각각의 상기 제2 초기화 채널 영역은 이웃하는 상기 액티브 패턴들의 상기 제1 초기화 채널 영역과 연결되고, 상기 제3 초기화 채널 영역의 제1 단부 영역은 상기 제1 초기화 채널 영역 및 상기 제2 초기화 채널 영역 사이에서 상기 제1 초기화 채널 영역 및 상기 제2 초기화 채널 영역과 연결될 수 있다.
일 실시예에 있어서, 상기 복수의 화소 회로들은, 제1 방향으로 연장되는 복수의 화소 행들과 상기 제1 방향에 교차하는 제2 방향으로 연장되는 복수의 화소 열들을 따라 배치되고, 하나의 화소 행에 대응하는 상기 액티브 패턴들은 서로 연결되고, 하나의 화소 열에 대응하는 상기 액티브 패턴들은 서로 연결될 수 있다.
일 실시예에 있어서, 일 방향으로 연장되고, 상기 액티브 패턴들 상에 배치되는 초기화 제어 신호 전달 배선을 더 포함하고, 상기 초기화 제어 신호 전달 배선은 상기 제1 초기화 채널 영역의 일부, 상기 제2 초기화 채널 영역의 일부, 및 상기 제3 초기화 채널 영역의 일부와 중첩할 수 있다.
일 실시예에 있어서, 상기 액티브 패턴들 각각은 상기 제3 초기화 채널 영역의 상기 제1 단부 영역과 반대되는 제2 단부 영역과 연결되는 초기화 전압 전달 영역을 더 포함할 수 있다.
일 실시예에 있어서, 상기 액티브 패턴들 각각은 데이터 신호가 인가되는 구동 채널 영역을 더 포함하고, 상기 액티브 패턴의 상기 구동 채널 영역 상에 배치되며, 상기 구동 채널 영역과 중첩하며, 상기 초기화 전압이 인가되는 구동 게이트 전극을 더 포함할 수 있다.
일 실시예에 있어서, 상기 초기화 전압 전달 영역 및 상기 구동 게이트 전극 상에 배치되고, 상기 초기화 전압 전달 영역 및 상기 구동 게이트 전극을 연결하는 연결 전극을 더 포함할 수 있다.
일 실시예에 있어서, 상기 구동 게이트 전극 상에 배치되는 커패시터 전극을 더 포함하고, 상기 커패시터 전극에는 전원 전압이 인가될 수 있다.
일 실시예에 있어서, 상기 일 방향으로 연장되고, 상기 초기화 전압이 인가되며, 상기 액티브 패턴들 상에 배치되는 초기화 전압 전달 배선을 더 포함하고, 상기 초기화 전압 전달 배선은 상기 제1 초기화 채널 영역의 일부와 중첩할 수 있다.
일 실시예에 있어서, 상기 화소 회로들은 제1 화소 회로 및 상기 제1 화소 회로와 이웃하도록 상기 제1 화소 회로의 상기 일 방향에 배치되는 제2 화소 회로를 포함하고, 상기 제1 화소 회로의 상기 제2 초기화 채널 영역은 상기 제2 화소 회로의 상기 제1 초기화 채널 영역과 연결될 수 있다.
일 실시예에 있어서, 상기 제1 화소 회로의 상기 제1 초기화 채널 영역은 상기 초기화 전압 전달 배선으로부터 상기 초기화 전압이 인가되고, 상기 제1 화소 회로의 제2 초기화 채널 영역은 상기 제2 화소 회로의 상기 제1 초기화 채널 영역으로부터 상기 초기화 전압을 전달 받을 수 있다.
일 실시예에 있어서, 상기 초기화 전압 전달 배선 상에 배치되는 연결 전극을 더 포함하고, 상기 연결 전극은 상기 초기화 전압 전달 배선과 상기 액티브 패턴의 상기 제1 초기화 채널 영역을 연결할 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 제1 화소 회로 및 상기 제1 화소 회로의 제1 방향에서 상기 제1 화소 회로와 이웃하도록 배치되고, 상기 제1 화소 회로와 연결되는 제2 화소 회로를 더 포함하고, 상기 제1 화소 회로는 제1 액티브 패턴을 포함하며, 상기 제1 액티브 패턴은 초기화 전압이 인가되는 제1 초기화 채널 영역 및 상기 초기화 전압이 인가되는 제2 초기화 채널 영역을 포함하고, 상기 제2 화소 회로는 제2 액티브 패턴을 포함하며, 상기 2 액티브 패턴은 상기 초기화 전압이 인가되는 제3 초기화 채널 영역 및 상기 초기화 전압이 인가되는 제4 초기화 채널 영역을 포함하고, 상기 제3 초기화 채널 영역은 상기 제2 초기화 채널 영역과 서로 연결되고, 상기 제3 초기화 채널 영역에서 상기 제2 초기화 채널 영역으로 상기 초기화 전압이 전달될 수 있다.
일 실시예에 있어서, 상기 제1 화소 회로의 상기 제1 방향에 수직한 제2 방향에서 상기 제1 화소 회로와 이웃하도록 배치되고, 상기 제1 화소 회로와 전기적으로 연결되는 제3 화소 회로를 더 포함하며, 상기 제3 화소 회로는 제3 액티브 패턴을 포함하고, 상기 제1 액티브 패턴은 상기 제3 액티브 패턴과 연결될 수 있다.
일 실시예에 있어서, 상기 제1 방향으로 연장되고, 게이트 신호가 인가되며, 상기 제1 및 제2 액티브 패턴들 상에 배치되는 초기화 제어 신호 전달 배선을 더 포함하고, 상기 초기화 제어 신호 전달 배선은 상기 제1 내지 제4 초기화 채널 영역과 중첩할 수 있다.
일 실시예에 있어서, 상기 제1 액티브 패턴은 상기 제1 초기화 채널 영역 및 상기 제2 초기화 채널 영역 사이에서 상기 제1 초기화 채널 영역 및 상기 제2 초기화 채널 영역 사이에서 상기 제1 초기화 채널 영역 및 상기 제2 초기화 채널 영역과 연결되는 제5 초기화 채널 영역, 및 상기 제5 초기화 채널 영역과 연결되는 제1 초기화 전압 전달 영역을 더 포함하고, 상기 제2 액티브 패턴은 상기 제3 초기화 채널 영역 및 상기 제4 초기화 채널 영역 사이에서 상기 제3 초기화 채널 영역 및 상기 제4 초기화 채널 영역 사이에서 상기 제3 초기화 채널 영역 및 상기 제4 초기화 채널 영역과 연결되는 제6 초기화 채널 영역, 및 상기 제6 초기화 채널 영역과 연결되는 제2 초기화 전압 전달 영역을 더 포함하며, 상기 초기화 제어 신호 전달 배선은 상기 제5 초기화 채널 영역의 일부 및 및 상기 제6 초기화 채널 영역의 일부와도 중첩할 수 있다.
일 실시예에 있어서, 상기 제1 액티브 패턴은 제1 데이터 신호가 인가되는 제1 구동 채널 영역을 더 포함하고, 상기 제2 액티브 패턴은 제2 데이터 신호가 인가되는 제2 구동 채널 영역을 더 포함하며, 상기 제1 구동 채널 영역 상에 배치되고, 상기 제1 구동 채널 영역과 중첩하며, 상기 초기화 전압이 인가되는 제1 구동 게이트 전극 및 상기 제2 구동 채널 영역 상에 배치되고, 상기 제2 구동 채널 영역과 중첩하며, 상기 초기화 전압이 인가되는 제2 구동 게이트 전극을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 구동 게이트 전극 및 상기 제2 구동 게이트 전극 상에 배치되고, 전원 전압이 인가되는 커패시터 전극을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 방향으로 연장되고, 상기 초기화 전압이 인가되며, 상기 제1 및 제2 액티브 패턴들 상에 배치되는 초기화 전압 전달 배선을 더 포함하고, 상기 초기화 전압 전달 배선은 상기 제1 초기화 채널 영역의 일부 및 상기 제3 초기화 채널 영역의 일부와 중첩할 수 있다.
일 실시예에 있어서, 상기 제1 초기화 채널 영역은 상기 초기화 전압 전달 배선으로부터 상기 초기화 전압이 인가되고, 상기 제2 초기화 채널 영역은 상기 제3 초기화 채널 영역으로부터 상기 초기화 전압을 전달 받을 수 있다.
일 실시예에 있어서, 상기 초기화 전압 전달 배선 상에 배치되고, 상기 초기화 전압 전달 배선과 상기 제1 초기화 채널 영역을 연결하는 제1 연결 전극 및 상기 초기화 전압 전달 배선 상에 배치되고, 상기 초기화 전압 전달 배선과 상기 제3 초기화 채널 영역을 연결하는 제2 연결 전극을 더 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치에 있어서, 하나의 화소는 인접한 화소와 연결될 수 있다. 이에 따라, 상기 하나의 화소는 상기 인접한 화소로부터 전기적 신호(예를 들어, 초기화 전압 등)을 전달 받을 수 있고, 이에 따라, 하나의 화소 내에 콘택홀 형성 불량에 의해 신호가 정상적으로 전달되지 않는 경우에도 상기 하나의 화소는 상기 인접한 화소로부터 상기 신호를 전달 받아 정상적으로 구동될 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 하나의 화소를 나타내는 회로도이다.
도 3 내지 도 9는 도 1의 표시 장치에 포함되는 화소들을 나타내는 레이아웃 도면들이다.
도 10은 도 9의 I-I' 라인을 따라 절취한 단면을 나타내는 단면도이다.
도 11은 도 9의 II-II' 라인을 따라 절취한 단면을 나타내는 단면도이다.
도 12는 본 발명의 일 실시예에 따른 전자 기기를 나타내는 블록도이다.
도 13은 도 12의 전자 기기가 텔레비전으로 구현되는 일 예를 나타내는 도면이다.
도 14는 도 12의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치를 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치는 표시 패널(DP), 데이터 구동부(DDV), 게이트 구동부(GDV) 및 타이밍 제어부(CON)를 포함할 수 있다.
상기 표시 장치는 상기 표시 패널(DP)을 통해 영상을 표시할 수 있다. 이를 위해, 상기 표시 패널(DP)은 복수의 화소들(P)을 포함할 수 있다. 상기 복수의 화소들(P)은 각각 화소 회로 및 상기 화소 회로와 연결되는 발광 소자를 포함할 수 있다. 실시예들에 있어서, 상기 표시 패널(DP)은 단일한 패널로 구성될 수 있다. 또는, 실시예들에 있어서, 상기 표시 패널(DP)은 복수의 패널들로 구성될 수 있다.
상기 타이밍 제어부(CON)는 외부로부터 제공되는 제어 신호(CTRL) 및 입력 영상 데이터(IDAT)에 기초하여 게이트 제어 신호(GCTRL), 데이터 제어 신호(DCTRL) 및 출력 영상 데이터(ODAT)를 생성할 수 있다. 예를 들어, 상기 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있다. 예를 들어, 상기 입력 영상 데이터(IDAT)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함하는 RGB 데이터일 수 있다. 또는, 상기 입력 영상 데이터(IDAT)는 마젠타색 영상 데이터, 시안색 영상 데이터, 황색 영상 데이터를 포함할 수도 있다.
상기 게이트 구동부(GDV)는 상기 타이밍 제어부(CON)로부터 제공되는 상기 게이트 제어 신호(GCTRL)에 기초하여 게이트 신호들을 생성할 수 있다. 예를 들어, 상기 게이트 제어 신호(GCTRL)는 수직 개시 신호, 클록 신호 등을 포함할 수 있다. 실시예들에 있어서, 상기 게이트 구동부(GDV)는 별도의 패널로 제작되어 상기 표시 패널(DP)에 연결될 수 있다. 상기 게이트 구동부(GDV)는 상기 표시 패널(DP)과 전기적으로 연결되며, 상기 게이트 신호들을 순차적으로 출력할 수 있다. 상기 화소들(P) 각각은 상기 게이트 신호들 각각의 제어에 따라 데이터 신호를 제공받을 수 있다.
상기 데이터 구동부(DDV)는 상기 타이밍 제어부(CON)로부터 제공되는 상기 데이터 제어 신호(DCTRL) 및 상기 출력 영상 데이터(ODAT)에 기초하여 상기 데이터 신호를 생성할 수 있다. 예를 들어, 상기 데이터 제어 신호(DCTRL)는 출력 데이터 인에이블 신호, 수평 개시 신호, 로드 신호 등을 포함할 수 있다. 실시예들에 있어서, 상기 데이터 구동부(DDV)는 별도의 패널로 제작되어 상기 표시 패널(DP)과 전기적으로 연결될 수 있다. 상기 데이터 구동부(DDV)는 상기 표시 패널(DP)과 전기적으로 연결되며, 복수의 데이터 신호들을 생성할 수 있다. 상기 화소들(P) 각각은 상기 데이터 신호들 각각에 상응하는 휘도에 대한 영상을 표시할 수 있다.
실시예들에 있어서, 상기 화소들(P)은 제1 방향(DR1) 및 상기 제1 방향에 수직한 제2 방향(DR2)으로 배열될 수 있다. 즉, 상기 화소들(P)은 매트릭스 형태로 배열될 수 있다. 이에 따라, 상기 화소들(P)에 의해 상기 제1 방향(DR1)으로 연장되는 복수의 화소 행들(PR) 및 상기 제2 방향(DR2)으로 연장되는 복수의 화소 열들(PC)을 포함할 수 있다. 도 1에서는 상기 화소들(P)이 매트릭스 형태로 배열되는 것으로 도시되었지만, 이는 예시적인 것으로, 상기 화소들(P)이 배열되는 방식은 이에 제한되지 않는다. 도 2는 도 1의 표시 장치에 포함되는 하나의 화소를 나타내는 회로도이다.
도 2를 참조하면, 상기 화소들(P)은 각각 화소 회로(PCP) 및 발광부(EP)를 포함할 수 있다. 상기 화소 회로(PCP)는 복수의 트랜지스터들(T1, T2, T3-1, T3-2, T4-1, T4-2, T5, T6, T7, T8) 및 스토리지 커패시터(CST)를 포함할 수 있다. 상기 발광부(EP)는 발광 소자(LD)를 포함할 수 있다. 트랜지스터들(T1, T2, T3-1, T3-2, T4-1, T4-2, T5, T6, T7, T8)은 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3-1, T3-2), 제4 트랜지스터(T4-1, T4-2), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7) 및 제8 트랜지스터(T8)를 포함할 수 있다.
상기 제1 트랜지스터(T1)는 제1 전원 전압(ELVDD) 및 상기 발광 소자(LD)의 제1 전극에 전기적으로 연결되고, 데이터 신호(DATA)에 상응하는 구동 전류를 상기 발광 소자(LD)에 제공할 수 있다. 다시 말해, 상기 제1 트랜지스터(T1)는 구동 트랜지스터일 수 있다.
상기 제2 트랜지스터(T2)는 상기 제1 트랜지스터(T1)의 제1 전극에 연결되고, 데이터 제어 신호(GW)에 응답하여 상기 데이터 신호(DATA)를 상기 제1 트랜지스터(T1)의 상기 제1 전극에 제공할 수 있다. 다시 말해, 상기 제2 트랜지스터(T2)는 스위칭 트랜지스터일 수 있다.
상기 제3 트랜지스터(T3-1, T3-2)는 상기 제1 트랜지스터(T1)의 게이트 전극과 제2 전극 사이에 연결되고, 상기 데이터 제어 신호(GW)에 응답하여 상기 제1 트랜지스터(T1)를 다이오드 연결시킴으로써 상기 제1 트랜지스터(T1)의 문턱 전압을 보상할 수 있다. 다시 말해, 상기 제3 트랜지스터(T3-1, T3-2)는 보상 트랜지스터일 수 있다.
일 실시예에 있어서, 상기 제3 트랜지스터(T3-1, T3-2)는 제1 보상 트랜지스터(T3-1) 및 제2 보상 트랜지스터(T3-2)를 포함할 수 있다. 상기 제1 보상 트랜지스터(T3-1)와 상기 제2 보상 트랜지스터(T3-2)는 서로 직렬로 연결될 수 있다. 다시 말해, 상기 제1 보상 트랜지스터(T3-1)의 게이트 전극과 상기 제2 보상 트랜지스터(T3-2)의 게이트 전극은 서로 연결되고, 상기 제1 보상 트랜지스터(T3-1)의 제2 전극과 상기 제2 보상 트랜지스터(T3-2)의 제1 전극은 서로 연결될 수 있다.
상기 제4 트랜지스터(T4-1, T4-2)는 상기 제1 트랜지스터(T1)의 상기 게이트 전극에 연결되고, 상기 초기화 제어 신호(GI)에 응답하여 초기화 전압(VINT)을 상기 제1 트랜지스터(T1)의 상기 게이트 전극에 제공할 수 있다. 다시 말해, 상기 제4 트랜지스터(T4-1, T4-2)는 구동 초기화 트랜지스터일 수 있다.
일 실시예에 있어서, 상기 제4 트랜지스터(T4-1, T4-2)는 제1 구동 초기화 트랜지스터(T4-1) 및 제2 구동 초기화 트랜지스터(T4-2)를 포함할 수 있다. 상기 제1 구동 초기화 트랜지스터(T4-1)와 상기 제2 구동 초기화 트랜지스터(T4-2)는 서로 직렬로 연결될 수 있다. 다시 말해, 상기 제1 구동 초기화 트랜지스터(T4-1)의 게이트 전극과 상기 제2 구동 초기화 트랜지스터(T4-2)의 게이트 전극은 서로 연결되고, 상기 제1 구동 초기화 트랜지스터(T4-1)의 제2 전극과 상기 제2 구동 초기화 트랜지스터(T4-2)의 제1 전극은 서로 연결될 수 있다.
상기 제5 트랜지스터(T5)는 제1 전원 전압(ELVDD)과 상기 제1 트랜지스터(T1)의 상기 제1 전극 사이에 연결되고, 상기 제6 트랜지스터(T6)는 상기 제1 트랜지스터(T1)의 상기 제2 전극과 상기 발광 소자(LD)의 상기 제1 전극 사이에 연결될 수 있다. 상기 제5 트랜지스터(T5) 및 상기 제6 트랜지스터(T6) 각각은 발광 제어 신호(EM)에 응답하여 데이터 신호(DATA)에 상응하는 상기 구동 전류를 상기 발광 소자(LD)의 상기 제1 전극에 제공할 수 있다. 다시 말해, 상기 제5 트랜지스터(T5) 및 상기 제6 트랜지스터(T6) 각각은 발광 제어 트랜지스터일 수 있다.
상기 제7 트랜지스터(T7)는 초기화 전압(VINT)과 상기 발광 소자(LD)의 상기 제1 전극 사이에 연결되고, 다이오드 초기화 제어 신호(GB)에 응답하여 상기 초기화 전압(VINT)을 발광 소자(LD)의 상기 제1 전극에 제공할 수 있다. 다시 말해, 상기 제7 트랜지스터(T7)는 다이오드 초기화 트랜지스터일 수 있다.
상기 제8 트랜지스터(T8)는 상기 제1 트랜지스터(T1)의 상기 게이트 전극에 연결되고, 상기 초기화 제어 신호(GI)에 응답하여 초기화 전압(VINT)을 상기 제1 트랜지스터(T1)의 상기 게이트 전극에 제공할 수 있다. 다시 말해, 상기 제8 트랜지스터(T8)는 구동 초기화 트랜지스터일 수 있다. 상기 제8 트랜지스터(T8)가 상기 제4 트랜지스터(T4-1, T4-2)와 함께 상기 초기화 전압(VINT)을 상기 제1 트랜지스터(T1)의 상기 게이트 전극에 제공함으로써, 상기 표시 장치의 표시 성능이 향상될 수 있다. 예를 들어, 상기 트랜지스터들(T4-2, T8) 중 하나의 트랜지스터가 작동하지 않는 경우에도, 나머지 트랜지스터가 상기 초기화 전압(VINT)을 상기 제1 트랜지스터(T1)의 상기 게이트 전극에 제공할 수 있다.
상기 발광부(EP)는 다양한 방식으로 배치될 수 있다. 예를 들어, 상기 발광부(EP)는 적색, 녹색 및 청색을 방출하는 발광 소자들(LD)이 순서대로 배열되는 RGB 방식으로 배치될 수 있다. 상기 발광부(EP)는 녹색, 청색, 녹색 및 적색을 방출하는 발광 소자들(LD)이 순서대로 배열되는 펜타일 방식으로 배치될 수도 있다. 또한, 상기 발광 소자들(LD)은 하나의 적색 발광 소자, 하나의 청색 발광 소자 및 두 개의 녹색 발광 소자들이 다이아몬드 방식으로 배치될 수도 있다. 이 외에도, 상기 발광부(EP)는 발광 소자들(LD)이 에스-스트라이프(S-stripe) 방식으로 배치될 수 있다.
도 3 내지 도 9는 도 1의 표시 장치에 포함되는 화소 회로들을 나타내는 레이아웃 도면들이다.
도 1 내지 도 3을 참조하면, 상기 표시 장치는 액티브층(ACT)을 포함할 수 있다. 상기 액티브층(ACT)은 각각 액티브 패턴들을 포함할 수 있다. 상기 액티브 패턴들이 연결되어 상기 액티브층(ACT)을 형성할 수 있다. 상기 액티브 패턴들은 각각 화소 회로 영역들(PXA1, PXA2, PXA3, PXA4, PXA5, PXA6)에 대응하게 위치할 수 있다. 상기 액티브 패턴들은 각각 상기 화소 회로들(PCP)에 포함될 수 있다. 상기 화소 회로 영역들(PXA1, PXA2, PXA3, PXA4, PXA5, PXA6)에 대응하여 상기 화소 회로들(PCP)이 배치될 수 있다. 예를 들어, 상기 제1 화소 회로 영역(PXA1)에는 제1 화소 회로가 배치되고, 상기 제1 화소의 상기 제1 방향(DR1)에는 상기 제2 화소 회로가 인접하여 배치될 수 있다. 또한, 상기 제1 화소 회로의 상기 제2 방향(DR2)에는 제3 화소 회로가 배치될 수 있다.
상기 액티브층(ACT)은 반도체 물질을 포함할 수 있다. 예를 들어, 상기 액티브층(ACT)은 산화물계 반도체 물질 또는 실리콘계 반도체 물질을 포함할 수 있다.
상기 액티브 패턴들 각각은 제1 초기화 채널 영역(VI1), 제2 초기화 채널 영역(VI2), 제3 초기화 채널 영역(VI3) 및 초기화 전압 전달 영역(VI4)을 포함할 수 있다. 상기 제1 초기화 채널 영역(VI1), 상기 제2 초기화 채널 영역(VI2), 상기 제3 초기화 채널 영역(VI3) 및 상기 초기화 전압 전달 영역(VI4)에는 상기 초기화 전압(VINT)이 인가될 수 있다. 실시예들에 있어서, 제1 화소 회로 영역(PXA1)에 배치되는 액티브 패턴의 상기 제2 초기화 채널 영역(VI2)에는 제2 화소 회로 영역(PXA2)에 배치되는 액티브 패턴의 상기 제1 초기화 채널 영역(VI1)으로부터 상기 초기화 전압(VINT)이 전달될 수 있다. 이를 위해, 상기 제1 화소 회로 영역(PXA1)에 배치되는 액티브 패턴의 상기 제2 초기화 채널 영역(VI2)은 상기 제2 화소 회로 영역(PXA2)에 배치되는 액티브 패턴의 상기 제1 초기화 채널 영역(VI1)과 연결될 수 있다.
상기 화소 회로 영역들(PXA1, PXA2, PXA3, PXA4, PXA5, PXA6)에 배치되는 액티브 패턴들은 서로 연결될 수 있다. 즉, 상기 액티브 패턴들은 상기 제1 방향(DR1) 및 상기 제2 방향(DR2)으로 서로 연결될 수 있다. 이에 따라, 상기 액티브층(ACT)은 그물망 구조를 가질 수 있다.
액티브 패턴들이 상기 제1 방향(DR1) 및 상기 제2 방향(DR2)으로 서로 연결됨에 따라, 상기 액티브 패턴에 인가되는 전하가 상기 제1 방향(DR1) 및 상기 제2 방향(DR2)으로 분산될 수 있다. 이에 따라, 상기 표시 장치는 정전기로 인해 발생하는 불량을 방지할 수 있다.
상기 제3 초기화 채널 영역(VI3)은 상기 제1 초기화 채널 영역(VI1) 및 상기 제2 초기화 채널 영역(VI2) 사이에 위치할 수 있다. 상기 제1 초기화 채널 영역(VI1)에 인가되는 상기 초기화 전압(VINT)은 상기 액티브 패턴을 따라 상기 제3 초기화 채널 영역(VI3)으로 전달될 수 있다. 상기 제2 초기화 채널 영역(VI2)에 인가되는 상기 초기화 전압(VINT)은 상기 액티브 패턴을 따라 상기 제3 초기화 채널 영역(VI3)으로 전달될 수 있다.
상기 초기화 전압 전달 영역(VI4)의 제1 단부 영역은 상기 제3 초기화 채널 영역(VI3)과 연결될 수 있다. 상기 초기화 전압 전달 영역(VI4)의 제2 단부 영역은 후술할 제2 연결 전극(BE2)과 전기적으로 연결될 수 있다.
도 3에서는 상기 액티브층(ACT)이 6개의 액티브 패턴들을 포함하는 것으로 도시되었지만, 상기 액티브층(ACT)은 상기 제1 방향(DR1) 및/또는 상기 제2 방향(DR2)으로 연결되는 액티브 패턴들을 더 포함할 수 있다.
도 1 내지 도 4를 참조하면, 상기 표시 장치는 게1 도전층(GAT1)을 더 포함할 수 있다. 상기 제1 도전층(GAT1)은 상기 액티브층(ACT) 상에 배치될 수 있다. 상기 제1 도전층(GAT1) 및 상기 액티브층(ACT) 사이에는 절연층이 배치될 수 있다. 상기 절연층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다.
상기 제1 도전층(GAT1)은 발광 제어 신호 전달 배선(GSL1), 초기화 제어 신호 전달 배선(GSL2), 데이터 제어 신호 전달 배선(GSL3) 및 복수의 게이트 전극들(GED1)을 포함할 수 있다.
상기 발광 제어 신호 전달 배선(GSL1)에는 상기 발광 제어 신호(EM)가 인가될 수 있고, 상기 초기화 제어 신호 전달 배선(GSL2)에는 상기 초기화 제어 신호(GI) 또는 상기 다이오드 초기화 제어 신호(GB)가 인가될 수 있으며, 상기 데이터 제어 신호 전달 배선(GSL3)에는 상기 데이터 제어 신호(GW)가 인가될 수 있고, 상기 게이트 전극들(GED1)은 후술할 제2 연결 전극(BE2)에 의해 상기 액티브층(ACT)의 상기 초기화 전압 전달 영역(VI4)과 연결될 수 있다. 도 1 내지 도 5를 참조하면, 상기 제1 도전층(GAT1) 및 상기 액티브층(ACT)은 부분적으로 중첩할 수 있다. 상기 제1 도전층(GAT1) 및 상기 액티브층(ACT)이 중첩하는 부분은 트랜지스터를 구성할 수 있다. 즉, 상기 중첩하는 부분은 게이트 전극과 채널 영역을 정의할 수 있으며, 상기 채널 영역의 인접 영역은 소스 및 드레인 영역으로 정의될 수 있다. 예를 들어, 제1 화소 회로 영역(PXA1)에 상기 트랜지스터들(T1, T2, T3-1, T3-2, T4-1, T4-2, T5, T6, T7, T8)이 배치되는 영역을 표시하였다. 이는 다른 화소 회로 영역들(PXA2, PXA3, PXA4, PXA5, PXA6)에서도 동일할 수 있다.
상기 초기화 제어 신호 전달 배선(GSL2)은 상기 제1 방향(DR1)으로 연장될 수 있다. 상기 초기화 제어 신호 전달 배선(GSL2)은 상기 제1 초기화 채널 영역(VI1), 상기 제2 초기화 채널 영역(VI2) 및 상기 제3 초기화 채널 영역(VI3)과 중첩할 수 있다. 이에 따라, 상기 제1 초기화 채널 영역(VI1)은 상기 초기화 제어 신호 전달 배선(GSL2)과 함께 상기 제8 트랜지스터(T8)를 구성할 수 있고, 상기 제2 초기화 채널 영역(VI2)은 상기 초기화 제어 신호 전달 배선(GSL2)과 함께 상기 제2 구동 초기화 트랜지스터(T4-2)를 구성할 수 있으며, 상기 제3 초기화 채널 영역(VI3)은 상기 초기화 제어 신호 전달 배선(GSL2)과 함께 상기 제1 구동 초기화 트랜지스터(T4-1)를 구성할 수 있다.
상기 데이터 제어 신호 전달 배선(GSL3)은 상기 제1 방향(DR1)으로 연장될 수 있다. 상기 데이터 제어 신호 전달 배선(GSL3)이 상기 액티브 패턴과 중첩하는 부분들은 각각 제2 트랜지스터(T2), 상기 제1 보상 트랜지스터(T3-1) 및 상기 제2 보상 트랜지스터(T3-2)를 구성할 수 있다.
상기 발광 제어 신호 전달 배선(GSL1)이 상기 액티브 패턴과 중첩하는 부분들은 각각 상기 제5 트랜지스터(T5) 및 상기 제6 트랜지스터(T6)를 구성할 수 있다.
상기 구동 게이트 전극(GED1)이 상기 액티브 패턴과 중첩하는 부분은 제1 트랜지스터(T1)를 구성할 수 있다. 상기 액티브 패턴이 상기 구동 게이트 전극(GED1)과 중첩하는 부분은 데이터 신호가 인가되는 구동 채널 영역일 수 있다.
도 1, 도 2 및 도 6을 참조하면, 상기 표시 장치는 제2 도전층(GAT2)을 더 포함할 수 있다. 상기 제2 도전층(GAT2)은 상기 제1 도전층(GAT1) 상에 배치될 수 있다. 상기 제2 도전층(GAT2)과 상기 제1 도전층(GAT1) 사이에는 절연층이 배치될 수 있다.
상기 제2 도전층(GAT2)은 커패시터 전극(GED2) 및 초기화 전압 전달 배선(GSL4)을 포함할 수 있다. 상기 커패시터 전극(GED2)에는 상기 제1 전압(ELVDD)이 인가될 수 있고, 상기 초기화 전압 전달 배선(GSL4)에는 상기 초기화 전압(VINT)이 인가될 수 있다.
도 1 내지 도 7을 참조하면, 상기 커패시터 전극(GED2)은 상기 구동 게이트 전극(GED1)과 중첩하게 배치될 수 있다. 이에 따라, 상기 커패시터 전극(GED2)은 상기 구동 게이트 전극(GED1)과 함께 상기 스토리지 커패시터(CST)를 구성할 수 있다.
상기 초기화 전압 전달 배선(GSL4)은 상기 제1 방향(DR1)으로 연장될 수 있다. 상기 초기화 전압 전달 배선(GSL4)은 상기 제1 초기화 채널 영역(VI1)과 중첩할 수 있다.
도 1, 도 2 및 도 8을 참조하면, 상기 표시 장치는 제3 도전층(SD)을 더 포함할 수 있다. 상기 제3 도전층(SD)은 상기 제2 도전층(GAT2) 상에 배치될 수 있다. 상기 제3 도전층(SD)과 상기 제2 도전층(GAT2) 사이에는 상기 절연층이 배치될 수 있다.
상기 제3 도전층(SD)은 데이터 전달 배선(VSL1), 전원 전압 전달 배선(VSL2), 제1 연결 전극(BE1), 제2 연결 전극(BE2) 및 제3 연결 전극(BE3)을 포함할 수 있다.
상기 데이터 전달 배선(VSL1)에는 상기 데이터 신호(DATA)가 인가될 수 있고, 상기 전원 전압 전달 배선(VSL2)에는 상기 제1 전원 전압(ELVDD)이 인가될 수 있다.
도 1 내지 도 8을 참조하면, 상기 제1 연결 전극(BE1)은 상기 액티브층(ACT)과 상기 초기화 전압 전달 배선(GSL4)을 연결할 수 있다. 실시예들에 있어서, 상기 제1 연결 전극(BE1)은 상기 초기화 전압 전달 배선(GSL4)과 상기 액티브 패턴의 제1 초기화 채널 영역(VI1)을 전기적으로 연결할 수 있다. 상기 제1 연결 전극(BE1)은 상기 제1 초기화 채널 영역(VI1) 및 상기 초기화 전압 전달 배선(GSL4)과 각각 콘택홀에 의해 연결될 수 있다. 이를 통해, 상기 초기화 전압 전달 배선(GSL4)을 통해 인가된 상기 초기화 전압(VINT)이 상기 제1 연결 전극(BE1)을 통해 상기 액티브 패턴의 상기 제1 초기화 채널 영역(VI1)에 인가될 수 있다. 이 후, 상기 초기화 전압(VINT)은 인접한 액티브 패턴의 상기 제2 초기화 채널 영역(VI2)으로 전달될 수 있다. 또한, 상기 초기화 전압(VINT)은 상기 초기화 전압 전달 영역(VI3)으로 전달될 수도 있다.
상기 제2 연결 전극(BE2)은 상기 초기화 전압 전달 영역(VI3)에서 전달된 상기 초기화 전압(VINT)을 상기 구동 게이트 전극(GED1)으로 전달할 수 있다. 상기 제2 연결 전극(BE2)은 상기 액티브층(ACT)과 상기 구동 게이트 전극(GED1)을 전기적으로 연결할 수 있다. 이를 위해, 상기 제2 연결 전극은 상기 액티브층(ACT)과 상기 구동 게이트 전극(GED1)과 각각 콘택홀에 의해 연결될 수 있다.
상기 제3 연결 전극(BE3)은 상기 발광 소자(LD)와 연결될 수 있다. 제3 연결 전극(BE3)은 상기 제6 트랜지스터(T6)과 연결되어, 일정 시간동안 상기 제6 트랜지스터(T6)에서 전달된 제1 전원 전압(ELVDD)을 상기 발광 소자(LD)의 애노드 전극에 전달할 수 있다. 즉, 상기 제3 연결 전극(BE3)은 상기 제3 연결 전극(BE3)의 상부에 위치하는 절연막을 오픈하여 형성되는 별도의 콘택홀에 의해 상기 제6 트랜지스터(T6)와 상기 발광 소자(LD)의 애노드 전극을 연결할 수 있다.
도 10은 도 9의 I-I' 라인을 따라 절취한 단면을 나타내는 단면도이다. 도 10은 하나의 화소 회로 영역 내에 포함되는 제1 초기화 채널 영역(VI1) 및 제2 초기화 채널 영역(VI2)일 수 있다.
도 9 및 도 10을 참조하면, 상기 표시 장치는 기판(SUB), 버퍼층(BUF), 액티브층(ACT), 게이트 절연층(GI), 초기화 제어 신호 전달 배선(GSL2), 제1 층간 절연층(ILD1), 초기화 전압 전달 배선(GSL4), 제2 층간 절연층(ILD2), 제1 연결 전극(BE1) 및 제2 연결 전극(BE2)을 포함할 수 있다.
상기 기판(SUB)은 투명한 또는 불투명한 물질로 형성될 수 있다. 예를 들면, 상기 기판(SUB)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수 있다. 선택적으로, 상기 기판(SUB)은 연성을 갖는 투명 수지 기판을 포함할 수도 있다. 예를 들면, 상기 투명 수지 기판은 폴리이미드 기판일 수 있다.
상기 버퍼층(BUF)은 상기 기판(SUB) 상에 배치될 수 있다. 상기 버퍼층(BUF)은 상기 기판(SUB)으로부터 금속 원자들 또는 불순물들이 상기 액티브층(ACT)으로 확산되는 것을 방지할 수 있다. 또한, 상기 버퍼층(BUF)은 상기 액티브층(ACT)을 형성하기 위한 결정화 공정에서 열의 전달 속도를 조절하여 실질적으로 균일한 상기 액티브층(ACT)을 수득하게 할 수 있다.
상기 액티브층(ACT)은 상기 버퍼층(BUF) 상에 배치될 수 있다. 일 실시예에 있어서, 상기 액티브층(ACT)은 다결정 실리콘을 포함할 수 있다. 다른 실시예에 있어서, 상기 액티브층(ACT)은 산화물 반도체를 포함할 수도 있다. 예를 들면, 상기 산화물 반도체는 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 저마늄(Ge), 크로뮴(Cr), 타이타늄(Ti), 및 아연(Zn) 중에서 적어도 하나의 산화물을 포함할 수 있다.
상기 액티브층(ACT)은 복수의 액티브 패턴들을 포함하고, 상기 액티브 패턴들은 복수의 화소 회로 영역들에 각각 대응하도록 배치될 수 있다. 예를 들면, 상기 액티브 패턴들은 도 3의 화소 회로 영역들(PXA1, PXA2, PXA3, PXA4, PXA5, PXA6)에 대응하도록 위치할 수 있다.
상기 게이트 절연층(GI)이 상기 액티브층(ACT)을 덮으며 배치될 수 있다. 상기 게이트 절연층(GI)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
상기 게이트 절연층(GI) 상에 상기 초기화 제어 신호 전달 배선(GSL2)이 배치될 수 있다. 상기 초기화 제어 신호 전달 배선(GSL2)이 상기 액티브층(ACT)과 중첩하는 영역들은 각각 트랜지스터(T4-1, T8)를 구성할 수 있다.
상기 제1 층간 절연층(ILD1)이 상기 제2 초기화 제어 신호 전달 배선(GSL2)을 덮으며 상기 게이트 절연층(GI) 상에 배치될 수 있다. 상기 제1 층간 절연층(ILD1)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
상기 초기화 전압 전달 배선(GSL4)이 상기 제1 층간 절연층(ILD1) 상에 배치될 수 있다. 상기 초기화 전압 전달 배선(GSL4)에는 도 2의 초기화 전압(VINT)이 인가될 수 있다.
상기 제2 층간 절연층(ILD2)이 상기 초기화 전압 전달 배선(GSL4)을 덮으며 상기 제1 층간 절연층(ILD1) 상에 배치될 수 있다. 상기 제2 층간 절연층(ILD2)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
상기 제1 연결 전극(BE1) 및 상기 제2 연결 전극(BE2)이 상기 제2 층간 절연층(ILD2) 상에 배치될 수 있다. 상기 제1 연결 전극(BE1)은 콘택홀에 의해 상기 액티브층(ACT) 및 상기 초기화 전압 전달 배선(GSL4)과 연결될 수 있다. 이를 통해, 상기 초기화 전압 전달 배선(GSL4)에 인가된 상기 초기화 전압(VINT)이 상기 초기와 전압 전달 영역(VI3)을 지나 상기 제2 연결 전극(BE2)으로 전달될 수 있다. 상기 제2 연결 전극(BE2)은 상기 액티브층(ACT)과 콘택홀에 의해 연결될 수 있다.
도 11은 도 9의 II-II' 라인을 따라 절취한 단면을 나타내는 단면도이다. 도 11의 초기화 전압 전달 영역(VI3)과 제2 초기화 채널 영역(VI2)은 서로 다른 화소 회로 영역에 위치할 수 있다.
도 9 및 도 11을 참조하면, 상기 표시 장치는 기판(SUB), 버퍼층(BUF), 액티브층(ACT), 게이트 절연층(GI), 초기화 제어 신호 전달 배선(GSL2), 제1 층간 절연층(ILD1), 초기화 전압 전달 배선(GSL4), 제2 층간 절연층(ILD2), 제1 연결 전극(BE1), 제2 연결 전극(BE2), 데이터 전달 배선(VSL1) 및 전원 전압 전달 배선(VSL2)을 포함할 수 있다.
상기 기판(SUB)은 투명한 또는 불투명한 물질로 형성될 수 있다. 상기 버퍼층(BUF)은 상기 기판(SUB) 상에 배치될 수 있다. 상기 액티브층(ACT)은 상기 버퍼층(BUF) 상에 배치될 수 있다. 상기 게이트 절연층(GI)이 상기 액티브층(ACT)을 덮으며 배치될 수 있다.
상기 게이트 절연층(GI) 상에 상기 초기화 제어 신호 전달 배선(GSL2)이 배치될 수 있다. 상기 초기화 제어 신호 전달 배선(GSL2)이 상기 액티브층(ACT)과 중첩하는 영역들은 각각 트랜지스터(T4-1, T4-2)를 구성할 수 있다.
상기 제1 층간 절연층(ILD1)이 상기 초기화 제어 신호 전달 배선(GSL2)을 덮으며 상기 게이트 절연층(GI) 상에 배치될 수 있다. 상기 초기화 전압 전달 배선(GSL4)이 상기 제1 층간 절연층(ILD1) 상에 배치될 수 있다. 상기 초기화 전압 전달 배선(GSL4)에는 도 2의 초기화 전압(VINT)이 인가될 수 있다.
상기 제2 층간 절연층(ILD2)이 상기 초기화 전압 전달 배선(GSL4)을 덮으며 상기 제1 층간 절연층(ILD1) 상에 배치될 수 있다.
상기 제1 연결 전극(BE1), 상기 제2 연결 전극(BE2), 상기 데이터 전달 배선(VSL1) 및 전원 전압 전달 배선(VSL2)이 상기 제2 층간 절연층(ILD2) 상에 배치될 수 있다. 상기 제1 연결 전극(BE1)은 콘택홀에 의해 상기 액티브층(ACT) 및 상기 초기화 전압 전달 배선(GSL4)과 연결될 수 있다. 이를 통해, 상기 초기화 전압 전달 배선(GSL4)에 인가된 상기 초기화 전압(VINT)이 상기 제2 초기화 채널 영역(VI2) 및 상기 초기와 전압 전달 영역(VI3)을 차례로 지나 상기 제2 연결 전극(BE2)으로 전달될 수 있다. 상기 제2 연결 전극(BE2)은 상기 액티브층(ACT)과 콘택홀에 의해 연결될 수 있다.
도 11은 제2 화소 회로 영역(PXA2)의 제2 초기화 채널 영역(VI2) 및 제3 화소 회로 영역(PXA3)의 제1 초기화 채널 영역(VI1)을 기준으로 설명하였지만, 이는 다른 화소 회로 영역들에도 동일할 수 있다. 예를 들어, 제1 화소 회로 영역(PXA1)의 제2 초기화 채널 영역(VI2) 및 제2 화소 회로 영역(PXA2)의 제1 초기화 채널 영역(VI1)에도 동일하게 적용될 수 있다. 이에 따라, 제2 연결 전극(BE2)에는 제1 초기화 채널 영역(VI1)을 통해서 초기화 전압(VINT)이 전달될 수 있고, 제2 초기화 채널 영역(VI2)을 통해서도 초기화 전압(VINT)이 전달될 수 있다. 이를 통해, 본 발명은 초기화 전압(VINT)을 인가하기 위해 콘택홀이 밀집하게 위치하는 영역에서 콘택홀 형성에 불량이 발생하더라도 여분의 경로를 통해 초기화 전압(VINT)을 인가할 수 있다.
도 12는 본 발명의 일 실시예에 따른 전자 기기를 나타내는 블록도이다. 도 13은 도 12의 전자 기기가 텔레비전으로 구현되는 일 예를 나타내는 도면이다. 도 14는 도 12의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
도 12, 도 13, 및 도 14을 참조하면, 전자 기기(500)는 프로세서(510), 메모리 장치(520), 스토리지 장치(530), 입출력 장치(540), 파워 서플라이(550), 및 표시 장치(560)를 포함할 수 있다. 이 경우, 표시 장치(560)는 도 1 내지 도 11을 참조하여 설명한 표시 장치에 상응할 수 있다. 전자 기기(500)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신할 수 있는 여러 포트들을 더 포함할 수 있다. 일 실시예에 있어서, 도 13에 도시된 바와 같이, 전자 기기(500)는 텔레비전으로 구현될 수 있다. 다른 실시예에 있어서, 도 14에 도시된 바와 같이, 전자 기기(500)는 스마트폰으로 구현될 수 있다. 그러나 전자 기기(500)는 이에 한정되지 아니하고, 예를 들면, 전자 기기(500)는 휴대폰, 비디오폰, 스마트패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 내비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
프로세서(510)는 특정 계산들 또는 태스크들(tasks)을 수행할 수 있다. 일 실시예에 있어서, 프로세서(510)는 마이크로프로세서(micro processor), 중앙 처리 유닛(central processing unit; CPU), 어플리케이션 프로세서(application processor; AP) 등일 수 있다. 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus), 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 일 실시예에 있어서, 프로세서(510)는 주변 구성 요소 상호 연결(peripheral component interconnect; PCI) 버스 등과 같은 확장 버스에도 연결될 수 있다.
메모리 장치(520)는 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들면, 메모리 장치(520)는 이피롬(erasable programmable read-only memory; EPROM) 장치, 이이피롬(electrically erasable programmable read-only memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(phase change random access memory; PRAM) 장치, 알램(resistance random access memory; RRAM) 장치, 엔에프지엠(nano floating gate memory; NFGM) 장치, 폴리머램(polymer random access memory; PoRAM) 장치, 엠램(magnetic random access memory; MRAM), 에프램(ferroelectric random access memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(dynamic random access memory; DRAM) 장치, 에스램(static random access memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
스토리지 장치(530)는 솔리드 스테이트 드라이브(solid state drive; SSD), 하드 디스크 드라이브(hard disk drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(540)는 키보드, 키패드, 터치 패드, 터치 스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다.
파워 서플라이(550)는 전자 기기(500)의 동작에 필요한 전원을 공급할 수 있다. 표시 장치(560)는 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 일 실시예에 있어서, 표시 장치(560)는 입출력 장치(540)에 포함될 수도 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 장치에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
GDV: 게이트 구동부 DDV: 데이터 구동부
DP: 표시 패널 P: 화소
PCP: 화소 회로 EP: 발광부
PXA1-6: 제1 내지 제6 화소 회로 영역들
PC: 화소열 PR: 화소행
VI1, VI2: 제1 및 제2 초기화 채널 영역
VI3: 초기화 전압 전달 영역
ACT: 액티브층 GSL1: 발광 제어 신호 전달 배선
GSL2: 초기화 제어 신호 전달 배선
GSL3: 데이터 제어 신호 전달 배선
GED1: 구동 게이트 전극 GED2: 커패시터 전극
GSL4: 초기화 전압 전달 배선 VSL1: 데이터 전달 배선
VSL2: 전원 전압 전달 배선 BE1: 제1 연결 전극
BE2: 제2 연결 전극 BE3: 제3 연결 전극

Claims (21)

  1. 서로 이웃하여 배치되는 복수의 화소 회로들; 및
    상기 화소 회로들에 각각 대응하도록 배치되는 복수의 액티브 패턴들을 포함하고,
    상기 액티브 패턴들 각각은 초기화 전압이 인가되는 제1 초기화 채널 영역, 상기 초기화 전압이 인가되는 제2 초기화 채널 영역, 및 상기 초기화 전압이 인가되는 제3 초기화 채널 영역을 포함하며,
    상기 액티브 패턴들 각각의 상기 제2 초기화 채널 영역은 이웃하는 상기 액티브 패턴들의 상기 제1 초기화 채널 영역과 연결되고,
    상기 제3 초기화 채널 영역의 제1 단부 영역은 상기 제1 초기화 채널 영역 및 상기 제2 초기화 채널 영역 사이에서 상기 제1 초기화 채널 영역 및 상기 제2 초기화 채널 영역과 연결되는 표시 장치.
  2. 제1 항에 있어서, 상기 복수의 화소 회로들은,
    제1 방향으로 연장되는 복수의 화소 행들과 상기 제1 방향에 교차하는 제2 방향으로 연장되는 복수의 화소 열들을 따라 배치되고, 하나의 화소 행에 대응하는 상기 액티브 패턴들은 서로 연결되고, 하나의 화소 열에 대응하는 상기 액티브 패턴들은 서로 연결되는 표시 장치.
  3. 제1 항에 있어서,
    일 방향으로 연장되고, 상기 액티브 패턴들 상에 배치되는 초기화 제어 신호 전달 배선을 더 포함하고,
    상기 초기화 제어 신호 전달 배선은 상기 제1 초기화 채널 영역의 일부, 상기 제2 초기화 채널 영역의 일부, 및 상기 제3 초기화 채널 영역의 일부와 중첩하는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서, 상기 액티브 패턴들 각각은,
    상기 제3 초기화 채널 영역의 상기 제1 단부 영역과 반대되는 제2 단부 영역과 연결되는 초기화 전압 전달 영역을 더 포함하는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서,
    상기 액티브 패턴들 각각은 데이터 신호가 인가되는 구동 채널 영역을 더 포함하고,
    상기 액티브 패턴의 상기 구동 채널 영역 상에 배치되며, 상기 구동 채널 영역과 중첩하며, 상기 초기화 전압이 인가되는 구동 게이트 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  6. 제5 항에 있어서,
    상기 초기화 전압 전달 영역 및 상기 구동 게이트 전극 상에 배치되고, 상기 초기화 전압 전달 영역 및 상기 구동 게이트 전극을 연결하는 연결 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제5 항에 있어서,
    상기 구동 게이트 전극 상에 배치되는 커패시터 전극을 더 포함하고, 상기 커패시터 전극에는 전원 전압이 인가되는 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서,
    일 방향으로 연장되고, 상기 초기화 전압이 인가되며, 상기 액티브 패턴들 상에 배치되는 초기화 전압 전달 배선을 더 포함하고,
    상기 초기화 전압 전달 배선은 상기 제1 초기화 채널 영역의 일부와 중첩하는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서, 상기 화소 회로들은 제1 화소 회로 및 상기 제1 화소 회로와 이웃하도록 상기 제1 화소 회로의 상기 일 방향에 배치되는 제2 화소 회로를 포함하고,
    상기 제1 화소 회로의 상기 제2 초기화 채널 영역은 상기 제2 화소 회로의 상기 제1 초기화 채널 영역과 연결되는 것을 특징으로 하는 표시 장치.
  10. 제9 항에 있어서, 상기 제1 화소 회로의 상기 제1 초기화 채널 영역은 상기 초기화 전압 전달 배선으로부터 상기 초기화 전압이 인가되고,
    상기 제1 화소 회로의 제2 초기화 채널 영역은 상기 제2 화소 회로의 상기 제1 초기화 채널 영역으로부터 상기 초기화 전압을 전달 받는 것을 특징으로 하는 표시 장치.
  11. 제8 항에 있어서,
    상기 초기화 전압 전달 배선 상에 배치되는 연결 전극을 더 포함하고,
    상기 연결 전극은 상기 초기화 전압 전달 배선과 상기 액티브 패턴의 상기 제1 초기화 채널 영역을 연결하는 것을 특징으로 하는 표시 장치.
  12. 제1 화소 회로; 및
    상기 제1 화소 회로의 제1 방향에서 상기 제1 화소 회로와 이웃하도록 배치되고, 상기 제1 화소 회로와 연결되는 제2 화소 회로를 더 포함하고,
    상기 제1 화소 회로는 제1 액티브 패턴을 포함하며,
    상기 제1 액티브 패턴은 초기화 전압이 인가되는 제1 초기화 채널 영역 및 상기 초기화 전압이 인가되는 제2 초기화 채널 영역을 포함하고,
    상기 제2 화소 회로는 제2 액티브 패턴을 포함하며,
    상기 2 액티브 패턴은 상기 초기화 전압이 인가되는 제3 초기화 채널 영역 및 상기 초기화 전압이 인가되는 제4 초기화 채널 영역을 포함하고,
    상기 제3 초기화 채널 영역은 상기 제2 초기화 채널 영역과 서로 연결되고, 상기 제3 초기화 채널 영역에서 상기 제2 초기화 채널 영역으로 상기 초기화 전압이 전달되는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 화소 회로의 상기 제1 방향에 수직한 제2 방향에서 상기 제1 화소 회로와 이웃하도록 배치되고, 상기 제1 화소 회로와 전기적으로 연결되는 제3 화소 회로를 더 포함하며,
    상기 제3 화소 회로는 제3 액티브 패턴을 포함하고,
    상기 제1 액티브 패턴은 상기 제3 액티브 패턴과 연결되는 것을 특징으로 하는 표시 장치.
  14. 제12 항에 있어서,
    상기 제1 방향으로 연장되고, 게이트 신호가 인가되며, 상기 제1 및 제2 액티브 패턴들 상에 배치되는 초기화 제어 신호 전달 배선을 더 포함하고,
    상기 초기화 제어 신호 전달 배선은 상기 제1 내지 제4 초기화 채널 영역과 중첩하는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 액티브 패턴은 상기 제1 초기화 채널 영역 및 상기 제2 초기화 채널 영역 사이에서 상기 제1 초기화 채널 영역 및 상기 제2 초기화 채널 영역 사이에서 상기 제1 초기화 채널 영역 및 상기 제2 초기화 채널 영역과 연결되는 제5 초기화 채널 영역, 및 상기 제5 초기화 채널 영역과 연결되는 제1 초기화 전압 전달 영역을 더 포함하고,
    상기 제2 액티브 패턴은 상기 제3 초기화 채널 영역 및 상기 제4 초기화 채널 영역 사이에서 상기 제3 초기화 채널 영역 및 상기 제4 초기화 채널 영역 사이에서 상기 제3 초기화 채널 영역 및 상기 제4 초기화 채널 영역과 연결되는 제6 초기화 채널 영역, 및 상기 제6 초기화 채널 영역과 연결되는 제2 초기화 전압 전달 영역을 더 포함하며,
    상기 초기화 제어 신호 전달 배선은 상기 제5 초기화 채널 영역의 일부 및 및 상기 제6 초기화 채널 영역의 일부와도 중첩하는 것을 특징으로 하는 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 액티브 패턴은 제1 데이터 신호가 인가되는 제1 구동 채널 영역을 더 포함하고, 상기 제2 액티브 패턴은 제2 데이터 신호가 인가되는 제2 구동 채널 영역을 더 포함하며,
    상기 제1 구동 채널 영역 상에 배치되고, 상기 제1 구동 채널 영역과 중첩하며, 상기 초기화 전압이 인가되는 제1 구동 게이트 전극 및 상기 제2 구동 채널 영역 상에 배치되고, 상기 제2 구동 채널 영역과 중첩하며, 상기 초기화 전압이 인가되는 제2 구동 게이트 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 초기화 전압 전달 영역 및 상기 제1 구동 게이트 전극 상에 배치되고, 상기 제1 초기화 전압 전달 영역 및 상기 제1 구동 게이트 전극을 연결하는 제1 연결 전극; 및
    상기 제2 초기화 전압 전달 영역 및 상기 제2 구동 게이트 전극 상에 배치되고, 상기 제2 초기화 전압 전달 영역 및 상기 제2 구동 게이트 전극을 연결하는 제2 연결 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  18. 제16 항에 있어서,
    상기 제1 구동 게이트 전극 및 상기 제2 구동 게이트 전극 상에 배치되고, 전원 전압이 인가되는 커패시터 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  19. 제12 항에 있어서,
    상기 제1 방향으로 연장되고, 상기 초기화 전압이 인가되며, 상기 제1 및 제2 액티브 패턴들 상에 배치되는 초기화 전압 전달 배선을 더 포함하고,
    상기 초기화 전압 전달 배선은 상기 제1 초기화 채널 영역의 일부 및 상기 제3 초기화 채널 영역의 일부와 중첩하는 것을 특징으로 하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 초기화 채널 영역은 상기 초기화 전압 전달 배선으로부터 상기 초기화 전압이 인가되고,
    상기 제2 초기화 채널 영역은 상기 제3 초기화 채널 영역으로부터 상기 초기화 전압을 전달 받는 것을 특징으로 하는 표시 장치.
  21. 제20 항에 있어서,
    상기 초기화 전압 전달 배선 상에 배치되고, 상기 초기화 전압 전달 배선과 상기 제1 초기화 채널 영역을 연결하는 제1 연결 전극; 및
    상기 초기화 전압 전달 배선 상에 배치되고, 상기 초기화 전압 전달 배선과 상기 제3 초기화 채널 영역을 연결하는 제2 연결 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
KR1020210048129A 2021-04-14 2021-04-14 표시 장치 KR20220142555A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210048129A KR20220142555A (ko) 2021-04-14 2021-04-14 표시 장치
US17/672,381 US20220336558A1 (en) 2021-04-14 2022-02-15 Display device
CN202210338040.1A CN115207040A (zh) 2021-04-14 2022-03-31 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210048129A KR20220142555A (ko) 2021-04-14 2021-04-14 표시 장치

Publications (1)

Publication Number Publication Date
KR20220142555A true KR20220142555A (ko) 2022-10-24

Family

ID=83574528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210048129A KR20220142555A (ko) 2021-04-14 2021-04-14 표시 장치

Country Status (3)

Country Link
US (1) US20220336558A1 (ko)
KR (1) KR20220142555A (ko)
CN (1) CN115207040A (ko)

Also Published As

Publication number Publication date
CN115207040A (zh) 2022-10-18
US20220336558A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
KR102587861B1 (ko) 표시 장치 및 이의 제조 방법
KR102528500B1 (ko) 표시 장치
KR20230128434A (ko) 유기발광 표시 장치
US10297617B2 (en) Display device and manufacturing method thereof
CN108122952B (zh) 显示装置
KR102555841B1 (ko) 표시 장치
US9626912B2 (en) Electroluminescent display and method of driving the same
KR20200115925A (ko) 표시 장치
US11665938B2 (en) Display apparatus
KR20210025738A (ko) 표시 장치 및 이의 제조 방법
US20230232686A1 (en) Display apparatus
CN112530995A (zh) 显示装置
KR20220142555A (ko) 표시 장치
KR20230071903A (ko) 표시 장치
US11024697B2 (en) Display apparatus and method of manufacturing the same
KR102520698B1 (ko) Oled 표시패널
KR102531126B1 (ko) 단위 화소 및 이를 포함하는 유기 발광 표시 장치
US20230368727A1 (en) Array substrate, display panel and display device
KR20220080793A (ko) 표시 장치
KR20220130277A (ko) 표시 장치
KR20230105700A (ko) 표시 패널 및 그 제조 방법
KR20230171494A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20210022802A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination