CN108122952B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN108122952B
CN108122952B CN201711207930.4A CN201711207930A CN108122952B CN 108122952 B CN108122952 B CN 108122952B CN 201711207930 A CN201711207930 A CN 201711207930A CN 108122952 B CN108122952 B CN 108122952B
Authority
CN
China
Prior art keywords
line
scan line
scan
sensing
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711207930.4A
Other languages
English (en)
Other versions
CN108122952A (zh
Inventor
吴惠美
金凡植
金延燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN108122952A publication Critical patent/CN108122952A/zh
Application granted granted Critical
Publication of CN108122952B publication Critical patent/CN108122952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Abstract

本公开内容提供了一种显示装置。该显示装置包括子像素和至少一条扫描线。子像素形成在第一基板上，并且子像素中的每一个均包括其中设置有用于发光的发光元件的发光区和其中设置有用于驱动发光元件的电路的电路区。至少一条扫描线可以沿水平方向设置在电路区上。至少一条扫描线可以包括：彼此间隔开的上扫描线和下扫描线；以及扫描连接线，其位于上扫描线与下扫描线之间并且将上扫描线和下扫描线电连接。

Description

显示装置
本申请要求于2016年11月30日提交的韩国专利申请第10-2016-0161517号的权益，其全部内容如同在此完全阐述一样通过引用并入本文以用于所有目的。
技术领域
本公开内容涉及显示装置。
背景技术
随着信息技术的发展，对于作为使得用户能够访问信息的媒介的显示装置的需求越来越多。因此，诸如有机发光显示器(OLED)、液晶显示器(LCD)和等离子体显示面板(PDP)的显示装置已被更广泛地使用。
在显示装置当中，OLED包括包含多个子像素的显示面板和用于驱动显示面板的驱动单元。驱动单元包括用于向显示面板提供扫描信号(或栅极信号)的扫描驱动器和用于向显示面板提供数据信号的数据驱动器。
OLED进行操作以使得当扫描信号或数据信号被提供给以矩阵形式布置的子像素时，所选择的子像素发光，从而显示图像。
OLED具有以下问题：如果长时间使用显示装置，则包括在子像素中的元件的特性(阈值电压、电流迁移率等)变化。为了补偿特性的变化，已提出了一种添加用于感测包括在子像素中的元件的特性的感测电路的现有方法。
然而，如果向每个子像素添加感测电路，则需要考虑各种任务，例如，子像素的开口率和用于修复过程的余量。此外，如果显示面板具有更高的分辨率和更大的屏幕，则对于考虑这些任务的需要增加。
发明内容
在本公开内容的一个一般方面，提供了一种包括子像素和至少一条扫描线的显示装置。子像素形成在第一基板上，并且子像素中的每一个包括其中设置有用于发光的发光元件的发光区和其中设置有用于驱动发光元件的电路的电路区。至少一条扫描线可以沿水平方向设置在电路区上。至少一条扫描线可以包括：彼此间隔开的上扫描线和下扫描线；以及扫描连接线，其位于上扫描线与下扫描线之间，并且将上扫描线和下扫描线电连接。
在本公开内容的另一个一般方面中，提供了一种显示装置，其包括：多个子像素；以及连接至多个子像素的扫描线，其中，扫描线具有沿水平方向放置的梯子的形状。
附图说明
被包括以提供对本发明的进一步理解并且并入且构成本说明书的一部分的附图示出了本发明的实施方式，并且与说明书一起用于说明本发明的原理。
图1是示出有机发光显示器(OLED)的示意性框图。
图2是示出子像素的示意性电路图。
图3是子像素的示例性详细电路图。
图4是显示面板的示例性截面图。
图5是示意性地示出根据实验示例的子像素的平面布局的图。
图6是示出根据实验示例的子像素的平面布局的详细示图。
图7和图8是用于说明实验示例的问题的图。
图9是示意性地示出根据第一实施方式的子像素的平面布局的图。
图10是示出根据第一实施方式的子像素的平面布局的详细示图。
图11和图12是示出对第一实施方式的改进的图。
图13是用于说明实验示例与第一实施方式之间的差异的图。
图14是根据第二实施方式的子像素的平面布局的详细示图。
图15是用于说明对第二实施方式的改进的图。
图16是示出根据第三实施方式的子像素的平面布局的详细示图。
图17是用于说明对第三实施方式的改进的图。
具体实施方式
现在将详细参照本发明的实施方式，其示例在附图中示出。
在下文中，将参照附图描述本公开内容的具体实施方式。
根据本公开内容的显示装置可以被实现为电视机、视频播放器、个人计算机(PC)、家庭影院、智能电话等。在下文中，对基于有机发光二极管(发光元件)的有机发光显示器(OLED)进行描述。OLED执行图像显示操作以及用于基于随时间的变化(老化特性)来补偿装置的外部补偿操作。
可以在图像显示期间的垂直消隐间隔内、在图像显示开始之前的上电序列间隔内、或在图像显示结束之后的断电序列间隔内执行外部补偿操作。垂直消隐间隔是在其间不写入图像数据的时间，其被设置在写入图像数据的一帧的垂直活动时段之间。
上电序列间隔是驱动电源接通与图像显示开始之间的时间。断电序列间隔是图像显示结束与驱动电源关断之间的时间。
用于执行外部补偿的外部补偿方法使得能够以源极跟随器方式操作驱动晶体管，然后感测存储在感测线的线电容器(line capacitor)中的电压(驱动TFT的源极电压)。然而，本公开内容的各方面不限于此。线电容器表示感测线中存在的唯一电容。
为了补偿驱动晶体管的阈值电压偏差，当驱动晶体管的源极节点的电位处于饱和状态时(即，当驱动TFT的电流Ids变为“0”时)，外部补偿方法感测源极电压。此外，为了补偿驱动晶体管的迁移率偏差，外部补偿方法感测对在驱动晶体管的源极节点达到饱和状态之前的线性状态下的值。
此外，本文使用的术语(例如，信号、线和装置)可以根据制造商而不同，因此，需要每个术语的功能解释。在下文中，除了栅电极之外，薄膜晶体管(TFT)可以被称为源电极和漏电极或者漏电极和源电极。然而，为了避免任何限制，源电极和漏电极被描述为第一电极和第二电极。
图1是示出有机发光显示器(OLED)的示意性框图，图2是示出子像素的示意性电路图，图3是子像素的示例性详细电路图，以及图4是显示面板的示例性截面图。
如图1所示，OLED包括图像处理单元110、定时控制器120、数据驱动器130、扫描驱动器140和显示面板150。
除了从外部提供的数据信号DATA之外，图像处理单元110还输出数据使能信号DE。除了数据使能信号DE之外，图像处理单元110还可以输出垂直同步信号、水平同步信号和时钟信号中的至少一个，但是为了方便说明，附图中未示出这些信号。
除了数据使能信号DE以及包括垂直同步信号、水平同步信号和时钟信号的驱动信号之外，还从图像处理单元110向定时控制器120提供数据信号DATA。基于驱动信号，定时控制器120输出用于控制栅极驱动器140的操作定时的栅极定时控制信号GDC和用于控制数据驱动器130的操作定时的数据定时控制信号DDC。
响应于从定时控制器120提供的数据定时控制信号DDC，数据驱动器130可以对来自定时控制器120的数据信号DATA进行采样和锁存，将数据信号DATA转换成伽马参考电压，并输出伽马参考电压。数据驱动器130通过数据线DL1至DLn输出数据信号DATA。数据驱动器130形成为集成电路(IC)。
响应于从定时控制器120提供的定时控制信号GDC，扫描驱动器140输出栅极信号。扫描驱动器140通过扫描线GL1至GLm输出栅极信号。扫描驱动器140形成为IC，或者通过面板内栅极(Gate In Panel)方法形成在显示面板150上。
响应于来自数据驱动器130的数据信号DATA和来自扫描驱动器140的扫描信号，显示面板150显示图像。显示面板150包括子像素SP，其进行操作以使得显示图像。
子像素SP可以包括红色子像素、绿色子像素和蓝色子像素，或者可以包括白色子像素、红色子像素、绿色子像素和蓝色子像素。子像素SP可以根据其发光特性而具有一个或多个发光区。
如图2所示，每个子像素SP包括开关晶体管SW、驱动晶体管DR、电容器Cst、补偿电路CC和有机发光二极管(OLED)。
响应于通过第一扫描线GL1接收到的扫描信号，开关晶体管SW执行开关操作，使得通过第一数据线DL1接收到的数据信号作为数据电压存储在电容器Cst中。驱动晶体管DR进行操作以使得驱动电流根据存储在电容器Cst中的数据电压而在第一电力线EVDD(高电位电力)与第二电力线EVSS(低电位电力)之间流动。有机发光二极管OLED进行操作以根据由驱动晶体管DR形成的驱动电流来发光。
补偿电路CC是添加在子像素内部以补偿驱动晶体管DR的阈值电压的电路。补偿电路CC包括至少一个晶体管。补偿电路CC可以根据外部补偿方法而具有各种配置，并且下面将描述其一个示例。
如图3所示，补偿电路包括感测晶体管ST和感测线VREF(或参考线)。感测晶体管ST连接在驱动晶体管DR的源电极与有机发光二极管OLED的阳极电极之间(以下称为感测节点)。感测晶体管ST进行操作以使得通过感测线VREF接收到的初始化电压被提供至驱动晶体管DR的感测节点，或者使得驱动晶体管DR的感测节点的电压或电流或者感测线VREF的电压或电流被感测。
开关晶体管SW包括连接至第一数据线DL1的第一电极和连接至驱动晶体管DR的栅电极的第二电极。驱动晶体管DR包括连接至第一电力线EVDD的第一电极和连接至有机发光二极管OLED的阳极电极的第二电极。电容器包括连接至驱动晶体管DR的栅电极的第一电极和连接至有机发光二极管OLED的阳极电极的第二电极。有机发光二极管OLED包括连接至驱动晶体管DR的第二电极的阳极电极和连接至第二电力线EVSS的阴极电极。感测晶体管ST包括连接至感测线VREF的第一电极以及第二电极，该第二电极连接至有机发光二极管OLED的阳极电极且连接至作为感测节点的驱动晶体管DR的第二电极。
根据外部补偿算法(或补偿电路的配置)，感测晶体管ST的操作时间可以与开关晶体管SW的操作时间相似/相同。例如，可以将连接至开关晶体管SW的栅电极的1-a扫描线GL1a和连接至感测晶体管ST的栅电极的1-b扫描线GL1b连接用于共享。在另一示例中，开关晶体管SW可以包括连接至1-a扫描线GLa的栅电极，并且感测晶体管ST可以包括连接至1-b扫描线GL1b的栅电极。在这种情况下，1-a扫描线GL1a和1-b扫描线GL1b可以是分开的，以传送不同的扫描信号。
感测线VREF可以连接至数据驱动器。在这种情况下，数据驱动器可以在图像的非显示时间内或在第N帧的时间段(N是等于或大于1的整数)内感测每个子像素的感测节点并实时生成感测结果。同时，开关晶体管SW和感测晶体管ST可以同时导通。在这种情况下，二者均通过感测线VREF执行的感测操作和数据输出操作是分开的。
此外，根据感测结果的补偿目标可以是数字数据信号、模拟数据信号或伽马信号。此外，基于感测结果生成补偿信号(或补偿电压)的补偿电路可以设置在数据驱动器或定时控制器的元件内，或者可以被实现为附加电路。
遮光层LS可以仅设置在驱动晶体管DR的沟道区域下方，或者可以不仅设置在驱动晶体管DR的沟道区域下方，而且也设置在开关晶体管SW和感测晶体管ST的沟道区域下方。遮光层LS可以仅用于遮蔽外部光，并且可以用作电极以寻求与不同电极或线的连接并构成电容器等。因此，遮光层LS被选择作为多个金属层(多个非均质金属材料层)。
在图3中，描述了具有3T(晶体管)1C(电容器)结构的子像素的示例，该3T1C结构包括开关晶体管SW、驱动晶体管DR、电容器Cst、有机发光二极管OLED和感测晶体管ST。然而，如果添加了补偿电路CC，则子像素可以以3T2C、4T2C、5T1C或6T2C结构配置。
如图4所示，基于参照图3描述的电路，子像素形成在第一基板(或TFT基板)150a的显示区AA上。形成在显示区AA上的子像素由保护膜(或保护基板)150b密封。“NA”表示非显示区。第一基板150a可以由玻璃或柔性材料形成。
子像素可以按照红色(R)子像素、白色(W)子像素、蓝色(B)子像素和绿色(G)子像素的顺序水平地或垂直地布置。红色(R)子像素、白色(W)子像素、蓝色(B)子像素和绿色(G))子像素构成一个像素P。然而，子像素的布置顺序可以根据补偿电路的配置(或结构)而变化。此外，红色(R)子像素、蓝色(B)子像素和绿色(G)子像素可以构成一个像素P。
同时，制造显示面板150的过程包括：沉积过程，其中将导电层、金属层和绝缘层沉积在基板上以形成诸如元件(包括电极)、电力线和信号线的结构；以及修复过程，其中对形成在基板上的结构的缺陷进行修复或使具有缺陷的子像素变暗。
显示面板制造过程需要这样的复杂步骤。因此，为了添加感测包括在子像素中的元件的特性的感测电路，需要考虑各种任务，其不仅包括子像素的开口率而且还包括用于修复过程的余量。当显示装置具有高分辨率和大屏幕时，对于考虑这些任务的需求增加。
在下文中，将描述实验示例的问题和用于解决该问题的本公开内容的实施方式。下面的描述关于在一条扫描线中设置一条扫描线的示例。然而，本公开内容不限于此。
<实验示例>
图5是示出根据实验示例的子像素的平面布局的示意图，图6是示出根据实验示例的子像素的平面布局的详细示图，以及图7和图8是用于说明实验示例的问题的图。
如图4和图5所示，每一个均具有发光区EMA和电路区DRA的第一子像素SPn1至第四子像素SPn4形成在第一基板150a的显示区AA上。有机发光二极管OLED(发光元件)形成在发光区EMA中，并且包括开关晶体管、感测晶体管和用于驱动有机发光二极管OLED的驱动晶体管的电路形成在电路区DRA中。形成在发光区EMA和电路区DRA中的元件是通过沉积包括多个金属层和多个绝缘层的薄膜的过程而形成的。
第一子像素SPn1至第四子像素SPn4进行操作，以使得设置在发光区EMA中的有机发光二极管OLED响应于设置在电路区DRA中的开关晶体管和驱动晶体管的操作而发光。“WA”表示位于第一子像素SPn1与第四子像素SPn4之间的配线区，并且第一电力线EVDD、感测线VREF以及第一数据线DL1至第四数据线DL4设置在线区中。
除了导线(例如，第一电力线EVDD、感测线VREF以及第一数据线DL1至第四数据线DL4)之外，TFT的电极也设置在不同层中，但通过经由接触孔(通路孔(via hole))的接触电连接。通过干法蚀刻或湿法蚀刻形成接触孔，使得设置在下层中的电极、信号线或电力线中的部分暴露。
如图6所示，驱动晶体管DR和电容器Cst设置在电路区DRA的上部区域中。沿第一方向(垂直方向)连接至第一电力线EVDD并且与沿第二方向(水平方向)放置的第一电力连接线EVDDC相邻的部分被限定为电路区DRA的上部区域。
开关晶体管SW、感测晶体管ST和第一扫描线GL1设置在电路区DRA的下部区域中。开关晶体管SW和感测晶体管ST参照沿第二方向放置的第一扫描线GL1设置在同一条线中。沿第一方向连接至感测线VREF并且与沿第二方向放置的感测连接线VREFC相邻的部分被限定为电路区DRA的下部区域。
如图6至图8所示，实验示例中的第一扫描线GL1、第一电力线EVDD、感测线VREF、第一数据线DL1至第四数据线DL4、第一电力连接线EVDDC和感测连接线VREFC形成为如下的金属层。
第一扫描线GL1形成为栅极金属层(参见图8中的GL1_GAT)。第一电力线EVDD、感测线VREF和第一数据线DL1至第四数据线DL4形成为设置在栅极金属层GL1_GAT上方的源极-漏极金属层(参见图8中的DL3_SD和DL4_SD)。第一电力连接线EVDDC和感测连接线VREFC形成为设置在栅极金属层下方的遮光层(未示出)。
在图8中，BUF表示覆盖遮光层的缓冲层，GI表示覆盖缓冲层的第一绝缘层(或栅极绝缘层)，以及ILD表示覆盖栅极金属层的第二绝缘层(或层间绝缘层)，PAS是覆盖第二绝缘层的第三绝缘层(或保护层)，以及OC表示覆盖第三绝缘层的第四绝缘层(或平坦化层)。
如图所示，对应于水平线的第一扫描线GL1具有与垂直线相交的区域，该垂直线包括第一电力线EVDD、感测线VREF和第一数据线DL1至第四数据线DL4。这些线是分别基于栅极金属层和源极-漏极金属层而形成的，因此，尽管各层的高度具有差异，但是在相交的区域中很可能发生诸如(由蚀刻过程中的蚀刻偏差引起的)异质金属层之间的短路的问题。
为了解决该问题，实验示例使用栅极冗余结构，不仅仅是为了避免在修复过程中由激光束引起的导线(例如，信号线和电力线)或电极的损坏，而且也是为了提高修复过程的便利性。
在实验示例的栅极冗余结构中，仅具有与垂直线相交的区域的第一扫描线GL1被分成两条线。因此，当在异质线(heterogeneous line)的相交区域中的异质金属层之间发生短路时，实验示例能够通过去除第一扫描线GL1的两条分支线之一来解决发生短路的问题。例如，如果在上层中的第一扫描线GL1与下层中的第三数据线DL3之间发生短路，则可以通过用激光束去除第一切割区CA1和第二切割区CA2来解决短路的问题。
然而，如实验示例中的栅极冗余方法不能解决连接至第一扫描线GL1的晶体管ST和SW的栅电极与源电极/漏电极之间的缺陷(GDS缺陷)这一问题。此外，如实验示例中的栅极冗余方法具有用于修复过程的有限修复余量RM，从而具有空间限制(这使得不能解决各种缺陷并引起修复缺陷)。
<第一实施方式>
图9是示出根据第一实施方式的子像素的平面布局的示意图，图10是示出根据第一实施方式的子像素的平面布局的详细示图，图11和图12是示出对第一实施方式的改进的图，以及图13是用于说明实验示例与第一实施方式之间的差异的图。
如图4和图9所示，每一个均具有发光区EMA和电路区DRA的第一子像素SPn1至第四子像素SPn4形成在第一基板150a的显示区AA上。有机发光二极管OLED(发光元件)形成在发光区EMA中，并且包括开关晶体管、感测晶体管和用于驱动有机发光二极管OLED的驱动晶体管的电路形成在电路区DRA中。形成在发光区EMA和电路区DRA中的元件是通过沉积包括多个金属层和多个绝缘层的薄膜的过程而形成的。
第一子像素SPn1至第四子像素SPn4进行操作，以使得设置在发光区EMA中的有机发光二极管OLED响应于设置在电路区DRA中的开关晶体管和驱动晶体管的操作而发光。“WA”表示位于第一子像素SPn1与第四子像素SPn4之间的配线区，并且第一电力线EVDD、感测线VREF以及第一数据线DL1至第四数据线DL4设置在线区中。
除了导线(例如，第一电力线EVDD、感测线VREF以及第一数据线DL1至第四数据线DL4)之外，TFT的电极设置在不同层中，但通过经由接触孔(通路孔)的接触电连接。通过干法蚀刻或湿法蚀刻形成接触孔，使得设置在下层中的电极、信号线或电力线中的部分暴露。
如图10所示，驱动晶体管DR和电容器Cst设置在电路区DRA的上部区域中。沿第一方向(垂直方向)连接至第一电力线EVDD并且与沿第二方向(水平方向)放置的第一电力连接线EVDDC相邻的部分被限定为电路区DRA的上部区域。
开关晶体管SW、感测晶体管ST和第一扫描线GL1设置在电路区DRA的下部区域中。开关晶体管SW和感测晶体管ST参照沿第二方向放置的第一扫描线GL1设置在同一条线中。沿第一方向连接至感测线VREF并且与沿第二方向放置的感测连接线VREFC相邻的部分被限定为电路区DRA的下部区域。
如图10至图12所示，第一实施方式的第一扫描线GL1、第一电力线EVDD、感测线VREF、第一数据线DL1至第四数据线DL4、第一电力连接线EVDDC和感测连接线VREFC形成为如下的金属层。
第一扫描线GL1形成为栅极金属层(参见图12中的GL1_GAT)。在显示区的整个区域内，第一扫描线GL1包括两条线GLT和GLB以及多条扫描连接线GLI。第一扫描线GL1包括第一上扫描线GLT、第一下扫描线GLB和扫描连接线GLI。第一上扫描线GLT被设置成靠近电路区DRA的中心区域，并且第一下扫描线GLB被设置成靠近电路区DRA的下部区域。第一上扫描线GLT和第一下扫描线GLB彼此间隔开。扫描连接线GLI位于第一上扫描线GLT与第一下扫描线GLB之间，并且将第一上扫描线GLT和第一下扫描线GLB电连接。第一扫描线GL1具有沿水平方向放置的梯子的形状。
第一电力线EVDD、感测线VREF和第一数据线DL1至第四数据线DL4形成为设置在栅极金属层GL1_GAT下方的遮光层(参见图12中的DL4_LS)。第一电力连接线EVDDC和感测连接线VREFC形成为设置在栅极金属层上方的源极-漏极金属层(参见图12中的VREFC-SD)。感测连接线VREFC连接至感测线VREF并且与第一电力连接线EVDDC间隔开，从而具有沿水平方向设置的部分和沿垂直方向设置的部分。
在图12中，BUF表示覆盖遮光层的缓冲层，GI表示覆盖缓冲层的第一绝缘层(或栅极绝缘层)，ILD表示覆盖栅极金属层的第二绝缘层(或层间绝缘层)，PAS是覆盖第二绝缘层的第三绝缘层(或保护层)，以及OC表示覆盖第三绝缘层的第四绝缘层(或平坦化层)。
如图所示，对应于水平线的第一扫描线GL1具有与垂直线相交的区域，垂直线包括第一电力线EVDD、感测线VREF和第一数据线DL1至第四数据线DL4。这些线是分别基于栅极金属层和遮光层而形成的，因此，尽管层的高度具有差异，但是在相交的区域中很可能发生诸如(由蚀刻过程中的蚀刻偏差引起的)异质金属层之间的短路的问题。
为了解决该问题，第一实施方式使用栅极冗余结构，不仅仅是为了避免在修复过程中由激光束引起的导线(例如，信号线和电力线)或电极的损坏，而且也是为了提高修复过程的便利性。
在第一实施方式的冗余结构中，显示区内的每条第一扫描线GL1包括两条线GLT和GLB，并且扫描连接线GLI形成在这两条线GLT与GLB之间以连接两条线GLT和GLB。因此，当在异质线的相交区域中异质金属层之间发生短路时，第一实施方式能够通过去除第一扫描线GL1的两条分支线之一来解决发生短路的问题。例如，当在第一上扫描线GLT与下层中的第四数据线DL4之间发生短路时，可以通过用激光束去除第一切割区CA1和第二切割区CA2来解决短路的问题。甚至当第一切割区CA1和第二切割区CA2被切断时，由于存在第一下扫描线GLB，第一扫描线GL1也能够适当地执行电气功能和结构功能。
此外，如第一实施方式中的栅极冗余方法能够解决连接至第一扫描线GL1的晶体管ST和SW的栅电极与源电极/漏电极之间的缺陷(GDS缺陷)。例如，如果在图11中在用作开关晶体管SW和感测晶体管ST的栅电极的第一上扫描线GLT与下层中的第一电力线EVDD之间发生短路，则可以通过用激光束去除第三切割区CA3和第四切割区CA4来解决短路。甚至在第三切割区CA3和第四切割区CA4被切断时，由于存在第一下扫描线GLB，第一扫描线GL1也能够适当地执行电气功能和结构功能。此时，甚至在第七切割区CA7和第八切割区CA8而不是第三切割区CA3和第四切割区CA4被切断时，或者甚至在第九切割区CA9与第三切割区CA3和第四切割区CA4一起被切断时，由于存在第一上扫描线GLT，第一扫描线GL1也能够适当地执行电气功能和结构功能。
此外，如第一实施方式中的冗余方法具有如此多的修复部分，以致于不需要考虑用于执行修复过程的修复余量，因此，其不具有空间限制(这使得无法解决各种缺陷并引起修复缺陷)。参照上述两个示例可以清楚地理解这一点。
如图13中的(a)所示，实验示例被实现为使得对应于水平线的扫描线基于设置在第二绝缘层ILD下方的栅极金属层GAT而形成。此外，分别对应于垂直线的第一电力线、感测线和第一数据线至第四数据线基于设置在第二绝缘层ILD上方的源极-漏极金属层SD而形成。
如图13中的(b)所示，第一实施方式被实现为使得对应于水平线的扫描线基于设置在第二绝缘层ILD下方的栅极金属层GAT而形成。此外，分别对应于垂直线的第一电力线、感测线和第一数据线至第四数据线基于设置在缓冲层BUF下方的遮光层LS而形成。
如在图13中的(a)和(b)之间的比较中所发现的，缓冲层BUF和包括第一绝缘层GI的两个或更多个绝缘层存在于遮光层LS与栅极金属层GAT之间。由于该特性，与实验示例相比，如果根据第一实施方式形成水平线和垂直线，则异质线之间的垂直距离增大，从而进一步降低发生短路的可能性。另外，随着在第一实施方式中异质线之间的垂直距离增大，在处理中由异物(蚀刻副产物等)引起的发生缺陷(由于不同的物理特性发生的短路)的可能性也会降低。
同时，通过采用以下示例来描述第一实施方式：其中，第一扫描线GL1被改变成具有包括第一上扫描线GLT、第一下扫描线GLB和扫描连接线GLI的结构，并且垂直线被改变成设置在最下层中的遮光层。然而，本公开内容可以通过使用以下实施方式的结构来实现。本公开内容可以通过将第一实施方式与以下第二实施方式和第三实施方式组合来实现。
<第二实施方式>
图14是示出第二实施方式的子像素的平面布局的详细示图，以及图15是用于说明对第二实施方式的改进的图。
如图14所示，驱动晶体管DR和电容器Cst设置在电路区DRA的上部区域中。沿第一方向(垂直方向)连接至第一电力线EVDD并且与沿第二方向(水平方向)放置的第一电力连接线EVDDC相邻的部分被限定为电路区DRA的上部区域。
开关晶体管SW、感测晶体管ST和第一扫描线GL1设置在电路区DRA的下部区域中。开关晶体管SW和感测晶体管ST参照沿第二方向放置的第一扫描线GL1设置在同一条线中。沿第一方向连接至感测线VREF并且与沿第二方向放置的感测连接线VREFC相邻的部分被限定为电路区DRA的下部区域。
如图14和图15所示，第二实施方式的第一扫描线GL1、第一电力线EVDD、感测线VREF、第一数据线DL1至第四数据线DL4、第一电力连接线EVDDC和感测连接线VREFC形成为如下的金属层。
第一扫描线GL1形成为栅极金属层GAT。在显示区的整个区域内，第一扫描线GL1包括两条线GLT和GLB、以及多条扫描连接线GLI。第一扫描线GL1包括第一上扫描线GLT、第一下扫描线GLB和扫描连接线GLI。第一上扫描线GLT被设置成靠近电路区DRA的中心区域，并且第一下扫描线GLB被设置成靠近电路区DRA的下部区域。第一上扫描线GLT与第一下扫描线GLB间隔开。扫描连接线GLI将这两条分开的线电连接。
第一电力线EVDD、感测线VREF和第一数据线DL1至第四数据线DL4形成为设置在栅极金属层GAT上方的源极-漏极金属层SD。第一电力连接线EVDDC和感测连接线VREFC形成为设置在栅极金属层GAT下方的遮光层。感测连接线VREFC连接至感测线VREF且与第一电力连接线EVDDC间隔开，从而具有沿水平方向设置的部分和沿垂直方向设置的部分。
如图所示，对应于水平线的第一扫描线GL1具有与垂直线相交的区域，垂直线包括第一电力线EVDD、感测线VREF和第一数据线DL1至第四数据线DL4。这些线分别基于栅极金属层和源极-漏极金属层而形成，因此，尽管各层的高度具有差异，但是在相交的区域中很可能发生诸如(由蚀刻过程中的蚀刻偏差引起的)异质金属层之间的短路的问题。
为了解决这个问题，第二实施方式使用栅极冗余结构，不仅仅是为了避免在修复过程中由激光束引起的导线(例如，信号线和电力线)或电极的损坏，而且也是为了提高修复过程的便利性。
在第二实施方式的冗余结构中，显示区内的每条第一扫描线GL1包括两条线GLT和GLB，并且在GLT与GLB之间形成有扫描连接线GLI以连接两条线GLT和GLB。因此，当在异质线的相交区域中的异质金属层之间发生短路时，第二实施方式能够通过去除第一扫描线GL1的两条分支线之一来解决发生短路的问题。其示例与第一实施方式相同，因此在此不再赘述。
此外，如第二实施方式中的栅极冗余方法能够解决连接至第一扫描线GL1的晶体管ST和SW的栅电极与源电极/漏电极之间的缺陷(GDS缺陷)。其示例与第一实施方式相同，因此在此不再赘述。
此外，如第二实施方式中的冗余方法具有如此多的修复部分，以致于不需要考虑用于执行修复过程的修复余量，因此，其不具有空间限制(这使得其无法解决各种缺陷并引起修复缺陷)。参照第一实施方式中描述的两个示例可以清楚地理解这一点。
如在第二实施方式中所发现的，甚至在根据现有方法形成水平线的情况下修改根据本公开内容的栅极冗余结构时，也可以实现与第一实施方式相似/相同的效果。
<第三实施方式>
图16是示出根据第三实施方式的子像素的平面布局的详图，以及图17是用于说明对第三实施方式的改进的图。
如图16所示，驱动晶体管DR和电容器Cst设置在电路区的上部区域中。沿第一方向(垂直方向)连接至第一电力线EVDD并且与沿第二方向(水平方向)放置的第一电力连接线EVDDC相邻的部分被限定为电路区DRA的上部区域。
开关晶体管SW、感测晶体管ST和第一扫描线GL1设置在电路区DRA的下部区域中。开关晶体管SW和感测晶体管ST参照沿第二方向放置的第一扫描线GL1设置在同一条线中。沿第一方向连接至感测线VREF并且与沿第二方向放置的感测连接线VREFC相邻的部分被限定为电路区DRA的下部区域。
如图16和17所示，第三实施方式的第一扫描线GL1、第一电力线EVDD、感测线VREF、第一数据线DL1至第四数据线DL4、第一电力连接线EVDDC和感测连接线VREFC形成为如下的金属层。
第一扫描线GL1形成为栅极金属层GAT与遮光层LS的组合。在显示区的整个区域内，第一扫描线GL1包括两条线GLT和GLB、以及多条扫描连接线GLI。第一扫描线GL1包括第一上扫描线GLT、第一下扫描线GLB和扫描连接线GLI。第一上扫描线GLT被设置成靠近电路区DRA的中心区域，并且第一下扫描线GLB被设置成靠近电路区DRA的下部区域。
第一上扫描线GLT和第一下扫描线GLB形成为栅极金属层GAT。另一方面，扫描连接线GLI形成为遮光层LS。扫描连接线GLI包括形成在对应于第一上扫描线GLT的区域中的第一接触孔CH1(第一接触区域)、以及形成在对应于第一下扫描线GLB的区域中的第二接触孔CH2(第二接触区域)。通过扫描连接线GLI的第一接触孔CH1和第二接触孔CH2，第一上扫描线GLT和第一下扫描线GLB电连接。也就是说，第一上扫描线GLT和第一下扫描线GLB彼此间隔开并且通过异质金属层彼此电连接。
第一电力线EVDD、感测线VREF和第一数据线DL1至第四数据线DL4形成为设置在栅极金属层GL1_GAT下方的遮光层(参见图12中的DL4_LS)。第一电力连接线EVDDC和感测连接线VREFC形成为设置在栅极金属层上方的源极-漏极金属层(参见图12中的VREFC-SD)。感测连接线VREFC连接至感测线VREF并且与第一电力连接线EVDDC间隔开，从而具有沿水平方向设置的部分和沿垂直方向设置的部分。如图所示，对应于水平线的第一扫描线GL1具有与垂直线相交的区域，垂直线包括第一电力线EVDD、感测线VREF和第一数据线DL1至第四数据线DL4。这些线分别基于栅极金属层和源极-漏极层形成，因此，尽管各层的高度具有差异，但是在相交的区域中很可能发生诸如(由蚀刻过程中的蚀刻偏差引起的)异质金属层之间的短路的问题。
为了解决该问题，第三实施方式使用栅极冗余结构，不仅仅是为了避免在修复过程中由激光束引起的导线(例如，信号线和电力线)或电极的损坏，而且也是为了提高修复过程的便利性。
在第三实施方式的冗余结构中，显示区内的每条第一扫描线GL1包括两条线GLT和GLB，并且扫描连接线GLI形成在GLT与GLB之间以连接两条线GLT和GLB。因此，当在异质线的相交区域中的异质金属层之间发生短路时，第三实施方式能够通过去除第一扫描线GL1的两条分支线之一来解决发生短路的问题。其示例与第一实施方式相同，因此，在此不再赘述。
此外，如第三实施方式中的栅极冗余方法能够解决连接至第一扫描线GL1的晶体管ST和SW的栅电极与源电极/漏电极之间的缺陷(GDS缺陷)。其示例与第一实施方式相同，因此在此不再赘述。
此外，如第三实施方式中的冗余方法具有如此多的修复部分，以致于不需要考虑用于执行修复过程的修复余量，因此其不具有空间限制(这使得无法解决各种缺陷并引起修复缺陷)。参照第一实施方式中描述的两个示例可以清楚地理解这一点。
如在第三实施方式中所发现的，甚至在根据第一实施方式形成水平线并且通过将栅极金属层与遮光层组合来形成栅极冗余结构时，也可以实现与第一实施方式的效果类似/相同的效果。同时，通过采用以下示例来描述第三实施方式：其中，选择扫描连接线GLI作为遮光层LS，但是可以选择扫描连接线GLI作为栅极金属层。
因此，本公开内容通过区分第一实施方式至第三实施方式来描述，但是第一实施方式至第三实施方式中的每一个均可以与一个或两个其他实施方式组合以优化垂直线和水平线。
当制造具有用于感测元件的特性的感测电路的显示面板时，本公开内容具有确保子像素的开口率同时防止由修复过程引起的导线或电极的损坏的效果。此外，本公开内容可以提供其中能够响应于各种缺陷而执行修复过程的配线结构。此外，本公开内容可以提供适用于制造具有高分辨率和大屏幕的显示装置的显示面板的结构。

Claims (7)

1.一种显示装置，包括：
子像素，所述子像素中的每一个均具有发光区和电路区，其中，所述发光区形成在第一基板上并包括设置在所述发光区中的发光元件，并且所述电路区包括用于驱动所述发光元件的电路；以及
至少一条扫描线，其沿水平方向设置在所述电路区上，
其中，所述至少一条扫描线包括：
彼此间隔开的上扫描线和下扫描线；以及
扫描连接线，其位于所述上扫描线与所述下扫描线之间，并且将所述上扫描线和所述下扫描线电连接，
其中，所述上扫描线和所述下扫描线形成为栅极金属层，所述栅极金属层构成设置在所述电路区中的晶体管的栅电极，并且
其中，所述扫描连接线形成为设置在所述栅极金属层下方的遮光层。
2.根据权利要求1所述的显示装置，其中，设置在所述电路区中的晶体管包括开关晶体管和感测晶体管。
3.根据权利要求1所述的显示装置，其中，所述扫描连接线包括：
第一接触区域，形成在对应于所述上扫描线的位置处；以及
第二接触区域，形成在对应于所述下扫描线的位置处。
4.根据权利要求1所述的显示装置，还包括：垂直线，其包括沿垂直方向设置在所述第一基板上的数据线、感测线和第一电力线，
其中，所述垂直线形成为存在于所述第一基板的最下层中的遮光层。
5.根据权利要求4所述的显示装置，还包括：
第一电力连接线，其沿水平方向设置在所述第一基板上并连接至所述第一电力线；和
感测连接线，其连接至所述感测线并与所述第一电力连接线间隔开，从而具有沿水平方向设置的部分和沿垂直方向设置的部分，
其中，所述感测连接线和所述第一电力连接线构成设置在所述电路区中的晶体管的源-漏电极。
6.根据权利要求5所述的显示装置，其中，所述至少一条扫描线具有沿水平方向位于所述感测连接线与所述第一电力连接线之间的梯子的形状。
7.一种显示装置，包括：
子像素；和
连接至所述子像素的扫描线，
其中，所述扫描线具有沿水平方向放置的梯子的形状，
其中，所述扫描线包括：
彼此间隔开的上扫描线和下扫描线；以及
扫描连接线，其位于所述上扫描线与所述下扫描线之间，并且将所述上扫描线和所述下扫描线电连接，
其中，所述上扫描线和所述下扫描线形成为栅极金属层，所述栅极金属层构成设置在所述子像素的电路区中的晶体管的栅电极，并且
其中，所述扫描连接线形成为设置在所述栅极金属层下方的遮光层。
CN201711207930.4A 2016-11-30 2017-11-27 显示装置 Active CN108122952B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0161517 2016-11-30
KR1020160161517A KR102627343B1 (ko) 2016-11-30 2016-11-30 표시장치

Publications (2)

Publication Number Publication Date
CN108122952A CN108122952A (zh) 2018-06-05
CN108122952B true CN108122952B (zh) 2021-11-23

Family

ID=60805658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711207930.4A Active CN108122952B (zh) 2016-11-30 2017-11-27 显示装置

Country Status (6)

Country Link
US (1) US10236335B2 (zh)
JP (1) JP6533822B2 (zh)
KR (1) KR102627343B1 (zh)
CN (1) CN108122952B (zh)
DE (1) DE102017127797B4 (zh)
GB (1) GB2558766B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109117733B (zh) * 2018-07-17 2020-06-30 武汉华星光电半导体显示技术有限公司 一种指纹识别oled显示面板及显示装置
KR102622938B1 (ko) 2018-08-06 2024-01-09 엘지디스플레이 주식회사 구동회로, 유기발광표시장치 및 구동방법
KR102623558B1 (ko) 2018-11-14 2024-01-10 삼성디스플레이 주식회사 표시 장치
TWI696026B (zh) * 2019-04-24 2020-06-11 友達光電股份有限公司 畫素陣列基板
CN112750860B (zh) * 2019-10-29 2024-04-19 合肥京东方卓印科技有限公司 一种显示基板及其制作方法、显示装置
CN110797350B (zh) * 2019-11-01 2021-12-03 深圳市华星光电半导体显示技术有限公司 一种阵列基板及oled显示面板
JP7473568B2 (ja) * 2019-12-13 2024-04-23 京東方科技集團股▲ふん▼有限公司 表示基板及び表示装置
CN111146267B (zh) * 2020-02-19 2023-06-02 合肥鑫晟光电科技有限公司 显示基板及其制造方法、显示装置
CN111308819A (zh) * 2020-03-09 2020-06-19 Tcl华星光电技术有限公司 阵列基板及显示面板
KR20220096883A (ko) 2020-12-31 2022-07-07 엘지디스플레이 주식회사 발광 표시 장치
KR20230151584A (ko) * 2022-04-25 2023-11-02 삼성디스플레이 주식회사 표시 장치
WO2024000225A1 (zh) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 显示基板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0772183A3 (en) * 1995-11-01 1998-07-22 Samsung Electronics Co., Ltd. Matrix-type display capable of being repaired by pixel unit and a repair method therefor
JP2001305578A (ja) * 2000-04-20 2001-10-31 Toshiba Corp 液晶表示装置
CN101969043A (zh) * 2010-08-25 2011-02-09 友达光电股份有限公司 主动元件阵列基板及其制造方法
CN104659055A (zh) * 2013-11-25 2015-05-27 乐金显示有限公司 有机电致发光装置及其修理方法
CN105321986A (zh) * 2014-08-01 2016-02-10 乐金显示有限公司 有机发光显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01284831A (ja) 1988-05-12 1989-11-16 Sharp Corp アクティブマトリックス基板
JPH1184421A (ja) 1997-09-10 1999-03-26 Sharp Corp アクティブマトリクス基板及びそれを用いた液晶パネル
TW413955B (en) 1997-10-18 2000-12-01 Samsung Electronics Co Ltd Liquid crystal displays and manufacturing methods thereof
KR100318539B1 (ko) 1999-03-24 2001-12-22 윤종용 액정 표시 장치용 박막 트랜지스터 기판
JP3705156B2 (ja) 2001-06-04 2005-10-12 株式会社日立製作所 平面ディスプレイパネルの配線欠陥修正方法
KR101211345B1 (ko) 2005-12-14 2012-12-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5064500B2 (ja) 2007-06-28 2012-10-31 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
US8421937B2 (en) * 2007-11-22 2013-04-16 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, television receiver, method for producing liquid crystal panel
KR102092703B1 (ko) 2012-05-18 2020-03-25 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 리페어 방법
JP2014170091A (ja) * 2013-03-04 2014-09-18 Sony Corp 表示装置、表示駆動方法、表示装置の製造方法、および電子機器
KR102145850B1 (ko) 2014-05-30 2020-08-20 엘지디스플레이 주식회사 유기발광 디스플레이 장치와 픽셀의 리페어 방법
KR101737865B1 (ko) 2014-07-30 2017-05-22 엘지디스플레이 주식회사 유기발광표시패널

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0772183A3 (en) * 1995-11-01 1998-07-22 Samsung Electronics Co., Ltd. Matrix-type display capable of being repaired by pixel unit and a repair method therefor
JP2001305578A (ja) * 2000-04-20 2001-10-31 Toshiba Corp 液晶表示装置
CN101969043A (zh) * 2010-08-25 2011-02-09 友达光电股份有限公司 主动元件阵列基板及其制造方法
CN104659055A (zh) * 2013-11-25 2015-05-27 乐金显示有限公司 有机电致发光装置及其修理方法
CN105321986A (zh) * 2014-08-01 2016-02-10 乐金显示有限公司 有机发光显示装置

Also Published As

Publication number Publication date
GB2558766A (en) 2018-07-18
JP6533822B2 (ja) 2019-06-19
GB2558766B (en) 2020-01-08
JP2018092167A (ja) 2018-06-14
US10236335B2 (en) 2019-03-19
GB201719365D0 (en) 2018-01-03
US20180151661A1 (en) 2018-05-31
KR20180062516A (ko) 2018-06-11
KR102627343B1 (ko) 2024-01-22
DE102017127797B4 (de) 2021-01-07
DE102017127797A1 (de) 2018-05-30
CN108122952A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
CN108122952B (zh) 显示装置
CN107799063B (zh) 有机发光显示装置及其驱动方法
CN108122536B (zh) 显示装置
CN108122958B (zh) 显示装置
US11744112B2 (en) Display substrate including a shielding pattern electrically coupled with the power signal line in the sub-pixel and method for manufacturing the same, and display device having the same
KR102490623B1 (ko) 유기전계발광표시장치와 이의 제조방법
CN110875000B (zh) 发光显示装置及其驱动方法
US10276638B2 (en) Data driver and display device using the same
CN107452750B (zh) 显示装置
KR102453949B1 (ko) 유기발광 다이오드 표시장치
US20220130945A1 (en) Display Panel and Display Apparatus Using the Same
KR102618594B1 (ko) 표시장치 및 이의 제조방법
KR20220096221A (ko) 표시패널 및 표시장치
KR20200025163A (ko) 유기전계발광표시장치 및 이의 구동방법
KR20190008684A (ko) 전계발광표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant