DE102017127797A1

DE102017127797A1 - Anzeigevorrichtung

Info

Publication number: DE102017127797A1
Application number: DE102017127797.8A
Authority: DE
Inventors: Hyemi OH; Bumsik Kim; Younsub KIM
Original assignee: LG Display Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2016-11-30
Filing date: 2017-11-24
Publication date: 2018-05-30
Anticipated expiration: 2037-11-25
Also published as: GB2558766A; JP6533822B2; GB201719365D0; GB2558766B; US10236335B2; US20180151661A1; CN108122952B; JP2018092167A; DE102017127797B4; KR102627343B1; CN108122952A; KR20180062516A

Abstract

Die vorliegende Offenbarung sieht eine Anzeigevorrichtung vor. Die Anzeigevorrichtung beinhaltet Subpixel und mindestens eine Scanleitung. Die Subpixel sind auf einem ersten Substrat ausgebildet, und jedes der Subpixel beinhaltet einen Emissionsbereich, in welchem ein lichtemittierendes Element zum Emittieren von Licht angeordnet ist, und einen Schaltungsbereich, in welchem eine Schaltung zum Antreiben des lichtemittierenden Elementes angeordnet ist. Die mindestens eine Scanleitung kann in einer horizontalen Richtung auf dem Schaltungsbereich angeordnet sein. Die mindestens eine Scanleitung kann Folgendes beinhalten: eine obere Scanleitung und eine untere Scanleitung, die voneinander beabstandet sind; und eine Scan-Verbindungsleitung, die zwischen der oberen Scanleitung und der unteren Scanleitung positioniert ist und die obere Scanleitung und die untere Scanleitung elektrisch verbindet.

Description

QUERVERWEIS ZU VERWANDTEN ANMELDUNGEN
Diese Anmeldung beansprucht Priorität gegenüber dem Patent der Republik Korea mit der Anmeldungsnummer 10-2016-0161517, eingereicht am 30. November 2016.
STAND DER TECHNIK
Gebiet der Technologie
Die vorliegende Offenbarung betrifft eine Anzeigevorrichtung.
Diskussion der verwandten Technik
Mit der Entwicklung von Informationstechnologien kommt es zu einer steigenden Nachfrage nach einer Anzeigevorrichtung, bei welcher es sich um ein Medium handelt, das einem Benutzer den Zugriff auf Informationen ermöglicht. Dementsprechend sind Anzeigevorrichtungen, wie z.B. eine OLED (Organic Light Emitting Display - organische lichtemittierende Anzeige), eine LCD (Liquid Crystal Display - Flüssigkristallanzeige) und ein PDP (Plasma Display Panel - Plasmabildschirm), weiter verbreitet im Einsatz.
Unter den Anzeigevorrichtungen beinhaltet die OLED ein Anzeigefeld, das mehrere Subpixel beinhaltet, und eine Antriebseinheit zum Antreiben des Anzeigefeldes. Die Antriebseinheit beinhaltet einen Scantreiber zum Bereitstellen eines Scansignals (oder eines Gate-Signals) an das Anzeigefeld und einen Datentreiber zum Bereitstellen eines Datensignals an das Anzeigefeld.
Die OLED arbeitet derart, dass, wenn das Scansignal oder das Datensignal an Subpixel, die in einer Matrix angeordnet sind, bereitgestellt wird, ein ausgewähltes Subpixel Licht abgibt, sodass ein Bild angezeigt wird.
Die OLED weist dahingehend ein Problem auf, dass sich Eigenschaften (eine Schwellenspannung, eine Strommobilität usw.) eines Elements, das in einem Subpixel enthalten ist, verändern, wenn die Anzeigevorrichtung für einen langen Zeitraum im Einsatz ist. Um die Veränderung in den Eigenschaften zu kompensieren, wurden Verfahren des Hinzufügens einer Erkennungsschaltung zum Erkennen von Eigenschaften eines Elements, das in einem Subpixel enthalten ist, vorgeschlagen.
Wenn jedoch eine Erkennungsschaltung zu jedem Subpixel hinzugefügt wird, ist es notwendig, verschiedene Einschränkungen zu berücksichtigen, zum Beispiel ein Öffnungsverhältnis eines Subpixels und Grenzen für einen Reparaturprozess. Außerdem erhöhen sich die Einschränkungen mit höheren Auflösungen und einem größeren Bildschirm des Anzeigefeldes.
KURZDARSTELLUNG
In einem allgemeinen Aspekt der vorliegenden Offenbarung ist eine Anzeigevorrichtung vorgesehen, die Subpixel und mindestens eine Scanleitung beinhaltet. Die Subpixel werden auf einem ersten Substrat ausausgebildet, und jedes der Subpixel beinhaltet einen Emissionsbereich, in welchem ein lichtemittierendes Element zum Abgeben von Licht angeordnet ist, und einen Schaltungsbereich, in welchem eine Schaltung zum Antreiben des lichtemittierenden Elementes angeordnet ist. Die mindestens eine Scanleitung kann in einer horizontalen Richtung auf dem Schaltungsbereich angeordnet sein. Die mindestens eine Scanleitung kann Folgendes beinhalten: eine obere Scanleitung und eine untere Scanleitung, die voneinander beabstandet sind; und eine Scan-Verbindungsleitung, die zwischen der oberen Scanleitung und der unteren Scanleitung positioniert ist und die obere Scanleitung und die untere Scanleitung elektrisch verbindet.
In einem weiteren allgemeinen Aspekt der vorliegenden Offenbarung ist eine Anzeigevorrichtung vorgesehen, die Folgendes beinhaltet: mehrere Subpixel; und eine Scanleitung, die mit den mehreren Subpixeln verbunden ist, wobei die Scanleitung die Form einer in einer horizontalen Richtung positionierten Leiter aufweist.
Es ist eine Anzeigevorrichtung vorgesehen, die Folgendes umfasst: Subpixel, die jeweils einen Emissionsbereich und einen Schaltungsbereich aufweisen, wobei der Emissionsbereich auf einem ersten Substrat ausausgebildet ist und ein darin angeordnetes lichtemittierendes Element beinhaltet, und der Schaltungsbereich eine Schaltung zum Antreiben des lichtemittierenden Elementes beinhaltet; und mindestens eine Scanleitung, die in einer horizontalen Richtung auf dem Schaltungsbereich angeordnet ist, wobei die mindestens eine Scanleitung Folgendes umfasst: eine obere Scanleitung und eine untere Scanleitung, die voneinander beabstandet sind; und eine Scan-Verbindungsleitung, die zwischen der oberen Scanleitung und der unteren Scanleitung positioniert ist und die obere Scanleitung und die untere Scanleitung elektrisch verbindet.
In einer Ausführungsform ist die mindestens eine Scanleitung mit einer Gate-Elektrode eines Schalttransistors, der in dem Schaltungsbereich angeordnet ist, und einer Gate-Elektrode eines Erkennungstransistors, der in dem Schaltungsbereich angeordnet ist, verbunden.
In einer Implementierung sind die obere Scanleitung, die untere Scanleitung und die Scan-Verbindungsleitung alle als eine gleiche Metallschicht ausausgebildet, oder mindestens eine davon ist als eine unterschiedliche Metallschicht ausausgebildet.
In einer Ausführungsform sind die obere Scanleitung und die untere Scanleitung als eine Gate-Metallschicht ausausgebildet, die eine Gate-Elektrode eines Transistors, der in dem Schaltungsbereich angeordnet ist, konfiguriert, und wobei die Scan-Verbindungsleitung als eine Lichtschutzschicht, angeordnet unter der Gate-Metallschicht, ausausgebildet ist.
In einer Implementierung umfasst die Scan-Verbindungsleitung Folgendes: eine erste Kontaktregion ausausgebildet an einer Stelle, die der oberen Scanleitung entspricht; und eine zweite Kontaktregion ausausgebildet an einer Stelle, die der unteren Scanleitung entspricht.
In einer Ausführungsform umfasst die Anzeigevorrichtung ferner Folgendes: eine vertikale Leitung, welche eine Datenleitung, eine Erkennungsleitung und eine Stromleitung, angeordnet in einer vertikalen Richtung auf dem ersten Substrat, umfasst, wobei die vertikale Leitung als eine Lichtschutzschicht ausausgebildet ist, die sich in einer untersten Schicht des ersten Substrates befindet.
In einer Implementierung umfasst die Anzeigevorrichtung ferner Folgendes: eine erste Stromanschlussleitung, die in einer horizontalen Richtung auf dem ersten Substrat angeordnet und mit der ersten Stromleitung verbunden ist; und eine Erkennungsanschlussleitung, die mit der Erkennungsleitung verbunden und von der ersten Stromanschlussleitung beabstandet ist, wodurch diese einen in der horizontalen Richtung angeordneten Abschnitt und einen in der vertikalen Richtung angeordneten Abschnitt aufweist, wobei die Erkennungsanschlussleitung und die erste Stromanschlussleitung eine Source-Drain-Elektrode eines Transistors, der in dem Schaltungsbereich angeordnet ist, konfigurieren.
In einer Ausführungsform weist die mindestens eine Scanleitung eine Form einer in einer horizontalen Richtung positionierten Leiter zwischen der ersten Erkennungsanschlussleitung und der ersten Stromanschlussleitung auf.
Es wird eine Anzeigevorrichtung vorgeschlagen, die Folgendes umfasst: Subpixel; und eine Scanleitung, die mit den Subpixeln verbunden ist, wobei die Scanleitung eine Form einer in einer horizontalen Richtung positionierten Leiter aufweist.
In einer Implementierung umfasst die Scanleitung Folgendes: eine obere Scanleitung und eine untere Scanleitung, die voneinander beabstandet sind; und eine Scan-Verbindungsleitung, die zwischen der oberen Scanleitung und der unteren Scanleitung positioniert ist und die obere Scanleitung und die untere Scanleitung elektrisch verbindet, wobei die obere Scanleitung, die untere Scanleitung und die Scan-Verbindungsleitung alle als einer gleiche Metallschicht ausausgebildet sind.
In einer Implementierung umfasst die Scanleitung Folgendes: eine obere Scanleitung und eine untere Scanleitung, die voneinander beabstandet sind; und eine Scan-Verbindungsleitung, die zwischen der oberen Scanleitung und der unteren Scanleitung positioniert ist und die obere Scanleitung und die untere Scanleitung elektrisch verbindet, und wobei mindestens entweder die obere Scanleitung, die untere Scanleitung oder die Scan-Verbindungsleitung als eine unterschiedliche Metallschicht ausausgebildet ist.
In einer Ausführungsform umfasst die Scanleitung Folgendes: eine obere Scanleitung und eine untere Scanleitung, die voneinander beabstandet sind; und eine Scan-Verbindungsleitung, die zwischen der oberen Scanleitung und der unteren Scanleitung positioniert ist und die obere Scanleitung und die untere Scanleitung elektrisch verbindet, und wobei die obere Scanleitung und die untere Scanleitung als eine Gate-Metallschicht ausausgebildet sind, die eine Gate-Elektrode eines Transistors, der in einem Schaltungsbereich angeordnet ist, konfiguriert, und wobei die Scan-Verbindungsleitung als eine Lichtschutzschicht, die unter der Gate-Metallschicht angeordnet ist, ausausgebildet ist.
Figurenliste
Die beigefügten Zeichnungen, welche zur Bereitstellung eines weiteren Verständnisses der vorliegenden Offenbarung enthalten sind und in diese Spezifikation eingeschlossen sind und einen Teil davon darstellen, veranschaulichen Ausführungsformen der vorliegenden Offenbarung und dienen zusammen mit der Beschreibung der Erläuterung der Grundsätze der vorliegenden Offenbarung.

1 ist ein schematisches Blockdiagramm, das eine OLED (Organic Light Emitting Display - organische lichtemittierende Anzeige) gemäß einer Ausführungsform veranschaulicht.
2 ist ein schematischer Schaltplan, der ein Subpixel gemäß einer Ausführungsform veranschaulicht.
3 ist ein beispielhafter detaillierter Schaltplan eines Subpixels gemäß einer Ausführungsform.
4 ist eine beispielhafte Querschnittansicht eines Anzeigefeldes gemäß einer Ausführungsform.
5 ist ein Diagramm, das schematisch ein Ebenen-Layout eines Subpixels gemäß eines experimentellen Beispiels veranschaulicht.
6 ist ein detailliertes Diagramm, das ein Ebenen-Layout eines Subpixels gemäß eines experimentellen Beispiels veranschaulicht.
7 und 8 sind Diagramme zur Erläuterung eines Problems des experimentellen Beispiels.
9 ist ein Diagramm, das schematisch ein Ebenen-Layout eines Subpixels gemäß einer ersten Ausführungsform veranschaulicht.
10 ist ein detailliertes Diagramm, das ein Ebenen-Layout eines Subpixels gemäß der ersten Ausführungsform veranschaulicht.
11 und 12 sind Diagramme, die eine Verbesserung der ersten Ausführungsform veranschaulichen.
13 ist ein Diagramm zur Erläuterung eines Unterschiedes zwischen dem experimentellen Beispiel und der ersten Ausführungsform.
14 ist ein detailliertes Diagramm, das ein Ebenen-Layout eines Subpixels gemäß einer zweiten Ausführungsform veranschaulicht.
15 ist ein Diagramm zur Erläuterung einer Verbesserung der zweiten Ausführungsform.
16 ist ein detailliertes Diagramm, das ein Ebenen-Layout eines Subpixels gemäß einer dritten Ausführungsform veranschaulicht.
17 ist ein Diagramm zur Erläuterung einer Verbesserung der dritten Ausführungsform.

DETAILLIERTE BESCHREIBUNG
Es wird nun im Einzelnen auf Ausführungsformen der vorliegenden Offenbarung Bezug genommen, wobei Beispiele davon in den beigefügten Zeichnungen veranschaulicht sind.
Im Folgenden werden spezifische Ausführungsformen der vorliegenden Offenbarung zusammen mit den beigefügten Zeichnungen beschrieben.
Eine Anzeigevorrichtung gemäß der vorliegenden Offenbarung kann als ein Fernseher, ein Videoplayer, ein PC, ein Heimkino, ein Smartphone und dergleichen implementiert werden. Im Folgenden wird eine OLED (Organic Light Emitting Display - organische lichtemittierende Anzeige) basierend auf einer organischen lichtemittierenden Diode (ein lichtemittierendes Element) beschrieben. Die OLED führt einen Bildanzeigevorgang und einen externen Kompensationsvorgang zur Kompensation einer Vorrichtung basierend auf einer Veränderung im Zeitablauf (Alterungseigenschaften) durch.
Der externe Kompensationsvorgang kann in einer vertikalen Austastlücke während der Bildanzeige, in einem Einschalt-Sequenzintervall vor dem Beginn der Bildanzeige oder in einem Ausschalt-Sequenzintervall nach dem Ende der Bildanzeige durchgeführt werden. Die vertikale Austastlücke ist die Zeit, während welcher keine Bilddaten geschrieben werden, welche zwischen vertikalen aktiven Perioden, in welchen ein Einzelbild von Bilddaten geschrieben wird, angeordnet ist.
Das Einschalt-Sequenzintervall ist die Zeit zwischen dem Einschalten der Antriebsleistung und dem Beginn der Bildanzeige. Das Ausschalt-Sequenzintervall ist die Zeit zwischen dem Ende der Bildanzeige und dem Ausschalten der Antriebsleistung.
Das externe Kompensationsverfahren zum Durchführen externer Kompensation ermöglicht das Betreiben eines Antriebstransistors als Source-Folger und dann Erkennen einer Spannung (eine Quellenspannung eines Antriebs-TFT), die in einem Leitungskondensator einer Erkennungsleitung gespeichert ist. Jedoch sind Aspekte der vorliegenden Offenbarung nicht darauf beschränkt. Der Leitungskondensator gibt eine einzigartige Kapazität an, die in der Erkennungsleitung vorliegt.
Zum Kompensieren einer Schwellenspannungsabweichung von Antriebstransistoren erkennt das externe Kompensationsverfahren eine Quellenspannung, wenn sich ein Potential eines Quellknotens des Antriebstransistors in einem Sättigungszustand befindet (d.h., wenn ein Strom Ids des Antriebs-TFT 0 wird). Außerdem erkennt das externe Kompensationsverfahren, zum Kompensieren einer Mobilitätsabweichung von Antriebstransistoren, einen Wert in einem linearen Zustand, welcher vorliegt, bevor der Quellknoten des Antriebstransistors den Sättigungszustand erreicht.
Außerdem können sich hierin verwendete Begriffe, wie z.B. ein Signal, eine Leitung und eine Vorrichtung, von Hersteller zu Hersteller unterscheiden, und somit ist eine funktionale Interpretation jedes Begriffes erforderlich. Im Folgenden kann ein Dünnschichttransistor (TFT - Thin Film Transistor) eine Source-Elektrode und eine Drain-Elektrode oder eine Drain-Elektrode und eine Source-Elektrode genannt werden, außer bei einer Gate-Elektrode. Um jedoch jegliche Einschränkung zu vermeiden, werden die Source-Elektrode und die Drain-Elektrode als eine erste Elektrode und eine zweite Elektrode beschrieben.
1 ist ein schematisches Blockdiagramm, das eine OLED (Organic Light Emitting Display - organische lichtemittierende Anzeige) veranschaulicht, 2 ist ein schematischer Schaltplan, der ein Subpixel veranschaulicht, 3 ist ein beispielhafter detaillierter Schaltplan eines Subpixels und 4 ist eine beispielhafte Querschnittansicht eines Anzeigefeldes.
Wie in 1 veranschaulicht, beinhaltet die OLED eine Bildverarbeitungseinheit 110, einen Timing-Controller 120, einen Datentreiber 130, einen Scantreiber 140 und ein Anzeigefeld 150.
Die Bildverarbeitungseinheit 110 gibt ein Datenfreigabesignal DE zusätzlich zu einem Datensignal DATA, das von Außen bereitgestellt wird, aus. Die Bildverarbeitungseinheit 110 kann mindestens entweder ein vertikales Synchronisationssignal, ein horizontales Synchronisationssignal oder ein Taktsignal, zusätzlich zu dem Datenfreigabesignal DE, ausgeben, jedoch sind diese Signale der Zweckmäßigkeit der Erläuterung halber in den Zeichnungen nicht dargestellt.
Dem Timing-Controller 120 werden von der Bildverarbeitungseinheit 110 ein Datensignal DATA, zusätzlich zu einem Datenfreigabesignal DE, und ein Antriebssignal, welches mindestens entweder ein vertikales Synchronisationssignal, ein horizontales Synchronisationssignal oder ein Taktsignal beinhaltet, bereitgestellt. Basierend auf einem Antriebssignal gibt der Timing-Controller 120 ein Gate-Timing-Steuersignal GDC zur Steuerung eines Betriebs-Timings des Gate-Treibers 140 und ein Daten-Timing-Steuersignal DDC zur Steuerung eines Betriebs-Timings des Datentreibers 130 aus.
Als Reaktion auf ein Daten-Timing-Steuersignal DDC, das vom Timing-Controller 120 bereitgestellt wird, kann der Datentreiber 130 ein Datensignal DATA vom Timing-Controller 120 abtasten und Zwischenspeichern, das Datensignal DATA in eine Gamma-Referenzspannung umwandeln und die Gamma-Referenzspannung ausgeben. Der Datentreiber 130 gibt das Datensignal DATA über die Datenleitungen DL1 bis DLn aus. Der Datentreiber 130 kann als eine integrierte Schaltung (IC) ausausgebildet sein.
Als Reaktion auf ein Timing-Steuersignal GDC, das vom Timing-Controller 120 bereitgestellt wird, kann der Scantreiber 140 ein Gate-Signal ausgeben. Der Scantreiber 140 kann ein Gate-Signal über die Scanleitungen GL1 bis GLm ausgeben. Der Scantreiber 140 kann als eine IC ausgebildet sein oder durch ein Gate-In-Panel-Verfahren auf dem Anzeigefeld 150 ausgebildet sein.
Als Reaktion auf ein Datensignal DATA vom Datentreiber 130 und ein Scansignal vom Scantreiber 140 zeigt das Anzeigefeld 150 ein Bild an. Das Anzeigefeld 150 beinhaltet Subpixel SP, die derart arbeiten, dass ein Bild angezeigt wird.
Die Subpixel SP können rote Subpixel, grüne Subpixel und blaue Subpixel beinhalten oder können weiße Subpixel, rote Subpixel, grüne Subpixel und blaue Subpixel beinhalten. Die Subpixel SP können in Abhängigkeit von ihren Emissionseigenschaften einen oder mehrere Emissionsbereiche aufweisen.
Wie in 2 gezeigt, beinhaltet jedes Subpixel SP einen Schalttransistor SW, einen Antriebstransistor DR, einen Kondensator Cst, eine Kompensationsschaltung CC und eine organische lichtemittierende Diode (OLED).
Als Reaktion auf ein Scansignal, das über eine erste Scanleitung GL1 empfangen wird, führt der Schalttransistor SW eine Schaltoperation durch, sodass ein Datensignal, das über eine erste Datenleitung DL1 empfangen wird, als eine Datenspannung in dem Kondensator Cst gespeichert wird. Der Antriebstransistor DR arbeitet derart, dass der Antriebsstrom zwischen einer ersten Stromleitung EVDD (mit einem hohen Potential) und einer zweiten Stromleitung EVSS (mit einem niedrigen Potential) fließt, in Abhängigkeit von der im Kondensator Cst gespeicherten Datenspannung. Die organische lichtemittierende Diode OLED dient dem Emittieren von Licht in Abhängigkeit von einem Antriebsstrom, der durch den Antriebstransistor DR gebildet wird.
Die Kompensationsschaltung CC ist eine Schaltung, die im Inneren eines Subpixels hinzugefügt ist, um eine Schwellenspannung des Antriebstransistors DR zu kompensieren. Die Kompensationsschaltung CC beinhaltet mindestens einen Transistor. Die Kompensationsschaltung CC kann in Abhängigkeit von einem externen Kompensationsverfahren verschiedene Konfigurationen aufweisen, und ein Beispiel davon wird im Folgenden beschrieben.
Wie in 3 veranschaulicht, beinhaltet die Kompensationsschaltung einen Erkennungstransistor ST und eine Erkennungsleitung VREF (oder eine Referenzleitung). Der Erkennungstransistor ST ist zwischen eine Source-Elektrode des Antriebstransistors DR und eine Anodenelektrode der organischen lichtemittierenden Diode OLED (im Folgenden als ein Erkennungsknoten bezeichnet) geschaltet. Der Erkennungstransistor ST arbeitet derart, dass eine Initialisierungsspannung, die über die Erkennungsleitung VREF empfangen wird, an den Erkennungsknoten des Antriebstransistors DR bereitgestellt wird oder dass eine Spannung des Erkennungsknotens des Antriebstransistors DR oder eine Spannung der oder ein Strom durch die Erkennungsleitung VREF erkannt wird.
Der Schalttransistor SW beinhaltet eine erste Elektrode, die mit einer ersten Datenleitung DL1 verbunden ist, und eine zweite Elektrode, die mit einer Gate-Elektrode des Antriebstransistors DR verbunden ist. Der Antriebstransistor DR beinhaltet eine erste Elektrode, die mit einer ersten Stromleitung EVDD verbunden ist, und eine zweite Elektrode, die mit der Anodenelektrode der organischen lichtemittierenden Diode OLED verbunden ist. Der Kondensator beinhaltet eine erste Elektrode, die mit einer Gate-Elektrode des Antriebstransistors DR verbunden ist, und eine zweite Elektrode, die mit der Anodenelektrode der organischen lichtemittierenden Diode OLED verbunden ist. Die organische lichtemittierende Diode OLED beinhaltet die Anodenelektrode, die mit der zweiten Elektrode des Antriebstransistors DR verbunden ist, und eine Kathodenelektrode, die mit einer zweiten Stromleitung EVSS verbunden ist. Der Erkennungstransistor ST beinhaltet eine erste Elektrode, die mit der Erkennungsleitung VREF verbunden ist, und eine zweite Elektrode, die mit der Anodenelektrode der organischen lichtemittierenden Diode OLED und mit der zweiten Elektrode des Antriebstransistors DR, wobei es sich um einen Erkennungsknoten handelt, verbunden ist.
Eine Betriebszeit des Erkennungstransistors ST kann ähnlich/identisch mit einer Betriebszeit des Schalttransistors SW sein, in Abhängigkeit von einem externen Kompensationsalgorithmus (oder der Konfiguration der Kompensationsschaltung). Zum Beispiel kann eine 1-a-Scanleitung GL1a, die mit der Gate-Elektrode des Schalttransistors SW verbunden ist, und eine 1-b-Scanleitung GL1b, die mit der Gate-Elektrode des Erkennungstransistors ST verbunden ist, angeschlossen sein. In einem anderen Beispiel kann der Schalttransistor SW die Gate-Elektrode, die mit der 1-a-Scanleitung GL1a verbunden ist, beinhalten, und der Erkennungstransistor ST kann die Gate-Elektrode, die mit der 1-b-Scanleitung GL1b verbunden ist, beinhalten. In diesem Fall können die 1-a-Scanleitung GL1a und die 1-b-Scanleitung GL1b getrennt sein, um so unterschiedliche Scansignale zu übertragen.
Die Erkennungsleitung VREF kann mit dem Datentreiber verbunden sein. In diesem Fall kann der Datentreiber einen Erkennungsknoten jedes Subpixels erkennen und ein Erkennungsergebnis in Echtzeit, in einer Nicht-Anzeige-Zeit eines Bildes oder nach jedem N-ten Einzelbild (N ist eine ganze Zahl gleich oder größer als 1) erzeugen. Währenddessen können der Schalttransistor SW und der Erkennungstransistor ST zur gleichen Zeit eingeschaltet werden. In diesem Fall sind ein Erkennungsvorgang und ein Datenausgabevorgang, welche beide über die Erkennungsleitung VREF durchgeführt werden, getrennt.
Außerdem kann ein Kompensationsziel gemäß eines Erkennungsergebnisses ein digitales Datensignal, ein analoges Datensignal oder eine Gamma-Referenzspannung sein. Außerdem kann die Kompensationsschaltung, welche ein Kompensationssignal (oder eine Kompensationsspannung) basierend auf dem Erkennungsergebnis erzeugt, innerhalb des Datentreibers oder eines Elements des Timing-Controllers vorgesehen sein, oder sie kann als eine zusätzliche Schaltung implementiert sein.
Eine Lichtschutzschicht LS kann nur unter einer Kanalregion des Antriebstransistors DR angeordnet sein oder sie kann nicht nur unter der Kanalregion des Antriebstransistors DR, sondern auch unter Kanalregionen des Schalttransistors SW und des Erkennungstransistors ST angeordnet sein. Die Lichtschutzschicht LS kann nur zum Schutz vor externem Licht verwendet werden und sie kann als eine Elektrode verwendet werden, um nach einer Verbindung mit einer unterschiedlichen Elektrode oder Leitung zu suchen und einen Kondensator oder dergleichen zu konfigurieren. Somit ist die Lichtschutzschicht LS als mehrere Metallschichten (mehrere Schichten heterogener Metallmaterialien) ausgewählt.
In 3 ist ein Beispiel eines Subpixels in einer 3T(Transistor)1C(Kondensator)-Struktur beschrieben, welche einen Schalttransistor SW, einen Antriebstransistor DR, einen Kondensator Cst, eine organische lichtemittierende Diode OLED und einen Erkennungstransistor ST beinhaltet. Wenn jedoch eine Kompensationsschaltung CC hinzugefügt wird, kann ein Subpixel in einer 3T2C-, 4T2C-, 5T1C- oder 6T2C-Struktur konfiguriert sein.
Wie in 4 veranschaulicht, werden Subpixel in einem Anzeigebereich AA eines ersten Substrats (oder eines TFT-Substrats) 150a basierend auf einer Schaltung ausgebildet, welche unter Bezugnahme auf 3 beschrieben ist. Die in dem Anzeigebereich AA ausgebildeten Subpixel sind mit einem Schutzfilm (oder einem schützenden Substrat) 150b versiegelt. „NA“ gibt einen Nicht-Anzeige-Bereich an. Das erste Substrat 150a kann aus Glas oder einem flexiblen Material ausgebildet sein.
Die Subpixel können horizontal oder vertikal in einer Reihenfolge von roten (R), weißen (W), blauen (B) und grünen (G) Subpixeln angeordnet sein. Ein rotes (R) Subpixel, ein weißes (W) Subpixel, ein blaues (B) Subpixel und ein grünes (G) Subpixel stellen ein Pixel P dar. Jedoch kann die Reihenfolge der Anordnung von Subpixeln in Abhängigkeit von der Konfiguration (oder Struktur) einer Kompensationsschaltung variieren. Außerdem können ein rotes (R) Subpixel, ein blaues (B) Subpixel und ein grünes (G) Subpixel ein Pixel P darstellen.
Währenddessen beinhaltet ein Prozess zur Herstellung des Anzeigefeldes 150 Folgendes: einen Beschichtungsprozess, bei welchem eine leitende Schicht, eine Metallschicht und eine Isolierschicht auf einem Substrat abgelagert werden, um Strukturen zu bilden, wie z.B. Elemente (einschließlich Elektroden), Stromleitungen und Signalleitungen; und einen Reparaturprozess, bei welchem ein Defekt in einer Struktur, die auf dem Substrat ausgebildet ist, repariert wird oder bei welchem ein Subpixel, das einen Defekt aufweist, verdunkelt wird.
Der Herstellungsprozess des Anzeigefeldes erfordert derartige komplizierte Schritte. Somit ist es, zum Hinzufügen einer Erkennungsschaltung zum Erkennen von Eigenschaften eines Elementes, das in einem Subpixel enthalten ist, notwendig, verschiedene Einschränkungen zu berücksichtigen, einschließlich nicht nur eines Öffnungsverhältnisses eines Subpixels, sondern auch der Grenzen für einen Reparaturprozess. Die Einschränkungen nehmen zu, wenn eine Anzeigevorrichtung eine hohe Auflösung und einen großen Bildschirm aufweist.
Im Folgenden werden ein Problem eines experimentellen Beispiels und Ausführungsformen der vorliegenden Offenbarung zum Lösen des Problems beschrieben. Die folgende Beschreibung bezieht sich auf ein Beispiel, bei welchem eine Scanleitung in einer Abtastleitung angeordnet ist. Jedoch ist die vorliegende Offenbarung nicht darauf beschränkt.
Experimentelles Beispiel
5 ist ein schematisches Diagramm, das ein Ebenen-Layout eines Subpixels gemäß eines experimentellen Beispiels veranschaulicht, 6 ist ein detailliertes Diagramm, das ein Ebenen-Layout eines Subpixels gemäß des experimentellen Beispiels veranschaulicht und 7 und 8 sind Diagramme zur Erläuterung eines Problems des experimentellen Beispiels.
Wie in 4 und 5 veranschaulicht, sind das erste bis vierte Subpixel SPnl bis SPn4, die jeweils einen Emissionsbereich EMA und einen Schaltungsbereich DRA aufweisen, in einem Anzeigebereich AA eines ersten Substrates 150a ausgebildet. Eine organische lichtemittierende Diode OLED (ein lichtemittierendes Element) ist im Emissionsbereich EMA ausgebildet und eine Schaltung, die Schalt-, Erkennungs- und Antriebstransistoren zum Antreiben der organischen lichtemittierenden Diode OLED beinhaltet, ist im Schaltungsbereich DRA ausgebildet. Elemente, die im Emissionsbereich EMA und im Schaltungsbereich DRA ausgebildet sind, werden durch einen Prozess der Ablagerung eines dünnen Films, welcher mehrere Metallschichten und mehrere Isolierschichten beinhaltet, ausgebildet.
Das erste bis vierte Subpixel SPnl bis SPn4 arbeiten derart, dass eine organische lichtemittierende Diode OLED, die in dem Emissionsbereich EMA angeordnet ist, Licht als Reaktion auf den Betrieb des Schalt- und Antriebstransistors, die in dem Schaltungsbereich DRA angeordnet sind, abgibt. „WA“ gibt einen Verdrahtungsbereich an, der zwischen dem ersten Subpixel SPnl und dem vierten Subpixel SPn4 positioniert ist, und eine erste Stromleitung EVDD, eine Erkennungsleitung VREF und erste bis vierte Datenleitungen DL1 bis DL4 sind in dem Verdrahtungsbereich angeordnet.
Elektroden eines TFT sind zusätzlich zu Drähten, wie z.B. die erste Stromleitung EVDD, die Erkennungsleitung VREF und die erste bis vierte Datenleitung DL1 bis DL4, in unterschiedlichen Schichten angeordnet, jedoch durch Kontakt durch ein Kontaktloch (ein Durchgangsloch) elektrisch verbunden. Das Kontaktloch wird durch Trockenätzen oder Nassätzen ausgebildet, sodass einige der Elektroden, Signalleitungen oder Stromleitungen, die in einer unteren Schicht angeordnet sind, freiliegen.
Wie in 6 veranschaulicht, sind ein Antriebstransistor DR und ein Kondensator Cst in einer oberen Region des Schaltungsbereiches DRA angeordnet. Ein Abschnitt, welcher in einer ersten Richtung (eine vertikale Richtung) mit einer ersten Stromleitung EVDD verbunden ist und neben einer ersten Stromanschlussleitung EVDDC, die in einer zweiten Richtung (eine horizontale Richtung) positioniert ist, liegt, ist als die obere Region des Schaltungsbereiches DRA definiert.
Ein Schalttransistor SW, ein Erkennungstransistor ST und eine Scanleitung GL1 sind in einer unteren Region des Schaltungsbereiches DRA angeordnet. Der Schalttransistor SW und der Erkennungstransistor ST sind in Bezug auf eine erste Scanleitung GL1, die in der zweiten Richtung positioniert ist, in der gleichen Reihe angeordnet. Ein Abschnitt, welcher mit der Erkennungsleitung VREF in der ersten Richtung verbunden ist und neben einer Erkennungsanschlussleitung VREFC, die in der zweiten Richtung positioniert ist, liegt, ist als die untere Region des Schaltungsbereiches DRA definiert.
Wie in 6 bis 8 veranschaulicht, sind die erste Scanleitung GL1, die erste Stromleitung EVDD, die Erkennungsleitung VREF, die erste bis vierte Datenleitung DL1 bis DL4, die erste Stromanschlussleitung EVDDC und die Erkennungsanschlussleitung VREFC des experimentellen Beispiels wie unten dargestellt als Metallschichten ausgebildet.
Die erste Scanleitung GL1 ist als eine Gate-Metallschicht ausgebildet (siehe GL1_GAT in 8). Die erste Stromleitung EVDD, die Erkennungsleitung VREF und die erste bis vierte Datenleitung DL1 bis DL4 sind als Source-Drain-Metallschichten ausgebildet (siehe DL3_SD und DL4_SD in 8), die über der Gate-Metallschicht GL1_GAT angeordnet sind. Die erste Stromanschlussleitung EVDDC und die Erkennungsanschlussleitung VREFC sind als eine Lichtschutzschicht ausgebildet (nicht gezeigt), die unter der Gate-Metallschicht angeordnet ist.
In 8 gibt BUF eine Pufferschicht an, welche die Lichtschutzschicht bedeckt, GI gibt eine erste Isolierschicht (oder eine Gate-Isolierschicht) an, welche die Pufferschicht bedeckt, und ILD gibt eine zweite Isolierschicht (oder eine Zwischenisolierschicht) an, welche die Gate-Metallschicht bedeckt, PAS ist eine dritte Isolierschicht (oder eine Schutzschicht), welche die zweite Isolierschicht bedeckt, und OC gibt eine vierte Isolierschicht (oder eine Planarisierungsschicht) an, welche die dritte Isolierschicht bedeckt.
Wie in den Zeichnungen gezeigt, weist die erste Scanleitung GL1, die einer horizontalen Leitung entspricht, eine Region auf, die sich mit einer vertikalen Leitung schneidet, welche die erste Stromleitung EVDD, die Erkennungsleitung VREF und die erste bis vierte Datenleitung DL1 bis DL4 beinhaltet. Diese sind entsprechend basierend auf der Gate-Metallschicht und der Source-Drain-Metallschicht ausgebildet, und somit tritt sehr wahrscheinlich ein Problem, wie z.B. ein Kurzschluss zwischen heterogenen Metallschichten (welcher durch eine Ätzabweichung bei einem Ätzprozess verursacht wird), in der Schnittregion auf, trotz eines Höhenunterschiedes der Schichten.
Um dieses Problem zu beheben, verwendet das experimentelle Beispiel eine Gate-Redundanz-Struktur, nicht nur um vor einer Beschädigung eines Drahtes, wie z.B. einer Signalleitung und einer Stromleitung, oder einer Elektrode, verursacht durch einen Laserstrahl bei einem Reparaturprozess, zu schützen, sondern auch um die Zweckmäßigkeit des Reparaturprozesses zu erhöhen.
Bei der Gate-Redundanz-Struktur des experimentellen Beispiels ist die erste Scanleitung GL1 nur in einer Region der ersten Scanleitung GL1, welche die vertikale Leitung schneidet, in zwei Leitungen aufgeteilt. Dementsprechend ist, wenn es zu einem Kurzschluss zwischen heterogenen Metallschichten in einer Schnittregion der heterogenen Leitungen kommt, das experimentelle Beispiel in der Lage, das Auftreten des Kurzschlusses zu beheben, indem eine von zwei Zweigleitungen der ersten Scanleitung GL1 entfernt wird. Wenn es zum Beispiel zu einem Kurzschluss zwischen der ersten Scanleitung GL1 in einer oberen Schicht und der dritten Datenleitung DL3 in einer unteren Schicht kommt, ist es möglich, den Kurzschluss zu entfernen, indem ein erster Schnittbereich CA1 und ein zweiter Schnittbereich CA2 mit einem Laserstrahl entfernt werden.
Jedoch ist das Gate-Redundanz-Verfahren wie in dem experimentellen Beispiel nicht in der Lage, einen Defekt (GDS-Defekt) zwischen einer Gate-Elektrode und einer Source/Drain-Elektrode der Transistoren SW und SW, die mit der ersten Scanleitung GL1 verbunden sind, zu beheben. Außerdem weist das Gate-Redundanz-Verfahren wie in dem experimentellen Beispiel eine begrenzte Reparaturgrenze RM für einen Reparaturprozess auf, wodurch dieser eine räumlich Einschränkung aufweist (wodurch es unmöglich wird, verschiedene Defekte zu beheben, und wodurch möglicherweise sogar Reparaturdefekte verursacht werden können).
Erste Ausführungsform
9 ist ein schematisches Diagramm, das ein Ebenen-Layout eines Subpixels gemäß einer ersten Ausführungsform veranschaulicht, 10 ist ein detailliertes Diagramm, das ein Ebenen-Layout eines Subpixels gemäß der ersten Ausführungsform veranschaulicht, 11 und 12 sind Diagramme, die eine Verbesserung der ersten Ausführungsform veranschaulichen, und 13 ist ein Diagramm zur Erläuterung eines Unterschiedes zwischen dem experimentellen Beispiel und der ersten Ausführungsform.
Wie in 4 und 9 veranschaulicht, sind das erste bis vierte Subpixel SPnl bis SPn4, die jeweils einen Emissionsbereich EMA und einen Schaltungsbereich DRA aufweisen, in einem Anzeigebereich AA eines ersten Substrates 150a ausgebildet. Eine organische lichtemittierende Diode OLED (ein lichtemittierendes Element) ist in dem Emissionsbereich EMA ausgebildet, und eine Schaltung, die Schalt-, Erkennungs- und Antriebstransistoren zum Antreiben der organischen lichtemittierenden Diode OLED beinhaltet, ist in dem Schaltungsbereich DRA ausgebildet. Elemente, die in dem Emissionsbereich EMA und dem Schaltungsbereich DRA ausgebildet sind, werden durch einen Prozess der Ablagerung eines dünnen Films, welcher mehrere Metallschichten und mehrere Isolierschichten beinhaltet, ausgebildet.
Das erste bis vierte Subpixel SPnl bis SPn4 arbeiten derart, dass eine organische lichtemittierende Diode OLED, die in dem Emissionsbereich EMA angeordnet ist, Licht als Reaktion auf den Betrieb des Schalt- und Antriebstransistors, die in dem Schaltungsbereich DRA angeordnet sind, abgibt. „WA“ gibt einen Verdrahtungsbereich an, der zwischen dem ersten Subpixel SPnl und dem vierten Subpixel SPn4 positioniert ist, und eine erste Stromleitung EVDD, eine Erkennungsleitung VREF und erste bis vierte Datenleitungen DL1 bis DL4 sind in dem Leitungsbereich angeordnet.
Elektroden eines TFT sind zusätzlich zu Drähten, wie z.B. die erste Stromleitung EVDD, die Erkennungsleitung VREF und die erste bis vierte Datenleitung DL1 bis DL4, in unterschiedlichen Schichten angeordnet, jedoch durch Kontakt durch ein Kontaktloch (ein Durchgangsloch) elektrisch verbunden. Das Kontaktloch wird durch Trockenätzen oder Nassätzen ausgebildet, sodass einige der Elektroden, Signalleitungen oder Stromleitungen, die in einer unteren Schicht angeordnet sind, freiliegen.
Wie in 10 veranschaulicht, sind ein Antriebstransistor DR und ein Kondensator Cst in einer oberen Region des Schaltungsbereiches DRA angeordnet. Ein Abschnitt, welcher in einer ersten Richtung (eine vertikale Richtung) mit einer ersten Stromleitung EVDD verbunden ist und neben einer ersten Stromanschlussleitung EVDDC, die in einer zweiten Richtung (eine horizontale Richtung) positioniert ist, liegt, ist als die obere Region des Schaltungsbereiches DRA definiert.
Ein Schalttransistor SW, ein Erkennungstransistor ST und eine Scanleitung GL1 sind in einer unteren Region des Schaltungsbereiches DRA angeordnet. Der Schalttransistor SW und der Erkennungstransistor ST sind in Bezug auf eine erste Scanleitung GL1, die in der zweiten Richtung positioniert ist, in der gleichen Reihe angeordnet. Ein Abschnitt, welcher mit der Erkennungsleitung VREF in der ersten Richtung verbunden ist und neben einer Erkennungsanschlussleitung VREFC, die in der zweiten Richtung positioniert ist, liegt, ist als die untere Region des Schaltungsbereiches DRA definiert.
Wie in 10 bis 12 veranschaulicht, sind die erste Scanleitung GL1, die erste Stromleitung EVDD, die Erkennungsleitung VREF, die erste bis vierte Datenleitung DL1 bis DL4, die erste Stromanschlussleitung EVDDC und die Erkennungsanschlussleitung VREFC der ersten Ausführungsform wie unten dargestellt als Metallschichten ausgebildet.
Die erste Scanleitung GL1 ist als eine Gate-Metallschicht ausgebildet (siehe GL1_GAT in 12). Über die gesamte Region des Anzeigebereichs beinhaltet die erste Scanleitung GL1 die beiden Leitungen GLT und GLB und mehrere Scan-Verbindungsleitungen GLI. Die erste Scanleitung GL1 beinhaltet eine erste obere Scanleitung GLT, eine erste untere Scanleitung GLB und eine Scan-Verbindungsleitung GLI. Die erste obere Scanleitung GLT ist nahe einer zentralen Region des Schaltungsbereichs DRA angeordnet und die erste untere Scanleitung GLB ist nahe einer unteren Region des Schaltungsbereichs DRA angeordnet. Die erste obere Scanleitung GLT und die erste untere Scanleitung GLB sind voneinander beabstandet. Die Scan-Verbindungsleitung GLI ist zwischen der ersten oberen Scanleitung GLT und der ersten unteren Scanleitung GLB positioniert und verbindet die erste obere Scanleitung GLT und die erste untere Scanleitung GLB elektrisch. Die erste Scanleitung GL1 weist die Form einer in einer horizontalen Richtung positionierten Leiter auf.
Die erste Stromleitung EVDD, die Erkennungsleitung VREF und die erste bis vierte Datenleitung DL1 bis DL4 sind als eine Lichtschutzschicht ausgebildet (siehe DL4_LS in 12), die unter der Gate-Metallschicht GL1_GAT angeordnet ist. Die erste Stromanschlussleitung EVDDC und die Erkennungsanschlussleitung VREFC sind als eine Source-Drain-Metallschicht ausgebildet (siehe VREFC_SD in 12), die über der Gate-Metallschicht angeordnet ist. Die Erkennungsanschlussleitung VREFC ist mit der Erkennungsleitung VREF verbunden und von der ersten Stromanschlussleitung EVDDC beabstandet, wodurch diese einen in einer horizontalen Richtung angeordneten Abschnitt und einen in einer vertikalen Richtung angeordneten Abschnitt aufweist.
In 12 gibt BUF eine Pufferschicht an, welche die Lichtschutzschicht bedeckt, GI gibt eine erste Isolierschicht (oder eine Gate-Isolierschicht) an, welche die Pufferschicht bedeckt, und ILD gibt eine zweite Isolierschicht (oder eine Zwischenisolierschicht) an, welche die Gate-Metallschicht bedeckt, PAS ist eine dritte Isolierschicht (oder eine Schutzschicht), welche die zweite Isolierschicht bedeckt, und OC gibt eine vierte Isolierschicht (oder eine Planarisierungsschicht) an, welche die dritte Isolierschicht bedeckt.
Wie in den Zeichnungen gezeigt, weist die erste Scanleitung GL1, die einer horizontalen Leitung entspricht, eine Region auf, die sich mit einer vertikalen Leitung schneidet, welche die erste Stromleitung EVDD, die Erkennungsleitung VREF und die erste bis vierte Datenleitung DL1 bis DL4 beinhaltet. Diese sind entsprechend basierend auf der Gate-Metallschicht und der Lichtschutzschicht ausgebildet, und somit tritt sehr wahrscheinlich ein Problem, wie z.B. ein Kurzschluss zwischen heterogenen Metallschichten (welcher durch eine Ätzabweichung bei einem Ätzprozess verursacht wird), in der Schnittregion auf, trotz eines Höhenunterschiedes der Schichten.
Um dieses Problem zu beheben, verwendet die erste Ausführungsform eine Gate-Redundanz-Struktur, nicht nur um vor einer Beschädigung eines Drahtes, wie z.B. einer Signalleitung und einer Stromleitung, oder einer Elektrode, verursacht durch einen Laserstrahl bei einem Reparaturprozess, zu schützen, sondern auch um die Zweckmäßigkeit des Reparaturprozesses zu erhöhen.
Bei der Redundanz-Struktur der ersten Ausführungsform beinhaltet jede erste Scanleitung GL1 über dem Anzeigebereich zwei Leitungen GLT und GLB, und eine Scan-Verbindungsleitung GLI ist dazwischen ausgebildet, um die beiden Leitungen GLT und GLB zu verbinden. Dementsprechend ist, wenn es zu einem Kurzschluss zwischen heterogenen Metallschichten in einer Schnittregion der heterogenen Leitungen kommt, die erste Ausführungsform in der Lage, das Auftreten des Kurzschlusses zu beheben, indem eine von zwei Zweigleitungen der ersten Scanleitung GL1 entfernt wird. Wenn es zum Beispiel zu einem Kurzschluss zwischen der ersten oberen Scanleitung GLT und der vierten Datenleitung DL4 in einer unteren Schicht kommt, ist es möglich, den Kurzschluss zu entfernen, indem ein erster Schnittbereich CA1 und ein zweiter Schnittbereich CA2 mit einem Laserstrahl entfernt werden. Selbst wenn der erste Schnittbereich CA1 und der zweite Schnittbereich CA2 abgeschnitten werden, ist die erste Scanleitung GL1 aufgrund des Vorhandenseins der ersten unteren Scanleitung GLB in der Lage, elektrische und strukturelle Funktionen ordnungsgemäß durchzuführen.
Außerdem ist das Gate-Redundanz-Verfahren wie in der ersten Ausführungsform in der Lage, einen Defekt (GDS-Defekt) zwischen einer Gate-Elektrode und einer Source/Drain-Elektrode von Transistoren SW, die mit der ersten Scanleitung GL1 verbunden sind, zu beheben. Wenn es zum Beispiel zu einem Kurzschluss zwischen der ersten oberen Scanleitung GLT, die als eine Gate-Elektrode des Schalttransistors SW und des Erkennungstransistors ST agiert, und der ersten Stromleitung EVDD in einer unteren Schicht in 11 kommt, ist es möglich, den Kurzschluss durch das Entfernen eines dritten Schnittbereiches CA3 und eines vierten Schnittbereiches CA4 mit einem Laserstrahl zu beheben. Selbst wenn der dritte Schnittbereich CA3 und der vierte Schnittbereich CA4 abgeschnitten werden, ist die erste Scanleitung GL1 aufgrund des Vorhandenseins der ersten unteren Scanleitung GLB in der Lage, elektrische und strukturelle Funktionen ordnungsgemäß durchzuführen. An dieser Stelle ist, selbst wenn ein siebenter Schnittbereich CA7 und ein achter Schnittbereich CA8, anstelle des dritten Schnittbereiches CA3 und des vierten Schnittbereiches CA4, oder selbst wenn ein neunter Schnittbereich CA9 zusammen mit dem dritten Schnittbereich CA3 und dem vierten Schnittbereich CA4 abgeschnitten wird, die erste Scanleitung GL1 aufgrund des Vorhandenseins der ersten oberen Scanleitung GLT in der Lage, elektrische und strukturelle Funktionen ordnungsgemäß durchzuführen.
Außerdem weist das Redundanz-Verfahren wie in der ersten Ausführungsform so viele Reparaturabschnitte auf, dass es nicht notwendig ist, eine Reparaturgrenze zum Durchführen eines Reparaturprozesses zu berücksichtigen, und es weist somit keine räumliche Einschränkung auf (welche es unmöglich macht, verschiedene Defekte zu beheben, und welche einen Reparaturdefekt verursacht). Dies kann unter Bezugnahme auf die obigen beiden Beispiele eindeutig verstanden werden.
Wie in 13(a) veranschaulicht, ist das experimentelle Beispiel derart implementiert, dass Scanleitungen, die horizontalen Leitungen entsprechen, basierend auf der Gate-Metallschicht GAT, die unter der zweiten Isolierschicht ILD angeordnet ist, ausgebildet werden. Außerdem werden eine erste Stromleitung, eine Erkennungsleitung und erste bis vierte Datenleitungen, welche entsprechend vertikalen Leitungen entsprechen, basierend auf der Source-Drain-Metallschicht SD, die über der zweiten Isolierschicht ILD angeordnet ist, ausgebildet.
Wie in 13(b) veranschaulicht, ist die erste Ausführungsform derart implementiert, dass Scanleitungen, die horizontalen Leitungen entsprechen, basierend auf der Gate-Metallschicht GAT, die unter der zweiten Isolierschicht ILD angeordnet ist, ausgebildet werden. Außerdem werden eine erste Stromleitung, eine Erkennungsleitung und erste bis vierte Datenleitungen, welche entsprechend vertikalen Leitungen entsprechen, basierend auf der Lichtschutzschicht LS, die unter der Pufferschicht BUF angeordnet ist, ausgebildet.
Wie im Vergleich zwischen (a) und (b) in 13 zu sehen ist, befinden sich die Pufferschicht BUF und zwei oder mehr Isolierschichten, einschließlich der ersten Isolierschicht GI, zwischen der Lichtschutzschicht LS und der Gate-Metallschicht GAT. Aufgrund dieser Eigenschaft erhöht sich, wenn eine horizontale Leitung und eine vertikale Leitung gemäß der ersten Ausführungsform ausgebildet werden, eine vertikale Distanz zwischen heterogenen Leitungen, wodurch eine Wahrscheinlichkeit des Auftretens eines Kurzschlusses, im Vergleich zum experimentellen Beispiel, weiter verringert wird. Außerdem kann, wenn sich die vertikale Distanz zwischen den heterogenen Leitungen in der ersten Ausführungsform erhöht, auch die Wahrscheinlichkeit des Auftretens eines Defekts (ein Kurzschluss, der aufgrund unterschiedlicher physikalischer Eigenschaften auftritt), verursacht durch eine fremde Substanz (ein Ätz-Nebenprodukt und dergleichen) in einem Prozess, verringert werden.
Inzwischen wurde die erste Ausführungsform beschrieben, indem ein Beispiel hergenommen wurde, bei welchem die erste Scanleitung GL1 derart verändert wird, dass sie eine Struktur aufweist, welche die erste obere Scanleitung GLT, die erste untere Scanleitung GLB und die Scan-Verbindungsleitung GLI aufweist, und eine vertikale Leitung zu einer Lichtschutzschicht geändert wird, die in der untersten Schicht angeordnet ist. Jedoch kann die vorliegende Offenbarung auch durch Verwendung der Strukturen der folgenden Ausführungsformen erreicht werden. Die vorliegende Offenbarung kann auch durch das Kombinieren der ersten Ausführungsform mit der folgenden zweiten und dritten Ausführungsform erreicht werden.
Zweite Ausführungsform
14 ist ein detailliertes Diagramm, das ein Ebenen-Layout eines Subpixels gemäß einer zweiten Ausführungsform veranschaulicht, und 15 ist ein Diagramm zur Erläuterung einer Verbesserung der zweiten Ausführungsform.
Wie in 14 veranschaulicht, sind ein Antriebstransistor DR und ein Kondensator Cst in einer oberen Region des Schaltungsbereiches DRA angeordnet. Ein Abschnitt, welcher mit einer ersten Stromleitung EVDD in einer ersten Richtung (eine vertikale Richtung) verbunden ist und neben einer ersten Stromanschlussleitung EVDDC, die in einer zweiten Richtung (eine horizontale Richtung) positioniert ist, liegt, ist als die obere Region des Schaltungsbereiches DRA definiert.
Ein Schalttransistor SW, ein Erkennungstransistor ST und eine Scanleitung GL1 sind in einer unteren Region des Schaltungsbereiches DRA angeordnet. Der Schalttransistor SW und der Erkennungstransistor ST sind mit Bezug auf eine erste Scanleitung GL1, die in der zweiten Richtung positioniert ist, in der gleichen Reihe angeordnet. Ein Abschnitt, welcher mit der Erkennungsleitung VREF in der ersten Richtung verbunden ist und neben einer Erkennungsanschlussleitung VREFC, die in der zweiten Richtung positioniert ist, liegt, ist als die untere Region des Schaltungsbereiches DRA definiert.
Wie in 14 und 15 veranschaulicht, sind die erste Scanleitung GL1, die erste Stromleitung EVDD, die Erkennungsleitung VREF, die erste bis vierte Datenleitung DL1 bis DL4, die erste Stromanschlussleitung EVDDC und die Erkennungsanschlussleitung VREFC der ersten Ausführungsform wie unten dargestellt als Metallschichten ausgebildet.
Die erste Scanleitung GL1 ist als eine Gate-Metallschicht ausgebildet. Über die gesamte Region des Anzeigebereichs beinhaltet die erste Scanleitung GL1 die beiden Leitungen GLT und GLB und mehrere Scan-Verbindungsleitungen GLI. Die erste Scanleitung GL1 beinhaltet eine erste obere Scanleitung GLT, eine erste untere Scanleitung GLB und eine Scan-Verbindungsleitung GLI. Die erste obere Scanleitung GLT ist nahe einer zentralen Region des Schaltungsbereichs DRA angeordnet und die erste untere Scanleitung GLB ist nahe einer unteren Region des Schaltungsbereichs DRA angeordnet. Die erste obere Scanleitung GLT ist von der ersten unteren Scanleitung GLB beabstandet. Die Scan-Verbindungsleitung GLI verbindet die beiden getrennten Leitungen elektrisch.
Die erste Stromleitung EVDD, die Erkennungsleitung VREF und die erste bis vierte Datenleitung DL1 bis DL4 sind als eine Source-Drain-Metallschicht SD, die über der Gate-Metallschicht GAT angeordnet ist, ausgebildet. Die erste Stromanschlussleitung EVDDC und die Erkennungsanschlussleitung VREFC sind als eine Lichtschutzschicht ausgebildet, die unter der Gate-Metallschicht GAT angeordnet ist. Die Erkennungsanschlussleitung VREFC ist mit der Erkennungsleitung VREF verbunden und von der ersten Stromanschlussleitung EVDDC beabstandet, wodurch diese einen in einer horizontalen Richtung angeordneten Abschnitt und einen in einer vertikalen Richtung angeordneten Abschnitt aufweist.
Wie in den Zeichnungen gezeigt, weist die erste Scanleitung GL1, die einer horizontalen Leitung entspricht, eine Region auf, die sich mit einer vertikalen Leitung schneidet, welche die erste Stromleitung EVDD, die Erkennungsleitung VREF und die erste bis vierte Datenleitung DL1 bis DL4 beinhaltet. Diese sind entsprechend basierend auf der Gate-Metallschicht und der Source-Drain-Metallschicht ausgebildet, und somit tritt sehr wahrscheinlich ein Problem, wie z.B. ein Kurzschluss zwischen heterogenen Metallschichten (welcher durch eine Ätzabweichung bei einem Ätzprozess verursacht wird), in der Schnittregion auf, trotz eines Höhenunterschiedes der Schichten.
Um dieses Problem zu beheben, verwendet die zweite Ausführungsform eine Gate-Redundanz-Struktur, nicht nur um vor einer Beschädigung eines Drahtes, wie z.B. einer Signalleitung und einer Stromleitung, oder einer Elektrode, verursacht durch einen Laserstrahl bei einem Reparaturprozess, zu schützen, sondern auch um die Zweckmäßigkeit des Reparaturprozesses zu erhöhen.
Bei der Redundanz-Struktur der zweiten Ausführungsform beinhaltet jede erste Scanleitung GL1 über dem Anzeigebereich zwei Leitungen GLT und GLB, und eine Scan-Verbindungsleitung ist dazwischen ausgebildet, um die beiden Leitungen GLT und GLB zu verbinden. Dementsprechend ist, wenn es zu einem Kurzschluss zwischen heterogenen Metallschichten in einer Schnittregion der heterogenen Leitungen kommt, die zweite Ausführungsform in der Lage, das Auftreten des Kurzschlusses zu beheben, indem eine von zwei Zweigleitungen der ersten Scanleitung GL1 entfernt wird. Ein Beispiel davon ist identisch mit der ersten Ausführungsform und wird somit hierin nicht beschrieben.
Außerdem ist das Gate-Redundanz-Verfahren wie in der zweiten Ausführungsform in der Lage, einen Defekt (GDS-Defekt) zwischen einer Gate-Elektrode und einer Source/Drain-Elektrode von Transistoren SW, die mit der ersten Scanleitung GL1 verbunden sind, zu beheben. Ein Beispiel davon ist identisch mit der ersten Ausführungsform und wird somit hierin nicht beschrieben.
Außerdem weist das Redundanz-Verfahren wie in der zweiten Ausführungsform so viele Reparaturabschnitte auf, dass es nicht notwendig ist, eine Reparaturgrenze zum Durchführen eines Reparaturprozesses zu berücksichtigen, und es weist somit keine räumliche Einschränkung auf (welche es unmöglich macht, verschiedene Defekte zu beheben, und welche einen Reparaturdefekt verursacht). Dies kann unter Bezugnahme auf die beiden in der ersten Ausführungsform beschriebenen Beispiele eindeutig verstanden werden.
Wie in der zweiten Ausführungsform dargestellt, ist es, selbst wenn die Gate-Redundanz-Struktur gemäß der vorliegenden Offenbarung angepasst wird, selbst in dem Fall, in welchem horizontale Leitungen gemäß eines bestehenden Verfahrens ausgebildet werden, möglich, Effekte zu erzielen, die ähnlich/identisch zu den Effekten der ersten Ausführungsform sind.
Dritte Ausführungsform
16 ist ein detailliertes Diagramm, das ein Ebenen-Layout eines Subpixels gemäß einer dritten Ausführungsform veranschaulicht, und 17 ist ein Diagramm zur Erläuterung einer Verbesserung der dritten Ausführungsform.
Wie in 16 veranschaulicht, sind ein Antriebstransistor DR und ein Kondensator Cst in einer oberen Region des Schaltungsbereiches DRA angeordnet. Ein Abschnitt, welcher mit einer ersten Stromleitung EVDD in einer ersten Richtung (eine vertikale Richtung) verbunden ist und neben einer ersten Stromanschlussleitung EVDDC, die in einer zweiten Richtung (eine horizontale Richtung) positioniert ist, liegt, ist als die obere Region des Schaltungsbereiches DRA definiert.
Ein Schalttransistor SW, ein Erkennungstransistor ST und eine Scanleitung GL1 sind in einer unteren Region des Schaltungsbereiches DRA angeordnet. Der Schalttransistor SW und der Erkennungstransistor ST sind mit Bezug auf eine erste Scanleitung GL1, die in der zweiten Richtung positioniert ist, in der gleichen Reihe angeordnet. Ein Abschnitt, welcher mit der Erkennungsleitung VREF in der ersten Richtung verbunden ist und neben einer Erkennungsanschlussleitung VREFC, die in der zweiten Richtung positioniert ist, liegt, ist als die untere Region des Schaltungsbereiches DRA definiert.
Wie in 16 und 17 veranschaulicht, sind die erste Scanleitung GL1, die erste Stromleitung EVDD, die Erkennungsleitung VREF, die erste bis vierte Datenleitung DL1 bis DL4, die erste Stromanschlussleitung EVDDC und die Erkennungsanschlussleitung VREFC der ersten Ausführungsform wie unten dargestellt als Metallschichten ausgebildet.
Die erste Scanleitung GL1 ist als eine Kombination aus einer Gate-Metallschicht GAT und einer Lichtschutzschicht LS ausgebildet. Über die gesamte Region des Anzeigebereichs beinhaltet die erste Scanleitung GL1 die beiden Leitungen GLT und GLB und mehrere Scan-Verbindungsleitungen GLI. Die erste Scanleitung GL1 beinhaltet eine erste obere Scanleitung GLT, eine erste untere Scanleitung GLB und eine Scan-Verbindungsleitung GLI. Die erste obere Scanleitung GLT ist nahe einer zentralen Region des Schaltungsbereichs DRA angeordnet und die erste untere Scanleitung GLB ist nahe einer unteren Region des Schaltungsbereichs DRA angeordnet.
Die erste obere Scanleitung GLT und die erste untere Scanleitung GLB sind als die Gate-Metallschicht GAT ausgebildet. Andererseits ist die Scan-Verbindungsleitung GLI als die Lichtschutzschicht LS ausgebildet. Die Scan-Verbindungsleitung GLI beinhaltet Folgendes: ein erstes Kontaktloch CH1 (eine erste Kontaktregion), das in einer Region ausgebildet ist, die der ersten oberen Scanleitung GLT entspricht; und ein zweites Kontaktloch CH2 (eine zweite Kontaktregion), das in einer Region ausgebildet ist, die der ersten unteren Scanleitung GLB entspricht. Die erste obere Scanleitung GLT und die erste untere Scanleitung GLB sind durch das erste Kontaktloch CH1 und das zweite Kontaktloch CH2 der Scan-Verbindungsleitung GLI elektrisch verbunden. D.h., die erste obere Scanleitung GLT und die erste untere Scanleitung GLB sind voneinander beabstandet und durch heterogene Metallschichten elektrisch miteinander verbunden.
Die erste Stromleitung EVDD, die Erkennungsleitung VREF und die erste bis vierte Datenleitung DL1 bis DL4 sind als eine Lichtschutzschicht ausgebildet (siehe DL4_LS in 12), die unter der Gate-Metallschicht GL1_GAT angeordnet ist. Die erste Stromanschlussleitung EVDDC und die Erkennungsanschlussleitung VREFC sind als eine Source-Drain-Metallschicht ausgebildet (siehe VREFC in 12), die über der Gate-Metallschicht angeordnet ist. Die Erkennungsanschlussleitung VREFC ist mit der Erkennungsleitung VREF verbunden und von der ersten Stromanschlussleitung EVDDC beabstandet, wodurch diese einen in einer horizontalen Richtung angeordneten Abschnitt und einen in einer vertikalen Richtung angeordneten Abschnitt aufweist. Wie in den Zeichnungen gezeigt, weist die erste Scanleitung GL1, die einer horizontalen Leitung entspricht, eine Region auf, die sich mit einer vertikalen Leitung schneidet, welche die erste Stromleitung EVDD, die Erkennungsleitung VREF und die erste bis vierte Datenleitung DL1 bis DL4 beinhaltet. Diese sind entsprechend basierend auf der Gate-Metallschicht und der Source-Drain-Metallschicht ausgebildet, und somit tritt sehr wahrscheinlich ein Problem, wie z.B. ein Kurzschluss zwischen heterogenen Metallschichten (welcher durch eine Ätzabweichung bei einem Ätzprozess verursacht wird), in der Schnittregion auf, trotz eines Höhenunterschiedes der Schichten.
Um dieses Problem zu beheben, verwendet die dritte Ausführungsform eine Gate-Redundanz-Struktur, nicht nur um vor einer Beschädigung eines Drahtes, wie z.B. einer Signalleitung und einer Stromleitung, oder einer Elektrode, verursacht durch einen Laserstrahl bei einem Reparaturprozess, zu schützen, sondern auch um die Zweckmäßigkeit des Reparaturprozesses zu erhöhen.
Bei der Redundanz-Struktur der dritten Ausführungsform beinhaltet jede erste Scanleitung GL1 über dem Anzeigebereich zwei Leitungen GLT und GLB, und eine Scan-Verbindungsleitung GLI ist dazwischen ausgebildet, um die beiden Leitungen GLT und GLB zu verbinden. Dementsprechend ist, wenn es zu einem Kurzschluss zwischen heterogenen Metallschichten in einer Schnittregion der heterogenen Leitungen kommt, die dritte Ausführungsform in der Lage, das Auftreten des Kurzschlusses zu beheben, indem eine von zwei Zweigleitungen der ersten Scanleitung GL1 entfernt wird. Ein Beispiel davon ist identisch mit der ersten Ausführungsform und wird somit hierin nicht beschrieben.
Außerdem ist das Gate-Redundanz-Verfahren wie in der dritten Ausführungsform in der Lage, einen Defekt (GDS-Defekt) zwischen einer Gate-Elektrode und einer Source/Drain-Elektrode von Transistoren SW, die mit der ersten Scanleitung GL1 verbunden sind, zu beheben. Ein Beispiel davon ist identisch mit der ersten Ausführungsform und wird somit hierin nicht beschrieben.
Außerdem weist das Redundanz-Verfahren wie in der dritten Ausführungsform so viele Reparaturabschnitte auf, dass es nicht notwendig ist, eine Reparaturgrenze zum Durchführen eines Reparaturprozesses zu berücksichtigen, und es weist somit keine räumliche Einschränkung auf (welche es unmöglich macht, verschiedene Defekte zu beheben, und welche einen Reparaturdefekt verursacht). Dies kann unter Bezugnahme auf die beiden in der ersten Ausführungsform beschriebenen Beispiele eindeutig verstanden werden.
Wie in der dritten Ausführungsform dargestellt, ist es, selbst wenn horizontale Leitungen gemäß der ersten Ausführungsform ausgebildet werden und eine Gate-Redundanz-Struktur durch das Kombinieren einer Gate-Metallschicht und einer Lichtschutzschicht ausgebildet wird, möglich, die ähnlichen/identischen Effekte der ersten Ausführungsform zu erzielen. Währenddessen wird die dritte Ausführungsform beschrieben, indem ein Beispiel hergenommen wird, bei welchem die Scan-Verbindungsleitung GLI als die Lichtschutzschicht LS ausgewählt ist, jedoch kann die Scan-Verbindungsleitung GLI auch als eine Gate-Metallschicht ausgewählt werden.
Als solche ist die vorliegende Offenbarung durch das Unterscheiden der ersten bis dritten Ausführungsformen beschrieben, jedoch können jede der ersten bis dritten Ausführungsform mit einer oder zwei anderen Ausführungsformen kombiniert werden, um vertikale und horizontale Leitungen zu optimieren.
Bei der Herstellung eines Anzeigefeldes mit einer Erkennungsschaltung zum Erkennen von Eigenschaften eines Elementes weist die vorliegende Offenbarung Effekte zur Sicherstellung eines Öffnungsverhältnisses eines Subpixels auf, während eine Beschädigung eines Drahtes oder einer Elektrode, verursacht durch einen Reparaturprozess, verhindert wird. Außerdem kann die vorliegende Offenbarung eine Verdrahtungsstruktur vorsehen, bei welcher der Reparaturprozess als Reaktion auf verschiedene Defekte durchgeführt werden kann. Außerdem kann die vorliegende Offenbarung eine Struktur eines Anzeigefeldes vorsehen, welche zur Herstellung einer Anzeigevorrichtung mit hoher Auflösung und einem großen Bildschirm geeignet ist.

Claims

Anzeigevorrichtung, die Folgendes umfasst: Subpixel (SPnl bis SPn4), die jeweils einen Emissionsbereich (EMA) und einen Schaltungsbereich (DRA) aufweisen, wobei der Emissionsbereich (EMA) auf einem ersten Substrat (150a) ausgebildet ist und ein darin angeordnetes lichtemittierendes Element beinhaltet, und der Schaltungsbereich (DRA) eine Schaltung zum Antreiben des lichtemittierenden Elementes beinhaltet; und mindestens eine Scanleitung (GL), die in einer horizontalen Richtung auf dem Schaltungsbereich angeordnet ist, wobei die mindestens eine Scanleitung (GL) Folgendes umfasst: eine obere Scanleitung (GLT) und eine untere Scanleitung (GLB), die voneinander beabstandet sind; und eine Scan-Verbindungsleitung (GLI), die zwischen der oberen Scanleitung (GLT) und der unteren Scanleitung (GLB) positioniert ist und die obere Scanleitung (GLT) und die untere Scanleitung (GLB) elektrisch verbindet.
Anzeigevorrichtung nach Anspruch 1, wobei die mindestens eine Scanleitung (GL) mit einer Gate-Elektrode eines Schalttransistors (SW), der in dem Schaltungsbereich (DRA) angeordnet ist, und einer Gate-Elektrode eines Erkennungstransistors (ST), der in dem Schaltungsbereich (DRA) angeordnet ist, verbunden ist.
Anzeigevorrichtung nach Anspruch 1 oder 2, wobei die obere Scanleitung (GLT), die untere Scanleitung (TLB) und die Scan-Verbindungsleitung (GLI) alle als eine gleiche Metallschicht ausgebildet sind oder mindestens eine davon als eine unterschiedliche Metallschicht ausgebildet ist.
Anzeigevorrichtung nach einem der Ansprüche 1 bis 3, wobei die obere Scanleitung (GLT) und die untere Scanleitung (GLB) als eine Gate-Metallschicht (GAT) ausgebildet sind, die eine Gate-Elektrode eines Transistors, der in dem Schaltungsbereich (DRA) angeordnet ist, konfiguriert, und wobei die Scan-Verbindungsleitung (GLI) als eine Lichtschutzschicht (LS), die unter der Gate-Metallschicht (GAT) angeordnet ist, ausgebildet ist.
Anzeigevorrichtung nach Anspruch 4, wobei die Scan-Verbindungsleitung (GLI) Folgendes umfasst: eine erste Kontaktregion (CH1), die an einer Stelle ausgebildet ist, die der oberen Scanleitung (GLT) entspricht; und eine zweite Kontaktregion (CH2), die an einer Stelle ausgebildet ist, die der unteren Scanleitung (GLB) entspricht.
Anzeigevorrichtung nach einem der Ansprüche 1 bis 5, welche ferner Folgendes umfasst: eine vertikale Leitung, welche eine Datenleitung, eine Erkennungsleitung und eine Stromleitung (EVDD), angeordnet in einer vertikalen Richtung auf dem ersten Substrat (150a), umfasst, wobei die vertikale Leitung als eine Lichtschutzschicht (LS) ausgebildet ist, die sich in einer untersten Schicht des ersten Substrats (150a) befindet.
Anzeigevorrichtung nach Anspruch 6, welche ferner Folgendes umfasst: eine erste Stromanschlussleitung (EVDDC), die in einer horizontalen Richtung auf dem ersten Substrat (150a) angeordnet und mit der ersten Stromleitung (EVDD) verbunden ist; und eine Erkennungsanschlussleitung (VREFC), die mit der Erkennungsleitung (VREF) verbunden und von der ersten Stromanschlussleitung (EVDDC) beabstandet ist, wodurch diese einen in der horizontalen Richtung angeordneten Abschnitt und einen in der vertikalen Richtung angeordneten Abschnitt aufweist, wobei die Erkennungsanschlussleitung (VREFC) und die erste Stromanschlussleitung eine Source-Drain-Elektrode eines Transistors, der in dem Schaltungsbereich (DRA) angeordnet ist, konfigurieren.
Anzeigevorrichtung nach Anspruch 7, wobei die mindestens eine Scanleitung (GL) eine Form einer in einer horizontalen Richtung positionierten Leiter zwischen der ersten Erkennungsanschlussleitung (VREFC) und der ersten Stromanschlussleitung (VREFC) aufweist.
Anzeigevorrichtung, welche Folgendes umfasst: Subpixel (SPnl bis SPn4); und eine Scanleitung (GL), die mit den Subpixeln (SPnl bis SPn4) verbunden ist, wobei die Scanleitung (GL) eine Form einer in einer horizontalen Richtung positionierten Leiter aufweist.
Anzeigevorrichtung nach Anspruch 9, wobei die Scanleitung (GL) Folgendes umfasst: eine obere Scanleitung (GLT) und eine untere Scanleitung (GLB), die voneinander beabstandet sind; und eine Scan-Verbindungsleitung (GLI), die zwischen der oberen Scanleitung (GLT) und der unteren Scanleitung (GLB) positioniert ist und die obere Scanleitung (GLT) und die untere Scanleitung (GLB) elektrisch verbindet, und wobei die obere Scanleitung (GLT), die untere Scanleitung (GLB) und die Scan-Verbindungsleitung (GLI) alle als eine gleiche Metallschicht ausgebildet sind, oder wobei mindestens entweder die obere Scanleitung (GLT), die untere Scanleitung (GLB) oder die Scan-Verbindungsleitung (GLI) als eine unterschiedliche Metallschicht ausgebildet ist, oder wobei die obere Scanleitung (GLT) und die untere Scanleitung (GLB) als eine Gate-Metallschicht ausgebildet sind, die eine Gate-Elektrode eines Transistors, der in einem Schaltungsbereich (DRA) angeordnet ist, konfiguriert, und die Scan-Verbindungsleitung (GLI) als eine Lichtschutzschicht (LS), die unter der Gate-Metallschicht angeordnet ist, ausgebildet ist.