KR20180062516A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20180062516A
KR20180062516A KR1020160161517A KR20160161517A KR20180062516A KR 20180062516 A KR20180062516 A KR 20180062516A KR 1020160161517 A KR1020160161517 A KR 1020160161517A KR 20160161517 A KR20160161517 A KR 20160161517A KR 20180062516 A KR20180062516 A KR 20180062516A
Authority
KR
South Korea
Prior art keywords
line
scan line
scan
sensing
connection line
Prior art date
Application number
KR1020160161517A
Other languages
English (en)
Other versions
KR102627343B1 (ko
Inventor
오혜미
김범식
김연섭
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160161517A priority Critical patent/KR102627343B1/ko
Priority to US15/806,049 priority patent/US10236335B2/en
Priority to GB1719365.7A priority patent/GB2558766B/en
Priority to DE102017127797.8A priority patent/DE102017127797B4/de
Priority to CN201711207930.4A priority patent/CN108122952B/zh
Priority to JP2017229194A priority patent/JP6533822B2/ja
Publication of KR20180062516A publication Critical patent/KR20180062516A/ko
Application granted granted Critical
Publication of KR102627343B1 publication Critical patent/KR102627343B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H01L27/3274—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Abstract

본 발명은 서브 픽셀들 및 적어도 하나의 스캔라인을 포함하는 표시장치를 제공한다. 서브 픽셀들은 제1기판 상에 형성되고 빛을 발광하는 발광소자가 배치된 발광영역과 발광소자를 구동하는 회로가 배치된 회로영역을 갖는다. 적어도 하나의 스캔라인은 회로영역에서 수평방향으로 배치된다. 적어도 하나의 스캔라인은 상호 이격 배치된 상측스캔라인과 하측스캔라인 그리고 상측스캔라인과 하측스캔라인 사이에 배치되고 상측스캔라인과 하측스캔라인을 전기적으로 연결하는 스캔연결라인을 포함한다.

Description

표시장치{Display Device}
본 발명은 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.
앞서 설명한 표시장치 중 유기전계발광표시장치에는 복수의 서브 픽셀을 포함하는 표시 패널과 표시 패널을 구동하는 구동부가 포함된다. 구동부에는 표시 패널에 스캔신호(또는 게이트신호)를 공급하는 스캔구동부 및 표시 패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.
유기전계발광표시장치는 매트릭스 형태로 배치된 서브 픽셀들에 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있게 된다.
유기전계발광표시장치는 장시간 사용시 서브 픽셀 내에 포함된 소자의 특성(문턱전압, 전류 이동도 등)이 변하는 문제가 있다. 이를 보상하고자 종래에는 서브 픽셀 내에 포함된 소자의 특성을 센싱 하기 위한 센싱회로를 추가하는 방식이 제안된바 있다.
이와 같이 서브 픽셀 내에 센싱회로를 추가할 경우, 서브 픽셀의 개구율은 물론 리페어 공정을 수행하기 위한 마진 등 다양한 과제를 고려해야 한다. 그리고 이러한 과제는 표시장치를 고해상도 및 대형화할 경우 더욱 고려되어야 한다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은 소자의 특성을 센싱 하기 위한 센싱회로를 갖는 표시 패널 제작 시 리페어 공정에 따른 배선이나 전극의 손상을 방지하면서 서브 픽셀의 개구율을 확보하는 것이다. 또한, 본 발명은 다양한 형태의 불량에 대응하여 리페어 공정을 수행할 수 있는 배선 구조를 제공하는 것이다. 또한, 본 발명은 고해상도 및 대형 표시장치 제작에 적합한 표시 패널의 구조를 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명은 서브 픽셀들 및 적어도 하나의 스캔라인을 포함하는 표시장치를 제공한다. 서브 픽셀들은 제1기판 상에 형성되고 빛을 발광하는 발광소자가 배치된 발광영역과 발광소자를 구동하는 회로가 배치된 회로영역을 갖는다. 적어도 하나의 스캔라인은 회로영역에서 수평방향으로 배치된다. 적어도 하나의 스캔라인은 상호 이격 배치된 상측스캔라인과 하측스캔라인 그리고 상측스캔라인과 하측스캔라인 사이에 배치되고 상측스캔라인과 하측스캔라인을 전기적으로 연결하는 스캔연결라인을 포함한다.
적어도 하나의 스캔라인은 회로영역에 위치하는 스위칭 트랜지스터의 게이트전극 및 센싱 트랜지스터의 게이트전극에 공통으로 연결될 수 있다.
상측스캔라인, 하측스캔라인 및 스캔연결라인은 모두 동일한 금속층으로 이루어지거나 적어도 하나가 다른 층의 금속층으로 이루어질 수 있다.
상측스캔라인과 하측스캔라인은 회로영역에 위치하는 트랜지스터의 게이트전극을 구성하는 게이트금속층으로 이루어지고, 스캔연결라인은 게이트금속층보다 하층에 위치하는 광차단층으로 이루어질 수 있다.
스캔연결라인은 상측스캔라인과 대응되는 위치에 형성된 제1콘택영역과, 하측스캔라인과 대응되는 위치에 형성된 제2콘택영역을 가질 수 있다.
제1기판 상에서 수직방향으로 배치된 데이터라인, 센싱라인 및 제1전원라인을 갖는 수직라인을 포함고, 수직라인은 제1기판의 최하위층에 존재하는 광차단층으로 이루어질 수 있다.
제1기판 상에서 수평방향으로 배치되고 상기 제1전원라인에 연결된 제1전원연결라인과, 제1전원연결라인과 이격하여 수평방향으로 배치된 부분과 수직방향으로 배치된 부분을 갖고 센싱라인에 연결된 센싱연결라인을 포함하고, 센싱연결라인과 제1전원연결라인은 회로영역에 위치하는 트랜지스터의 소오스 드레인전극을 구성하는 소오스 드레인금속층으로 이루어질 수 있다.
적어도 하나의 스캔라인은 제1센싱연결라인과 제1전원연결라인 사이에 수평 방향으로 놓인 사다리 형상을 가질 수 있다.
다른 측면에서 본 발명은 서브 픽셀들; 및 서브 픽셀들에 연결된 스캔라인을 포함하고, 스캔라인은 수평 방향으로 놓인 사다리 형상을 갖는 표시장치를 제공한다.
스캔라인은 상호 이격 배치된 상측스캔라인과 하측스캔라인 그리고 상측스캔라인과 하측스캔라인 사이에 배치되고 상측스캔라인과 하측스캔라인을 전기적으로 연결하는 스캔연결라인을 포함하고, 상측스캔라인, 하측스캔라인 및 스캔연결라인은 모두 동일한 금속층으로 이루어지거나 적어도 하나가 다른 층의 금속층으로 이루어질 수 있다.
본 발명은 소자의 특성을 센싱 하기 위한 센싱회로를 갖는 표시 패널 제작 시 리페어 공정에 따른 배선이나 전극의 손상을 방지하면서 서브 픽셀의 개구율을 확보할 수 있는 효과가 있다. 또한, 본 발명은 다양한 형태의 불량에 대응하여 리페어 공정을 수행할 수 있는 배선 구조를 제공하는 효과가 있다. 또한, 본 발명은 고해상도 및 대형 표시장치 제작에 적합한 표시 패널의 구조를 제공하는 효과가 있다.
도 1은 유기전계발광표시장치의 개략적인 블록도.
도 2는 서브 픽셀의 개략적인 회로 구성도.
도 3은 서브 픽셀의 상세 회로 구성 예시도.
도 4는 표시 패널의 단면 예시도.
도 5는 실험예에 따른 서브 픽셀의 평면 레이아웃을 개략적으로 나타낸 도면.
도 6은 실험예에 따른 서브 픽셀의 평면 레이아웃을 더욱 상세히 나타낸 도면.
도 7 및 도 8은 실험예의 문제점을 설명하기 위한 도면들.
도 9는 제1실시예에 따른 서브 픽셀의 평면 레이아웃을 개략적으로 나타낸 도면.
도 10은 제1실시예에 따른 서브 픽셀의 평면 레이아웃을 더욱 상세히 나타낸 도면.
도 11 및 도 12는 제1실시예의 개선점을 설명하기 위한 도면들.
도 13은 실험예와 제1실시예의 차이점을 설명하기 위한 도면.
도 14는 제2실시예에 따른 서브 픽셀의 평면 레이아웃을 더욱 상세히 나타낸 도면.
도 15는 제2실시예의 개선점을 설명하기 위한 도면.
도 16은 제3실시예에 따른 서브 픽셀의 평면 레이아웃을 더욱 상세히 나타낸 도면.
도 17은 제3실시예의 개선점을 설명하기 위한 도면.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
본 발명에 따른 표시장치는 텔레비젼, 영상 플레이어, 개인용 컴퓨터(PC), 홈시어터, 스마트폰 등으로 구현된다. 이하에서 설명되는 표시장치는 유기발광다이오드(발광소자)를 기반으로 구현된 유기전계발광표시장치를 일례로 한다. 유기전계발광표시장치는 영상을 표시하기 위한 영상 표시 동작과 경시변화(시변특성)에 따른 소자의 보상을 위한 외부 보상 동작을 수행한다.
외부 보상 동작은 영상 표시 동작 중의 수직 블랭크 구간에서 수행되거나, 영상 표시가 시작되기 전의 파워 온 시퀀스 구간에서 수행되거나, 영상 표시가 끝난 후의 파워 오프 시퀀스 구간 등에서 수행될 수 있다. 수직 블랭크 구간은 영상 표시를 위한 데이터신호가 기입되지 않는 구간으로서, 1 프레임분의 데이터신호가 기입되는 수직 액티브 구간들 사이마다 배치된다.
파워 온 시퀀스 기간은 장치를 구동하기 위한 전원이 턴온 된 후부터 영상이 표시될 때까지의 구간을 의미한다. 파워 오프 시퀀스 구간은 영상 표시가 끝난 후부터 장치를 구동하기 위한 전원이 턴오프 될 때까지의 구간을 의미한다.
이러한 외부 보상 동작을 수행하는 외부 보상 방식은 구동 트랜지스터를 소스 팔로워(Source Follower) 방식으로 동작시킨 후 센싱라인의 라인 커패시터에 저장되는 전압(구동 TFT의 소오스 전압) 등을 센싱할 수 있으나 이에 한정되지 않는다. 라인 커패시터는 센싱라인에 존재하는 고유 용량을 의미한다.
외부 보상 방식은 구동 트랜지스터의 문턱전압 편차를 보상하기 위해, 구동 트랜지스터의 소오스노드 전위가 세츄레이션(saturation state)될 때(즉, 구동 TFT의 전류(Ids)가 제로가 될 때)의 소오스 전압을 센싱한다. 그리고 외부 보상 방식은 구동 트랜지스터의 이동도 편차를 보상하기 위해, 구동 트랜지스터의 소오스노드가 세츄레이션 상태에 도달되기 전의 선형 상태의 값을 센싱한다.
이하에서 설명되는 박막 트랜지스터는 게이트전극을 제외하고 타입에 따라 소오스전극과 드레인전극 또는 드레인전극과 소오스전극으로 명명될 수 있는바, 이를 한정하지 않기 위해 제1전극과 제2전극으로 설명한다.
도 1은 유기전계발광표시장치의 개략적인 블록도이고, 도 2는 서브 픽셀의 개략적인 회로 구성도이며, 도 3은 서브 픽셀의 상세 회로 구성 예시도이고, 도 4는 표시 패널의 단면 예시도이다.
도 1에 도시된 바와 같이, 유기전계발광표시장치에는 영상 처리부(110), 타이밍 제어부(120), 데이터 구동부(130), 스캔 구동부(140) 및 표시 패널(150)이 포함된다.
영상 처리부(110)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(110)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.
타이밍 제어부(120)는 영상 처리부(110)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터신호(DATA)를 공급받는다. 타이밍 제어부(120)는 구동신호에 기초하여 스캔 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다.
데이터 구동부(130)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(120)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(130)는 데이터라인들(DL1 ~ DLn)을 통해 데이터신호(DATA)를 출력한다. 데이터 구동부(130)는 IC(Integrated Circuit) 형태로 형성될 수 있다.
스캔 구동부(140)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔신호를 출력한다. 스캔 구동부(140)는 스캔라인들(GL1 ~ GLm)을 통해 스캔신호를 출력한다. 스캔 구동부(140)는 IC(Integrated Circuit) 형태로 형성되거나 표시 패널(150)에 게이트인패널(Gate In Panel) 방식으로 형성된다.
표시 패널(150)은 데이터 구동부(130) 및 스캔 구동부(140)로부터 공급된 데이터신호(DATA) 및 스캔신호에 대응하여 영상을 표시한다. 표시 패널(150)은 영상을 표시할 수 있도록 동작하는 서브 픽셀들(SP)을 포함한다.
서브 픽셀들(SP)은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함하거나 백색 서브 픽셀, 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함한다. 서브 픽셀들(SP)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.
도 2에 도시된 바와 같이, 하나의 서브 픽셀에는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 보상회로(CC) 및 유기 발광다이오드(OLED)가 포함된다.
스위칭 트랜지스터(SW)는 제1스캔라인(GL1)을 통해 공급된 스캔신호에 응답하여 제1데이터라인(DL1)을 통해 공급되는 데이터신호가 커패시터(Cst)에 데이터전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터전압에 따라 제1전원라인(EVDD)(고전위전압)과 제2전원라인(EVSS)(저전위전압) 사이로 구동 전류가 흐르도록 동작한다. 유기 발광다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.
보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위해 서브 픽셀 내에 추가된 회로이다. 보상회로(CC)는 하나 이상의 트랜지스터로 구성된다. 보상회로(CC)의 구성은 외부 보상 방법에 따라 매우 다양한바 이에 대한 예시를 설명하면 다음과 같다.
도 3에 도시된 바와 같이, 보상회로(CC)에는 센싱 트랜지스터(ST)와 센싱라인(VREF)(또는 레퍼런스라인)이 포함된다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DR)의 소오스전극과 유기 발광다이오드(OLED)의 애노드전극 사이(이하 센싱노드)에 접속된다. 센싱 트랜지스터(ST)는 센싱라인(VREF)을 통해 전달되는 초기화전압(또는 센싱전압)을 구동 트랜지스터(DR)의 센싱노드에 공급하거나 구동 트랜지스터(DR)의 센싱노드 또는 센싱라인(VREF)의 전압 또는 전류를 센싱할 수 있도록 동작한다.
스위칭 트랜지스터(SW)는 제1데이터라인(DL1)에 제1전극이 연결되고, 구동 트랜지스터(DR)의 게이트전극에 제2전극이 연결된다. 구동 트랜지스터(DR)는 제1전원라인(EVDD)에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 커패시터(Cst)는 구동 트랜지스터(DR)의 게이트전극에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 유기 발광다이오드(OLED)는 구동 트랜지스터(DR)의 제2전극에 애노드전극이 연결되고 제2전원라인(EVSS)에 캐소드전극이 연결된다. 센싱 트랜지스터(ST)는 센싱라인(VREF)에 제1전극이 연결되고 센싱노드인 유기 발광다이오드(OLED)의 애노드전극 및 구동 트랜지스터(DR)의 제2전극에 제2전극이 연결된다.
센싱 트랜지스터(ST)의 동작 시간은 외부 보상 알고리즘(또는 보상 회로의 구성)에 따라 스위칭 트랜지스터(SW)와 유사/동일하거나 다를 수 있다. 일례로, 스위칭 트랜지스터(SW)의 게이트전극에 연결된 제1a스캔라인(GL1a)과 센싱 트랜지스터(ST)의 게이트전극에 연결된 제1b스캔라인(GL1b)은 공통으로 공유하도록 연결될 수 있다. 다른 예로, 스위칭 트랜지스터(SW)는 제1a스캔라인(GL1a)에 게이트전극이 연결되고, 센싱 트랜지스터(ST)는 제1b스캔라인(GL1b)에 게이트전극이 연결될 수 있다. 이 경우, 제1a스캔라인(GL1a)과 제1b스캔라인(GL1b)은 각기 다른 스캔신호를 전달하도록 분리된다.
센싱라인(VREF)은 데이터 구동부에 연결될 수 있다. 이 경우, 데이터 구동부는 실시간, 영상의 비표시기간 또는 N 프레임(N은 1 이상 정수) 기간 동안 서브 픽셀의 센싱노드를 센싱하고 센싱결과를 생성할 수 있게 된다. 한편, 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 동일한 시간에 턴온될 수 있다. 이 경우, 데이터 구동부의 시분할 방식에 의거 센싱라인(VREF)을 통한 센싱 동작과 데이터신호를 출력하는 데이터 출력 동작은 상호 분리(구분) 된다.
이 밖에, 센싱결과에 따른 보상 대상은 디지털 형태의 데이터신호, 아날로그 형태의 데이터신호 또는 감마 등이 될 수 있다. 그리고 센싱결과를 기반으로 보상신호(또는 보상전압) 등을 생성하는 보상 회로는 데이터 구동부의 내부, 타이밍 제어부의 내부 또는 별도의 회로로 구현될 수 있다.
광차단층(LS)은 구동 트랜지스터(DR)의 채널영역 하부에만 배치되거나 구동 트랜지스터(DR)의 채널영역 하층뿐만 아니라 스위칭 트랜지스터(SW) 및 센싱 트랜지스터(ST)의 채널영역 하층에도 배치될 수 있다. 광차단층(LS)은 단순히 외광을 차단할 목적으로 사용하거나, 광차단층(LS)을 다른 전극이나 라인과의 연결을 도모하고, 커패시터 등을 구성하는 전극으로 활용할 수 있다. 그러므로 광차단층(LS)은 차광 특성을 갖도록 복층(이종 금속의 복층)의 금속층으로 선택된다.
기타, 도 3에서는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 유기 발광다이오드(OLED), 센싱 트랜지스터(ST)를 포함하는 3T(Transistor)1C(Capacitor) 구조의 서브 픽셀을 일례로 설명하였지만, 보상회로(CC)가 추가된 경우 3T2C, 4T2C, 5T1C, 6T2C 등으로 구성될 수도 있다.
도 4에 도시된 바와 같이, 제1기판(또는 박막 트랜지스터 기판)(150a)의 표시영역(AA) 상에는 도 3에서 설명된 회로를 기반으로 서브 픽셀들이 형성된다. 표시영역(AA) 상에 형성된 서브 픽셀들은 보호필름(또는 보호기판)(150b)에 의해 밀봉된다. 기타 미설명된 NA는 비표시영역을 의미한다. 제1기판(150a)은 유리나 연성을 갖는 재료로 선택될 수 있다.
서브 픽셀들은 표시영역(AA) 상에서 적색(R), 백색(W), 청색(B) 및 녹색(G)의 순으로 수평 또는 수직하게 배치된다. 그리고 서브 픽셀들은 적색(R), 백색(W), 청색(B) 및 녹색(G)이 하나의 픽셀(P)이 된다. 그러나 서브 픽셀들의 배치 순서는 발광재료, 발광면적, 보상회로의 구성(또는 구조) 등에 따라 다양하게 변경될 수 있다. 또한, 서브 픽셀들은 적색(R), 청색(B) 및 녹색(G)이 하나의 픽셀(P)이 될 수 있다.
한편, 표시 패널(150)을 제작하는 공정은 기판 상에 도전층, 금속층, 및 절연층 등을 증착하여 소자(전극 포함), 전원라인 및 신호라인 등의 구조물을 형성하는 증착 공정과 기판 상에 형성된 구조물의 불량을 복구하거나 불량이 존재하는 서브 픽셀을 암점화하는 리페어 공정 등을 포함한다.
표시 패널을 제작하는 공정은 위와 같이 복잡한 공정을 거치기 때문에 서브 픽셀 내에 포함된 소자의 특성을 센싱 하기 위한 센싱회로 추가시, 서브 픽셀의 개구율은 물론 리페어 공정을 수행하기 위한 마진 등 다양한 과제를 고려해야 한다. 그리고 이러한 과제는 표시장치를 고해상도 및 대형화할 경우 더욱 고려되어야 한다.
이하, 실험예의 문제를 고찰하고 이를 해결하기 위한 본 발명의 실시예들에 대해 설명한다. 한편, 이하의 설명에서는 하나의 주사선에 하나의 스캔라인이 배치된 것을 일례로 한다. 하지만, 본 발명은 이에 한정되지 않는다.
<실험예>
도 5는 실험예에 따른 서브 픽셀의 평면 레이아웃을 개략적으로 나타낸 도면이고, 도 6은 실험예에 따른 서브 픽셀의 평면 레이아웃을 더욱 상세히 나타낸 도면이며, 도 7 및 도 8은 실험예의 문제점을 설명하기 위한 도면들이다.
도 4 및 도 5에 도시된 바와 같이, 제1기판(150a)의 표시영역(AA) 상에는 발광영역(EMA)과 회로영역(DRA)을 갖는 제1서브 픽셀(SPn1) 내지 제4서브 픽셀(SPn4)이 형성된다. 발광영역(EMA)에는 유기 발광다이오드(발광소자)가 형성되고, 회로영역(DRA)에는 유기 발광다이오드를 구동하는 스위칭, 센싱 및 구동 트랜지스터 등을 포함하는 회로가 형성된다. 발광영역(EMA)과 회로영역(DRA)에 형성된 소자들은 다수의 금속층 및 절연층을 포함하는 박막 증착공정에 의해 형성된다.
제1서브 픽셀(SPn1) 내지 제4서브 픽셀(SPn4)은 회로영역(DRA)에 위치하는 스위칭 및 구동 트랜지스터 등의 동작에 대응하여 발광영역(EMA)에 위치하는 유기 발광다이오드가 빛을 발광하게 된다. 제1서브 픽셀(SPn1) 내지 제4서브 픽셀(SPn4) 사이에 위치하는 "WA"는 배선영역으로서, 제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4)이 배치된다.
제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4)과 같은 배선들은 물론 박막 트랜지스터를 구성하는 전극들은 서로 다른 층에 위치하지만 콘택홀(비어홀)을 통한 접촉으로 인하여 전기적으로 연결된다. 콘택홀은 하층에 위치하는 전극, 신호라인 또는 전원라인 등의 일부를 노출하도록 건식 또는 습식 식각 공정 등에 의해 형성된다.
도 6에 도시된 바와 같이, 회로영역(DRA)의 상단영역에는 구동 트랜지스터(DR)와 커패시터(Cst)가 배치된다. 제1방향(수직)의 제1전원라인(EVDD)에 연결되고 제2방향(수평)으로 배치된 제1전원연결라인(EVDDC)과 인접하는 부분은 회로영역(DRA)의 상단영역으로 정의된다.
회로영역(DRA)의 하단영역에는 스위칭 트랜지스터(SW), 센싱 트랜지스터(ST) 및 스캔라인(GL1)이 배치된다. 제2방향으로 배치된 제1스캔라인(GL1)을 기준으로 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 동일 선상에 위치한다. 제1방향의 센싱라인(VREF)에 연결되고 제2방향으로 배치된 센싱연결라인(VREFC)과 인접하는 부분은 회로영역(DRA)의 하단영역으로 정의된다.
도 6 내지 도 8에 도시된 바와 같이, 실험예는 제1스캔라인(GL1), 제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4), 제1전원연결라인(EVDDC) 및 센싱연결라인(VREFC)을 다음과 같은 금속층들로 형성한다.
제1스캔라인(GL1)은 게이트금속층(도 8의 GL1_GAT 참조)으로 형성된다. 제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4)은 게이트금속층(GL1_GAT)보다 상층에 위치하는 소오소 드레인금속층(도 8의 DL3_SD 및 DL4_SD 참조)으로 형성된다. 제1전원연결라인(EVDDC)과 센싱연결라인(VREFC)은 게이트금속층보다 하층에 위치하는 광차단층(미도시)으로 형성된다.
도 8에서, BUF은 광차단층을 덮는 버퍼층이고, GI는 버퍼층을 덮는 제1절연층(또는 게이트절연층)이고, ILD는 게이트금속층을 덮는 제2절연층(또는 층간절연층)이고, PAS는 제2절연층을 덮는 제3절연층(또는 보호층)이고, OC는 제3절연층을 덮는 제4절연층(또는 평탄화층)이다.
도면을 통해 알 수 있듯이, 수평라인에 해당하는 제1스캔라인(GL1)은 제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4)을 포함하는 수직라인과 교차하는 영역을 갖는다. 이들은 각각 게이트금속층과 소오스 드레인금속층을 기반으로 형성되는바, 층간의 높이 차이가 존재하더라도 상호 교차하는 영역에서 이종 금속층 간의 쇼트 등과 같은 문제(에칭 공정 시, 식각 편차 등에 기인함)의 발생 확률이 높다.
이와 같은 문제를 해소하기 위해, 실험예는 리페어 공정 시 레이저에 의한 신호라인이나 전원라인 등의 배선이나 전극의 손상을 방지함과 더불어 리페어 공정의 용이성을 부가하기 위해 게이트 리던던시(Gate Redundancy) 구조를 사용한다.
실험예의 게이트 리던던시 구조는 수직라인과 교차영역을 갖는 제1스캔라인(GL1)만 두 개의 라인으로 분기시켜 형성한다. 이 때문에, 실험예는 이종 라인 간의 교차영역에서 이종 금속층 간의 쇼트(Short) 발생 시, 제1스캔라인(GL1)의 분기라인 중 하나를 제거하는 방식으로 쇼트 문제를 해소할 수 있다. 예컨대, 도 7에서 상층에 위치하는 제1스캔라인(GL1)과 하층의 제3데이터라인(DL3) 간에 쇼트 발생 시, 제1절단영역(CA1)과 제2절단영역(CA2)을 레이저로 제거하면 쇼트로 인한 문제는 해소된다.
그런데 실험예와 같은 게이트 리던던시 방식은 제1스캔라인(GL1)과 연결된 트랜지스터들(SW, ST)의 게이트전극과 소오스 및 드레인 전극 간의 불량(GDS 불량)까지 대응할 수 없다. 또한, 실험예와 같이 게이트 리던던시를 형성하는 방식은 리페어 공정을 수행하기 위한 리페어 마진(RM)이 한정되어 있어 공간적 제약(다양한 불량 대응 불가 및 리페어 불량 유발)을 받는다.
<제1실시예>
도 9는 제1실시예에 따른 서브 픽셀의 평면 레이아웃을 개략적으로 나타낸 도면이고, 도 10은 제1실시예에 따른 서브 픽셀의 평면 레이아웃을 더욱 상세히 나타낸 도면이며, 도 11 및 도 12는 제1실시예의 개선점을 설명하기 위한 도면들이고, 도 13은 실험예와 제1실시예의 차이점을 설명하기 위한 도면이다.
도 4 및 도 9에 도시된 바와 같이, 제1기판(150a)의 표시영역(AA) 상에는 발광영역(EMA)과 회로영역(DRA)을 갖는 제1서브 픽셀(SPn1) 내지 제4서브 픽셀(SPn4)이 형성된다. 발광영역(EMA)에는 유기 발광다이오드(발광소자)가 형성되고, 회로영역(DRA)에는 유기 발광다이오드를 구동하는 스위칭, 센싱 및 구동 트랜지스터 등을 포함하는 회로가 형성된다. 발광영역(EMA)과 회로영역(DRA)에 형성된 소자들은 다수의 금속층 및 절연층을 포함하는 박막 증착공정에 의해 형성된다.
제1서브 픽셀(SPn1) 내지 제4서브 픽셀(SPn4)은 회로영역(DRA)에 위치하는 스위칭 및 구동 트랜지스터 등의 동작에 대응하여 발광영역(EMA)에 위치하는 유기 발광다이오드가 빛을 발광하게 된다. 제1서브 픽셀(SPn1) 내지 제4서브 픽셀(SPn4) 사이에 위치하는 "WA"는 배선영역으로서, 제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4)이 배치된다.
제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4)과 같은 배선들은 물론 박막 트랜지스터를 구성하는 전극들은 서로 다른 층에 위치하지만 콘택홀(비어홀)을 통한 접촉으로 인하여 전기적으로 연결된다. 콘택홀은 하층에 위치하는 전극, 신호라인 또는 전원라인 등의 일부를 노출하도록 건식 또는 습식 식각 공정 등에 의해 형성된다.
도 10에 도시된 바와 같이, 회로영역(DRA)의 상단영역에는 구동 트랜지스터(DR)와 커패시터(Cst)가 배치된다. 제1방향(수직)의 제1전원라인(EVDD)에 연결되고 제2방향(수평)으로 배치된 제1전원연결라인(EVDDC)과 인접하는 부분은 회로영역(DRA)의 상단영역으로 정의된다.
회로영역(DRA)의 하단영역에는 스위칭 트랜지스터(SW), 센싱 트랜지스터(ST) 및 스캔라인(GL1)이 배치된다. 제2방향으로 배치된 제1스캔라인(GL1)을 기준으로 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 동일 선상에 위치한다. 제1방향의 센싱라인(VREF)에 연결되고 제2방향으로 배치된 센싱연결라인(VREFC)과 인접하는 부분은 회로영역(DRA)의 하단영역으로 정의된다.
도 10 내지 도 12에 도시된 바와 같이, 제1실시예는 제1스캔라인(GL1), 제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4), 제1전원연결라인(EVDDC) 및 센싱연결라인(VREFC)을 다음과 같은 금속층들로 형성한다.
제1스캔라인(GL1)은 게이트금속층(도 12의 GL1_GAT 참조)으로 형성된다. 제1스캔라인(GL1)은 표시영역 내의 모든 영역에서 두 개의 라인(GLT, GLB)과 다수의 스캔연결라인(GLI)을 갖는다. 제1스캔라인(GL1)은 제1상측스캔라인(GLT), 제1하측스캔라인(GLB) 및 스캔연결라인(GLI)을 포함한다. 제1상측스캔라인(GLT)은 회로영역(DRA)의 중앙영역에 가깝게 배치되고, 제1하측스캔라인(GLB)은 회로영역(DRA)의 하단영역에 가깝게 배치된다. 제1상측스캔라인(GLT)과 제1하측스캔라인(GLB)은 이격 배치된다. 스캔연결라인(GLI)은 제1상측스캔라인(GLT)과 제1하측스캔라인(GLB) 사이에 배치되고 분리된 두 라인을 전기적으로 연결한다. 제1스캔라인(GL1)은 수평 방향으로 놓인 사다리 형상을 갖는다.
제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4)은 게이트금속층(GL1_GAT)보다 하층에 위치하는 광차단층(도 12의 DL4_LS 참조)으로 형성된다. 제1전원연결라인(EVDDC)과 센싱연결라인(VREFC)은 게이트금속층보다 상층에 위치하는 소오소 드레인금속층(도 12의 VREFC 참조)으로 형성된다. 센싱연결라인(VREFC)은 센싱라인(VREF)에 연결되고, 제1전원연결라인(EVDDC)과 이격하여 수평방향으로 배치된 부분과 수직방향으로 배치된 부분을 갖는다.
도 12에서, BUF은 광차단층을 덮는 버퍼층이고, GI는 버퍼층을 덮는 제1절연층(또는 게이트절연층)이고, ILD는 게이트금속층을 덮는 제2절연층(또는 층간절연층)이고, PAS는 제2절연층을 덮는 제3절연층(또는 보호층)이고, OC는 제3절연층을 덮는 제4절연층(또는 평탄화층)이다.
도면을 통해 알 수 있듯이, 수평라인에 해당하는 제1스캔라인(GL1)은 제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4)을 포함하는 수직라인과 교차하는 영역을 갖는다. 이들은 각각 게이트금속층과 광차단층을 기반으로 형성되는바, 층간의 높이 차이가 존재하더라도 상호 교차하는 영역에서 이종 금속층 간의 쇼트 등과 같은 문제(에칭 공정 시, 식각 편차 등에 기인함)의 발생 확률이 높다.
이와 같은 문제를 해소하기 위해, 제1실시예는 리페어 공정 시 레이저에 의한 신호라인이나 전원라인 등의 배선이나 전극의 손상을 방지함과 더불어 리페어 공정의 용이성을 부가하기 위해 게이트 리던던시 구조를 사용한다.
제1실시예의 게이트 리던던시 구조는 표시영역 내의 모든 제1스캔라인(GL1)을 두 개의 라인(GLT, GLB)으로 형성하고 이들 사이에 두 라인을 상호 연결하는 스캔연결라인(GLI)을 형성한다. 이 때문에, 제1실시예는 이종 라인 간의 교차영역에서 이종 금속층 간의 쇼트(Short) 발생 시, 제1스캔라인(GL1)의 라인 중 하나를 제거하는 방식으로 쇼트 문제를 해소할 수 있다. 예컨대, 도 11에서 제1상측스캔라인(GLT)과 하층의 제4데이터라인(DL4) 간에 쇼트 발생 시, 제1절단영역(CA1)과 제2절단영역(CA2)을 레이저로 제거하면 쇼트로 인한 문제는 해소된다. 제1절단영역(CA1)과 제2절단영역(CA2)을 절단하더라도 제1하측스캔라인(GLB)이 존재하기 때문에 제1스캔라인(GL1)은 전기적 및 구조적 기능을 원활히 수행할 수 있다.
아울러, 제1실시예와 같은 게이트 리던던시 방식은 제1스캔라인(GL1)과 연결된 트랜지스터들(SW, ST)의 게이트전극과 소오스 및 드레인 전극 간의 불량(GDS 불량)까지 대응할 수 있다. 예컨대, 도 11에서 스위칭 트랜지스터(SW) 및 센싱 트랜지스터(ST)의 게이트전극이 되는 제1상측스캔라인(GLT)과 하층의 제1전원라인(EVDD) 간에 쇼트(Short) 발생 시, 제3절단영역(CA3)과 제4절단영역(CA4)을 레이저로 제거하면 쇼트로 인한 문제는 해소된다. 제3절단영역(CA3)과 제4절단영역(CA4)을 절단하더라도 제1하측스캔라인(GLB)이 존재하기 때문에 제1스캔라인(GL1)은 전기적 및 구조적 기능을 원활히 수행할 수 있다. 이때, 제3절단영역(CA3)과 제4절단영역(CA4)이 아닌 제7절단영역(CA7)과 제8절단영역(CA8) 또는 제9절단영역(CA9)을 함께 절단하더라도 제1상측스캔라인(GLT)이 존재하기 때문에 제1스캔라인(GL1)은 전기적 및 구조적 기능을 원활히 수행할 수 있다.
또한, 제1실시예와 같은 게이트 리던던시 방식은 리페어 공정을 수행하기 위한 리페어 마진을 고려하지 않아도 될 정도로 많은 리페어 구간을 갖기 때문에 공간적 제약(다양한 불량 대응 불가 및 리페어 불량 유발)을 받지 않는다. 이는 앞서 소개된 두 가지의 예를 참조하면 명확해질 것이다.
실험예는 도 13(a)에 도시된 바와 같이, 제2절연층(ILD)의 하층에 위치하는 게이트금속층(GAT)을 기반으로 수평라인에 해당하는 스캔라인들을 형성한다. 그리고 제2절연층(ILD)의 상부에 위치하는 소오스 드레인금속층(SD)을 기반으로 수직라인에 해당하는 제1전원라인, 센싱라인, 제1 내지 제4데이터 라인들을 형성한다.
제1실시예는 도 13(b)에 도시된 바와 같이, 제2절연층(ILD)의 하층에 위치하는 게이트금속층(GAT)을 기반으로 수평라인에 해당하는 스캔라인들을 형성한다. 그리고 버퍼층(BUF)의 하층에 위치하는 광차단층(LS)을 기반으로 수직라인에 해당하는 제1전원라인, 센싱라인, 제1 내지 제4데이터 라인들을 형성한다.
도 13의 (a) 및 (b)를 비교하면 알 수 있듯이, 광차단층(LS)과 게이트금속층(GAT) 사이에는 버퍼층(BUF) 및 제1절연층(GI) 이상 2개의 절연층이 존재한다. 이 때문에, 제1실시예에 따라 수평라인과 수직라인을 형성하면 이종 라인 간의 수직 거리가 증가하므로 실험예 대비 쇼트 발생 확률은 더 낮아진다. 또한, 제1실시예는 이종 라인 간의 수직 거리가 증가하므로, 공정 상에서 발생하는 이물(에칭 부산물 등)에 의한 불량(이물성 쇼트) 발생 확률 또한 낮아진다.
한편, 제1실시예는 제1상측스캔라인(GLT), 제1하측스캔라인(GLB) 및 스캔연결라인(GLI)을 갖는 구조로 제1스캔라인(GL1)을 변경함과 더불어 수직라인을 최하층에 위치하는 광차단층으로 변경한 것을 일례로 하였다. 그러나 이하의 실시예들과 같은 구조로도 본 발명을 달성할 수 있는데 이를 설명하면 다음과 같다. 참고로, 본 발명은 앞서 설명된 제1실시예와 더불어 이하의 제2 및 제3실시예를 결합 조합할 수도 있다.
<제2실시예>
도 14는 제2실시예에 따른 서브 픽셀의 평면 레이아웃을 더욱 상세히 나타낸 도면이며, 도 15는 제2실시예의 개선점을 설명하기 위한 도면이다.
도 14에 도시된 바와 같이, 회로영역(DRA)의 상단영역에는 구동 트랜지스터(DR)와 커패시터(Cst)가 배치된다. 제1방향(수직)의 제1전원라인(EVDD)에 연결되고 제2방향(수평)으로 배치된 제1전원연결라인(EVDDC)과 인접하는 부분은 회로영역(DRA)의 상단영역으로 정의된다.
회로영역(DRA)의 하단영역에는 스위칭 트랜지스터(SW), 센싱 트랜지스터(ST) 및 스캔라인(GL1)이 배치된다. 제2방향으로 배치된 제1스캔라인(GL1)을 기준으로 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 동일 선상에 위치한다. 제1방향의 센싱라인(VREF)에 연결되고 제2방향으로 배치된 센싱연결라인(VREFC)과 인접하는 부분은 회로영역(DRA)의 하단영역으로 정의된다.
도 14 및 도 15에 도시된 바와 같이, 제2실시예는 제1스캔라인(GL1), 제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4), 제1전원연결라인(EVDDC) 및 센싱연결라인(VREFC)을 다음과 같은 금속층들로 형성한다.
제1스캔라인(GL1)은 게이트금속층(GAT)으로 형성된다. 제1스캔라인(GL1)은 표시영역 내의 모든 영역에서 두 개의 라인(GLT, GLB)과 다수의 스캔연결라인(GLI)을 갖는다. 제1스캔라인(GL1)은 제1상측스캔라인(GLT), 제1하측스캔라인(GLB) 및 스캔연결라인(GLI)을 포함한다. 제1상측스캔라인(GLT)은 회로영역(DRA)의 중앙영역에 가깝게 배치되고, 제1하측스캔라인(GLB)은 회로영역(DRA)의 하단영역에 가깝게 배치된다. 제1상측스캔라인(GLT)과 제1하측스캔라인(GLB)은 이격 배치된다. 스캔연결라인(GLI)은 분리된 두 라인을 전기적으로 연결한다.
제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4)은 게이트금속층(GAT)보다 상층에 위치하는 소오스 드레인금속층(SD)으로 형성된다. 제1전원연결라인(EVDDC)과 센싱연결라인(VREFC)은 게이트금속층(GAT)보다 하층에 위치하는 광차단층으로 형성된다. 센싱연결라인(VREFC)은 센싱라인(VREF)에 연결되고, 제1전원연결라인(EVDDC)과 이격하여 수평방향으로 배치된 부분과 수직방향으로 배치된 부분을 갖는다.
도면을 통해 알 수 있듯이, 수평라인에 해당하는 제1스캔라인(GL1)은 제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4)을 포함하는 수직라인과 교차하는 영역을 갖는다. 이들은 각각 게이트금속층과 소오스 드레인금속층을 기반으로 형성되는바, 층간의 높이 차이가 존재하더라도 상호 교차하는 영역에서 이종 금속층 간의 쇼트 등과 같은 문제(에칭 공정 시, 식각 편차 등에 기인함)의 발생 확률이 높다.
이와 같은 문제를 해소하기 위해, 제2실시예는 리페어 공정 시 레이저에 의한 신호라인이나 전원라인 등의 배선이나 전극의 손상을 방지함과 더불어 리페어 공정의 용이성을 부가하기 위해 게이트 리던던시 구조를 사용한다.
제2실시예의 게이트 리던던시 구조는 표시영역 내의 모든 제1스캔라인(GL1)을 두 개의 라인(GLT, GLB)으로 형성하고 이들 사이에 두 라인을 상호 연결하는 스캔연결라인(GLI)을 형성한다. 이 때문에, 제2실시예는 이종 라인 간의 교차영역에서 이종 금속층 간의 쇼트(Short) 발생 시, 제1스캔라인(GL1)의 라인 중 하나를 제거하는 방식으로 쇼트 문제를 해소할 수 있다. 이에 대한 예는 제1실시예와 동일하므로, 제1실시예를 참조한다.
아울러, 제2실시예와 같은 게이트 리던던시 방식은 제1스캔라인(GL1)과 연결된 트랜지스터들(SW, ST)의 게이트전극과 소오스 및 드레인 전극 간의 불량(GDS 불량)까지 대응할 수 있다. 이에 대한 예는 제1실시예와 동일하므로, 제1실시예를 참조한다.
또한, 제2실시예와 같은 게이트 리던던시 방식은 리페어 공정을 수행하기 위한 리페어 마진을 고려하지 않아도 될 정도로 많은 리페어 구간을 갖기 때문에 공간적 제약(다양한 불량 대응 불가 및 리페어 불량 유발)을 받지 않는다. 이는 제1실시예에서 소개된 두 가지의 예를 참조하면 명확해질 것이다.
이상 제2실시예를 통해 알 수 있듯이, 종래 방식을 따라 수평라인들을 형성하더라도 본 발명과 같은 게이트 리던던시 구조를 따르면 제1실시예와 유사/동일한 효과를 달성 가능함을 알 수 있다.
<제3실시예>
도 16은 제3실시예에 따른 서브 픽셀의 평면 레이아웃을 더욱 상세히 나타낸 도면이며, 도 17은 제3실시예의 개선점을 설명하기 위한 도면이다.
도 16에 도시된 바와 같이, 회로영역(DRA)의 상단영역에는 구동 트랜지스터(DR)와 커패시터(Cst)가 배치된다. 제1방향(수직)의 제1전원라인(EVDD)에 연결되고 제2방향(수평)으로 배치된 제1전원연결라인(EVDDC)과 인접하는 부분은 회로영역(DRA)의 상단영역으로 정의된다.
회로영역(DRA)의 하단영역에는 스위칭 트랜지스터(SW), 센싱 트랜지스터(ST) 및 스캔라인(GL1)이 배치된다. 제2방향으로 배치된 제1스캔라인(GL1)을 기준으로 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 동일 선상에 위치한다. 제1방향의 센싱라인(VREF)에 연결되고 제2방향으로 배치된 센싱연결라인(VREFC)과 인접하는 부분은 회로영역(DRA)의 하단영역으로 정의된다.
도 16 및 도 17에 도시된 바와 같이, 제3실시예는 제1스캔라인(GL1), 제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4), 제1전원연결라인(EVDDC) 및 센싱연결라인(VREFC)을 다음과 같은 금속층들로 형성한다.
제1스캔라인(GL1)은 게이트금속층(GAT) 및 광차단층(LS)의 조합으로 형성된다. 제1스캔라인(GL1)은 표시영역 내의 모든 영역에서 두 개의 라인(GLT, GLB)과 다수의 스캔연결라인(GLI)을 갖는다. 제1스캔라인(GL1)은 제1상측스캔라인(GLT), 제1하측스캔라인(GLB) 및 스캔연결라인(GLI)을 포함한다. 제1상측스캔라인(GLT)은 회로영역(DRA)의 중앙영역에 가깝게 배치되고, 제1하측스캔라인(GLB)은 회로영역(DRA)의 하단영역에 가깝게 배치된다.
제1상측스캔라인(GLT) 및 제1하측스캔라인(GLB)은 게이트금속층(GAT)으로 형성된다. 반면, 스캔연결라인(GLI)은 광차단층(LS)으로 형성된다. 스캔연결라인(GLI)은 제1상측스캔라인(GLT)과 대응되는 영역에 형성된 제1콘택홀(CH1)(제1콘택영역)과 제1하측스캔라인(GLB)과 대응되는 영역에 형성된 제2콘택홀(CH2)(제2콘택영역)을 갖는다. 스캔연결라인(GLI)의 제1콘택홀(CH1) 및 제2콘택홀(CH2)을 통해 제1상측스캔라인(GLT)과 제1하측스캔라인(GLB)은 전기적으로 연결된다. 즉, 제1상측스캔라인(GLT)과 제1하측스캔라인(GLB)은 이격 배치되고 이종의 금속층에 의해 전기적으로 연결된다.
제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4)은 게이트금속층(GAT)보다 하층에 위치하는 광차단층(LS)으로 형성된다. 제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4)이 광차단층(LS)으로 형성됨에 따라 제1전원연결라인(EVDDC)과 센싱연결라인(VREFC)은 게이트금속층(GAT)보다 상층에 위치하는 소오스 드레인금속층으로 형성된다. 센싱연결라인(VREFC)은 센싱라인(VREF)에 연결되고, 제1전원연결라인(EVDDC)과 이격하여 수평방향으로 배치된 부분과 수직방향으로 배치된 부분을 갖는다.
도면을 통해 알 수 있듯이, 수평라인에 해당하는 제1스캔라인(GL1)은 제1전원라인(EVDD), 센싱라인(VREF), 제1 내지 제4데이터 라인들(DL1 ~ DL4)을 포함하는 수직라인과 교차하는 영역을 갖는다. 이들은 각각 게이트금속층과 소오스 드레인금속층을 기반으로 형성되는바, 층간의 높이 차이가 존재하더라도 상호 교차하는 영역에서 이종 금속층 간의 쇼트 등과 같은 문제(에칭 공정 시, 식각 편차 등에 기인함)의 발생 확률이 높다.
이와 같은 문제를 해소하기 위해, 제3실시예는 리페어 공정 시 레이저에 의한 신호라인이나 전원라인 등의 배선이나 전극의 손상을 방지함과 더불어 리페어 공정의 용이성을 부가하기 위해 게이트 리던던시 구조를 사용한다.
제3실시예의 게이트 리던던시 구조는 표시영역 내의 모든 제1스캔라인(GL1)을 두 개의 라인(GLT, GLB)으로 형성하고 이들 사이에 두 라인을 상호 연결하는 스캔연결라인(GLI)을 형성한다. 이 때문에, 제3실시예는 이종 라인 간의 교차영역에서 이종 금속층 간의 쇼트(Short) 발생 시, 제1스캔라인(GL1)의 라인 중 하나를 제거하는 방식으로 쇼트 문제를 해소할 수 있다. 이에 대한 예는 제1실시예와 동일하므로, 제1실시예를 참조한다.
아울러, 제3실시예와 같은 게이트 리던던시 방식은 제1스캔라인(GL1)과 연결된 트랜지스터들(SW, ST)의 게이트전극과 소오스 및 드레인 전극 간의 불량(GDS 불량)까지 대응할 수 있다. 이에 대한 예는 제1실시예와 동일하므로, 제1실시예를 참조한다.
또한, 제3실시예와 같은 게이트 리던던시 방식은 리페어 공정을 수행하기 위한 리페어 마진을 고려하지 않아도 될 정도로 많은 리페어 구간을 갖기 때문에 공간적 제약(다양한 불량 대응 불가 및 리페어 불량 유발)을 받지 않는다. 이는 제1실시예에서 소개된 두 가지의 예를 참조하면 명확해질 것이다.
이상 제3실시예를 통해 알 수 있듯이, 제1실시예의 방식을 따라 수평라인들을 형성하고, 게이트금속층과 광차단층을 조합하여 게이트 리던던시 구조를 형성하더라도 제1실시예와 유사/동일한 효과를 달성 가능함을 알 수 있다. 한편, 제3실시예에서는 스캔연결라인(GLI)이 광차단층(LS)으로 선택된 것을 일례로 하였으나 이는 게이트금속층으로 선택될 수도 있다.
이상 본 발명에서는 제1 내지 제3실시예를 구분하여 설명하였지만, 제1 내지 제3시시예는 하나 이상의 실시예를 결합 조합하여 수직 및 수평 라인을 최적화할 수도 있다.
이상 본 발명은 소자의 특성을 센싱 하기 위한 센싱회로를 갖는 표시 패널 제작 시 리페어 공정에 따른 배선이나 전극의 손상을 방지하면서 서브 픽셀의 개구율을 확보할 수 있는 효과가 있다. 또한, 본 발명은 다양한 형태의 불량에 대응하여 리페어 공정을 수행할 수 있는 배선 구조를 제공하는 효과가 있다. 또한, 본 발명은 고해상도 및 대형 표시장치 제작에 적합한 표시 패널의 구조를 제공하는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
120: 타이밍 제어부 130: 데이터 구동부
140: 스캔 구동부 150: 표시 패널
GL1: 제1스캔라인 GLT: 제1상측스캔라인
GLB: 제1하측스캔라인 GLI: 연결라인
EVDD: 제1전원라인 VREF: 센싱라인
GAT: 게이트금속층 LS: 광차단층
SD: 소오스 드레인금속층 DL1 ~ DL4: 제1 내지 제4데이터 라인들

Claims (10)

  1. 제1기판 상에 형성되고 빛을 발광하는 발광소자가 배치된 발광영역과 상기 발광소자를 구동하는 회로가 배치된 회로영역을 갖는 서브 픽셀들; 및
    상기 회로영역에서 수평방향으로 배치되는 적어도 하나의 스캔라인을 포함하고,
    상기 적어도 하나의 스캔라인은
    상호 이격 배치된 상측스캔라인과 하측스캔라인 그리고 상기 상측스캔라인과 상기 하측스캔라인 사이에 배치되고 상기 상측스캔라인과 상기 하측스캔라인을 전기적으로 연결하는 스캔연결라인을 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 적어도 하나의 스캔라인은
    상기 회로영역에 위치하는 스위칭 트랜지스터의 게이트전극 및 센싱 트랜지스터의 게이트전극에 공통으로 연결된 표시장치.
  3. 제1항에 있어서,
    상기 상측스캔라인, 상기 하측스캔라인 및 상기 스캔연결라인은
    모두 동일한 금속층으로 이루어지거나 적어도 하나가 다른 층의 금속층으로 이루어진 표시장치.
  4. 제1항에 있어서,
    상기 상측스캔라인과 상기 하측스캔라인은 상기 회로영역에 위치하는 트랜지스터의 게이트전극을 구성하는 게이트금속층으로 이루어지고,
    상기 스캔연결라인은 상기 게이트금속층보다 하층에 위치하는 광차단층으로 이루어진 표시장치.
  5. 제4항에 있어서,
    상기 스캔연결라인은
    상기 상측스캔라인과 대응되는 위치에 형성된 제1콘택영역과,
    상기 하측스캔라인과 대응되는 위치에 형성된 제2콘택영역을 갖는 표시장치.
  6. 제1항에 있어서,
    상기 제1기판 상에서 수직방향으로 배치된 데이터라인, 센싱라인 및 제1전원라인을 갖는 수직라인을 포함고,
    상기 수직라인은 상기 제1기판의 최하위층에 존재하는 광차단층으로 이루어진 표시장치.
  7. 제6항에 있어서,
    상기 제1기판 상에서 수평방향으로 배치되고 상기 제1전원라인에 연결된 제1전원연결라인과,
    상기 제1전원연결라인과 이격하여 상기 수평방향으로 배치된 부분과 수직방향으로 배치된 부분을 갖고 상기 센싱라인에 연결된 센싱연결라인을 포함하고,
    상기 센싱연결라인과 상기 제1전원연결라인은
    상기 회로영역에 위치하는 트랜지스터의 소오스 드레인전극을 구성하는 소오스 드레인금속층으로 이루어진 표시장치.
  8. 제1항에 있어서,
    상기 적어도 하나의 스캔라인은
    상기 제1센싱연결라인과 상기 제1전원연결라인 사이에 수평 방향으로 놓인 사다리 형상을 갖는 표시장치.
  9. 서브 픽셀들; 및
    상기 서브 픽셀들에 연결된 스캔라인을 포함하고,
    상기 스캔라인은 수평 방향으로 놓인 사다리 형상을 갖는 표시장치.
  10. 제9항에 있어서,
    상기 스캔라인은
    상호 이격 배치된 상측스캔라인과 하측스캔라인 그리고 상기 상측스캔라인과 상기 하측스캔라인 사이에 배치되고 상기 상측스캔라인과 상기 하측스캔라인을 전기적으로 연결하는 스캔연결라인을 포함하고,
    상기 상측스캔라인, 상기 하측스캔라인 및 상기 스캔연결라인은
    모두 동일한 금속층으로 이루어지거나 적어도 하나가 다른 층의 금속층으로 이루어진 표시장치.
KR1020160161517A 2016-11-30 2016-11-30 표시장치 KR102627343B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020160161517A KR102627343B1 (ko) 2016-11-30 2016-11-30 표시장치
US15/806,049 US10236335B2 (en) 2016-11-30 2017-11-07 Display device
GB1719365.7A GB2558766B (en) 2016-11-30 2017-11-22 Display device with redundancy structure
DE102017127797.8A DE102017127797B4 (de) 2016-11-30 2017-11-24 Anzeigevorrichtungen
CN201711207930.4A CN108122952B (zh) 2016-11-30 2017-11-27 显示装置
JP2017229194A JP6533822B2 (ja) 2016-11-30 2017-11-29 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160161517A KR102627343B1 (ko) 2016-11-30 2016-11-30 표시장치

Publications (2)

Publication Number Publication Date
KR20180062516A true KR20180062516A (ko) 2018-06-11
KR102627343B1 KR102627343B1 (ko) 2024-01-22

Family

ID=60805658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160161517A KR102627343B1 (ko) 2016-11-30 2016-11-30 표시장치

Country Status (6)

Country Link
US (1) US10236335B2 (ko)
JP (1) JP6533822B2 (ko)
KR (1) KR102627343B1 (ko)
CN (1) CN108122952B (ko)
DE (1) DE102017127797B4 (ko)
GB (1) GB2558766B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233073B2 (en) 2018-11-14 2022-01-25 Samsung Display Co., Ltd. Display device including a patterned conductive layer
WO2023210926A1 (ko) * 2022-04-25 2023-11-02 삼성디스플레이 주식회사 표시 장치
US11825719B2 (en) 2020-12-31 2023-11-21 Lg Display Co., Ltd. Light emitting display device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109117733B (zh) * 2018-07-17 2020-06-30 武汉华星光电半导体显示技术有限公司 一种指纹识别oled显示面板及显示装置
KR102622938B1 (ko) * 2018-08-06 2024-01-09 엘지디스플레이 주식회사 구동회로, 유기발광표시장치 및 구동방법
TWI696026B (zh) * 2019-04-24 2020-06-11 友達光電股份有限公司 畫素陣列基板
CN112750860B (zh) * 2019-10-29 2024-04-19 合肥京东方卓印科技有限公司 一种显示基板及其制作方法、显示装置
CN110797350B (zh) * 2019-11-01 2021-12-03 深圳市华星光电半导体显示技术有限公司 一种阵列基板及oled显示面板
CN212516502U (zh) * 2019-12-13 2021-02-09 京东方科技集团股份有限公司 显示基板和显示装置
CN111146267B (zh) * 2020-02-19 2023-06-02 合肥鑫晟光电科技有限公司 显示基板及其制造方法、显示装置
CN111308819A (zh) * 2020-03-09 2020-06-19 Tcl华星光电技术有限公司 阵列基板及显示面板
CN117651987A (zh) * 2022-06-29 2024-03-05 京东方科技集团股份有限公司 显示基板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140247200A1 (en) * 2013-03-04 2014-09-04 Sony Corporation Display, display drive method, method of manufacturing display, and electronic apparatus

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01284831A (ja) 1988-05-12 1989-11-16 Sharp Corp アクティブマトリックス基板
TW317629B (ko) 1995-11-01 1997-10-11 Samsung Electronics Co Ltd
JPH1184421A (ja) 1997-09-10 1999-03-26 Sharp Corp アクティブマトリクス基板及びそれを用いた液晶パネル
JP4643774B2 (ja) 1997-10-18 2011-03-02 三星電子株式会社 液晶表示装置及びその製造方法
KR100318539B1 (ko) 1999-03-24 2001-12-22 윤종용 액정 표시 장치용 박막 트랜지스터 기판
JP2001305578A (ja) 2000-04-20 2001-10-31 Toshiba Corp 液晶表示装置
JP3705156B2 (ja) 2001-06-04 2005-10-12 株式会社日立製作所 平面ディスプレイパネルの配線欠陥修正方法
KR101211345B1 (ko) 2005-12-14 2012-12-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
WO2009001578A1 (ja) 2007-06-28 2008-12-31 Sharp Kabushiki Kaisha アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、液晶パネルの製造方法
US8421937B2 (en) * 2007-11-22 2013-04-16 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, television receiver, method for producing liquid crystal panel
CN101969043B (zh) * 2010-08-25 2012-10-03 友达光电股份有限公司 主动元件阵列基板及其制造方法
KR102092703B1 (ko) 2012-05-18 2020-03-25 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 리페어 방법
KR102112649B1 (ko) * 2013-11-25 2020-05-19 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 리페어 방법
KR102145850B1 (ko) 2014-05-30 2020-08-20 엘지디스플레이 주식회사 유기발광 디스플레이 장치와 픽셀의 리페어 방법
KR101737865B1 (ko) 2014-07-30 2017-05-22 엘지디스플레이 주식회사 유기발광표시패널
KR102192473B1 (ko) * 2014-08-01 2020-12-18 엘지디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140247200A1 (en) * 2013-03-04 2014-09-04 Sony Corporation Display, display drive method, method of manufacturing display, and electronic apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233073B2 (en) 2018-11-14 2022-01-25 Samsung Display Co., Ltd. Display device including a patterned conductive layer
US11784192B2 (en) 2018-11-14 2023-10-10 Samsung Display Co., Ltd. Display device including a patterned conductive layer
US11825719B2 (en) 2020-12-31 2023-11-21 Lg Display Co., Ltd. Light emitting display device
WO2023210926A1 (ko) * 2022-04-25 2023-11-02 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
GB2558766A (en) 2018-07-18
JP6533822B2 (ja) 2019-06-19
GB201719365D0 (en) 2018-01-03
GB2558766B (en) 2020-01-08
US10236335B2 (en) 2019-03-19
DE102017127797A1 (de) 2018-05-30
US20180151661A1 (en) 2018-05-31
CN108122952B (zh) 2021-11-23
JP2018092167A (ja) 2018-06-14
DE102017127797B4 (de) 2021-01-07
KR102627343B1 (ko) 2024-01-22
CN108122952A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
JP6533822B2 (ja) 表示装置
TWI645240B (zh) 顯示裝置
CN108122536B (zh) 显示装置
KR102490623B1 (ko) 유기전계발광표시장치와 이의 제조방법
CN110875000B (zh) 发光显示装置及其驱动方法
TWI647687B (zh) 資料驅動器及使用該資料驅動器的顯示裝置
KR102526611B1 (ko) 표시장치
KR20200040332A (ko) 표시장치
KR102558900B1 (ko) 표시장치와 이의 제조방법
KR102618594B1 (ko) 표시장치 및 이의 제조방법
KR20170036865A (ko) 유기전계발광표시장치
KR20220096221A (ko) 표시패널 및 표시장치
KR20190008684A (ko) 전계발광표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant