ポリシリコン膜やポリシリコンと高融点金属の積層膜で構成されたラダー抵抗により形成した参照電圧発生回路を用いたD/A変換回路は従来からよく使用されている。
図11は、ラダー抵抗により形成した参照電圧発生回路を用いたD/A変換回路100の等価回路図である。ここでは、説明を容易にするため、3ビットのD/A変換回路について図示している。
図11に示すD/A変換回路100は、高電圧側の基準電圧を与えるV7端子と低電圧側の基準電圧を与えるV0端子との間にラダー抵抗R1〜R7が直列に接続されている。かかるラダー抵抗R1〜R7の直列回路の両端のノード、及びラダー抵抗同士の接続ノードには、スイッチング動作をするMOSトランジスタQ0〜Q7の一端が各別に接続されている。MOSトランジスタQ0〜Q7の他端は、オペアンプU1の非反転入力端子に共通に接続されている。オペアンプU1は、ユニティゲインアンプとして動作する。なお、図11には示していないが、MOSトランジスタQ0〜Q7のゲートはデコーダを通じてデジタル入力信号に接続されている。また、外部からの静電気の流入に対してD/A変換回路100を保護するために、外部電源と接続するV0端子およびV7端子には、夫々、ESD(Electrostatic Discharge)保護用のダイオードDP0、DN0、DP7、DN7が接続されている。
D/A変換回路100は、以下のような動作を行う。D/A変換回路100は、デジタル入力信号に応じて、デコーダがデジタル入力信号に応じてMOSトランジスタQi(i=0〜7)の何れかを選択し、選択したMOSトランジスタQiを導通させる。ここで、V0端子とV7端子に印加する電圧を夫々V0、V7、ラダー抵抗R1〜R7の抵抗値を夫々R1〜R7とすると、オペアンプU1の非反転入力端子には、ラダー抵抗で電圧分割された参照電圧V=V0+{(R1+R2+・・・+Ri)/(R1+R2+・・・+R7)}×(V7−V0)が入力される。オペアンプU1はユニティゲインアンプとして動作させており、出力電圧Vrefは非反転入力端子電圧と同じ電圧に固定される。
ところで、表示パネル駆動用ドライバLSIでは、一般に、表示パネルの濃淡を調整するためにD/A変換回路が用いられる。表示パネル駆動用ドライバLSIは、入力された表示パネルの濃淡階調を指示するデジタル信号を表示パネルが濃淡諧調を制御できるアナログ電圧信号に変換し、かかるアナログ電圧信号を表示パネルに出力する。例えば、8ビット駆動の表示パネル駆動用ドライバLSIは、256階調の濃淡表示ができ、10ビット駆動の表示パネル駆動用ドライバLSIは、1024階調の濃淡表示ができる。濃淡階調を指示するデジタル信号(入力信号)と出力すべきアナログ電圧との関係は「ガンマ特性」とよばれており、表示パネル駆動用ドライバLSIは、表示パネルの特性に応じてガンマ特性を調整する。
一般的なD/A変換回路では、図11に示すように、外部から電圧を与える端子は2端子である。そのため、D/A変換回路が出力するアナログ電圧は、ラダー抵抗の抵抗値比によって決定される。しかし、表示パネル駆動用ドライバLSIではガンマ特性を詳細に調整するため、ラダー抵抗間の所定の接続ノードに外部から電圧を印加できる構成となっている場合が多い。
図12に、特に表示パネル駆動用ドライバLSIで用いられるD/A変換回路110の回路構成の一例を示す。図12に示すように、D/A変換回路110は、高電圧側の基準電圧を印加するV7端子と低電圧側の基準電圧を印加するV0端子との間に、中間の基準電圧を印加するV5端子を備える。ここで、V5端子に与える電圧をV5とすると、オペアンプU1の非反転入力端子の電圧は、導通させるMOSトランジスタQiの選択状態に応じて、i=0の場合、V=V0、0≦i≦5の場合、V=V0+{(R1+R2+・・・+Ri)/(R1+R2+・・・+R5)}*(V5−V0)となり、i=6の場合、V=V5+{R6/(R6+R7)}*(V7−V5)となり、i=7の場合、V=V7 となる。
このように、D/A変換回路110は、高電圧側の基準電圧V7および低電圧側の基準電圧V0以外の中間の基準電圧(図12では、V5)を外部から印加することにより、出力電圧Vrefを調整することが可能となる。その結果、図12に示すD/A変換回路110を有する表示パネル駆動用ドライバLSIは、図11に示すD/A変換回路100を有する表示パネル駆動用ドライバLSIと比較して、より詳細なガンマ特性の調整が可能となる。なお、図12に示す例では、3ビットのD/A変換回路について中間の基準電圧を1端子追加しているが、追加する中間の基準電圧の端子数は多いほど、より詳細なガンマ特性の調整が可能となる。
最近の表示パネル駆動用ドライバLSIの階調数は8〜10ビットを超えるものが多く、中間の基準電圧を印加するための端子数も8〜20に及んでいる。複数の中間の基準電圧の端子を有するD/A変換回路を用いる表示パネル駆動用ドライバLSIは、特性がそれぞれ異なる複数の表示パネルに対しても、中間の基準電圧を外部から表示パネル駆動用ドライバLSIに印加することによって、複数の表示パネルが所望する夫々異なるガンマ特性を得ることができる。
表示パネルに応じて、中間電圧を印加する基準電圧端子を選択し、表示パネルに応じたガンマ特性を得るようにできる構成とすることで、同じ表示パネル駆動用ドライバLSIを複数種類の表示パネルで共用が可能になる。これにより、表示パネル駆動用ドライバLSIの量産効果によるコスト削減を期待でき、ひいては、表示パネルの製造コストを削減できる。
したがって、このような表示パネル駆動用ドライバLSIでは、外部電源に接続しない基準電圧端子が存在する場合がある。
そして、このような外部電源に接続しない基準電圧端子が存在する表示パネル駆動用ドライバLSIでは、LSIの品質確認試験のひとつであるラッチアップ耐量試験において不都合が生じる虞がある。
ラッチアップ耐量試験方法のひとつにパルス電流注入法があり、電子情報技術産業協会規格(JEITA)ではEIAJ ED−4701/300として規定されている。パルス電流注入法は、LSIに電源電圧を印加した状態で、LSIの端子に外部からパルス電流を注入し、LSIがラッチアップ状態になったかどうかを判定するものである。注入されるパルス電流が大きいほどLSIはラッチアップ状態になりやすいことから、ラッチアップ状態に至るのに必要なパルス電流値の大小で、LSIがラッチアップしやすいかどうか(すなわち、ラッチアップ耐量)を示している。
一般に、ラッチアップ耐量の強弱を判断するパルス電流の基準値の一例として100mAという値がよく用いられている。すなわち、100mAのパルス電流を注入した際にLSIがラッチアップ状態になるかどうかで、LSIのラッチアップ耐量を示すものである。
図13に、外部電源に接続しない基準電圧端子を含む表示パネル駆動用ドライバLSI用のD/A変換回路120の構成図の一例を示す。D/A変換回路120は、図12に示すD/A変換回路110の構成に加えて、外部電源に接続しない基準電圧端子であるV6端子を備える。V6端子は、V7端子とV5端子の間に接続されている、つまりラダー抵抗R6とR7の接続ノードに接続されている。また、V6端子は、V0、V5、V7端子と同様に、ESD保護用のダイオードDP6、DN6が接続されている。外部から流入した静電気は、その極性に対応して、ダイオードDP0、DP5、DP6、DP7、またはダイオードDN0、DN5、DN6、DN7を経由して、電源(VCC)やグランド(GND)を通じて外部に逃げるようにESD保護素子が作用する。
V0端子、V5端子およびV7端子は、各々V0、V5、V7という電圧が外部から印加されるので、ラッチアップ耐量試験の被評価端子にはならない。一方、V6端子は、外部から電圧を印加していないので被評価端子となる。
ここで、V6端子に対して、GND電位基準のマイナスパルス電流注入試験を行う場合を考える。V6端子から電流値I6を引き抜く際の端子電圧をV6とする。端子電圧V6の値が−0.6V以下になると、V6端子に設けているESD保護ダイオードDN6が順バイアス状態となるので電流が流れる。一方、ESD保護ダイオードDP6は、順バイアス状態になることはないのでDP6には電流は流れない。したがって、V6端子から引き抜かれる電流値I6は、D/A変換回路120のラダー抵抗R7に流れる電流IR7と、ラダー抵抗R6に流れる電流IR6と、V6端子に設けているESD保護ダイオードDN6に流れる電流IDN6との和となり、I6=IR7+IR6+IDN6で表される。
しかし、パルス電流注入試験時にV6端子の端子電圧がいきなり−0.6V以下の電圧となることはない。過渡状態においてはESD保護ダイオードDN6も順バイアス状態にはならず、ESD保護ダイオードDN6に電流は流れないので、V6端子から引き抜かれる電流値は、I6=IR7+IR6となる。さらに、ラダー抵抗の電流IR7、IR6は、IR7=(V7−V6)/R7、IR6=(V5−V6)/R6となる。
このとき、基準電圧端子V6の端子電圧が0V以下であるので、V6=0を代入すると、ラダー抵抗の電流値IR7、IR6は、IR7=V7/R7、IR6=V5/R6 となる。このように、パルス電流注入試験の過渡状態では被評価端子となる基準電圧端子から、ラダー抵抗R7に流れる電流IR7(=V7/R7)とラダー抵抗R6に流れる電流IR6(=V5/R6)の和の電流が引き抜かれる。
表示パネル駆動用ドライバLSIでは、V7=10〜18V、V5=9〜17V、R7=R6=100〜1000Ωの値が用いられていることから、ラダー抵抗に流れる電流は、IR7=10〜180mA、IR6=9〜170mAの値になる。
一方、ポリシリコン抵抗に大電流を印加した場合、その抵抗値が変化したり断線したりすることは広く知られている。膜厚200nmのポリシリコン膜と膜厚50nmの高融点金属シリサイド膜との積層膜で構成したポリシリコン抵抗は、単位幅当り35mA程度の電流が流れると抵抗値に変化が現れ、単位幅当り70mA程度の電流が流れると断線に至る。
ラダー抵抗を幅が1〜10μm程度のポリシリコン抵抗で形成した場合には、35〜350mA程度の電流が流れるとラダー抵抗の抵抗値が変わり、70〜700mA程度の電流が流れるとラダー抵抗が断線する。D/A変換回路は、ラダー抵抗の抵抗値が変化するだけで所望の機能で動作しない。つまり、外部から印加する基準電圧が高く、ラダー抵抗値が低い場合には、ラダー抵抗に大きな電流が流れるので、パルス電流注入試験を行うことでラダー抵抗値に変化が生じ、所望の機能で動作しなくなる。その結果、ラッチアップ耐量試験結果が低い耐量値になってしまうという問題がある。
このような不具合を改良するため、特許文献1では、図14の例に示すD/A変換回路130のように、基準電圧端子と接続するラダー抵抗と並列にバイパスダイオードD8〜D15を接続した構成が開示されている。特許文献1によれば、ラッチアップ耐量試験時において、外部電源に接続しない基準電圧端子V6に向かって流れ込む電流は、ラダー抵抗R6、R7を経由せず、バイパスダイオードD8、D9を経由して流れる。各ラダー抵抗に分圧される電圧がバイパスダイオードの順方向電圧である0.6V以下となるようにラダー抵抗の抵抗値を設定しておくことで、ラッチアップ耐量試験において、ラダー抵抗に大電流が流れないことから、ラダー抵抗値の変化およびラダー抵抗の断線を防ぐことが可能となり、ラッチアップ耐量試験の耐量値が高い参照電圧発生回路、およびそれを用いた表示パネル駆動装置を提供することができるとしている。
しかしながら、特許文献1に記載の構成を用いても、基準電圧端子のレイアウトによってはラッチアップ耐量試験において不都合が生じる場合がある。
図15に、上述の図13に示したD/A変換回路120におけるESD保護ダイオードのレイアウトを示す。なお、図15では、基準電圧端子V6と接続するESD保護ダイオードDN6、DP6、及び、基準電圧端子V7と接続するESD保護ダイオードDN7、DP7の平面レイアウトを抜粋して示している。
従来のレイアウトでは、図15に示すように、基準電圧端子のESD保護素子にあたる一対のP+型ダイオード(DP6、DP7)とN+型ダイオード(DN6、DN7)を、N+型の半導体領域間の距離をSだけ離して、基準電圧端子の数だけ配置する。図16は図15のX−Y部分での断面図である。図15及び図16において、P型のウェル領域41内に、素子分離領域42が、シャロートレンチ法やロコス酸化法により形成され、N+型の半導体領域43a、43b、44a、44b、及び、P+型の半導体領域46a、46b、47a、47bが、不純物イオン注入により形成され、ダイオードDP6,DP7、DN6、DN7の夫々が形成されている。
しかしながら、このとき、V7端子のESD保護素子を構成するN+型ダイオードDN7のN+型の半導体領域43bをコレクタ、V6端子のESD保護素子を構成するN+型ダイオードDN6のN+型の半導体領域43aをエミッタ、P型のウェル領域42をベースとする寄生NPNトランジスタが同時に形成されてしまう。
図17に、かかる寄生NPNトランジスタを考慮した、表示パネル駆動用ドライバLSI用D/A変換回路120の構成を表した等価回路図を示す。V7端子とV6端子の間に寄生NPNトランジスタQ16が接続されている。寄生NPNトランジスタQ16のコレクタはN+型ダイオードDN7のN+拡散領域(カソード)43bに接続されており、エミッタはN+型ダイオードDN6のN+拡散領域(カソード)43aに接続されており、ベースはグランドに接続されたPウェル領域に接続され、P+型の半導体領域46a、46bを介してグランド電位が供給されている。
表示パネル駆動用ドライバLSIのチップ面積を縮小しようとして、ESD保護素子の距離Sを短縮した場合、以下に説明するように、ラッチアップ耐量試験時に寄生NPNトランジスタが動作することにより、不具合が生じる。
ここで、V6端子に対して、GND電位基準のマイナスパルス電流注入試験を行う場合を考える。V6端子から電流を引き抜く場合、寄生NPNトランジスタのエミッタから電流を引き抜くことになるので、ベース・エミッタ間が順バイアス状態になり、コレクタであるダイオードDN7のN+拡散領域43bから、エミッタであるダイオードDN6のN+拡散領域43aに電流が流れる。すなわち、寄生NPNトランジスタのコレクタからエミッタに電流が流れる。コレクタ電流が流れるとV7端子には高電圧が印加されているので、コレクタ損失により、N+拡散領域の温度が上昇し、PN接合やメタル配線が破壊されてしまうという不具合が生じる。
この不具合は、V7端子に印加される電圧が高いほど、またESD保護素子間の距離Sが小さいほど発生しやすい。距離Sが小さくなると不具合が発生しやすいのは、寄生NPNトランジスタの電流増幅率が大きくなるためである。
したがって、ラッチアップ耐量試験時の不具合を防止するには、ESD保護素子間の距離Sを大きくする必要がある。かかる離間距離Sは、主として基準電圧端子に印加される電圧に依存して決まる。具体的には、P型ウェルの不純物濃度や深さ、N+型半導体領域の深さ、素子分離領域の深さ等にも依存するが、概ね12Vを超える基準電圧が印加される端子のESD保護素子は、かかるESD保護素子のN+型半導体領域と、それに隣接する外部電源に接続しない基準電圧端子を構成するESD保護素子のN+型半導体領域の間の距離として20〜50μm以上の距離を離す必要があり、チップサイズを縮小する際の阻害要因となっていた。
本発明は、上記の状況に鑑み、かかる寄生トランジスタに起因するラッチアップの問題を解決し、ラッチアップ耐量試験の耐量値が高く、且つチップサイズの縮小が容易な参照電圧発生回路を提供することをその目的とする。
さらに、本発明は、かかるチップサイズの縮小が容易な参照電圧発生回路を備えることにより、チップサイズの縮小が容易で、チップ製造コストが削減されたD/A変換回路、及び、表示パネル駆動用半導体装置等の半導体装置、及び、かかる半導体装置を備えた電子機器を提供することをその目的とする。
上記目的を達成するための本発明に係る参照電圧発生回路は、他の回路の動作に用いられる参照電圧を生成し、前記他の回路に出力する参照電圧発生回路であって、
前記参照電圧を生成するための複数の受動素子を直列に接続した分圧回路を備え、当該分圧回路の両端のノードあるいは前記受動素子同士の接続ノードのうち少なくとも3つのノードと各別に接続する3以上の基準電圧端子、及び、前記基準電圧端子の夫々と各別に接続するESD保護素子を備え、
前記ESD保護素子は、夫々、N型の第1不純物領域を、共通のP型の半導体領域内に形成してなり、
前記3以上の基準電圧端子のうち少なくとも1組の隣接する2つの前記基準電圧端子からなる隣接端子対において、一方の前記基準電圧端子と接続する前記ESD保護素子を構成する前記第1不純物領域と、他方の前記基準電圧端子と接続する前記ESD保護素子を構成する前記第1不純物領域との間に挟まれるように、N型の第2不純物領域が、前記P型の半導体領域内に形成され、
前記第2不純物領域に、前記P型の半導体領域に印加される基板電位以上で所定の閾値電圧以下の第1電圧が印加されていることを第1の特徴とする。
上記第1の特徴の本発明に係る参照電圧発生回路は、前記隣接端子対の一方の前記基準電圧端子は、外部電源に接続されていないことを第2の特徴とする。
上記第1又は第2の特徴の本発明に係る参照電圧発生回路は、前記隣接端子対の他方の前記基準電圧端子は、外部電源に接続されて第2電圧が印加されていることを第3の特徴とする。
上記第3の特徴の本発明に係る参照電圧発生回路は、前記第2電圧が、前記閾値電圧以上であることを第4の特徴とする。
上記第1乃至第4の何れかの特徴の本発明に係る参照電圧発生回路は、前記閾値電圧が、12V以下であることが好ましい。
上記第1乃至第4の何れかの特徴の本発明に係る参照電圧発生回路は、前記第2不純物領域が前記第1不純物領域の間に挟まれて形成される全ての前記隣接端子対において、当該第2不純物領域に印加される前記第1電圧が同じである構成とすることができる。
上記第1乃至第4の何れかの特徴の本発明に係る参照電圧発生回路は、前記第2不純物領域が前記第1不純物領域の間に挟まれて形成される2組以上の前記隣接端子対において、異なる前記第1電圧が個別に当該第2不純物領域に印加される構成とすることができる。
上記第1乃至第4の何れかの特徴の本発明に係る参照電圧発生回路は、前記ESD保護素子が、ダイオードで構成されることができる。
上記第1乃至第4の何れかの特徴の本発明に係る参照電圧発生回路は、前記ESD保護素子が、MOSトランジスタで構成されることができる。
上記第1乃至第4の何れかの特徴の本発明に係る参照電圧発生回路は、前記隣接端子対の前記基準電圧端子の夫々に印加される電圧状態に応じて、前記第2不純物領域に印加される前記第1電圧を変更可能に構成されていることが好ましい。
上記第1乃至第4の何れかの特徴の本発明に係る参照電圧発生回路は、前記基準電圧端子を4以上備え、うち少なくとも3つが外部電源と接続し、うち少なくとも1つが外部電源と接続していないことが好ましい。
上記第1乃至第4の何れかの特徴の本発明に係る参照電圧発生回路は、前記分圧回路を構成する前記受動素子と並列に、バイパスダイオードを接続してなることが好ましい。
上記目的を達成するための本発明に係るD/A変換回路は、上記第1乃至第4の何れかの特徴の本発明に係る参照電圧発生回路と、かかる参照電圧発生回路が生成する複数の前記参照電圧のうち一の前記参照電圧を選択して出力する切替回路を備え、
デジタル入力信号に応じて、前記切替回路により選択された前記参照電圧をアナログ電圧として出力することを特徴とする。
上記目的を達成するための本発明に係る表示パネル駆動用半導体装置は、上記特徴のD/A変換回路を備え、前記アナログ電圧に基づき表示パネルを駆動して表示を行うことを特徴とする。
上記目的を達成するための本発明に係る半導体装置は、上記第1乃至第4の何れかの特徴の本発明に係る参照電圧発生回路を備えたことを特徴とする。
上記目的を達成するための本発明に係る電子機器は、上記特徴の本発明に係る表示パネル駆動用半導体装置、または上記特徴の本発明に係る半導体装置を備えたことを特徴とする。
上記特徴の本発明に係る参照電圧発生回路に依れば、隣接する基準電圧端子と接続するESD保護素子のN型の半導体領域(第1不純物領域)の間に挟まれるように、別のN型の半導体領域(第2不純物領域)を形成し、かかる第2不純物領域に、基板電位以上で所定の閾値電圧以下の中間電圧(第1電圧)を印加することにより、ラッチアップ耐量試験時の不具合を防止することができる。
第1不純物領域間に第2不純物領域が存在することにより、隣接する基準電圧端子間に形成される寄生トランジスタは、一方の基準電圧端子と接続するESD保護素子の第1不純物領域及び第2不純物領域をエミッタ及びコレクタとし、P型の半導体領域をベースとする第1の寄生NPNトランジスタと、他方の基準電圧端子と接続するESD保護素子の第1不純物領域及び第2不純物領域をエミッタ及びコレクタとし、P型の半導体領域をベースとする第2の寄生NPNトランジスタを直列に接続したものとなる。
このとき、例えば、一方の基準電圧端子が外部電源に接続しないものである場合、第2不純物領域に基板電位以上で閾値電圧以下の中間電圧が印加されているため、かかる中間電圧が第1の寄生NPNトランジスタのコレクタに印加される。これにより、第1の寄生NPNトランジスタのコレクタ電圧が低減される結果、コレクタ損失が低減され、N+拡散領域の温度が上昇し、PN接合やメタル配線が破壊されてしまう不具合を回避できる。
一方、例えば、他方の基準電圧端子に外部電源から電圧(第2電圧)が印加されている場合は、第2不純物領域に基板電位以上の中間電圧を印加することで、第2の寄生NPNトランジスタのベース‐エミッタ間が逆バイアスとなるため、第2の寄生NPNトランジスタがオン状態となることはなく、コレクタに電流は流れない。
ここで、第2不純物領域に印加する中間電圧は、外部電源から供給される第2電圧以下であれば、コレクタ損失低減の効果が得られる。
したがって、第2不純物領域に印加する中間電圧の上限となる閾値電圧は、少なくとも外部電源から供給される第2電圧以下であり、上述したとおり、主としてN型半導体領域同士の離間距離で決まる。P型半導体領域の不純物濃度や深さ、N型半導体領域の不純物濃度や深さ、素子分離領域の深さ等にもよるが、12V以下の電圧を第2不純物領域に印加することで、第1不純物領域と第2不純物領域間の離間距離を20μm程度に抑えることができる。図9に、N型半導体領域同士の離間距離(コレクタ‐エミッタ間距離)に対して、寄生トランジスタがオン状態となり、コレクタから電流が流れ込むホールド電圧との関係を示す。かかるホールド電圧以下の電圧を、第2不純物領域に中間電圧として印加することで、ラッチアップ耐量試験における不具合を防止することができる。
図9から、中間電圧が12Vの場合、第1不純物領域と第2不純物領域間の離間距離は20μm程度が下限となる。さらに、例えば、中間電圧を4V以下に設定することで、第1不純物領域と第2不純物領域間の離間距離は5μm程度まで短くでき、ESD保護素子間の距離を10μm以下に縮小することができる。したがって、チップサイズを縮小しつつ、ラッチアップ耐量試験における不具合の防止が可能となる。
また、中間電圧は、基準電圧端子が外部電源と接続しているか、外部電源と接続している場合、その基準電圧端子に印加される電圧値に応じて、最適な電圧に変更することで、コレクタ損失が最小となるように最適化が可能である。
以上、本発明に依れば、寄生トランジスタに起因するラッチアップ耐量試験における問題が解決され、ラッチアップ耐量試験の耐量値が高く、且つチップサイズの縮小が容易な参照電圧発生回路を提供することができる。
さらに、かかるチップサイズの縮小が容易な参照電圧発生回路を備えることにより、チップサイズの縮小が容易で、チップ製造コストが削減されたD/A変換回路、及び、表示パネル駆動用半導体装置等の半導体装置を提供することができる。また、かかる本発明の半導体装置を搭載したテレビ、電話、コピー機といった電子機器を提供することができる。
本発明の一実施形態について図1〜図10に基づいて説明すると以下の通りである。なお、以降に示す図面では、説明の都合上、要部を強調して示すこととし、構成部材の夫々の厚みや長さなどの寸法比は実際の寸法比とは必ずしも一致しない場合がある。
〈第1実施形態〉
図1に、本発明の一実施形態に係る参照電圧発生回路を備えたD/A変換回路1の構成の一例を示す等価回路図を示す。
D/A変換回路1は、4つの基準電圧端子V0、V5、V6、V7を備え、基準電圧端子V0と、V5〜V7のうち少なくとも何れか1つに、外部電源から電圧が供給されることで、ラダー抵抗R1〜R7の直列回路の両端のノード、及びラダー抵抗R1〜R7同士の接続ノードの電圧(参照電圧)の何れかを選択し、出力電圧Vrefを出力する。ここでは、基準電圧端子V0、V5、V7に電圧V0、V5、V7、が印加されているとし、基準電圧端子V6は外部電源に接続されていないとする。基準電圧端子V5とV6、V6とV7、及び、V0とV5が、夫々、隣接する基準端子対となっている。
かかる隣接する基準電圧端子対(隣接端子対)のうち、基準電圧端子V5とV6の対、及び、V6とV7の対において、各隣接端子対の夫々の基準電圧端子と接続するESD保護素子の間に挟まれるように、N型の半導体領域が形成されている。図2に、基準電圧端子V6と接続するESD保護素子、及び、基準電圧端子V7と接続するESD保護素子の半導体基板上の平面レイアウトの一例を示す。また、図3に、図2のX−Y断面における深さ方向の構造断面図の一例を示す。
半導体基板10上に、P型のウェル領域11が形成され、かかるP型のウェル領域11内に、素子分離膜12、高濃度のN型の半導体領域(第1不純物領域)13a、13b、14a、14b、高濃度のN型の半導体領域(第2不純物領域)15、及び、高濃度のP型の半導体領域16a、16b、17a、17bが形成されている。なお、素子分離膜12は、シャロートレンチ法またはロコス酸化法により形成できる。N型の半導体領域13a、13b、14a、14b、15は、素子分離膜12形成後、砒素やリンなどのN型不純物のイオン注入により、P型の半導体領域16a、16b、17a、17bは、ボロンや2フッ化ボロンなどのP型不純物のイオン注入により形成できる。
ESD保護素子の形成領域18aにおいて、N型の半導体領域13aとP型の半導体領域16aにより、ダイオードDN6が、N型の半導体領域14aとP型の半導体領域17aにより、ダイオードDP6が形成されている。ダイオードDN6のカソードとなるN型の半導体領域13a、及び、ダイオードDP6のアノードとなるP型の半導体領域17aが、基準電圧端子V6と接続している。
同様に、ESD保護素子の形成領域18bにおいて、N型の半導体領域13bとP型の半導体領域16bにより、ダイオードDN7が、N型の半導体領域14bとP型の半導体領域17bにより、ダイオードDP7が形成されている。ダイオードDN7のカソードとなるN型の半導体領域13b、及び、ダイオードDP7のアノードとなるP型の半導体領域17bが、基準電圧端子V7と接続している。
なお、P型の半導体領域16aと16bは、基板電位(ここでは、GND)と接続し、N型の半導体領域14aと14bは、電源電圧VCCと接続する。
さらに、基準電圧端子V6と接続するESD保護素子の形成領域18a、及び、基準電圧端子V7と接続するESD保護素子の形成領域18bの間に、高濃度のN型の半導体領域15が形成されている。これにより、基準電圧端子V6とV7の間に形成される寄生トランジスタは、N型の半導体領域13aとN型の半導体領域15をコレクタとエミッタとし、P型のウェル領域11をベースとするNPN型トランジスタQ16B、N型の半導体領域13bとN型の半導体領域15をコレクタとエミッタとし、P型のウェル領域11をベースとするNPN型トランジスタQ16Aの2つに分離される。トランジスタQ16Aのベースには、P型の半導体領域16bを介して基板電位が供給され、トランジスタQ16Bのベースには、P型の半導体領域16aを介して基板電位が供給される。N型の半導体領域15には、基準電圧端子V7に印加される電圧V7以下の電圧V6Xが印加されている。
同様に、基準電圧端子V5と接続するESD保護素子の形成領域(図示せず)、及び、基準電圧端子V6と接続するESD保護素子の形成領域18aの間にも、高濃度のN型の半導体領域19が、P型のウェル領域11内に形成されている。これにより、基準電圧端子V5とV6の間に形成される寄生トランジスタは、図1の等価回路図に示すNPNトランジスタQ15AとQ15Bの2つに分離される。N型の半導体領域19には、基準電圧端子V5に印加される電圧V5以下の電圧V5Xが印加されている。
本発明では、N型の半導体領域15、及び、N型の半導体領域19に、基板電位以上で
所定の閾値電圧以下の中間電圧を印加することにより、ラッチアップ耐量試験時の不具合を防止することができる。これを以下に説明する。
基準電圧端子V6に対して、GND電位基準のマイナスパルス電流注入試験を行う場合を考える。基準電圧端子V6から電流を引き抜く場合、基準電圧端子V6に印加される電圧が過渡的に0V以下になるので、寄生トランジスタQ16Bのベース‐エミッタ間が順バイアス状態になり、コレクタであるN型の半導体領域15から、エミッタであるN型の半導体領域13aに電流が流れる。すなわち、寄生トランジスタQ16Bのエミッタ‐コレクタ間に電流が流れる。しかしながら、N型の半導体領域15に印加される電圧V6Xは、基準電圧端子V7に印加される電圧V7よりも低いため、寄生トランジスタQ16Bによるコレクタ損失を低減でき、N型半導体領域13aと15の温度上昇が抑えられ、PN接合やメタル配線の破壊を防ぐことが可能になる。
同様に、基準電圧端子V6に印加される電圧が過渡的に0V以下になるので、寄生トランジスタQ15Aのベース‐エミッタ間が順バイアス状態になり、寄生トランジスタQ15Aのエミッタ‐コレクタ間に電流が流れる。しかしながら、寄生トランジスタQ15Aのエミッタ又はコレクタに印加される電圧V5Xは、基準電圧端子V5に印加される電圧V5よりも低いため、寄生トランジスタQ15Aによるコレクタ損失を低減でき、PN接合やメタル配線の破壊を防ぐことが可能になる。
つまり、寄生トランジスタQ15A及びQ16Bによるコレクタ損失の低減のためには、電圧V6X、V5Xを極力低電圧とし、基板電位と一致させることが好適な構成となる。ところが、電圧V6Xが小さくなると、コレクタとなるN型の半導体領域13bからのリーク電流に起因するコレクタ損失の虞がある。コレクタとなるN型の半導体領域13bからのリーク電流が基板に流れ込むと、基板抵抗による電圧降下のためにベース電位が上昇する。電圧V6Xが小さい場合には、寄生NPNトランジスタQ16Aのベース‐エミッタ間の電位差も小さく、ベース電位の上昇により、ベース‐エミッタ間が順バイアスに変化し、寄生NPNトランジスタQ16Aがオン状態となり、コレクタ損失が増加する。
さらに、表示パネルの構成によっては、基準電圧端子V7が外部電源に接続されず、基準電圧端子V6が外部電源に接続される場合も考えられ、その場合に電圧V6Xを基板電位とすると寄生トランジスタQ16Bによるコレクタ損失の増加を防止できない。結局のところ、N型の半導体領域15に印加する電圧V6Xは、基準電圧端子V6に印加される電圧V6と基板電位の中間程度の電圧とするのが好ましい。
本発明の参照電圧発生回路、及び、D/A変換回路1の動作については、基本的に図11〜14を用いて説明した従来の構成と同様であるので、ここではその説明を省略する。
本発明の参照電圧発生回路を備えたD/A変換回路1を備えることで、表示パネルの濃淡階調を指示するデジタル信号を表示パネルが濃淡諧調を制御できるアナログ信号に変換し、その変換したアナログ信号を表示パネルに出力する表示パネル駆動用ドライバLSI(ソースドライバ)を構成することができる。なお、かかるソースドライバの構成については、一般的なものと同様であるので、ここではその説明を省略する。
〈第2実施形態〉
図4に、本発明の一実施形態に係る参照電圧発生回路を備えたD/A変換回路2の構成を示す等価回路図を示す。図4に示すように、D/A変換回路2は、D/A変換回路1において各基準電圧端子と接続するESD保護素子を、MOSトランジスタを用いて構成したものである。各MOSトランジスタは、PチャネルMOSトランジスタのゲートとソースを短絡することで、或いは、NチャネルMOSトランジスタのゲートとソースを短絡することで、ダイオードとして機能させている。
図5に、基準電圧端子V6と接続するESD保護素子、及び、基準電圧端子V6と接続するESD保護素子の半導体基板上の平面レイアウトを示す。また、図6に、図5のX−Y断面における深さ方向の構造断面図を示す。
Si基板20上に、P型のウェル領域21が形成され、かかるP型のウェル領域21内に、素子分離膜22、高濃度のN型の半導体領域(第1不純物領域)23a、23b、高濃度のN型の半導体領域(第2不純物領域)25、及び、高濃度のP型の半導体領域26a、26bが形成されている。N型の半導体領域23a、23bの夫々は、ゲート絶縁膜31上に形成されたゲート電極30の下方のP型のウェル領域21を挟んで2つの領域に分離形成され、2つの領域の一方がソース、他方がドレインを構成するNチャネルMOSトランジスタQN6、QN7が形成されている。NチャネルMOSトランジスタQN6のドレインが基準電圧端子V6と接続し、NチャネルMOSトランジスタQN7のドレインが基準電圧端子V7と接続し、NチャネルMOSトランジスタQN6、QN7のソースが、夫々、基板電位(ここでは、GND)と接続する。P型の半導体領域26a、26bは、NチャネルMOSトランジスタQN6、QN7に基板電位を供給する。
また、P型のウェル領域内には、N型のウェル領域が形成される領域(図示せず)を有し、かかるN型のウェル領域内に、高濃度のN型の半導体領域24a、24b、及び、高濃度のP型の半導体領域27a、27bが形成されている。P型の半導体領域27a、27bの夫々は、ゲート絶縁膜31上に形成されたゲート電極30の下方のN型のウェル領域を挟んで2つの領域に分離形成され、2つの領域の一方がソース、他方がドレインを構成するPチャネルMOSトランジスタQP6、QP7が形成されている。PチャネルMOSトランジスタQP6のドレインが基準電圧端子V6と接続し、PチャネルMOSトランジスタQP7のドレインが基準電圧端子V7と接続し、PチャネルMOSトランジスタQP6、QP7のソースが、夫々、電源電圧VCCと接続する。N型の半導体領域24a、24bは、PチャネルMOSトランジスタQP6、QP7のN型のウェル領域に電位を供給する。
なお、素子分離膜22は、シャロートレンチ法またはロコス酸化法により形成できる。N型の半導体領域23a、23b、24a、24b、25は、素子分離膜22形成後、砒素やリンなどのN型不純物のイオン注入により、P型の半導体領域26a、26b、27a、27bは、ボロンや2フッ化ボロンなどのP型不純物のイオン注入により形成できる。
ESD保護素子の形成領域28aにおいて、NチャネルMOSトランジスタQN6とPチャネルMOSトランジスタQP6が形成され、ESD保護素子の形成領域28bにおいて、NチャネルMOSトランジスタQN7とPチャネルMOSトランジスタQP7が形成されている。
さらに、基準電圧端子V6と接続するESD保護素子の形成領域28a、及び、基準電圧端子V7と接続するESD保護素子の形成領域28bの間に、高濃度のN型の半導体領域25が形成されている。これにより、基準電圧端子V6とV7の間に形成される寄生トランジスタは、NチャネルMOSトランジスタQN6のドレイン(N型の半導体領域23aの一方)とN型の半導体領域25をコレクタとエミッタとし、P型のウェル領域21をベースとするNPN型トランジスタQ16B、NチャネルMOSトランジスタQN7のドレイン(N型の半導体領域23bの一方)とN型の半導体領域25をコレクタとエミッタとし、P型のウェル領域21をベースとするNPN型トランジスタQ16Aの2つに分離される。トランジスタQ16Aのベースには、P型の半導体領域26bを介して基板電位が供給され、トランジスタQ16Bのベースには、P型の半導体領域26aを介して基板電位が供給される。N型の半導体領域25には、基準電圧端子V7に印加される電圧V7以下の電圧V6Xが印加されている。
同様に、基準電圧端子V5と接続するESD保護素子の形成領域(図示せず)、及び、基準電圧端子V6と接続するESD保護素子の形成領域28aの間にも、高濃度のN型の半導体領域29が、P型のウェル領域21内に形成されている。これにより、基準電圧端子V5とV6の間に形成される寄生トランジスタは、図4の等価回路図に示すNPNトランジスタQ15AとQ15Bの2つに分離されている。N型の半導体領域29には、基準電圧端子V5に印加される電圧V5以下の電圧V5Xが印加されている。
D/A変換回路2は、上述したD/A変換回路1と同様、N型の半導体領域25、及び、N型の半導体領域29に、基板電位以上で所定の閾値電圧以下の中間電圧を印加することにより、ラッチアップ耐量試験時の不具合を防止することができる。
〈第3実施形態〉
上記第1及び第2実施形態では、D/A変換回路が、4つの基準電圧端子V0、V5、V6、V7を備え、基準電圧端子V0と、V5〜V7のうち少なくとも何れか1つに、外部電源から電圧が供給される構成を例示した。しかしながら、本発明は基準電圧端子の数や配置により限定されるものではない。
図7に、本発明の一実施形態に係る参照電圧発生回路を備えたD/A変換回路3の構成を示す等価回路図を示す。図7に示すD/A変換回路3は、ラダー抵抗R1〜R7の直列回路の両端のノード、及びラダー抵抗R1〜R7同士の接続ノードに、基準電圧端子V0〜V7を各別に接続することで、外部電源から電圧を印加する複数の端子を、8つの基準電圧端子V0〜V7の中から、表示パネルに応じて選択できるようにして、より汎用性を高めたものである。
図8に、基準電圧端子V0〜V7と接続するESD保護素子の半導体基板上の平面レイアウトを示す。図8に示すように、基準電圧端子V4〜V7の夫々と接続するESD保護素子の形成領域の間に、高濃度のN型の半導体領域(第2不純物領域)32a〜32cが形成されている。D/A変換回路3は、かかるN型の半導体領域32a〜32cを介して、基板電位以上で所定の閾値電圧以下の中間電圧を印加できるように構成されている。
一方、基準電圧端子V0〜V3の夫々と接続するESD保護素子の形成領域については、基準電圧端子V0〜V3に印加される電圧がかかる閾値電圧(例えば、12V)以下であるため、中間電圧を印加するためのN型の半導体領域(第2不純物領域)を設けていない。
上述の通り、ラッチアップ耐量試験時に発生する不具合は、外部電源と接続する基準電圧端子に印加される電圧が所定の閾値電圧を超える場合に、かかる外部電源と接続する基準電圧端子に隣接する外部電源が印加されない基準電圧端子において発生する。したがって、外部電源から供給される電圧が基準電圧以下となる隣接する基準電圧端子の間には、高濃度のN型の半導体領域を設けなくともラッチアップ耐量試験時の不具合は発生しない。むしろ、中間電圧を印加するためのN型の半導体領域(第2不純物領域)を設けないことで、ESD保護素子間の距離をさらに短くできる。
ここで、中間電圧を印加するためのN型の半導体領域をESD保護素子間に設けるべきか否かの基準となる閾値電圧の値は、主として、寄生トランジスタのエミッタとコレクタを構成するN型半導体領域同士の離間距離に依存して定まる。図9に、N型半導体領域同士の離間距離(コレクタ‐エミッタ間距離)に対して、寄生トランジスタがオン状態となり、コレクタから電流が流れ込むホールド電圧VHとの関係を示す。外部電源と接続する基準電圧端子に印加される電圧が、かかるホールド電圧を超える場合、ESD保護素子間にN型の半導体領域(第2不純物領域)を形成し、かかる第2不純物領域を介してホールド電圧以下の電圧を印加することで、ラッチアップ耐量試験における不具合を防止することができる。
なお、図7、図8ではESD保護素子としてダイオードを用いた場合を示しているが、MOSトランジスタを用いた場合も同様である。
〈第4実施形態〉
図10に、本発明の参照電圧発生回路を備えたD/A変換回路のさらに他の構成例を示す。図10の等価回路図に示すD/A変換回路4は、上述の第1実施形態におけるD/A変換回路1において、参照電圧発生回路を構成するラダー抵抗R6とR7の両端に、ラダー抵抗と並列に特許文献1に記載のバイパスダイオードD8〜D11を接続したものである。
このように、バイパスダイオードを設けることで、ラダー抵抗に大電流が流れることによるラダー抵抗値の変化およびラダー抵抗の断線を防ぎ、ラッチアップ耐量試験の耐量値が高い参照電圧発生回路を実現できる。
また、D/A変換回路1と同様、中間電圧を印加するためのN型の半導体領域(第2不純物領域)が、基準電圧端子V5と接続するESD保護素子と基準電圧端子V6と接続するESD保護素子の間、及び、基準電圧端子V6と接続するESD保護素子と基準電圧端子V7と接続するESD保護素子の間に形成されていることで、寄生トランジスタに起因したコレクタ電流によるPN接合やメタル配線の破壊を防ぎ、ラッチアップ耐量試験における不具合を防止することができる。
以上、本発明のD/A変換回路1〜4は、参照電圧発生回路のESD保護素子の形成領域の間に、N型の半導体領域(第2不純物領域)を形成し、かかる第2不純物領域を介して基板電位以上で所定の閾値電圧以下の中間電圧が印加されることで、ラッチアップ耐量試験における不具合が防止され、チップサイズを縮小しつつ、ラッチアップ耐量試験の耐量値が高い参照電圧発生回路が実現されている。かかる参照電圧発生回路を備えることで、チップサイズの縮小が容易で、チップ製造コストが削減された半導体装置(例えば、表示パネル駆動用半導体装置等)、及び、かかる半導体装置を搭載したテレビ、電話、コピー機といった電子機器を提供することができる。
〈別実施形態〉
以下に、別実施形態について説明する。
〈1〉上記第1及び第2実施形態において、N型の半導体領域15又は25に印加する電圧V6Xと、N型の半導体領域19又は29に印加する電圧V5Xは、同じ電圧としてもよいし、夫々、異なる電圧を個別に印加してもよい。また、表示パネルの構成に応じて最適な印加電圧V5X及びV6Xとなるように、基準電圧端子V5〜V7の何れが外部電源に接続されない端子であるか、又は外部電源に接続される場合その印加される電圧に応じて、V6XとV5Xの印加電圧を変更できるように構成してもよい。
〈2〉同様に、上記第3実施形態において、N型の半導体領域32a〜32cに印加する電圧V6X、V5X、V4Xは、全て同じ電圧としてもよいし、夫々、異なる電圧を個別に印加してもよい。また、表示パネルの構成に応じて最適な電圧印加状態となるように、基準電圧端子V0〜V7の何れが外部電源に接続されない端子であるか、又は外部電源に接続される場合その印加される電圧に応じて、V6X、V5X、V4Xの印加電圧を変更できるように構成することができる。
〈3〉本発明は、ESD保護素子を構成するN型半導体領域の不純物濃度や深さ、ESD保護素子を構成するP型半導体領域の不純物濃度や深さ、中間電圧を印加するためのN型半導体領域(第2不純物領域)の不純物濃度や深さ、或いは、素子分離領域の深さ等のデバイス構造、及び、ESD保護素子のレイアウトの違いにより何らその適用が妨げられるものではない。ただし、第2不純物領域に印加する中間電圧の上限となる閾値電圧値については、これらデバイス構造やレイアウトの差に応じて変化することがある。
〈4〉上記実施形態では、参照電圧発生回路が、複数のラダー抵抗が直列に接続され、かかる直列回路の両端のノードあるいはラダー抵抗同士の接続ノードの電圧の何れかを参照電圧として出力し、かかるノードと各別に接続する3以上の基準電圧端子、及び、かかる基準電圧端子の夫々と各別に接続するESD保護素子を備えるものであった。しかしながら、本発明は、参照電圧発生回路の構成として、ラダー抵抗を用いるものに限定されず、例えば図18の回路図に示すように、容量を用いるものにも適用が可能である。
図18に示すD/A変換回路5は、上述のD/A変換回路1において、ラダー抵抗R1〜R7の直列回路の代わりに、静電容量(ラダー容量)C1〜C7を直列に接続して参照電圧発生回路を構成したものである。外部電源に接続する基準電圧端子V0、V5、V7に印加される電圧をV0、V5、V7とし、ラダー容量C1〜C7の容量値をC1〜C7とすると、この場合、オペアンプU1の非反転入力端子の電圧は、導通させるMOSトランジスタQiの選択状態に応じて、i=0の場合、V=V0、1≦i≦4の場合、V=V0+{CH/(CL+CH)}*(V5−V0)(但し、CH=1/(1/Ci+1+1/Ci+2+・・・+1/C5、CL=1/(1/C1+1/C2+・・・+1/Ci))、i=5の場合、V=V5、i=6の場合、V=V5+{C7/(C6+C7)}*(V7−V5)となり、i=7の場合、V=V7 となる。
上記のD/A変換回路5も、基準電圧端子V5〜V7に接続するESD保護素子の形成領域の間に、N型の半導体領域(第2不純物領域)を形成し、かかる第2不純物領域を介して基板電位以上で所定の閾値電圧以下の中間電圧(V6X、V5X)が印加されることで、ラッチアップ耐量試験における不具合が防止され、チップサイズを縮小しつつ、ラッチアップ耐量試験の耐量値が高い参照電圧発生回路が実現されている。